JP6473328B2 - デジタル位相固定ループとその制御方法及びこれを用いた超低電力送受信機 - Google Patents

Description

本発明は、デジタル位相固定ループとその制御方法及びこれを用いた超低電力送受信機（Ｕｌｔｒａ Ｌｏｗ Ｐｏｗｅｒ ｔｒａｎｃｅｉｖｅｒ：ＵＬＰ）を制御する方法に関する。

一般的に、超低電力システム（Ｕｌｔｒａ Ｌｏｗ Ｐｏｗｅｒ（ＵＬＰ） ｓｙｓｔｅｍ）においてＲＦ送受信機の電力消耗が最も多い。そして、ＲＦ送受信機のうちのＲＦ／アナログのＲＦブロックが最も電力消耗が多い。特に、超低電力システムでは、信号の到達距離が短いことにより電力増幅器の電力消耗の比重が小さいものの、電圧制御発振器（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）と位相固定ループ（Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ：ＰＬＬ）の相対的な電力消耗の比重が大きくなる傾向がある。それだけではなく、大部分のＲＦ送受信機で位相固定ループと電圧制御発振器には常に電源が印加されるため、これによる電力消耗が大きい。

本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、デジタル位相固定ループとその制御方法及びこれを用いた超低電力送受信機（Ｕｌｔｒａ Ｌｏｗ Ｐｏｗｅｒ ｔｒａｎｃｅｉｖｅｒ：ＵＬＰ）を提供することにある。

上記目的を達成するためになされた本発明の一態様による位相固定ループ（Ｐｈａｓｅ ｌｏｃｋ ｌｏｏｐ：ＰＬＬ）は、マスク時間の間に発振器のＶＣＯ情報（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ ｉｎｆｏｒｍａｔｉｏｎ）を測定するカウンタと、ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数をターゲット周波数になるように調整する周波数調整部と、を備える。

前記位相固定ループは、前記ターゲット周波数情報と前記ＶＣＯ情報とを比較して該比較した結果を取得する比較器を更に備えることができる。
前記位相固定ループは、基準周波数を分周し、該分周された基準周波数に基づいて前記カウンタ、前記比較器、及び前記周波数調整部を動作させるためのタイミング信号を提供するタイミング生成部を更に備えることができる。
前記位相固定ループは、予め設定された範囲の周波数に対して、前記マスク時間に対応する各周波数のターゲット周波数情報を予め格納するマッピングテーブルを更に備えることができる。
前記ターゲット周波数情報は、前記ターゲット周波数に対応する前記発振器の周波数を粗（ｃｏａｒｓｅ）調整するために必要なマスク時間の間に前記発振器が発振する回数、及び前記ターゲット周波数に対応する前記発振器の周波数を精密調整するために必要なマスク時間の間に前記発振器が発振する回数のうちの少なくとも１つを含み得る。
前記周波数調整部は、前記ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数を前記ターゲット周波数になるように粗調整する第１調整制御部と、前記ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数を前記ターゲット周波数になるように精密調整する第２調整制御部と、を含みうる。
前記位相固定ループは、前記発振器の周波数が前記ターゲット周波数にマッチングされることに応答して、前記ターゲット周波数にマッチングされた前記発振器の周波数を保持するために用いられる前記周波数調整部にのみ電力を供給するように構成され得る。
前記発振器のＶＣＯ情報は、前記発振器の周波数、及びマスク時間の間の前記発振器の発振回数のうちの少なくとも１つを含み、前記カウンタは、前記発振器の発振回数をカウントし得る。
前記位相固定ループは、データ送受信時間の間に前記調整される周波数に応じて発振する発振器を更に備えることができる。

上記目的を達成するためになされた本発明の一態様による位相固定ループの制御方法は、マスク時間の間に発振器のＶＣＯ情報を測定するステップと、ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数をターゲット周波数になるように調整するステップと、を有する。

前記位相固定ループの制御方法は、前記ターゲット周波数情報と前記ＶＣＯ情報とを比較して該比較した結果を取得するステップを更に含むことができる。
前記位相固定ループの制御方法は、基準周波数を分周し、該分周された基準周波数に基づいて前記位相固定ループを動作させるためのタイミング信号を提供するステップを更に含むことができる。
前記位相固定ループの制御方法は、予め設定された範囲の周波数に対して、前記マスク時間に対応する各周波数のターゲット周波数情報を予め格納するステップを更に含むことができる。
前記ターゲット周波数情報は、前記ターゲット周波数に対応する前記発振器の周波数を粗調整するために必要なマスク時間の間に前記発振器が発振する回数、及び前記ターゲット周波数に対応する前記発振器の周波数を精密調整するために必要なマスク時間の間に前記発振器が発振する回数のうちの少なくとも１つを含み得る。
前記発振器の周波数をターゲット周波数になるように調整するステップは、前記ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数を前記ターゲット周波数になるように粗調整するステップと、前記ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数を前記ターゲット周波数になるように精密調整するステップと、を含み得る。
前記位相固定ループの制御方法は、前記発振器の周波数が前記ターゲット周波数にマッチングされることに応答して、前記ターゲット周波数にマッチングされた前記発振器の周波数を保持するための電力を供給するステップを更に含むことができる。
前記発振器のＶＣＯ情報は、前記発振器の周波数、及びマスク時間の間の前記発振器の発振回数のうちの少なくとも１つを含み、前記ＶＣＯ情報を測定するステップは、前記発振器の発振回数をカウントするステップを更に含み得る。
前記位相固定ループの制御方法は、データ送受信時間の間に前記発振器が前記調整された周波数に応じて発振するステップを更に含むことができる。

上記目的を達成するためになされた本発明の一態様による位相固定ループを用いた超低電力送受信機（Ｕｌｔｒａ Ｌｏｗ Ｐｏｗｅｒ ｔｒａｎｃｅｉｖｅｒ：ＵＬＰ）は、受信モードでデータを受信する受信経路（Ｒｘ ｐａｔｈ）と、送信モードでデータを送信する送信経路（Ｔｘ ｐａｔｈ）と、を有し、前記受信モード及び前記送信モードのマスク時間の間に発振器のＶＣＯ情報を測定し、ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数をターゲット周波数になるように調整する位相固定ループを備える。

前記位相固定ループは、前記発振器の周波数が前記ターゲット周波数にマッチングされることに応答して、前記ターゲット周波数にマッチングされた前記発振器の周波数を保持するための電力を供給し得る。

上記目的を達成するためになされた本発明の他の態様による位相固定ループは、マスク時間の間に発振器が発振する回数をカウントするカウンタと、ターゲット周波数に対応するターゲット回数と前記発振器が発振する回数とを比較する比較器と、前記比較に基づいて前記ターゲット周波数になるように前記発振器の周波数を調整する周波数調整部と、を備える。

前記ターゲット周波数に対応するターゲット回数は、前記発振器の周波数を粗調整するために必要なコースマスク時間の間、又は前記発振器の周波数を精密調整するために必要な精密マスク時間の間に比較され得る。
前記周波数調整部は、前記比較に基づいて、第１時間の間に前記ターゲット周波数になるように前記発振器の周波数を粗調整する第１調整制御部と、前記比較に基づいて、前記第１時間よりも長い第２時間の間に前記ターゲット周波数になるように前記発振器の周波数を精密調整する第２調整制御部と、を含み得る。

本発明のデジタル位相固定ループによれば、電力消耗及び占有面積を最小化することができる。
また本発明の位相固定ループは、発振器の出力信号をカウントしたＶＣＯ情報に基づいて発振器の周波数を調整することによって、カウント時間及び周波数分解能を増加させる。従って、本発明の位相固定ループは、所望する周波数の正確度を受信モードで有するため、正確な周波数合成器として機能することができる。
また本発明の位相固定ループによれば、マスク時間を調整（ａｄｊｕｓｔ）することにより速い位相固定が可能になる。
また本発明の位相固定ループは、各種応用分野の周波数分解能の仕様（Ｆｒｅｑｕｅｎｃｙ Ｒｅｓｏｌｕｔｉｏｎ Ｓｐｅｃ．）に合わせた回路修正が容易であり、送受信機自ら周波数分解能を調整する機能（例えば、マスク時間調整）を追加することで広い拡張性を有することができる。
また本発明によれば、位相固定ループが発振器の周波数をターゲット周波数にマッチングさせた後に、位相固定ループのブロックの大部分をオフ（Ｏｆｆ）させて全体の平均電力消耗を最小化することができる。
また本発明によれば、位相固定ループが不活性化される間、位相固定ループの電力消耗を最小化することができる。例えば、位相固定ループの不活性化の間、最小限のブロック（例えば、レジスタブロックの周波数調整部）で周波数をホールド（ｆｒｅｑｕｅｎｃｙ ｈｏｌｄ）する。これにより、位相固定ループは、位相固定ループの不活性化時間の間、周波数ドリフト（ｆｒｅｑｕｅｎｃｙ ｄｒｉｆｔ）を最小化することができる。
また本発明の位相固定ループによれば、発振器の制御電圧ノード（Ｃｏｎｔｒｏｌ ｖｏｌｔａｇｅ ｎｏｄｅ）で漏洩電流が発生しないため、別途の漏洩補償回路を設けることなく、周波数ドリフトを最小化することができる。

アナログ位相固定ループ（Ａｎａｌｏｇ Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ：ＡＰＬＬ）を用いた送受信機の例示的な構成図である。 アナログ位相固定ループに対する例示的なタイミング図である。 一実施形態によるデジタル位相固定ループ（Ｄｉｇｉｔａｌ Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ：ＤＰＬＬ）を用いた送受信機の例示的な構成図である。 一実施形態による送受信機におけるモード毎の動作のタイミング図である。 一実施形態によるデジタル位相固定ループの例示的な細部構成図である。 一実施形態による送受信機における状態図を示すフローチャートである。 一実施形態によるデジタル位相固定ループに対する例示的なタイミング図である。 一実施形態によるデジタル位相固定ループを制御する方法を示すフローチャートである。

以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。

図１は、アナログ位相固定ループ（Ａｎａｌｏｇ Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ：ＡＰＰＬ）を用いた送受信機１００の例示的な構成図である。

一般的に、超低電力モニタリングシステム（Ｕｌｔｒａ Ｌｏｗｅｒ Ｐｏｗｅｒ Ｍｏｎｉｔｏｒｉｎｇ Ｓｙｓｔｅｍ）におけるＲＦ送受信機は電力消耗の最も多い部分である。また、ＲＦ送受信機で用いられる低雑音増幅器（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ：ＬＮＡ）及び周波数合成器（Ｆｒｅｑｕｅｎｃｙ ｓｙｎｔｈｅｓｉｚｅｒ）の電力消耗の比重が大きい。更に、電力消耗だけではなく、全体における回路面積の側面でも、ＲＦ送受信機が相当多い面積を占める。

図１は、超再生発振器（Ｓｕｐｅｒ−Ｒｅｇｅｎｅｒａｔｉｖｅ Ｏｓｃｉｌｌａｔｏｒ：ＳＲＯ）を用いた送受信機１００の概略的な構造を示す。ここで、ＳＲＯの周波数合成の場合、アナログ位相固定ループ（Ａｎａｌｏｇ ＰＬＬ）で構成される。図１に示すように、内部ブロックは、位相周波数検出器（Ｐｈａｓｅ Ｆｒｅｑｕｅｎｃｙ Ｄｅｔｅｃｔｏｒ：ＰＦＤ）、主電荷ポンプ（Ｍａｉｎ Ｃｈａｒｇｅ Ｐｕｍｐ：Ｍａｉｎ ＣＰ）、ループフィルタ（Ｌｏｏｐ Ｆｉｌｔｅｒ：ＬＦ）、漏洩補償（Ｌｅａｋａｇｅ Ｃｏｍｐｅｎｓａｔｉｏｎ）ブロック、分周器（Ｄｉｖｉｄｅｒ）で構成される。

また、図１に示すＳＲＯ基盤の送受信機１００のアナログ位相固定ループは、電荷ポンプミスマッチ補償（ＣＰ Ｍｉｓｍａｔｃｈ Ｃｏｍｐｅｎｓａｔｉｏｎ）、自動ＱＷＧ（Ａｕｔｏｍａｔｉｃ Ｑｕｅｎｃｈｉｎｇ Ｗａｖｅｆｏｒｍ Ｇｅｎｅｒａｔｉｏｎ）、Ｒｘプリスケーラ（Ｒｘ Ｐｒｅｓｃａｌｅｒ）、Ｔｘプリスケーラ（Ｔｘ Ｐｒｅｓｃａｌｅｒ）、マッチング回路（Ｍａｔｃｈｉｎｇ Ｃｉｒｃｕｉｔ）を含む。ここで、ＳＲＯ送受信機１００のＲｘ経路（Ｒｘ Ｐａｔｈ）は、データ選択部（ＤＳＣ）、包絡線検波器（Ｅｎｖｅｌｏｐｅ Ｄｅｔｅｃｔｏｒ：ＥＤ）、可変利得増幅器（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ：ＶＧＡ）、及びアナログ−デジタルコンバータ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）を含む。

図１において、ＰＦＤでＶＣＯ（Ｖｏｌｔａｇｅ−ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）の周波数情報と基準周波数（Ｒｅｆｅｒｅｎｃｅ ｆｒｅｑｕｅｎｃｙ）情報とを比較した後、ＣＰでＶＣＯの制御電圧を調整することで周波数固定（Ｆｒｅｑｕｅｎｃｙ Ｌｏｃｋｉｎｇ）される。しかし、受信モード時には、ＶＣＯ電流のオン／オフ（Ｏｎ／Ｏｆｆ）動作が行われることから周波数が固定されないため、漏洩補償ブロックで制御電圧を保持させる。但し、漏洩補償ブロックは、電力消耗が大きく、正確度が落ちることがある。

一般的に、アナログ位相固定ループ方式の場合に正確なＬＯ信号（Ｌｏｃａｌ Ｏｓｃｉｌｌａｔｉｏｎ ｓｉｇｎａｌ）を生成できるが、図１に示すように、ＳＲＯ基盤の送受信機１００では、受信モード時に位相固定ループが動作せず、オフさせなければならないことから、正確度が低下することがある。また、例示するＳＲＯ基盤の送受信機１００のアナログ位相固定ループ方式は、電力消耗及び占有面積が極めて大きい。

一実施形態で、アナログ位相固定ループ方式のＳＲＯ基盤の受信機は、アナログ位相固定ループによって所望する周波数を固定した後、当該周波数情報をデジタル化して格納し、受信モードで格納された周波数情報を用いる周波数合成器（Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｈｅｓｉｚｅｒ）を含む。しかし、このようなアナログ位相固定ループ方式を適用しても、受信モードではＶＣＯ電流（ＶＣＯ Ｃｕｒｒｅｎｔ）がオン／オフ（Ｏｎ／Ｏｆｆ）される動作が行われるため、位相固定ループが継続して動作しない。結果として、アナログ位相固定ループ後にデジタル化する過程で正確度が低下する。

他の例として、全体デジタル位相固定ループ（Ａｌｌ Ｄｉｇｉｔａｌ ＰＬＬ）方式の場合、ＴＤＣ（Ｔｉｍｅ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）及びデジタルフィルタ（Ｄｉｇｉｔａｌ Ｆｉｌｔｅｒ）などの電力消耗及び占有面積が大きいブロックを必要とする。

送受信機にデジタル位相固定ループ（Ｄｉｇｉｔａｌ ＰＬＬ）方式を適用することによって、電力消耗及び占有面積が減少し、且つ受信モードで独立的な動作が可能な構造を具現することができる。デジタル位相固定ループは、電力消耗及び占有面積の側面でアナログ位相固定ループ方式に比べて画期的に改善される。

デジタル位相固定ループによって所望する周波数に固定された後、デジタル位相固定ループの大部分のブロックをオフ（ＯＦＦ）することで全体の平均電力消費を改善することができる。

デジタル位相固定ループの場合、アナログ位相固定ループの内部ブロックのＰＦＤ（Ｐｈａｓｅ Ｆｒｅｑｕｅｎｃｙ Ｄｅｔｅｃｔｏｒ）、ＣＰ（Ｃｈａｒｇｅ Ｐｕｍｐ）、プリスケーラ、漏洩補償などのブロック、或いは全体デジタル位相固定ループの内部ブロックのＴＤＣ（Ｔｉｍｅ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）などのように電力消耗及び占有面積が大きいブロックを使用しない。デジタル位相固定ループは、カウンタ、比較器、マッピングテーブル（Ｍａｐｐｉｎｇ Ｔａｂｌｅ）（例えば、レジスタで構成される）のように電力消耗及び占有面積が小さいデジタル回路のみで構成される。

図２は、アナログ位相固定ループに対する例示的なタイミング図である。

図２は、ＳＲＯ送受信機におけるアナログ位相固定ループに対するタイミング図を示す。初期の位相固定ループの固定（ＰＬＬ Ｌｏｃｋｉｎｇ）の後、受信モードでは、位相固定ループを動作させると電力消耗が大きくなるため、位相固定ループを常にオン（Ｏｎ）できない。図２の例では、初期校正（Ｉｎｉｔｉａｌ Ｃａｌｉｂｒａｔｉｏｎ）で粗調整（Ｃｏａｒｓｅ Ｔｕｎｉｎｇ）及び精密調整（Ｆｉｎｅ Ｔｕｎｉｎｇ）した後、位相固定ループをオフ（ＰＬＬ Ｏｆｆ）する。

図１では、漏洩補償の動作によって、位相固定ループのオフ（ＰＬＬ ＯＦＦ）時の漏洩（Ｌｅａｋａｇｅ）による制御電圧の変化を補償する。しかし、図２に示すように補償される場合、これによる正確度の問題が発生する。即ち、制御電圧は、追加的に特定クロックタイミング（Ｃｌｏｃｋ Ｔｉｍｉｎｇ）によって補償されるため、位相固定ループの性能により位相ノイズの性能を低下させるスパー（Ｓｐｕｒ）成分が発生することがある。

また、漏洩補償ブロック内で用いられるＡＤＣ、比較器、演算増幅器による電力消耗が大きい。

図３は、一実施形態によるデジタル位相固定ループ（Ｄｉｇｉｔａｌ Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ：Ｄｉｇｉｔａｌ ＰＬＬ）３３０を用いた送受信機３００の例示的な構成図である。

本実施形態による低電力送受信機３００は、受信モードでデータを受信する受信経路（Ｒｘ ｐａｔｈ）３１０、送信モードでデータを送信する送信経路（Ｔｘ ｐａｔｈ）３２０、及び受信モード及び送信モードのマスク時間の間に発振器のＶＣＯ情報を測定し、マッピングテーブルに予め格納されたターゲット周波数情報とＶＣＯ情報とを比較した結果に応じて、発振器の周波数をターゲット周波数になるように調整する位相固定ループ３３０を含む。

一実施形態で、受信経路は、超再生発振器（Ｓｕｐｅｒ−Ｒｅｇｅｎｅｒａｔｉｖｅ Ｏｓｃｉｌｌａｔｏｒ：ＳＲＯ）を含んでもよい。また受信経路及び送信経路でそれぞれ他の発振器を用いてもよい。本実施形態で、発振器の周波数はデジタル調整部３３１によって調整される。

例えば、図３に示した送受信機３００はＳＲＯ方式を基盤とする。本実施形態による送受信機３００は、受信モード／送信モードによりモード変換（Ｓｗｉｔｃｈｉｎｇ）されることによって、１つのデジタル位相固定ループ（Ｄｉｇｉｔａｌ ＰＬＬ）３３０の回路で動作できるように構成される。ここで、本実施形態による送受信機３００は、受信モードで動作する受信経路（Ｒｘ Ｐａｔｈ）３１０及び送信モードで動作する送信経路（Ｔｘ Ｐａｔｈ）３２０を備える。

本実施形態によると、位相固定ループ３３０は、発振器に初期設定された周波数を基準として、マスク時間（例えば、マスク信号が与えられた時間）の間に発振器の発振回数をカウントする。ここで、位相固定ループ３３０は、発振器の発振回数に関する情報を算出し、発振器がターゲット周波数（Ｔａｒｇｅｔ Ｆｒｅｑｕｅｎｃｙ）（例えば、所望する周波数）で動作するように調整される。発振器は周波数を調整するために用いられるキャパシターバンク（Ｃａｐａｃｉｔｏｒ Ｂａｎｋ）（例えば、ＭＯＳ Ｃａｐａｃｉｔｏｒ）を含み、位相固定ループ３３０は、キャパシターバンクを制御するための制御コードのＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）からＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）までの順に調整され、発振器が希望する周波数を有するように構成される。

ここで、所望する周波数は、チャネル選択信号（ＣＨ＿ＳＥＬ＜４：０＞）に応じて選択され、チャネル選択信号の値を変更することによってデジタル回路内の基準値（例えば、マスク時間の間にカウントするときに出力されるカウント値）が変更される。ＣＨ＿ＳＥＬ＜４：０＞は５ビットで構成されるチャネル選択信号を示すが、チャネル選択信号は、必ずしもこれに限定されるものではなく、２以上のビットで構成される。

本明細書で、変数の後の＜ｘ：０＞は、変数が０〜ｘまでのビットで構成されることを示し、ｘ＋１ビットである。本明細書に記載した変数のビットは、例示的なものであり、設計に応じて変更される。

上述した動作によって位相固定ループ３３０による周波数調整が完了すると、上述した送受信機３００は、送信モード又は受信モードによる動作を行う。

本実施形態によると、一般的なアナログ位相固定ループではないデジタル位相固定ループ方式により、ＳＲＯ基盤送受信機（ＳＲＯ Ｔｒａｎｓｃｅｉｖｅｒ）３００で用いられる周波数合成器を具現することができる。従来のアナログ位相固定ループ方式では、２．４ＧＨｚ帯域の送受信機に含まれる周波数合成器の電力消耗及び占有面積が極めて大きい。また、上述したようにＳＲＯ構造では受信モード時にアナログ位相固定ループを継続して動作できないことから、周波数の正確度を満足させ難い。

本実施形態によるデジタル位相固定ループ３３０は、カウンタ、比較器、及びレジスタのようなデジタルブロックでのみ構成されるため、電力消耗及び占有面積が小さい。

本実施形態によると、マスク時間の間に発振器の発振回数をカウントした結果に応じて発振器のキャパシターバンクを調整することで、位相固定ループ３３０の処理時間及び周波数分解能（Ｆｒｅｑｕｅｎｃｙ Ｒｅｓｏｌｕｔｉｏｎ）（例えば、周波数分解能はキャパシターバンクを構成するキャパシターの個数に応じて決定される）が各種応用分野で要求される処理時間及び正確度を満足するように設計され得る。

本実施形態によると、初期キャパシタンス（Ｉｎｉｔｉａｌ Ｃａｐａｃｉｔａｎｃｅ）（例えば、キャパシターバンクの初期キャパシター値）によって周波数が決定された発振器の出力を、カウンタ（例えば、デジタルカウンタ）でマスク時間（又は、マスキング区間）の間にカウントする。ここで、位相固定ループ３３０は、カウントされたＶＣＯ情報を、周波数毎に定義されたマッピングテーブルのターゲット周波数情報と比較する。位相固定ループ３３０は、上記で比較した結果に応じて発振器のキャパシターバンクを調整して発振器の周波数が希望する周波数（例えば、ターゲット周波数）にマッチングされるように調整する。

本実施形態によると、位相固定ループ３３０の全ての動作が完了した後、位相固定ループ３３０は、キャパシターバンクの制御ビット（例えば、制御ビットは特定キャパシター値に対応する）を保持するためのレジスタブロック（Ｒｅｇｉｓｔｅｒ Ｂｌｏｃｋ）以外の全てのブロックをオフ（Ｏｆｆ）することによって電力消耗を最小化することができる。

本実施形態によると、発振回数をカウントする時間（例えば、マスク時間）でキャパシターバンクの周波数分解能により周波数の正確度を設定する。例えば、マスク時間が長いほど、位相固定ループ３３０が固定する発振器の周波数と所望するターゲット周波数との間の誤差が減少する。他の例として、キャパシターバンクに含まれるキャパシターの個数（例えば、キャパシターの個数はキャパシターバンクの制御ビットに比例）が多いほど、位相固定ループ３３０が固定する発振器の周波数とターゲット周波数との間の誤差が減少する。

本実施形態による位相固定ループ３３０は、様々な応用分野に適するように周波数の正確度などを調整して設計され得るため、様々な応用分野における技術拡張性を有する。ここで、周波数の正確度は、位相固定ループ３３０が固定する発振器の周波数とターゲット周波数との間の誤差が小さい程度を示す。

図４は、一実施形態による送受信機におけるモード毎の動作のタイミング図である。

図４は、ＳＲＯ基盤送受信機の全体タイミング図を示す。送信モード（Ｔｘ Ｍｏｄｅ）及び受信モード（Ｒｘ Ｍｏｄｅ）の間でモード変換が行われ、ここで一定時間（Ｔｘ ＰＬＬ Ｏｎ、及びＲｘ ＰＬＬ Ｏｎ）の間に位相固定ループが一回ずつ固定動作（Ｌｏｃｋｉｎｇ Ｏｐｅｒａｔｉｏｎ）（Ｔｘ ＰＬＬ Ｌｏｃｋ、及びＲｘ ＰＬＬ Ｌｏｃｋ）する。送信モード及び受信モードで、固定動作後に、固定動作によって決定されたキャパシターバンクのキャパシター値を保持しながら位相固定ループがオフ（Ｏｆｆ）されるように（Ｔｘ ＰＬＬ Ｏｆｆ及びＲｘ ＰＬＬ Ｏｆｆ）送受信機が構成されることによって全体の平均電力消耗が最小化される。

図５は、一実施形態によるデジタル位相固定ループ５００の例示的な細部構成図である。

本実施形態によると、図５に示したデジタル位相固定ループ５００は、カウンタ５１０、周波数調整部（Ｆｒｅｑｕｅｎｃｙ ｔｕｎｅｒ）５２０、デジタル比較器（Ｄｉｇｉｔａｌ Ｃｏｍｐａｒａｔｏｒ）５３０、タイミング生成部（Ｔｉｍｉｎｇ Ｇｅｎｅｒａｔｏｒ）５４０、マッピングテーブル（Ｍａｐｐｉｎｇ ｔａｂｌｅ）５５０、及び発振器（Ｏｓｃｉｌｌａｔｏｒ）５６０を備える。位相固定ループ５００は、発振器５６０の周波数がターゲット周波数にマッチングされると、周波数調整部５２０にのみ電力を供給する。

カウンタ５１０は、マスク時間の間に発振器５６０のＶＣＯ情報（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ ｉｎｆｏｒｍａｔｉｏｎ）を測定する。ここで、発振器５６０のＶＣＯ情報は、発振器５６０の周波数、及びマスク時間の間の発振器５６０の発振回数を含む。カウンタ５１０は、発振器５６０の発振回数をマスク時間の間にカウントする。

例えば、カウンタ５１０は、１８ビットのカウンタ５１０（１８−ｂｉｔ Ｃｏｕｎｔｅｒ）である。下記で説明するように、カウンタ５１０は、発振器５６０の分周された出力信号（ＶＣＯ＿ＤＩＶＫ）を一定時間の間にカウントする。カウンタ５１０がカウントする時間はタイミング生成部５４０のＣＮＴ＿ＭＡＳＫ信号によってイネーブル（Ｅｎａｂｌｅ）される。ここで、ＣＮＴ＿ＭＡＳＫ信号が印加される時間はマスク時間に対応する。

カウンタ５１０に入力される発振器５６０の出力は分周器（Ｄｉｖｉｄｅｒ）（「／Ｋ」）によって分周される。例えば、Ｋは２である。Ｋが２である場合、分周器は発振器５６０の出力信号（ＶＣＯ＿ＯＵＴ及びＶＣＯ＿ＯＵＴＢ）を２分周する。周波数が高い場合、カウンタ５１０が正常に動作することができないため、本実施形態による位相固定ループ５００は、発振器５６０の出力信号の周波数を所定数（Ｋ）により分周してカウンタ５１０に入力する。分周器はプリスケーラとして示される。

カウンタ５１０のビット数は、デジタル位相固定ループが校正（Ｃａｌｉｂｒａｔｉｏｎ）しようとするターゲット周波数及び周波数誤差に対する公差（ｔｏｌｅｒａｎｃｅ）によって決定される。カウンタ５１０が特定の値以下の周波数誤差を有するため、カウンタ５１０は、マスク時間（ＣＮＴ＿ＭＡＳＫ）の間に周波数誤差だけの差がある異なる周波数に対して異なる発振回数をカウントする分別力がなければならない。ここで、分別力は周波数に対する分解能を示す。

例えば、本実施形態による送受信機で要求されるターゲット周波数の範囲は２．２Ｇ〜２．８ＧＨｚ程度である。一実施形態で、発振器５６０の出力信号を２分周するため、カウンタ５１０から入力される周波数ｆ＿ｖｃｏ／２は、１．１ＧＨｚ〜１．４ＧＨｚで示される。分周された発振器５６０の出力信号を、例えば、１０ｋＨｚの周波数分解能で１００μｓの間にオーバーフロー（ｏｖｅｒｆｌｏｗ）することなくカウントするために１８ビットのカウンタ（１８−ｂｉｔ ｃｏｕｎｔｅｒ）を用いる。

周波数調整部５２０は、マッピングテーブル５５０に予め格納されたターゲット周波数情報とＶＣＯ情報とを比較した結果に応じて、発振器５６０の周波数をターゲット周波数になるように調整する。

周波数調整部５２０は、ターゲット周波数情報とＶＣＯ情報とを比較した結果に応じて、発振器５６０の周波数を粗（ｃｏａｒｓｅ）調整する第１調整制御部（１−ｓｔｅｐ Ｔｕｎｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）５２１、及びターゲット周波数情報とＶＣＯ情報とを比較した結果に応じて、発振器５６０の周波数を精密調整する第２調整制御部（２−ｓｔｅｐ Ｔｕｎｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）５２２を備える。第１調整制御部５２１の出力は、１０ビットのＣＯＡＲＳＥ＿ＣＡＰＳ＜９：０＞で示され、第２調整制御部５２２の出力は５ビットのＦＩＮＥ＿ＣＡＰＳ＜４：０＞で示される。

デジタル比較器５３０は、ターゲット周波数情報とＶＣＯ情報とを比較し、比較した結果を周波数調整部５２０に提供する。デジタル比較器５３０は、ターゲット周波数情報及びＶＣＯ情報をＭＳＢからＬＳＢまで比較する。

具体的に、比較器の動作は下記で詳細に説明する。デジタル比較器５３０を以下に示す。

比較器５３０は、発振器５６０の出力信号をＣＮＴ＿ＭＡＳＫによって規定される時間（例えば、マスク時間）の間にカウントした値（例えば、発振回数）とＣＯＭＰ＿ＲＥＦ（例えば、ＣＯＭＰ＿ＲＥＦ＜１７：０＞）によって与えられた値（例えば、ターゲット周波数に対応するマスク時間の間の発振回数）とを比較する。比較器５３０は、発振器５６０の出力信号がターゲット周波数に比べて周波数が高いか又は低いかを出力する。

ＣＯＭＰ＿ＲＥＦは、マッピングテーブル５５０から抽出されたチャネルコードと外部に供給されるチャネルデータ（ＣＯＡＲＳＥ＿ＣＯＭＰ＿ＲＥＦ＜１７：０＞及びＦＩＮＥ＿ＣＯＭＰ＿ＲＥＦ＜１７：０＞）をＭＵＸで選択した出力である。上述したＣＯＭＰ＿ＲＥＦ値は、本実施形態によるデジタル位相固定ループ５００におけるターゲット周波数（例えば、所望する周波数）に対応する。例えば、チャネルコード及びチャネルデータは１８ビットであり、この場合、ＣＯＭＰ＿ＲＥＦはＣＯＭＰ＿ＲＥＦ＜１７：０＞で示される。但し、上述したビットは例示的なものであり、ＣＯＭＰ＿ＲＥＦを１８ビットに限定するものではない。

タイミング生成部５４０は、基準周波数（ＲＥＦ＿ＣＬＫ）を分周し、カウンタ５１０、比較器５３０、及び周波数調整部５２０が動作するためのタイミング信号（タイミング信号はＣＴ＿ＲＳＴ、ＣＮＴ＿ＭＡＳＫ、ＥＮ＿ＣＯＭＰ、及びＥＮ＿ＣＢＡＮＫを含む）を提供する。

マッピングテーブル５５０は、予め設定された範囲の周波数に対して、マスク時間に対応する各周波数のターゲット周波数情報を予め格納する。ターゲット周波数情報は、ターゲット周波数に対応する発振器５６０の周波数を粗（ｃｏａｒｓｅ）調整するために必要なマスク時間（第１時間）の間に発振器５６０が発振する回数、及び／又はターゲット周波数に対応する発振器５６０の周波数を精密調整するために必要なマスク時間（第２時間）の間に発振器５６０が発振する回数のうちの少なくとも１つを含む。ここで、周波数を粗調整する場合、発振器の周波数とターゲット周波数とを概略的に比較するためにマスク時間（第１時間）を短く設定し、精密調整する場合、精密に比較しなければならないためにマスク時間（第２時間）を相対的に長く設定する。

例えば、ターゲット周波数に対応するマスク時間の間の発振回数はターゲット周波数（例えば、所望するチャネルの周波数）に対応する１８ビットコード（１８−ｂｉｔ ｃｏｄｅ）で示される。具体的に、ターゲット周波数情報は下記の表１及び表２のように示される。

発振器５６０は周波数調整部５２０によって調整された周波数に応じて発振する。発振器５６０はキャパシターバンクを含む。ここで、キャパシターバンクはＭＯＳキャパシター（ＭＯＳ Ｃａｐａｃｉｔｏｒ）で構成される。キャパシターバンクのキャパシターがｎ個である場合、周波数調整部５２０から提供されるｎビットの制御ビットによって発振器５６０の周波数が調整される。例えば、ｎビットのそれぞれはｎ個のキャパシターのそれぞれに対応し、制御ビットで「１」は当該キャパシターがオン（Ｏｎ）の状態、「０」は当該キャパシターがオフ（Ｏｆｆ）の状態を示す。ｎは１以上の自然数である。

具体的に、比較器５３０はマスク時間の間に発振器５６０の出力信号をカウントし、マスク時間は基準クロック（Ｒｅｆｅｒｅｎｃｅ Ｃｌｏｃｋ）を分周して抽出される。

ＶＣＯ情報（例えば、カウントされた発振器５６０の発振回数）は比較器５３０に入力され、ＣＨ＿ＳＥＬ＜４：０＞によって決定されたターゲット周波数に対応するターゲット周波数情報（例えば、マスク時間の間のターゲット周波数に対応する発振回数）は比較器５３０に入力される。

本実施形態によると、比較器５３０はＶＣＯ情報とターゲット周波数情報とをＭＳＢからＬＳＢまで比較する。比較は２ステップ（２−Ｓｔｅｐ）で行われ、相対的に正確度が低い第１ステップ（粗調整）で比較的に短い時間の間に探し、第２ステップ（精密調整）で正確度を高めるために比較的に長い時間の間にキャパシターバンクのキャパシター値を探す。

例えば、第１調整制御部５２１は粗調整用のキャパシターとして、１５ビット〜６ビットに対応するキャパシターのオン／オフ（Ｏｎ／Ｏｆｆ）を制御し、第２調整制御部５２２は精密調整用のキャパシターとして、５ビット〜１ビットに対応するキャパシターのオン／オフ（Ｏｎ／Ｏｆｆ）を制御する。

図５に示すＲＥＦ＿ＣＬＫは、基準クロックとして、ＣＮＴ＿ＭＡＳＫを含む全てのデジタル位相固定ループ５００の動作クロックを示す。

ＲＥＦ＿ＤＩＶは、ＣＮＴ＿ＭＡＳＫを生成するために、ＲＥＦ＿ＣＬＫの周期に乗算する値として、マスク時間を導き出すために使用される（マスク時間＝（ＲＥＦ＿ＣＬＫの周期）×（ＲＥＦ＿ＤＩＶ）＝Ｔｒｅｆ＿ｃｌｋ×ＲＥＦ＿ＤＩＶ）。例えば、ＲＥＦ＿ＤＩＶは、２４ＭＨｚのＲＥＦ＿ＣＬＫに対して１００μｓのマスク時間を生成するため、ビット幅が１２ビット（１２−ｂｉｔ）である。ここで、ＲＥＦ＿ＤＩＶは、Ｃ＿ＲＥＦ＿ＤＩＶ＜１２：０＞、Ｆ＿ＲＥＦ＿ＤＩＶ＜１２：０＞、及びＣ＿ＯＮＬＹを入力とするＭＵＸの出力である。

ＣＮＴ＿ＭＡＳＫは、ｆ＿ｖｃｏ／Ｋの周波数にされた発振器５６０の出力信号をカウンタ５１０がカウントする時間として、マスク時間に対応する。ＣＮＴ＿ＭＡＳＫ信号は、タイミング生成部５４０からカウンタ５１０に提供される。

ＥＮ＿ＣＯＭＰは、カウンタ５１０の出力信号とマッピングテーブル５５０のターゲット周波数に対応するターゲット周波数情報とを比較するためのイネーブル信号（Ｅｎａｂｌｅ ｓｉｇｎａｌ）を示す。

ＥＮ＿ＣＢＡＮＫは、比較器５３０の出力に基づいて判断してキャパシターバンクのキャパシター値を調整するためのイネーブル信号を示す。

ＣＴ＿ＲＳＴは、カウンタ５１０にＣＮＴ＿ＭＡＳＫ信号が入力される前にカウンタ５１０をリセットする信号を示す。

図６は、一実施形態による送受信機における状態図を示すフローチャートである。

ステップＳ６１０において、送受信機が送信／受信モードをモード変換（Ｔｘ／Ｒｘ Ｓｗｉｔｃｈｉｎｇ）する。

そして、ステップＳ６２０において、送受信機が制御電圧をスイッチング（Ｃｏｎｔｒｏｌ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ）する。ここで、制御電圧（ＶＣＴＲＬ）は発振器の周波数を制御するための電圧を示す。位相固定ループは、発振器の制御電圧を所望する値（ｄｅｓｉｒａｂｌｅ ｖａｌｕｅ）に固定させる。

続いて、ステップＳ６３０において、送受信機がデジタル位相固定ループ動作（Ｄｉｇｉｔａｌ ＰＬＬ Ｏｐｅｒａｔｉｏｎ）を行う。具体的に、位相固定ループが粗調整（Ｃｏａｒｓｅ Ｔｕｎｉｎｇ）（Ｓ６３１）及び精密調整（Ｆｉｎｅ Ｔｕｎｉｎｇ）（Ｓ６３２）を通して発振器の周波数をターゲット周波数にマッチングさせた後に固定することで、デジタル位相固定ループ動作が完了する。

そして、ステップＳ６４０において、送受信機が送信／受信モードに応じて送信／受信動作（Ｔｘ／Ｒｘ Ｏｐｅｒａｔｉｏｎ）を行う。具体的に、ステップＳ６３０において、位相固定ループ動作が完了した後、位相固定ループをオフ（Ｏｆｆ）することで、送受信機は最小限の電力で送信モード／受信モード（Ｔｘ／Ｒｘ ｍｏｄｅ）で動作する。

図７は、一実施形態によるデジタル位相固定ループに対する例示的なタイミング図である。

図７に示したタイミング図は、マスク時間（ＭＡＳＫ＿ＴＩＭＥ）で発振器の周波数をカウントした後、演算時間（ＣＡＬ＿ＴＩＭＥ）で演算（例えば、発振器の周波数とターゲット周波数とを比較してＵＰ／ＤＮの有無を決定）してキャパシターバンクのキャパシター値を設定する。発振器の制御電圧は固定されるため、上述した図２に示すように、位相固定ループは、周期的な制御なしに初期リセットする時又はチャネルを変更する時にのみ動作する。従って、デジタル位相固定ループは、図１に示したアナログ位相固定ループに比べて電力消耗が少なく、スパー（Ｓｐｕｒ）成分も発生しない。

図７において、演算時間（ＣＡＬ＿ＴＩＭＥ）の間に、比較器にＥＮ＿ＣＯＭＰ信号が印加され、周波数調整部にＥＮ＿ＣＢＡＮＫ信号が印加され、カウンタにＣＴ＿ＲＳＴが印加される。演算時間（ＣＡＬ＿ＴＩＭＥ）は、Ｔ_{ＲＥＦ＿ＣＬＫ}×５に設定される。但し、必ずしもこれに限定されるものではなく、演算時間は、上述したように、比較器、周波数制御部、及びカウンタが動作を完了してリセットするまでかかる時間に設定される。

図７に示すように、基準クロック（ＲＥＦ＿ＣＬＫ）を分周して生成されたＣＮＴ＿ＭＡＳＫ信号がハイ（Ｈｉｇｈ）区間（ＭＡＳＫ＿ＴＩＭＥ）の間、カウンタが発振器の出力信号をカウントする（例えば、カウンタは発振器の発振回数をカウントする）。その後、ＣＮＴ＿ＭＡＳＫ信号がロー（Ｌｏｗ）区間（ＣＡＬ＿ＴＩＭＥ）の間、比較器が、マッピングテーブルに格納された値とカウンタの出力（例えば、カウンタがカウントした値として、ＶＣＯ＿ＣＮＴ＜１７：０＞）を比較して演算する。周波数調整部は、比較器の出力（例えば、発振器の発振回数とターゲット周波数に対応する発振回数とを比較した結果として、ＵＰ／ＤＮ信号）により、キャパシターバンクでＭＳＢからＬＳＢまでに対応するキャパシターを順次制御して発振器が希望する周波数値（例えば、ターゲット周波数）を有するように調整する。例えば、キャパシターバンクが１５ビットで構成された場合、図７に示したタイミング区間（ＭＡＳＫ＿ＴＩＭＥ及びＣＡＬ＿ＴＩＭＥ）を１５回繰り返す。

一実施形態によると、応用分野に応じてＣＮＴ＿ＭＡＳＫ区間を異にすることで正確度及び処理速度を設定することができる。例えば、１０ビット粗調整用キャパシター（１０−ｂｉｔ Ｃｏａｒｓｅ ｃａｐ）と５ビット精密調整用キャパシター（５−ｂｉｔ Ｆｉｎｅ ｃａｐ）に対して異なるＭＡＳＫ＿ＴＩＭＥを適用する場合、位相固定ループが周波数を固定するためにかかる固定時間（Ｌｏｃｋｉｎｇ Ｔｉｍｅ）は、Ｌｏｃｋｉｎｇ Ｔｉｍｅ＝１０×（ＭＡＳＫ＿ＴＩＭＥ＿ｃｏａｒｓｅ＋ＣＡＬ＿ＴＩＭＥ）＋５×（ＭＡＳＫ＿ＴＩＭＥ＿ｆｉｎｅ＋ＣＡＬ＿ＴＩＭＥ）のように示される。ここで、ＭＡＳＫ＿ＴＩＭＥ＿ｃｏａｒｓｅは粗調整用キャパシターに適用されるマスク時間、ＭＡＳＫ＿ＴＩＭＥ＿ｆｉｎｅは精密調整用キャパシターに適用されるマスク時間を示す。

下記の表１は、粗調整（Ｃｏａｒｓｅ Ｔｕｎｉｎｇ）、下記の表２は精密調整（Ｆｉｎｅ Ｔｕｎｉｎｇ）で所望するターゲット周波数に対応するターゲット周波数情報を予め格納するマッピングテーブルの例を示す。

ＲＥＦ＿ＤＩＶによりマスク時間が設定される。下記の表１及び表２は例示であり、表１に示す粗調整が相対的に表２に示す精密調整に比べてＲＥＦ＿ＤＩＶ値が小さい。下記の表１及び表２で、ＲＥＦ＿ＣＮＴ値はマスク時間の間のターゲット周波数に対応する発振回数（例えば、実際に所望するカウント値）である。位相固定ループは、カウンタの出力とＲＥＦ＿ＣＮＴ値とを比較し、発振器の周波数をターゲット周波数になるように調整する。

ＲＥＦ＿ＣＮＴ値はマッピングテーブルに予め格納される。具体的に、ＲＥＦ＿ＣＮＴは、

で示される。ＲＥＦ＿ＣＬＫは基準クロック、ＲＥＦ＿ＤＩＶ（例えば、ＲＥＦ＿ＤＩＶ＜１２：０＞）はマスク時間の長さを設定する値、Ｃｈａｎｎｅｌ ｆｒｅｑ．はターゲット周波数を示す。本実施形態によると、発振器の周波数を２分周したため、チャネル周波数も２分周して上述したようにＣｈａｎｎｅｌ ｆｒｅｑ．／２を用いる。

一実施形態により設計された位相固定ループ回路（ＰＬＬ ｃｉｒｃｕｉｔ）に対するシミュレーションによると、ＣＮＴ＿ＭＡＳＫ信号が与えられる毎に発振器の粗調整用キャパシター（Ｃｏａｒｓｅ Ｃａｐａｃｉｔｏｒ）及び精密調整用キャパシター（Ｆｉｎｅ Ｃａｐａｃｉｔｏｒ）がＭＳＢからＬＳＢまで順次調整される。発振器のキャパシターバンクの各ビットに対する演算が完了すると、位相固定ループがＣＴ＿ＲＳＴ信号によってリセットされる。

キャパシターバンクのＭＳＢからＬＳＢまでの全てのキャパシター値が見つけられると（例えば、キャパシターバンクが１５ビットである場合、周波数調整部が１５回動作する）、動作が完了したことを示すＣｏａｒｓｅ＿ｌｏｃｋ信号が発生する。Ｃｏａｒｓｅ＿ｌｏｃｋ信号が発生すると、周波数調整部を除いた各ブロックはオフ（ＯＦＦ）されて電力消耗を最小化する。

図８は、一実施形態によるデジタル位相固定ループを制御する方法を示すフローチャートである。

タイミング生成部は、基準周波数を分周して位相固定ループが動作するためのタイミング信号を提供する。タイミング生成部は、カウンタ、比較器、周波数調整部に対するイネーブル信号を生成する。

予め設定された範囲の周波数に対して、マスク時間に対応する各周波数のターゲット周波数情報が予め格納されたマッピングテーブルが生成される。ここで、マッピングテーブルは、送受信機の処理過程で生成されるか、或いは送受信機の動作初期に送受信機がマッピングテーブルを生成する。例えば、予め設定された範囲の周波数は送受信機が特定の規格で動作する周波数の範囲である。

ターゲット周波数情報は、ターゲット周波数に対応する発振器の周波数を粗（ｃｏａｒｓｅ）調整するために必要なマスク時間（ＭＡＳＫ＿ＴＩＭＥ＿ｃｏａｒｓｅ）の間に発振器が発振する回数（ＲＥＦ＿ＣＮＴ）、及び／又はターゲット周波数に対応する発振器の周波数を精密調整するために必要なマスク時間（ＭＡＳＫ＿ＴＩＭＥ＿ｆｉｎｅ）の間に発振器が発振する回数（ＲＥＦ＿ＣＮＴ）を含む。マスク時間は、上述した表１及び表２で説明したように、ＲＥＦ＿ＤＩＶ形態で格納される。

ステップＳ８１０において、カウンタがマスク時間の間に発振器のＶＣＯ情報を測定する。例えば、発振器のＶＣＯ情報は、発振器の周波数、又はマスク時間の間の発振器の発振回数を含む。この場合、カウンタは発振器の発振回数をカウントする。

そして、ステップＳ８２０において、比較器がターゲット周波数情報とＶＣＯ情報とを比較する。比較器は、ターゲット周波数情報とＶＣＯ情報とを比較した結果を周波数調整部に提供する。例えば、ＶＣＯ情報に含まれる発振器の発振回数がターゲット周波数情報に含まれるターゲット周波数に対応する発振回数よりも小さい場合、周波数調整部は発振器の周波数を増加させる出力信号（ＵＰ）を提供する。ここで、ターゲット周波数に対応する発振回数は、マスク時間の間のターゲット周波数の発振回数である。

続いて、ステップＳ８３０において、周波数調整部が比較した結果に応じて発振器の周波数をターゲット周波数になるように調整する。例えば、周波数調整部は、マッピングテーブルに予め格納されたターゲット周波数情報とＶＣＯ情報とを比較した結果に応じて、発振器の周波数をターゲット周波数になるように調整する。

ここで、第１調整制御部は、ターゲット周波数情報とＶＣＯ情報とを比較した結果に応じて、発振器の周波数を粗（ｃｏａｒｓｅ）調整する。また、第２調整制御部は、ターゲット周波数情報とＶＣＯ情報とを比較した結果に応じて、発振器の周波数を精密調整する。

そして、ステップＳ８４０において、デジタル位相固定ループは発振器の周波数がターゲット周波数にマッチングされたか否かを判断する。具体的に、デジタル位相固定ループは、キャパシターバンクによって決定された発振器の周波数がキャパシターバンクの全てのキャパシターに対して周波数調整部により調整完了した時点でターゲット周波数にマッチングされたか否かを判断する。発振器の周波数がターゲット周波数にマッチングされたと判断された場合、ステップＳ８５０以降を継続する。そうでない場合は、ステップＳ８１０に戻り処理を繰り返す。例えば、キャパシターバンクが１５ビットで構成される場合、位相固定ループは、上述したステップＳ８１０〜ステップＳ８３０を１５回繰り返す。

ステップＳ８５０において、デジタル位相固定ループは周波数調整部にだけ電力を供給する。例えば、位相固定ループは、発振器の周波数がターゲット周波数にマッチングされると、ターゲット周波数にマッチングされた発振器の周波数を保持するための電力を供給する。その後、図６に示すステップＳ６４０に続く。

上述した図６に示すステップＳ６４０において、位相固定ループはデータ送受信時間の間に調整された周波数に応じて発振器を発振させる。

本実施形態によるデジタル位相固定ループは、電力消耗及び占有面積を最小化することができる。

本実施形態によると、位相固定ループは、発振器の出力信号をカウントしたＶＣＯ情報に基づいて発振器の周波数を調整することによって、カウント時間及び周波数分解能を増加させる。従って、本実施形態による位相固定ループは、所望する周波数の正確度を受信モードで有するため、正確な周波数合成器として機能することができる。

本実施形態によると、位相固定ループは、マスク時間を調整（ａｄｊｕｓｔ）することにより速い位相固定が可能になる。

本実施形態によると、位相固定ループは、各種応用分野の周波数分解能の仕様（Ｆｒｅｑｕｅｎｃｙ Ｒｅｓｏｌｕｔｉｏｎ Ｓｐｅｃ．）に合わせた回路修正が容易であり、送受信機自ら周波数分解能を調整する機能（例えば、マスク時間調整）を追加することで広い拡張性を有することができる。

本実施形態によると、位相固定ループが発振器の周波数をターゲット周波数にマッチングさせた後に、位相固定ループのブロックの大部分をオフ（Ｏｆｆ）させて全体の平均電力消耗を最小化することができる。

本実施形態によると、位相固定ループの平均電力消耗の重要な指標である平均電流は、

で示される。本実施形態による位相固定ループは、データ送受信時間の前に位相固定ループの固定（ＰＬＬ Ｌｏｃｋ）によって発振器の周波数を設定（ｐｒｅ−ｃａｌｉｂｒａｔｅｄ Ｄｉｇｉｔａｌ Ｍｏｄｅ ＰＬＬ ｂｅｆｏｒｅ ＲＸ／ＴＸ ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ）し、データ送受信時間の間に位相固定ループを不活性化（ＰＬＬ ｄｅａｃｔｉｖａｔｉｏｎ）する（Ｄｕｔｙ ｃｙｃｌｅｄ ＰＬＬ ｏｐｅｒａｔｉｏｎ）。

本実施形態によると、位相固定ループが不活性化される間、位相固定ループの電力消耗を最小化することができる。例えば、位相固定ループの不活性化の間、最小限のブロック（例えば、レジスタブロックの周波数調整部）で周波数をホールド（ｆｒｅｑｕｅｎｃｙ ｈｏｌｄ）する。これにより、位相固定ループは、位相固定ループの不活性化時間の間、周波数ドリフト（ｆｒｅｑｕｅｎｃｙ ｄｒｉｆｔ）を最小化することができる。

本実施形態によると、位相固定ループは、発振器の制御電圧ノード（Ｃｏｎｔｒｏｌ ｖｏｌｔａｇｅ ｎｏｄｅ）で漏洩電流が発生しないため、別途の漏洩補償回路を設けることなく、周波数ドリフトを最小化することができる。

本実施形態によるデジタル位相固定ループは、低電力／超低電力送受信機（Ｌｏｗ Ｐｏｗｅｒ／Ｕｌｔｒａ Ｌｏｗ Ｐｏｗｅｒ ｔｒａｎｓｃｅｉｖｅｒ）、超再生受信機（Ｓｕｐｅｒ−ｒｅｇｅｎｅｒａｔｉｖｅ ｒｅｃｅｉｖｅｒ：ＳＲＲ）、接続ソリューション（Ｃｏｎｎｅｃｔｉｖｉｔｙ ｓｏｌｕｔｉｏｎ）と結合したウェイクアップ受信機（ｗａｋｅ−ｕｐ ｒｅｃｅｉｖｅｒ）（例えば、ＷＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、Ｚｉｇｂｅｅ（登録商標））、及びインプラント装置間通信サービス（Ｍｅｄｉｃａｌ Ｉｍｐｌａｎｔ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｅｒｖｉｃｅ：ＭＩＣＳ）に適用される。

以上で説明した装置は、ハードウェア構成要素、ソフトウェア構成要素、又はハードウェア構成要素及びソフトウェア構成要素の組合せで具現される。例えば、プロセッサ、コントローラ、ＡＬＵ（ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）、デジタル信号プロセッサ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、マイクロコンピュータ、ＦＰＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ａｒｒａｙ）、ＰＬＵ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｕｎｉｔ）、マイクロプロセッサー、或いは、命令（ｉｎｓｔｒｕｃｔｉｏｎ）を実行して応答する異なる装置のように、１つ以上の汎用コンピュータ又は特殊目的のコンピュータを用いて具現される。処理装置は、オペレーティングシステム（ＯＳ）及びＯＳ上で実行される１つ以上のソフトウェアアプリケーションを実行する。また、処理装置は、ソフトウェアの実行に応答してデータをアクセス、格納、操作、処理、及び生成する。理解の便宜のために、処理装置は１つ使用されるものとして説明した場合もあるが、当該技術分野で通常の知識を有する者は、処理装置が複数の処理要素（ｐｒｏｃｅｓｓｉｎｇ ｅｌｅｍｅｎｔ）又は複数の類型の処理要素を含むことが分かる。例えば、処理装置は、複数のプロセッサ又は１つのプロセッサ及び１つのコントローラを含む。また、並列プロセッサ（ｐａｒａｌｌｅｌ ｐｒｏｃｅｓｓｏｒ）のような、他の処理構成も可能である。

ソフトウェアは、コンピュータプログラム、コード、命令、又はこれらのうちの１つ以上の組合せを含み、希望通りに動作するように処理装置を構成するか、独立的又は結合的に処理装置を命令する。ソフトウェア及び／又はデータは、処理装置によって解釈されるか、処理装置に命令又はデータを提供するために、あらゆる類型の機械、構成要素、物理的装置、仮想装置、コンピュータ格納媒体又は装置、送信信号波に永久的又は一時的に具体化される。ソフトウェアは、ネットワークに接続されたコンピュータシステム上に分散され、分散された方法で格納されるか又は実行される。ソフトウェア及びデータは１つ以上のコンピュータ読み取り可能な記録媒体に記録される。

上記実施形態による方法は、多様なコンピュータ手段を介して様々な処理を実行するプログラム命令の形態で具現され、コンピュータ読み取り可能な記録媒体に記録される。コンピュータ読み取り可能な記録媒体は、プログラム命令、データファイル、データ構造などのうちの１つ又はその組合せを含む。記録媒体に記録されるプログラム命令は、本発明の目的のために特別に設計されて構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知のものであり、使用可能なものであってもよい。

以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

１００、３００ 送受信機
３１０ 受信経路（Ｒｘ Ｐａｔｈ）
３２０ 送信経路（Ｔｘ Ｐａｔｈ）
３３０、５００ （デジタル）位相固定ループ
５１０ カウンタ
５２０ 周波数調整部
５２１ 第１調整制御部
５２２ 第２調整制御部
５３０ （デジタル）比較器
５４０ タイミング生成部
５５０ マッピングテーブル
５６０ 発振器（ＶＣＯ）

Claims (20)

1. デジタル位相固定ループ（Ｐｈａｓｅ ｌｏｃｋ ｌｏｏｐ：ＰＬＬ）であって、
   マスク時間の間に発振器のＶＣＯ情報（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ ｉｎｆｏｒｍａｔｉｏｎ）を測定するカウンタと、
   ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数をターゲット周波数になるように調整する周波数調整部と、を備え、
   前記デジタル位相固定ループは、前記発振器の周波数が前記ターゲット周波数にマッチングされることに応答して、前記ターゲット周波数にマッチングされた前記発振器の周波数を保持するために、前記発振器のキャパシターバンクの制御ビットを保持するためのレジスタブロックに電力を供給することを特徴とするデジタル位相固定ループ。
2. 前記ターゲット周波数情報と前記ＶＣＯ情報とを比較して該比較した結果を取得する比較器を更に備えることを特徴とする請求項１に記載のデジタル位相固定ループ。
3. 基準周波数を分周し、該分周された基準周波数に基づいて前記カウンタ、前記比較器、及び前記周波数調整部を動作させるためのタイミング信号を提供するタイミング生成部を更に備えることを特徴とする請求項２に記載のデジタル位相固定ループ。
4. 予め設定された範囲の周波数に対して、前記マスク時間に対応する各周波数のターゲット周波数情報を予め格納するマッピングテーブルを更に備えることを特徴とする請求項１に記載のデジタル位相固定ループ。
5. 前記ターゲット周波数情報は、前記ターゲット周波数に対応する前記発振器の周波数を粗（ｃｏａｒｓｅ）調整するために必要なマスク時間の間に前記発振器が発振する回数、及び前記ターゲット周波数に対応する前記発振器の周波数を精密調整するために必要なマスク時間の間に前記発振器が発振する回数のうちの少なくとも１つを含むことを特徴とする請求項４に記載のデジタル位相固定ループ。
6. 前記周波数調整部は、
   前記ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数を前記ターゲット周波数になるように粗調整する第１調整制御部と、
   前記ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数を前記ターゲット周波数になるように精密調整する第２調整制御部と、を含むことを特徴とする請求項１に記載のデジタル位相固定ループ。
7. 前記発振器のＶＣＯ情報は、前記発振器の周波数、及びマスク時間の間の前記発振器の発振回数のうちの少なくとも１つを含み、
   前記カウンタは、前記発振器の発振回数をカウントすることを特徴とする請求項１に記載のデジタル位相固定ループ。
8. データ送受信時間の間に前記調整される周波数に応じて発振する発振器を更に備えることを特徴とする請求項１に記載のデジタル位相固定ループ。
9. デジタル位相固定ループを制御する方法であって、
   マスク時間の間に発振器のＶＣＯ情報を測定するステップと、
   ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数をターゲット周波数になるように調整するステップと、
   前記発振器の周波数が前記ターゲット周波数にマッチングされることに応答して、前記ターゲット周波数にマッチングされた前記発振器の周波数を保持するために、前記発振器のキャパシターバンクの制御ビットを保持するためのレジスタブロックに電力を供給するステップと、を有することを特徴とするデジタル位相固定ループの制御方法。
10. 前記ターゲット周波数情報と前記ＶＣＯ情報とを比較して該比較した結果を取得するステップを更に含むことを特徴とする請求項９に記載のデジタル位相固定ループの制御方法。
11. 基準周波数を分周し、該分周された基準周波数に基づいて前記デジタル位相固定ループを動作させるためのタイミング信号を提供するステップを更に含むことを特徴とする請求項９に記載のデジタル位相固定ループの制御方法。
12. 予め設定された範囲の周波数に対して、前記マスク時間に対応する各周波数のターゲット周波数情報を予め格納するステップを更に含むことを特徴とする請求項９に記載のデジタル位相固定ループの制御方法。
13. 前記ターゲット周波数情報は、前記ターゲット周波数に対応する前記発振器の周波数を粗調整するために必要なマスク時間の間に前記発振器が発振する回数、及び前記ターゲット周波数に対応する前記発振器の周波数を精密調整するために必要なマスク時間の間に前記発振器が発振する回数のうちの少なくとも１つを含むことを特徴とする請求項１２に記載のデジタル位相固定ループの制御方法。
14. 前記発振器の周波数をターゲット周波数になるように調整するステップは、
    前記ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数を前記ターゲット周波数になるように粗調整するステップと、
    前記ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数を前記ターゲット周波数になるように精密調整するステップと、を含むことを特徴とする請求項９に記載のデジタル位相固定ループの制御方法。
15. 前記発振器のＶＣＯ情報は、前記発振器の周波数、及びマスク時間の間の前記発振器の発振回数のうちの少なくとも１つを含み、
    前記ＶＣＯ情報を測定するステップは、前記発振器の発振回数をカウントするステップを更に含むことを特徴とする請求項９に記載のデジタル位相固定ループの制御方法。
16. データ送受信時間の間に前記発振器が前記調整される周波数に応じて発振するステップを更に含むことを特徴とする請求項９に記載のデジタル位相固定ループの制御方法。
17. 超低電力送受信機（Ｕｌｔｒａ Ｌｏｗ Ｐｏｗｅｒ ｔｒａｎｃｅｉｖｅｒ：ＵＬＰ）であって、
    受信モードでデータを受信する受信経路（Ｒｘ ｐａｔｈ）と、
    送信モードでデータを送信する送信経路（Ｔｘ ｐａｔｈ）と、を有し、
    前記受信モード及び前記送信モードのマスク時間の間に発振器のＶＣＯ情報を測定し、ターゲット周波数情報と前記ＶＣＯ情報とを比較した結果に応じて前記発振器の周波数をターゲット周波数になるように調整するデジタル位相固定ループを備え、
    前記デジタル位相固定ループは、前記発振器の周波数が前記ターゲット周波数にマッチングされることに応答して、前記ターゲット周波数にマッチングされた前記発振器の周波数を保持するために、前記発振器のキャパシターバンクの制御ビットを保持するためのレジスタブロックに電力を供給することを特徴とするデジタル位相固定ループを用いた超低電力送受信機。
18. デジタル位相固定ループであって、
    マスク時間の間に発振器が発振する回数をカウントするカウンタと、
    ターゲット周波数に対応するターゲット回数と前記発振器が発振する回数とを比較する比較器と、
    前記比較に基づいて前記ターゲット周波数になるように前記発振器の周波数を調整する周波数調整部と、を備え、
    前記デジタル位相固定ループは、前記発振器の周波数が前記ターゲット周波数にマッチングされることに応答して、前記ターゲット周波数にマッチングされた前記発振器の周波数を保持するために、前記発振器のキャパシターバンクの制御ビットを保持するためのレジスタブロックに電力を供給することを特徴とするデジタル位相固定ループ。
19. 前記ターゲット周波数に対応するターゲット回数は、前記発振器の周波数を粗調整するために必要なコースマスク時間の間、又は前記発振器の周波数を精密調整するために必要な精密マスク時間の間に比較されることを特徴とする請求項１８に記載のデジタル位相固定ループ。
20. 前記周波数調整部は、
    前記比較に基づいて、第１時間の間に前記ターゲット周波数になるように前記発振器の周波数を粗調整する第１調整制御部と、
    前記比較に基づいて、前記第１時間よりも長い第２時間の間に前記ターゲット周波数になるように前記発振器の周波数を精密調整する第２調整制御部と、を含むことを特徴とする請求項１８に記載のデジタル位相固定ループ。
    

Images