JP6469617B2 - 非局所的読出し回路を有する画像センサおよびこの画像センサを備える光電子デバイス - Google Patents

非局所的読出し回路を有する画像センサおよびこの画像センサを備える光電子デバイス Download PDF

Info

Publication number
JP6469617B2
JP6469617B2 JP2016151821A JP2016151821A JP6469617B2 JP 6469617 B2 JP6469617 B2 JP 6469617B2 JP 2016151821 A JP2016151821 A JP 2016151821A JP 2016151821 A JP2016151821 A JP 2016151821A JP 6469617 B2 JP6469617 B2 JP 6469617B2
Authority
JP
Japan
Prior art keywords
image sensor
pixels
pixel
photoactive
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016151821A
Other languages
English (en)
Other versions
JP2017079462A5 (ja
JP2017079462A (ja
Inventor
ゲラシモス、コンスタンタトス
フランク、コッペンス
スティン、グーセンス
フアン、ホセ、ピケラス
Original Assignee
フンダシオ インスティチュート デ サイエンセズ フォトニクス
フンダシオ インスティチュート デ サイエンセズ フォトニクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フンダシオ インスティチュート デ サイエンセズ フォトニクス, フンダシオ インスティチュート デ サイエンセズ フォトニクス filed Critical フンダシオ インスティチュート デ サイエンセズ フォトニクス
Publication of JP2017079462A publication Critical patent/JP2017079462A/ja
Publication of JP2017079462A5 publication Critical patent/JP2017079462A5/ja
Application granted granted Critical
Publication of JP6469617B2 publication Critical patent/JP6469617B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は画像センサの分野に関し、具体的には、基板と、基板の第１の領域に配置された複数の画素と、複数の画素に対して動作可能に接続され、前記画素に選択的にバイアスをかけてそれらを読み取るように適合された制御ユニットとを備える画像センサに関するものである。本発明による画像センサは、制御ユニットとともに複数の画素の効率的な集積化を達成する一方、画素内の読出し電子回路を回避し、より簡単でよりコンパクトな画素をもたらし、画像センサを、柔軟かつ／または伸縮自在かつ／または人間の目にとって透明（もしくは少なくとも部分的に透明）であることを必要とするデバイスに一体化するのに十分に適したものにする。さらに、本発明の画像センサの特別な画素設計は、高い光伝導利得、向上した応答および／または改善された感度を有する画素を得ることを可能にするものである。本発明は、前記画像センサを備える光電子デバイスにさらに関するものである。
画像センサの利用は、ほんの数例を挙げても、一般消費者のガジェットの分野から専門の写真まで、また工業の用途、医学の用途および／または科学的用途に及ぶ多数の用途で知られている。
代表的な画像センサは、前記画素に選択的にバイアスをかけてそれらを読み取るように適合された制御ユニットに動作可能に接続された複数の画素を備える。各画素が、通常はフォトダイオードである光活性素子または光検知器を含む。
画像センサ市場において現在優勢な活性画素センサ（ＡＰＳ）は、ＣＭＯＳプロセスに十分に適合する。ＡＰＳの代表的な画素は、光を収集するためのフォトダイオードと、読出し中に画素の個々のアドレス指定を可能にするスイッチング素子（例えばトランジスタなど）と、増幅器とを備える。
ＡＰＳ設計における現在の技術動向は、画素の小型化を目指す一方、同時に、向上した機能を提供するために、たとえば特にグローバル・シャッタ方式またはノイズ除去など、より多くの機能性を画素に組み込んでいる。しかしながら、これらの相反する傾向により、画素の設計および全体的な画像センサの設計が複雑になる。
画素のサイズが縮小するにつれて、画素のフォトダイオードのサイズも縮小する。代表的なフォトダイオードの量子効率が可視範囲および赤外線範囲のものを上回ることができないとすれば、ＡＰＳは、高い信号対雑音比を達成するために、非常に低いノイズレベルに達すること、および／または長い露光時間を利用することに決定的に依存する。それに加えて、そのような進歩した機能性を実現するために画素の内部でますます多くのトランジスタが必要とされるので、フォトダイオードの光収集に利用可能な領域（または画素のフィル・ファクタ）がさらに減少する。したがって、ますます厳しくなる性能仕様に対処するのに、改善された画素設計およびより精巧な読出し回路を有する画像センサが必要になるはずである。
従来の画像センサ（前面照明の画像センサとも称される）の画素のフィル・ファクタの減少を克服しようとして背面照明の画像センサが開発されている。背面照明の画像センサでは、画素内の読出し電子回路は、前記画素内の読出し電子回路がフォトダイオードと同じ半導体層またはその上にある前面照明の画像センサとは対照的に、フォトダイオードを備える半導体層の後ろに配置される。これは、一般的には、製造中に半導体ウェーハを裏返し、次いで、入来光が画素内の読出し電子回路を通り抜けることなくフォトダイオードに衝突することができるように、そのリバース・サイドを薄くすることによって行われる。背面照明の画像センサは、画素のフィル・ファクタにおいて、したがって画素の光子収集能力において本質的な改善を達成し、これは、画素サイズが小さいときにはさらに重要な改善となる。しかしながら、背面照明の画像センサの重大な欠点の１つには、製作が非常に複雑になって、より高くつくことがある。
ＡＰＳの次に、画像センサ市場の２番目に大きい部分を占めるのは電荷結合デバイス（ＣＣＤ）であり、光収集にはやはりフォトダイオードを使用するが、製作および動作がＡＰＳとは全く異なるものである。ＣＣＤでは、所与の画素において光子を収集することによって電荷が生成され、最初に前記画素の容量性蓄積要素に蓄積され、次いでデバイスの内部から加工領域へ転送されて電気信号に変換され得る。一般的には、画素の光収集の電荷の加工領域への転送は、段階的な同期したやり方で行われ、画素の２次元配列の各行（または各列）の画素において収集された電荷は、１行（または１列）ずつ漸進的にシフトされ、最終的にＣＣＤの加工領域に到着するまで、隣接した行（または列）の画素の容量性蓄積要素に蓄積される。
ＡＰＳと比較して、ＣＣＤは画素の内部にスイッチング要素または増幅器を設ける必要がない。しかしながら、このタイプの画像センサの主な欠点の１つには、電荷シフトのプロセスを処理するのに、より複雑な読出し電子回路を必要とすることがある。それに加えて、ＣＣＤは高くつく専用の製造技術を必要とし、より重要なことには、標準のＣＭＯＳ処理と互換性がない。
考慮に入れるべき別の重要な態様は、画像センサが動作するスペクトル範囲であり、なぜなら、画素の光活性要素の製作のために利用可能な光吸収材料の選択を大いに決定することになるからである。
その意味で、画像センサではシリコンが広く使用されており、可視範囲および近赤外線範囲で動作する。対照的に、ＩｎＧａＡｓまたはＨｇＣｄＴｅなどの化合物が、とりわけ赤外線範囲（短波長赤外線および／または長波長赤外線サブレンジを含む）ようにしばしば使用される。最後に、紫外線領域およびより短波長の範囲で動作する画像センサ用のいくつかの既知の適切な材料は、たとえばＡｌＧａＮなどワイドギャップ半導体を含む。
その制御ユニット用に、画素（ハイブリッド画素センサとも称される）の光活性要素用のシリコン以外の感光材料とともにシリコン（例えばＣＭＯＳ技術）を組み込む画像センサは、ＣＭＯＳベースの画像センサと比較して拡張された動作スペクトル範囲を示す。しかしながら、ＣＭＯＳベースの画像センサに関しては、ハイブリッド画像センサは、画素レベルにおける小型化およびより多くの機能を組み込むことの技術的な障害に対する現実的な解決策をもたらすわけではなく、そのようなハイブリッド集積化が困難で高くつく結合プロセスを包含しているという別の不都合を伴う。
消費者のガジェット、着用可能デバイスおよびモバイル用途の市場における近年の急速な進化により、人間の目に対して柔軟かつ／または伸縮自在かつ／または透明（もしくは少なくとも部分的に透明）な構成要素、さらには完全なデバイスさえ提供することができる技術の進化に対して増大する関心が呼び起こされている。
ほとんどのそのようなデバイスが画像センサを組み込むとすれば、柔軟かつ／または透明な画像センサを提供し得る撮像技術を有することが望ましいであろう。しかしながら、上記で説明された撮像技術のどれも、そのような特性を有する画像センサを製造するようには意図されていない。
透明な解決策を提供しようとして、いくつかの画像センサが提案されている。たとえば米国特許第５，３４９，１７４ Ａ号の文献は、透明基板上に配設された画素の２次元の配列を有する画像センサを開示している。さらに、前記画像センサの画素は、たとえば、これも透明な記憶キャパシタなど、いくつかの要素を備える。結果として生じる画像センサは（画素が占める領域の部分だけが透明なので）半透明であるが、柔軟であるようには意図されていない。それに加えて、画像センサの制御ユニットは、読出しに際して個々の画素をアドレス指定するのに画素内のスイッチング要素を必要とし、このことによって画素のフィル・ファクタが減少し、画素設計の複雑さと制御ユニットの読出し回路の複雑さとが増す。
柔軟な画像センサを提供するためのいくつかの試みもなされている。たとえば、米国特許第６，９７４，９７１ Ｂ２号の文献は、ある程度まで曲げることができ、基板の別々の領域に配設された画素の配列を含む画像センサを記述している。画素が形成されている領域から離れた、基板の選択された領域が、デバイスが曲がるとき優先的にたわむように弱められ、このようにして画素が破損するリスクを低減する。米国特許第８，１９３，６０１ Ｂ２号には別の例が開示されており、画像センサが複数の画素を備え、各画素が、可撓性基板上に配設された光活性要素としてＰＩＮフォトダイオードを有する。しかしながら、画素内の選択要素、具体的には薄膜トランジスタ（ＴＦＴ）が、なお選択的に画素を読み取る必要があるので、これらの解決策は満足には程遠いものである。
米国特許第６，３００，６１２ Ｂ１号に記述されているような有機フォトダイオードに基づく光活性要素も、柔軟で透明な画像センサの有望な候補と見なされている。しかしながら、これらの画像センサは、個々の画素をアドレス指定するのに、一般に画素内のスイッチング要素をなお必要とすることになる。それに加えて、有機フォトダイオードは、１Ａ／Ｗよりもかなり低い、相当に限られた応答を有し、このことは、特に小型の画素を特色とする画像センサにおいて使用されたとき問題になる恐れがある。
たとえばグラフェンなどの２次元の（２Ｄ）材料に基づく能動デバイスの利用は、様々な用途に向けて進行中の研究の対象である。たとえば、グラフェンで製作された感光性要素を有する単一画素の光検知器が、概念の実証として示されている。フルサイズの画像センサの画素における、２Ｄ材料（たとえば米国特許第８，０５３，７８２ Ｂ２号に開示されているようなグラフェン）または半導体ナノ結晶（たとえば量子ドットがあり、たとえば米国特許第８，８０３，１２８ Ｂ２号の特許を参照されたい）に基づく光検知器の使用がさらに提案されている。しかしながら、そのような画像センサの光伝導の利得は、一般的には限られている。
したがって、たとえば高い暗電流レベルによって画素感度を損なうことなく、画素の感光性要素が光伝導の高利得をもたらし得る画像センサを有することは非常に望ましいであろう。
米国特許出願第２０１４３５３４７１ Ａ１号の文献は、バイアス回路（その図１に示されるようにバイアス電圧ＶＲＴを供給する）を１つだけ含む、感光性のシールドされたフォトダイオードに基づく暗電流抑制方式を記述している。前記文献で提案された方式は、温度情報および温度依存の較正情報に基づく暗電流補償をもたらすものである。
ＷＯ２０１３／０１７６０５ Ａ１号の文献は、グラフェンで製作された輸送層と、輸送層の上に配設されている、コロイド状の量子ドットで製作された増感層とを備えるフォトトランジスタを開示する。増感層は、入射光を吸収して、関連付けられた輸送層の導電率の変化を引き起こす。グラフェンの高い担体移動度および量子ドットにおける長い担体寿命により、開示されたフォトトランジスタは、大きな光伝導利得を得ることができる。しかしながら、このデバイスは、デバイスの感度および散弾雑音限界が下がる、暗電流レベルの増加という犠牲を払って、達成することができるのは希望の応答レベルだけである。
米国特許出願第２０１４／０２９９７４１ Ａ１号の文献は、１枚のグラフェン上に配置された２つのタイプの量子ドットを備える増感されたグラフェン光検知器を使用している透明な周囲光センサを参照する。センサは、２つのタイプの量子ドットの応答の違いを検知することによって周囲光および帯域幅を感知することができる。この解決策は、光検知器の数を減らすのには都合がよいが、すべての画素に同時にバイアスをかけるためのデバイスの電力消費が、いかなる実用的な画像センサに関してもひどく高くつくので、それぞれが光検知器を備える多数（一般的には数百万）の撮像用途には拡張することができない。それに加えて、周囲光センサのアーキテクチャは、制御ユニットが選択的に画素を読み取らなければならない画像センサのものとは大変異なるものである。
論文「Ａ ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ ｗｉｔｈ ａ ｄｏｕｂｌｅ ｊｕｎｃｔｉｏｎ ａｃｔｉｖｅ ｐｉｘｅｌ」、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、Ｖｏｌ． ５０、ｎｏ． １、３２〜４２頁、ｂｙ Ｆｉｎｄｌａｔｅｒ Ｋ． Ｍ． ｅｔ ａｌ．は、垂直に統合された２重接合フォトダイオード構造を使用するＣＭＯＳ画像センサを開示している。前記論文で開示された画像センサの読出し回路のいくつかの要素は局所的であり、すなわち画素レベルで配置されている。具体的には、その図７に示されるその構成については、画素は６つの活性トランジスタを包含し、これらに対してリセット信号線および読取り信号線が接続され、したがって読出し回路の局所的要素を構成する。前記論文において開示された画像センサを形成するフォトダイオードは感光要素とは見なされ得ず、画像センサを形成する構成は、電荷担体を輸送するための輸送層を備えない。
米国特許第５，３４９，１７４ Ａ号 米国特許第６，９７４，９７１ Ｂ２号 米国特許第８，１９３，６０１ Ｂ２号 米国特許第６，３００，６１２ Ｂ１号 米国特許第８，０５３，７８２ Ｂ２号 米国特許第８，８０３，１２８ Ｂ２号 米国特許出願第２０１４３５３４７１ Ａ１ 号 ＷＯ２０１３／０１７６０５ Ａ１号 米国特許出願第２０１４／０２９９７４１ Ａ１号
「Ａ ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ ｗｉｔｈ ａ ｄｏｕｂｌｅ ｊｕｎｃｔｉｏｎ ａｃｔｉｖｅ ｐｉｘｅｌ」、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、Ｖｏｌ． ５０、ｎｏ． １、３２〜４２頁、ｂｙ Ｆｉｎｄｌａｔｅｒ Ｋ． Ｍ． ａｔ ａｌ．
したがって、本発明の目的は、その画素を、簡単かつ効率的なやり方で制御ユニットと統合することができる一方、画素内の読出し電子回路による画素のフィル・ファクタの減少を回避する、改善された画像センサを提供することである。
本発明の目的は、その画素が、高い光伝導利得および／または向上した応答が可能な改善された光活性要素を備える画像センサを提供することでもある。
本発明さらなる目的は、高い信号対雑音比を達成するのにデバイスの極度の冷却を必要としない、改善された画素感度を有する画像センサを提供することでもある。
本発明のさらに別の目的は、柔軟かつ／または伸縮自在かつ／または透明な光電子デバイスにとって適切な画像センサを提供することでもある。
本発明の目的は、請求項１の非局所的読出し回路を有する画像センサおよび請求項２０の光電子デバイスで解決される。本発明の他の好ましい実施形態は従属クレームにおいて定義される。
本発明の範囲では、画像センサという用語は、ｍ×ｎの画素の光検知器配列を指し、ｍおよびｎは１から始まる任意の数であり得る。
本発明の一態様は、非局所的読出し回路を有する画像センサに関し、画像センサは、基板と、その基板の第１の領域に配置された複数の画素と、複数の画素に対して動作可能に接続され、前記画素に対して選択的にバイアスかけて、それらを読み取るように適合された制御ユニットとを備える。画像センサは、制御ユニットが、第１のバイアス電圧を供給するための第１のバイアス回路と、電圧基準に関して第１のバイアス電圧と実質的に対称である第２のバイアス電圧を供給するための第２のバイアス回路と、画素に衝突する光によって生成された光信号を読み取るための読出し回路とを備えることによって特徴付けられる。
第１のバイアス回路および第２のバイアス回路は、それぞれ、前記複数の画素のうち所与の時間に読み取られるべき１つまたは複数の画素に対して選択的にバイアスをかけるための第１の選択手段および第２の選択手段を備え、第１の選択手段および第２の選択手段は、基板の第１の領域の外に配置されている。
本発明によれば、画像センサは、複数の画素のそれぞれが、２次元材料の少なくとも１つの層を含む輸送層に関連付けられた感光層を備える光活性要素と、光活性要素の暗伝導度（ｄａｒｋ ｃｏｎｄｕｃｔａｎｃｅ）と実質的に一致する暗伝導度を有し、光活性要素に近接して配設された非光活性基準要素と、第１のバイアス回路に対して回路状に接続された第１の接点と、第２のバイアス回路に対して回路状に接続された第２の接点と、読出し回路に対して回路状に接続された出力接点とを備えることによってさらに特徴付けられる。
それに加えて、光活性要素は第１の接点と出力接点の間に回路状に接続されており、基準要素は出力接点と第２の接点の間に回路状に接続されている。
読出し回路は、基板の第１の領域の外に配置されているので非局所的読出し回路と呼ばれ、前述の複数の画素のすべてが、好ましくは読出し電子回路を組み込まれていない。
好ましい実施形態については、第１のバイアス回路および第２のバイアス回路は、それぞれ独自の独立した制御電子回路を有して第１のバイアス電圧および第２のバイアス電圧を供給する独立したバイアス回路である。
画像センサの画素において光活性要素と非光活性基準要素を組み合わせると、暗電流レベルが増大して画素感度が低下するという悪影響を受けることなく、増感された２次元材料ベースの光検知器の高い光伝導利得と応答の向上との十分な利益を得ることができる。
非光活性（または不感）基準要素は、光活性要素と基準要素との特定の相互接続を用い、実質的に対称のバイアス電圧を用いてバイアスをかけると、露光サイクル中のバイアス電圧のために画素の光活性要素において暗電流が生成されるのを実質的に抑制することを可能にする、画素の光活性要素で生成された光信号のバランスのとれた読出し方式を可能にする。
このように、もはや、暗電流レベルを低く保つために光活性要素の電気的性能（たとえば応答）に関して諦める必要はない。その結果、本発明の画像センサは、印加されるバイアス電圧とは関係なく、デバイスの冷却さえなしで、向上した画素感度および高い信号対雑音比を得ることを可能にする。
各画素に配置された非光活性（または不感）基準要素は、前記基準要素が関連付けられている画素の光活性要素の暗伝導度と実質的に一致する暗伝導度を有する。このようにして、基準要素は、露光サイクル中に前記画素の光活性要素の挙動をシミュレートする。
本発明によれば、画素の基準要素の暗伝導度と前記画素の光活性要素の暗伝導度とは、前者の暗伝導度が２５％、２０％、１５％、１５％、１０％、８％、５％、３％またはさらには１％超だけ後者の暗伝導度と異ならなければ、実質的に一致する。
いくつかの実施形態では、各画素の基準要素は、その暗伝導度がその関連する光活性要素の暗伝導度と精密に一致するように、個々に微調整される。
それに加えて、第１の接点と出力接点の間に光活性要素があって出力接点と第２の接点の間に基準要素がある構成のために、所与の画素の第１の接点と第２の接点とに対して、実質的に対称のバイアス電圧がかけられたとき、前記画素の出力接点における電圧差は、前記画素において入射光によって生成された光信号を直接包含している。
画素の基準要素の暗伝導度が前記画素の光活性要素の暗伝導度と正確に一致している事例では、第１のバイアス電圧に対して第２のバイアス電圧を正確な対称にすることにより、前記画素の光活性要素において露光サイクル中に生成される暗電流が最良に抑制されることになる。しかしながら、実際の状況では、画素の基準要素の暗伝導度と、関連する光活性要素の暗伝導度との間では、完全な一致よりも実質的な一致の方が、可能性が高い。したがって、画素において生成される暗電流を最小化するために、第１のバイアス電圧と第２のバイアス電圧を、わずかに異なる値に設定する一方、実質的に対称にしておくのが有利であり得る。言い換えれば、第１のバイアス電圧と第２のバイアス電圧の間の大きさのわずかな「離調」が、画素の基準要素の暗伝導度と光活性要素の暗伝導度の間の残留不整合を効率的に補償し得る。
画素の光活性要素から得られた光伝導利得は、そのような前増幅が必要なＡＰＳの画素とは反対に、有利には、入射光によって画素の内部で生成された光信号の前増幅の必要性を解消する。
加えて、第１および第２の選択手段は、画像センサの画素に選択的にバイアスをかけて、所与の時間に読み取られるべき１つまたは複数の画素だけを有効にすることを可能にする一方、他の画素を無効にしておく。このように、本発明の画像センサは、読出しプロセスのための画素内の選択要素を必要としない。
光活性要素および基準要素が、いかなる追加の画素内電子回路（増幅器または選択要素など）も必要とすることなく、第１および第２のバイアス接点と出力接点との間に直接接続され得るとすれば、画素の設計がはなはだ簡単になり、光の収集に利用可能な領域を最大化する。このようにして、なお非常に高いものであり得る画素のフィル・ファクタを損なうことなく、小型の画素を得ることができる。
画素のバランスのとれたバイアス方式と組み合わせた画素の光活性要素の高い光伝導利得が、読出し電子回路を、画素の内部から、複数の画素によって占められた基板の第１の領域の外へ移転することを可能にする。そこで、読出し電子回路は、有利には、前記基板の周辺部分へ、または別の基板上へさえ配置されることができ、したがって非局所的読出し回路を有する画像センサを得る。
本発明の状況では、非局所的読出し回路という用語は、画素内の読出し電子回路がある先行技術の画像センサとは対照的に、好ましくは画像センサの画素には読出し電子回路が組み込まれていないという事実を表す。
最後に、複数の画素によって占められた基板の領域において、不透明かつ／またはかさばった電子回路が必要とされないので、結果として生じる画像センサは、人間の目に対して柔軟かつ／または伸縮自在かつ／または透明（もしくは少なくとも部分的に透明）でなければならないデバイスに組み込むのに適切である。
本発明によれば、デバイスは、スペクトルの可視部分において入射光の少なくとも８０％が前記デバイスを通って透過されるのであれば、透明であると考えられる。同様に、デバイスは、スペクトルの可視部分において入射光の少なくとも３０％が前記デバイスを通って透過されるのであれば、部分的に透明であると考えられる。あるいは、デバイスは、スペクトルの可視部分において、前記デバイスを通って透過されるのが入射光の３％未満であれば、不透明であると考えられる。
また、本発明によれば、柔軟なデバイスは、好ましくは損傷を受けることまたは性能が低下することなく、変形され、ねじられ、曲げられ、丸められ、かつ／または折りたたまれる（したがってその形状または形態が変わる）ことが可能なデバイスを表す。
また、本発明によれば、伸縮自在デバイスは、好ましくは損傷を受けることまたは性能が低下することなく、変形され、歪まされ、伸ばされ、かつ／または広げられる（したがってその形状または形態が変わる）ことが可能なデバイスを表す。
本発明の状況では、２次元材料という用語は、好ましくは、それを構成する原子または分子の厚さと実質的に等しい厚さを有する２次元のシートとして整えられた複数の原子または分子を備える材料を表す。
いくつかの実施形態では、１つまたは複数の画素の光活性要素の輸送層は、２次元材料の少なくとも５、１０、２０、４０または５０の層さえ含む。
また、本発明の状況では、輸送層に関連付けられた感光層は、好ましくは、感光層における光の吸収が輸送層の内部の電荷担体密度の変化をもたらすという事実を表し、一実施形態については輸送層がグラフェンを備える。
これは、たとえば以下のプロセスによって可能になる。
光子の吸収によって感光層で生成された電子正孔対からの電子（または正孔）が輸送層へと移動され得る一方、前記電子正孔対の正孔（または電子）は、感光層に、または感光層と輸送層の間の界面、たとえばそれらの間に配設された誘電体層内に捕えられたままである。いくつかの実施形態では、感光層は、輸送層の上に、たとえば直接上などに配設される。あるいは、他のいくつかの実施形態では、感光層は、輸送層の下に、たとえば直接下などに配設され、その結果、光子は、必ず輸送層を横断してから感光層に達して、そこで吸収されることになる。
あるいは、感光層における光吸収は感光層の表面の近接に拘束電荷をもたらす。これが、電荷を、グラフェンおよび／または輸送層を形成する他の材料の中へ引っ張り、その導電率を変化させる。
この意味において、感光層と輸送層によって形成されたヘテロ接合が再結合を遅らせて、いくつかの電気担体が単一の吸収された光子を収集することを可能にし、このことが、輸送層に含まれる２次元材料の高い担体移動度と組み合わさって、非常に高い光伝導利得および応答を特色とする画素の光活性要素をもたらす。
加えて、画素の光活性要素のスペクトル感度は、感光層の材料を適切に選択することによって有利に調整され得る。このようにして、光活性要素の光検知のスペクトル範囲が、広い帯域幅にわたって拡大され得る。
いくつかの実施形態では、１つまたは複数の画素の光活性要素の感光層は、光吸収半導体、２Ｄ材料、ポリマー、染料、量子ドット（たとえばコロイド状の量子ドットなど）、強誘電材料、ペロブスカイトおよび／またはそれらの組合せを備える。
感光層は、たとえば前述の材料の混合物を包含しているナノコンポジット薄膜を備え得る。感光層は一層の構造でよく、あるいは、前述の材料の１つまたは複数が、好ましくはそれぞれが約５ｎｍと約４００ｎｍの間の厚さを有して互いに積み重ねられた様々な層を構成する多層の構造でもよい。
感光層が量子ドットを備える実施形態では、これらは、好ましくはＡｇ２Ｓ、Ｂｉ２Ｓ３、ＣｄＳ、ＣｄＳｅ、ＣｄＨｇＴｅ、Ｃｕ２Ｓ、ＣＩＳ（銅インジウム二硫化物）、ＣＩＧＳ（銅インジウム・ガリウム・セレン化物）、ＣＺＴＳ（銅亜鉛スズ硫化物）、Ｇｅ、ＨｇＴｅ、ＩｎＡｓ、ＩｎＳｂ、ＩＴＯ（インジウム・スズ酸化物）、ＰｂＳ、ＰｂＳｅ、Ｓｉ、ＳｎＯ２、ＺｎＯおよびＺｎＳといったタイプの１つまたは複数である。
同様に、いくつかの実施形態では、輸送層における１つまたは複数の画素の光活性要素に含まれる２次元材料の少なくとも１つの層は、グラフェン、ＭｏＳ２、ＭｏＳｅ２、ＷＳ２、ＷＳｅ２、黒リン、ＳｎＳ２、およびｈ−ＢＮ（六方晶窒化ホウ素）といった材料のうち１つまたは複数を備える。
本発明の状況では、２つの電圧が、前記電圧基準に対して反対符号を有し、一方の大きさと他方の大きさの差が２５％未満、２０％未満、１５％未満、１０％未満、８％未満、５％未満、３％未満またはわずか１％未満であるなら、２つの電圧は実質的に対称である（具体的には電圧基準に対して実質的に対称である）と見なされる。
また、本発明の状況では、画像センサの層（または要素、接点、もしくはデバイス）が、画像センサの基板に対して垂直な方向に沿って、別のものよりも前記基板から遠くにあれば、前者が後者の上にあると見なされる。
同様に、画像センサの層（または要素、接点、もしくはデバイス）が、前記垂直な方向に沿って、別のものよりも画像センサの基板から近くにあれば、前者が後者の下にあると見なされる。
また、本発明によれば、「の上に」（または「の下に」）という用語は、明示的に述べられたのでなければ、ある層（または要素、接点、もしくはデバイス）が、近接して、または直接、別のもの「の上に」（または「の下に」）あることを意味するように解釈されるべきではない。その意味において、別のもの「の上に」（または「の下に」）配設されている層は、それら２つの間にさらなる層が配置されている可能性を排除するものではない。
同様に、本発明の状況では、「回路状に接続される」という用語は、好ましくは、第１の実体（たとえば接点、要素または回路）が回路によって第２の実体に接続され得るという事実を表し、回路は、前記２つの実体の間に動作可能に配置された１つまたは複数の導体線（ｃｏｎｄｕｃｔｉｖｅ ｔｒａｃｅ）および／または１つまたは複数の回路部品を備え得る。したがって、「回路状に接続する」という用語は、明示的に述べられていなければ、第１の実体の第２の実体への直接のオーム接続を必要とする（つまり介在する回路部品がない）ように解釈されるべきではない。
いくつかの実施形態では、第１の選択手段および／または第２の選択手段は、有利には、複数のスイッチまたは１つのマルチプレクサを備える。
いくつかの実施形態では、所与の画素における第１の接点および出力接点は、前記画素の光活性要素の輸送層の上に配設されており、他の実施形態では、前記第１の接点および出力接点は、前記光活性要素の輸送層の下に配設されている。さらに他の例では、前記２つの接点のうち１つが画素の光活性要素の輸送層の上に配設されている一方、もう１つは光活性要素の輸送層の下に配設されている。
特定の場合には、複数の画素のうち１つまたは複数の画素の第１の接点、第２の接点および／または出力接点は、インジウム・スズ酸化物（ＩＴＯ）などの透明な導電性酸化物で製作されている。
いくつかの例では、制御ユニットは、基板の第２の領域上に配設されており、前記第２の領域は、複数の画素が配置されている前記第１の領域にオーバーラップしない。しかしながら、他の例では、制御ユニットは、画像センサに設けられた別の基板上に配設されている。
実施形態の第１のグループでは、複数の画素のうち少なくとも１つの画素の基準要素が輸送層を備え、前記輸送層は２次元材料の少なくとも１つの層を含む。好ましくは、前記基準要素は、基準要素の輸送層に関連付けられた感光層をさらに備える。
基準要素の構造が画素の光活性要素の構造によく似ているので、光活性要素の暗伝導度と正確に一致する暗伝導度を有する基準要素を単純なやり方で得ることができる。
これらの実施形態では、所与の画素における第２の接点および出力接点は、前記画素の基準要素の輸送層に対して、両方とも上に、両方とも下に、または１つが上でもう１つが下に、配設されてよい。
前記少なくとも１つの画素の基準要素が、輸送層と、それに関連付けられた感光層とを備えるいくつかの例では、前記基準要素が、前記基準要素の感光層および輸送層の上に配設された第１の光遮断層をさらに備える。
第１の光遮断層が前記基準要素の感光層および輸送層を有利に覆い、光が画像センサ上に衝突することによって基準要素において光信号が生成されることのないように保証する。そうでなければ、前記基準要素の伝導度が望ましくなく変更されることになり、したがって、画素の光活性要素において生成された光信号から暗電流成分を減じる前記基準要素の能力が低下するはずである。
より好ましくは、前記少なくとも１つの画素の基準要素は、前記基準要素の感光層および輸送層の下に配設された第２の光遮断層も備える。
画像センサが薄い、かつ／または透明な基板を備える場合、光が画像センサの基板を通って前記基準要素の感光層および輸送層に到着する可能性があるので、第２の光遮断層がこれを防ぐ。
本発明の状況では、光遮断層という用語は、好ましくは、前記層が、複数の画素の光活性要素の動作波長の範囲にわたって不透明であるという事実を表す。しかしながら、前記層は、同時に、人間の目に対して、透明または少なくとも部分的に透明であり得る。
あるいは、画像センサは、複数の画素の光活性要素の動作波長の範囲にわたって不透明な基板を備え得る。そのような機能は、前記少なくとも１つの画素の基準要素における第２の光遮断層の必要性を有利に解消する。
一実施形態では、第１の光遮断層および／または第２の光遮断層は不活性化層の形をとり、前記不活性化層は好ましくは酸化物を備える。
あるいは、そのような場合の他の実例では、前記少なくとも１つの画素の基準要素の感光層は、前記画素の光活性要素の動作波長の範囲において感光性でない。
これは、前記基準要素上に衝突する光がその感光層に吸収され得ず、光遮断層の必要性を解消するので、より簡単な基準要素の設計をもたらす。
本発明の状況では、画素の基準要素の感光層は、前記画素の光活性要素の動作波長の範囲内の任意の所与の波長における前記基準要素の感光層のスペクトル吸収率が、その動作波長の範囲にわたる光活性要素の最低のスペクトル吸収率の２５％よりも低ければ、前記画素の光活性要素の動作波長の範囲において感光性でないと見なされる。
この第１のグループのいくつかの実施形態では、前記少なくとも１つの画素の基準要素の輸送層は、光活性要素の輸送層よりも小さい領域を有する。このように、画素における基準要素の存在による領域（real estate）のオーバーヘッドが最小化される。基準要素の、同じ画素に包含されている光活性要素の暗伝導度と実質的に一致しなければならない暗伝導度を変更しないように、基準要素の輸送層は、光活性要素の輸送層と同じ形状（または幾何学的形状またはフォーム・ファクタ）を好ましくは有し得る。
あるいは、画素の基準要素の輸送層と光活性要素の輸送層が異なる形状を有する場合、基準要素の輸送層のドーピングが、光活性要素の輸送層のドーピングに対して、前者の暗伝導度が後者の暗伝導度と実質的に一致するように有利に変更され得る。
場合によっては、複数の画素のうち１つまたは複数の画素の基準要素の横寸法は、前記画素の光活性要素の動作波長の範囲にわたって回折限界未満である。このように、前記画素の基準要素は、画像センサ上に入射するいかなる光も遮断しない。
任意選択で、複数の画素のうち少なくとも１つの画素の基準要素が、前記画素の基板と光活性要素の間に配置される。そのような構成は、よりコンパクトなアーキテクチャを得るために構造の３次元を有利に利用する。それに加えて、光活性要素の下に基準要素を配置することにより、基準要素の輸送層および／または感光層による光吸収がさらに防止される。
しかしながら、他の実施形態では、画素の基準要素は、前記画素の光活性要素と同じレベルに配設される。
いくつかの例では、画像センサは、複数の画素の光活性要素に関連付けられた１つまたは複数の１次絶縁層をさらに備える。これらの例では、複数の画素の少なくとも１つの画素は、好ましくは、
− 前記少なくとも１つの画素の基板と光活性要素の間、１次絶縁層と基板の間に配設されたバックゲート接点であって、前記１次絶縁層が前記光活性要素と基板の間に配設されているバックゲート接点、および／または
− 前記少なくとも１つの画素の光活性要素の上に配設されたトップゲート接点を備える。
バックゲート接点および／またはトップゲート接点を設けることにより、画素の光活性要素は、感光層の伝導および感光性を精細に制御するようにゲート制御され得る。
好ましくは、トップゲート接点および／またはバックゲート接点は、画素の光活性要素の光吸収能力を邪魔しないように、透明な材料で製作されている。
画素がその光活性要素の上に配設されたトップゲート接点を備える場合には、画像センサは、好ましくは前記画素の前記トップゲート接点と光活性要素の間に配設された１つの（またはさらなる）１次絶縁層を備える。
前記第１のグループのいくつかの実施形態では、画像センサは、複数の画素の基準要素に関連付けられた１つまたは複数の２次絶縁層も備え得る。そのとき、そのような実施形態では、複数の画素のうち少なくとも１つの画素が、好ましくは、
− 前記少なくとも１つの画素の基板と基準要素の間、２次絶縁層と基板の間に配設されたバックゲート接点であって、前記２次絶縁層が前記基準要素と基板の間に配設されているバックゲート接点、および／または
− 前記少なくとも１つの画素の基準要素の上に配設されたトップゲート接点を備える。
バックゲート接点および／またはトップゲートの接点を設けることにより、画素の基準要素は、その伝導度を精細に制御するようにゲート制御され得る。
それに加えて、画素がその基準要素の上に配設されたトップゲート接点を備える場合には、画像センサは、好ましくは前記画素の前記トップゲート接点と基準要素の間に配設された１つの（またはさらなる）２次絶縁層を備える。
本発明によれば、光活性要素に関連付けられた１次絶縁層は、好ましくは、前記絶縁層が、前記光活性要素の輸送層と感光層の両方の上（たとえば直接上など）あるいは下（たとえば直接下など）に配設されるという事実を表す。
同様に、やはり本発明によれば、基準要素に関連付けられた２次絶縁層は、好ましくは、前記絶縁層が、前記基準要素の上（たとえば直接上など）あるいは下（たとえば直接下など）に配設されるという事実を表す。その意味において、基準要素が輸送層および感光層を備える場合、２次絶縁層は、前記基準要素の両方の層の上または下にあることになる。
好ましくは、前記１つまたは複数の１次絶縁層および／または２次絶縁層は、酸化物を備える。
場合によっては、画像センサは、複数の画素の上に配設されたカプセル化層をさらに備える。このようにして、画素の光活性要素および基準要素が有利に保護される。好ましくは、カプセル化層は、広いバンドギャップを有する誘電材料を備え、光活性要素の動作波長における光の吸収を最小化する。
本発明の画像センサのいくつかの実施形態では、複数の画素がクラスタへとグループ化され、各クラスタが１つまたは複数の画素を備え、各クラスタの１つまたは複数の画素の光活性要素の感光層が、スペクトルの異なる範囲に対して感光性である。
これは、Ｘ線光子および紫外線（ＵＶ）から、近赤外線（ＮＩＲ）、短波赤外線（ＳＷＩＲ）、中波赤外線（ＭＷＩＲ）および長波赤外線（ＬＷＩＲ）を含む赤外線（ＩＲ）、ならびにＴＨｚの周波数にさえ及ぶ、拡張された動作周波数範囲を有する画像センサを取得することを可能にする。たとえば、感光層に選ばれた材料の特性を調整することにより、多色の画素を有する画像センサを実現することも可能になる。
画像センサおよび本発明の光電子システムは分光測定にも適用され得、したがって分光計を構成する。
本発明の画像センサの好ましい実施形態では、複数の画素が、各行が同数の画素を備えている複数の行を備える２次元配列として配置される。前記実施形態では、第１の選択手段および第２の選択手段が、それぞれ、配列の行に対して選択的にバイアスをかけるための第１の行選択スイッチおよび第２の行選択スイッチを備える。
第１および第２の行選択スイッチは、配列の１つの行（または少数の行）のみを有効にする一方、他の行を無効にしておくことを可能にする。このようにして、動作中の画像センサの電力消費量が有利に低減される。
好ましくは、制御ユニットは、第１の行選択スイッチおよび第２の行選択スイッチに対して動作可能に接続され、一度に１つの行の第１の行選択スイッチおよび第２の行選択スイッチを活性化することにより、画素の行を順次に読み取るように構成される。
行に対して順次にバイアスをかけることにより、たとえば異なる行に配置された画素（たとえば２次元配列の列を形成する画素）が読出し回路に対してデイジーチェーン（ｄｅｉｓｙ−ｃｈａｉｎｅｄ）接続され得るので、配列の画素の読出し回路への接続が非常に簡素化される。そのような構成では、読出しプロセスの間は常に、選択されていない行の画素は、所与の画素を読出し回路に接続する電気的経路に負荷をかけずに無効にされたままである。
前記好ましい実施形態のいくつかの例では、読出し回路は、
− 各行にある画素と同数の入力端子および１つの出力端子を備えるマルチプレクサであって、マルチプレクサの各入力端子が各行の画素の出力接点に対して回路状に接続されているマルチプレクサと、
− マルチプレクサの出力端子に対して動作可能に直列接続された増幅器とを備える。
加えて、前記例では、読出し回路は、複数の画素のうち１つの画素で生成された光信号に比例した電圧を記憶するように構成された記憶要素を任意選択で備え、記憶要素は増幅器に対して動作可能に直列接続されている。
ほとんどの読出し電子回路が２次元配列のすべての画素によって共有されているとすれば、これらの例では、読出し回路による領域のオーバーヘッドが最小化される。
あるいは、前記好ましい実施形態の他のいくつかの例では、読出し回路は、
− 各行にある画素と同数の増幅器であって、それぞれが各行の画素の出力接点に対して回路状に接続された入力端子および１つの出力端子を有する増幅器と、好ましくは、
− 各増幅器の出力端子に対して直列接続された記憶要素であって、それぞれが複数の画素のうち１つの画素で生成された光信号に比例した電圧を記憶するように構成されている記憶要素とを備える。
そのような場合は、配列の各列を形成する画素用の異なる増幅器を収容するためのさらなる領域の要件が、画素設計の複雑さを増すことのない、より速い画素読出しおよびノイズに対するより優れた頑健性と釣り合うので、優れた設計トレードオフを構成する。
前記好ましい実施形態のいくつかのさらなる例では、読出し回路は
− ２次元配列の列の第１のグループの各列について、前記列の画素の出力接点に対して回路状に接続された単一の増幅器と、
− ２次元配列の列の第２のグループの列について、前記第２のグループの列の画素の出力接点に対して回路状に接続された増幅器とを備える。
このオプションは、画像センサの異なる領域において生成された光信号の処理を有利に調整するための、より大きい融通性をもたらす。
前記好ましい実施形態のさらに他のいくつかの例では、複数の画素のうち少なくとも１つの画素が、画素の内部に組み込まれた増幅器を備える。好ましくは、前記少なくとも１つの画素は、前記増幅器の出力端子に対して直列接続された記憶要素も備える。
画素内増幅は、画素をノイズに対してより頑健にして、より速い画素読出しを可能にし、画像センサの画素配列のスケーラビリティを改善し、このことは、高帯域および高いスループットが必要な画像センサの用途向けに好まれ得る。
制御ユニットは、好ましくは、１つまたは複数の出力ノードを備えて読出し回路に対して動作可能に接続された相互接続回路（たとえば、それだけではないがマルチプレクサなど）を含む。相互接続回路は、読出し回路を通じて、配列の画素のうち任意のもの出力接点を、１つまたは複数の出力ノードのうち少なくとも１つに対して回路状に接続することを可能にする。
いくつかの実施形態では、制御ユニットは、相互接続回路の１つまたは複数の出力ノードのうち少なくとも１つの出力ノードに対して動作可能に接続された増幅後の段を備える。
任意選択で、制御ユニットは、前記相互接続回路の少なくとも１つの出力ノードと増幅後の段の間に動作可能に接続された相関２重抽出段をさらに備える。相関２重抽出段は、画素から読み取られた光信号から検知された値のあらゆる望ましくないオフセットを有利に除去し、読み取られたノイズ成分を低減する。
やはり任意選択で、制御ユニットは、増幅後の段の後に動作可能に接続されたアナログ・デジタル変換器をさらに備える。このように、画像センサの出力が、たとえばフィールドプログラマブル・ゲート・アレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、マイクロプロセッサまたはマイクロコントローラなどのデジタル回路と直接インターフェースされ得る。
本発明の画像センサの特定の実施形態では、基板は、柔軟かつ／または伸縮自在であって好ましくは透明な材料のものである。基板は、他の可能な材料の中で特にポリエチレン・テレフタレート（ＰＥＴ）またはポリエチレン・ナフタレート（ＰＥＮ）で製作されてよい。
このように、基板の機械的性質および／または光学的性質が、画素の光活性要素または基準要素の感光層および／または輸送層に使用されている材料のものと具合よく一致し、真に柔軟かつ／または伸縮自在かつ／または透明な画像センサを得ることを可能にする。
前記実施形態では、任意選択で、画像センサが、第１のバイアス回路、第２のバイアス回路および読出し回路を、それぞれ複数の画素のうちの画素の第１の接点、第２の接点および出力接点と接続する導体線をさらに備える。加えて、前記導体線は、柔軟かつ／または伸縮自在かつ／または透明な導体材料で製作されている。
前記導体線は、基板の前記第１の領域を横切り、前記第１の領域の外の基板の周辺部分に配置された制御ユニットとの間に通って、画素の第１および第２の接点を、読出し回路を用いて、それぞれ画素の第１および第２のバイアス回路および出力接点と接続する。
いくつかの例では、前記導体線のうち少なくともいくつかは、インジウム・スズ酸化物（ＩＴＯ）などの透明な導電酸化物で製作されているが、他の例では、それらは、柔軟かつ／または伸縮自在かつ／または透明な特性を有する限り、他の金属の（一般に導電性の）材料で製作され得る。
さらに、前記導体線が、柔軟かつ／または伸縮自在であって透明でない材料で製作されているとき、前記導体線は、前記画素の光活性要素の動作波長の範囲の回折限界よりも狭い幅を有するように十分に細くされ得る。
本発明の別の態様は、本発明による画像センサを備える光電子デバイスに関するものである。
いくつかの実施形態では、光電子デバイスは、たとえば、それだけではないが、腕時計、身体に付けるのに適したデバイス、１枚の衣類（たとえば織物）、腕輪、眼鏡またはゴーグルなどの着用可能なデバイスである。本発明による柔軟かつ／または伸縮自在な画像センサは、有利には、着用可能なデバイスに付けるか、または組み込まれ得る。
いくつかの代替実施形態または相補的実施形態では、光電子デバイスは、防風ガラス、窓、または携帯機器（たとえばスマートフォンまたはタブレット）のスクリーンなどの透明なパネルを備え、それに画像センサが配設されている。好ましくは、前記透明なパネルは、ガラス、プラスチック、あるいは柔軟かつ／または伸縮自在な材料で製作されている。
本発明による画像センサを用いて取得され得る透明性の特性および柔軟性の特性は、一般に、これらの画像センサを、とりわけ消費者用のガジェット、携帯機器および／または可動性の用途にうまく適合させる。しかしながら、これらの画像センサは、とりわけ医療機器または自動車用途向けのデバイスにも有利に組み込まれ得る。
複数の画素であって、前記画素に対して選択的にバイアスをかけてそれらを読み取るように適合された制御ユニットに対して動作可能に接続された複数の画素を備え、前述のものなどの非局所的読出し回路を有する画像センサを製造する方法は、
ａ）基板の第１の領域上に、２次元材料の少なくとも１つの層を含む輸送層と、輸送層に関連付けられた感光層とを設けるステップと、
ｂ）制御ユニットの中に、第１のバイアス電圧を供給する第１のバイアス回路と、第１のバイアス電圧に対して実質的に対称な第２のバイアス電圧を供給する第２のバイアス回路と、画素上に衝突する光によって生成された光信号を読み取るように適合された読出し回路とを設けるステップと、
ｃ）基板の第１の領域の外の第１のバイアス回路および第２のバイアス回路の中にそれぞれ設けられた第１の選択手段および第２の選択手段を配置するステップであって、第１の選択手段および第２の選択手段が、前記複数の画素のうち所与の時間に読み取られるべき１つまたは複数の画素に対して選択的にバイアスをかけるように適合されているステップとを備え、
この方法は、複数の画素の各画素について、
ｄ）基板の第１の領域上に配置された感光層および輸送層の選択された位置における光活性要素を定義して、この光活性要素を、前記画素に設けられた第１の接点と出力接点の間に回路状に接続するステップと、
ｅ）前記画素の光活性要素に対して、光活性要素の暗伝導度と実質的に一致する暗伝導度を有する非光活性基準要素を近接に配置し、この基準要素を、前記画素に設けられた前記出力接点と第２の接点の間に回路状に接続するステップと、
ｆ）前記画素の第１の接点、第２の接点、および出力接点を、それぞれ制御ユニットの第１のバイアス回路、第２のバイアス回路、および読出し回路に対して回路状に接続するステップとをさらに備える。
以下で、本発明の好ましい実施形態のいくつかが、同封の図を参照しながら説明されることになる。しかしながら、それらは本発明の範囲を限定するのではなく、説明のためにのみ提供されるものである。
本発明による例示的画像センサの概略ブロック図である。 画素の第１の接点、第２の接点、および出力接点が、画素の光活性要素の輸送層および基準要素の輸送層の下に配設されている、図１の画像センサ用の画素の底面図である。 画素の第１の接点、第２の接点、および出力接点が、画素の光活性要素の輸送層および基準要素の輸送層の下に配設されている、図１の画像センサ用の画素の断面図である。 画素の第１の接点、第２の接点、および出力接点が、画素の光活性要素の輸送層および基準要素の輸送層の上に配設されている、図１の画像センサ用の代替画素レイアウトを示す底面図である。 画素の第１の接点、第２の接点、および出力接点が、画素の光活性要素の輸送層および基準要素の輸送層の上に配設されている、図１の画像センサ用の代替画素レイアウトを示す断面図である。 画素の基準要素の輸送層が、前記画素の光活性要素の輸送層よりも小さい領域を有している、本発明による画像センサ用の画素の断面図である。 画素の基準要素が前記画素の光活性要素の下に配置されている、本発明による画像センサに適切な画素の断面図である。 画素が、光活性要素の下にバックゲート接点を備える、本発明による画像センサ用の画素の底面図である。 画素が、光活性要素の下にバックゲート接点を備える、本発明による画像センサ用の画素の断面図である。 画素が、光活性要素および基準要素の各々の下にバックゲート接点を備える、本発明による画像センサ用の別の画素の底面図である。 画素が、光活性要素および基準要素の各々の下にバックゲート接点を備える、本発明による画像センサ用の別の画素の断面図である。 読出し回路が、マルチプレクサと、それに続く増幅器と、増幅器に対してカスケード接続された記憶要素とを備える、本発明による画像センサの一実施形態の概略ブロック図である。 読出し回路が、画素配列の各行にある画素と同数の増幅器と、各増幅器の出力ノードに対して直列に接続された記憶要素とを備える、本発明による画像センサの別の実施形態の概略ブロック図である。 異なる導体線の交差が図示されている、図１の領域Ａにおける詳細な断面図である。 図１の画像センサの画素の製作プロセスの様々なステップを表す図である。 図１の画像センサの画素の製作プロセスの様々なステップを表す図である。 図１の画像センサの画素の製作プロセスの様々なステップを表す図である。 図１の画像センサの画素の製作プロセスの様々なステップを表す図である。 図１の画像センサの画素の製作プロセスの様々なステップを表す図である。 図１の画像センサの画素の製作プロセスの様々なステップを表す図である。 図１の画像センサの画素の製作プロセスの様々なステップを表す図である。 その画素がクラスタにグループ化されている例示的画像センサであって、各クラスタがスペクトルの異なる範囲に対して感光性である画像センサの概略図である。 本発明の一実施形態による光電子デバイスのブロック図である。 画像センサの頂部に集光構造体が配置されている本発明の画像センサの一実施形態の側面図である。 画像センサの頂部に集光構造体が配置されている本発明の画像センサの一実施形態の平面図である。 各画素の頂部にマイクロレンズが配置されている本発明の画像センサの一実施形態の側面図である。 各画素の頂部にマイクロレンズが配置されている本発明の画像センサの一実施形態の平面図である。 画像センサが、（１つの画素当たり）異なるサイズを有する量子ドット（ＱＤ）を備えている光スペクトルの異なる範囲に対して感光性の感光層を有する画素を包含することにより、多スペクトル感応性の応答が可能な一実施形態のための本発明の画像センサの３つの異なる画素の正規化されたスペクトル応答を示す、短波赤外線（ＳＷＩＲ）、近赤外線（ＮＩＲ）および可視光線（ＶＩＳ）に関するグラフである。 光が、ピクセル化された検知器に衝突する前に回折光学システムを通される、本発明の画像センサによって構築されたピクセル化された検知器から得られたデータを表すいくつかのグラフである。各グラフは、組み合わされたシステム（本発明によるピクセル化された検知器に結合された回折光学素子）が特定の波長（各グラフの最大値が生じる波長に相当する）の光で照光されたとき得られたデータに相当する。 柔軟かつ透明な基板の上に配置された本発明の画像センサによる４画素光検知器の線形配列から抽出されたデータを表すいくつかのグラフである。
図１には、本発明による非局所的読出し回路を有する画像センサの一実施形態の概略ブロック図が示されている。画像センサ１００は、基板１０２の第１の領域１０２ａ上にＭ行とＮ列の２次元配列として配置された複数の画素１０１を備える。具体的には、図１は、基板１０２を通して見られたときの画像センサ１００の底面図に相当するものである。
画像センサ１００には、複数の画素１０１に対して動作可能に接続され、前記画素に対して選択的にバイアスをかけてそれらを読み取るように適合された制御ユニットがさらに備わっている。制御ユニットは、第１のバイアス電圧ＶＤＤを供給するための第１のバイアス回路１０３ａと、第１のバイアス電圧ＶＤＤに対して実質的に対称な第２のバイアス電圧ＶＳＳを供給するための第２のバイアス回路１０３ｂと、画素１０１上に衝突する光によって生成された光信号を読み取るための読出し回路１０４とを備える。制御ユニットは、読出し回路１０４に対して動作可能に接続された複数の出力ノード１１１も含む。
第１のバイアス回路１０３ａおよび第２のバイアス回路１０３ｂは、それぞれ、前記複数の画素のうち所与の時間に読み取られるべき１つまたは複数の画素１０１に対して選択的にバイアスをかけるための第１の選択手段１０５ａおよび第２の選択手段１０５ｂを備える。第１の選択手段１０５ａおよび第２の選択手段１０５ｂは基板１０２の第１の領域１０２ａの外に配置されており、図１の例に示されるように、（ゲート制御されたトランジスタとして実施された）複数のスイッチを備える。
複数の画素のうちの各画素１０１は、光活性要素１０６と、光活性要素１０６に近接して配設された非光活性基準要素１０７とを備える。それに加えて、各画素１０１は、第１のバイアス回路１０３ａに対して回路状に接続された第１の接点１０８ａと、第２のバイアス回路１０３ｂに対して回路状に接続された第２の接点１０８ｂと、読出し回路１０４に対して回路状に接続された出力接点１０９とをさらに備える。
光活性要素１０６は第１の接点１０８ａと出力接点１０９の間に回路状に接続されており、一方、基準要素１０７は出力接点１０９と第２の接点１０８ｂの間に回路状に接続されている。基準要素１０７は、光活性要素１０６の暗伝導度と実質的に一致する暗伝導度を有し、露光サイクル中に光活性要素１０６で生成された暗電流を実質的に抑制することを可能にする。
図２ｂの断面図においてより詳細に見られ得るように、光活性要素１０６は、２次元材料の少なくとも１つの層を含む輸送層２０２に関連付けられた感光層２０１を備える。同様に、基準要素１０７も、２次元材料の少なくとも１つの層を含む輸送層２０４に関連付けられた感光層２０３を備える。
この例では、光活性要素１０６の感光層２０１および基準要素１０７の感光層２０３は、それぞれ輸送層２０２および２０４の上に（具体的には直接上に）配設されている。しかしながら、他の例では、光活性要素の感光層または基準要素の感光層は、その対応する輸送層の下に配設されている。
画像センサ１００は、第１のバイアス回路１０３ａを画素の第１の接点１０８ａに接続する第１の導体線１１０ａと、第２のバイアス回路１０３ｂを画素の第２の接点１０８ｂに接続する第２の導体線１１０ｂとをさらに備える。図１の例では、前記第１の導体線１１０ａおよび第２の導体線１１０ｂは、第１の領域１０２ａの外で基板１０２の左端の部分および右端の部分に配置された第１および第２のバイアス回路１０３ａ、１０３ｂから、基板の第１の領域１０２ａを横切って水平に延在する。
さらに、画像センサ１００は、（図１において垂直方向に沿って延在する）第３の導体線１１０ｃも備え、これが、デイジーチェーン構成の画素の出力接点１０９を、前記第１の領域１０２ａの外で基板１０２の最上部に配置された読出し回路１０４に接続する。
基板１０２は、たとえばＰＥＴまたはＰＥＮなどの柔軟かつ透明な材料で製作されている。加えて、画素１０１の第１の接点１０８ａ、第２の接点１０８ｂ、出力接点１０９、および前記導体線１１０ａ、１１０ｂ、１１０ｃは、たとえばＩＴＯなどの透明な導電酸化物で製作されている。
画像センサ１００において、第１のバイアス回路１０３ａ、第２のバイアス回路１０３ｂ、および読出し回路１０４（これら３つは画像センサ１００の制御ユニットに含まれる）が、同じ基板１０２の周囲に配置された第２の領域１０２ｂの上に配置されており、したがって、複数の画素１０１が配置されている第１の領域１０２ａとはオーバーラップしない。しかしながら、他の例では、制御ユニットは、画像センサに設けられた別の基板上に配置されることもある。
次に図２ａおよび図２ｂを参照すると、光活性要素１０６が同じレベルで基準要素１０７の隣りに配置されている、画像センサ１００の画素１０１のレイアウトが示されている。この例では、光活性要素１０６の輸送層２０２と基準要素１０７の輸送層２０４は共面である。（光活性要素１０６の両端にある）第１の接点１０８ａと出力接点１０９が輸送層２０２の下に配設されており、（基準要素１０７の両端にある）第２の接点１０８ｂと出力接点１０９が輸送層２０４の下に配設されている。
基準要素１０７は、感光層２０３および輸送層２０４の上に配設された第１の光遮断層２０５と、前記感光層２０３および前記輸送層２０４の下に配設された第２の光遮断層２０６とをさらに備える。具体的には、第１の光遮断層２０５が感光層２０３の上に直接配設されており、第２の光遮断層２０６が絶縁層２０７によって輸送層２０４から分離されている。第１の光遮断層２０５および第２の光遮断層２０６は、酸化物を備える不活性化層である。
図３ａおよび図３ｂは、図１の画像センサ１００において使用され得る画素レイアウトの代替例を表す。簡潔さのために、図２ａおよび図２ｂの画素構造と共通の要素は、同じ参照数字を用いてラベルを付けられている。光活性要素１０６は第１の接点３０８ａと出力接点３０９の間に回路状に接続されており、一方、基準要素１０７は出力接点３０９と第２の接点３０８ｂの間に回路状に接続されている。図２ａおよび図２ｂに示された事例とは反対に、ここでは、第１の接点３０８ａおよび出力接点３０９は輸送層２０２の上に、より具体的には前記輸送層２０２と感光層２０１の間に配設されている。同様に、第２の接点３０８ｂおよび出力接点３０９は、前記輸送層２０４と感光層２０３の間で輸送層２０４の上に配設されている。
輸送層２０２、２０４は絶縁層３０７によって基板１０２から間隔をあけられており、絶縁層３０７は、前記輸送層２０２と２０４の間の領域に出力接点３０９を堆積するための機械的支持をもたらす。
戻って図１を参照すると、第１の導体線１１０ａおよび第２の導体線１１０ｂが、多くの箇所で第３の導体線１１０ｃと交差していることが観察され得る。異なる導体線間の電気接触を回避するために、第３の導体線１１０ｃは、第１の導体線１１０ａおよび第２の導体線１１０ｂの上を通るように上げられる。介在する絶縁層が、導体線間の電気接触をさらに防止する。この理由で、第３の導体線１１０ｃは、画素の出力接点１０９に対してオーム接続するように、介在する絶縁層を通る垂直部分（バイアなど）を有利に備える。
そのような交差のうちの１つ、具体的には図１の画像センサの領域Ａにおいて生じるものが図９の断面図に示され、第３の導体線１１０ｃが第２の導体線１１０ｂの上に交差しており、２つの導体線が、介在する絶縁層９００によって間隔をあけられている。第３の導体線１１０ｃは垂直部分９０１を備え、垂直部分９０１は、介在する絶縁層９００を通り抜けて、画素の出力接点１０９が配置されているレベルに達する。
あるいは、画像センサの画素は、有利には、輸送層２０２、２０４の下に配設された第１の接点１０８ａおよび第２の接点１０８ｂと、輸送層２０２、２０４の上に配設された出力接点１０９とを有し得る。この場合、第１の導体線１１０ａおよび第２の導体線１１０ｂが常に第３の導体線１１０ｃの下になるので、導体線間の電気接触が回避される。それに加えて、第３の導体線１１０ｃは、画素の出力接点１０９とオーム接続するための垂直部分をもはや必要としないであろう。しかしながら、この場合でさえ、第１および第２の導体線を第３の導体線からさらに分離するために、介在する絶縁層を有するのが好ましい。
次に図４を参照すると、本発明による画像センサに適切な画素の別の例が断面図に示されている。具体的には、基板４００上に画素４０１が配置されており、共面の構成で隣同士に配設された光活性要素４０２と基準要素４０３とを備える。光活性要素４０２は第１の接点４１０ａと出力接点４０９の間に回路状に接続されており、基準要素４０３は出力接点４０９と第２の接点４１０ｂの間に回路状に接続されている。それに加えて、絶縁層４１３が、光活性要素４０２および基準要素４０３の下で基板４００の上に設けられている。
光活性要素４０２は輸送層４０６に関連付けられた感光層４０５を備え、輸送層４０６は感光層４０５の下に配設されており、少なくとも１つの２次元材料の層を含む。同様に、基準要素４０３も別の輸送層４０８に関連付けられた感光層４０７を備え、輸送層４０８は感光層４０７の下に配設されており、少なくとも１つの２次元材料の層を含む。第１の接点４１０ａ、第２の接点４１０ｂ、および出力接点４０９は、感光層４０５、４０７と輸送層４０６、４０８の間に挟まれている。
この例では、基準要素の輸送層４０８は光活性要素の輸送層４０６よりも小さい面積を有し、画素４０１における基準要素４０３の存在による領域のオーバーヘッドを有利に低減する。輸送層４０８は、サイズがより小さいにもかかわらず、基準要素４０３の暗伝導度が光活性要素４０２の暗伝導度と実質的に一致することを保証するために輸送層４０６と同一の形状を有する。
最後に、以前の例のように、基準要素４０３も、基準要素４０３における入射光の吸収が防止されるように、感光層４０７の上に配設された第１の光遮断層４１１と、輸送層４０８の下に配設された第２の光遮断層４１２とを備える。
本発明による画像センサに適切な画素のさらなる例が図５に描かれており、画素５０１が、基板５００上に配設され、光活性要素５０２の下に配置された基準要素５０３を備え、低減されたフットプリントを有する非常にコンパクトなアーキテクチャをもたらしている。
光活性要素５０２は、輸送層５０５の上に配設された感光層５０４を備える。光活性要素５０２の下に、基準要素５０３は、別の輸送層５０７の上に配設された感光層５０６も備える。光活性要素５０２に関連付けられた１次絶縁層５１２が光活性要素５０２と基準要素５０３の間に配置されており、２つの要素の間を絶縁する。
基準要素５０３は、その感光層５０６の上に配設された第１の光遮断層５１１と、輸送層５０７の下に配設され、２次絶縁層５１３によって前記輸送層５０７から分離されている第２の光遮断層５１０とを備える。
光活性要素５０２と基準要素５０３を接触させる方法は、以前の例に関して説明されたものとはいくぶん異なる。第１の接点５０８ａと第２の接点５０８ｂが、画素の同じ側（すなわち図５の右側）の異なるレベルに設けられ、それぞれ光活性要素５０２および基準要素５０３の第１の端に対して回路状に接続されている。
画素５０１の反対側（図の左側）において、共通の出力接点５０９が、光活性要素５０２および基準要素５０３の第２の端に対して回路状に接続されている。出力接点５０９は、光活性要素の輸送層５０５から基準要素の輸送層５０７まで延在する垂直部分を備える。
以前の例の光活性要素の形状寸法は輸送層のパターニングによって画定されることができ、このことは、光収集領域を最大化するかまたは様々な性能パラメータ（たとえば、それだけではないが、ノイズ、応答性、および抵抗など）を最適化するための特定の縦横比の調整を可能にする。
図６ａ〜図６ｂおよび図７ａ〜図７ｂは、図３ａ〜図３ｂの状況で既に論じられた、画素がバックゲート接点をさらに備える例に基づく２つの画素構成を表す。
図６ａ〜図６ｂの例では、画素６０１は、光活性要素１０６の下に配設されたバックゲート接点６００を絶縁層３０７と基板１０２の間に備える。この場合、絶縁層３０７は光活性要素１０６に関連付けられた１次絶縁層であり、バックゲート接点６００とともに、前記光活性要素１０６の伝導および感光性を精細に制御することを可能にする。
図６ａに示されるように、画素６０１は、実質的に対称な第１のバイアス電圧ＶＤＤおよび第２のバイアス電圧ＶＳＳを供給する第１のバイアス回路および第２のバイアス回路に対して、それぞれ回路状に接続されるように適合された第１の接点３０８ａおよび第２の接点３０８ｂと、画素において生成された光信号ＶＯＵＴを配信するために、読出し回路に対して回路状に接続されるように適合された出力接点３０９と、光活性要素１０６に対してゲート電圧ＶＧＡＴＥを供給するためのバックゲート接点６００とを有する４端子デバイスである。
図７ａ〜図７ｂは、バックゲート接点を備える画素の別の例を示す。画素７０１は、画素６０１のものに似たレイアウトを有するが、光活性要素１０６の下に（絶縁層３０７と基板１０２の間に）配設されたバックゲート接点７００ばかりでなく、基準要素１０７の下に配設された追加のバックゲート接点７０２も備えるという点で異なる。前記追加のバックゲート接点７０２は、絶縁層３０７と第２の光遮断層２０６の間に配置されている。
そこで、絶縁層３０７は、同時に、光活性要素１０６に関連付けられた１次絶縁層ばかりでなく、基準要素１０７に関連付けられた２次絶縁層でもある。この特定の例では、１次絶縁層と２次絶縁層は同一の絶縁層として具現されているが、他の例では、画像センサのレイアウト構造において同一のレベルまたは異なるレベルに配置された別々の層であり得る。
結果として生じる画素７０１は、５端子デバイスとして作動されることができ、その第１の接点３０８ａおよび第２の接点３０８ｂは、それぞれ第１のバイアス電圧ＶＤＤおよび第２のバイアス電圧ＶＳＳを供給する第１および第２のバイアス回路に対して回路状に接続されるように適合されており、その出力接点３０９は、画素７０１において生成された光信号ＶＯＵＴを配信するために、読出し回路に対して回路状に接続されるように適合されている。さらに、バックゲート接点７００は、光活性要素１０６に対して、たとえばその感光性を微調整するためにゲート電圧ＶＧＡＴＥ１を供給するように構成されており、バックゲート接点７０２は、基準要素１０７に対して、その伝導度を調節するためにゲート電圧ＶＧＡＴＥ２を供給するように適合されている。
これらの例では、画素６０１、７０１はバックゲート接点しか備えていないが、他の例では、それに加えて、またはその代わりに、トップゲート接点を備え得る。
次に図８ａを参照すると、本発明の画像センサのブロック図が底面図で示されている。画像センサ８００は、複数の行を備える２次元配列として配置された複数の画素８０１を備え、各行が、複数の列を定義して整列された同数の画素を備える。複数の画素８０１は、基板の第１の領域８０２（図には描かれていない）上に配置される。
画像センサ８００は、複数の画素８０１に対して動作可能に接続された制御ユニットを備え、この制御ユニットは、第１のバイアス電圧ＶＤＤを供給するための第１のバイアス回路８０３ａと、第２のバイアス電圧ＶＳＳを供給するための第２のバイアス回路８０３ｂと、読出し回路８０４とを含む。特に、第２のバイアス電圧ＶＳＳは、第１のバイアス電圧ＶＤＤに対して実質的に対称である。
第１のバイアス回路８０３ａおよび第２のバイアス回路８０３ｂは、配列の行に対して選択的にバイアスをかけるために、それぞれ第１の行選択スイッチ８０５ａおよび第２の行選択スイッチ８０５ｂを備える。
第１の行選択スイッチ８０５ａおよび第２の行選択スイッチ８０５ｂは、他の行を無効にしておく一方、一度に配列の１つの行のみを順次に有効にすることを可能にし、これは、図８ａに観察され得るように、配列の各列の画素８０１を、読出し回路８０４に対してデイジーチェーン接続することを可能にする。これは、読出し回路８０４に対する画素８０１の相互接続を大幅に簡素化するとともに、動作中の画像センサ８００の電力消費を低減する。
各画素８０１が、第１の接点８１１ａと出力接点８１２の間に回路状に接続された光活性要素８０９と、出力接点８１２と第２の接点８１１ｂの間に回路状に接続された基準要素８１０とを備える。画素８０１の構造は、図１の画像センサ１００の状況で既に上記で詳細に説明されている画素１０１のものと同じである。
画像センサ８００は、第１のバイアス回路８０３ａを画素の第１の接点８１１ａに接続する第１の導体線８１５ａと、第２のバイアス回路８０３ｂを画素の第２の接点８１１ｂに接続する第２の導体線８１５ｂとをさらに備える。
読出し回路８０４はマルチプレクサ８０６（複数のスイッチとして表されている）を含み、マルチプレクサ８０６は、各行にある画素８０１と同数の入力端子８１３と、１つの出力端子８１４とを備える。各入力端子８１３は、画像センサ８００に設けられた第３の導体線８１５ｃによって、各行の画素（具体的には列を形成する画素）の出力接点８１２に対して回路状に接続されている。
読出し回路は、マルチプレクサの出力端子８１４に対して動作可能に直列接続された増幅器８０７と、増幅器８０７に対して動作可能に直列接続された記憶要素８０８であって、複数の画素のうち１つの画素８０１で生成された光信号に比例した電圧を記憶するように構成されている記憶要素８０８とをさらに備える。
制御ユニットは、読出しに際して、一度にたった１つの第１の行選択スイッチ８０５ａと、たった１つの第２の行選択スイッチ８０５ｂとを活性化し、平衡電圧を用いて、配列の画素８０１の１つの行だけにバイアスをかけ、その間、他の行の画素は無効状態に保たれる。
このようにして、選択された行の画素８０１だけが、マルチプレクサ８０６の入力端子８１３に負荷をかける。これにより、選択された行の画素８０１が、前記画素と同一の列に配置された他の画素の出力接点８１２と、前記出力接点８１２を接続する第３の導体線８１５ｃとによって、マルチプレクサ８０４の対応する入力端子８１３に接続され得る。次いで、選択された行の各画素８０１において生成された光信号は、他の行の画素によって妨害されることなく読出し回路８０４に達することができる。
図８ｂが示す画像センサの別の例は、トポロジにおいて、図８ａの状況で先ほど説明された画像センサに類似しているが、代替の読出し回路設計を用いている。画像センサ８５０は、基板の第１の領域８５２上に配置された複数の画素８５１であって、各画素の第１の接点８６１ａおよび第２の接点８６１ｂに対してそれぞれ回路状に接続された第１のバイアス回路８５３ａおよび第２のバイアス回路８５３ｂを含む制御ユニットに対して動作可能に接続された複数の画素８５１と、各画素の出力接点８６２に対して回路状に接続された読出し回路８５４とを備える。画素の構造と、画像センサ８５０の第１および第２のバイアス回路の構造とは、上記で既に説明された画像センサ８００に備わっている構造に類似している。
読出し回路８５４は各行にある画素８５１と同数の増幅器８５７を備え、すなわち、読出し回路８５４は各列に対して増幅器８５７を備える。各増幅器８５７は、各行の画素８５１の出力接点に対して回路状に接続された入力端子８６３と、出力端子８６４とを有する。加えて、読出し回路８５４は各増幅器の出力端子８６４に対して直列接続された記憶要素８５８も備え、記憶要素８５８は、画素で生成された光信号に比例した電圧を記憶するように構成されている。
さらに、画像センサ８５０の制御ユニットは、読出し回路８５４に対して動作可能に接続された相互接続回路８６６（図８ｂの例におけるマルチプレクサ）を含み、相互接続回路８６６は出力ノード８６７を備える。相互接続回路８６６は、配列の画素のうち任意のものの出力接点８６２が読出し回路８５４を通じて出力ノード８６７に対して回路状に接続することを可能にする。
図１、図２ａおよび図２ｂの状況において上記で説明された非局所的読出し回路を有する画像センサ１００は、
ａ）基板１０２の第１の領域１０２ａ上に、２次元材料の少なくとも１つの層を含む輸送層２０２と、輸送層２０２に関連付けられた感光層２０１とを設けるステップと、
ｂ）制御ユニットの中に、第１のバイアス電圧ＶＤＤを供給する第１のバイアス回路１０３ａと、第１のバイアス電圧に対して実質的に対称な第２のバイアス電圧ＶＳＳを供給する第２のバイアス回路１０３ｂと、画素１０１上に衝突する光によって生成された光信号を読み取るように適合された読出し回路１０４とを設けるステップと、
ｃ）基板の第１の領域１０２ａの外の第１のバイアス回路１０３ａおよび第２のバイアス回路１０３ｂの中にそれぞれ設けられた第１の選択手段１０５ａおよび第２の選択手段１０５ｂを配置するステップであって、第１の選択手段１０５ａおよび第２の選択手段１０５ｂが、前記複数の画素１０１のうち所与の時間に読み取られるべき１つまたは複数の画素に対して選択的にバイアスをかけるように適合されているステップとを備える方法によって製造されることができ、
この方法は、複数の画素の各画素１０１について、
ｄ）基板の第１の領域１０２ａ上に配置された感光層２０１および輸送層２０２の選択された位置における光活性要素１０６を定義して、この光活性要素１０６を、前記画素１０１に設けられた第１の接点１０８ａと出力接点１０９の間に回路状に接続するステップと、
ｅ）前記画素の光活性要素１０６に対して、光活性要素１０６の暗伝導度と実質的に一致する暗伝導度を有する非光活性基準要素１０７を近接して配置して、この基準要素１０７を、前記画素１０１に設けられた前記出力接点１０９と第２の接点１０８ｂの間に回路状に接続するステップと、
ｆ）前記画素１０１の第１の接点１０８ａ、第２の接点１０８ｂ、および出力接点１０９を、それぞれ制御ユニットの第１のバイアス回路１０３ａ、第２のバイアス回路１０３ｂ、および読出し回路１０４に対して回路状に接続するステップとをさらに備える。
図１０ａ〜図１０ｇは、図２ａ〜図２ｂに示された画素１０１を製作するプロセスに含まれる様々なステップを提示する。
最初に、図１０ａに見られるように、第２の光遮断層２０６が、たとえば従来のフォトリソグラフィ・プロセスで使用されるようなフォトマスクによって、基板１０２の頂部において画素１０１の基準要素１０７によって占められることになる領域にのみ選択的に堆積される。次に（図１０ｂ）、絶縁層２０７を得るために、酸化物を備える不活性化層が基板の上に一様に成長され、これが第２の光遮断層２０６を覆って、画素１０１の接点を堆積するための基板を準備する。
この段階では、画素１０１の両端において、第１の接点１０８および第２の接点１０８ｂが、第１のバイアス電圧ＶＤＤおよび第２のバイアス電圧ＶＳＳを供給するための第１の導体線１１０ａおよび第２の導体線１１０ｂ（図１０ｃには示されていない）とともに画定される。対応する第３の導体線１１０ｃを通って読出し回路１０４に接続される出力接点１０９（図１０ｄに示される）を画定する前に、導体線１１０ａ、１１０ｂ、１１０ｃが交差するところの電気接触を回避するために、介在する絶縁層（図９を参照しながら説明されたものなど）を成長させる必要がある。
その後、２次元材料の１つまたは複数の層が、基板上に漸進的に堆積される。次いで、以前に画定された接点１０８ａ、１０８ｂ、１０９の間に、光活性要素１０６の輸送層２０２および基準要素１０７の輸送層２０４が次々にエッチングされる（図１０ｅを参照されたい）。
次に、図１０ｆは、２次元材料の１つまたは複数の層の頂部に対する感光材料の堆積を示し、それに光活性要素１０６の感光層２０１および基準要素１０７の感光層２０３が、対応する輸送層２０２および２０４の上にパターニングされる。
最後に、図１０ｇに表されるように、基準要素の感光層２０３の頂部上に、第１の光遮断層２０５が選択的に置かれる。任意選択で、この最終段階では、画素１０１の上に、広いバンドギャップの誘電材料で製作された保護カプセル化層が配設され得る。
図３ａ〜図３ｂに示された画素の製作プロセスは、今しがた論じられたものと本質的には類似しているはずであり、相違点は、２次元材料の１つまたは複数の層の堆積と、それに続く輸送層２０２、２０４のエッチングとが、接点１０８ａ、１０８ｂ、１０９の画定に先立って実行され得ることのみである。
次に図１１を参照すると、多スペクトル感応性の応答が可能な画像センサの例が示されている。画像センサ１１００は、２次元配列として配置されてクラスタｓ１〜ｓ９へとグループ化された複数の画素を備える。各クラスタは少なくとも１つの画素を備え、画素は、スペクトルの異なる範囲に対して感光性のある感光層を伴う光活性要素を有する。この特定の例では、光活性要素の感光層が量子ドットを備え、そのサイズは、様々な波長に対してそれらの光吸収特性を調整するために漸進的に変えられる。
図１３ａおよび図１３ｂを参照して、これらの図は、感光性要素の応答を向上させるために、画像センサの頂部上に（各画素の上に、またはその画素のうちいくつかの上に）、具体的には感光性要素の上に配設された絶縁層１３０１の頂部上に（図示されていない実施形態については、中間に絶縁された層なしで、画像センサの頂部上に直接配置され得る）、集光構造体１３００が配置されている本発明の画像センサのさらなる実施形態を示す。図示の実施形態については、集光要素１３００はプラズモン半球レンズの金属の構造体であるが、代わりに、金属、誘電体、強くドープされた半導体またはグラフェンから成り得るプラズモン構造および／または誘電体構造の他の形状寸法が使用されることができ、その選択は、画像センサによって対象として含まれるように意図されたスペクトル範囲によって決定される。
図１４ａおよび図１４ｂの実施形態については、各画素（図には１つの画素だけが示されている）の頂部にいわゆるマイクロレンズ１４００を付加することによって、感光性要素の応答がさらに向上される。
本発明の画像センサの感光性要素のスペクトルの同調性を実証するために、光スペクトルの様々な範囲に対して感光性に構成されている点が異なるいくつかの画素を備える構成を含むプロトタイプが構築され、この場合、それぞれの感光層を形成する量子ドットを選択する（具体的にはそれらのサイズを選択する）ことにより、感光層のうちの１つが短波赤外線（ＳＷＩＲ）に対して感光性に形成され、別のものが近赤外線（ＮＩＲ）に対して感光性に形成され、別のものが可視光線（ＶＩＳ）に対して感光性に形成されている。結果として生じる波が図１５に表され、ＳＷＩＲ−ＱＤ、ＮＩＲ−ＱＤおよびＶＩＳ−ＱＤとして識別される。
図１６のグラフには、本発明の画像センサによって構築されたピクセル化された検知器が回折光で照光されたものからのデータが示されており、前記データは、本発明が衝突光のスペクトル分解を測定することを可能にする様子を示すものである。
図１７のグラフには、柔軟かつ透明な基板上のグラフェンの４画素光検知器の線形配列から抽出されたデータが示されている。配列のセンサは、１×１ｍｍ２の寸法および１．３ｍｍの画素ピッチを有する。データは、光源として緑色（５３２ｎｍ）の発光ダイオードを使用して、人の指に対して反射性の光電脈波測定（photoplethysmogram measurement）を遂行することによって得られたものである。４つ表されたグラフの各々が異なる色に対応する。
図１２は、光電子デバイス、具体的には本発明による光検知器の配列を組み込んだ無線の着用可能なデバイスのブロック図を表す。
光電子デバイス１２００は、柔軟かつ／または伸縮自在な基板１２０１上に配置された、図１において説明された画像センサ１００を、画像センサ１００の制御ユニットに対して動作可能に接続されたアナログ・デジタル変換器１２０２、制御モジュール１２０３および電源モジュール１２０４とともに備える。
制御モジュール１２０３は、画素１０１に対して選択的にバイアスをかけて読み取るため、および読出し回路１０４によって複数の画素１０１から読み取られた光信号に対応する複数の検知された値１２０６を受け取るために、画像センサ１００の制御ユニットに制御信号１２０５を供給するように構成されている。アナログ・デジタル変換器１２０２は、画像センサ１００と制御モジュール１２０３の間に回路状に接続され、検知された値１２０６が、制御モジュール１２０３に組み込まれているデジタル回路に配信される前に、それらをデジタル化するように適合されている。
電源モジュール１２０４は、第１のバイアス回路１０３ａおよび第２のバイアス回路１０３ｂに第１のバイアス電圧ＶＤＤおよび第２のバイアス電圧ＶＳＳを供給して、読出し回路１０４の能動デバイスにエネルギーを与えるように構成されている。
光電子デバイス１２００は、制御モジュール１２０３に含まれるＲＦ回路に対して動作可能にインターフェースされたアンテナ１２０７をさらに備え、アンテナ１２０７は、光電子デバイス１２００が、アンテナ１２０９を備える携帯電話などのユーザ端末１２０８と無線接続性規格（ＷｉＦｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）またはＺｉｇＢｅｅなど）によって通信することを可能にする。光電子デバイス１２００とユーザ端末１２０８の間の無線リンクは、ユーザ端末１２０８から光電子デバイス１２００を遠隔でプログラムして、データ（たとえば画素１０１から読み取られた光信号に対応する検知された値１２０６に関する生データおよび／または処理データなど）を転送するために有利に使用される。
本発明が、本発明を実行する現在望ましいモードを含むいくつかの具体例に関して説明されてきたが、当業者なら、上記で説明された画像センサおよび前記画像センサを使用する光電子デバイスの多数の変形および置換が、技術的に等価な他のものによる特定要素の置換を含めて、添付の特許請求の範囲において明らかにされるような本発明の範囲から逸脱することなく存在することを理解するであろう。
１００ 画像センサ
１０１ 画素
１０２ 基板
１０２ａ 第１の領域
１０２ｂ 第２の領域
１０３ａ 第１のバイアス回路
１０３ｂ 第２のバイアス回路
１０４ 読出し／制御回路
１０５ａ 第１の選択手段
１０５ｂ 第２の選択手段
１０６ 光活性要素
１０７ 非光活性基準要素
１０８ａ 第１の接点
１０８ｂ 第２の接点
１０９ 出力接点
１１０ａ 第１の導体線
１１０ｂ 第２の導体線
１１０ｃ 第３の導体線
１１１ 出力ノード
２０１ 感光層
２０２ 輸送層
２０３ 感光層
２０４ 輸送層
２０５ 第１の光遮断層
２０６ 第２の光遮断層
２０７ 絶縁層
３０７ 絶縁層
３０８ａ 第１の接点
３０８ｂ 第２の接点
３０９ 出力接点
４００ 基板
４０１ 画素
４０２ 光活性要素
４０３ 基準要素
４０５ 感光層
４０６ 輸送層
４０７ 感光層
４０８ 輸送層
４０９ 出力接点
４１０ａ 第１の接点
４１０ｂ 第２の接点
４１１ 第１の光遮断層
４１２ 第２の光遮断層
４１３ 絶縁層
５００ 基板
５０１ 画素
５０２ 光活性要素
５０３ 基準要素
５０４ 感光層
５０５ 輸送層
５０６ 感光層
５０７ 輸送層
５０８ａ 第１の接点
５０８ｂ 第２の接点
５０９ 出力接点
５１０ 第２の光遮断層
５１１ 第１の光遮断層
５１２ １次絶縁層
５１３ ２次絶縁層
６００ バックゲート接点
６０１ 画素
７００ バックゲート接点
７０１ 画素
７０２ バックゲート接点
８００ 画像センサ
８０１ 画素
８０２ 第１の領域
８０３ａ 第１のバイアス回路
８０３ｂ 第２のバイアス回路
８０４ 読出し回路
８０５ａ 第１の行選択スイッチ
８０５ｂ 第２の行選択スイッチ
８０６ マルチプレクサ
８０７ 増幅器
８０８ 記憶要素
８０９ 光活性要素
８１０ 基準要素
８１１ａ 第１の接点
８１１ｂ 第２の接点
８１２ 出力接点
８１３ 入力端子
８１４ 出力端子
８１５ａ 第１の導体線
８１５ｂ 第２の導体線
８１５ｃ 第３の導体線
８５０ 画像センサ
８５１ 画素
８５２ 第１の領域
８５３ａ 第１のバイアス回路
８５３ｂ 第２のバイアス回路
８５４ 読出し回路
８５７ 増幅器
８５８ 記憶要素
８６１ａ 第１の接点
８６１ｂ 第２の接点
８６２ 出力接点
８６３ 入力端子
８６４ 出力端子
８６６ 相互接続回路
８６７ 出力ノード
９００ 絶縁層
９０１ 垂直部分
１１００ 画像センサ
１２００ 光電子デバイス
１２０１ 基板
１２０２ アナログ・デジタル変換器
１２０３ 制御モジュール
１２０４ 電源モジュール
１２０５ 制御信号
１２０６ 検知された値
１２０７ アンテナ
１２０８ ユーザ端末
１２０９ アンテナ
１３００ 集光構造体
１３０１ 絶縁層
１４００ マイクロレンズ

Claims (26)

  1. 基板と、前記基板の第１の領域上に配置された複数の画素と、前記複数の画素に対して動作可能に接続され、前記複数の画素に対して選択的にバイアスをかけてそれらを読み取るように適合された制御ユニットとを備え、非局所的読出し回路を有する画像センサであって、前記制御ユニットが、
    第１のバイアス電圧を供給するための第１のバイアス回路と、
    電圧基準に関して前記第１のバイアス電圧に対して実質的に対称な第２のバイアス電圧を供給するための第２のバイアス回路と、
    前記複数の画素上に衝突する光によって生成された光信号を読み取るための非局所的読出し回路とを備え、
    前記第１のバイアス回路および前記第２のバイアス回路が、それぞれ、前記複数の画素のうち所与の時間に読み取られるべき１つまたは複数の画素に対して選択的にバイアスをかけるための第１の選択手段および第２の選択手段を備え、
    前記第１の選択手段および前記第２の選択手段が、前記基板の前記第１の領域の外に配置されること、ならびに
    前記複数の画素の各画素が、
    ２次元材料の少なくとも１つの層を含む輸送層に関連付けられた感光層を備える光活性要素と、
    前記光活性要素に近接して配設された非光活性基準要素であって、
    前記光活性要素の暗伝導度と実質的に一致する暗伝導度を有する非光活性基準要素と、 前記第１のバイアス回路に対して回路状に接続された第１の接点と、
    前記第２のバイアス回路に対して回路状に接続された第２の接点と、
    前記非局所的読出し回路に対して回路状に接続された出力接点とを備え、 前記光活性要素が、前記第１の接点と前記出力接点の間に回路状に接続されており、前記非光活性基準要素が、前記出力接点と前記第２の接点の間に回路状に接続されていることを特徴とする画像センサ。
  2. 前記非局所的読出し回路が、前記基板の前記第１の領域の外に配置されている請求項１に記載の画像センサ。
  3. 前記複数の画素のすべての画素に、読出し電子回路が組み込まれていない請求項２に記載の画像センサ。
  4. 前記実質的に対称な第１のバイアス電圧と第２のバイアス電圧が前記電圧基準に関して反対符号を有し、
    一方の大きさと他方の大きさの差が、２５％未満である請求項１に記載の画像センサ。
  5. 前記第１のバイアス回路および前記第２のバイアス回路が、それぞれ前記第１のバイアス電圧および前記第２のバイアス電圧を供給する独自の独立した制御電子回路を有する独立したバイアス回路である請求項１に記載の画像センサ。
  6. 前記複数の画素のうち少なくとも１つの画素の前記非光活性基準要素が、２次元材料の少なくとも１つの層を含む前記非光活性基準要素の前記輸送層を備える請求項１に記載の画像センサ。
  7. 前記少なくとも１つの画素の前記非光活性基準要素が、前記非光活性基準要素の前記輸送層に関連付けられた感光層をさらに備える請求項６に記載の画像センサ。
  8. 前記少なくとも１つの画素の前記非光活性基準要素が、前記非光活性基準要素の前記感光層および前記輸送層の上に配設された第１の光遮断層をさらに備える請求項７に記載の画像センサ。
  9. 前記少なくとも１つの画素の前記非光活性基準要素が、前記非光活性基準要素の前記感光層および前記輸送層の下に配設された第２の光遮断層をさらに備える請求項８に記載の画像センサ。
  10. 前記少なくとも１つの画素に関して、前記非光活性基準要素の前記輸送層が、前記光活性要素の前記輸送層よりも小さい面積を有する請求項６に記載の画像センサ。
  11. 前記少なくとも１つの画素に関して、前記非光活性基準要素の前記輸送層が、前記光活性要素の輸送層と同一の形状を有する請求項１０に記載の画像センサ。
  12. 前記複数の画素のうち少なくとも１つの画素の前記非光活性基準要素が、前記少なくとも１つの画素の前記基板と前記光活性要素の間に配置されている請求項１に記載の画像センサ。
  13. 前記複数の画素の前記光活性要素に関連付けられた１つまたは複数の１次絶縁層をさらに備える請求項１に記載の画像センサ。
  14. 前記複数の画素のうち少なくとも１つの画素が、
    前記少なくとも１つの画素の前記基板と前記光活性要素の間、１次絶縁層と前記基板の間に配設されたバックゲート接点であって、前記１次絶縁層が前記光活性要素と前記基板の間に配設されているバックゲート接点、
    および／または
    前記少なくとも１つの画素の前記光活性要素の上に配設されたトップゲート接点を備える請求項１３に記載の画像センサ。
  15. 前記複数の画素の前記非光活性基準要素に関連付けられた１つまたは複数の２次絶縁層をさらに備える請求項６に記載の画像センサ。
  16. 前記複数の画素のうち少なくとも１つの画素が、
    前記少なくとも１つの画素の前記基板と前記非光活性基準要素の間、２次絶縁層と前記基板の間に配設されたバックゲート接点であって、前記２次絶縁層が前記非光活性基準要素と前記基板の間に配設されているバックゲート接点、
    および／または
    前記少なくとも１つの画素の前記非光活性基準要素の上に配設されたトップゲート接点を備える請求項１５に記載の画像センサ。
  17. 前記複数の画素がクラスタにグループ化され、各クラスタが１つまたは複数の画素を備え、各クラスタの前記１つまたは複数の画素の前記光活性要素の前記感光層が、光スペクトルの異なる範囲に対して感光性である請求項１に記載の画像センサ。
  18. 前記複数の画素が、それぞれの行が同数の画素を備える複数の行を備えた２次元配列として配置されており、前記第１の選択手段および前記第２の選択手段が、それぞれ、前記配列の前記複数の行に対して選択的にバイアスをかけるための第１の行選択スイッチおよび第２の行選択スイッチを備える請求項１に記載の画像センサ。
  19. 前記制御ユニットが、前記第１の行選択スイッチおよび前記第２の行選択スイッチに対して動作可能に接続されており、一度に１つの行の前記第１の行選択スイッチおよび前記第２の行選択スイッチを活性化することによって、前記複数の行を順次に読み取るように構成されている請求項１８に記載の画像センサ。
  20. 前記非局所的読出し回路が、
    各行にある画素と同数の入力端子および１つの出力端子を備えるマルチプレクサであって、前記マルチプレクサの各入力端子が各行の画素の出力接点に対して回路状に接続されているマルチプレクサと、
    前記マルチプレクサの前記出力端子に対して動作可能に直列接続された増幅器とを備える請求項１８に記載の画像センサ。
  21. 前記非局所的読出し回路が、前記複数の画素のうち１つの画素で生成された光信号に比例した電圧を記憶するように構成された記憶要素を任意選択で備え、前記記憶要素が前記増幅器に対して動作可能に直列接続されている請求項２０に記載の画像センサ。
  22. 前記非局所的読出し回路が、各行にある画素と同数の増幅器を備え、各増幅器が、各行の画素の出力接点に対して回路状に接続された入力端子と出力端子とを有する請求項１８に記載の画像センサ。
  23. 前記非局所的読出し回路が、各増幅器の出力端子に対して直列接続された記憶要素をさらに備え、各記憶要素が、前記複数の画素のうち１つの画素で生成された光信号に比例した電圧を記憶するように構成されている請求項２２に記載の画像センサ。
  24. 前記基板が、柔軟、伸縮自在、透明のうち少なくとも１つである材料で製作されている請求項１に記載の画像センサ。
  25. 前記第１のバイアス回路、前記第２のバイアス回路、および前記非局所的読出し回路を、それぞれ前記複数の画素のうちの前記画素の前記第１の接点、前記第２の接点、前記出力接点に接続する導体線（ｃｏｎｄｕｃｔｉｖｅ ｔｒａｃｅ）をさらに備え、前記導体線が、柔軟、伸縮自在、透明のうち少なくとも１つである導電材料で製作されている請求項２４に記載の画像センサ。
  26. 非局所的読出し回路を有する画像センサを備える光電子デバイスであって、基板と、前記基板の第１の領域上に配置された複数の画素と、前記複数の画素に対して動作可能に接続され、前記複数の画素に対して選択的にバイアスをかけてそれらを読み取るように適合された制御ユニットとを備え、前記制御ユニットが、
    第１のバイアス電圧供給するための第１のバイアス回路と、
    電圧基準に関して前記第１のバイアス電圧に対して実質的に対称な第２のバイアス電圧を供給するための第２のバイアス回路と、
    前記複数の画素上に衝突する光によって生成された光信号を読み取るための非局所的読出し回路とを備え、
    前記第１のバイアス回路および前記第２のバイアス回路が、それぞれ、前記複数の画素のうち所与の時間に読み取られるべき１つまたは複数の画素に対して選択的にバイアスをかけるための第１の選択手段および第２の選択手段を備え、
    前記第１の選択手段および前記第２の選択手段が、前記基板の前記第１の領域の外に配置されること、ならびに
    前記複数の画素の各画素が、
    ２次元材料の少なくとも１つの層を含む輸送層に関連付けられた感光層を備える光活性要素と、
    前記光活性要素に近接して配設された非光活性基準要素であって、
    前記光活性要素の暗伝導度と実質的に一致する暗伝導度を有する非光活性基準要素と、 前記第１のバイアス回路に対して回路状に接続された第１の接点と、
    前記第２のバイアス回路に対して回路状に接続された第２の接点と、
    前記非局所的読出し回路に対して回路状に接続された出力接点とを備え、
    前記光活性要素が、前記第１の接点と前記出力接点の間に回路状に接続されており、前記非光活性基準要素が、前記出力接点と前記第２の接点の間に回路状に接続されており、 前記光電子デバイスは着用可能なデバイスであり、かつ／または前記光電子デバイスが、前記画像センサが配設されている透明なパネルを備える光電子デバイス。
JP2016151821A 2015-08-03 2016-08-02 非局所的読出し回路を有する画像センサおよびこの画像センサを備える光電子デバイス Active JP6469617B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15179484.9A EP3128742B1 (en) 2015-08-03 2015-08-03 Image sensor with non-local readout circuit and optoelectronic device comprising said image sensor
EP15179484 2015-08-03

Publications (3)

Publication Number Publication Date
JP2017079462A JP2017079462A (ja) 2017-04-27
JP2017079462A5 JP2017079462A5 (ja) 2018-08-30
JP6469617B2 true JP6469617B2 (ja) 2019-02-13

Family

ID=53794071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016151821A Active JP6469617B2 (ja) 2015-08-03 2016-08-02 非局所的読出し回路を有する画像センサおよびこの画像センサを備える光電子デバイス

Country Status (6)

Country Link
US (1) US9955100B2 (ja)
EP (1) EP3128742B1 (ja)
JP (1) JP6469617B2 (ja)
KR (1) KR101907947B1 (ja)
CN (1) CN106454165B (ja)
ES (1) ES2682097T3 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201501342D0 (en) * 2015-01-27 2015-03-11 Univ Lancaster Improvements relating to the authentication of physical entities
US10437329B2 (en) 2015-08-03 2019-10-08 Fundació Institut De Ciències Fotòniques Gaze tracking apparatus
WO2018173347A1 (ja) * 2017-03-22 2018-09-27 三菱電機株式会社 電磁波検出器、電磁波検出器アレイおよび電磁波検出方法
JP6892577B2 (ja) * 2017-04-28 2021-06-23 天馬微電子有限公司 イメージセンサ及びセンサ装置
WO2019065174A1 (ja) * 2017-09-29 2019-04-04 ソニーセミコンダクタソリューションズ株式会社 時間計測デバイスおよび時間計測装置
CN109782458B (zh) * 2017-11-14 2020-11-06 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
US10256306B1 (en) * 2017-11-30 2019-04-09 International Business Machines Corporation Vertically integrated multispectral imaging sensor with graphene as electrode and diffusion barrier
CN108200363B (zh) * 2018-01-02 2020-05-29 京东方科技集团股份有限公司 降噪方法、降噪装置和光检测系统
CN108061599B (zh) * 2018-01-03 2020-03-27 京东方科技集团股份有限公司 光检测电路及其检测方法、光检测装置
GB2570487A (en) * 2018-01-26 2019-07-31 Emberion Oy Voltage-mode photosensitive device
GB2572192A (en) 2018-03-22 2019-09-25 Emberion Oy Photosensitive device with electric shutter
KR20200142575A (ko) * 2018-04-17 2020-12-22 옵시디안 센서스 인코포레이티드 판독 회로들 및 방법들
US10852182B2 (en) 2018-06-29 2020-12-01 Osram Opto Semiconductors Gmbh Ambient light detector, detector array and method
CN109451252B (zh) * 2018-10-31 2020-12-25 中国科学院半导体研究所 紧凑型太赫兹波阵列图像传感器芯片
TWM575241U (zh) * 2018-11-28 2019-03-01 奇高電子股份有限公司 環境光感測器
EP3664439A1 (en) * 2018-12-07 2020-06-10 Fundació Institut de Ciències Fotòniques An optoelectronic, a reading-out method, and a uses of the optoelectronic apparatus
JP2022031994A (ja) 2018-12-14 2022-02-24 パナソニックＩｐマネジメント株式会社 光センサ
CN109713135B (zh) * 2018-12-28 2022-12-06 浙江清华柔性电子技术研究院 光伏组件的制备方法及智能发电窗户的制备方法
KR102632479B1 (ko) * 2019-06-17 2024-01-31 삼성전자주식회사 맥파 센서 및 맥파 센서의 동작 방법
JP7446786B2 (ja) 2019-11-18 2024-03-11 株式会社ジャパンディスプレイ 検出装置及び表示装置
EP3832724B1 (en) * 2019-12-05 2023-07-05 Imec VZW A photo-sensitive device and a method for light detection in a photo-sensitive device
IL273118B (en) 2020-03-05 2022-03-01 Allen Richter Self-adaptive electromagnetic radiation guide
CN111933650B (zh) * 2020-07-22 2022-10-14 华中科技大学 一种硫化钼薄膜成像阵列器件及其制备方法
KR20220077167A (ko) * 2020-11-30 2022-06-09 삼성디스플레이 주식회사 표시 장치
CN112788313B (zh) * 2020-12-25 2023-04-07 RealMe重庆移动通信有限公司 图像传感器、成像系统和终端
WO2022212333A1 (en) * 2021-03-30 2022-10-06 Allegro Microsystems, Llc Differential active pixel
US20230099288A1 (en) * 2021-09-24 2023-03-30 Apple Inc. Embedded ultrasonic transducers

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1098615A (en) * 1975-12-29 1981-03-31 George S. Hopper Ferroelectric imaging system
GB9209734D0 (en) 1992-05-06 1992-06-17 Philips Electronics Uk Ltd An image sensor
US6300612B1 (en) 1998-02-02 2001-10-09 Uniax Corporation Image sensors made from organic semiconductors
GB0108309D0 (en) 2001-04-03 2001-05-23 Koninkl Philips Electronics Nv Matrix array devices with flexible substrates
JP4255628B2 (ja) * 2001-06-07 2009-04-15 雅則 奥山 赤外線２次元センサアレイシステム
US7053458B2 (en) * 2002-04-30 2006-05-30 Ess Technology, Inc. Suppressing radiation charges from reaching dark signal sensor
US7271391B2 (en) * 2004-10-01 2007-09-18 Canon Kabushiki Kaisha Radiographic imaging apparatus and system, method therefor, and program
JP2007114089A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 赤外線センサ
US20070131992A1 (en) * 2005-12-13 2007-06-14 Dialog Semiconductor Gmbh Multiple photosensor pixel image sensor
US20100044676A1 (en) 2008-04-18 2010-02-25 Invisage Technologies, Inc. Photodetectors and Photovoltaics Based on Semiconductor Nanocrystals
US7824949B2 (en) 2007-12-21 2010-11-02 Palo Alto Research Center Incorporated Structure and method for flexible sensor array
CA2709969C (en) * 2007-12-21 2015-11-03 Photonis Netherlands B.V. An image sensor array, an intensified image sensor array, an electron bombarded image sensor array device as well as a pixel sensor element for use in such an image sensor array
US8053782B2 (en) 2009-08-24 2011-11-08 International Business Machines Corporation Single and few-layer graphene based photodetecting devices
EP2317562A1 (en) * 2009-11-03 2011-05-04 Fundacio Privada Institut De Ciencies Fotoniques Multilayer metallic electrodes for optoelectronics
US8233066B2 (en) * 2010-02-18 2012-07-31 Omnivision Technologies, Inc. Image sensor with improved black level calibration
ES2364309B1 (es) * 2010-02-19 2012-08-13 Institut De Ciencies Fotoniques, Fundacio Privada Electrodo transparente basado en la combinación de óxidos, metales y óxidos conductores transparentes.
CN102281406B (zh) * 2010-06-10 2014-01-01 英属开曼群岛商恒景科技股份有限公司 影像传感器的像素单元和箝位电路
ES2369953B1 (es) * 2011-08-02 2012-10-09 Fundació Institut De Ciències Fotòniques Plataforma optoelectrónica con conductor a base de carbono y puntos cuánticos y fototransistor que comprende una plataforma de este tipo
US9888194B2 (en) * 2013-03-13 2018-02-06 Fotonation Cayman Limited Array camera architecture implementing quantum film image sensors
US9130085B2 (en) 2013-04-05 2015-09-08 Nokia Technologies Oy Transparent photodetector for mobile devices
GB2514576A (en) * 2013-05-29 2014-12-03 St Microelectronics Res & Dev Methods and apparatus

Also Published As

Publication number Publication date
ES2682097T3 (es) 2018-09-18
EP3128742A1 (en) 2017-02-08
CN106454165B (zh) 2019-04-26
US9955100B2 (en) 2018-04-24
KR20170016311A (ko) 2017-02-13
KR101907947B1 (ko) 2018-10-15
JP2017079462A (ja) 2017-04-27
CN106454165A (zh) 2017-02-22
EP3128742B1 (en) 2018-05-16
US20170041564A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
JP6469617B2 (ja) 非局所的読出し回路を有する画像センサおよびこの画像センサを備える光電子デバイス
JP6509782B2 (ja) 画像センサ、前記画像センサを備える光電子システム、および前記画像センサを製造するための方法
US10757351B2 (en) Image sensors with noise reduction
TWI557887B (zh) 影像感測器及用來讀取影像感測器之方法
TWI524752B (zh) 用於高解析度影像及視訊擷取之裝置及方法
US9825074B2 (en) Layout and operation of pixels for image sensors
US9451188B2 (en) Dark current reduction in image sensors via dynamic electrical biasing
US10437329B2 (en) Gaze tracking apparatus
Lee et al. Thin-film image sensors with a pinned photodiode structure
Malinowski et al. Image sensors using thin-film absorbers
Klem et al. High-performance SWIR sensing from colloidal quantum dot photodiode arrays
US20230109524A1 (en) Imaging device and electronic device
Klem et al. Room temperature SWIR sensing from colloidal quantum dot photodiode arrays
KR20190080174A (ko) 가시광과 근적외광의 동시 감지가 가능한 단일 칩 이미지 센서 및 그 제조방법
CN115428437A (zh) 摄像装置及电子设备

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180713

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180713

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190116

R150 Certificate of patent or registration of utility model

Ref document number: 6469617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250