JP6468291B2 - Silicon carbide epitaxial substrate, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing method - Google Patents

Silicon carbide epitaxial substrate, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing method Download PDF

Info

Publication number
JP6468291B2
JP6468291B2 JP2016567710A JP2016567710A JP6468291B2 JP 6468291 B2 JP6468291 B2 JP 6468291B2 JP 2016567710 A JP2016567710 A JP 2016567710A JP 2016567710 A JP2016567710 A JP 2016567710A JP 6468291 B2 JP6468291 B2 JP 6468291B2
Authority
JP
Japan
Prior art keywords
silicon carbide
main surface
single crystal
crystal substrate
central region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016567710A
Other languages
Japanese (ja)
Other versions
JPWO2017043165A1 (en
Inventor
勉 堀
勉 堀
洋典 伊東
洋典 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2017043165A1 publication Critical patent/JPWO2017043165A1/en
Priority to JP2019000709A priority Critical patent/JP6954316B2/en
Application granted granted Critical
Publication of JP6468291B2 publication Critical patent/JP6468291B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02447Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02609Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02634Homoepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873Drain regions
    • H01L29/0878Impurity concentration or distribution
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744Gate-turn-off devices
    • H01L29/745Gate-turn-off devices with turn-off by field effect
    • H01L29/7455Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法に関する。本出願は、2015年9月11日に出願した日本特許出願である特願2015−179559号に基づく優先権を主張し、当該日本特許出願に記載された全ての記載内容を援用するものである。   The present disclosure relates to a silicon carbide epitaxial substrate and a method for manufacturing a silicon carbide semiconductor device. This application claims priority based on Japanese Patent Application No. 2015-179559, which is a Japanese patent application filed on September 11, 2015, and incorporates all the content described in the Japanese patent application. .

特開2014−170891号公報(特許文献1)には、炭化珪素単結晶基板上に炭化珪素層をエピタキシャル成長により形成する方法が開示されている。   Japanese Patent Laying-Open No. 2014-170891 (Patent Document 1) discloses a method of forming a silicon carbide layer on a silicon carbide single crystal substrate by epitaxial growth.

特開2014−170891号公報JP 2014-170891 A

本開示に係る炭化珪素エピタキシャル基板は、炭化珪素単結晶基板と、炭化珪素層とを備える。炭化珪素単結晶基板は、第1主面を含む。炭化珪素層は、第1主面上にある。炭化珪素層は、炭化珪素単結晶基板と接する面と反対側の第2主面を含む。第2主面の最大径は、100mm以上である。炭化珪素単結晶基板および炭化珪素層には、直線状のオリエンテーションフラットが設けられている。炭化珪素層は、中央領域と、第1端部領域と、第2端部領域とを有する。中央領域は、第2主面に対して垂直な方向において、第2主面の中央から第1主面に向かって2μm離れた位置にある。第1端部領域は、第2主面に対して垂直な方向から見て、オリエンテーションフラットを垂直に2等分する平面上に位置し、かつオリエンテーションフラットから中央領域に向かって1mm離れた位置にある。第2端部領域は、中央領域から見て、第1端部領域から反時計回りに90°周方向に回転した方向であって、かつ炭化珪素層の外縁から中央領域に向かって1mm離れた位置にある。炭化珪素層の厚みは、5μm以上である。第1端部領域のドーパント密度と中央領域のドーパント密度との平均値に対する、第1端部領域のドーパント密度と中央領域のドーパント密度との差の絶対値の第1比率は、40%以下である。第2端部領域のドーパント密度と中央領域のドーパント密度との平均値に対する、第2端部領域のドーパント密度と中央領域のドーパント密度との差の絶対値の第2比率は、40%以下である。   A silicon carbide epitaxial substrate according to the present disclosure includes a silicon carbide single crystal substrate and a silicon carbide layer. The silicon carbide single crystal substrate includes a first main surface. The silicon carbide layer is on the first main surface. The silicon carbide layer includes a second main surface opposite to the surface in contact with the silicon carbide single crystal substrate. The maximum diameter of the second main surface is 100 mm or more. A linear orientation flat is provided on the silicon carbide single crystal substrate and the silicon carbide layer. The silicon carbide layer has a central region, a first end region, and a second end region. The central region is at a position 2 μm away from the center of the second main surface toward the first main surface in a direction perpendicular to the second main surface. The first end region is located on a plane that bisects the orientation flat vertically and is 1 mm away from the orientation flat toward the central region when viewed from the direction perpendicular to the second main surface. is there. The second end region is a direction rotated 90 ° counterclockwise from the first end region as viewed from the central region, and is 1 mm away from the outer edge of the silicon carbide layer toward the central region. In position. The thickness of the silicon carbide layer is 5 μm or more. The first ratio of the absolute value of the difference between the dopant density in the first end region and the dopant density in the central region with respect to the average value of the dopant density in the first end region and the dopant density in the central region is 40% or less. is there. The second ratio of the absolute value of the difference between the dopant density in the second end region and the dopant density in the central region with respect to the average value of the dopant density in the second end region and the dopant density in the central region is 40% or less. is there.

図1は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。FIG. 1 is a schematic plan view showing the configuration of the silicon carbide epitaxial substrate according to the present embodiment. 図2は、キャリア濃度の測定位置を示す平面模式図である。FIG. 2 is a schematic plan view showing a carrier concentration measurement position. 図3は、図2のIII−III線に沿った矢視断面模式図である。3 is a schematic cross-sectional view taken along the line III-III in FIG. 図4は、図2のIV−IV線に沿った矢視断面模式図である。4 is a schematic cross-sectional view taken along the line IV-IV in FIG. 図5は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置の構成を示す一部断面模式図である。FIG. 5 is a partial schematic cross-sectional view showing the configuration of the silicon carbide epitaxial substrate manufacturing apparatus according to the present embodiment. 図6は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置のサセプタプレートの構成を示す一部断面模式図である。FIG. 6 is a partial schematic cross-sectional view showing the configuration of the susceptor plate of the silicon carbide epitaxial substrate manufacturing apparatus according to this embodiment. 図7は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置のガス噴出孔の構成を示す平面模式図である。FIG. 7 is a schematic plan view showing the configuration of the gas ejection holes of the silicon carbide epitaxial substrate manufacturing apparatus according to the present embodiment. 図8は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置のサセプタプレートの第1例の構成を示す平面模式図である。FIG. 8 is a schematic plan view showing the configuration of the first example of the susceptor plate of the silicon carbide epitaxial substrate manufacturing apparatus according to this embodiment. 図9は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置のサセプタプレートの第2例の構成を示す平面模式図である。FIG. 9 is a schematic plan view showing the configuration of the second example of the susceptor plate of the silicon carbide epitaxial substrate manufacturing apparatus according to this embodiment. 図10は、本実施形態に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。FIG. 10 is a flowchart schematically showing a method for manufacturing the silicon carbide semiconductor device according to this embodiment. 図11は、本実施形態に係る炭化珪素半導体装置の製造方法の第1工程を示す断面模式図である。FIG. 11 is a schematic cross-sectional view showing a first step of the method for manufacturing the silicon carbide semiconductor device according to this embodiment. 図12は、本実施形態に係る炭化珪素半導体装置の製造方法の第2工程を示す断面模式図である。FIG. 12 is a schematic cross-sectional view showing a second step of the method for manufacturing the silicon carbide semiconductor device according to this embodiment. 図13は、本実施形態に係る炭化珪素半導体装置の製造方法の第3工程を示す断面模式図である。FIG. 13 is a schematic cross-sectional view showing a third step of the method for manufacturing the silicon carbide semiconductor device according to this embodiment.

[本開示の実施形態の説明]
まず本開示の実施形態について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”−”(バー)を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
[Description of Embodiment of Present Disclosure]
First, an embodiment of the present disclosure will be described. In the following description, the same or corresponding elements are denoted by the same reference numerals, and the same description is not repeated. In the crystallographic description of the present specification, the individual orientation is indicated by [], the collective orientation is indicated by <>, the individual plane is indicated by (), and the collective plane is indicated by {}. A negative crystallographic index is usually expressed by adding a “-” (bar) above the number, but in this specification the crystallographic index is indicated by a negative sign in front of the number. Represents the negative exponent above.

(1)本開示に係る炭化珪素エピタキシャル基板100は、炭化珪素単結晶基板10と、炭化珪素層20とを備える。炭化珪素単結晶基板10は、第1主面11を含む。炭化珪素層20は、第1主面11上にある。炭化珪素層20は、炭化珪素単結晶基板10と接する面14と反対側の第2主面30を含む。第2主面30の最大径は、100mm以上である。炭化珪素単結晶基板10および炭化珪素層20には、直線状のオリエンテーションフラット5が設けられている。炭化珪素層20は、中央領域33と、第1端部領域31と、第2端部領域32とを有する。中央領域は33、第2主面30に対して垂直な方向において、第2主面30の中央35から第1主面11に向かって2μm離れた位置にある。第1端部領域31は、第2主面30に対して垂直な方向から見て、オリエンテーションフラット5を垂直に2等分する平面上に位置し、かつオリエンテーションフラット5から中央領域33に向かって1mm離れた位置にある。第2端部領域32は、中央領域33から見て、第1端部領域31から反時計回りに90°周方向に回転した方向であって、かつ炭化珪素層20の外縁34から中央領域33に向かって1mm離れた位置にある。炭化珪素層20の厚みは、5μm以上である。第1端部領域31のドーパント密度と中央領域33のドーパント密度との平均値に対する、第1端部領域31のドーパント密度と中央領域33のドーパント密度との差の絶対値の第1比率は、40%以下である。第2端部領域32のドーパント密度と中央領域33のドーパント密度との平均値に対する、第2端部領域32のドーパント密度と中央領域33のドーパント密度との差の絶対値の第2比率は、40%以下である。   (1) A silicon carbide epitaxial substrate 100 according to the present disclosure includes a silicon carbide single crystal substrate 10 and a silicon carbide layer 20. Silicon carbide single crystal substrate 10 includes a first main surface 11. Silicon carbide layer 20 is on first main surface 11. Silicon carbide layer 20 includes a second main surface 30 opposite to surface 14 in contact with silicon carbide single crystal substrate 10. The maximum diameter of the second main surface 30 is 100 mm or more. Linear orientation flat 5 is provided on silicon carbide single crystal substrate 10 and silicon carbide layer 20. Silicon carbide layer 20 has a central region 33, a first end region 31, and a second end region 32. The central region 33 is located 2 μm away from the center 35 of the second main surface 30 toward the first main surface 11 in the direction perpendicular to the second main surface 30. The first end region 31 is located on a plane that bisects the orientation flat 5 in the vertical direction when viewed from the direction perpendicular to the second main surface 30, and is directed from the orientation flat 5 toward the central region 33. 1 mm away. The second end region 32 is a direction rotated 90 ° counterclockwise from the first end region 31 when viewed from the central region 33, and from the outer edge 34 of the silicon carbide layer 20 to the central region 33. 1 mm away from Silicon carbide layer 20 has a thickness of 5 μm or more. The first ratio of the absolute value of the difference between the dopant density of the first end region 31 and the dopant density of the central region 33 with respect to the average value of the dopant density of the first end region 31 and the dopant density of the central region 33 is: 40% or less. The second ratio of the absolute value of the difference between the dopant density of the second end region 32 and the dopant density of the central region 33 with respect to the average value of the dopant density of the second end region 32 and the dopant density of the central region 33 is: 40% or less.

炭化珪素層をエピタキシャル成長により形成する際、炭化珪素単結晶基板を回転させながら炭化珪素層が炭化珪素単結晶基板上に形成される。そのため、炭化珪素単結晶基板上における原料ガス(ドーパントガスも含む)の濃度が均一でない場合であっても、炭化珪素単結晶基板が回転するため、炭化珪素単結晶基板上に形成される炭化珪素層中のドーパント密度は平均化されると考えられる。しかしながら、実際には、ドーパント密度は、炭化珪素層の中央領域よりも外周領域の方が高い傾向にある。   When forming the silicon carbide layer by epitaxial growth, the silicon carbide layer is formed on the silicon carbide single crystal substrate while rotating the silicon carbide single crystal substrate. Therefore, even if the concentration of the source gas (including the dopant gas) on the silicon carbide single crystal substrate is not uniform, the silicon carbide single crystal substrate rotates, so silicon carbide formed on the silicon carbide single crystal substrate. It is believed that the dopant density in the layer is averaged. However, in practice, the dopant density tends to be higher in the outer peripheral region than in the central region of the silicon carbide layer.

発明者らは、炭化珪素層の中央領域よりも外周領域においてドーパント密度が高くなる原因について検討した。その結果、原料ガスの流れの乱れが原因の一つであるとの知見を得た。具体的には、サセプタプレートに設けられている凹部の側面と、当該凹部内に配置される炭化珪素単結晶基板の側面との隙間に、原料ガスが入り込むことにより、原料ガスの流れが乱れていると考えられる。また炭化珪素単結晶基板の厚みが、当該凹部の深さよりも小さいことにより、炭化珪素単結晶基板上を流れる原料ガスの流れが乱れていると考えられる。原料ガスの流れが、炭化珪素単結晶基板の外周付近で乱れることにより、外周領域におけるドーパント密度が、中央領域におけるドーパント密度よりも高くなると考えられる。   The inventors examined the cause of the higher dopant density in the outer peripheral region than in the central region of the silicon carbide layer. As a result, it was found that the disturbance of the flow of the source gas is one of the causes. Specifically, the flow of the source gas is disturbed by the source gas entering the gap between the side surface of the recess provided in the susceptor plate and the side surface of the silicon carbide single crystal substrate disposed in the recess. It is thought that there is. In addition, it is considered that the flow of the source gas flowing on the silicon carbide single crystal substrate is disturbed because the thickness of the silicon carbide single crystal substrate is smaller than the depth of the concave portion. It is considered that the dopant density in the outer peripheral region becomes higher than the dopant density in the central region when the flow of the source gas is disturbed near the outer periphery of the silicon carbide single crystal substrate.

またサセプタプレートの外周角部において電界が集中することも、原因の一つであると考えられる。具体的には、誘導加熱によりサセプタプレートが加熱される際、サセプタプレートの外周角部に電界が集中する。そのため、サセプタプレートの外周角部の温度は、サセプタプレートの他の部分の温度よりも高くなる。そのため、当該外周角部に近い炭化珪素単結晶基板の外周領域の温度は、中央領域の温度よりも高くなる。結果として、外周領域におけるドーパント密度が、中央領域におけるドーパント密度よりも高くなると考えられる。   Further, it is considered that one of the causes is that the electric field concentrates at the outer peripheral corner of the susceptor plate. Specifically, when the susceptor plate is heated by induction heating, the electric field concentrates on the outer peripheral corner of the susceptor plate. Therefore, the temperature of the outer peripheral corner portion of the susceptor plate is higher than the temperature of other portions of the susceptor plate. Therefore, the temperature of the outer peripheral region of the silicon carbide single crystal substrate close to the outer peripheral corner is higher than the temperature of the central region. As a result, the dopant density in the outer peripheral region is considered to be higher than the dopant density in the central region.

上記知見に基づき、発明者らは、サセプタプレートを後述のように構成した。これにより、炭化珪素単結晶基板上における原料ガスの流れの乱れを抑制することができる。また炭化珪素単結晶基板に対するサセプタプレートの外周角部における電界集中の影響を抑制することができる。結果として、中央領域におけるドーパント密度と、外周領域におけるドーパント密度との差を低減することができる。   Based on the above findings, the inventors configured the susceptor plate as described below. Thereby, disturbance of the flow of the source gas on the silicon carbide single crystal substrate can be suppressed. Moreover, the influence of the electric field concentration at the outer peripheral corner of the susceptor plate with respect to the silicon carbide single crystal substrate can be suppressed. As a result, the difference between the dopant density in the central region and the dopant density in the outer peripheral region can be reduced.

(2)上記(1)に係る炭化珪素エピタキシャル基板100において、第1比率は、30%以下であってもよい。   (2) In silicon carbide epitaxial substrate 100 according to (1) above, the first ratio may be 30% or less.

(3)上記(2)に係る炭化珪素エピタキシャル基板100において、第1比率は、20%以下であってもよい。   (3) In silicon carbide epitaxial substrate 100 according to (2) above, the first ratio may be 20% or less.

(4)上記(1)〜(3)のいずれかに係る炭化珪素エピタキシャル基板100において、第2比率は、30%以下であってもよい。   (4) In silicon carbide epitaxial substrate 100 according to any of (1) to (3) above, the second ratio may be 30% or less.

(5)上記(4)に係る炭化珪素エピタキシャル基板100において、第2比率は、20%以下であってもよい。   (5) In silicon carbide epitaxial substrate 100 according to (4) above, the second ratio may be 20% or less.

(6)上記(1)に係る炭化珪素エピタキシャル基板100において、最大径は、150mm以上であってもよい。   (6) In silicon carbide epitaxial substrate 100 according to (1) above, the maximum diameter may be 150 mm or more.

(7)本開示に係る炭化珪素半導体装置300の製造方法は以下の工程を備えている。上記(1)〜(6)のいずれかに係る炭化珪素エピタキシャル基板100が準備される。炭化珪素エピタキシャル基板100が加工される。   (7) A method for manufacturing silicon carbide semiconductor device 300 according to the present disclosure includes the following steps. Silicon carbide epitaxial substrate 100 according to any one of (1) to (6) above is prepared. Silicon carbide epitaxial substrate 100 is processed.

[本開示の実施形態の詳細]
以下、本開示の一実施形態(以下「本実施形態」とも記す)について説明する。ただし本実施形態はこれらに限定されるものではない。
[Details of Embodiment of the Present Disclosure]
Hereinafter, an embodiment of the present disclosure (hereinafter also referred to as “the present embodiment”) will be described. However, this embodiment is not limited to these.

(炭化珪素エピタキシャル基板)
図1〜図4に示されるように、本実施形態に係る炭化珪素エピタキシャル基板100は、炭化珪素単結晶基板10と、炭化珪素層20とを有している。炭化珪素単結晶基板10は、第1主面11と、第1主面11と反対側の第3主面13とを含む。炭化珪素層20は、炭化珪素単結晶基板10と接する第4主面14と、第4主面14と反対側の第2主面30を含む。図1に示されるように、炭化珪素エピタキシャル基板100は、第1方向101に延在するオリエンテーションフラット5を有していてもよい。炭化珪素エピタキシャル基板100は、第2方向102に延在する第2フラット(図示せず)を有していてもよい。第1方向101は、たとえば<11−20>方向である。第2方向102は、たとえば<1−100>方向である。
(Silicon carbide epitaxial substrate)
As shown in FIGS. 1 to 4, silicon carbide epitaxial substrate 100 according to the present embodiment has a silicon carbide single crystal substrate 10 and a silicon carbide layer 20. Silicon carbide single crystal substrate 10 includes a first main surface 11 and a third main surface 13 opposite to the first main surface 11. Silicon carbide layer 20 includes a fourth main surface 14 in contact with silicon carbide single crystal substrate 10 and a second main surface 30 opposite to fourth main surface 14. As shown in FIG. 1, silicon carbide epitaxial substrate 100 may have an orientation flat 5 extending in first direction 101. Silicon carbide epitaxial substrate 100 may have a second flat (not shown) extending in second direction 102. The first direction 101 is, for example, the <11-20> direction. The second direction 102 is, for example, the <1-100> direction.

炭化珪素単結晶基板10(以下「単結晶基板」と略記する場合がある)は、炭化珪素単結晶から構成される。当該炭化珪素単結晶のポリタイプは、たとえば4H−SiCである。4H−SiCは、電子移動度、絶縁破壊電界強度等において他のポリタイプより優れている。炭化珪素単結晶基板10は、たとえば窒素(N)などのn型不純物を含んでいる。炭化珪素単結晶基板10の導電型は、たとえばn型である。第1主面11は、たとえば{0001}面もしくは{0001}面から8°以下傾斜した面である。第1主面11が{0001}面から傾斜している場合、第1主面11の法線の傾斜方向は、たとえば<11−20>方向である。   Silicon carbide single crystal substrate 10 (hereinafter may be abbreviated as “single crystal substrate”) is composed of a silicon carbide single crystal. The polytype of the silicon carbide single crystal is, for example, 4H—SiC. 4H—SiC is superior to other polytypes in terms of electron mobility, dielectric breakdown field strength, and the like. Silicon carbide single crystal substrate 10 contains an n-type impurity such as nitrogen (N), for example. Silicon carbide single crystal substrate 10 has an n-type conductivity, for example. The first major surface 11 is, for example, a surface that is inclined by 8 ° or less from the {0001} plane or the {0001} plane. When the 1st main surface 11 inclines from {0001} surface, the inclination direction of the normal line of the 1st main surface 11 is <11-20> direction, for example.

図3および図4に示されるように、炭化珪素層20は、炭化珪素単結晶基板10上に形成されたエピタキシャル層である。炭化珪素層20は、第1主面11上にある。炭化珪素層20は、第1主面11に接している。炭化珪素層20は、たとえば窒素などのn型不純物を含んでいる。炭化珪素層20の導電型は、たとえばn型である。炭化珪素層20が含むn型不純物の濃度は、炭化珪素単結晶基板10が含むn型不純物の濃度よりも低くてもよい。図1に示されるように、第2主面30の最大径111(直径)は、100mm以上である。最大径111の直径は150mm以上でもよいし、200mm以上でもよいし、250mm以上でもよい。最大径111の上限は特に限定されない。最大径111の上限は、たとえば300mmであってもよい。   As shown in FIGS. 3 and 4, silicon carbide layer 20 is an epitaxial layer formed on silicon carbide single crystal substrate 10. Silicon carbide layer 20 is on first main surface 11. Silicon carbide layer 20 is in contact with first main surface 11. Silicon carbide layer 20 includes an n-type impurity such as nitrogen, for example. Silicon carbide layer 20 has an n conductivity type, for example. The concentration of n-type impurities contained in silicon carbide layer 20 may be lower than the concentration of n-type impurities contained in silicon carbide single crystal substrate 10. As shown in FIG. 1, the maximum diameter 111 (diameter) of the second major surface 30 is 100 mm or more. The diameter of the maximum diameter 111 may be 150 mm or more, 200 mm or more, or 250 mm or more. The upper limit of the maximum diameter 111 is not particularly limited. The upper limit of the maximum diameter 111 may be 300 mm, for example.

第2主面30は、たとえば{0001}面もしくは{0001}面から8°以下傾斜した面であってもよい。具体的には、第2主面30は、(0001)面もしくは(0001)面から8°以下傾斜した面であってもよい。第2主面30の法線の傾斜方向(オフ方向)は、たとえば<11−20>方向であってもよい。{0001}面からの傾斜角(オフ角)は、1°以上であってもよいし、2°以上であってもよい。オフ角は、7°以下であってもよいし、6°以下であってもよい。   Second main surface 30 may be, for example, a {0001} plane or a plane inclined by 8 ° or less from the {0001} plane. Specifically, the second main surface 30 may be a (0001) plane or a plane inclined by 8 ° or less from the (0001) plane. The inclination direction (off direction) of the normal line of second main surface 30 may be, for example, the <11-20> direction. The inclination angle (off angle) from the {0001} plane may be 1 ° or more, or 2 ° or more. The off angle may be 7 ° or less, or 6 ° or less.

図3および図4に示されるように、炭化珪素層20は、バッファ層21と、ドリフト層24とを有している。ドリフト層24が含むn型不純物の濃度は、バッファ層21が含むn型不純物の濃度よりも低くてもよい。ドリフト層24は、第2主面30を構成する。バッファ層21は、第4主面14を構成する。炭化珪素層20の厚み113は、5μm以上である。厚み113は、10μm以上であってもよいし、15μm以上であってもよい。   As shown in FIGS. 3 and 4, silicon carbide layer 20 has a buffer layer 21 and a drift layer 24. The concentration of the n-type impurity included in the drift layer 24 may be lower than the concentration of the n-type impurity included in the buffer layer 21. The drift layer 24 constitutes the second major surface 30. The buffer layer 21 constitutes the fourth major surface 14. Silicon carbide layer 20 has a thickness 113 of 5 μm or more. The thickness 113 may be 10 μm or more, or 15 μm or more.

図2に示されるように、炭化珪素層20および炭化珪素単結晶基板10には、直線状のオリエンテーションフラット5が設けられている。炭化珪素エピタキシャル基板100の外縁34は、円弧部7と、直線状のオリエンテーションフラット5とを含んでいる。円弧部7上における任意の3点により形成される三角形の外接円の中心が、第2主面30の中央35とされてもよい。   As shown in FIG. 2, linear orientation flat 5 is provided on silicon carbide layer 20 and silicon carbide single crystal substrate 10. Outer edge 34 of silicon carbide epitaxial substrate 100 includes arc portion 7 and linear orientation flat 5. The center of a circumscribed circle of a triangle formed by any three points on the arc portion 7 may be the center 35 of the second main surface 30.

図2〜図4に示されるように、炭化珪素層20は、中央領域33と、第1端部領域31と、第2端部領域32、第3端部領域36と、第4端部領域37とを有する。中央領域は33、第2主面30に対して垂直な方向において、第2主面30の中央35から第1主面11に向かって2μm離れた位置(第5位置)にある。言い換えれば、第2主面30に対して垂直な方向において、第5位置から第2主面30までの距離121は2μmである。中央領域33は、たとえば、第2主面30に対して垂直な方向および第2主面30に対して平行な方向の各々において、第5位置から1μm以内の領域である。第2主面30に対して垂直な方向において、第2主面30から中央領域33の上端面までの距離は、たとえば1μmである。   As shown in FIGS. 2 to 4, the silicon carbide layer 20 includes a central region 33, a first end region 31, a second end region 32, a third end region 36, and a fourth end region. 37. The central region 33 is in a position (fifth position) that is 2 μm away from the center 35 of the second main surface 30 toward the first main surface 11 in the direction perpendicular to the second main surface 30. In other words, the distance 121 from the fifth position to the second main surface 30 in the direction perpendicular to the second main surface 30 is 2 μm. The central region 33 is, for example, a region within 1 μm from the fifth position in each of a direction perpendicular to the second main surface 30 and a direction parallel to the second main surface 30. In the direction perpendicular to the second main surface 30, the distance from the second main surface 30 to the upper end surface of the central region 33 is, for example, 1 μm.

図2および図3に示されるように、第1端部領域31は、第2主面30に対して垂直な方向から見て、オリエンテーションフラット5を垂直に2等分する平面3上に位置し、かつオリエンテーションフラット5から中央領域33に向かって1mm離れた位置(第1位置)にある。言い換えれば、第2主面30の径方向において、第1位置からオリエンテーションフラット5までの最短距離122は1mmである。第1位置と、第5位置とは、平面3上にある。平面3は、たとえば第2方向102と平行である。第1端部領域31は、たとえば、第2主面30に対して垂直な方向および第2主面30に対して平行な方向の各々において、第1位置から1μm以内の領域である。第2主面30に対して垂直な方向において、第2主面30から第1端部領域31の上端面までの距離は、たとえば1μmである。   As shown in FIGS. 2 and 3, the first end region 31 is located on the plane 3 that divides the orientation flat 5 into two equal parts when viewed from the direction perpendicular to the second main surface 30. And, it is in a position (first position) 1 mm away from the orientation flat 5 toward the central region 33. In other words, in the radial direction of the second main surface 30, the shortest distance 122 from the first position to the orientation flat 5 is 1 mm. The first position and the fifth position are on the plane 3. The plane 3 is parallel to the second direction 102, for example. The first end region 31 is, for example, a region within 1 μm from the first position in each of a direction perpendicular to the second main surface 30 and a direction parallel to the second main surface 30. In the direction perpendicular to the second main surface 30, the distance from the second main surface 30 to the upper end surface of the first end region 31 is, for example, 1 μm.

図2および図4に示されるように、第2端部領域32は、中央領域33から見て、第1端部領域31から反時計回りに90°周方向に回転した方向であって、かつ炭化珪素層20の外縁34から中央領域33に向かって1mm離れた位置(第2位置)にある。言い換えれば、第2主面30の径方向において、第2位置から外縁34までの最短距離122は1mmである。第5位置と、第2位置とは、平面4上にある。平面4は、たとえば第1方向101と平行である。平面4は、平面3に対して垂直であり、かつ第2主面30に対して垂直である。第2端部領域32は、たとえば、第2主面30に対して垂直な方向および第2主面30に対して平行な方向の各々において、第2位置から1μm以内の領域である。第2主面30に対して垂直な方向において、第2主面30から第2端部領域32の上端面までの距離は、たとえば1μmである。   As shown in FIGS. 2 and 4, the second end region 32 is a direction rotated in the circumferential direction 90 ° counterclockwise from the first end region 31 when viewed from the central region 33, and The silicon carbide layer 20 is located at a position (second position) 1 mm away from the outer edge 34 toward the central region 33. In other words, in the radial direction of the second main surface 30, the shortest distance 122 from the second position to the outer edge 34 is 1 mm. The fifth position and the second position are on the plane 4. The plane 4 is parallel to the first direction 101, for example. The plane 4 is perpendicular to the plane 3 and perpendicular to the second major surface 30. For example, the second end region 32 is a region within 1 μm from the second position in each of a direction perpendicular to the second main surface 30 and a direction parallel to the second main surface 30. In the direction perpendicular to the second main surface 30, the distance from the second main surface 30 to the upper end surface of the second end region 32 is, for example, 1 μm.

図2および図3に示されるように、第3端部領域36は、中央領域33から見て、第1端部領域31と反対側に位置する。第3端部領域36は、中央領域33から見て、第2端部領域32から反時計回りに90°周方向に回転した方向であって、かつ炭化珪素層20の外縁34から中央領域33に向かって1mm離れた位置(第3位置)にある。第3位置と、第5位置と、第1位置とは、平面3上にある。   As shown in FIGS. 2 and 3, the third end region 36 is located on the side opposite to the first end region 31 when viewed from the central region 33. The third end region 36 is a direction rotated 90 ° counterclockwise from the second end region 32 when viewed from the central region 33, and from the outer edge 34 of the silicon carbide layer 20 to the central region 33. It is in the position (3rd position) 1 mm away toward. The third position, the fifth position, and the first position are on the plane 3.

図2および図4に示されるように、第4端部領域37は、中央領域33から見て、第2端部領域32と反対側に位置する。第4端部領域37は、中央領域33から見て、第3端部領域36から反時計回りに90°周方向に回転した方向であって、かつ炭化珪素層20の外縁34から中央領域33に向かって1mm離れた位置(第4位置)にある。第4位置と、第5位置と、第4位置とは、平面4上にある。   As shown in FIGS. 2 and 4, the fourth end region 37 is located on the side opposite to the second end region 32 when viewed from the central region 33. The fourth end region 37 is a direction rotated counterclockwise by 90 ° from the third end region 36 when viewed from the central region 33, and from the outer edge 34 of the silicon carbide layer 20 to the central region 33. It is in the position (4th position) 1 mm away. The fourth position, the fifth position, and the fourth position are on the plane 4.

図3に示されるように、第2主面30の中央35からオリエンテーションフラット5までの距離125は、中央35から円弧部7までの距離126よりも短くてもよい。図4に示されるように、中央35から一方側の円弧部7までの距離123は、中央35から他方側の円弧部7までの距離124と同じあってもよい。   As shown in FIG. 3, the distance 125 from the center 35 of the second main surface 30 to the orientation flat 5 may be shorter than the distance 126 from the center 35 to the arc portion 7. As shown in FIG. 4, the distance 123 from the center 35 to the arc portion 7 on one side may be the same as the distance 124 from the center 35 to the arc portion 7 on the other side.

(ドーパント密度の比率)
炭化珪素層20は、ドーパントとしてたとえば窒素を含有する。本開示に係る炭化珪素エピタキシャル基板100によれば、第1端部領域31のドーパント密度と中央領域33のドーパント密度との平均値に対する、第1端部領域31のドーパント密度と中央領域33のドーパント密度との差の絶対値の比率(第1比率)は、40%以下である。第2端部領域32のドーパント密度と中央領域33のドーパント密度との平均値に対する、第2端部領域32のドーパント密度と中央領域33のドーパント密度との差の絶対値の比率(第2比率)は、40%以下である。第1比率は、35%以下であってもよいし、30%以下であってもよいし、25%以下であってもよいし、20%以下であってもよい。第2比率は、35%以下であってもよいし、30%以下であってもよいし、25%以下であってもよいし、20%以下であってもよい。
(Dopant density ratio)
Silicon carbide layer 20 contains, for example, nitrogen as a dopant. According to the silicon carbide epitaxial substrate 100 according to the present disclosure, the dopant density in the first end region 31 and the dopant in the central region 33 with respect to the average value of the dopant density in the first end region 31 and the dopant density in the central region 33. The ratio of the absolute value of the difference from the density (first ratio) is 40% or less. Ratio of absolute value of difference between dopant density of second end region 32 and central region 33 with respect to average value of dopant density of second end region 32 and dopant density of central region 33 (second ratio) ) Is 40% or less. The first ratio may be 35% or less, 30% or less, 25% or less, or 20% or less. The second ratio may be 35% or less, 30% or less, 25% or less, or 20% or less.

中央領域33のドーパント密度をNdcとし、第1端部領域31のドーパント密度をNde1とし、第2端部領域32のドーパント密度をNde2、第1比率をR1と、第2比率をR2とすると、R1=|Nde1−Ndc|/{(N de1 +N dc )/2}であり、R2=|Nde2−Ndc|/{(N de2 +N dc )/2}である。 The dopant density of the central region 33 and N dc, the dopant density of the first end region 31 and N de1, the dopant density of the second end region 32 and N de2, the first ratio and R1, second When the ratio and R2, R1 = | N de1 -N dc | a / {(N de1 + N dc ) / 2}, R2 = | N de2 -N dc | / with {(N de2 + N dc) / 2} is there.

好ましくは、第3端部領域36のドーパント密度と中央領域33のドーパント密度との平均値に対する、第3端部領域36のドーパント密度と中央領域33のドーパント密度との差の絶対値の比率(第3比率)は、40%以下である。好ましくは、第4端部領域37のドーパント密度と中央領域33のドーパント密度との平均値に対する、第4端部領域37のドーパント密度と中央領域33のドーパント密度との差の絶対値の比率(第4比率)は、40%以下である。第3比率は、35%以下であってもよいし、30%以下であってもよいし、25%以下であってもよいし、20%以下であってもよい。第4比率は、35%以下であってもよいし、30%以下であってもよいし、25%以下であってもよいし、20%以下であってもよい。   Preferably, the ratio of the absolute value of the difference between the dopant density in the third end region 36 and the dopant density in the central region 33 to the average value of the dopant density in the third end region 36 and the dopant density in the central region 33 ( The third ratio) is 40% or less. Preferably, the ratio of the absolute value of the difference between the dopant density of the fourth end region 37 and the dopant density of the central region 33 to the average value of the dopant density of the fourth end region 37 and the dopant density of the central region 33 ( The fourth ratio) is 40% or less. The third ratio may be 35% or less, 30% or less, 25% or less, or 20% or less. The fourth ratio may be 35% or less, 30% or less, 25% or less, or 20% or less.

中央領域33のドーパント密度をNdcとし、第3端部領域36のドーパント密度をNde3とし、第4端部領域37のドーパント密度をNde4、第3比率をR3と、第4比率をR4とすると、R3=|Nde3−Ndc|/{(N de3 +N dc )/2}であり、R4=|Nde4−Ndc|/{(N de4 +N dc )/2}である。 The dopant density of the central region 33 and N dc, the dopant density of the third end region 36 and N de3, the dopant density of the fourth end region 37 and N de4, the third ratio and R3, fourth When the ratio of the R4, R3 = | N de3 -N dc | a / {(N de3 + N dc ) / 2}, R4 = | N de4 -N dc | / with {(N de4 + N dc) / 2} is there.

次に、ドーパント密度の測定方法について説明する。各領域におけるドーパント密度は、たとえばSIMS(Secondary Ion Mass Spectrometry)により測定することができる。SIMSとしては、たとえばCameca社製IMS7fを使用することができる。たとえば、一次イオンO 、一次イオンエネルギー8keVという測定条件を用いることができる。Next, a method for measuring the dopant density will be described. The dopant density in each region can be measured by, for example, SIMS (Secondary Ion Mass Spectrometry). As SIMS, IMS7f by Cameca can be used, for example. For example, the measurement conditions of primary ion O 2 + and primary ion energy 8 keV can be used.

(成膜装置)
次に、本実施形態に係る炭化珪素エピタキシャル基板100の製造方法で使用される製造装置200の構成について説明する。
(Deposition system)
Next, the configuration of manufacturing apparatus 200 used in the method for manufacturing silicon carbide epitaxial substrate 100 according to the present embodiment will be described.

図5に示されるように、製造装置200は、たとえばホットウォール方式のCVD(Chemical Vapor Deposition)装置である。製造装置200は、発熱体203、石英管204、断熱材205、誘導加熱コイル206および予備加熱機構211を主に有する。発熱体203に取り囲まれた空洞は、反応室201である。反応室201には、炭化珪素単結晶基板10を保持するサセプタプレート210が設けられている。サセプタプレート210は自転可能である。炭化珪素単結晶基板10は、第1主面11を上にして、サセプタプレート210に載せられる。   As shown in FIG. 5, the manufacturing apparatus 200 is, for example, a hot wall type CVD (Chemical Vapor Deposition) apparatus. The manufacturing apparatus 200 mainly includes a heating element 203, a quartz tube 204, a heat insulating material 205, an induction heating coil 206, and a preheating mechanism 211. A cavity surrounded by the heating element 203 is a reaction chamber 201. Reaction chamber 201 is provided with a susceptor plate 210 that holds silicon carbide single crystal substrate 10. The susceptor plate 210 can rotate. Silicon carbide single crystal substrate 10 is placed on susceptor plate 210 with first main surface 11 facing up.

発熱体203は、たとえば黒鉛製である。誘導加熱コイル206は、石英管204の外周に沿って巻回されている。誘導加熱コイル206に所定の交流電流を供給することにより、発熱体203が誘導加熱される。これにより反応室201が加熱される。   The heating element 203 is made of, for example, graphite. The induction heating coil 206 is wound along the outer periphery of the quartz tube 204. By supplying a predetermined alternating current to the induction heating coil 206, the heating element 203 is induction heated. Thereby, the reaction chamber 201 is heated.

製造装置200は、ガス導入口207およびガス排気口208をさらに有する。ガス排気口208は、図示しない排気ポンプに接続されている。図5中の矢印は、ガスの流れを示している。キャリアガス、原料ガスおよびドーピングガスは、ガス導入口207から反応室201に導入され、ガス排気口208から排気される。反応室201内の圧力は、ガスの供給量と、ガスの排気量とのバランスによって調整される。   The manufacturing apparatus 200 further includes a gas introduction port 207 and a gas exhaust port 208. The gas exhaust port 208 is connected to an exhaust pump (not shown). The arrows in FIG. 5 indicate the gas flow. Carrier gas, source gas and doping gas are introduced into the reaction chamber 201 through the gas inlet 207 and exhausted through the gas outlet 208. The pressure in the reaction chamber 201 is adjusted by the balance between the gas supply amount and the gas exhaust amount.

通常、サセプタプレート210および単結晶基板10は、反応室201の軸方向において、略中央に配置されている。図5に示されるように、本開示では、サセプタプレート210および単結晶基板10が、反応室201の中央よりも下流側、すなわちガス排気口208側に配置されていてもよい。原料ガスが単結晶基板10に到達するまでに、原料ガスの分解反応を十分に進行させるためである。これにより単結晶基板10の面内においてC/Si比の分布が均一になることが期待される。   Usually, the susceptor plate 210 and the single crystal substrate 10 are arranged at substantially the center in the axial direction of the reaction chamber 201. As shown in FIG. 5, in the present disclosure, the susceptor plate 210 and the single crystal substrate 10 may be disposed downstream of the center of the reaction chamber 201, that is, on the gas exhaust port 208 side. This is because the decomposition reaction of the source gas sufficiently proceeds until the source gas reaches the single crystal substrate 10. This is expected to make the C / Si ratio distribution uniform in the plane of the single crystal substrate 10.

(回転機構)
図6に示されるように、製造装置200は、MFC(Mass Flow Controller)53と、ガス供給源54とをさらに有していてもよい。発熱体203には、凹部68が設けられている。凹部68は、底面62と側面67とにより構成されている。底面62には、ガス噴出孔63が設けられている。ガス噴出孔63は、発熱体203に設けられた流路64と連通している。ガス供給源54は、流路64に対して、水素などのガスを供給可能に構成されている。ガス供給源54と流路64との間には、MFC53が設けられている。MFC53は、ガス供給源54から流路64に対して供給されるガスの流量を制御可能に構成されている。ガス供給源54は、たとえば水素またはアルゴンなどの不活性ガスを供給可能なガスボンベである。サセプタプレート210には、凹部73が設けられている。凹部73は、底面71と側面66とにより構成されている。凹部73内に、炭化珪素単結晶基板10が配置可能である。
(Rotating mechanism)
As illustrated in FIG. 6, the manufacturing apparatus 200 may further include an MFC (Mass Flow Controller) 53 and a gas supply source 54. The heating element 203 is provided with a recess 68. The recess 68 includes a bottom surface 62 and a side surface 67. A gas ejection hole 63 is provided on the bottom surface 62. The gas ejection hole 63 communicates with a flow path 64 provided in the heating element 203. The gas supply source 54 is configured to be able to supply a gas such as hydrogen to the flow path 64. An MFC 53 is provided between the gas supply source 54 and the flow path 64. The MFC 53 is configured to be able to control the flow rate of the gas supplied from the gas supply source 54 to the flow path 64. The gas supply source 54 is a gas cylinder capable of supplying an inert gas such as hydrogen or argon. The susceptor plate 210 is provided with a recess 73. The recess 73 includes a bottom surface 71 and a side surface 66. Silicon carbide single crystal substrate 10 can be arranged in recess 73.

図7に示されるように、底面62には、複数のガス噴出孔63が設けられている。底面62に対して垂直な方向から見て、ガス噴出孔63は、たとえば0°、90°、180°および270°の位置に設けられていてもよい。複数のガス噴出孔63の各々は、サセプタプレート210の底面61の周方向に沿って、ガスを噴出可能に構成されている。底面62に対して平行な方向から見て(図6の視野において)、ガス噴出孔63から噴出されるガスの方向は、底面61に対して傾斜していてもよい。図6および図7において、矢印の方向は、ガスの流れの方向を示している。ガスが底面61に噴射されることにより、サセプタプレート210が浮き上がり、炭化珪素単結晶基板10の周方向103に回転する。サセプタプレート210の底面61が凹部68の底面62から離間し、かつサセプタプレート210の外側面65が凹部68の側面67から離間した状態で、サセプタプレート210は周方向103に回転する。   As shown in FIG. 7, the bottom surface 62 is provided with a plurality of gas ejection holes 63. When viewed from the direction perpendicular to the bottom surface 62, the gas ejection holes 63 may be provided at positions of 0 °, 90 °, 180 °, and 270 °, for example. Each of the plurality of gas ejection holes 63 is configured to eject gas along the circumferential direction of the bottom surface 61 of the susceptor plate 210. When viewed from a direction parallel to the bottom surface 62 (in the visual field of FIG. 6), the direction of the gas ejected from the gas ejection holes 63 may be inclined with respect to the bottom surface 61. 6 and 7, the direction of the arrow indicates the direction of gas flow. By injecting gas onto bottom surface 61, susceptor plate 210 floats and rotates in circumferential direction 103 of silicon carbide single crystal substrate 10. The susceptor plate 210 rotates in the circumferential direction 103 while the bottom surface 61 of the susceptor plate 210 is separated from the bottom surface 62 of the recess 68 and the outer surface 65 of the susceptor plate 210 is separated from the side surface 67 of the recess 68.

(炭化珪素単結晶基板の外縁と凹部の側面との距離)
図6および図8に示されるように、サセプタプレート210に設けられた凹部73の側面66は、平面視において直線状の第1部分69と、平面視において曲線状の第2部分70とにより構成されている。第1部分69は、炭化珪素単結晶基板10のオリエンテーションフラット5に対面する部分である。第2部分70は、炭化珪素単結晶基板10の円弧部7に対面する部分である。サセプタプレート210の底面61に平行な方向において、第1部分69と、オリエンテーションフラット5との距離112は、1mm以下である。同様に、底面61に平行な方向において、第2部分70と、円弧部7との距離116は、1mm以下である。好ましくは、炭化珪素単結晶基板10の外縁34の全周囲において、外縁34と、側面66との距離は、1mm以下である。外縁34と側面66との距離を1mm以下程度に短くすることにより、原料ガスが外縁34と側面66との間に入りこみ、原料ガスの流れが乱されることを抑制することができる。結果として、炭化珪素単結晶基板10の中央領域よりも外周領域に多くの窒素がドーピングされることを抑制することができる。
(Distance between outer edge of silicon carbide single crystal substrate and side surface of recess)
As shown in FIGS. 6 and 8, the side surface 66 of the recess 73 provided in the susceptor plate 210 includes a first portion 69 that is linear in a plan view and a second portion 70 that is curved in a plan view. Has been. First portion 69 is a portion that faces orientation flat 5 of silicon carbide single crystal substrate 10. Second portion 70 is a portion facing arc portion 7 of silicon carbide single crystal substrate 10. In a direction parallel to the bottom surface 61 of the susceptor plate 210, the distance 112 between the first portion 69 and the orientation flat 5 is 1 mm or less. Similarly, in the direction parallel to the bottom surface 61, the distance 116 between the second portion 70 and the arc portion 7 is 1 mm or less. Preferably, the distance between outer edge 34 and side surface 66 is 1 mm or less around the entire periphery of outer edge 34 of silicon carbide single crystal substrate 10. By shortening the distance between the outer edge 34 and the side surface 66 to about 1 mm or less, it is possible to prevent the source gas from entering between the outer edge 34 and the side surface 66 and disturbing the flow of the source gas. As a result, it is possible to suppress doping of more nitrogen in the outer peripheral region than in the central region of silicon carbide single crystal substrate 10.

(サセプタプレートの外側面と凹部の側面との距離)
発熱体203およびサセプタプレート210は、誘導加熱コイル206を用いて加熱される。サセプタプレート210の外周角部74の温度は、外周角部74以外のサセプタプレート210の部分の温度よりも高くなる。図6に示されるように、サセプタプレート210の外周角部74は、外側面65と平坦部72との接点である。サセプタプレート210において、外周角部74の温度が最も高い。そのため、外周角部74と炭化珪素単結晶基板10との距離が短いと、炭化珪素単結晶基板10の外周領域の温度が中央領域の温度よりも高くなる。結果として、炭化珪素単結晶基板10の中央領域よりも外周領域に多くの窒素がドーピングされる。そのため、炭化珪素単結晶基板10と、サセプタプレート210の外周角部74との距離は長い方が望ましい。
(Distance between the outer surface of the susceptor plate and the side surface of the recess)
Heating element 203 and susceptor plate 210 are heated using induction heating coil 206. The temperature of the outer peripheral corner portion 74 of the susceptor plate 210 is higher than the temperature of the portion of the susceptor plate 210 other than the outer peripheral corner portion 74. As shown in FIG. 6, the outer peripheral corner portion 74 of the susceptor plate 210 is a contact point between the outer surface 65 and the flat portion 72. In the susceptor plate 210, the temperature of the outer peripheral corner portion 74 is the highest. Therefore, when the distance between outer peripheral corner portion 74 and silicon carbide single crystal substrate 10 is short, the temperature of the outer peripheral region of silicon carbide single crystal substrate 10 becomes higher than the temperature of the central region. As a result, more nitrogen is doped in the outer peripheral region than in the central region of silicon carbide single crystal substrate 10. Therefore, it is desirable that the distance between silicon carbide single crystal substrate 10 and outer peripheral corner portion 74 of susceptor plate 210 is longer.

具体的には、底面61に平行な方向において、サセプタプレート210に設けられた凹部73の側面66と、サセプタプレート210の外周角部74との間の距離119は、たとえば20mm以上である(図6および図8参照)。言い換えれば、サセプタプレート210の平坦部72の幅が20mm以上である。図8に示されるように、径方向において、第1部分69と外周角部74との距離119が20mm以上であってもよい。同様に、径方向において、第2部分70と外周角部74との距離117が20mm以上であってもよい。好ましくは、サセプタプレート210の全周囲において、平坦部72の幅が20mm以上である。   Specifically, in a direction parallel to the bottom surface 61, a distance 119 between the side surface 66 of the recess 73 provided in the susceptor plate 210 and the outer peripheral corner portion 74 of the susceptor plate 210 is, for example, 20 mm or more (see FIG. 6 and FIG. 8). In other words, the width of the flat portion 72 of the susceptor plate 210 is 20 mm or more. As shown in FIG. 8, the distance 119 between the first portion 69 and the outer peripheral corner portion 74 may be 20 mm or more in the radial direction. Similarly, in the radial direction, the distance 117 between the second portion 70 and the outer peripheral corner portion 74 may be 20 mm or more. Preferably, the width of the flat portion 72 is 20 mm or more around the entire periphery of the susceptor plate 210.

図9に示されるように、サセプタプレート210には、複数の凹部73が設けられていてもよい。凹部73の数は、特に限定されないが、たとえば3個である。凹部73の側面66の第1部分69は、対面する外側面65の接線と平行であってもよい。第1部分69はサセプタプレート210の外側面65側に位置し、第2部分70はサセプタプレート210の中央側に位置していてもよい。好ましくは、底面61に平行な方向において、2つの凹部73の間の距離118は、20mm以上である。好ましくは、底面61に平行な方向において、第1部分69と外側面65との間の距離119は、20mm以上である。   As shown in FIG. 9, the susceptor plate 210 may be provided with a plurality of recesses 73. Although the number of the recessed parts 73 is not specifically limited, For example, it is three. The first portion 69 of the side surface 66 of the recess 73 may be parallel to the tangent line of the outer surface 65 that faces the concave portion 73. The first portion 69 may be located on the outer surface 65 side of the susceptor plate 210, and the second portion 70 may be located on the center side of the susceptor plate 210. Preferably, in the direction parallel to the bottom surface 61, the distance 118 between the two recesses 73 is 20 mm or more. Preferably, in a direction parallel to the bottom surface 61, the distance 119 between the first portion 69 and the outer surface 65 is 20 mm or more.

(炭化珪素単結晶基板の表面とサセプタプレートの平坦部との距離)
炭化珪素単結晶基板10の厚みが、サセプタプレート210に設けられた凹部73の深さ115よりも小さいと、炭化珪素単結晶基板10上における原料ガスの流れが乱される。そのため、炭化珪素単結晶基板10の厚みは、凹部73の深さ115よりも大きいことが望ましい。つまり、第1主面11に対して垂直な方向において、平坦部72は、第1主面11と第3主面13との間に位置する。具体的には、第1主面11に対して垂直な方向において、第1主面11と平坦部72との間の距離114は、たとえば100μm以下である。たとえば、凹部73の深さ115が300μmであり、かつ炭化珪素単結晶基板10の厚みが350μmである場合、距離114は50μmである。これにより、炭化珪素単結晶基板上において原料ガスの流れが乱されることを効果的に抑制することができる。
(Distance between the surface of the silicon carbide single crystal substrate and the flat portion of the susceptor plate)
When the thickness of silicon carbide single crystal substrate 10 is smaller than depth 115 of recess 73 provided in susceptor plate 210, the flow of the source gas on silicon carbide single crystal substrate 10 is disturbed. Therefore, the thickness of silicon carbide single crystal substrate 10 is desirably larger than depth 115 of recess 73. That is, the flat portion 72 is located between the first main surface 11 and the third main surface 13 in the direction perpendicular to the first main surface 11. Specifically, the distance 114 between the first main surface 11 and the flat portion 72 in the direction perpendicular to the first main surface 11 is, for example, 100 μm or less. For example, when depth 115 of recess 73 is 300 μm and thickness of silicon carbide single crystal substrate 10 is 350 μm, distance 114 is 50 μm. Thereby, it can suppress effectively that the flow of source gas is disturbed on a silicon carbide single crystal substrate.

(予備加熱機構)
ドーパントガスであるアンモニアガスは、反応室201に供給される前に、十分に加熱し、予め熱分解させておくことが望ましい。これにより炭化珪素層20において、窒素(ドーパント)密度の面内均一性が向上することが期待できる。図5に示されるように、反応室201の上流側に予備加熱機構211が設けられている。予備加熱機構211において、アンモニアガスを事前に加熱することができる。予備加熱機構211は、たとえば1300℃以上に加熱された部屋を備えている。アンモニアガスは、予備加熱機構211の内部を通過する際、十分に熱分解され、その後反応室201へと供給される。こうした構成により、ガスの流れに大きな乱れを生じさせることなく、アンモニアガスの熱分解を行うことができる。
(Preheating mechanism)
It is desirable that ammonia gas, which is a dopant gas, be sufficiently heated and thermally decomposed in advance before being supplied to the reaction chamber 201. Thereby, in the silicon carbide layer 20, it can be expected that the in-plane uniformity of the nitrogen (dopant) density is improved. As shown in FIG. 5, a preheating mechanism 211 is provided on the upstream side of the reaction chamber 201. In the preheating mechanism 211, the ammonia gas can be heated in advance. The preheating mechanism 211 includes a room heated to, for example, 1300 ° C. or higher. The ammonia gas is sufficiently thermally decomposed when passing through the inside of the preheating mechanism 211 and then supplied to the reaction chamber 201. With such a configuration, ammonia gas can be thermally decomposed without causing a large disturbance in the gas flow.

予備加熱機構211の内壁面の温度は、より好ましくは1350℃以上である。アンモニアガスの熱分解を促進するためである。また熱効率を考慮すると、予備加熱機構211の内壁面の温度は、好ましくは1600℃以下である。予備加熱機構211は、反応室201と一体となっていてもよいし、別体であってもよい。また予備加熱機構211の内部を通過させるガスは、アンモニアガスのみでもよいし、その他のガスを含んでいてもよい。たとえば原料ガス全体を予備加熱機構211の内部を通過させてもよい。   The temperature of the inner wall surface of the preheating mechanism 211 is more preferably 1350 ° C. or higher. This is to promote thermal decomposition of ammonia gas. In consideration of thermal efficiency, the temperature of the inner wall surface of the preheating mechanism 211 is preferably 1600 ° C. or lower. The preheating mechanism 211 may be integrated with the reaction chamber 201 or may be a separate body. Further, the gas passing through the inside of the preheating mechanism 211 may be only ammonia gas or may contain other gases. For example, the entire source gas may be passed through the preheating mechanism 211.

(炭化珪素エピタキシャル基板の製造方法)
次に、本実施形態に係る炭化珪素エピタキシャル基板の製造方法について説明する。
(Method for producing silicon carbide epitaxial substrate)
Next, a method for manufacturing the silicon carbide epitaxial substrate according to this embodiment will be described.

まず、たとえば昇華法により、ポリタイプ6Hの炭化珪素単結晶が製造される。次に、たとえばワイヤーソーによって、炭化珪素単結晶をスライスすることにより、炭化珪素単結晶基板10が準備される。炭化珪素単結晶基板10は、第1主面11と、第1主面11と反対側の第3主面13とを有する。第1主面11は、たとえば{0001}面から8°以下傾斜した面である。図5および図6に示されるように、炭化珪素単結晶基板10は、第1主面11がサセプタプレート210から露出するように、サセプタプレート210の凹部73に配置される。具体的には、第1主面11に対して垂直な方向において、平坦部72が、第1主面11と第3主面13との間に位置するように、炭化珪素単結晶基板10が凹部73に配置される。第1主面11に対して垂直な方向において、第1主面11と平坦部72との間の距離114は、たとえば100μm以下である。次に、前述した製造装置200を用いて、炭化珪素単結晶基板10上に炭化珪素層20がエピタキシャル成長によって形成される。   First, a polytype 6H silicon carbide single crystal is manufactured by, for example, a sublimation method. Next, silicon carbide single crystal substrate 10 is prepared by slicing the silicon carbide single crystal with, for example, a wire saw. Silicon carbide single crystal substrate 10 has a first main surface 11 and a third main surface 13 opposite to first main surface 11. The first main surface 11 is a surface inclined by, for example, 8 ° or less from the {0001} plane. As shown in FIGS. 5 and 6, silicon carbide single crystal substrate 10 is arranged in recess 73 of susceptor plate 210 such that first main surface 11 is exposed from susceptor plate 210. Specifically, silicon carbide single crystal substrate 10 is arranged such that flat portion 72 is located between first main surface 11 and third main surface 13 in the direction perpendicular to first main surface 11. Arranged in the recess 73. In a direction perpendicular to the first main surface 11, the distance 114 between the first main surface 11 and the flat portion 72 is, for example, 100 μm or less. Next, silicon carbide layer 20 is formed by epitaxial growth on silicon carbide single crystal substrate 10 using manufacturing apparatus 200 described above.

たとえば反応室201の圧力が大気圧から1×10-6Pa程度に低減された後、炭化珪素単結晶基板10の昇温が開始される。昇温の途中において、キャリアガスである水素(H2)ガスが、反応室201に導入される。For example, after the pressure in the reaction chamber 201 is reduced from atmospheric pressure to about 1 × 10 −6 Pa, the temperature rise of the silicon carbide single crystal substrate 10 is started. During the temperature increase, hydrogen (H 2 ) gas that is a carrier gas is introduced into the reaction chamber 201.

反応室201内の温度がたとえば1600℃程度となった後、原料ガスおよびドーピングガスが反応室201に導入される。原料ガスは、Si源ガスおよびC源ガスを含む。Si源ガスとして、たとえばシラン(SiH4)ガス用いることができる。C源ガスとして、たとえばプロパン(C38)ガスを用いることができる。シランガスの流量およびプロパンガスの流量は、たとえば46sccmおよび14sccmである。水素に対するシランガスの体積比率は、たとえば0.04%である。原料ガスのC/Si比は、たとえば0.9である。After the temperature in the reaction chamber 201 reaches, for example, about 1600 ° C., the source gas and the doping gas are introduced into the reaction chamber 201. The source gas includes a Si source gas and a C source gas. For example, silane (SiH 4 ) gas can be used as the Si source gas. As the C source gas, for example, propane (C 3 H 8 ) gas can be used. The flow rate of silane gas and the flow rate of propane gas are, for example, 46 sccm and 14 sccm. The volume ratio of silane gas to hydrogen is, for example, 0.04%. The C / Si ratio of the source gas is, for example, 0.9.

ドーピングガスとして、たとえばアンモニア(NH3)ガスが用いられる。アンモニアガスは、三重結合を有する窒素ガスに比べて熱分解されやすい。アンモニアガスを用いることにより、キャリア濃度の面内均一性の向上が期待できる。水素ガスに対するアンモニアガスの濃度は、たとえば1ppmである。アンモニアガスは、反応室201に導入される前に、予備加熱機構211で、予め熱分解させておくことが望ましい。予備加熱機構211により、アンモニアガスは、たとえば1300℃以上に加熱される。As the doping gas, for example, ammonia (NH 3 ) gas is used. Ammonia gas is more easily pyrolyzed than nitrogen gas having a triple bond. By using ammonia gas, improvement in the in-plane uniformity of the carrier concentration can be expected. The concentration of ammonia gas relative to hydrogen gas is, for example, 1 ppm. Before the ammonia gas is introduced into the reaction chamber 201, it is desirable that it be thermally decomposed in advance by the preheating mechanism 211. The ammonia gas is heated to, for example, 1300 ° C. or more by the preheating mechanism 211.

炭化珪素単結晶基板10が1600℃程度に加熱された状態で、キャリアガス、原料ガスおよびドーピングガスが反応室201に導入されることで、炭化珪素単結晶基板10上に炭化珪素層20がエピタキシャル成長により形成される。炭化珪素層20がエピタキシャル成長している間、サセプタプレート210は回転軸212(図5参照)の周りを回転している。サセプタプレート210の平均回転数は、たとえば20rpmである。以上により、炭化珪素単結晶基板10上に炭化珪素層20がエピタキシャル成長によって形成される。   The silicon carbide layer 20 is epitaxially grown on the silicon carbide single crystal substrate 10 by introducing the carrier gas, the source gas and the doping gas into the reaction chamber 201 in a state where the silicon carbide single crystal substrate 10 is heated to about 1600 ° C. It is formed by. While the silicon carbide layer 20 is epitaxially grown, the susceptor plate 210 rotates around the rotation shaft 212 (see FIG. 5). The average rotational speed of the susceptor plate 210 is, for example, 20 rpm. Thus, silicon carbide layer 20 is formed on silicon carbide single crystal substrate 10 by epitaxial growth.

(炭化珪素半導体装置の製造方法)
次に、本実施形態に係る炭化珪素半導体装置300の製造方法について説明する。
(Method for manufacturing silicon carbide semiconductor device)
Next, a method for manufacturing the silicon carbide semiconductor device 300 according to this embodiment will be described.

本実施形態に係る炭化珪素半導体装置の製造方法は、エピタキシャル基板準備工程(S10:図10)と、基板加工工程(S20:図10)とを主に有する。   The method for manufacturing a silicon carbide semiconductor device according to the present embodiment mainly includes an epitaxial substrate preparation step (S10: FIG. 10) and a substrate processing step (S20: FIG. 10).

まず、エピタキシャル基板準備工程(S10:図10)が実施される。具体的には、前述した炭化珪素エピタキシャル基板の製造方法によって、炭化珪素エピタキシャル基板100が準備される(図1参照)。   First, an epitaxial substrate preparation step (S10: FIG. 10) is performed. Specifically, silicon carbide epitaxial substrate 100 is prepared by the above-described method for manufacturing a silicon carbide epitaxial substrate (see FIG. 1).

次に、基板加工工程(S20:図10)が実施される。具体的には、炭化珪素エピタキシャル基板を加工することにより、炭化珪素半導体装置が製造される。「加工」には、たとえば、イオン注入、熱処理、エッチング、酸化膜形成、電極形成、ダイシング等の各種加工が含まれる。すなわち基板加工ステップは、イオン注入、熱処理、エッチング、酸化膜形成、電極形成およびダイシングのうち、少なくともいずれかの加工を含むものであってもよい。   Next, a substrate processing step (S20: FIG. 10) is performed. Specifically, a silicon carbide semiconductor device is manufactured by processing a silicon carbide epitaxial substrate. “Processing” includes, for example, various processes such as ion implantation, heat treatment, etching, oxide film formation, electrode formation, and dicing. That is, the substrate processing step may include at least one of ion implantation, heat treatment, etching, oxide film formation, electrode formation, and dicing.

以下では、炭化珪素半導体装置の一例としてのMOSFET(Metal Oxide Semiconductor Field Effect Transistor)の製造方法を説明する。基板加工工程(S20:図10)は、イオン注入工程(S21:図10)、酸化膜形成工程(S22:図10)、電極形成工程(S23:図10)およびダイシング工程(S24:図10)を含む。   Below, the manufacturing method of MOSFET (Metal Oxide Semiconductor Field Effect Transistor) as an example of a silicon carbide semiconductor device is demonstrated. The substrate processing step (S20: FIG. 10) includes an ion implantation step (S21: FIG. 10), an oxide film formation step (S22: FIG. 10), an electrode formation step (S23: FIG. 10), and a dicing step (S24: FIG. 10). including.

まず、イオン注入工程(S21:図10)が実施される。開口部を有するマスク(図示せず)が形成された第2主面30に対して、たとえばアルミニウム(Al)等のp型不純物が注入される。これにより、p型の導電型を有するボディ領域132が形成される。次に、ボディ領域132内の所定位置に、たとえばリン(P)等のn型不純物が注入される。これにより、n型の導電型を有するソース領域133が形成される。次に、アルミニウム等のp型不純物がソース領域133内の所定位置に注入される。これにより、p型の導電型を有するコンタクト領域134が形成される(図11参照)。   First, an ion implantation step (S21: FIG. 10) is performed. A p-type impurity such as aluminum (Al) is implanted into second main surface 30 on which a mask (not shown) having an opening is formed. Thereby, body region 132 having p-type conductivity is formed. Next, an n-type impurity such as phosphorus (P) is implanted into a predetermined position in body region 132. Thereby, a source region 133 having n-type conductivity is formed. Next, a p-type impurity such as aluminum is implanted into a predetermined position in the source region 133. As a result, a contact region 134 having a p-type conductivity is formed (see FIG. 11).

炭化珪素層20において、ボディ領域132、ソース領域133およびコンタクト領域134以外の部分は、ドリフト領域131となる。ソース領域133は、ボディ領域132によってドリフト領域131から隔てられている。イオン注入は、炭化珪素エピタキシャル基板100を300℃以上600℃以下程度に加熱して行われてもよい。イオン注入の後、炭化珪素エピタキシャル基板100に対して活性化アニールが行われる。活性化アニールにより、炭化珪素層20に注入された不純物が活性化し、各領域においてキャリアが生成される。活性化アニールの雰囲気は、たとえばアルゴン(Ar)雰囲気でもよい。活性化アニールの温度は、たとえば1800℃程度でもよい。活性化アニールの時間は、たとえば30分程度でもよい。   In silicon carbide layer 20, portions other than body region 132, source region 133, and contact region 134 serve as drift region 131. Source region 133 is separated from drift region 131 by body region 132. Ion implantation may be performed by heating silicon carbide epitaxial substrate 100 to about 300 ° C. or more and 600 ° C. or less. After the ion implantation, activation annealing is performed on silicon carbide epitaxial substrate 100. By the activation annealing, the impurities injected into the silicon carbide layer 20 are activated, and carriers are generated in each region. The atmosphere of activation annealing may be, for example, an argon (Ar) atmosphere. The activation annealing temperature may be about 1800 ° C., for example. The activation annealing time may be about 30 minutes, for example.

次に、酸化膜形成工程(S22:図10)が実施される。たとえば炭化珪素エピタキシャル基板100が酸素を含む雰囲気中において加熱されることにより、第2主面30上に酸化膜136が形成される(図12参照)。酸化膜136は、たとえば二酸化珪素(SiO2)等から構成される。酸化膜136は、ゲート絶縁膜として機能する。熱酸化処理の温度は、たとえば1300℃程度でもよい。熱酸化処理の時間は、たとえば30分程度でもよい。Next, an oxide film forming step (S22: FIG. 10) is performed. For example, silicon carbide epitaxial substrate 100 is heated in an atmosphere containing oxygen, whereby oxide film 136 is formed on second main surface 30 (see FIG. 12). Oxide film 136 is made of, for example, silicon dioxide (SiO 2 ). The oxide film 136 functions as a gate insulating film. The temperature of the thermal oxidation treatment may be about 1300 ° C., for example. The thermal oxidation treatment time may be about 30 minutes, for example.

酸化膜136が形成された後、さらに窒素雰囲気中で熱処理が行なわれてもよい。たとえば、一酸化窒素(NO)、亜酸化窒素(N2O)等の雰囲気中、1100℃程度で1時間程度、熱処理が実施されてもよい。さらにその後、アルゴン雰囲気中で熱処理が行なわれてもよい。たとえば、アルゴン雰囲気中、1100〜1500℃程度で、1時間程度、熱処理が行われてもよい。After the oxide film 136 is formed, heat treatment may be performed in a nitrogen atmosphere. For example, the heat treatment may be performed at about 1100 ° C. for about 1 hour in an atmosphere such as nitric oxide (NO) or nitrous oxide (N 2 O). Thereafter, heat treatment may be performed in an argon atmosphere. For example, the heat treatment may be performed in an argon atmosphere at about 1100 to 1500 ° C. for about 1 hour.

次に、電極形成工程(S23:図10)が実施される。第1電極141は、酸化膜136上に形成される。第1電極141は、ゲート電極として機能する。第1電極141は、たとえばCVD法により形成される。第1電極141は、たとえば不純物を含有し導電性を有するポリシリコン等から構成される。第1電極141は、ソース領域133およびボディ領域132に対面する位置に形成される。   Next, an electrode formation step (S23: FIG. 10) is performed. The first electrode 141 is formed on the oxide film 136. The first electrode 141 functions as a gate electrode. The first electrode 141 is formed by, for example, a CVD method. The first electrode 141 is made of, for example, polysilicon containing impurities and having conductivity. The first electrode 141 is formed at a position facing the source region 133 and the body region 132.

次に、第1電極141を覆う層間絶縁膜137が形成される。層間絶縁膜137は、たとえばCVD法により形成される。層間絶縁膜137は、たとえば二酸化珪素等から構成される。層間絶縁膜137は、第1電極141と酸化膜136とに接するように形成される。次に、所定位置の酸化膜136および層間絶縁膜137がエッチングによって除去される。これにより、ソース領域133およびコンタクト領域134が、酸化膜136から露出する。   Next, an interlayer insulating film 137 that covers the first electrode 141 is formed. Interlayer insulating film 137 is formed by, for example, a CVD method. Interlayer insulating film 137 is made of, for example, silicon dioxide. The interlayer insulating film 137 is formed so as to be in contact with the first electrode 141 and the oxide film 136. Next, the oxide film 136 and the interlayer insulating film 137 at predetermined positions are removed by etching. As a result, the source region 133 and the contact region 134 are exposed from the oxide film 136.

たとえばスパッタリング法により当該露出部に第2電極142が形成される。第2電極142はソース電極として機能する。第2電極142は、たとえばチタン、アルミニウムおよびシリコン等から構成される。第2電極142が形成された後、第2電極142と炭化珪素エピタキシャル基板100が、たとえば900〜1100℃程度の温度で加熱される。これにより、第2電極142と炭化珪素エピタキシャル基板100とがオーミック接触するようになる。次に、第2電極142に接するように、配線層138が形成される。配線層138は、たとえばアルミニウムを含む材料から構成される。   For example, the second electrode 142 is formed on the exposed portion by a sputtering method. The second electrode 142 functions as a source electrode. Second electrode 142 is made of, for example, titanium, aluminum, silicon, or the like. After second electrode 142 is formed, second electrode 142 and silicon carbide epitaxial substrate 100 are heated at a temperature of about 900 to 1100 ° C., for example. Thereby, second electrode 142 and silicon carbide epitaxial substrate 100 come into ohmic contact. Next, the wiring layer 138 is formed so as to be in contact with the second electrode 142. The wiring layer 138 is made of a material containing aluminum, for example.

次に、第3主面13に第3電極143が形成される。第3電極143は、ドレイン電極として機能する。第3電極143は、たとえばニッケルおよびシリコンを含む合金(たとえばNiSi等)から構成される。   Next, the third electrode 143 is formed on the third main surface 13. The third electrode 143 functions as a drain electrode. Third electrode 143 is made of, for example, an alloy containing nickel and silicon (eg, NiSi).

次に、ダイシング工程(S24:図10)が実施される。たとえば炭化珪素エピタキシャル基板100がダイシングラインに沿ってダイシングされることにより、炭化珪素エピタキシャル基板100が複数の半導体チップに分割される。以上より、炭化珪素半導体装置300が製造される(図13参照)。   Next, a dicing step (S24: FIG. 10) is performed. For example, silicon carbide epitaxial substrate 100 is diced along a dicing line, whereby silicon carbide epitaxial substrate 100 is divided into a plurality of semiconductor chips. From the above, silicon carbide semiconductor device 300 is manufactured (see FIG. 13).

上記において、MOSFETを例示して、本開示に係る炭化珪素半導体装置の製造方法を説明したが、本開示に係る製造方法はこれに限定されない。本開示に係る製造方法は、たとえばIGBT(Insulated Gate Bipolar Transistor)、SBD(Schottky Barrier Diode)、サイリスタ、GTO(Gate Turn Off thyristor)、PiNダイオード等の各種炭化珪素半導体装置に適用可能である。   In the above, the manufacturing method of the silicon carbide semiconductor device according to the present disclosure has been described by exemplifying the MOSFET, but the manufacturing method according to the present disclosure is not limited to this. The manufacturing method according to the present disclosure can be applied to various silicon carbide semiconductor devices such as IGBT (Insulated Gate Bipolar Transistor), SBD (Schottky Barrier Diode), thyristor, GTO (Gate Turn Off Thyristor), and PiN diode.

今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。   It should be thought that embodiment disclosed this time is an illustration and restrictive at no points. The scope of the present invention is shown not by the above-described embodiment but by the scope of claims, and is intended to include meanings equivalent to the scope of claims and all modifications within the scope.

3,4 平面、5 オリエンテーションフラット、7 円弧部、10 炭化珪素単結晶基板、11 第1主面、13 第3主面、14 第4主面(面)、20 炭化珪素層、21 バッファ層、24 ドリフト層、30 第2主面、31 第1端部領域、32 第2端部領域、33 中央領域、34 外縁、35 中央、36 第3端部領域、37 第4端部領域、53 MFC、54 ガス供給源、61,62,71 底面、63 ガス噴出孔、64 流路、65 外側面、66,67 側面、68,73 凹部、69 第1部分、70 第2部分、72 平坦部、74 外周角部、100 炭化珪素エピタキシャル基板、101 第1方向、102 第2方向、103 周方向、111 最大径、122 最短距離、131 ドリフト領域、132 ボディ領域、133 ソース領域、134 コンタクト領域、136 酸化膜、137 層間絶縁膜、138 配線層、141 第1電極、142 第2電極、143 第3電極、200 製造装置、201 反応室、203 発熱体、204 石英管、205 断熱材、206 誘導加熱コイル、207 ガス導入口、208 ガス排気口、210 サセプタプレート、211 予備加熱機構、212 回転軸、300 炭化珪素半導体装置。   3, 4 plane, 5 orientation flat, 7 arc portion, 10 silicon carbide single crystal substrate, 11 first main surface, 13 third main surface, 14 fourth main surface (surface), 20 silicon carbide layer, 21 buffer layer, 24 drift layer, 30 second main surface, 31 first end region, 32 second end region, 33 central region, 34 outer edge, 35 center, 36 third end region, 37 fourth end region, 53 MFC , 54 Gas supply source, 61, 62, 71 bottom surface, 63 gas ejection hole, 64 flow path, 65 outer side surface, 66, 67 side surface, 68, 73 recess, 69 first part, 70 second part, 72 flat part, 74 peripheral corner, 100 silicon carbide epitaxial substrate, 101 first direction, 102 second direction, 103 peripheral direction, 111 maximum diameter, 122 shortest distance, 131 drift region, 132 body region, 1 33 source region, 134 contact region, 136 oxide film, 137 interlayer insulating film, 138 wiring layer, 141 first electrode, 142 second electrode, 143 third electrode, 200 manufacturing apparatus, 201 reaction chamber, 203 heating element, 204 quartz Pipe, 205 heat insulating material, 206 induction heating coil, 207 gas introduction port, 208 gas exhaust port, 210 susceptor plate, 211 preheating mechanism, 212 rotating shaft, 300 silicon carbide semiconductor device.

Claims (10)

第1主面を含む炭化珪素単結晶基板と、
前記第1主面上の炭化珪素層とを備え、
前記炭化珪素層は、前記炭化珪素単結晶基板と接する面と反対側の第2主面を含み、
前記第2主面の最大径は、100mm以上であり、
前記炭化珪素単結晶基板および前記炭化珪素層には、直線状のオリエンテーションフラットが設けられており、
前記炭化珪素層は、中央領域と、第1端部領域と、第2端部領域とを有し、
前記中央領域は、前記第2主面に対して垂直な方向において、前記第2主面の中央から前記第1主面に向かって2μm離れた位置にあり、
前記第1端部領域は、前記第2主面に対して垂直な方向から見て、前記オリエンテーションフラットを垂直に2等分する平面上に位置し、前記第2主面から前記第1主面に向かって2μm離れ、かつ前記オリエンテーションフラットから前記中央領域に向かって1mm離れた位置にあり、
前記第2端部領域は、前記中央領域から見て、前記第1端部領域から反時計回りに90°周方向に回転した方向であって、前記第2主面から前記第1主面に向かって2μm離れ、かつ前記炭化珪素層の外縁から前記中央領域に向かって1mm離れた位置にあり、
前記第1端部領域のドーパント密度と前記中央領域のドーパント密度との平均値に対する、前記第1端部領域のドーパント密度と前記中央領域のドーパント密度との差の絶対値の第1比率は、40%以下であり、かつ
前記第2端部領域のドーパント密度と前記中央領域のドーパント密度との平均値に対する、前記第2端部領域のドーパント密度と前記中央領域のドーパント密度との差の絶対値の第2比率は、40%以下である、炭化珪素エピタキシャル基板。
A silicon carbide single crystal substrate including a first main surface;
A silicon carbide layer on the first main surface,
The silicon carbide layer includes a second main surface opposite to a surface in contact with the silicon carbide single crystal substrate,
The maximum diameter of the second main surface is 100 mm or more,
The silicon carbide single crystal substrate and the silicon carbide layer are provided with a linear orientation flat,
The silicon carbide layer has a central region, a first end region, and a second end region,
The central region is at a position 2 μm away from the center of the second main surface toward the first main surface in a direction perpendicular to the second main surface,
The first end region is located on a plane that bisects the orientation flat vertically when viewed from a direction perpendicular to the second main surface, and from the second main surface to the first main surface. 2 μm away from the orientation flat and 1 mm away from the orientation flat toward the central region,
The second end region is a direction rotated counterclockwise by 90 ° from the first end region, as viewed from the central region, from the second main surface to the first main surface. 2 μm away from the outer edge of the silicon carbide layer and 1 mm away from the outer edge of the silicon carbide layer toward the central region,
The first ratio of the absolute value of the difference between the dopant density of the first end region and the dopant density of the central region with respect to the average value of the dopant density of the first end region and the dopant density of the central region is: Absolute difference between the dopant density of the second end region and the dopant density of the central region with respect to the average value of the dopant density of the second end region and the dopant density of the central region. The silicon carbide epitaxial substrate whose 2nd ratio of a value is 40% or less.
前記第1比率は、30%以下である、請求項1に記載の炭化珪素エピタキシャル基板。   The silicon carbide epitaxial substrate according to claim 1, wherein the first ratio is 30% or less. 前記第1比率は、20%以下である、請求項2に記載の炭化珪素エピタキシャル基板。   The silicon carbide epitaxial substrate according to claim 2, wherein the first ratio is 20% or less. 前記第2比率は、30%以下である、請求項1〜請求項3のいずれか1項に記載の炭化珪素エピタキシャル基板。   The silicon carbide epitaxial substrate according to any one of claims 1 to 3, wherein the second ratio is 30% or less. 前記第2比率は、20%以下である、請求項4に記載の炭化珪素エピタキシャル基板。   The silicon carbide epitaxial substrate according to claim 4, wherein the second ratio is 20% or less. 前記最大径は、150mm以上である、請求項1に記載の炭化珪素エピタキシャル基板。   The silicon carbide epitaxial substrate according to claim 1, wherein the maximum diameter is 150 mm or more. 請求項1〜請求項6のいずれか1項に記載の炭化珪素エピタキシャル基板を準備する工程と、
前記炭化珪素エピタキシャル基板を加工する工程とを備える、炭化珪素半導体装置の製造方法。
Preparing the silicon carbide epitaxial substrate according to any one of claims 1 to 6,
A process for processing the silicon carbide epitaxial substrate.
炭化珪素単結晶基板をサセプタプレートの凹部に配置する工程と、
前記炭化珪素単結晶基板をサセプタプレートの凹部に配置する工程後、前記炭化珪素単結晶基板上に炭化珪素層をエピタキシャル成長によって形成する工程とを備え、
前記炭化珪素単結晶基板の外縁は、オリエンテーションフラットと、前記オリエンテーションフラットに連なる円弧部とを有し、
前記凹部の側面は、前記オリエンテーションフラットに対面する第1部分と、前記円弧部に対面する第2部分とにより構成されており、
前記第1部分と前記オリエンテーションフラットとの距離は、1mm以下であり、かつ前記第2部分と前記円弧部との距離は、1mm以下であり、
径方向において、前記サセプタプレートの外周角部と前記第1部分の距離は20mm以上であり、かつ前記外周角部と前記第2部分の距離は20mm以上であり、
前記炭化珪素単結晶基板上に炭化珪素層をエピタキシャル成長によって形成する工程においては、前記サセプタプレートは前記炭化珪素単結晶基板の周方向に回転し、かつドーピングガスとしてアンモニアガスが用いられる、炭化珪素エピタキシャル基板の製造方法。
Placing the silicon carbide single crystal substrate in the recess of the susceptor plate;
After the step of disposing the silicon carbide single crystal substrate in the recess of the susceptor plate, a step of forming a silicon carbide layer on the silicon carbide single crystal substrate by epitaxial growth,
The outer edge of the silicon carbide single crystal substrate has an orientation flat and an arc portion connected to the orientation flat,
The side surface of the recess is composed of a first portion facing the orientation flat and a second portion facing the arc portion,
The distance between the first portion and the orientation flat is at 1mm or less, and the distance between the second portion and the arcuate portion is state, and are less 1mm,
In the radial direction, the distance between the outer peripheral corner portion of the susceptor plate and the first portion is 20 mm or more, and the distance between the outer peripheral corner portion and the second portion is 20 mm or more,
In the step of forming a silicon carbide layer on the silicon carbide single crystal substrate by epitaxial growth, the susceptor plate rotates in a circumferential direction of the silicon carbide single crystal substrate, and ammonia gas is used as a doping gas. A method for manufacturing a substrate.
前記外縁の全周囲において、前記外縁と前記側面との距離は、1mm以下である、請求項8に記載の炭化珪素エピタキシャル基板の製造方法。   The method for manufacturing a silicon carbide epitaxial substrate according to claim 8, wherein a distance between the outer edge and the side surface is 1 mm or less around the entire periphery of the outer edge. 前記炭化珪素単結晶基板の厚みは、前記凹部の深さよりも大きい、請求項8または請求項9に記載の炭化珪素エピタキシャル基板の製造方法。   The thickness of the said silicon carbide single crystal substrate is a manufacturing method of the silicon carbide epitaxial substrate of Claim 8 or Claim 9 larger than the depth of the said recessed part.
JP2016567710A 2015-09-11 2016-07-04 Silicon carbide epitaxial substrate, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing method Active JP6468291B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019000709A JP6954316B2 (en) 2015-09-11 2019-01-07 Method for manufacturing silicon carbide epitaxial substrate and silicon carbide semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015179559 2015-09-11
JP2015179559 2015-09-11
PCT/JP2016/069800 WO2017043165A1 (en) 2015-09-11 2016-07-04 Silicon carbide epitaxial substrate, and method for manufacturing silicon carbide semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019000709A Division JP6954316B2 (en) 2015-09-11 2019-01-07 Method for manufacturing silicon carbide epitaxial substrate and silicon carbide semiconductor device

Publications (2)

Publication Number Publication Date
JPWO2017043165A1 JPWO2017043165A1 (en) 2017-09-07
JP6468291B2 true JP6468291B2 (en) 2019-02-13

Family

ID=58239386

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016567710A Active JP6468291B2 (en) 2015-09-11 2016-07-04 Silicon carbide epitaxial substrate, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing method
JP2019000709A Active JP6954316B2 (en) 2015-09-11 2019-01-07 Method for manufacturing silicon carbide epitaxial substrate and silicon carbide semiconductor device

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019000709A Active JP6954316B2 (en) 2015-09-11 2019-01-07 Method for manufacturing silicon carbide epitaxial substrate and silicon carbide semiconductor device

Country Status (3)

Country Link
US (1) US10865501B2 (en)
JP (2) JP6468291B2 (en)
WO (1) WO2017043165A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110651072A (en) * 2017-05-19 2020-01-03 住友电气工业株式会社 Silicon carbide substrate and silicon carbide epitaxial substrate
JP2020126885A (en) * 2019-02-01 2020-08-20 東京エレクトロン株式会社 Film forming apparatus and film forming method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW565630B (en) 1999-09-07 2003-12-11 Sixon Inc SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer
JP2006186105A (en) * 2004-12-27 2006-07-13 Steady Design Ltd Epitaxial growth device and susceptor used therefor
US7531431B2 (en) * 2006-05-19 2009-05-12 Cree, Inc. Methods for reducing contamination of semiconductor devices and materials during wafer processing
JP2011018772A (en) * 2009-07-09 2011-01-27 Nippon Steel Corp Susceptor for silicon carbide single crystal film forming device
JP4880052B2 (en) * 2010-05-11 2012-02-22 新日本製鐵株式会社 Epitaxial silicon carbide single crystal substrate and manufacturing method thereof
JP2014116331A (en) * 2011-11-30 2014-06-26 Dowa Electronics Materials Co Ltd Crystal growth device, crystal growth method and susceptor
JP5545310B2 (en) 2012-03-08 2014-07-09 三菱電機株式会社 Silicon carbide epitaxial wafer manufacturing method, silicon carbide epitaxial wafer, and silicon carbide semiconductor device
JP6062436B2 (en) * 2012-07-26 2017-01-18 Dowaエレクトロニクス株式会社 Susceptor, crystal growth apparatus and crystal growth method
TW201417149A (en) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd Epitaxial wafer
JP5805115B2 (en) * 2013-01-28 2015-11-04 三菱電機株式会社 Single crystal manufacturing apparatus and silicon carbide single crystal manufacturing method using the same
JP2014170891A (en) 2013-03-05 2014-09-18 Sumitomo Electric Ind Ltd Silicon carbide substrate, silicon carbide substrate manufacturing method and silicon carbide semiconductor device manufacturing method
KR102064596B1 (en) * 2013-03-11 2020-02-11 삼성전자 주식회사 Electronic Device including a camera module
JP5803979B2 (en) * 2013-05-29 2015-11-04 住友電気工業株式会社 Silicon carbide substrate and silicon carbide semiconductor device, and method for manufacturing silicon carbide substrate and silicon carbide semiconductor device
JP6172669B2 (en) * 2013-08-22 2017-08-02 大陽日酸株式会社 Susceptor and susceptor cleaning method
JP6232680B2 (en) * 2013-09-06 2017-11-22 大陽日酸株式会社 How to clean the susceptor
JP5905864B2 (en) 2013-09-27 2016-04-20 トヨタ自動車株式会社 SiC single crystal and method for producing the same
JP2015119083A (en) 2013-12-19 2015-06-25 住友電気工業株式会社 Silicon carbide semiconductor substrate, silicon carbide semiconductor device and manufacturing methods thereof
JP2015146416A (en) 2014-01-06 2015-08-13 住友電気工業株式会社 Silicon carbide substrate support member, member for silicon carbide growth device and silicon carbide epitaxial substrate manufacturing method
JP2015143168A (en) * 2014-01-31 2015-08-06 住友電気工業株式会社 Silicon carbide epitaxial substrate and method for manufacturing silicon carbide epitaxial substrate

Also Published As

Publication number Publication date
WO2017043165A1 (en) 2017-03-16
US20180245238A1 (en) 2018-08-30
JP2019104679A (en) 2019-06-27
US10865501B2 (en) 2020-12-15
JPWO2017043165A1 (en) 2017-09-07
JP6954316B2 (en) 2021-10-27

Similar Documents

Publication Publication Date Title
JP7052851B2 (en) Method for manufacturing silicon carbide epitaxial substrate and silicon carbide semiconductor device
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
JP6641814B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
WO2017138247A1 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6856156B2 (en) Method for manufacturing silicon carbide epitaxial substrate and silicon carbide semiconductor device
WO2018142668A1 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6954316B2 (en) Method for manufacturing silicon carbide epitaxial substrate and silicon carbide semiconductor device
US12020927B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6090552B1 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and device for manufacturing silicon carbide epitaxial substrate
JP6791348B2 (en) Method for manufacturing silicon carbide epitaxial substrate and silicon carbide semiconductor device
WO2019044029A1 (en) Silicon carbide epitaxial substrate and production method for silicon carbide semiconductor device
US11735415B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
WO2017051611A1 (en) Method for producing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for producing silicon carbide epitaxial substrate
JP6973600B2 (en) Method for manufacturing silicon carbide epitaxial substrate and silicon carbide semiconductor device
JP6061060B1 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP2020009940A (en) Manufacturing method for silicon carbide epitaxial substrate and manufacturing method for silicon carbide semiconductor device
JP2020009941A (en) Manufacturing method for silicon carbide epitaxial substrate and manufacturing method for silicon carbide semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181231

R150 Certificate of patent or registration of utility model

Ref document number: 6468291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250