JP6466216B2 - Iii族窒化物半導体基板の製造方法 - Google Patents

Iii族窒化物半導体基板の製造方法 Download PDF

Info

Publication number
JP6466216B2
JP6466216B2 JP2015053058A JP2015053058A JP6466216B2 JP 6466216 B2 JP6466216 B2 JP 6466216B2 JP 2015053058 A JP2015053058 A JP 2015053058A JP 2015053058 A JP2015053058 A JP 2015053058A JP 6466216 B2 JP6466216 B2 JP 6466216B2
Authority
JP
Japan
Prior art keywords
layer
film
group iii
nitride semiconductor
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015053058A
Other languages
English (en)
Other versions
JP2016174069A (ja
Inventor
将一 布田
将一 布田
斉 佐々木
斉 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Co Ltd
Original Assignee
Furukawa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Co Ltd filed Critical Furukawa Co Ltd
Priority to JP2015053058A priority Critical patent/JP6466216B2/ja
Publication of JP2016174069A publication Critical patent/JP2016174069A/ja
Application granted granted Critical
Publication of JP6466216B2 publication Critical patent/JP6466216B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、III族窒化物半導体基板の製造方法に関する。
近年、窒化ガリウム(GaN)結晶等のIII族窒化物半導体を、青紫色レーザや白色発光ダーオード作製用の基板に使用する試みが行なわれている。しかしながら、窒素の解離圧が高い等の理由から、大口径のGaNのバルク結晶を得ることは難しい。
このため、たとえば、GaN半導体基板の作製には、HVPE(hydride vapor phase epitaxy)法が用いられる。
特許文献1には、HVPE法を用いたGaN半導体基板の製造方法が開示されている。この製造方法では、サファイア基板上に、ストライプ状に配置された断面矩形形状の被覆部および被覆部間に形成された開口部を有するマスクを形成する。このマスクの被覆部は、サファイア基板の<11−20>、GaN半導体の<1−100>方向に延在する。
マスク形成後、その開口部からGaN半導体層を成長させ、前記マスクの被覆部上面を、完全には覆わない状態で成長を止める。次に、マスクをドライエッチングにより除去し、GaN半導体層上にさらにGaN半導体層を成長させる。その後、サファイア基板をそのまま剥離し、GaN半導体基板を得る。
ところが、従来のGaN半導体基板の製造方法では、GaN半導体層からサファイア基板を剥離する際、GaN半導体層が損傷を受けることが多く、ひどい場合にはGaN半導体層が粉々に割れてしまうことがあった。
そこで、このような課題を解決するために、サファイア基板を剥離する様々な方法が提案されている。
サファイア基板を剥離する従来の方法としては、たとえば、特許文献2に記載の方法が挙げられる。この方法では、GaN半導体層を加熱しながらサファイア基板側からレーザ光を照射する。レーザ光としては、波長が355nmのYAGレーザを用いる。レーザ光はGaN半導体層で吸収され、これによってサファイア基板とGaN半導体層との界面近傍のGaNは熱分解され、剥離が起こる。
また、サファイア基板を剥離する従来の方法として、特許文献3に記載された方法もあげられる。この方法では、サファイア基板上に、金属膜(たとえば、アルミニウム膜)を堆積させ、この金属膜上にGaNを成長させ、GaN半導体層を形成する。そして、金属膜をエッチングすることにより、GaN半導体層からサファイア基板を剥離する。
特開2003−55097号公報 特開2002−57119号公報 特開2002−284600号公報
しかしながら、特許文献2に記載された技術では、剥離のための高額なレーザ照射装置が必要であり、レーザ光を走査しながらサファイア基板を剥離しなければならないため、サファイア基板の剥離に手間を要する。
同様に、特許文献3に記載された技術においても剥離のためのエッチング設備が必要であり、エッチング液がサファイア基板とGaN膜の界面に浸透しにくく、特に大きな面積の金属膜を完全にエッチングで除去するには長時間を必要とする。
本発明は、上述した問題を解消できる新たな剥離方法を提供することを課題とする。
本発明によれば、
X膜(Xは、Ti、Al、Zr、Hf、V又はTa)とC膜とを交互に連続的に積層し、かつ、加熱することで得られるXC層を、下地基板の上に形成するXC層形成工程と、
前記XC層の上にIII族窒化物半導体層を形成する成長工程と、
前記下地基板と前記III族窒化物半導体層を分離する分離工程と、
を有するIII族窒化物半導体基板の製造方法が提供される。
本発明によれば、従来にない新たな剥離方法が実現される。
サファイア基板とIII族窒化物半導体層との間に設けたTiC層の2θの値と、半値幅と、剥離の歩留まりとの関係を示す図である。 本実施形態のIII族窒化物半導体基板の製造方法の製造工程の一例を示す模式図である。 本実施形態のIII族窒化物半導体基板の製造方法の製造工程の一例を示す模式図である。 本実施形態のIII族窒化物半導体基板の製造方法の製造工程の一例を示す模式図である。 本実施形態のIII族窒化物半導体基板の製造方法の製造工程の一例を示す模式図である。 本実施形態のIII族窒化物半導体基板の製造方法の製造工程の一例を示す模式図である。 HVPE装置の模式図である。 分離工程の一例を説明するための模式図である。 分離工程の一例を説明するための模式図である。 分離工程の一例を説明するための模式図である。 分離工程の一例を説明するための模式図である。 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。 本実施形態のIII族窒化物半導体基板の製造方法の作用効果を示す図である。
以下、本発明のIII族窒化物半導体基板、及び、III族窒化物半導体基板の製造方法の実施形態について図面を用いて説明する。なお、図はあくまで発明の構成を説明するための概略図であり、各部材の大きさ、形状、数、異なる部材の大きさの比率などは図示するものに限定されない。
<第1の実施形態>
まず、本実施形態の概要について説明する。本発明者らは、サファイア基板等の異種基板上にXC層(Xは、Ti、Al、Zr、Hf、V又はTa)を挟んでIII族窒化物半導体層を形成した後、所定条件で当該積層体を加熱することでXC層を分解劣化させ、分解劣化部分を境に異種基板とIII族窒化物半導体層を分離させる剥離方法(以下、「XC層分解剥離」という場合がある)を発明した。そして、当該剥離方法を鋭意検討した結果、図1に示す規則性を発見した。
図1に示すデータは、TiC層のXRD(x-ray diffraction)の2θピーク値(以下、単に「2θの値」という場合がある)と、X線ロッキングカーブの半値幅(FWHM: full width at half maximum)(以下、単に「半値幅」という場合がある)と、剥離の歩留まり(以下、単に「歩留まり」という場合がある)との関係を示す。
2θの値は、Cu Kα線を用いたXRDにより測定したTiC(111)の2θピーク値である。また、半値幅は、ωスキャンによるTiC(111)ロッキングカーブから算出した値である。
図1より、TiC層の2θの値と半値幅の値とを適切に制御することで、高い歩留まりを得られることが分かる。具体的には、2θの値が35.75°以上35.95°以下、好ましくは35.80°以上35.90°以下であり、かつ、半値幅の値が6000sec以上、好ましくは7000sec以上、さらに好ましくは8000sec以上、さらに好ましくは9000sec以上、かつ、10000sec以下である場合、高い歩留まりを得られることが分かる。なお、本発明者らは、TiC層に代えて、AlC層、ZrC層、Hf層、V層又はTa層を採用した場合にも同様の規則性を確認している。
本発明者らは、これまで、XC層を反応性スパッタで生成してきた。しかし、当該方法の場合、XC層の2θの値及び半値幅の値を制御することが困難であった。そこで、本発明者らは、XC層の2θの値及び半値幅の値を制御できるXC層の生成方法を用いたXC層分解剥離を新たに発明した。
本実施形態は、上記XC層分解剥離に関し、XC層の2θの値及び半値幅の値を制御できるXC層の生成方法を有する点を特徴とする。以下、本実施形態について詳細に説明する。
本実施形態のIII族窒化物半導体基板(自立基板)の製造方法は、
(1)下地基板上に、ベースC膜を形成する工程(ベースC膜形成工程)と、
(2)上記ベースC膜の上に、XC層を形成する工程(XC層形成工程)と、
(3)上記XC層の少なくとも一部を窒化する工程(窒化工程)と、
(4)窒化されたXC層の上に、III族窒化物半導体層を形成するとともに、加熱により、下地基板とIII族窒化物半導体層とを分離する工程(成長工程及び分離工程)と、
を有する。
なお、(2)XC層形成工程の後、かつ、(3)窒化工程の前に、以下の工程をさらに有してもよい。
(2)´上記XC層の上に、反応性スパッタによりXC層(反応性スパッタXC層)を形成する工程(反応性スパッタ工程)。
この場合、(3)窒化工程では、上記反応性スパッタXC層及び上記XC層の中の少なくとも一部を窒化し、(4)成長工程及び分離工程では、窒化された上記反応性スパッタXC層の上に、III族窒化物半導体層を形成することとなる。
以下、各工程について詳細に説明する。
<ベースC膜形成工程>
ベースC膜形成工程では、下地基板上に、Cで構成された膜(ベースC膜)を形成する。まず、下地基板を用意する。下地基板は、(4)成長工程及び分離工程で形成されるIII族窒化物半導体層と異なる異種基板とすることができる。下地基板から分離された当該III族窒化物半導体層が、III族窒化物半導体基板(自立基板)となる。本実施形態では、例えば、厚さ550μmの3インチφのサファイア(Al)基板10を下地基板として用意する。
下地基板の厚さは、250μm以上1500μm以下であり、400μm以上600μm以下が好ましい。下地基板が厚すぎると、以下で説明する(4)成長工程及び分離工程の際に、下地基板とIII族窒化物半導体層との熱膨張係数の差に起因した応力により、割れやクラックが入ってしまう場合がある。下地基板の厚さを、400μm以上600μm以下とすることで、このような不都合を軽減できる。
当該工程では、図2に示すように、サファイア基板10上に、ベースC膜11を形成する。以下の実施例で詳細を示すが、ベースC膜11の厚さを制御することで、その上に形成されるXC層の半値幅を制御することができる。例えば、XC層がTiC層である場合、ベースC膜11の厚さを1.1nm以上かつ1.3nm以下に制御することで、TiC層の半値幅を6000sec以上に制御できる。なお、XC層がTiC層以外の層である場合も同様に、ベースC膜11の厚さを制御することで、XC層の半値幅を所望の値に制御できる。
ベースC膜11は、例えば、スパッタリングで形成することができる。ベースC膜11の成膜条件は、例えば以下のようにすることができる。
成膜方法:スパッタリング
成膜温度:25〜1000℃
成膜時間:5〜300秒
圧力:0.2〜0.5Pa
印加電力:50〜300W
スパッタガス:Ar
スパッタガス流量:2〜100sccm
ターゲット:C
成膜時間や印加電力を調整することで、ベースC膜11の厚さを調整できる。成膜時間が長くなるほど、印加電力が大きくなるほど、厚膜になる。
<XC層形成工程>
XC層形成工程では、X膜及びC膜を交互に連続的に積層し、かつ、加熱することで得られるX層を、下地基板の上に形成する。すなわち、図3に示すように、ベースC膜11の上に、X膜12−1及びC膜12−2を交互に連続的に積層する。この積層体を所定温度で加熱すると、X膜12−1のXと、C膜12−2のCがXC化し、XC層12が得られる。この時、ベースC膜11の一部も、隣接するX膜12−1と反応してXC化する場合がある。なお、C膜12−2は、ベースC膜11よりも薄い。すなわち、ベースC膜11は、C膜12−2よりも厚い所定厚さに制御される。加熱温度はXの種類等に応じて調整される。例えば、XがTiである場合、積層体の加熱温度は500℃以上とすることができる。
以下の実施例で詳細を示すが、ベースC膜11、X膜12−1、及び、C膜12−2の厚さの制御により、サファイア基板10の配向をXC層12に引き継がせることができる。例えば、X膜12−1の厚さは0.2nm以上1.0nm以下、C膜12−2の厚さは0.2nm以上1.0nm以下、ベースC膜11の厚さは0.2nm以上かつ1.3nm以下に制御される。このように制御することで、サファイア基板10の配向を引き継がせ、例えば、(111)配向したXC層12を形成することができる。
また、これも以下の実施例で詳細を示すが、X膜12−1の厚さT1、及び、C膜12−2の厚さT2の比を制御することで、XC層12の2θを制御することができる。例えば、XC層がTiC層である場合、T1及びT2を、2/3≦T1/T2≦3/2を満たすように制御することで、2θの値を35.75°以上35.95°以下に制御できる。なお、XC層がTiC層以外の層である場合も同様に、T1及びT2の比を制御することで、XC層12の2θを所望の値に制御できる。
XC層12の厚さは、5nm以上200nm以下に制御される。なお、上記(2)´反応性スパッタ工程を含む場合、XC層12と、反応性スパッタXC層との合計膜厚が、40nm以上200nm以下に制御される。XC層12の厚さ、又は、XC層12と反応性スパッタXC層との合計膜厚をこのように制御することで、XC層の結晶性を制御する効果が得られる。上記合計膜厚が大きすぎると、XC層の結晶性が悪くなり、配向性が悪化する。
なお、X膜12−1及びC膜12−2のペアを繰り返す回数は特段制限されない。XC層12の所望の厚さ、X膜12−1及びC膜12−2の厚さ等に基づいて決定することができる。
X膜12−1は、例えば、スパッタリングで形成することができる。以下、X膜12−1がTi膜である場合の成膜条件の一例を示す。以下の実施例で示すが、X膜12−1を成膜時の印加電力を制御することで、XC層12の2θの値を制御できる。
成膜方法:スパッタリング
成膜温度:25〜1000℃
成膜時間:5〜120秒
圧力:0.2〜0.5Pa
印加電力:50〜300W
スパッタガス:Ar
スパッタガス流量:5〜100sccm
ターゲット:Ti
C膜12−2は、例えば、スパッタリングで形成することができる。C膜12−2の成膜条件は、例えば以下のようにすることができる。
成膜方法:スパッタリング
成膜温度:25〜1000℃
成膜時間:5〜120秒
圧力:0.2〜0.5Pa
印加電力:50〜300W
スパッタガス:Ar
スパッタガス流量:5〜100sccm
ターゲット:C
XC化のための加熱は、X膜12−1及びC膜12−2を形成するためのスパッタリング中に行われてもよい。例えば、X膜12−1及びC膜12−2を形成する際の成膜温度をXC化のための所定値以上(X膜12−1がTi膜の場合、500℃以上)に設定してもよい。かかる場合、X膜12−1及びC膜12−2を繰り返し連続的に形成中に、それまでに形成されたX膜12−1及びC膜12−2がXC化する。なお、X膜12−1及びC膜12−2を形成するためのスパッタ工程とは別に、XC化のための加熱工程を設けてもよい。
<反応性スパッタ工程>
反応性スパッタ工程では、図4に示すように、XC層形成工程で形成されたXC層12の上に、反応性スパッタによりXC層(反応性スパッタXC層13)を形成する。
本発明者らは、反応性スパッタXC層13は、XC層12の結晶性を引き継ぐことを確認している。すなわち、2θ及び半値幅を所望の状態に制御されたXC層12の上に反応性スパッタXC層13を形成すると、反応性スパッタXC層13はXC層12と同等の2θ、及び、半値幅を示す。なお、XC層12及び反応性スパッタXC層13のXは一致する。
反応性スパッタXC層13は、XC層12の厚さを補う機能を有する。XC層12の厚さT4、及び、反応性スパッタXC層13の厚さT5は、40≦(T4+T5)≦200を満たす。
しかし、以下の実施例で示すように、反応性スパッタXC層13を設け、この厚さを制御することで、反応性スパッタXC層13の半値幅を制御することができる。具体的には、膜厚を大きくするほど、半値幅が大きくなる。
このように、反応性スパッタ工程を設けることで、XC層(XC層12及び/又は反応性スパッタXC層13)の半値幅を制御するパラメータが増えることとなる。結果、XC層(XC層12及び/又は反応性スパッタXC層13)の半値幅を制御しやすくなり好ましい。一方、反応性スパッタ工程を設けない場合、工程数が少なくなり、作業効率が向上するメリットがある。本実施形態の場合、状況に応じてこれらを使い分けることができる。
反応性スパッタXC層13は、反応性スパッタリングで形成される。成膜条件は設計的事項である。以下、反応性スパッタXC層13がTiC層である場合の成膜条件の一例を示す。
成膜方法:反応性スパッタリング
成膜温度:500〜1000℃
成膜時間:4.5〜114分
圧力:0.2〜0.5Pa
印加電力:100〜300W
スパッタガス:Arガス
スパッタガス流量:5〜50sccm
反応性ガス:CH
反応性ガス流量:10.0sccm
ターゲット:Ti
膜厚:20nm〜200nm
<キャップ層形成工程>
上述しなかったが、(2)XC層形成工程、及び、(2)´反応性スパッタ工程の後、かつ、(3)窒化工程の前に、キャップ層形成工程を有してもよい。キャップ層形成工程では、XC層12の上、又は、反応性スパッタXC層13の上に、キャップ層が形成される。
キャップ層は、XCが分散したC膜とすることができる。成膜条件は設計的事項である。以下、XCが分散したC膜が、TiCが分散したC膜である場合の成膜条件の一例を示す。
成膜方法:反応性スパッタリング
成膜温度:25〜1000℃
成膜時間:2.5〜25分
圧力:0.3〜0.5Pa
印加電力:100〜300W
反応性ガス:CH
反応性ガス流量:10.0sccm
ターゲット:Ti
膜厚:5nm〜50nm
炭化水素の導入量がより多い条件で反応性スパッタリングを行うと、キャップ層中にXCをより多く分散させることができる。上記条件の場合、メタンガスの供給量を適当に調整することで、キャップ層中に分散するXCの量を調整できる。すなわち、メタンガスの供給量を適当に調整することで、キャップ層中におけるXとCの原子数比C/Xを所望の値に調整できる。
また、印加電力をより大きくした条件で反応性スパッタリングを行うと、キャップ層中にXCをより多く分散させることができる。すなわち、印加電力を適当に調整することで、キャップ層中に分散するXCの量を調整し、キャップ層中におけるXとCの原子数比C/Xを所望の値に調整できる。
キャップ層は、Cを主成分とした膜であり、C膜を母材とし、この母材中にXCを含む膜である。たとえば、Cが海状(マトリクス)であり、XCがこのマトリクス中に分散した形態である。
キャップ層中のXC濃度は、C単体(XCとして存在するCを除くC)の濃度よりも低い。たとえば、キャップ層中のXC濃度は、33〜49%である。
キャップ層の成膜温度は、25℃以上であればよい。具体的には、600℃以上、特には、800℃以上で成膜することが好ましい。このようにすることで、キャップ層が緻密な膜となり、効果的にXC層12や反応性スパッタXC層13の酸化を防止することができる。
また、キャップ層の膜厚は、5nm以上、50nm以下であることが好ましいが、なかでも、10nm以上であることが好ましい。キャップ層を10nm以上とすることで、効果的にXC層12や反応性スパッタXC層13の酸化を防止することができる。キャップ層は、XC層12又は反応性スパッタXC層13の全面を完全に被覆していてもよい。
<窒化工程>
窒化工程では、XC層12及び/又は反応性スパッタXC層13からなるXC層の少なくとも一部を窒化する。
例えば、XC層12及び/又は反応性スパッタXC層13からなるXC層を300℃以上、1000℃以下の雰囲気下で部分的に窒化し、窒化されたXC層を形成する。窒化されたXC層は、主にXCが存在するXC層と、主にXNが存在するXN層との積層構造となる。窒化条件は、例えば以下のようである。
窒化温度:300℃〜950℃
窒化時間:5〜30分
窒化ガス:NHガス、Hガス、Nガス
なお、キャップ層を形成した場合、XC層12及び反応性スパッタXC層13はキャップ層で覆われている。しかし、当該窒化処理において、キャップ層中の炭素は窒化ガスによりCHとして気化することとなる。このため、キャップ層中には、XC層12及び/又は反応性スパッタXC層13からなるXC層まで到達する空隙が生じる。そして、この空隙を通じて窒化ガスがXC層に到達し、これらが部分的に窒化される。
なお、窒化温度は500℃以上700℃以下であることがより好ましく、特に好ましくは550℃以下である。窒化温度を500℃以上とすることで窒化速度を速くするという効果がある。
なお、窒化温度を550℃より高温にすると、(1)式に示すとおりCHが分解してCが析出し、CがXNに混入することでIII族窒化物半導体層の結晶性が低下する場合がある。Cの析出を抑制するには、水素の導入やアンモニア分圧を高めるのが有効である。
CH→C+2H・・・・・・・・・・・・・・・・(1)式
また、窒化時間は、30分以下であることが好ましい。窒化時間を30分程度とすることで、XC層12及び/又は反応性スパッタXC層13を適度に窒化することができる。
なお、窒化する際の反応ガスとしては、アンモニアが好ましい。反応ガスとしてアンモニア以外に窒素を使用してもXNを形成できるが、(2)式で示すようにXNとCが生成し、XNにCが混入した場合にはIII族窒化物半導体層の結晶品質に影響を与える可能性がある。
2XC+N→2XN+2C・・・・・・・・・・・(2)式
なお、キャップ層を形成した場合、窒化工程により、キャップ層中に含まれるXCが部分的に窒化され、窒化されたキャップ層が形成される。また、第1の層11中に含まれるXCが部分的に窒化され、XNとなる場合もある。
<成長工程及び分離工程>
成長工程及び分離工程では、窒化されたXC層の上に、III族窒化物半導体層を形成する(成長工程)とともに、加熱により、下地基板(サファイア基板10)とIII族窒化物半導体層とを分離する(分離工程)。すなわち、III族窒化物半導体層は、窒化されたXC層12又は窒化された反応性スパッタXC層13の上に形成される。
成長工程と分離工程とは、別々の工程であってもよいし、単一の工程であってもよい。すなわち、III族窒化物半導体層を形成する処理と、加熱によりサファイア基板10とIII族窒化物半導体層とを分離する処理とは別々に行ってもよい。または、III族窒化物半導体層を形成する処理時の加熱により、上記分離を行ってもよい。すなわち、III族窒化物半導体層を形成する処理と、加熱によりサファイア基板10とIII族窒化物半導体層とを分離する処理とを同一の処理で実現してもよい。
まず、成長工程と分離工程とを別々に行う例について説明する。
「成長工程」
当該工程では、図5及び図6に示すように、窒化されたXC層12(以下、単に「XC層12」という場合がある)、又は、窒化された反応性スパッタXC層13(以下、単に「反応性スパッタXC層13」という場合がある)の上に、III族窒化物半導体層14を形成する。なお、キャップ層を形成した場合、窒化されたキャップ層の上に、III族窒化物半導体層14を形成する。ここでは、III族窒化物半導体層14として、GaN半導体層をエピタキシャル成長させるものとする。なお、III族窒化物半導体層14はGaN半導体層に限られるものではなく、たとえば、AlGaN等であってもよい。GaN半導体層の成長条件は、例えば以下のようにすることができる。
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:1000℃〜1050℃
成膜時間:30分〜500分
膜厚:100μm〜1500μm
なお、当該成膜温度よりも低温で、III族窒化物半導体の低温成長バッファ層を形成した後、上記成長条件で、III族窒化物半導体のエピタキシャル成長を実施してもよい。
また、III族窒化物半導体のファセットを形成した後、上記成長条件で、III族窒化物半導体のエピタキシャル成長を実施して、平坦膜であるIII族窒化物半導体層14を得てもよい。
ここで、図7を参照して、ハイドライド気相成長(HVPE)装置3について簡単に説明しておく。図7は、HVPE装置3の模式図である。
HVPE装置3は、反応管31と、反応管31内に設けられている基板ホルダ32とを備える。また、HVPE装置3は、III族原料ガスを反応管31内に供給するIII族原料ガス供給部33と、窒素原料ガスを反応管31内に供給する窒素原料ガス供給部34とを備える。さらに、HVPE装置3は、ガス排出管35と、ヒータ36、37とを備える。
基板ホルダ32は、反応管31の下流側に回転軸41により回転自在に設けられている。ガス排出管35は、反応管31のうち基板ホルダ32の下流側に設けられている。
III族原料ガス供給部33は、ガス供給管311とソースボート312とIII族(Ga)原料313と反応管31のうち遮蔽板38の下の層とを含む。
窒素原料ガス供給部34は、ガス供給管341と反応管31のうち遮蔽板38の上の層とを含む。
III族原料ガス供給部33は、III族原子のハロゲン化物(たとえば、GaCl)を生成し、これを基板ホルダ32上の積層体の窒化されたXC層12、又は、窒化された反応性スパッタXC層13、又は、窒化されたキャップ層の表面に供給する。なお、図7においては、積層体を符号Aで示している。
ガス供給管311の供給口は、III族原料ガス供給部33内の上流側に配置されている。このため、供給されたハロゲン化水素ガス(たとえば、HClガス)は、III族原料ガス供給部33内でソースボート312中のIII族原料313と接触するようになっている。
これにより、ガス供給管311から供給されるハロゲン含有ガスは、ソースボート312中のIII族原料313の表面または揮発したIII族分子と接触し、III族分子をハロゲン化してIII族のハロゲン化物を含むIII族原料ガスを生成する。なお、このIII族原料ガス供給部33の周囲にはヒータ36が配置され、III族原料ガス供給部33内は、たとえば800〜900℃程度の温度に維持される。
反応管31の上流側は、遮蔽板38により2つの層に区画されている。図中の遮蔽板38の上側に位置する窒素原料ガス供給部34中を、ガス供給管341から供給されたアンモニアが通過し、熱により分解が促進される。なお、この窒素原料ガス供給部34の周囲にはヒータ36が配置され、窒素原料ガス供給部34内は、たとえば800〜900℃程度の温度に維持される。
図中の右側に位置する成長領域39には、基板ホルダ32が配置され、この成長領域39内でGaN等のIII族窒化物半導体の成長が行われる。この成長領域39の周囲にはヒータ37が配置され、成長領域39内は、たとえば1000℃〜1050℃程度の温度に維持される。
III族窒化物半導体層14の厚みは、サファイア基板10(下地基板)およびIII族窒化物半導体層14の線膨張係数差により発生してしまう応力を小さくするという観点から、たとえば、600μm以下であることが好ましく、特には450μm以下であることが好ましく、なかでも300μm以下であることが好ましい。さらに、III族窒化物半導体層14の厚みは、取り扱い性の観点から50μm以上であることが好ましい。
「分離工程」
当該工程では、III族窒化物半導体層14を形成する処理の後、III族窒化物半導体層14を含んで構成された積層体を、III族窒化物半導体層14を形成する際の加熱よりも高い温度で加熱する。
当該加熱により、XC層12及び/又は反応性スパッタXC層13からなるXC層が分解劣化する。そして、当該分解劣化した部分を分離位置として、サファイア基板10とIII族窒化物半導体層14とが分離する。このように、当該手法の場合、分離位置を、XC層12及び/又は反応性スパッタXC層13からなるXC層の中のいずれかに制御することができる。すなわち、III族窒化物半導体層14内等に分離位置が発生する不都合を軽減できる。また、分離位置の制御により、分離後の形状のばらつきを軽減できる。
なお、当該分離処理では、例えば、1050℃より大1200℃以下の温度、さらに好ましくは1050℃より大1195℃以下、さらに好ましくは1100℃より大1190℃以下の温度で、上記積層体を加熱する。加熱温度が高くなると、XC層の分解劣化を進めることができる反面、III族窒化物半導体層14に転位が発生しやすくなる。
また、当該分離工程では、上記温度で、上記積層体を5時間以上30時間以下加熱する。加熱時間が長くなると、III族窒化物半導体層14に転位が発生しやすくなるほか、自立基板の製造時間が長くなり、生産効率が悪くなる。
ここで、分離工程における加熱処理の具体例を示す。
<第1の加熱処理例>
III族窒化物半導体層14を形成する処理の後、III族窒化物半導体層14を形成された後の加熱状態の積層体を常温(室温)まで冷却すると、サファイア基板10とIII族窒化物半導体層14との線膨張係数差に起因する応力に基づいて、サファイア基板10とIII族窒化物半導体層14とが分離してしまう場合がある。このようなメカニズムでの分離の場合、サファイア基板10とIII族窒化物半導体層14との分離位置あるいは分離形状にばらつきが生じやすい。そして、このばらつきに起因したIII族窒化物半導体基板の生産性の低下が懸念される。
そこで、当該加熱処理では、III族窒化物半導体層14を形成する処理によりIII族窒化物半導体層14を形成された後の加熱状態の積層体を常温(室温)まで冷却することなく、成長の後連続的に、エピタキシャル成長した温度よりも高い温度で当該積層体を加熱してもよい。当該加熱は、例えば、III族窒化物半導体層14を形成したHVPE装置を使用して行うことができる。
例えば、HVPE装置でIII族窒化物半導体層14を形成後、積層体をHVPE装置内に収容した状態のまま、原料ガス及び反応ガスの供給を停止し、ヒータの温度を所望の値まで上げて、積層体を加熱してもよい。
<第2の加熱処理例>
例えば、窒化工程の条件の制御や、サファイア基板10とIII族窒化物半導体層14の厚みの関係の制御等により、III族窒化物半導体層14を形成後、積層体を常温まで冷却しても、サファイア基板10とIII族窒化物半導体層14との線膨張係数差に起因する応力に基づいてこれらが分離しないように制御できる。このような場合、III族窒化物半導体層14を形成後、積層体を一度常温まで冷却し、その後、加熱処理を行うことができる。
窒化工程の条件の制御は、例えば、NHガス(窒化ガス)の流量(分圧)の制御である。NHガスの流量が少ないと、III族窒化物半導体層14を形成する処理後の冷却で、サファイア基板10とIII族窒化物半導体層14とが分離しやすい。一方、NHガスの流量が多いと、III族窒化物半導体層14を形成する処理後の冷却で、サファイア基板10とIII族窒化物半導体層14とが分離しにくい。
当該例でも、積層体の加熱には、HVPE装置3を使用することができる。例えば、積層体を、図7に示すヒータ37で取り囲まれている領域内(たとえば、配管40の下流側であり、成長領域39内)に配置して、加熱してもよい。
たとえば、図8に示すような表面に凹部511が形成された治具55を用意し、凹部511に、積層体Bを挿入する。そして、このような治具55ごと積層体BをHVPE装置3内に収容する。そして、ヒータ36、37を駆動して、複数の積層体Bを同時に加熱処理する。この加熱処理時には、III族窒化物半導体層14の成長は停止した状態である。なお、HVPE装置3とは別に熱処理装置を用意し、積層体を加熱処理してもよい。
<第3の加熱処理例>
当該例でも、積層体を常温まで冷却後、加熱処理を実行する。例えば、積層体BをIII族元素の液体中に浸漬させた状態で、加熱する。III族元素の液体は、III族窒化物半導体層14に含まれるIII族元素と同じ元素の液体である。たとえば、III族窒化物半導体層14がGaNである場合には、III族元素の液体はGaの液体である。
III族元素の液体は、少なくとも、積層体の熱処理温度で液体となるものであればよい。たとえば、25℃で固体であっても、積層体の熱処理温度で液体となればよい。25℃で固体である場合には、たとえばIII族元素の粉末状を、後述する容器5、6に入れておけばよい。
例えば、図9および図10に示すような容器5を用意する。図9は、容器5の底面と直交する断面図である。図10は容器5の斜視図であり、内部に配置される積層体Bを示した図である。
この容器5は上面が開口した容器本体50と、この容器本体50の開口を閉鎖する蓋53と、ピン52とを備え、容器本体50の内部に複数の積層体Bを収容できる構成となっている。
容器5は耐熱性材料で構成され、たとえば、容器本体50、蓋53、ピン52は黒鉛製である。
容器本体50の側壁51には複数のピン52が挿入されている。複数のピン52のうち一部のピン52は、容器5の側壁51に対する高さ方向の取り付け位置が異なっており、容器5の底面側からピン52A〜52Dの順に配置されている。
まず、側壁51に挿入されているピン52A〜52Dを容器5の側壁51から一定程度引きだしておく。ただし、完全にピン52A〜52Dを引き抜くことはしない。次に、この容器5内にIII族元素の液体を所定量入れ、その後、積層体Bを容器5内に入れる。積層体Bは、サファイア基板10が容器5の上側となるように容器5内に挿入する。積層体Bは浮力により液体中で浮くこととなる。そして、ピン52Aを容器5内側に押し込み、積層体Bのサファイア基板10の外周縁をピン52で押さえる。
その後、再度、III族元素の液体を容器5内に充填し、2つ目の積層体Bを容器5内に挿入する。そして、上記ピン52Aよりも高い位置にあるピン52Bを容器5内側に押し込み、2つめの積層体Bのサファイア基板10の外周縁をピン52Bで押さえる。このような作業を繰り返して、各ピン52A〜52Dで各積層体Bのサファイア基板10の外周縁を押さえる。
このような容器5を使用すれば、複数の積層体Bを容器5内でIII族元素の液体Lに浸漬させることができる。容器5内において、積層体B全体がIII族元素の液体Lに浸漬することとなる。
その後、容器5の開口部に蓋53をはめ込む。そして、III族元素の液体Lが充填されるとともに、III族元素の液体Lに複数の積層体Bが浸漬された容器5を、HVPE装置3内に配置する。たとえば、図7に示すように、ヒータ37で取り囲まれている領域内(たとえば、配管40の下流側であり、成長領域39内)に、容器5を配置する。そして、ヒータ36、37を駆動して、容器5の外側から、III族元素の液体に浸漬された複数の積層体Bを同時に加熱処理する。また、HVPE装置3とは別に熱処理装置を用意し、容器5中の積層体Bを加熱処理してもよい。
また、積層体BをIII族元素の液体中に浸漬させるための容器は、図9及び図10に示すものに限らず、図11に示す容器6を使用してもよい。
この容器6は、上面が開口した容器本体61と、この容器本体61の開口をふさぐ蓋62と、容器本体61内に積層体Bを配置するための治具63とを有する。
容器6は耐熱性材料で構成され、たとえば、容器本体61、蓋62、治具63は黒鉛製である。
治具63は、長手方向に沿って複数の溝が離間して形成された複数本の保持部631と、この保持部631の長手方向の端部を一体的に固定する固定部632とを備える。
例えば、複数の保持部631の溝に、積層体Bの外周縁をはめ込むことで、積層体Bが治具63に保持されることとなる。
治具63により、複数の積層体Bが所定の間隔で離間して設置されることとなる。そして、複数の積層体Bを保持する治具63を、容器本体61内に挿入する。その後、容器本体61内にIII族元素の液体を充填し、複数の積層体BがIII族元素の液体中に完全に浸漬されることとなる。
その後、容器本体61の開口を蓋62でふさぐ。次に、容器6を、HVPE装置3内に配置する。たとえば、ヒータ37で取り囲まれている領域内(たとえば、配管40の下流側であり、成長領域39内)に、容器6を配置する。ヒータ36、37を駆動して、容器6の外側から、III族元素の液体に浸漬された複数の積層体Bを同時に加熱処理する。また、HVPE装置3とは別に熱処理装置を用意し、容器6中の積層体Bを加熱処理してもよい。
なお、熱処理工程において、容器5、6の腐食を抑制するために、容器5、6を窒素ガス等の非酸化性ガス雰囲気下に配置することが好ましい。また、容器5、6にIII族元素の液体を充填するとしたが、積層体Bの熱処理温度で液体となるIII族元素の粉末を充填してもよい。
加熱処理は、上記例示したものに限定されず、その他の形態を採用することもできる。
なお、積層体の加熱は、非酸化性ガス中で熱処理することが好ましい。たとえば、窒素原料ガス供給部34から窒素ガスを供給してもよく、また、配管40から非酸化性ガスを供給して、成長領域39を非酸化性ガス雰囲気としてもよい。
非酸化性ガスとしては、Arガス等の希ガスおよびNガスのいずれかから1種以上を選択することができる。非酸化性ガス雰囲気下で熱処理を行なうことで、III族窒化物半導体層16の酸化を抑制することができる。
なかでも、非酸化性ガスとして、Nガスを使用することが好ましい。窒素は、アンモニアに比べて窒化力が低いため、Nガスを使用することで、III族窒化物半導体層15表面のN原子の脱離を一定程度抑制できる一方で、適度にIII族窒化物の分解が起こり、III族原子を生成することができる。そして、生成したIII族原子により、XC層の分解劣化が生じ、サファイア基板10とIII族窒化物半導体層14との分離を促進させることができる。
次に、成長工程と分離工程とを同一の処理で実現する例について説明する。当該例の場合、III族窒化物半導体層14の成長速度を最適化し、一般的な成長温度でIII族窒化物半導体層14を成長する。すると、III族窒化物半導体層14を形成中に、成長時の加熱によりXC層の分解劣化が促進し、サファイア基板10とIII族窒化物半導体層14とが分離する。
なお、サファイア基板10から分離した後、III族窒化物半導体層14を含む側の構造体を酸(たとえば、塩酸水溶液)で洗浄してもよい。また、研磨等により、III族窒化物半導体層14を除くその他の層を除去してもよい。本実施形態では、このようにして得られたIII族窒化物半導体層14を含む構造体を、本実施形態のIII族窒化物半導体基板とすることができる。
なお、本実施形態では、ここまでの工程で得られたIII族窒化物半導体層14からなる自立基板に、さらに、以下の後工程を実施してもよい。
<後工程>
当該工程では、III族窒化物半導体層14の成長面を、100℃以上300℃以下のリン酸と硫酸の混合液で0.5時間以上3時間以下エッチングする。リン酸と硫酸の比(リン酸:硫酸)は2:1〜1:10である。例えば、リン酸と硫酸の混合液を所定の容器(例:石英ビーカー)に入れ、ホットプレート等の加熱器具で所定の温度まで加熱する。所定の温度に達した後、当該容器内にIII族窒化物半導体層14を浸漬し、所定時間保持する。その後、III族窒化物半導体層14を容器から取り出し、急冷によるクラックを防止するため、自然冷却する。冷却後、超純水で酸を洗い流し終了する。
以上説明したように、本実施形態のIII族窒化物半導体基板の製造方法は、サファイア基板等の異種基板上にXC層を挟んでIII族窒化物半導体層を形成した後、所定条件で当該積層体を加熱することでXC層を分解劣化させ、分解劣化部分を境に異種基板とIII族窒化物半導体層を分離させる剥離方法(XC層分解剥離)に関する。
そして、本実施形態のIII族窒化物半導体基板の製造方法は、特徴的な製造方法でXC層を形成することで、XC層の2θの値及び半値幅を所望の値に制御する。
本実施形態のIII族窒化物半導体基板の製造方法は、X膜12−1とC膜12−2とを連続的に交互に積層し、これを加熱することでXC層12を形成する。このX膜12−1とC膜12−2の厚さの比を制御することで、XC層12の2θの値のばらつきを抑え、所望の範囲内に制御できる。例えば、X膜12−1がTi膜である場合、X膜12−1の厚さT1、及び、C膜12−2の厚さT2を、2/3≦T1/T2≦3/2を満たすように制御することで、XC層(TiC層)12の2θの値を35.75°以上35.95°以下に制御することができる。
また、本実施形態のIII族窒化物半導体基板の製造方法は、XC層12の下に、ベースC膜11を形成することができる。そして、ベースC膜11の厚さを制御することで、XC層12の半値幅を制御することができる。例えば、XC層12がTiC層である場合、ベースC膜11の厚さを1.1nm以上かつ1.3nm以下に制御することで、XC層(TiC層)12の半値幅を6000sec以上10000sec以下に制御することができる。
また、本実施形態のIII族窒化物半導体基板の製造方法は、XC層12の上に、反応性スパッタXC層13を形成することができる。反応性スパッタXC層13は、XC層12の結晶性を引き継ぐ。すなわち、2θ及び半値幅を所望の状態に制御されたXC層12の上に反応性スパッタXC層13を形成すると、反応性スパッタXC層13はXC層12と同等の2θ、及び、半値幅を示す。このため、XC層12の2θ及び半値幅を上述のように制御することで、反応性スパッタXC層13の2θ及び半値幅を所望の値に制御できる。結果、XC層12及び反応性スパッタXC層13からなるXC層の2θ及び半値幅を所望の値に制御できる。
また、本実施形態のIII族窒化物半導体基板の製造方法では、反応性スパッタXC層13の厚さを制御することで、反応性スパッタXC層13の半値幅を制御できる。すなわち、反応性スパッタXC層13の厚さを制御することで、XC層12及び反応性スパッタXC層13からなるXC層の表面側の半値幅を制御できる。
また、本実施形態のIII族窒化物半導体基板の製造方法では、ベースC膜11、X膜12−1及びC膜12−2の厚さを制御することで、下地基板(サファイア基板10)の配向をXC層12に引き継がせることができる。具体的には、ベースC膜11の厚さを0.2nm以上かつ1.3nm以下、X膜12−1の厚さを0.2nm以上1.0nm以下、C膜12−2の厚さを0.2nm以上1.0nm以下に制御することで、サファイア基板10の配向をXC層12に引き継がせることができる。結果、例えば、(111)配向したXC層12を形成することができる。
また、本実施形態のIII族窒化物半導体基板の製造方法では、X膜12−1を成膜時の印加電力を制御することで、XC層12の2θの値を制御できる。
このように、本実施形態のIII族窒化物半導体基板の製造方法によれば、多種多様なパラメータを制御することで、XC層12及び/又は反応性スパッタXC層13からなるXC層の2θの値及び半値幅を所望の値に制御することができる。上述の通り、XC層分解剥離には、図1に示すように、2θの値と、半値幅の値と、剥離の歩留まりとの間に所定の規則性がある。XC層の2θの値及び半値幅を制御できる本実施形態によれば、剥離の歩留まりを向上させることができる。
例えば、本実施形態のIII族窒化物半導体基板の製造方法によれば、XC層形成工程において、上記多種多様なパラメータを制御することで、Cu Kα線を用いたXRDにより測定した(111)の2θの値が35.75°以上35.95°以下であり、かつ、ωスキャンによる(111)ロッキングカーブの半値幅の値が6000sec以上であるTiC層を形成することができる。結果、図1の規則性より、サファイア基板10とIII族窒化物半導体層14との分離の歩留まりを著しく向上させることができる。
<<実施例>>
<XC層の半値幅の制御>
ベースC膜11及び/又は反応性スパッタXC層13の厚さの制御により、XC層12及び/又は反応性スパッタXC層13からなるXC層の半値幅を制御できることを示す。具体的には、ベースC膜11の厚さ、及び、反応性スパッタXC層13の厚さを変化させた複数のサンプルにおける上記半値幅を示す。
まず、厚さ550μmの3インチφのサファイア基板10を用意した。そして、サファイア基板10上に、以下の条件で、ベースC膜11、TiC層(XC層12)及び反応性スパッタTiC層(反応性スパッタXC層13)を形成した。層構造は、図4に示すようになる。
「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒、72秒、84秒(3つのパターン)
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9、1.1、1.3nm(成膜時間に応じた3つのパターン)
「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:1.0nm
○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
Ti膜(X膜12−1)及びC膜12−2のペア数:20
TiC層(XC層12)の厚さ:20nm
「反応性スパッタTiC層(反応性スパッタXC層13)の成膜条件」
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:0分、3.5分、17.5分(3つのパターン)
圧力:0.4Pa
印加電力:300W
スパッタガス:Arガス
スパッタガス流量:30.0sccm
反応性ガス:CH
反応性ガス流量:10.0sccm
ターゲット:Ti
厚さ:0、20、100nm(成膜時間に応じた3つのパターン)
図12に、ベースC膜11の成膜時間(厚さ)と、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅との関係を示す。
四角は、100nmの厚さの反応性スパッタTiC層(反応性スパッタXC層13)を形成したサンプルのデータであり、三角は20nmの反応性スパッタTiC層(反応性スパッタXC層13)を形成したサンプルのデータであり、ひし形は反応性スパッタTiC層(反応性スパッタXC層13)を形成しなかったサンプルのデータである。
図より、100nmの厚さの反応性スパッタTiC層(反応性スパッタXC層13)を形成したサンプルにおいては、ベースC膜11の成膜時間を、60秒、72秒及び84秒と変化させている。そして、図のデータより、ベースC膜11の厚さが厚くなるほど、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅が線形的に大きくなることが分かる。
次に、図13に、反応性スパッタTiC層(反応性スパッタXC層13)の厚さと、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅との関係を示す。
四角は、成膜時間60秒でベースC膜11を形成したサンプルのデータであり、三角は成膜時間72秒でベースC膜11を形成したサンプルのデータであり、ひし形は成膜時間84秒でベースC膜11を形成したサンプルのデータである。
図より、成膜時間84秒でベースC膜11を形成したサンプルにおいては、反応性スパッタTiC層(反応性スパッタXC層13)の厚さを、0nm、20nm及び100nmと変化させている。そして、図のデータより、反応性スパッタTiC層(反応性スパッタXC層13)の厚さが厚くなるほど、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅が大きくなることが分かる。
以上より、ベースC膜11及び/又は反応性スパッタTiC層(反応性スパッタXC層13)の厚さの制御により、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅を制御できることが分かる。
また、図13より、84秒以上の成膜時間で、厚さ1.3nm以上のベースC膜11を形成する場合には、70nm以上の厚さの反応性スパッタTiC層(反応性スパッタXC層13)を形成することで、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅を6000sec以上に制御できることが分かる。
なお、ここでは示していないが、本発明者らは、反応性スパッタTiC層(反応性スパッタXC層13)の厚さが70nm未満(例えば、0nm)である場合においても、ベースC膜11の厚さを十分に厚くすることで、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅を6000sec以上に制御できることを確認している。同様に、本発明者らは、ベースC膜11の厚さが1.1nm未満である場合においても、反応性スパッタTiC層(反応性スパッタXC層13)の厚さを十分に厚くすることで、TiC層(XC層12)及び/又は反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層の半値幅を6000sec以上に制御できることを確認している。
<TiC層の配向>
ベースC膜11、X膜12−1、及び、C膜12−2の厚さの制御により、サファイア基板10の配向をXC層12に引き継がせることを示す。
まず、厚さ550μmの3インチφのC面サファイア基板10を用意した。そして、サファイア基板10上に、以下の条件で、ベースC膜11、TiC層(XC層12)及び反応性スパッタTiC層(反応性スパッタXC層13)を形成した。
「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:84秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:1.3nm
「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:1.0nm
○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
Ti膜(X膜12−1)及びC膜12−2のペア数:9
TiC層(XC層12)の厚さ:10nm
「反応性スパッタTiC層(反応性スパッタXC層13)の成膜条件」
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:17.5分
圧力:0.4Pa
印加電力:300W
スパッタガス:Ar
スパッタガス流量:30sccm
反応性ガス:CH
反応性ガス流量:10.0sccm
ターゲット:Ti
厚さ:100nm
得られたTiC層(XC層12)及び反応性スパッタTiC層(反応性スパッタXC層13)からなるTiC層は、(111)配向していた。すなわち、サファイア基板10の配向を引き継いでいた。
<サファイア基板10とIII族窒化物半導体層14との分離>
本発明の製造方法によりサファイア基板10とIII族窒化物半導体層14とを剥離できることを示す。
まず、厚さ550μmの3インチφのサファイア基板10を用意した。そして、サファイア基板10上に、以下の条件で、ベースC膜11、TiC層(XC層12)及び反応性スパッタTiC層(反応性スパッタXC層13)を形成した。
「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:84秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:1.3nm
「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:1.0nm
○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
Ti膜(X膜12−1)及びC膜12−2のペア数:9
TiC層(XC層12)の厚さ:10nm
「反応性スパッタTiC層(反応性スパッタXC層13)の成膜条件」
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:17.5分
圧力:0.4Pa
印加電力:300W
スパッタガス:Ar
スパッタガス流量:30sccm
反応性ガス:CH
反応性ガス流量:10.0sccm
ターゲット:Ti
厚さ:100nm
その後、以下の条件で窒化処理を行った。
窒化温度:940℃
窒化時間:30分
窒化ガス:NHガス、Hガス
その後、以下の条件でGaN層を形成した。
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:1050℃
成膜時間:150分
厚さ:400μm
その後、GaN層を形成した後の積層体を常温まで冷却することなく、以下の条件で加熱した。
加熱温度:1130℃
加熱時間:5時間
加熱方法:HVPE装置内
図14の上側(GaN+Sap)に、GaN層を積層した状態の積層体の平面画像を示す。そして、図14の下側(Sapのみ)に、加熱処理してGaN層を剥離した直後のサファイア基板の平面画像を示す。図より、サファイア基板側にGaN層が残ることなく、GaN層がきれいに剥離されていることが分かる。
<XC層の2θの値の制御>
X膜12−1の厚さT1、及び、C膜12−2の厚さT2の比(T1/T2)を制御することで、XC層12の2θの値を制御できることを示す。また、X膜12−1を成膜する際の印加電力を制御することで、XC層12の2θの値を制御できることを示す。
まず、厚さ550μmの3インチφのサファイア基板10を用意した。そして、サファイア基板10上に、以下の9パターンの条件でベースC膜11及びTiC層(XC層12)を形成し、9つのサンプルを得た。
☆サンプル1(※150W:40ペア)
「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:84秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:1.3nm
「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:1.0nm
○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
Ti膜(X膜12−1)及びC膜12−2の厚さ比(Ti/C):1.11
Ti膜(X膜12−1)及びC膜12−2のペア数:40
TiC層(XC層12)の厚さ:51nm
サンプル2(※150W:80ペア)
以下の条件を除き、サンプル1と同様の条件である。
Ti膜(X膜12−1)及びC膜12−2のペア数:80
TiC層(XC層12)の厚さ:101nm
サンプル3(※150W:120ペア)
以下の条件を除き、サンプル1と同様の条件である。
Ti膜(X膜12−1)及びC膜12−2のペア数:120
TiC層(XC層12)の厚さ:151nm
☆サンプル4(※120W:40ペア)
「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:120W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:0.8nm
○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
Ti膜(X膜12−1)及びC膜12−2の厚さ比(Ti/C):0.89
Ti膜(X膜12−1)及びC膜12−2のペア数:40
TiC層(XC層12)の厚さ:43nm
サンプル5(※120W:80ペア)
以下の条件を除き、サンプル4と同様の条件である。
Ti膜(X膜12−1)及びC膜12−2のペア数:80
TiC層(XC層12)の厚さ:87nm
サンプル6(※120W:120ペア)
以下の条件を除き、サンプル4と同様の条件である。
Ti膜(X膜12−1)及びC膜12−2のペア数:120
TiC層(XC層12)の厚さ:129nm
☆サンプル7(※80W:40ペア)
「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:80W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:0.5nm
○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
Ti膜(X膜12−1)及びC膜12−2の厚さ比(Ti/C):0.56
Ti膜(X膜12−1)及びC膜12−2のペア数:40
TiC層(XC層12)の厚さ:37nm
サンプル8(※80W:80ペア)
以下の条件を除き、サンプル7と同様の条件である。
Ti膜(X膜12−1)及びC膜12−2のペア数:80
TiC層(XC層12)の厚さ:73nm
サンプル9(※80W:120ペア)
以下の条件を除き、サンプル1と同様の条件である。
Ti膜(X膜12−1)及びC膜12−2のペア数:120
TiC層(XC層12)の厚さ:113nm
図17に、Ti膜(X膜12−1)の厚さT1、及び、C膜12−2の厚さT2の比(図中、Ti/C比)と、2θとの関係を示す。また、図18に、Ti膜(X膜12−1)を成膜する際の印加電力(図中、Ti成膜電力)と、2θとの関係を示す。図17には、サンプル3、6及び9の結果をプロットしている。図18には、サンプル1乃至9の結果をプロットしている。図中、120P、80P、40Pは、各々、Ti膜(X膜12−1)とC膜12−2のペア数が、120、80、40であることを意味する。
図17より、Ti膜(X膜12−1)の厚さT1、及び、C膜12−2の厚さT2の比(T1/T2)が大きくなると、TiC層の2θが線形的に大きくなることが分かる。また、図18より、Ti膜(X膜12−1)を成膜する際の印加電力が大きくなると、TiC層の2θが線形的に大きくなることが分かる。以上より、X膜12−1の厚さT1、及び、C膜12−2の厚さT2の比(T1/T2)を制御することで、XC層12の2θの値を制御できることが分かる。また、X膜12−1を成膜する際の印加電力を制御することで、XC層12の2θの値を制御できることが分かる。
<XC層の2θのばらつきの制御>
X膜12−1とC膜12−2の厚さの比を制御することで、XC層12の2θの値のばらつきを抑え、所望の範囲に制御できることを示す。
まず、厚さ550μmの3インチφの複数のサファイア基板10を用意した。そして、複数のサファイア基板10上を、図15に示すようにトレイ上の所定の位置に配置し、以下の条件で、ベースC膜11、TiC層(XC層12)を形成した。
「ベースC膜11の成膜条件」
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:84秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:1.3nm
「TiC層(XC層12)の形成条件」
○Ti膜(X膜12−1)の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:12秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:Ti
厚さ:1.0nm
○C膜12−2の成膜条件
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:60秒
圧力:0.4Pa
印加電力:150W
スパッタガス:Ar
スパッタガス流量:100sccm
ターゲット:C
厚さ:0.9nm
Ti膜(X膜12−1)及びC膜12−2のペア数:40
TiC層(XC層12)の厚さ:40nm
そして、図15に示すように、「トレイ上の略中心である原点」、及び、「原点から所定方向に向かって所定の距離離れた複数の位置」を測定箇所として、2θの値を測定した。図16に、トレイ上の位置と、2θの値との関係を示す。図16より、2θの値はばらつかず、トレイ上の位置に関係なくほぼ一定であることが分かる。そして、ばらつきを0.008°以内に抑えることが可能であることが分かる。
ここまで、XC層がTiC層である場合を例にとり、様々な効果を示してきたが、本発明者らは、TiC層に代えて、AlC層、ZrC層、Hf層、V層又はTa層を採用した場合にも同様の結果が得られることを確認している。
<第2の実施形態>
本発明者らは、サファイア基板等の異種基板上にXC層(Xは、Ti、Al、Zr、Hf、V又はTa)を挟んでIII族窒化物半導体層を形成した後、当該積層体を冷却することで、サファイア基板とIII族窒化物半導体層との間の熱膨張係数の違いに基づいた応力を発生させ、サファイア基板とIII族窒化物半導体層とを分離する方法(以下、「冷却分離」という場合がある)を発明した。
XC層の存在により、サファイア基板とIII族窒化物半導体層との間の結合力を弱めることができる。結果、上記応力を利用して、容易に、サファイア基板とIII族窒化物半導体層とを分離させることができる。
ところで、本発明者らは、これまで、XC層を反応性スパッタで生成してきた。しかし、当該方法の場合、XC層の2θの値がばらつくという問題があった。そして、2θの値のばらつきにより、分離の仕方がばらつき、歩留まりが悪くなるという問題があった。そこで、本発明者らは、XC層の2θの値を制御できるXC層の生成方法を利用した冷却分離を新たに発明した。本実施形態は、上記冷却分離に関し、特徴的な方法でXC層を形成する工程を有する。以下、本実施形態について詳細に説明する。
本実施形態のIII族窒化物半導体基板(自立基板)の製造方法は、
(1)´下地基板上に、ベースC膜を形成する工程(ベースC膜形成工程)と、
(2)´上記ベースC膜の上に、XC層を形成する工程(XC層形成工程)と、
(3)´上記XC層の少なくとも一部を窒化する工程(窒化工程)と、
(4)´窒化されたXC層の上に、III族窒化物半導体層を形成し、その後、冷却することで、下地基板とIII族窒化物半導体層とを分離する工程(成長工程及び分離工程)と、
を有する。
(1)´ベースC膜形成工程の概要は、第1の実施形態で説明した(1)ベースC膜形成工程と同様である。しかし、(1)ベースC膜形成工程では、ベースC膜11の厚さを例えば1.1nm以上1.3nm以下に制御したが、(1)´ベースC膜形成工程では、ベースC膜11の厚さを例えば1.3nm以上1.5nm以下に制御する。このように制御することで、XC層の半値幅を大きくすることができる。半値幅が小さすぎるとXC層の結晶性がよくなり、剥離が生じ難くなる。ベースC膜11の厚さを上述のように制御し、XC層の結晶性を適当な状態にコントロールすることで、剥離を起きやすくできる。なお、ここでは、ベースC膜11の厚さの制御により、XC層の半値幅を制御する例を示したが、第1の実施形態に準じ、X膜12−1とC膜12−2の厚さの比や、反応性スパッタXC層13の厚さを制御することで、XC層の半値幅を制御してもよい。
(2)´XC層形成工程の概要は、第1の実施形態で説明した(2)XC層形成工程と同様である。(2)´XC層形成工程では、(2)XC層形成工程と同様の手法により、XC層の2θの値を制御して、そのばらつきを抑える。
(3)´窒化工程の概要は、第1の実施形態で説明した(3)窒化工程と同様である。なお、当該工程では、NHガス(窒化ガス)の流量(分圧)を、サファイア基板とIII族窒化物半導体層との分離が起こりやすい状態に制御してもよい。NHガスの流量が少ないと、III族窒化物半導体層形成後の冷却により、サファイア基板とIII族窒化物半導体層とが分離しやすい。例えば、NHガスの流量は、3L/min以上5L/min以下に制御されてもよい。
(4)´成長工程及び分離工程は、成長工程と分離工程とを別々に行う。成長工程は、第1の実施形態で説明した成長工程と同様である。なお、サファイア基板とIII族窒化物半導体層の厚みの関係を、サファイア基板とIII族窒化物半導体層との分離が起こりやすい状態に制御してもよい。例えば、サファイア基板の厚さを600um以上1500um以下とし、III族窒化物半導体層の厚さを500um以上2000um以下としてもよい。
成長工程後に行われる分離工程では、サファイア基板及びIII族窒化物半導体層を含む積層体を室温まで冷却する。すると、この冷却中に、サファイア基板とIII族窒化物半導体層の熱膨張係数の違いからこれらの積層体に歪みが生じ、サファイア基板とIII族窒化物半導体層とが分離される。このとき、XC層により、サファイア基板とIII族窒化物半導体層との間の結合力が弱められ、容易に分離が起きる。
本実施形態の場合、XC層の2θの値のばらつきを抑えることができる。結果、サファイア基板とIII族窒化物半導体層との分離の仕方がばらつく不都合を抑え、歩留まりを高めることができる。
以下、参考形態の例を付記する。
1. X膜(Xは、Ti、Al、Zr、Hf、V又はTa)とC膜とを交互に連続的に積層し、かつ、加熱することで得られるXC層を、下地基板の上に形成するXC層形成工程と、
前記XC層の上にIII族窒化物半導体層を形成する成長工程と、
前記下地基板と前記III族窒化物半導体層を分離する分離工程と、
を有するIII族窒化物半導体基板の製造方法。
2. 1に記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程では、前記X膜の厚さT1、及び、前記C膜の厚さT2を、2/3≦T1/T2≦3/2を満たすように制御するIII族窒化物半導体基板の製造方法。
3. 1又は2に記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程では、
前記X膜の厚さT1を、T1≦1.0nmを満たすように制御し、かつ、前記C膜の厚さT2を、T2≦1.0nmを満たすように制御するIII族窒化物半導体基板の製造方法。
4. 1から3のいずれかに記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程では、5nm以上かつ200nm以下の厚さの前記XC層を形成するIII族窒化物半導体基板の製造方法。
5. 1から3のいずれかに記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程の後、かつ、前記成長工程の前に、前記XC層の上に反応性スパッタにより反応性スパッタXC層を形成する反応性スパッタ工程をさらに有し、
前記XC層の厚さT4、及び、前記反応性スパッタXC層の厚さT5は、40nm≦(T4+T5)≦200nmを満たすIII族窒化物半導体基板の製造方法。
6. 5に記載のIII族窒化物半導体基板の製造方法において、
前記反応性スパッタ工程では、T5≧70nmを満たす前記反応性スパッタXC層を形成するIII族窒化物半導体基板の製造方法。
7. 1から6のいずれかに記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程の前に、前記C膜より厚い所定厚さに制御されたベースC膜を、前記下地基板の上に形成するベースC膜形成工程をさらに有し、
前記XC層形成工程では、前記ベースC膜の上に、前記XC層を形成するIII族窒化物半導体基板の製造方法。
8. 7に記載のIII族窒化物半導体基板の製造方法において、
前記ベースC膜形成工程では、1.1nm以上かつ1.3nm以下の厚さの前記ベースC膜を形成するIII族窒化物半導体基板の製造方法。
9. 1から8のいずれかに記載のIII族窒化物半導体基板の製造方法において、
前記XC層形成工程では、CuKα線を用いたXRD(x-ray diffraction)により測定したTiC(111)の2θの値が35.75°以上35.95°以下であり、かつ、ωスキャンによるTiC(111)ロッキングカーブの半値幅の値が6000sec以上であるTiC層を形成するIII族窒化物半導体基板の製造方法。
3 HVPE装置
5 容器
6 容器
10 サファイア基板(下地基板)
11 ベースC膜
12 XC層
12−1 X膜
12−2 C膜
13 反応性スパッタXC層
14 III族窒化物半導体層
31 反応管
32 基板ホルダ
33 III族原料ガス供給部
34 窒素原料ガス供給部
35 ガス排出管
36、37 ヒータ
38 遮蔽板
39 成長領域
40 配管
41 回転軸
50 容器本体
51 側壁
52 ピン
52A−52D ピン
53 蓋
55 治具
61 容器本体
62 蓋
63 治具
141 窒化チタン層
142 炭化チタン層
143 窒化されたキャップ層
311 ガス供給管
312 ソースボート
313 III族原料
341 ガス供給管
511 凹部
631 保持部
632 固定部
A 積層体
B 積層体
L 液体

Claims (9)

  1. X膜(Xは、Ti、Al、Zr、Hf、V又はTa)とC膜とを交互に連続的に積層し、かつ、加熱することで得られるXC層を、下地基板の上に形成するXC層形成工程と、
    前記XC層の上にIII族窒化物半導体層を形成する成長工程と、
    前記下地基板と前記III族窒化物半導体層を分離する分離工程と、
    を有するIII族窒化物半導体基板の製造方法。
  2. 請求項1に記載のIII族窒化物半導体基板の製造方法において、
    前記XC層形成工程では、前記X膜の厚さT1、及び、前記C膜の厚さT2を、2/3≦T1/T2≦3/2を満たすように制御するIII族窒化物半導体基板の製造方法。
  3. 請求項1又は2に記載のIII族窒化物半導体基板の製造方法において、
    前記XC層形成工程では、
    前記X膜の厚さT1を、T1≦1.0nmを満たすように制御し、かつ、前記C膜の厚さT2を、T2≦1.0nmを満たすように制御するIII族窒化物半導体基板の製造方法。
  4. 請求項1から3のいずれか1項に記載のIII族窒化物半導体基板の製造方法において、
    前記XC層形成工程では、5nm以上かつ200nm以下の厚さの前記XC層を形成するIII族窒化物半導体基板の製造方法。
  5. 請求項1から3のいずれか1項に記載のIII族窒化物半導体基板の製造方法において、
    前記XC層形成工程の後、かつ、前記成長工程の前に、前記XC層の上に反応性スパッタにより反応性スパッタXC層を形成する反応性スパッタ工程をさらに有し、
    前記XC層の厚さT4、及び、前記反応性スパッタXC層の厚さT5は、40nm≦(T4+T5)≦200nmを満たすIII族窒化物半導体基板の製造方法。
  6. 請求項5に記載のIII族窒化物半導体基板の製造方法において、
    前記反応性スパッタ工程では、T5≧70nmを満たす前記反応性スパッタXC層を形成するIII族窒化物半導体基板の製造方法。
  7. 請求項1から6のいずれか1項に記載のIII族窒化物半導体基板の製造方法において、
    前記XC層形成工程の前に、前記C膜より厚い所定厚さに制御されたベースC膜を、前記下地基板の上に形成するベースC膜形成工程をさらに有し、
    前記XC層形成工程では、前記ベースC膜の上に、前記XC層を形成するIII族窒化物半導体基板の製造方法。
  8. 請求項7に記載のIII族窒化物半導体基板の製造方法において、
    前記ベースC膜形成工程では、1.1nm以上かつ1.3nm以下の厚さの前記ベースC膜を形成するIII族窒化物半導体基板の製造方法。
  9. 請求項1から8のいずれか1項に記載のIII族窒化物半導体基板の製造方法において、
    前記XC層形成工程では、CuKα線を用いたXRD(x-ray diffraction)により測定したTiC(111)の2θの値が35.75°以上35.95°以下であり、かつ、ωスキャンによるTiC(111)ロッキングカーブの半値幅の値が6000sec以上であるTiC層を形成するIII族窒化物半導体基板の製造方法。
JP2015053058A 2015-03-17 2015-03-17 Iii族窒化物半導体基板の製造方法 Active JP6466216B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015053058A JP6466216B2 (ja) 2015-03-17 2015-03-17 Iii族窒化物半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015053058A JP6466216B2 (ja) 2015-03-17 2015-03-17 Iii族窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2016174069A JP2016174069A (ja) 2016-09-29
JP6466216B2 true JP6466216B2 (ja) 2019-02-06

Family

ID=57008335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015053058A Active JP6466216B2 (ja) 2015-03-17 2015-03-17 Iii族窒化物半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP6466216B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100201A (ja) * 2001-09-25 2003-04-04 Matsushita Electric Works Ltd 電界放射型電子源およびその製造方法
JP2009070872A (ja) * 2007-09-11 2009-04-02 Covalent Materials Corp 化合物半導体基板
JP5297850B2 (ja) * 2009-03-24 2013-09-25 古河機械金属株式会社 Iii族窒化物半導体基板の製造方法
JP6144525B2 (ja) * 2013-04-05 2017-06-07 古河機械金属株式会社 下地基板の製造方法およびiii族窒化物半導体基板の製造方法
JP6091969B2 (ja) * 2013-04-05 2017-03-08 古河機械金属株式会社 下地基板の製造方法およびiii族窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
JP2016174069A (ja) 2016-09-29

Similar Documents

Publication Publication Date Title
US8728938B2 (en) Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
TW533607B (en) Semiconductor substrate made of group III nitride, and process for manufacture thereof
WO2009090821A1 (ja) Al系III族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたAl系III族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板
JP5263839B2 (ja) Iii族窒化物結晶の製造方法
TWI524552B (zh) 具有AlzGa-zN層的半導體晶圓及其製造方法
JP6810406B2 (ja) 窒化物半導体テンプレートの製造方法
TW201108302A (en) Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
JP2004039810A (ja) Iii族窒化物半導体基板およびその製造方法
TW200924029A (en) Non-polar III-V nitride semiconductor and growth method
US10483103B2 (en) Method for manufacturing a semiconductor material including a semi-polar III-nitride layer
KR20090023198A (ko) Ⅲ족 질화물 반도체와 그 제조 방법
US20180158681A1 (en) Method for manufacturing nitride semiconductor template, nitride semiconductor template and nitride semiconductor device
JP5297850B2 (ja) Iii族窒化物半導体基板の製造方法
JP2006290662A (ja) アルミニウム系iii族窒化物結晶の製造方法並びに製造装置
JP2010010613A (ja) 積層体、自立基板製造用基板、自立基板およびこれらの製造方法
JP2008120670A (ja) Iii族窒化物半導体基板の製造方法およびiii族窒化物半導体基板
JP4707755B2 (ja) 窒化アルミニウム単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いた窒化アルミニウム単結晶基板の製造方法、および、窒化アルミニウム単結晶基板
JP5014217B2 (ja) Iii族窒化物半導体およびその製造方法
JP6466216B2 (ja) Iii族窒化物半導体基板の製造方法
JP6652347B2 (ja) Iii族窒化物半導体基板、及び、iii族窒化物半導体基板の製造方法
JP4907127B2 (ja) Iii族窒化物の自立単結晶作製方法およびiii族窒化物単結晶層を含む積層体
JP5230522B2 (ja) 積層体の製造方法、および該積層体を有する半導体デバイス
JP6144525B2 (ja) 下地基板の製造方法およびiii族窒化物半導体基板の製造方法
JP6831486B2 (ja) 基板の製造方法、iii族窒化物半導体系素子の製造方法
JP4885997B2 (ja) Iii族窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190109

R150 Certificate of patent or registration of utility model

Ref document number: 6466216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250