JP6459646B2 - Semiconductor device manufacturing jig and semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing jig and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP6459646B2 JP6459646B2 JP2015045058A JP2015045058A JP6459646B2 JP 6459646 B2 JP6459646 B2 JP 6459646B2 JP 2015045058 A JP2015045058 A JP 2015045058A JP 2015045058 A JP2015045058 A JP 2015045058A JP 6459646 B2 JP6459646 B2 JP 6459646B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- dicing
- semiconductor
- semiconductor device
- dicing film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Adhesive Tapes (AREA)
- Dicing (AREA)
Description
本発明は、半導体装置製造用治具及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device manufacturing jig and a semiconductor device manufacturing method.
半導体装置の製造工程では、半導体ウエハの縦横方向に繰り返して半導体集積回路を形成した後に、半導体ウエハをダイシングフィルムに貼り、例えばダイシングソーにより切削して個片化し、チップ状の半導体装置を形成する工程を有している。通常、ダイシングフィルムは、基材と粘着層の2層構造となっている。これにより得られたチップ状の半導体装置はコレットによりダイシングフィルムから持ち上げられ、移動され、積層、モールド、基板実装などが行われる。 In the manufacturing process of a semiconductor device, a semiconductor integrated circuit is formed repeatedly in the vertical and horizontal directions of the semiconductor wafer, and then the semiconductor wafer is attached to a dicing film and cut into pieces by, for example, a dicing saw to form a chip-like semiconductor device. It has a process. Usually, the dicing film has a two-layer structure of a base material and an adhesive layer. Thus obtained chip-like semiconductor device is lifted from the die single film by the collet is moved, laminated, molded, such as a substrate mounting is performed.
チップ状の半導体装置をダイシングフィルムから持ち上げる方法として例えばニードルピックアップ法が採用される。ニードルピックアップ法は、ダイシングフィルムのうち半導体装置の貼り付け面と反対側の面をニードル等で突き上げて変形させ、チップ状の半導体装置をダイシングフィルムから剥離する方法である。この場合、ダイシングフィルムを押し上げる側から真空吸着される構造を有する装置が使用される。 As a method of lifting the chip-shaped semiconductor device from the dicing film, for example, a needle pick-up method is employed. The needle pickup method is a method in which a surface of the dicing film opposite to the surface to which the semiconductor device is attached is pushed up and deformed by a needle or the like, and the chip-like semiconductor device is peeled off from the dicing film. In this case, an apparatus having a structure in which vacuum adsorption is performed from the side where the dicing film is pushed up is used.
また、半導体ウエハの主面から所定の深さに切り込みを入れた後、第1粘着テープに主面を貼り付けた状態で半導体ウエハの裏面を研削及び研磨し、ついで第2粘着テープ上で半導体ウエハの個片化を行うことが知られている。この方法によれば、材料の特性によって第2粘着テープが収縮することがあるので、裏面研磨後に個片化されたチップが所定の位置からずれ、チップとチップの間の距離及び角度にずれが生じ、チップのピックアップができなくなることがある。そのような不都合を解消するためのテープとして次の構造が知られている。 In addition, after cutting a predetermined depth from the main surface of the semiconductor wafer, the back surface of the semiconductor wafer is ground and polished with the main surface attached to the first adhesive tape, and then the semiconductor is formed on the second adhesive tape. It is known to divide wafers. According to this method, the second adhesive tape may shrink depending on the characteristics of the material. Therefore, the chip separated after the backside polishing is displaced from a predetermined position, and the distance and angle between the chips are not displaced. And chip pick-up may not be possible. The following structure is known as a tape for solving such inconvenience.
その構造は、一方の面に粘着剤層が設けられた基材の他方の面に二本以上の溝を形成してなり、その溝の深さが基材の最大厚さに対して20%〜70%、溝の幅が50μm以下となされ、これによりテープの収縮が抑制される。 The structure is formed by forming two or more grooves on the other surface of the base material provided with an adhesive layer on one surface, and the depth of the groove is 20% of the maximum thickness of the base material. ˜70%, groove width is 50 μm or less, thereby suppressing tape shrinkage.
半導体ウエハのダイシングは、ダイシングソーを使用して機械的に切断する方法の他に、レーザー照射により熱的に切断する方法がある。レーザー照射により行う方法では、ダイシングフィルムの基材フィルムと加工用テーブルが強固に付着する現象が生じ易い。このような現象を防止するため、基材フィルムの裏面に凹凸を有する接触低減層を設けることが知られている。その接触低減層は、深さが1μm〜10μm、算術平均粗さRaが1.0μm以上の凹凸となるように加工される。 In addition to the method of mechanically cutting the semiconductor wafer using a dicing saw, there is a method of thermally cutting by laser irradiation. In the method performed by laser irradiation, a phenomenon in which the base film of the dicing film and the processing table are firmly attached tends to occur. In order to prevent such a phenomenon, it is known to provide a contact reducing layer having irregularities on the back surface of the base film. The contact reduction layer is processed so as to be unevenness having a depth of 1 μm to 10 μm and an arithmetic average roughness Ra of 1.0 μm or more.
ところで、電子デバイスの小型化、高機能化のために、チップ状の半導体装置を3次元に実装する3次元実装半導体技術の研究開発が進み、三次元実装に適したシリコン貫通ビア(TSV:through-silicon via)を有する半導体装置が使用されている。TSVは、シリコンチップを貫通するビアによりその表裏面の回路を導通させ、さらに、半導体装置間をマイクロバンプ等で接合させることにより、高集積化を積層により実現できる構造である。 By the way, in order to reduce the size and increase the functionality of electronic devices, research and development of three-dimensional mounting semiconductor technology for mounting a chip-shaped semiconductor device in three dimensions has progressed, and through silicon vias (TSV: through suitable for three-dimensional mounting). -silicon via) is used. The TSV has a structure in which high integration can be realized by stacking by electrically connecting the circuits on the front and back surfaces with vias penetrating the silicon chip and joining the semiconductor devices with micro bumps or the like.
この場合、TSVを深く形成することは難しいので、例えば、TSVを半導体ウエハの回路面から反対面に向けて浅く形成した後に、その反対面を物理的研磨、切削等により薄層化することによってTSVを露出させる処理が行われている。 In this case, since it is difficult to form the TSV deeply, for example, after forming the TSV shallow from the circuit surface of the semiconductor wafer to the opposite surface, the opposite surface is thinned by physical polishing, cutting, or the like. A process for exposing the TSV is performed.
薄層化された半導体ウエハの研磨面は、例えばダイシングフィルムに貼り付けられる。ダイシングフィルムの表面の粘着層は、ダイシング時のウエハの欠けなどを防ぐために高い粘着強度が必要である。また、ダインシング後にチップ状の半導体装置の剥離を可能にするため、粘着層は、UV照射により粘着性が低下する機能をもつUV剥離タイプが一般的に使用される。 The polished surface of the thinned semiconductor wafer is attached to a dicing film, for example. The adhesive layer on the surface of the dicing film needs to have high adhesive strength in order to prevent chipping of the wafer during dicing. Further, in order to enable the chip-shaped semiconductor device to be peeled after dicing, the adhesive layer is generally a UV peeling type having a function of reducing the adhesiveness by UV irradiation.
ダイシングフィルムに貼り付けられるチップ状の半導体装置が切削、研磨等により薄層化されると、剛性や抗折強度が低下するので、ピンの突き上げにより変形したダイシングフィルムの形状にチップ状の半導体装置が追従し、剥離されにくい状態となる。このため、抗折強度を超えた応力が半導体装置に加わり、薄い半導体装置が割れることがある。ダイシングフィルムは、UV照射によってチップ状の半導体装置との密着強度が低下しているが、それ以上に薄層化された半導体装置の剛性低下が大きいため、良好な剥離が難しいことがある。 If the chip-like semiconductor device attached to the dicing film is thinned by cutting, polishing, etc., the rigidity and the bending strength are reduced. Therefore, the chip-like semiconductor device is deformed by the pushing up of the pin into the shape of the dicing film. Will follow and become difficult to peel off. For this reason, stress exceeding the bending strength is applied to the semiconductor device, and the thin semiconductor device may be broken. The dicing film has reduced adhesion strength with the chip-like semiconductor device due to UV irradiation, but since the rigidity of the semiconductor device thinned further is large, it may be difficult to peel off.
また、上記のように幅が50μm以下の溝を基材フィルムの裏面側に形成してダイシングフィルムの伸縮を押さえたり、加工用テーブルとの密着強度を低下させたりしても、ダイシングにより分割された半導体装置とダイシングフィルムの接触面積を低減することは難しい。従って、上記の構造は、薄層化されたチップ状の半導体装置をダイシングフィルムから良好に剥離するという課題を解決するものではない。 In addition, as described above, a groove having a width of 50 μm or less is formed on the back surface side of the base film to suppress expansion and contraction of the dicing film, or even if the adhesion strength with the processing table is reduced, it is divided by dicing. It is difficult to reduce the contact area between the semiconductor device and the dicing film. Therefore, the above structure does not solve the problem of favorably peeling the thinned chip-shaped semiconductor device from the dicing film.
本発明の目的は、粘着層に貼り付けられて個片化された半導体チップを良好に剥離することができる半導体装置製造用治具及び半導体装置の製造方法を提供することにある。 An object of the present invention is to provide a semiconductor device manufacturing jig and a semiconductor device manufacturing method capable of satisfactorily peeling a semiconductor chip that has been attached to an adhesive layer and separated into individual pieces.
本実施形態の1つの観点によれば、ダイシングフィルムと、前記ダイシングフィルムが内側に張られたリングと、を有し、前記ダイシングフィルムは、半導体ウエハが貼り付けられる粘着層と、前記粘着層が一面上に形成された基材フィルムと、前記基材フィルムの前記一面の反対側の他面に形成され、負圧により潰されて前記一面に窪みが形成される大きさを有し、前記半導体ウエハがダイシングラインで分割されて形成される複数のチップのそれぞれの間から両側の前記チップに至る部分と複数の前記チップの下の複数の部分に形成された複数の島状の凹部と、前記基材フィルムの前記他面において、複数の前記島状の凹部を互いに接続する複数の接続用凹部と、を有する半導体装置製造用治具が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解されるものである。
According to one aspect of this embodiment, the dicing film, wherein the dicing film having a ring stretched inward, and the dicing film, and an adhesive layer on which the semiconductor wafer is pasted, the adhesive layer is a substrate film formed on a surface, made form the other surface opposite to the one surface of the base film has a collapsed by size that is recess formed on the one surface by the negative pressure, the A plurality of island-shaped recesses formed in a plurality of chips formed between a plurality of chips formed by dividing a semiconductor wafer by a dicing line, and a plurality of parts below the plurality of chips ; There is provided a semiconductor device manufacturing jig having a plurality of connection recesses connecting the plurality of island-shaped recesses to each other on the other surface of the base film .
The objects and advantages of the invention will be realized and attained by means of the elements and combinations particularly pointed out in the appended claims. It is to be understood that the foregoing general description and the following detailed description are exemplary and explanatory only and are not restrictive of the invention.
本実施形態によれば、粘着層に貼り付けられて個片化された半導体チップを良好に剥離することができる。 According to this embodiment, the semiconductor chip stuck to the adhesion layer and separated into pieces can be favorably peeled off.
以下に、図面を参照して実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。 Embodiments will be described below with reference to the drawings. In the drawings, similar components are given the same reference numerals.
図1は、実施形態に係る半導体装置の製造方法に使用されるダイシングフィルムとその上に貼り付けられた半導体ウエハの一例を示す平面図、図2は、実施形態に係る半導体装置の製造方法に使用されるダイシングフィルムとピックアップ装置を示す断面図である。図3(a)は、図1において一点鎖線で囲まれた領域Iの拡大平面図、図3(b)は、図1においてII−II線に沿った拡大断面図である。 FIG. 1 is a plan view illustrating an example of a dicing film used in the method for manufacturing a semiconductor device according to the embodiment and a semiconductor wafer attached thereon, and FIG. 2 illustrates the method for manufacturing the semiconductor device according to the embodiment. It is sectional drawing which shows the dicing film and pick-up apparatus which are used. 3A is an enlarged plan view of a region I surrounded by a one-dot chain line in FIG. 1, and FIG. 3B is an enlarged sectional view taken along line II-II in FIG.
図1、図2及び図3に示すダイシングフィルム1は、基材フィルム2の第1面2aの上に粘着層3が形成された二層構造を有している。粘着層3のうち基材フィルム2との接着面と反対側の面は、未使用時には例えばポリエチレンテレフタラート(PET)保護フィルム(不図示)で覆われ、使用時には露出される。
A dicing film 1 shown in FIGS. 1, 2, and 3 has a two-layer structure in which an
基材フィルム2は、ポリ塩化ビニル(PVC)、ポリオレフィン、ポリエステル、PET等の樹脂材から形成されたフィルムである。平坦に伸ばした状態の基材フィルム2の第1面2aは平坦面であり、第2面2bは、平面円形状の凹部4がほぼ等間隔で面に沿って複数形成され、凹凸面となっている。第2面2bのうち凹部4を囲む凸部の平坦面は、基材フィルム2において単位面積当たり70%以下となるような数及び広さの条件で凹部4が形成される。
The
複数の凹部4は、例えば金型を用いる加熱プレスによって基材フィルム2に成形される。複数の凹部4は、粘着層3上に貼られる半導体ウエハWのダイシングラインLにできるだけ大きい面積で重なることが可能な数と位置に設けられ、さらにダイシンルラインLに囲まれた領域に設けられることが好ましい。また、複数の凹部4は、半導体ウエハWにおけるダイシングラインLを挟んでその両側の半導体集積回路領域Sを跨ぐことができる広さを有することが好ましい。凹部4は、後に説明するように、第2面2b側の空間に配置される吸着筒13の先端から加わる負圧により潰され、その結果、凹部4の上の薄層部2cが凹部4内に引き込まれて変形し、窪みとなる大きさと厚みを有している。
The plurality of
粘着層3は、放射線硬化型粘着剤、例えば紫外線硬化型粘着剤が使用される。放射線硬化型粘着剤組成物として、例えば、架橋されたアクリル系ポリマー中に放射線硬化型化合物を含有したブレンド型や、架橋されたアクリル系ポリマー自身が放射線硬化型官能基を有する放射線硬化型ポリマー型がある。
For the
そのような構造を有するダイシングフィルム1は、図1、図2に示すように、例えば円環状のキャリアリング5に張られている。具体的には、巻かれた状態のダイシングフィルム1を引き伸ばし、粘着層3をキャリアリング5の一面に粘着させて取り付けられる。キャリアリング5は、例えばステンレス等のような剛性の高い材料から形成され、その内径はダイシング対象となる半導体ウエハWの直径より大きく形成されている。
The dicing film 1 having such a structure is stretched, for example, on an annular carrier ring 5 as shown in FIGS. Specifically, the dicing film 1 in a rolled state is stretched, and the
半導体ウエハWは、ダイシングフィルム1の上で、複数の半導体集積回路Sが形成された面を露出させてダイシングラインLに沿って例えばダイシングソー(不図示)により切断され、半導体集積回路Sを有する複数の半導体チップCに分割される。半導体ウエハWのダイシングは、例えばキャリアリング5に張られたダイシングフィルム1をダイシングテーブル(不図示)に置いて行われる。なお、ダイシングは、レーザー照射等により行われてもよい。 The semiconductor wafer W has a semiconductor integrated circuit S that is cut along a dicing line L with a dicing saw (not shown), for example, on the dicing film 1 so as to expose the surface on which the plurality of semiconductor integrated circuits S are formed. Divided into a plurality of semiconductor chips C. The dicing of the semiconductor wafer W is performed, for example, by placing the dicing film 1 stretched on the carrier ring 5 on a dicing table (not shown). The dicing may be performed by laser irradiation or the like.
図1、図2及び図3では、ダイシングフィルム1の粘着層3の上でダイシングされた半導体ウエハW、即ち複数の半導体チップCが貼り付けられた状態を示している。そのような状態で、キャリアリング5の側部は、図1、図2に例示するピックアップ装置10のリングホルダ11により両側から挟まれ、リングホルダ11の横溝11uに嵌め込まれ、固定される。
1, FIG. 2 and FIG. 3 show a state in which a semiconductor wafer W diced on the
キャリアリング5及びダイシングフィルム1により二分される空間のうち基材フィルム2が露出する側の第1の空間には、ダイシングフィルム1を介して1つの半導体チップCを突き上げる突き上げユニット12が配置されている。突き上げユニット12は、1つの半導体チップCを囲み得る大きさの例えば円環状の先端部を備えた吸着筒13を有し、その中には、ニードルホルダ14が吸着筒13の内面の軸方向に摺動可能に嵌め込まれている。ニードルホルダ14の先端部には、ニードルホルダ14の摺動方向に長く延びて配置される複数のニードル15の根本が間隔をおいて差し込まれている。また、ニードルホルダ14内には、先端に達する吸引孔14aが形成されている。
A push-up unit 12 that pushes up one semiconductor chip C through the dicing film 1 is arranged in the first space where the
突き上げユニット12の動作は突き上げ制御部16により制御される。突き上げ制御部16は、例えば、ニードルホルダ14内の吸引孔14aを通して吸着筒13の先端部の空間を減圧する吸気機構(不図示)を有し、さらに、吸着筒13の先端をダイシングフィルム1の基材フィルム2に対して接離したり、横方向に移動したりする移動機構を有している。また、突き上げ制御部16は、吸着筒13内でニードルホルダ14を介してニードル15を突き上げたり引き下げたりするニードル移動機構(不図示)や、ニードル15の位置を検出する検出器(不図示)を有している。なお、図4(a)に示すように、吸着筒13の先端には、ニードル15を通したり吸引したりするための通気孔13bを備えた吸着ステージ13aが設けられている。
The operation of the push-up unit 12 is controlled by the push-up
また、キャリアリング5及びダイシングフィルム1により二分される空間のうち粘着層3が露出する側の第2の空間にはコレット17が移動可能に配置されている。コレット17は、ダイシングフィルム1上で個片化された半導体チップCを吸引し、粘着層3から剥離する動作を行うようにコレット制御部18により動作が制御される。コレット制御部18には、アーム19を介してコレット17に繋がる吸引器(不図示)や、アーム19を三次元的に移動させる駆動部(不図示)や、コレット17の位置を検出するセンサー(不図示)等が含まれている。コレット制御部18は、突き上げ制御部16に信号を送受することにより互いの動作を合わせるように接続されてもよい。
The
次に、半導体ウエハWを分割して形成される半導体チップCをピックアップする方法について図4、図5を参照して説明する。なお、図4、図5は、図3(a)に示すIII-III線に沿った断面図である。 Next, FIG. 4, a method of picking up the semiconductor chip C formed by dividing a semiconductor the wafer W, will be described with reference to FIG. Incidentally, FIG. 4, FIG. 5 is a sectional view taken along the line III-III shown in FIG. 3 (a).
まず、図1、図2に示したようなキャリアリング5に張られたダイシングフィルム1の粘着層3の表面に半導体ウエハWを貼り付ける。その際、半導体ウエハWで縦横に設けられた複数のダイシングラインLのそれぞれが、図3(a)に示すように、基材フィルム2の凹部4のほぼ中央の一部に複数箇所で重なるように位置に合わせする。
First, the semiconductor wafer W is affixed on the surface of the
その後、半導体ウエハWのダイシングラインLに沿ってダイシングソー(不図示)の刃を入れ、半導体ウエハWを切断する。これにより半導体ウエハWを分割し、複数の半導体チップCを形成する。ダイシングソーにより半導体ウエハWを分割する際に、ダイシングソーの刃が粘着層3に達しない深さにしてダイシングラインLに溝を形成してもよい。この場合、その溝の形成後に半導体ウエハWの外部から応力を加え、溝に沿った割れ目を作ることにより半導体ウエハWを分割するようにしてもよい。分割により形成された半導体チップCの相互の間には切れ目や割れ目が生じ、そこからダイシングフィルム1に向けて空気が入り得る状態となる。
Thereafter, a blade of a dicing saw (not shown) is inserted along the dicing line L of the semiconductor wafer W, and the semiconductor wafer W is cut. Thereby, the semiconductor wafer W is divided and a plurality of semiconductor chips C are formed. When the semiconductor wafer W is divided by the dicing saw, a groove may be formed in the dicing line L so that the blade of the dicing saw does not reach the
この後に、基材フィルム2を通して粘着層3に例えば紫外線を照射して基材フィルム2を硬化させ、その粘着力を低下させる。
Thereafter, the
次に、図1、図2に示したように、キャリアリング5をピックアップ装置10のリングホルダ11に取り付ける。さらに、図4(a)の拡大図に示すように、吸着筒11の先端をダイシングフィルム1の基材フィルム2に接触させる。この場合、吸着筒11は、突き上げ制御部16により制御され、その上方にある複数の半導体チップCのうち選択した1つの全てが筒の内側に重なる位置に移動される。また、吸着筒11は、その先端部の通気孔13bが半導体チップCの周縁部に位置するように位置合わせされる。
Next, as shown in FIGS. 1 and 2, the carrier ring 5 is attached to the
その状態で、突き上げ制御部16からニードルホルダ14内の吸引孔14aを通して吸着筒11の先端部の内部空間を減圧する負圧をかけ、ダイシングフィルム1を吸着する。この状態で、半導体チップC相互間から空気が入ることが可能になり、しかも粘着層3の粘着力が低下しているので、負圧を高くすると、半導体チップC同士の間の部分の耐圧が低下している基材フィルム2の薄層部2cが変形する。
In that state, the dicing film 1 is adsorbed by applying a negative pressure that depressurizes the internal space at the tip of the
これにより、図4(b)の一点鎖線で囲む部分に示すように、半導体チップCの縁に重なっている基材フィルム2の薄層部2cが吸着筒11からの吸引により変形して凹部4を潰す。その際、粘着力が低下している薄層部2cの上では、半導体チップCの縁から内方に空気が入りやすい状態であり、粘着層3の粘着力が低下しているので、半導体チップCの縁から粘着層3が剥がれ基材フィルム2の薄層部2cとともに変形し、窪み2dが形成される。これにより、半導体チップCと粘着層3の接触面積が減る。また、半導体チップCの周辺部だけでなく、半導体チップCの面内にも剥離を促進する窪み2dが形成されるので、半導体チップCと粘着層3の剥離性を向上することができる。
As a result, as shown in the portion surrounded by the alternate long and short dash line in FIG. 4B, the
次に、図4(c)に示すように、突き上げユニット12の吸着筒13内のニードルホルダ14を半導体チップCに向けて移動させてニードル15をダイシングフィルム1に接触させ、さらに突き上げる。これにより突き上げられたダイシングフィルム1は変形して半導体チップCが持ち上がる。その際、基材フィルム2の薄層部2cと半導体チップCの間にできた窪み2dから空気が入り易くなり、しかも粘着層3と半導体チップCの接触面積が低下している。
Next, as shown in FIG. 4C, the
コレット17は、図4(b)に示すようにダイシングフィルム1の基材フィルム2の凹部4が潰れた後、或いはその前に、吸着筒11との間で半導体チップ1を挟む位置に移動される。これにより、吸着筒11の吸引により凹部2cを潰す際に、或いは凹部2cを潰した後に、ニードル15により半導体チップCを突き上げながらコレット17により半導体チップCを吸引して持ち上げる。
The
このため、図4(c)、図5(a)に示すように、ニードル15でダイシングフィルム1を介して半導体チップCを突き上げながら、コレット17により半導体チップCを吸引すると、半導体チップCがダイシングフィルム1から剥がれ易くなる。即ち、半導体チップCの周縁部では、ダイシングフィルムCの基材フィルム2の凹部2cが潰れ、その上の薄層部2cとその上の粘着層3に窪み2dが生じ、半導体チップCの周縁部でダイシングフィルム1との隙間が点在して発生する。また、半導体チップCの周辺部だけでなく、半導体チップCの面内にも剥離を促進する窪み2dが形成されるので、半導体チップCと粘着層3の剥離性を向上することができる。
Therefore, as shown in FIGS. 4C and 5A, when the semiconductor chip C is sucked by the
これにより、半導体チップCとダイシングフィルム1の接触面積が狭くなり、そこから空気が入りやすくなり、コレット17の吸着力とニードル15の突き上げ力により、半導体チップCの周縁部が粘着層3から徐々に剥がされ、ダイシングフィルム1が半導体チップCの周辺で変形して湾曲する。また、コレット17とニードル15による力が半導体チップCにさらに加わると、ダイシングフィルム1から剥がれる領域が半導体チップCの周縁部からその内側に広がり、半導体チップCとダイシングフィルム1の接触面積が狭くなり、単位面積当たりのピックアップの力が大きくなる。
As a result, the contact area between the semiconductor chip C and the dicing film 1 is narrowed and air can easily enter from there, and the peripheral edge of the semiconductor chip C gradually moves away from the
これにより、図5(b)に示すように、ピックアップの際に粘着層3に貼り付けられて個片化された半導体チップCを良好に剥離することができ、半導体チップCの周縁部にヒビや割れが生じにくくなる。
As a result, as shown in FIG. 5B, the semiconductor chip C attached to the
これに対し、図6の比較例に示すように、基材フィルム52に凹部を形成しない構造のダイシングフィルム51を使用する場合には、半導体チップCの一方の面の全体がダイシングフィルム51の粘着層53に張り付いている。しかも、半導体チップCとダイシングフィルム51の粘着力を低下させる工夫がされていない。このため、本実施形態に比べ、コレット17の吸着力より粘着層53の粘着力の方が勝ることが多くなる。この結果、ニードル15により半導体チップCを突き上げると半導体チップCの周縁部が湾曲してコレット17から剥離する一方、その周縁部が湾曲により割れたりヒビが入ったりし易くなる。
On the other hand, as shown in the comparative example of FIG. 6, when the dicing
従って、本願実施形態のように、半導体チップCの周縁部の少なくとも一部をダイシングフィルム1の凹部4の変形によって剥離することにより、コレット17の吸引とニードル15の突き上げにより半導体チップCの周縁部から内部へ剥離が広がり易くなる。また、半導体チップCの周辺部だけでなく、半導体チップCの面内にも剥離を促進する窪み2dが形成されるので、半導体チップCとダイシングフィルム1の剥離性を向上できる。
Therefore, as in the embodiment of the present application, at least a part of the peripheral portion of the semiconductor chip C is peeled off by deformation of the
例えば、基材フィルム2のうち凹部4の直径は約2.5mm、凹部4のピッチが約4mmで、深さが50〜70μm程度に形成される。また、凹部4が形成されていない部分の基材フィルム2の厚みは例えば約100μmとすると、凹部4の形成により薄くなった基材フィルム2の薄層部2cは30μm〜50μmとなる。
For example, in the
このような構造のダイシングフィルム1の紫外線硬化型樹脂からなる厚さ5μm〜25μmの粘着層3に厚さ50μmの半導体ウエハWを貼り付けた後に、20mm×20mmの平面四角形にダイシングし個片化し、その後、紫外線を照射した。この結果、図2に示したピックアップ装置10を用いたところ、半導体チップCの縁部の剥がれは良好であり、割れやヒビがなくコレット17によりピックアップできた。なお、基材フィルム2の厚さは、例えば80μm〜200μm程度としてもよい。
After the semiconductor wafer W having a thickness of 50 μm is attached to the
これに対し、それと同じ厚さで同じ材料の基材フィルム52及び粘着層53を有する図6に示した比較例のダイシングフィルム51を使用し、同じ条件で半導体ウエハWを個片化して図2に示したピックアップ装置10で半導体チップCをピックアップした。この結果、ニードル15による半導体チップCの突き上げ量を300μmとしても、半導体チップCが粘着層53から剥がれず、突き上げ量を600μmとしたところ、半導体チップCの縁部に割れが生じることがあった。
On the other hand, the dicing
ところで、上記のようにダイシングフィルム1において単層構造の基材フィルム2に凹部4を形成し、その部分に基材フィルム2の薄層部2cを形成しているが、図7に例示するように、凹部4の形成は複数層からなる基材フィルム2に形成してもよい。
Incidentally, as described above, in the dicing film 1, the
図7において、ダイシングフィルム1の基材フィルム2は、第1フィルム21と第2フィルム22を重ねて接着された二層構造を有している。第1フィルム21のうち粘着層3が粘着される面と反対側の面に第2フィルム22が張り付けられ、また、第2フィルム22には平面円形の開口22aが形成される。これにより、第2フィルム22の開口部22aは基材フィルム2の凹部4に該当し、第1フィルム21のうち開口部22aに重なる部分が基材フィルム2の薄層部2cとなる。第1フィルム21は、第2フィルム22よりも弾性率が小さい材料から形成され、しかも図4(b)と同様に、吸着筒13からの吸引により変形して窪み2dが形成され易い厚さを有している。
In FIG. 7, the
例えば、第1フィルム21の材料として変形容易なPVCを使用し、第2フィルム22の材料として第1フィルム21より弾性率が大きなPETを使用する。第1フィルム21と第2フィルム22は加熱により張り付けても良いし、接着剤(不図示)を介して張り付けてもよい。また、第1フィルム21の厚さを20μmとし、第2フィルム22の厚さを例えば50μmとした。また、第2フィルム22の開口部22a、即ち凹部4を円柱状に形成し、その直径を約2.5mm、ピッチを約4mmとした。
For example, PVC that is easily deformable is used as the material of the
このような構造のダイシングフィルム1のうち紫外線硬化樹脂からなる粘着層3に厚さ50μmの半導体ウエハWを貼り付けた後に、20mm×20mmの平面四角形にダイシングし個片化し、半導体チップCを形成し、粘着層3に紫外線を照射した、その後に、図2に示したピックアップ装置10を用いて半導体チップCをニードル15により突き上げ、コレット17により吸引した。この結果、半導体チップCの縁部の剥がれは良好であり、割れやヒビがなくコレット17によりピックアップできた。
After a semiconductor wafer W having a thickness of 50 μm is attached to the
ところで、上記の実施形態では、ダイシングフィルム1に形成する凹部4は、半球状や円柱状に島状に間隔をおいて同じ形状に多数形成しているが、その島状の凹部4の平面形状は円に限られるものではない。例えば、図8(a)に例示するように、半径の異なる複数の半球状又は円柱状の凹部41、42が混在した構造であってもよいし、図8(b)に示すように、平面形が三角形の凹部43が複数配置された構造であってもよいし、図8(c)に示すように平面が六角形の凹部44がハニカム構造であってもよい。
By the way, in said embodiment, although many recessed
なお、図7に示したように複数層から形成されるダイシングフィルム1では、例えば凹部4として第2フィルム22に図8(a)〜(c)に示すような平面形状の開口部22aが形成される。
In the dicing film 1 formed of a plurality of layers as shown in FIG. 7, for example,
また、ダイシングフィルム1に形成する凹部4は、上記のように島状の半球、円柱を多数配置した構造に限られるものではない。例えば、図9(a)に示すように、平面が六角形の凹部45を間隔をおいてハニカム形状に配置し、さらに、多数の六角形の凹部45の間を仕切る基材フィルム2の一部を横切る接続用凹部46により凹部45の相互を繋げる形状であってもよい。また、図9(b)に示すように、平面が四角形の凹部47を間隔をおいて縦横に隣接させ、さらに、四角形の凹部47の間を仕切る基材フィルム2の一部を接続用凹部48により互いに繋げられる形状であってもよい。いずれの凹部45、47であっても、粘着層3に貼り付けられる半導体ウエハWのダイシングラインLの両側の半導体集積回路Sにまたがって重ねられる位置と大きさに形成されることが好ましい。
Moreover, the recessed
図9(a)、(b)では、基材フィル2の複数の凹部45、47が接続用凹部46、48を介して接続されているので、それらの上の薄層部2cも連続している。このため、半導体チップCをダイシンフィルム1から突き上げられるにつれて薄層部2cに生じる窪み2dが半導体チップCの縁部から内部に広がり易くなり、ダイシングフィルム1から半導体チップCを剥離することがさらに容易になる。
9 (a) and 9 (b), since the plurality of
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈され、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。 All examples and conditional expressions given here are intended to help the reader understand the inventions and concepts that have contributed to the promotion of technology, such examples and It is interpreted without being limited to the conditions, and the organization of such examples in the specification is not related to showing the superiority or inferiority of the present invention. While embodiments of the present invention have been described in detail, it will be understood that various changes, substitutions and variations can be made thereto without departing from the spirit and scope of the invention.
次に、本発明の実施形態について特徴を付記する。
(付記1)半導体ウエハが貼り付けられる粘着層と、前期粘着層が一面上に形成された基材フィルムと、前記基材フィルムの前記一面と反対側の他面において複数の位置に形成され、負圧により潰される大きさの凹部と、を有するダイシングフィルム。
(付記2)前記基材フィルムは複数層構造であって、前記粘着層が張り付けられる面を有する第1フィルムに対して反対側の露出面となる第2フィルムには前記凹部となる開口部が形成され、前記開口部は少なくとも前記第1フィルムにより閉塞されることを特徴とする付記1に記載のダイシングフィルム。
(付記3)前記第1フィルムの第1弾性率は、前記第2フィルムの第2弾性率より低いことを特徴とする付記2に記載のダイシングフィルム。
(付記4)前記凹部の平面形状は島状であることを特徴とする付記1乃至付記3のいずれか1つに記載のダイシングフィルム。
(付記5)前記島状の前記凹部は、互いに一部が接続用凹部により繋がっていることを特徴とする付記1乃至付記4のいずれか1つに記載のダイシングフィルム。
(付記6)前記ダイシングフィルムにおいて前記半導体ウエハが張り付けられる領域において、前記基材フィルムのうち前記凹部を囲む領域が占める単位面積当たりの割合は70%以下であることを特徴とする付記1乃至付記5のいずれか1つに記載のダイシングフィルム。
(付記7)前記粘着層と前記基材フィルムはリングの内側に張られていることを特徴とする半導体装置製造用治具。
(付記8)粘着層が形成される一面に対して反対側の他面の複数の位置に凹部が形成された基材フィルムを有するダイシングフィルムのうち前記粘着層に、複数の前記凹部のうちの一部にダイシングラインを重ねて半導体ウエハを貼り付ける工程と、前記半導体ウエハを前記ダイシングラインに沿って分割して半導体チップを形成する工程と、前記基材フィルム側から前記ダイシングフィルムを吸引し、前記凹部を潰して前記凹部と反対側の前記一面に、前記半導体チップに重なる窪みを形成する工程と、前記ダイシングフィルムを介して前記半導体チップを突き上げることにより、前記ダイシングフィルムの窪みから前記半導体チップの内方へと前記半導体チップを前記粘着層から剥離する工程と、突き上げられた前記半導体チップをコレットにより吸引して、前記ダイシングフィルムから剥離する工程と、を有することを特徴とする半導体装置の製造方法。
(付記9)前記粘着層は、放射線硬化型材料から形成され、前記半導体チップを形成した後であって前記ダイシングフィルムに前記窪みを形成する前に、前記放射線照射によって前記粘着層の粘着性を低下する工程を含むことを特徴とする付記8に記載の半導体装置の製造方法。
(付記10)前記半導体チップの前記突き上げは、前記ダイシングフィルムのうち前記一面側からニードルを用いて行われることを特徴とする付記7又は付記8に記載の半導体装置の製造方法。
(付記11)前記ダイシングフィルムは複数層構造を有し、前記粘着層3に接触する前記一面側の第1フィルムは、前記反対側の面となる第2フィルムより弾性率が低いことを特徴とする付記7乃至付記10のいずれか1つに記載の半導体装置の製造方法。
Next, features of the embodiment of the present invention will be described.
(Appendix 1) An adhesive layer to which a semiconductor wafer is attached, a base film on which the previous adhesive layer is formed, and formed on a plurality of positions on the other surface opposite to the one surface of the base film, A dicing film having a recess that is crushed by a negative pressure.
(Additional remark 2) The said base film is a multilayer structure, Comprising: The 2nd film used as the exposed surface on the opposite side with respect to the 1st film which has the surface where the said adhesion layer is affixed has the opening part used as the said recessed part. The dicing film according to appendix 1, wherein the dicing film is formed and at least the opening is closed by the first film.
(Additional remark 3) The 1st elastic modulus of the said 1st film is lower than the 2nd elastic modulus of the said 2nd film, The dicing film of
(Additional remark 4) The dicing film as described in any one of Additional remark 1 thru | or
(Appendix 5) The dicing film according to any one of appendices 1 to 4, wherein the island-shaped recesses are partially connected to each other by a connection recess.
(Additional remark 6) In the area | region where the said semiconductor wafer is affixed in the said dicing film, the ratio per unit area which the area | region surrounding the said recessed part among the said base film occupies is 70% or less, The additional remark 1 thru | or additional remarks characterized by the above-mentioned The dicing film according to any one of 5.
(Appendix 7) A semiconductor device manufacturing jig, wherein the adhesive layer and the base film are stretched inside a ring.
(Supplementary Note 8) Of the dicing film having a base film in which concave portions are formed at a plurality of positions on the other side opposite to the one surface on which the adhesive layer is formed, the adhesive layer includes a plurality of the concave portions. A step of attaching a semiconductor wafer by overlapping a dicing line in part, a step of dividing the semiconductor wafer along the dicing line to form a semiconductor chip, and sucking the dicing film from the base film side, Crushing the recess and forming a recess overlapping the semiconductor chip on the one surface opposite to the recess, and by pushing up the semiconductor chip through the dicing film, the semiconductor chip from the recess of the dicing film A step of peeling the semiconductor chip from the adhesive layer inward, and the semiconductor chip pushed up is collected. By suction by preparative method of manufacturing a semiconductor device characterized by having the steps of peeling from the dicing film.
(Additional remark 9) The said adhesion layer is formed from a radiation curable material, and after forming the said semiconductor chip and before forming the said hollow in the said dicing film, the adhesiveness of the said adhesion layer is formed by the said radiation irradiation. 9. The method for manufacturing a semiconductor device according to appendix 8, which includes a step of decreasing.
(Supplementary note 10) The semiconductor device manufacturing method according to supplementary note 7 or supplementary note 8, wherein the push-up of the semiconductor chip is performed using a needle from the one surface side of the dicing film.
(Appendix 11) The dicing film has a multi-layer structure, and the first film on the one surface side that contacts the
1 ダイシングフィルム
2 基材フィルム
3 粘着層
4 凹部
5 フィルムリング
21 第1フィルム
22 第2フィルム
22a 開口部
10 ピックアップ装置
13 吸着筒
14 ニードルホルダ
15 ニードル
17 コレット
DESCRIPTION OF SYMBOLS 1
Claims (6)
前記ダイシングフィルムが内側に張られたリングと、
を有し、
前記ダイシングフィルムは、
半導体ウエハが貼り付けられる粘着層と、
前記粘着層が一面上に形成された基材フィルムと、
前記基材フィルムの前記一面の反対側の他面に形成され、負圧により潰されて前記一面に窪みが形成される大きさを有し、前記半導体ウエハがダイシングラインで分割されて形成される複数のチップのそれぞれの間から両側の前記チップに至る部分と複数の前記チップの下の複数の部分に形成された複数の島状の凹部と、
前記基材フィルムの前記他面において、複数の前記島状の凹部を互いに接続する複数の接続用凹部と、
を有する半導体装置製造用治具。 Dicing film,
A ring with the dicing film stretched inside;
Have
The dicing film is
An adhesive layer to which a semiconductor wafer is attached;
A base film in which the adhesive layer is formed on one surface;
The made the shape on the other surface opposite the one surface of the base film has a collapsed by size that is formed recess on the one side by the negative pressure, the semiconductor wafer is formed is divided by dicing lines A plurality of island-shaped recesses formed in a plurality of chips from between each of the plurality of chips to the chips on both sides and a plurality of parts under the plurality of chips ;
In the other surface of the base film, a plurality of connecting recesses that connect the plurality of island-shaped recesses to each other;
A jig for manufacturing a semiconductor device .
前記吸着筒内に配置され、前記ダイシングフィルムを介して前記チップを突き上げる突き上げ部と、
前記突き上げ部により突き上げられる前記チップを前記ダイシングフィルムから上方に剥離するコレットと、
を有する請求項1乃至請求項3のいずれか1項に記載の半導体装置製造用治具。 An adsorption cylinder that is disposed on the other surface side of the base film and depressurizes a region under the chip of the dicing film;
A push-up portion that is disposed within the suction cylinder and pushes up the chip through the dicing film;
A collet for peeling the chip pushed up by the pushing-up part upward from the dicing film;
The jig for manufacturing a semiconductor device according to any one of claims 1 to 3, further comprising:
前記半導体ウエハを前記ダイシングラインに沿って分割して半導体チップを形成する工程と、
前記基材フィルム側から前記ダイシングフィルムを吸引し、前記凹部を潰して前記凹部と反対側の前記一面に、前記半導体チップに重なる窪みを形成する工程と、
前記ダイシングフィルムを介して前記半導体チップを突き上げることにより、前記ダイシングフィルムの前記窪みから前記半導体チップの内方へと前記半導体チップを前記粘着層から剥離する工程と、
突き上げられた前記半導体チップをコレットにより吸引して、前記ダイシングフィルムから剥離する工程と、
を有することを特徴とする半導体装置の製造方法。 Dicing the dicing film of the dicing film having a base film in which concave portions are formed at a plurality of positions on the other surface opposite to the one surface on which the adhesive layer is formed, and part of the plurality of concave portions. A process of attaching semiconductor wafers with overlapping lines;
Dividing the semiconductor wafer along the dicing line to form semiconductor chips;
A step of sucking the dicing film from the base film side, crushing the concave portion, and forming a depression overlapping the semiconductor chip on the one surface opposite to the concave portion;
By pushing up the semiconductor chip through the dicing film, a step of peeling the semiconductor chip from the adhesive layer from the depression of the dicing film to the inside of the semiconductor chip,
Sucking the semiconductor chip pushed up by a collet and peeling it from the dicing film;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015045058A JP6459646B2 (en) | 2015-03-06 | 2015-03-06 | Semiconductor device manufacturing jig and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015045058A JP6459646B2 (en) | 2015-03-06 | 2015-03-06 | Semiconductor device manufacturing jig and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016164940A JP2016164940A (en) | 2016-09-08 |
JP6459646B2 true JP6459646B2 (en) | 2019-01-30 |
Family
ID=56876799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015045058A Expired - Fee Related JP6459646B2 (en) | 2015-03-06 | 2015-03-06 | Semiconductor device manufacturing jig and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6459646B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3611962B2 (en) * | 1998-03-26 | 2005-01-19 | 松下電器産業株式会社 | Chip push-up device |
JP2000195877A (en) * | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | Method and apparatus for separating chip on dicing sheet |
JP4767144B2 (en) * | 2006-10-04 | 2011-09-07 | 日東電工株式会社 | Adhesive sheet for laser processing |
JP6303281B2 (en) * | 2013-04-08 | 2018-04-04 | 大日本印刷株式会社 | Protective tape, protective tape manufacturing method, dicing tape, and dicing tape manufacturing method |
-
2015
- 2015-03-06 JP JP2015045058A patent/JP6459646B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016164940A (en) | 2016-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010206044A (en) | Method of manufacturing semiconductor device | |
JP5196838B2 (en) | Manufacturing method of chip with adhesive | |
JP4664150B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
TW201725616A (en) | Wafer processing method capable of reducing cost while the convex/concave of a bulge won't be transferred to a polished face | |
JP6983775B2 (en) | Manufacturing method of semiconductor device | |
JP2011181822A (en) | Method of fabricating semiconductor device | |
KR102535477B1 (en) | Die bonding/dicing sheet | |
US20120133046A1 (en) | Semiconductor structure and process thereof | |
US20180233470A1 (en) | Handling thin wafer during chip manufacture | |
US11515226B2 (en) | Semiconductor package and method of fabricating the same | |
US20220181208A1 (en) | Semiconductor device with reduced stress die pick and place | |
JP2013197434A (en) | Semiconductor device manufacturing method | |
TWI575591B (en) | Laminated wafer processing methods and adhesive film | |
JP5534594B2 (en) | Sheet sticking method and wafer processing method | |
JP2016152329A (en) | Chip pickup device and chip pickup method | |
JP2009130332A (en) | Manufacturing method of semiconductor device | |
JP4528758B2 (en) | Transfer tape and semiconductor device manufacturing method using the transfer tape | |
US7592236B2 (en) | Method for applying a structure of joining material to the back surfaces of semiconductor chips | |
JP6459646B2 (en) | Semiconductor device manufacturing jig and semiconductor device manufacturing method | |
JP6298720B2 (en) | Manufacturing method of laminated device | |
CN113053812A (en) | Method for manufacturing flexible display driving chip | |
JP2021034605A (en) | Dividing method for wafer | |
JP2009130333A (en) | Manufacturing method of semiconductor device | |
TWI623069B (en) | Chip package and method for forming the same | |
JP2019140326A (en) | Processing method of wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6459646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |