JP2016164940A - Dicing film and manufacturing method of semiconductor device - Google Patents

Dicing film and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2016164940A
JP2016164940A JP2015045058A JP2015045058A JP2016164940A JP 2016164940 A JP2016164940 A JP 2016164940A JP 2015045058 A JP2015045058 A JP 2015045058A JP 2015045058 A JP2015045058 A JP 2015045058A JP 2016164940 A JP2016164940 A JP 2016164940A
Authority
JP
Japan
Prior art keywords
film
dicing
dicing film
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015045058A
Other languages
Japanese (ja)
Other versions
JP6459646B2 (en
Inventor
赤松 俊也
Toshiya Akamatsu
俊也 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015045058A priority Critical patent/JP6459646B2/en
Publication of JP2016164940A publication Critical patent/JP2016164940A/en
Application granted granted Critical
Publication of JP6459646B2 publication Critical patent/JP6459646B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a dicing film capable of excellently peeling semiconductor chips that are pasted to an adhesive layer and made to be individual pieces.SOLUTION: The dicing film includes: an adhesive layer 3, to which a semiconductor wafer W is pasted; a substrate film 2, on which the adhesive layer 3 is formed on one surface; and recess parts 4, formed at a plurality of positions on the other surface on the opposite side of the one surface of the substrate film 2, of a size crushed by negative pressure.SELECTED DRAWING: Figure 2

Description

本発明は、ダイシングフィルム及び半導体装置の製造方法に関する。   The present invention relates to a dicing film and a method for manufacturing a semiconductor device.

半導体装置の製造工程では、半導体ウエハの縦横方向に繰り返して半導体集積回路を形成した後に、半導体ウエハをダイシングフィルムに貼り、例えばダイシングソーにより切削して個片化し、チップ状の半導体装置を形成する工程を有している。通常、ダイシングフィルムは、基材と粘着層の2層構造となっている。これにより得られたチップ状の半導体装置はコレットによりイシングフィルムから持ち上げられ、移動され、積層、モールド、基板実装などが行われる。   In the manufacturing process of a semiconductor device, a semiconductor integrated circuit is formed repeatedly in the vertical and horizontal directions of the semiconductor wafer, and then the semiconductor wafer is attached to a dicing film and cut into pieces by, for example, a dicing saw to form a chip-like semiconductor device. It has a process. Usually, the dicing film has a two-layer structure of a base material and an adhesive layer. The chip-shaped semiconductor device thus obtained is lifted from the icing film by a collet, moved, and laminated, molded, mounted on a substrate, and the like.

チップ状の半導体装置をダイシングフィルムから持ち上げる方法として例えばニードルピックアップ法が採用される。ニードルピックアップ法は、ダイシングフィルムのうち半導体装置の貼り付け面と反対側の面をニードル等で突き上げて変形させ、チップ状の半導体装置をダイシングフィルムから剥離する方法である。この場合、ダイシングフィルムを押し上げる側から真空吸着される構造を有する装置が使用される。   As a method of lifting the chip-shaped semiconductor device from the dicing film, for example, a needle pick-up method is employed. The needle pickup method is a method in which a surface of the dicing film opposite to the surface to which the semiconductor device is attached is pushed up and deformed by a needle or the like, and the chip-like semiconductor device is peeled off from the dicing film. In this case, an apparatus having a structure in which vacuum adsorption is performed from the side where the dicing film is pushed up is used.

また、半導体ウエハの主面から所定の深さに切り込みを入れた後、第1粘着テープに主面を貼り付けた状態で半導体ウエハの裏面を研削及び研磨し、ついで第2粘着テープ上で半導体ウエハの個片化を行うことが知られている。この方法によれば、材料の特性によって第2粘着テープが収縮することがあるので、裏面研磨後に個片化されたチップが所定の位置からずれ、チップとチップの間の距離及び角度にずれが生じ、チップのピックアップができなくなることがある。そのような不都合を解消するためのテープとして次の構造が知られている。   In addition, after cutting a predetermined depth from the main surface of the semiconductor wafer, the back surface of the semiconductor wafer is ground and polished with the main surface attached to the first adhesive tape, and then the semiconductor is formed on the second adhesive tape. It is known to divide wafers. According to this method, the second adhesive tape may shrink depending on the characteristics of the material. Therefore, the chip separated after the backside polishing is displaced from a predetermined position, and the distance and angle between the chips are not displaced. And chip pick-up may not be possible. The following structure is known as a tape for solving such inconvenience.

その構造は、一方の面に粘着剤層が設けられた基材の他方の面に二本以上の溝を形成してなり、その溝の深さが基材の最大厚さに対して20%〜70%、溝の幅が50μm以下となされ、これによりテープの収縮が抑制される。   The structure is formed by forming two or more grooves on the other surface of the base material provided with an adhesive layer on one surface, and the depth of the groove is 20% of the maximum thickness of the base material. ˜70%, groove width is 50 μm or less, thereby suppressing tape shrinkage.

半導体ウエハのダイシングは、ダイシングソーを使用して機械的に切断する方法の他に、レーザー照射により熱的に切断する方法がある。レーザー照射により行う方法では、ダイシングフィルムの基材フィルムと加工用テーブルが強固に付着する現象が生じ易い。このような現象を防止するため、基材フィルムの裏面に凹凸を有する接触低減層を設けることが知られている。その接触低減層は、深さが1μm〜10μm、算術平均粗さRaが1.0μm以上の凹凸となるように加工される。   In addition to the method of mechanically cutting the semiconductor wafer using a dicing saw, there is a method of thermally cutting by laser irradiation. In the method performed by laser irradiation, a phenomenon in which the base film of the dicing film and the processing table are firmly attached tends to occur. In order to prevent such a phenomenon, it is known to provide a contact reducing layer having irregularities on the back surface of the base film. The contact reduction layer is processed so as to be unevenness having a depth of 1 μm to 10 μm and an arithmetic average roughness Ra of 1.0 μm or more.

特開2013−105834号公報JP 2013-105834 A 特開2013−098290号公報JP 2013-098290 A 特開2008−091765号公報JP 2008-091765 A

ところで、電子デバイスの小型化、高機能化のために、チップ状の半導体装置を3次元に実装する3次元実装半導体技術の研究開発が進み、三次元実装に適したシリコン貫通ビア(TSV:through-silicon via)を有する半導体装置が使用されている。TSVは、シリコンチップを貫通するビアによりその表裏面の回路を導通させ、さらに、半導体装置間をマイクロバンプ等で接合させることにより、高集積化を積層により実現できる構造である。   By the way, in order to reduce the size and increase the functionality of electronic devices, research and development of three-dimensional mounting semiconductor technology for mounting a chip-shaped semiconductor device in three dimensions has progressed, and through silicon vias (TSV: through suitable for three-dimensional mounting). -silicon via) is used. The TSV has a structure in which high integration can be realized by stacking by electrically connecting the circuits on the front and back surfaces with vias penetrating the silicon chip and joining the semiconductor devices with micro bumps or the like.

この場合、TSVを深く形成することは難しいので、例えば、TSVを半導体ウエハの回路面から反対面に向けて浅く形成した後に、その反対面を物理的研磨、切削等により薄層化することによってTSVを露出させる処理が行われている。   In this case, since it is difficult to form the TSV deeply, for example, after forming the TSV shallow from the circuit surface of the semiconductor wafer to the opposite surface, the opposite surface is thinned by physical polishing, cutting, or the like. A process for exposing the TSV is performed.

薄層化された半導体ウエハの研磨面は、例えばダイシングフィルムに貼り付けられる。ダイシングフィルムの表面の粘着層は、ダイシング時のウエハの欠けなどを防ぐために高い粘着強度が必要である。また、ダインシング後にチップ状の半導体装置の剥離を可能にするため、粘着層は、UV照射により粘着性が低下する機能をもつUV剥離タイプが一般的に使用される。   The polished surface of the thinned semiconductor wafer is attached to a dicing film, for example. The adhesive layer on the surface of the dicing film needs to have high adhesive strength in order to prevent chipping of the wafer during dicing. Further, in order to enable the chip-shaped semiconductor device to be peeled after dicing, the adhesive layer is generally a UV peeling type having a function of reducing the adhesiveness by UV irradiation.

ダイシングフィルムに貼り付けられるチップ状の半導体装置が切削、研磨等により薄層化されると、剛性や抗折強度が低下するので、ピンの突き上げにより変形したダイシングフィルムの形状にチップ状の半導体装置が追従し、剥離されにくい状態となる。このため、抗折強度を超えた応力が半導体装置に加わり、薄い半導体装置が割れることがある。ダイシングフィルムは、UV照射によってチップ状の半導体装置との密着強度が低下しているが、それ以上に薄層化された半導体装置の剛性低下が大きいため、良好な剥離が難しいことがある。   If the chip-like semiconductor device attached to the dicing film is thinned by cutting, polishing, etc., the rigidity and the bending strength are reduced. Therefore, the chip-like semiconductor device is deformed by the pushing up of the pin into the shape of the dicing film. Will follow and become difficult to peel off. For this reason, stress exceeding the bending strength is applied to the semiconductor device, and the thin semiconductor device may be broken. The dicing film has reduced adhesion strength with the chip-like semiconductor device due to UV irradiation, but since the rigidity of the semiconductor device thinned further is large, it may be difficult to peel off.

また、上記のように幅が50μm以下の溝を基材フィルムの裏面側に形成してダイシングフィルムの伸縮を押さえたり、加工用テーブルとの密着強度を低下させたりしても、ダイシングにより分割された半導体装置とダイシングフィルムの接触面積を低減することは難しい。従って、上記の構造は、薄層化されたチップ状の半導体装置をダイシングフィルムから良好に剥離するという課題を解決するものではない。   In addition, as described above, a groove having a width of 50 μm or less is formed on the back surface side of the base film to suppress expansion and contraction of the dicing film, or even if the adhesion strength with the processing table is reduced, it is divided by dicing. It is difficult to reduce the contact area between the semiconductor device and the dicing film. Therefore, the above structure does not solve the problem of favorably peeling the thinned chip-shaped semiconductor device from the dicing film.

本発明の目的は、粘着層に貼り付けられて個片化された半導体チップを良好に剥離することができるダイシングフィルム及び半導体装置の製造方法を提供することにある。   The objective of this invention is providing the manufacturing method of the dicing film and semiconductor device which can peel favorably the semiconductor chip affixed on the adhesion layer and separated into pieces.

本実施形態の1つの観点によれば、半導体ウエハが貼り付けられる粘着層と、前期粘着層が一面上に形成された基材フィルムと、前記基材フィルムの前記一面と反対側の他面において複数の位置に形成され、負圧により潰される大きさの凹部と、を有するダイシングフィルムが提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解されるものである。
According to one aspect of the present embodiment, the adhesive layer to which the semiconductor wafer is attached, the base film on which the previous adhesive layer is formed, and the other surface opposite to the one surface of the base film There is provided a dicing film having a recess formed at a plurality of positions and crushed by a negative pressure.
The objects and advantages of the invention will be realized and attained by means of the elements and combinations particularly pointed out in the appended claims. It is to be understood that the foregoing general description and the following detailed description are exemplary and explanatory only and are not restrictive of the invention.

本実施形態によれば、粘着層に貼り付けられて個片化された半導体チップを良好に剥離することができる。   According to this embodiment, the semiconductor chip stuck to the adhesion layer and separated into pieces can be favorably peeled off.

図1は、実施形態に係る半導体装置の製造方法で使用されるダイシングフィルムを示す平面図である。FIG. 1 is a plan view showing a dicing film used in the method for manufacturing a semiconductor device according to the embodiment. 図2は、実施形態に係る半導体装置の製造方法で使用されるダイシングフィルムとピックアップ装置を示す断面図である。FIG. 2 is a cross-sectional view showing a dicing film and a pickup device used in the method for manufacturing a semiconductor device according to the embodiment. 図3(a)、(b)は、実施形態に係る実施形態に係る半導体装置の製造方法で使用されるダイシングフィルムとダイシング後のチップ状の半導体装置を示す平面図と断面図である。3A and 3B are a plan view and a cross-sectional view showing a dicing film used in the method of manufacturing a semiconductor device according to the embodiment and a chip-shaped semiconductor device after dicing. 図4(a)〜(c)は、実施形態に係る半導体装置の製造工程においてダイシングされた半導体装置をダイシングフィルムから剥離する方法を示す断面図である。4A to 4C are cross-sectional views illustrating a method of peeling a semiconductor device diced in the manufacturing process of the semiconductor device according to the embodiment from a dicing film. 図5(a)、(b)は、実施形態に係る半導体装置の製造工程においてダイシングされた半導体装置をダイシングフィルムから剥離する方法を示す断面図である。FIGS. 5A and 5B are cross-sectional views illustrating a method of peeling a semiconductor device diced in the manufacturing process of the semiconductor device according to the embodiment from a dicing film. 図6は、比較例に係る半導体装置の製造工程においてダイシングされた半導体装置をダイシングフィルムから剥離する方法を示す断面図である。FIG. 6 is a cross-sectional view illustrating a method of peeling a semiconductor device diced in a manufacturing process of a semiconductor device according to a comparative example from a dicing film. 図7は、実施形態に係る実施形態に係る半導体装置の製造方法で使用される他の例のダイシングフィルムとその上に張り付けられた半導体チップを示す平面図と断面図である。7A and 7B are a plan view and a cross-sectional view illustrating another example of a dicing film used in the method for manufacturing a semiconductor device according to the embodiment and a semiconductor chip attached thereto. 図8(a)〜(c)は、実施形態に係る実施形態に係る半導体装置の製造方法で使用されるダイシングフィルムの基材フィルムに形成される凹凸の第1〜第3の変形例を示す平面図である。FIGS. 8A to 8C show first to third modified examples of unevenness formed on a base film of a dicing film used in the method for manufacturing a semiconductor device according to the embodiment. It is a top view. 図9(a)、(b)は、実施形態に係る実施形態に係る半導体装置の製造方法で使用されるダイシングフィルムの基材フィルムに形成される凹凸の第4、第5の変形例を示す平面図である。FIGS. 9A and 9B show fourth and fifth modified examples of unevenness formed on the base film of a dicing film used in the method for manufacturing a semiconductor device according to the embodiment. It is a top view.

以下に、図面を参照して実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。   Embodiments will be described below with reference to the drawings. In the drawings, similar components are given the same reference numerals.

図1は、実施形態に係る半導体装置の製造方法に使用されるダイシングフィルムとその上に貼り付けられた半導体ウエハの一例を示す平面図、図2は、実施形態に係る半導体装置の製造方法に使用されるダイシングフィルムとピックアップ装置を示す断面図である。図3(a)は、図1において一点鎖線で囲まれた領域Iの拡大平面図、図3(b)は、図1においてII−II線に沿った拡大断面図である。   FIG. 1 is a plan view illustrating an example of a dicing film used in the method for manufacturing a semiconductor device according to the embodiment and a semiconductor wafer attached thereon, and FIG. 2 illustrates the method for manufacturing the semiconductor device according to the embodiment. It is sectional drawing which shows the dicing film and pick-up apparatus which are used. 3A is an enlarged plan view of a region I surrounded by a one-dot chain line in FIG. 1, and FIG. 3B is an enlarged sectional view taken along line II-II in FIG.

図1、図2及び図3に示すダイシングフィルム1は、基材フィルム2の第1面2aの上に粘着層3が形成された二層構造を有している。粘着層3のうち基材フィルム2との接着面と反対側の面は、未使用時には例えばポリエチレンテレフタラート(PET)保護フィルム(不図示)で覆われ、使用時には露出される。   A dicing film 1 shown in FIGS. 1, 2, and 3 has a two-layer structure in which an adhesive layer 3 is formed on a first surface 2 a of a base film 2. The surface of the adhesive layer 3 opposite to the adhesive surface with the base film 2 is covered with, for example, a polyethylene terephthalate (PET) protective film (not shown) when not in use, and exposed when in use.

基材フィルム2は、ポリ塩化ビニル(PVC)、ポリオレフィン、ポリエステル、PET等の樹脂材から形成されたフィルムである。平坦に伸ばした状態の基材フィルム2の第1面2aは平坦面であり、第2面2bは、平面円形状の凹部4がほぼ等間隔で面に沿って複数形成され、凹凸面となっている。第2面2bのうち凹部4を囲む凸部の平坦面は、基材フィルム2において単位面積当たり70%以下となるような数及び広さの条件で凹部4が形成される。   The base film 2 is a film formed from a resin material such as polyvinyl chloride (PVC), polyolefin, polyester, or PET. The first surface 2a of the base film 2 in a flatly stretched state is a flat surface, and the second surface 2b is a concavo-convex surface in which a plurality of planar circular recesses 4 are formed along the surface at substantially equal intervals. ing. The flat surface of the convex part surrounding the recessed part 4 among the 2nd surface 2b is formed in the base film 2 on the conditions of a number and an area | region so that it may become 70% or less per unit area.

複数の凹部4は、例えば金型を用いる加熱プレスによって基材フィルム2に成形される。複数の凹部4は、粘着層3上に貼られる半導体ウエハWのダイシングラインLにできるだけ大きい面積で重なることが可能な数と位置に設けられ、さらにダイシンルラインLに囲まれた領域に設けられることが好ましい。また、複数の凹部4は、半導体ウエハWにおけるダイシングラインLを挟んでその両側の半導体集積回路領域Sを跨ぐことができる広さを有することが好ましい。凹部4は、後に説明するように、第2面2b側の空間に配置される吸着筒13の先端から加わる負圧により潰され、その結果、凹部4の上の薄層部2cが凹部4内に引き込まれて変形し、窪みとなる大きさと厚みを有している。   The plurality of recesses 4 are formed on the base film 2 by, for example, a heat press using a mold. The plurality of recesses 4 are provided at the number and position where they can overlap with the dicing line L of the semiconductor wafer W to be pasted on the adhesive layer 3 with as large an area as possible, and are further provided in a region surrounded by the dicing line L. It is preferable. Moreover, it is preferable that the plurality of recesses 4 have a width that can straddle the semiconductor integrated circuit regions S on both sides of the dicing line L in the semiconductor wafer W. As will be described later, the concave portion 4 is crushed by the negative pressure applied from the tip of the suction cylinder 13 disposed in the space on the second surface 2b side. As a result, the thin layer portion 2c above the concave portion 4 is in the concave portion 4 It has a size and thickness that is pulled into and deforms to become a depression.

粘着層3は、放射線硬化型粘着剤、例えば紫外線硬化型粘着剤が使用される。放射線硬化型粘着剤組成物として、例えば、架橋されたアクリル系ポリマー中に放射線硬化型化合物を含有したブレンド型や、架橋されたアクリル系ポリマー自身が放射線硬化型官能基を有する放射線硬化型ポリマー型がある。   For the adhesive layer 3, a radiation curable adhesive, for example, an ultraviolet curable adhesive is used. Examples of the radiation curable pressure-sensitive adhesive composition include a blend type containing a radiation curable compound in a crosslinked acrylic polymer, and a radiation curable polymer type in which the crosslinked acrylic polymer itself has a radiation curable functional group. There is.

そのような構造を有するダイシングフィルム1は、図1、図2に示すように、例えば円環状のキャリアリング5に張られている。具体的には、巻かれた状態のダイシングフィルム1を引き伸ばし、粘着層3をキャリアリング5の一面に粘着させて取り付けられる。キャリアリング5は、例えばステンレス等のような剛性の高い材料から形成され、その内径はダイシング対象となる半導体ウエハWの直径より大きく形成されている。   The dicing film 1 having such a structure is stretched, for example, on an annular carrier ring 5 as shown in FIGS. Specifically, the dicing film 1 in a rolled state is stretched, and the adhesive layer 3 is attached to one surface of the carrier ring 5 and attached. The carrier ring 5 is made of a highly rigid material such as stainless steel, and has an inner diameter larger than that of the semiconductor wafer W to be diced.

半導体ウエハWは、ダイシングフィルム1の上で、複数の半導体集積回路Sが形成された面を露出させてダイシングラインLに沿って例えばダイシングソー(不図示)により切断され、半導体集積回路Sを有する複数の半導体チップCに分割される。半導体ウエハWのダイシングは、例えばキャリアリング5に張られたダイシングフィルム1をダイシングテーブル(不図示)に置いて行われる。なお、ダイシングは、レーザー照射等により行われてもよい。   The semiconductor wafer W has a semiconductor integrated circuit S that is cut along a dicing line L with a dicing saw (not shown), for example, on the dicing film 1 so as to expose the surface on which the plurality of semiconductor integrated circuits S are formed. Divided into a plurality of semiconductor chips C. The dicing of the semiconductor wafer W is performed, for example, by placing the dicing film 1 stretched on the carrier ring 5 on a dicing table (not shown). The dicing may be performed by laser irradiation or the like.

図1、図2及び図3では、ダイシングフィルム1の粘着層3の上でダイシングされた半導体ウエハW、即ち複数の半導体チップCが貼り付けられた状態を示している。そのような状態で、キャリアリング5の側部は、図1、図2に例示するピックアップ装置10のリングホルダ11により両側から挟まれ、リングホルダ11の横溝11uに嵌め込まれ、固定される。   1, FIG. 2 and FIG. 3 show a state in which a semiconductor wafer W diced on the adhesive layer 3 of the dicing film 1, that is, a plurality of semiconductor chips C are attached. In such a state, the side portion of the carrier ring 5 is sandwiched from both sides by the ring holder 11 of the pickup device 10 illustrated in FIGS. 1 and 2, and is fitted into the lateral groove 11 u of the ring holder 11 and fixed.

キャリアリング5及びダイシングフィルム1により二分される空間のうち基材フィルム2が露出する側の第1の空間には、ダイシングフィルム1を介して1つの半導体チップCを突き上げる突き上げユニット12が配置されている。突き上げユニット12は、1つの半導体チップCを囲み得る大きさの例えば円環状の先端部を備えた吸着筒13を有し、その中には、ニードルホルダ14が吸着筒13の内面の軸方向に摺動可能に嵌め込まれている。ニードルホルダ14の先端部には、ニードルホルダ14の摺動方向に長く延びて配置される複数のニードル15の根本が間隔をおいて差し込まれている。また、ニードルホルダ14内には、先端に達する吸引孔14aが形成されている。   A push-up unit 12 that pushes up one semiconductor chip C through the dicing film 1 is arranged in the first space where the base film 2 is exposed in the space divided by the carrier ring 5 and the dicing film 1. Yes. The push-up unit 12 has a suction cylinder 13 having an annular tip portion, for example, of a size that can enclose one semiconductor chip C, in which the needle holder 14 extends in the axial direction of the inner surface of the suction cylinder 13. It is slidably fitted. At the tip of the needle holder 14, the roots of a plurality of needles 15 that are arranged to extend in the sliding direction of the needle holder 14 are inserted at intervals. Further, a suction hole 14 a reaching the tip is formed in the needle holder 14.

突き上げユニット12の動作は突き上げ制御部16により制御される。突き上げ制御部16は、例えば、ニードルホルダ14内の吸引孔14aを通して吸着筒13の先端部の空間を減圧する吸気機構(不図示)を有し、さらに、吸着筒13の先端をダイシングフィルム1の基材フィルム2に対して接離したり、横方向に移動したりする移動機構を有している。また、突き上げ制御部16は、吸着筒13内でニードルホルダ14を介してニードル15を突き上げたり引き下げたりするニードル移動機構(不図示)や、ニードル15の位置を検出する検出器(不図示)を有している。なお、図4(a)に示すように、吸着筒13の先端には、ニードル15を通したり吸引したりするための通気孔13bを備えた吸着ステージ13aが設けられている。   The operation of the push-up unit 12 is controlled by the push-up control unit 16. The push-up control unit 16 has, for example, an intake mechanism (not shown) that depressurizes the space at the tip of the suction cylinder 13 through the suction hole 14 a in the needle holder 14, and further, the tip of the suction cylinder 13 is moved to the dicing film 1. It has a moving mechanism that moves toward and away from the base film 2 or moves laterally. Further, the push-up control unit 16 includes a needle moving mechanism (not shown) that pushes up and down the needle 15 through the needle holder 14 in the suction cylinder 13 and a detector (not shown) that detects the position of the needle 15. Have. As shown in FIG. 4A, a suction stage 13a provided with a vent hole 13b for allowing the needle 15 to pass through or sucking it is provided at the tip of the suction cylinder 13.

また、キャリアリング5及びダイシングフィルム1により二分される空間のうち粘着層3が露出する側の第2の空間にはコレット17が移動可能に配置されている。コレット17は、ダイシングフィルム1上で個片化された半導体チップCを吸引し、粘着層3から剥離する動作を行うようにコレット制御部18により動作が制御される。コレット制御部18には、アーム19を介してコレット17に繋がる吸引器(不図示)や、アーム19を三次元的に移動させる駆動部(不図示)や、コレット17の位置を検出するセンサー(不図示)等が含まれている。コレット制御部18は、突き上げ制御部16に信号を送受することにより互いの動作を合わせるように接続されてもよい。   The collet 17 is movably disposed in the second space on the side where the adhesive layer 3 is exposed in the space divided by the carrier ring 5 and the dicing film 1. The operation of the collet 17 is controlled by the collet controller 18 so that the semiconductor chip C separated on the dicing film 1 is sucked and separated from the adhesive layer 3. The collet controller 18 includes a suction unit (not shown) connected to the collet 17 via the arm 19, a drive unit (not shown) that moves the arm 19 three-dimensionally, and a sensor that detects the position of the collet 17 ( (Not shown). The collet control unit 18 may be connected so as to match each other's operation by transmitting and receiving signals to the push-up control unit 16.

次に、半導体ウエハWを分割して形成される半導体チップCをピックアップする方法について図3、図4を参照して説明する。なお、図3、図4は、図2(a)に示すIII-III線に沿った断面図である。   Next, a method for picking up semiconductor chips C formed by dividing the semiconductor wafer W will be described with reference to FIGS. 3 and 4 are cross-sectional views taken along the line III-III shown in FIG.

まず、図1、図2に示したようなキャリアリング5に張られたダイシングフィルム1の粘着層3の表面に半導体ウエハWを貼り付ける。その際、半導体ウエハWで縦横に設けられた複数のダイシングラインLのそれぞれが、図3(a)に示すように、基材フィルム2の凹部4のほぼ中央の一部に複数箇所で重なるように位置に合わせする。   First, the semiconductor wafer W is affixed on the surface of the adhesive layer 3 of the dicing film 1 stretched on the carrier ring 5 as shown in FIGS. At that time, each of a plurality of dicing lines L provided vertically and horizontally on the semiconductor wafer W is overlapped at a plurality of locations on a part of the substantially center of the recess 4 of the base film 2 as shown in FIG. To the position.

その後、半導体ウエハWのダイシングラインLに沿ってダイシングソー(不図示)の刃を入れ、半導体ウエハWを切断する。これにより半導体ウエハWを分割し、複数の半導体チップCを形成する。ダイシングソーにより半導体ウエハWを分割する際に、ダイシングソーの刃が粘着層3に達しない深さにしてダイシングラインLに溝を形成してもよい。この場合、その溝の形成後に半導体ウエハWの外部から応力を加え、溝に沿った割れ目を作ることにより半導体ウエハWを分割するようにしてもよい。分割により形成された半導体チップCの相互の間には切れ目や割れ目が生じ、そこからダイシングフィルム1に向けて空気が入り得る状態となる。   Thereafter, a blade of a dicing saw (not shown) is inserted along the dicing line L of the semiconductor wafer W, and the semiconductor wafer W is cut. Thereby, the semiconductor wafer W is divided and a plurality of semiconductor chips C are formed. When the semiconductor wafer W is divided by the dicing saw, a groove may be formed in the dicing line L so that the blade of the dicing saw does not reach the adhesive layer 3. In this case, after forming the groove, the semiconductor wafer W may be divided by applying a stress from the outside of the semiconductor wafer W to create a crack along the groove. A cut or a crack is generated between the semiconductor chips C formed by the division, and air can enter the dicing film 1 therefrom.

この後に、基材フィルム2を通して粘着層3に例えば紫外線を照射して基材フィルム2を硬化させ、その粘着力を低下させる。   Thereafter, the adhesive layer 3 is irradiated with, for example, ultraviolet rays through the base film 2 to cure the base film 2 and reduce its adhesive strength.

次に、図1、図2に示したように、キャリアリング5をピックアップ装置10のリングホルダ11に取り付ける。さらに、図4(a)の拡大図に示すように、吸着筒11の先端をダイシングフィルム1の基材フィルム2に接触させる。この場合、吸着筒11は、突き上げ制御部16により制御され、その上方にある複数の半導体チップCのうち選択した1つの全てが筒の内側に重なる位置に移動される。また、吸着筒11は、その先端部の通気孔13bが半導体チップCの周縁部に位置するように位置合わせされる。   Next, as shown in FIGS. 1 and 2, the carrier ring 5 is attached to the ring holder 11 of the pickup device 10. Furthermore, as shown in the enlarged view of FIG. 4A, the tip of the adsorption cylinder 11 is brought into contact with the base film 2 of the dicing film 1. In this case, the suction cylinder 11 is controlled by the push-up control unit 16 and is moved to a position where all of the selected ones of the plurality of semiconductor chips C located above it overlap the inside of the cylinder. Further, the suction cylinder 11 is aligned so that the vent hole 13b at the tip thereof is positioned at the peripheral edge of the semiconductor chip C.

その状態で、突き上げ制御部16からニードルホルダ14内の吸引孔14aを通して吸着筒11の先端部の内部空間を減圧する負圧をかけ、ダイシングフィルム1を吸着する。この状態で、半導体チップC相互間から空気が入ることが可能になり、しかも粘着層3の粘着力が低下しているので、負圧を高くすると、半導体チップC同士の間の部分の耐圧が低下している基材フィルム2の薄層部2cが変形する。   In that state, the dicing film 1 is adsorbed by applying a negative pressure that depressurizes the internal space at the tip of the adsorption cylinder 11 from the push-up controller 16 through the suction hole 14a in the needle holder 14. In this state, air can enter between the semiconductor chips C, and the adhesive strength of the adhesive layer 3 is reduced. Therefore, if the negative pressure is increased, the withstand voltage of the portion between the semiconductor chips C is increased. The lowered thin layer portion 2c of the base film 2 is deformed.

これにより、図4(b)の一点鎖線で囲む部分に示すように、半導体チップCの縁に重なっている基材フィルム2の薄層部2cが吸着筒11からの吸引により変形して凹部4を潰す。その際、粘着力が低下している薄層部2cの上では、半導体チップCの縁から内方に空気が入りやすい状態であり、粘着層3の粘着力が低下しているので、半導体チップCの縁から粘着層3が剥がれ基材フィルム2の薄層部2cとともに変形し、窪み2dが形成される。これにより、半導体チップCと粘着層3の接触面積が減る。また、半導体チップCの周辺部だけでなく、半導体チップCの面内にも剥離を促進する窪み2dが形成されるので、半導体チップCと粘着層3の剥離性を向上することができる。
As a result, as shown in the portion surrounded by the alternate long and short dash line in FIG. 4B, the thin layer portion 2c of the base film 2 overlapping the edge of the semiconductor chip C is deformed by the suction from the suction cylinder 11, and the recess 4 Crush. At that time, on the thin layer portion 2c where the adhesive strength is reduced, air is likely to enter inward from the edge of the semiconductor chip C, and the adhesive strength of the adhesive layer 3 is reduced. The pressure-sensitive adhesive layer 3 is peeled off from the edge of C and deformed together with the thin layer portion 2c of the base film 2 to form a recess 2d. Thereby, the contact area of the semiconductor chip C and the adhesion layer 3 decreases. In addition, since the recess 2d that promotes peeling is formed not only in the periphery of the semiconductor chip C but also in the surface of the semiconductor chip C, the peelability of the semiconductor chip C and the adhesive layer 3 can be improved.

次に、図4(c)に示すように、突き上げユニット12の吸着筒13内のニードルホルダ14を半導体チップCに向けて移動させてニードル15をダイシングフィルム1に接触させ、さらに突き上げる。これにより突き上げられたダイシングフィルム1は変形して半導体チップCが持ち上がる。その際、基材フィルム2の薄層部2cと半導体チップCの間にできた窪み12dから空気が入り易くなり、しかも粘着層3と半導体チップCの接触面積が低下している。   Next, as shown in FIG. 4C, the needle holder 14 in the suction cylinder 13 of the push-up unit 12 is moved toward the semiconductor chip C to bring the needle 15 into contact with the dicing film 1 and push it up further. As a result, the dicing film 1 pushed up is deformed and the semiconductor chip C is lifted. At that time, air easily enters from a recess 12d formed between the thin layer portion 2c of the base film 2 and the semiconductor chip C, and the contact area between the adhesive layer 3 and the semiconductor chip C is reduced.

コレット17は、図4(b)に示すようにダイシングフィルム1の基材フィルム2の凹部4が潰れた後、或いはその前に、吸着筒11との間で半導体チップ1を挟む位置に移動される。これにより、吸着筒11の吸引により凹部2cを潰す際に、或いは凹部2cを潰した後に、ニードル15により半導体チップCを突き上げながらコレット17により半導体チップCを吸引して持ち上げる。   The collet 17 is moved to a position where the semiconductor chip 1 is sandwiched between the suction cylinder 11 after or before the recess 4 of the base film 2 of the dicing film 1 is crushed as shown in FIG. The Thus, when the recess 2c is crushed by suction of the suction cylinder 11, or after the recess 2c is crushed, the semiconductor chip C is sucked and lifted by the collet 17 while the semiconductor chip C is pushed up by the needle 15.

このため、図4(c)、図5(a)に示すように、ニードル15でダイシングフィルム1を介して半導体チップCを突き上げながら、コレット17により半導体チップCを吸引すると、半導体チップCがダイシングフィルム1から剥がれ易くなる。即ち、半導体チップCの周縁部では、ダイシングフィルムCの基材フィルム2の凹部2cが潰れ、その上の薄層部2cとその上の粘着層3に窪み2dが生じ、半導体チップCの周縁部でダイシングフィルム1との隙間が点在して発生する。また、半導体チップCの周辺部だけでなく、半導体チップCの面内にも剥離を促進する窪み2dが形成されるので、半導体チップCと粘着層3の剥離性を向上することができる。   Therefore, as shown in FIGS. 4C and 5A, when the semiconductor chip C is sucked by the collet 17 while the semiconductor chip C is pushed up through the dicing film 1 by the needle 15, the semiconductor chip C is diced. It becomes easy to peel off from the film 1. That is, in the peripheral part of the semiconductor chip C, the recess 2c of the base film 2 of the dicing film C is crushed, and a dent 2d is generated in the thin layer part 2c and the adhesive layer 3 thereabove. Thus, gaps with the dicing film 1 are scattered. In addition, since the recess 2d that promotes peeling is formed not only in the periphery of the semiconductor chip C but also in the surface of the semiconductor chip C, the peelability of the semiconductor chip C and the adhesive layer 3 can be improved.

これにより、半導体チップCとダイシングフィルム1の接触面積が狭くなり、そこから空気が入りやすくなり、コレット17の吸着力とニードル15の突き上げ力により、半導体チップCの周縁部が粘着層3から徐々に剥がされ、ダイシングフィルム1が半導体チップCの周辺で変形して湾曲する。また、コレット17とニードル15による力が半導体チップCにさらに加わると、ダイシングフィルム1から剥がれる領域が半導体チップCの周縁部からその内側に広がり、半導体チップCとダイシングフィルム1の接触面積が狭くなり、単位面積当たりのピックアップの力が大きくなる。   As a result, the contact area between the semiconductor chip C and the dicing film 1 is narrowed and air can easily enter from there, and the peripheral edge of the semiconductor chip C gradually moves away from the adhesive layer 3 due to the suction force of the collet 17 and the pushing force of the needle 15. The dicing film 1 is deformed and curved around the semiconductor chip C. Further, when the force from the collet 17 and the needle 15 is further applied to the semiconductor chip C, the area peeled off from the dicing film 1 spreads from the periphery of the semiconductor chip C to the inside thereof, and the contact area between the semiconductor chip C and the dicing film 1 is reduced. The pickup power per unit area is increased.

これにより、図5(b)に示すように、ピックアップの際に粘着層3に貼り付けられて個片化された半導体チップCを良好に剥離することができ、半導体チップCの周縁部にヒビや割れが生じにくくなる。   As a result, as shown in FIG. 5B, the semiconductor chip C attached to the adhesive layer 3 at the time of pick-up and separated into individual pieces can be satisfactorily peeled, and the peripheral edge of the semiconductor chip C is cracked. And cracks are less likely to occur.

これに対し、図6の比較例に示すように、基材フィルム52に凹部を形成しない構造のダイシングフィルム51を使用する場合には、半導体チップCの一方の面の全体がダイシングフィルム51の粘着層53に張り付いている。しかも、半導体チップCとダイシングフィルム51の粘着力を低下させる工夫がされていない。このため、本実施形態に比べ、コレット17の吸着力より粘着層53の粘着力の方が勝ることが多くなる。この結果、ニードル15により半導体チップCを突き上げると半導体チップCの周縁部が湾曲してコレット17から剥離する一方、その周縁部が湾曲により割れたりヒビが入ったりし易くなる。   On the other hand, as shown in the comparative example of FIG. 6, when the dicing film 51 having a structure in which no recess is formed in the base film 52 is used, the entire one surface of the semiconductor chip C is adhered to the dicing film 51. Sticking to layer 53. And the device which reduces the adhesive force of the semiconductor chip C and the dicing film 51 is not made | formed. For this reason, compared with the present embodiment, the adhesive force of the adhesive layer 53 is often superior to the attractive force of the collet 17. As a result, when the semiconductor chip C is pushed up by the needle 15, the peripheral portion of the semiconductor chip C is curved and peeled off from the collet 17, while the peripheral portion is easily cracked or cracked due to the curvature.

従って、本願実施形態のように、半導体チップCの周縁部の少なくとも一部をダイシングフィルム1の凹部4の変形によって剥離することにより、コレット17の吸引とニードル15の突き上げにより半導体チップCの周縁部から内部へ剥離が広がり易くなる。また、半導体チップCの周辺部だけでなく、半導体チップCの面内にも剥離を促進する窪み2dが形成されるので、半導体チップCとダイシングフィルム1の剥離性を向上できる。   Therefore, as in the embodiment of the present application, at least a part of the peripheral portion of the semiconductor chip C is peeled off by deformation of the concave portion 4 of the dicing film 1, so that the peripheral portion of the semiconductor chip C is sucked by the collet 17 and the needle 15 is pushed up. Peeling easily spreads from the inside to the inside. Further, since the recess 2d that promotes peeling is formed not only in the peripheral portion of the semiconductor chip C but also in the surface of the semiconductor chip C, the peelability between the semiconductor chip C and the dicing film 1 can be improved.

例えば、基材フィルム2のうち凹部4の直径は約2.5mm、凹部4のピッチが約4mmで、深さが50〜70μm程度に形成される。また、凹部4が形成されていない部分の基材フィルム2の厚みは例えば約100μmとすると、凹部4の形成により薄くなった基材フィルム2の薄層部2cは30μm〜50μmとなる。   For example, in the base film 2, the recess 4 is formed with a diameter of about 2.5 mm, a pitch of the recess 4 of about 4 mm, and a depth of about 50 to 70 μm. Moreover, if the thickness of the base film 2 in a portion where the concave portion 4 is not formed is, for example, about 100 μm, the thin layer portion 2c of the base film 2 thinned by the formation of the concave portion 4 is 30 μm to 50 μm.

このような構造のダイシングフィルム1の紫外線硬化型樹脂からなる厚さ5μm〜25μmの粘着層3に厚さ50μmの半導体ウエハWを貼り付けた後に、20mm×20mmの平面四角形にダイシングし個片化し、その後、紫外線を照射した。この結果、図2に示したピックアップ装置10を用いたところ、半導体チップCの縁部の剥がれは良好であり、割れやヒビがなくコレット17によりピックアップできた。なお、基材フィルム2の厚さは、例えば80μm〜200μm程度としてもよい。   After the semiconductor wafer W having a thickness of 50 μm is attached to the adhesive layer 3 having a thickness of 5 μm to 25 μm made of the ultraviolet curable resin of the dicing film 1 having such a structure, the dicing film 1 is diced into 20 mm × 20 mm planar squares and separated into individual pieces. Then, ultraviolet rays were irradiated. As a result, when the pickup device 10 shown in FIG. 2 was used, the edge of the semiconductor chip C was peeled off satisfactorily, and it was picked up by the collet 17 without cracks or cracks. In addition, the thickness of the base film 2 is good also as about 80 micrometers-200 micrometers, for example.

これに対し、それと同じ厚さで同じ材料の基材フィルム52及び粘着層53を有する図6に示した比較例のダイシングフィルム51を使用し、同じ条件で半導体ウエハWを個片化して図2に示したピックアップ装置10で半導体チップCをピックアップした。この結果、ニードル15による半導体チップCの突き上げ量を300μmとしても、半導体チップCが粘着層53から剥がれず、突き上げ量を600μmとしたところ、半導体チップCの縁部に割れが生じることがあった。   On the other hand, the dicing film 51 of the comparative example shown in FIG. 6 having the base material 52 and the adhesive layer 53 of the same material with the same thickness is used, and the semiconductor wafer W is separated into pieces under the same conditions as shown in FIG. The semiconductor chip C was picked up by the pickup device 10 shown in FIG. As a result, even when the push-up amount of the semiconductor chip C by the needle 15 is 300 μm, the semiconductor chip C is not peeled off from the adhesive layer 53, and when the push-up amount is 600 μm, the edge of the semiconductor chip C may be cracked. .

ところで、上記のようにダイシングフィルム1において単層構造の基材フィルム2に凹部4を形成し、その部分に基材フィルム2の薄層部2cを形成しているが、図7に例示するように、凹部4の形成は複数層からなる基材フィルム2に形成してもよい。   Incidentally, as described above, in the dicing film 1, the concave portion 4 is formed in the base film 2 having a single layer structure, and the thin layer portion 2c of the base film 2 is formed in that portion, as illustrated in FIG. Moreover, you may form the recessed part 4 in the base film 2 which consists of multiple layers.

図7において、ダイシングフィルム1の基材フィルム2は、第1フィルム21と第2フィルム22を重ねて接着された二層構造を有している。第1フィルム21のうち粘着層3が粘着される面と反対側の面に第2フィルム22が張り付けられ、また、第2フィルム22には平面円形の開口22aが形成される。これにより、第2フィルム22の開口部22aは基材フィルム2の凹部4に該当し、第1フィルム21のうち開口部22aに重なる部分が基材フィルム2の薄層部2cとなる。第1フィルム21は、第2フィルム22よりも弾性率が小さい材料から形成され、しかも図4(b)と同様に、吸着筒13からの吸引により変形して窪み2dが形成され易い厚さを有している。   In FIG. 7, the base film 2 of the dicing film 1 has a two-layer structure in which a first film 21 and a second film 22 are stacked and bonded. The 2nd film 22 is affixed on the surface on the opposite side to the surface where the adhesion layer 3 is adhere | attached among the 1st films 21, and the planar circular opening 22a is formed in the 2nd film 22. FIG. Thereby, the opening part 22a of the 2nd film 22 corresponds to the recessed part 4 of the base film 2, and the part which overlaps the opening part 22a among the 1st films 21 becomes the thin layer part 2c of the base film 2. The first film 21 is formed of a material having a smaller elastic modulus than that of the second film 22, and has a thickness that is easily deformed by suction from the suction cylinder 13 to form the depression 2 d, as in FIG. Have.

例えば、第1フィルム21の材料として変形容易なPVCを使用し、第2フィルム22の材料として第1フィルム21より弾性率が大きなPETを使用する。第1フィルム21と第2フィルム22は加熱により張り付けても良いし、接着剤(不図示)を介して張り付けてもよい。また、第1フィルム21の厚さを20μmとし、第2フィルム22の厚さを例えば50μmとした。また、第2フィルム22の開口部22a、即ち凹部4を円柱状に形成し、その直径を約2.5mm、ピッチを約4mmとした。   For example, PVC that is easily deformable is used as the material of the first film 21, and PET having a larger elastic modulus than that of the first film 21 is used as the material of the second film 22. The first film 21 and the second film 22 may be attached by heating or may be attached via an adhesive (not shown). Moreover, the thickness of the 1st film 21 was 20 micrometers, and the thickness of the 2nd film 22 was 50 micrometers, for example. Moreover, the opening part 22a of the 2nd film 22, ie, the recessed part 4, was formed in the column shape, The diameter was about 2.5 mm and the pitch was about 4 mm.

このような構造のダイシングフィルム1のうち紫外線硬化樹脂からなる粘着層3に厚さ50μmの半導体ウエハWを貼り付けた後に、20mm×20mmの平面四角形にダイシングし個片化し、半導体チップCを形成し、粘着層3に紫外線を照射した、その後に、図2に示したピックアップ装置10を用いて半導体チップCをニードル15により突き上げ、コレット17により吸引した。この結果、半導体チップCの縁部の剥がれは良好であり、割れやヒビがなくコレット17によりピックアップできた。   After a semiconductor wafer W having a thickness of 50 μm is attached to the adhesive layer 3 made of an ultraviolet curable resin in the dicing film 1 having such a structure, the semiconductor chip C is formed by dicing into 20 mm × 20 mm planar squares to form individual chips. Then, the adhesive layer 3 was irradiated with ultraviolet light, and then the semiconductor chip C was pushed up by the needle 15 using the pickup device 10 shown in FIG. As a result, the peeling of the edge of the semiconductor chip C was good, and it could be picked up by the collet 17 without cracks or cracks.

ところで、上記の実施形態では、ダイシングフィルム1に形成する凹部4は、半球状や円柱状に島状に間隔をおいて同じ形状に多数形成しているが、その島状の凹部4の平面形状は円に限られるものではない。例えば、図8(a)に例示するように、半径の異なる複数の半球状又は円柱状の凹部41、42が混在した構造であってもよいし、図8(b)に示すように、平面形が三角形の凹部43が複数配置された構造であってもよいし、図8(c)に示すように平面が六角形の凹部44がハニカム構造であってもよい。   By the way, in said embodiment, although many recessed parts 4 formed in the dicing film 1 are formed in the same shape at intervals in the shape of an island in the shape of a hemisphere or a cylinder, the planar shape of the island-shaped recessed part 4 Is not limited to a circle. For example, as illustrated in FIG. 8A, a structure in which a plurality of hemispherical or cylindrical concave portions 41 and 42 having different radii are mixed may be used, or as illustrated in FIG. A structure in which a plurality of concave portions 43 having a triangular shape are arranged may be used, or a concave portion 44 having a hexagonal plane as shown in FIG. 8C may have a honeycomb structure.

なお、図7に示したように複数層から形成されるダイシングフィルム1では、例えば凹部4として第2フィルム22に図8(a)〜(c)に示すような平面形状の開口部22aが形成される。   In the dicing film 1 formed of a plurality of layers as shown in FIG. 7, for example, planar openings 22 a as shown in FIGS. 8A to 8C are formed in the second film 22 as the recesses 4. Is done.

また、ダイシングフィルム1に形成する凹部4は、上記のように島状の半球、円柱を多数配置した構造に限られるものではない。例えば、図9(a)に示すように、平面が六角形の凹部45を間隔をおいてハニカム形状に配置し、さらに、多数の六角形の凹部45の間を仕切る基材フィルム2の一部を横切る接続用凹部46により凹部45の相互を繋げる形状であってもよい。また、図9(b)に示すように、平面が四角形の凹部47を間隔をおいて縦横に隣接させ、さらに、四角形の凹部47の間を仕切る基材フィルム2の一部を接続用凹部48により互いに繋げられる形状であってもよい。いずれの凹部45、47であっても、粘着層3に貼り付けられる半導体ウエハWのダイシングラインLの両側の半導体集積回路Sにまたがって重ねられる位置と大きさに形成されることが好ましい。   Moreover, the recessed part 4 formed in the dicing film 1 is not restricted to the structure which has arrange | positioned many island-like hemispheres and cylinders as mentioned above. For example, as shown in FIG. 9 (a), a part of the base film 2 in which the hexagonal concave portions 45 are arranged in a honeycomb shape at intervals and further partitioned between the numerous hexagonal concave portions 45. A shape in which the concave portions 45 are connected to each other by a connecting concave portion 46 that crosses the gap may be used. Further, as shown in FIG. 9 (b), the concave portions 47 having a square plane are adjacent vertically and horizontally with a space therebetween, and a part of the base film 2 that partitions the rectangular concave portions 47 is connected to the connecting concave portion 48. The shape may be connected to each other. Any of the recesses 45 and 47 is preferably formed in a position and a size that overlap with the semiconductor integrated circuits S on both sides of the dicing line L of the semiconductor wafer W attached to the adhesive layer 3.

図9(a)、(b)では、基材フィル2の複数の凹部45、47が接続用凹部46、48を介して接続されているので、それらの上の薄層部2cも連続している。このため、半導体チップCをダイシンフィルム1から突き上げられるにつれて薄層部2cに生じる窪み2dが半導体チップCの縁部から内部に広がり易くなり、ダイシングフィルム1から半導体チップCを剥離することがさらに容易になる。   9 (a) and 9 (b), since the plurality of recesses 45, 47 of the base material fill 2 are connected via the connection recesses 46, 48, the thin layer portion 2c above them is also continuous. Yes. For this reason, as the semiconductor chip C is pushed up from the dicing film 1, the recess 2 d generated in the thin layer portion 2 c easily spreads from the edge of the semiconductor chip C to the inside, and it is easier to peel the semiconductor chip C from the dicing film 1. become.

ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈され、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。   All examples and conditional expressions given here are intended to help the reader understand the inventions and concepts that have contributed to the promotion of technology, such examples and It is interpreted without being limited to the conditions, and the organization of such examples in the specification is not related to the superiority or inferiority of the present invention. While embodiments of the present invention have been described in detail, it will be understood that various changes, substitutions and variations can be made thereto without departing from the spirit and scope of the invention.

次に、本発明の実施形態について特徴を付記する。
(付記1)半導体ウエハが貼り付けられる粘着層と、前期粘着層が一面上に形成された基材フィルムと、前記基材フィルムの前記一面と反対側の他面において複数の位置に形成され、負圧により潰される大きさの凹部と、を有するダイシングフィルム。
(付記2)前記基材フィルムは複数層構造であって、前記粘着層が張り付けられる面を有する第1フィルムに対して反対側の露出面となる第2フィルムには前記凹部となる開口部が形成され、前記開口部は少なくとも前記第1フィルムにより閉塞されることを特徴とする付記1に記載のダイシングフィルム。
(付記3)前記第1フィルムの第1弾性率は、前記第2フィルムの第2弾性率より低いことを特徴とする付記2に記載のダイシングフィルム。
(付記4)前記凹部の平面形状は島状であることを特徴とする付記1乃至付記3のいずれか1つに記載のダイシングフィルム。
(付記5)前記島状の前記凹部は、互いに一部が接続用凹部により繋がっていることを特徴とする付記1乃至付記4のいずれか1つに記載のダイシングフィルム。
(付記6)前記ダイシングフィルムにおいて前記半導体ウエハが張り付けられる領域において、前記基材フィルムのうち前記凹部を囲む領域が占める単位面積当たりの割合は70%以下であることを特徴とする付記1乃至付記5のいずれか1つに記載のダイシングフィルム。
(付記7)前記粘着層と前記基材フィルムはリングの内側に張られていることを特徴とする半導体装置製造用治具。
(付記8)粘着層が形成される一面に対して反対側の他面の複数の位置に凹部が形成された基材フィルムを有するダイシングフィルムのうち前記粘着層に、複数の前記凹部のうちの一部にダイシングラインを重ねて半導体ウエハを貼り付ける工程と、前記半導体ウエハを前記ダイシングラインに沿って分割して半導体チップを形成する工程と、前記基材フィルム側から前記ダイシングフィルムを吸引し、前記凹部を潰して前記凹部と反対側の前記一面に、前記半導体チップに重なる窪みを形成する工程と、前記ダイシングフィルムを介して前記半導体チップを突き上げることにより、前記ダイシングフィルムの窪みから前記半導体チップの内方へと前記半導体チップを前記粘着層から剥離する工程と、突き上げられた前記半導体チップをコレットにより吸引して、前記ダイシングフィルムから剥離する工程と、を有することを特徴とする半導体装置の製造方法。
(付記9)前記粘着層は、放射線硬化型材料から形成され、前記半導体チップを形成した後であって前記ダイシングフィルムに前記窪みを形成する前に、前記放射線照射によって前記粘着層の粘着性を低下する工程を含むことを特徴とする付記8に記載の半導体装置の製造方法。
(付記10)前記半導体チップの前記突き上げは、前記ダイシングフィルムのうち前記一面側からニードルを用いて行われることを特徴とする付記7又は付記8に記載の半導体装置の製造方法。
(付記11)前記ダイシングフィルムは複数層構造を有し、前記粘着層3に接触する前記一面側の第1フィルムは、前記反対側の面となる第2フィルムより弾性率が低いことを特徴とする付記7乃至付記10のいずれか1つに記載の半導体装置の製造方法。
Next, features of the embodiment of the present invention will be described.
(Appendix 1) An adhesive layer to which a semiconductor wafer is attached, a base film on which the previous adhesive layer is formed, and formed on a plurality of positions on the other surface opposite to the one surface of the base film, A dicing film having a recess that is crushed by a negative pressure.
(Additional remark 2) The said base film is a multilayer structure, Comprising: The 2nd film used as the exposed surface on the opposite side with respect to the 1st film which has the surface where the said adhesion layer is affixed has the opening part used as the said recessed part. The dicing film according to appendix 1, wherein the dicing film is formed and at least the opening is closed by the first film.
(Additional remark 3) The 1st elastic modulus of the said 1st film is lower than the 2nd elastic modulus of the said 2nd film, The dicing film of Additional remark 2 characterized by the above-mentioned.
(Additional remark 4) The dicing film as described in any one of Additional remark 1 thru | or Additional remark 3 characterized by the planar shape of the said recessed part being island shape.
(Appendix 5) The dicing film according to any one of appendices 1 to 4, wherein the island-shaped recesses are partially connected to each other by a connection recess.
(Additional remark 6) In the area | region where the said semiconductor wafer is affixed in the said dicing film, the ratio per unit area which the area | region surrounding the said recessed part among the said base film occupies is 70% or less, The additional remark 1 thru | or additional remarks characterized by the above-mentioned The dicing film according to any one of 5.
(Appendix 7) A semiconductor device manufacturing jig, wherein the adhesive layer and the base film are stretched inside a ring.
(Supplementary Note 8) Of the dicing film having a base film in which concave portions are formed at a plurality of positions on the other side opposite to the one surface on which the adhesive layer is formed, the adhesive layer includes a plurality of the concave portions. A step of attaching a semiconductor wafer by overlapping a dicing line in part, a step of dividing the semiconductor wafer along the dicing line to form a semiconductor chip, and sucking the dicing film from the base film side, Crushing the recess and forming a recess overlapping the semiconductor chip on the one surface opposite to the recess, and by pushing up the semiconductor chip through the dicing film, the semiconductor chip from the recess of the dicing film A step of peeling the semiconductor chip from the adhesive layer inward, and the semiconductor chip pushed up is collected. By suction by preparative method of manufacturing a semiconductor device characterized by having the steps of peeling from the dicing film.
(Additional remark 9) The said adhesion layer is formed from a radiation curable material, and after forming the said semiconductor chip and before forming the said hollow in the said dicing film, the adhesiveness of the said adhesion layer is formed by the said radiation irradiation. 9. The method for manufacturing a semiconductor device according to appendix 8, which includes a step of decreasing.
(Supplementary note 10) The semiconductor device manufacturing method according to supplementary note 7 or supplementary note 8, wherein the push-up of the semiconductor chip is performed using a needle from the one surface side of the dicing film.
(Appendix 11) The dicing film has a multi-layer structure, and the first film on the one surface side that contacts the adhesive layer 3 has a lower elastic modulus than the second film on the opposite surface. The method for manufacturing a semiconductor device according to any one of Appendix 7 to Appendix 10.

1 ダイシングフィルム
2 基材フィルム
3 粘着層
4 凹部
5 フィルムリング
21 第1フィルム
22 第2フィルム
22a 開口部
10 ピックアップ装置
13 吸着筒
14 ニードルホルダ
15 ニードル
17 コレット
DESCRIPTION OF SYMBOLS 1 Dicing film 2 Base film 3 Adhesive layer 4 Recessed part 5 Film ring 21 1st film 22 2nd film 22a Opening part 10 Pickup apparatus 13 Adsorption cylinder 14 Needle holder 15 Needle 17 Collet

Claims (6)

半導体ウエハが貼り付けられる粘着層と、
前期粘着層が一面上に形成された基材フィルムと、
前記基材フィルムの前記一面と反対側の他面において複数の位置に形成され、負圧により潰される大きさの凹部と、
を有するダイシングフィルム。
An adhesive layer to which a semiconductor wafer is attached;
A base film having an adhesive layer formed on one surface,
A recess having a size that is formed at a plurality of positions on the other surface opposite to the one surface of the base film, and is crushed by negative pressure,
Dicing film having
前記基材フィルムは複数層構造であって、前記粘着層が張り付けられる面を有する第1フィルムに対して反対側の露出面となる第2フィルムには前記凹部となる開口部が形成され、前記開口部は少なくとも前記第1フィルムにより閉塞されることを特注とする請求項1に記載のダイシングフィルム。   The base film has a multi-layer structure, and an opening serving as the recess is formed in the second film which is an exposed surface opposite to the first film having a surface to which the adhesive layer is attached. The dicing film according to claim 1, wherein the opening is closed by at least the first film. 前記第1フィルムの第1弾性率は、前記第2フィルムの第2弾性率より低いことを特徴とする請求項2に記載のダイシングフィルム。   The dicing film according to claim 2, wherein the first elastic modulus of the first film is lower than the second elastic modulus of the second film. 請求項1乃至請求項3のいずれか1項に記載のダイシングフィルムと、
前記ダイシングフィルムを内側に張ったリングと、
を有する半導体装置製造用治具。
A dicing film according to any one of claims 1 to 3,
A ring with the dicing film on the inside;
A jig for manufacturing a semiconductor device.
粘着層が形成される一面に対して反対側の他面の複数の位置に凹部が形成された基材フィルムを有するダイシングフィルムのうち前記粘着層に、複数の前記凹部のうちの一部にダイシングラインを重ねて半導体ウエハを貼り付ける工程と、
前記半導体ウエハを前記ダイシングラインに沿って分割して半導体チップを形成する工程と、
前記基材フィルム側から前記ダイシングフィルムを吸引し、前記凹部を潰して前記凹部と反対側の前記一面に、前記半導体チップに重なる窪みを形成する工程と、
前記ダイシングフィルムを介して前記半導体チップを突き上げることにより、前記ダイシングフィルムの窪みから前記半導体チップの内方へと前記半導体チップを前記粘着層から剥離する工程と、
突き上げられた前記半導体チップをコレットにより吸引して、前記ダイシングフィルムから剥離する工程と、
を有することを特徴とする半導体装置の製造方法。
Dicing the dicing film of the dicing film having a base film in which concave portions are formed at a plurality of positions on the other surface opposite to the one surface on which the adhesive layer is formed, and part of the plurality of concave portions. A process of attaching semiconductor wafers with overlapping lines;
Dividing the semiconductor wafer along the dicing line to form semiconductor chips;
A step of sucking the dicing film from the base film side, crushing the concave portion, and forming a depression overlapping the semiconductor chip on the one surface opposite to the concave portion;
Peeling the semiconductor chip from the adhesive layer from the depression of the dicing film to the inside of the semiconductor chip by pushing up the semiconductor chip through the dicing film;
Sucking the semiconductor chip pushed up by a collet and peeling it from the dicing film;
A method for manufacturing a semiconductor device, comprising:
前記半導体チップの前記突き上げは、前記ダイシングフィルムのうち前記一面側からニードルを用いて行われることを特徴とする請求項5に記載の半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 5, wherein the push-up of the semiconductor chip is performed using a needle from the one surface side of the dicing film.
JP2015045058A 2015-03-06 2015-03-06 Semiconductor device manufacturing jig and semiconductor device manufacturing method Expired - Fee Related JP6459646B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015045058A JP6459646B2 (en) 2015-03-06 2015-03-06 Semiconductor device manufacturing jig and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015045058A JP6459646B2 (en) 2015-03-06 2015-03-06 Semiconductor device manufacturing jig and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2016164940A true JP2016164940A (en) 2016-09-08
JP6459646B2 JP6459646B2 (en) 2019-01-30

Family

ID=56876799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015045058A Expired - Fee Related JP6459646B2 (en) 2015-03-06 2015-03-06 Semiconductor device manufacturing jig and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP6459646B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274181A (en) * 1998-03-26 1999-10-08 Matsushita Electric Ind Co Ltd Chip push-up device
JP2000195877A (en) * 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd Method and apparatus for separating chip on dicing sheet
JP2008091765A (en) * 2006-10-04 2008-04-17 Nitto Denko Corp Adhesive sheet for laser machining
JP2014204037A (en) * 2013-04-08 2014-10-27 大日本印刷株式会社 Protective tape, method of manufacturing protective tape, dicing tape and method of manufacturing dicing tape

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274181A (en) * 1998-03-26 1999-10-08 Matsushita Electric Ind Co Ltd Chip push-up device
JP2000195877A (en) * 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd Method and apparatus for separating chip on dicing sheet
JP2008091765A (en) * 2006-10-04 2008-04-17 Nitto Denko Corp Adhesive sheet for laser machining
JP2014204037A (en) * 2013-04-08 2014-10-27 大日本印刷株式会社 Protective tape, method of manufacturing protective tape, dicing tape and method of manufacturing dicing tape

Also Published As

Publication number Publication date
JP6459646B2 (en) 2019-01-30

Similar Documents

Publication Publication Date Title
JP2010206044A (en) Method of manufacturing semiconductor device
JP5196838B2 (en) Manufacturing method of chip with adhesive
KR101143036B1 (en) Chip pickup method and chip pickup apparatus
TWI534999B (en) Image sensor chip package and method for forming the same
TW201725616A (en) Wafer processing method capable of reducing cost while the convex/concave of a bulge won't be transferred to a polished face
JP6983775B2 (en) Manufacturing method of semiconductor device
KR102535477B1 (en) Die bonding/dicing sheet
JP2011181822A (en) Method of fabricating semiconductor device
JPWO2011108327A1 (en) Method for manufacturing rearranged wafer and method for manufacturing semiconductor device
US20120133046A1 (en) Semiconductor structure and process thereof
US20180233470A1 (en) Handling thin wafer during chip manufacture
TWI575591B (en) Laminated wafer processing methods and adhesive film
JP2016152329A (en) Chip pickup device and chip pickup method
TW200532786A (en) Wafer transcription method
JP2013197434A (en) Semiconductor device manufacturing method
US11515226B2 (en) Semiconductor package and method of fabricating the same
JP2006245348A (en) Manufacturing method of semiconductor device
JP4528758B2 (en) Transfer tape and semiconductor device manufacturing method using the transfer tape
JP6459646B2 (en) Semiconductor device manufacturing jig and semiconductor device manufacturing method
JP6298720B2 (en) Manufacturing method of laminated device
CN113053812A (en) Method for manufacturing flexible display driving chip
JP2008159724A (en) Manufacturing method of semiconductor device
JP2009130333A (en) Manufacturing method of semiconductor device
TWI623069B (en) Chip package and method for forming the same
CN110504296B (en) Preparation method of flexible display screen and flexible display screen

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181217

R150 Certificate of patent or registration of utility model

Ref document number: 6459646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees