JP6451162B2 - 液晶表示素子 - Google Patents

Description

本発明は、液晶表示素子に関し、詳しくは、垂直配向型（ＶＡ（Vertical Alignment）型）の液晶表示素子に関する。

ＶＡ型の液晶表示素子として、例えば、特許文献１には、透明電極にスリットを設けることで、液晶分子の倒れこむ方向を制御し、視角依存性を低減した液晶表示素子が開示されている。

特許文献１に係る液晶表示素子は、一対の基板上の透明電極により形成される表示領域内で、一対の基板上の両方の透明電極に略長方形型に一部が取り除かれたスリットを有しており、一方の透明電極に設けられたスリットと、他方の透明電極に設けられたスリットとが、表示領域内でスリットの長手方向と直交する方向に交互に配置されている構成のものである。

特開２００４−２５２２９８号公報

特許文献１に係る液晶表示素子のように、視角依存性を低減するために透明電極にスリットを設ける場合、透明電極の両端に渡るスリットを設けようとすると、電極が分断されてしまうので、スリットと電極端との間に若干のクリアランスを設ける必要がある。このようにクリアランスを設けた箇所では、液晶分子の配向制御がうまくいかず、図９に示すように、配向ムラＬが生じてしまう。すると、透明電極が重なる領域で表示される画素５Ａの端がギザギザに視認されてしまい、表示の見栄えが悪かった。

本発明は、上記実状に鑑みてなされたものであり、視角依存性を低減しつつも、表示の見栄えが良好な液晶表示素子を提供することを目的とする。

上記目的を達成するため、本発明に係る液晶表示素子は、
液晶層と、前記液晶層を挟んで互いに対向する一対の基板と、前記一対の基板の一方に設けられる第１の電極と、前記一対の基板の他方に設けられる第２の電極と、を備える垂直配向型の液晶表示素子であって、
前記第１の電極は、前記一対の基板の法線方向から見て所定の軸線に沿って延びる第１のスリットを有し、
前記第２の電極は、前記法線方向から見て前記軸線に沿って延びる第２のスリットを有し、
前記第１のスリット及び前記第２のスリットの各々は、１つ以上あり、
前記法線方向から見て、前記第１の電極と前記第２の電極とが重なる領域に形成される所定の画素領域において、前記軸線に沿って前記第１のスリットと前記第２のスリットとが交互に位置して一列に並んでおり、
前記画素領域において、前記軸線に沿って一列に並んだ前記第１のスリットと前記第２のスリットのうち、前記軸線に沿う方向の最も一端側に位置するスリット及び最も他端側に位置するスリットは、各々のスリットが形成されている電極の端部にまで至っており、
前記画素領域において、前記軸線に沿って一列に並んだ前記第１のスリットと前記第２のスリットのうち、前記軸線に沿う方向の最も一端側に位置するスリットを端部スリットとした場合、
前記法線方向から見て、前記端部スリットが形成されている電極端からの、前記電極端と直交する方向における前記端部スリットの幅は、１０μｍ以上５０μｍ以下である、
ことを特徴とする。

本発明によれば、視角依存性を低減しつつも、表示の見栄えが良好な液晶表示素子を提供することができる。

本発明の一実施形態に係る液晶表示素子の概略断面図である。 本発明の一実施形態に係る液晶表示素子が表示する画像の一例を示した図である。 図２に示す画素のＡ部に対応する電極の形状を表す図であり、電極に形成されるスリットを説明するための図である。 図３に対応する図であり、（ａ）は、表側電極の平面図で、（ｂ）は、裏側電極の平面図である。 本発明の一実施形態に係る液晶表示素子の図３に示すＢ−Ｂ線概略断面図である。 （ａ）は、本発明の一実施形態に係る液晶表示素子を図４に示す軸線に沿って切った概略断面図である。（ｂ）は、従来例に係る液晶表示素子を図８に示す軸線に沿って切った概略断面図である。 （ａ）及び（ｂ）は、変形例に係る電極の平面図である。 従来例に係る電極の形状を表す図である。 従来の液晶表示素子の画素端部の顕微鏡写真を示す図であり、従来、顕著に発生していた配向ムラを説明するための図である。 図３に対応する図であり、端部スリットの好適な幅を説明するための図である。 （ａ）〜（ｃ）は液晶表示素子の画素の顕微鏡写真を示す図であり、（ａ）は端部スリットが無い従来例の図であり、（ｂ）は端部スリットの幅が５０μｍの場合の図であり、（ｃ）は端部スリットの幅が２０μｍの場合の図である。

本発明の一実施形態について図面を参照して説明する。

（液晶表示素子１００の構成）
本発明の一実施形態に係る液晶表示素子１００は、図１に示すように、液晶セル１０と、偏光板２０，３０と、を備える。液晶表示素子１００は、後述の画素を透過／不透過状態に適宜切り替えることで、所定の画像を表示する。以下では、図１に示すように、所定の部材よりも使用者（表示画像の視認者）側を表側、その反対側を裏側として、適宜説明する。

液晶セル１０は、垂直配向型（ＶＡ型）の液晶セルであり、図１に示すように、一対の表側基板１Ｆ及び裏側基板１Ｒと、電極２Ｆ，２Ｒと、配向膜３Ｆ，３Ｒと、液晶層４と、を備える。

表側基板１Ｆ、裏側基板１Ｒは、各々、例えば、ガラス、プラスチック等から透明に形成されている。表側基板１Ｆと裏側基板１Ｒとは、液晶層４を挟んで互いに対向して配置されている。表側基板１Ｆは液晶セル１０の表側に位置し、裏側基板１Ｒは液晶セル１０の裏側に位置する。

電極２Ｆ，２Ｒは、各々、酸化インジウムを主成分とするＩＴＯ（Indium Tin Oxide）膜等から構成され、光を透過する透明電極である。電極２Ｆは表側基板１Ｆの液晶層４側の面上に、電極２Ｒは裏側基板１Ｒの液晶層４側の面上に、公知の方法（スパッタ、蒸着、エッチング等）により形成されている。電極２Ｆはコモン電極として、電極２Ｒはセグメント電極として構成されている。両電極には、パッシブ駆動方式で電圧が印加される。つまり、液晶表示素子１００は、セグメント表示型であってパッシブ駆動方式の液晶表示素子として構成されている。なお、電極２Ｒがセグメント電極、電極２Ｆがコモン電極として構成されてもよい。
また、電極２Ｆ，２Ｒは、本実施形態に特有のスリットを有して形成されている。これについては、後に詳述する。

電極２Ｆ，２Ｒは、各々が所定の形状にパターニングされている。液晶表示素子１００は、表側基板１Ｆと裏側基板１Ｒの対向面の法線方向（以下、単に、基板法線方向という）から見て、電極２Ｆと電極２Ｒとが重なる領域において、前記所定の形状に対応した画素を表示する。ここで、画素とは、液晶表示素子１００が表示する画像の素となるものであり、図形だけでなく、それ単体で、文字、数字、アイコン等の記号を表すものも含む。液晶表示素子１００は、電極２Ｆ，２Ｒを介して、液晶層４にオン電圧が印加された領域で光を透過させることによって、その領域に対応する画素を表示状態とする（略白く表示する）。液晶表示素子１００は、略黒の背景領域に画素を略白く表示する、いわゆるネガ表示型（ノーマリブラックモード）のものとして構成されている。

液晶表示素子１００が表示する画像の一例を図２に示す。同図では、液晶表示素子１００は、７セグメントディスプレイとして構成され、数値を示す画像を表示している（同図では「８」を表示している）。この例では、図形を表す画素５（セグメント）が７つあり、これらの組み合わせによって数値を表示している。液晶表示素子１００では、基板法線方向から見て、電極２Ｆと電極２Ｒとが重ならない領域、及び、オン電圧が印加されていない領域が略黒の背景領域６となる。なお、図２では、背景領域６において形成されている引き回し電極を省略して表した。

配向膜３Ｆ，３Ｒは、それぞれ、液晶層４に接する垂直配向膜であり、例えばポリイミドから、公知の方法（例えば、フレクソ印刷）によって形成される。配向膜３Ｆは電極２Ｆを液晶層４側から覆い、配向膜３Ｒは電極２Ｒを液晶層４側から覆う。配向膜３Ｆ，３Ｒは、液晶層４に電極２Ｆ及び電極２Ｒから電圧が印加されていないとき（電圧無印加時）の液晶分子を、表側基板１Ｆ，裏側基板１Ｒの主面（液晶層４側に向く面）と略垂直に配向させる。

液晶層４は、表側基板１Ｆと裏側基板１Ｒと、両基板を接合するシール材（図示せず）とによって形成される空間に封入されている。液晶層４は、誘電率異方性Δεが負（Δε＜０）の液晶材から構成されている。また、液晶層４は、その層厚（セルギャップ）が図示しないスペーサにより一定に保たれている。液晶層４にしきい電圧以上の電圧が印加されると、略垂直に配向された液晶分子が倒れ込むように挙動する。そして、オン電圧が印加されたときは、液晶分子は両基板（表側基板１Ｆ、裏側基板１Ｒ）の主面と実質的に平行となる。

偏光板２０，３０は、一方の面側から入射した光を、吸収軸に直交する透過軸に沿った直線偏光として他方の面側から出射する。図１に示すように、偏光板２０は液晶セル１０の表側に位置し、偏光板３０は液晶セル１０の裏側に位置する。偏光板２０と偏光板３０とは、基板法線方向から見て、それぞれの吸収軸が互いに直交するように配置されている（直交ニコル配置）。偏光板２０，３０としては、例えば、染料系の偏光フィルムであるＳＨＣ−１３Ｕ（株式会社ポラテクノ社製）を用いることができる。
偏光板３０の裏側には、バックライト（図示せず）が備えられている。液晶表示素子１００は、バックライトからの光により透過表示を行う。また、電極２Ｆ及び電極２Ｒには、制御装置（図示せず）が接続されている。この制御装置は、パッシブ駆動方式により、電極２Ｆ，２Ｒに、適宜オン電圧／オフ電圧を印加して、画素を透過／不透過状態に切り替えることにより、液晶表示素子１００に画素単体あるいは画素の集合によって表される所定の画像を表示させる。

液晶表示素子１００では、液晶分子が倒れ始めるしきい電圧よりも低い値にオフ電圧が設定されている。そのため、液晶層４にオフ電圧を印加しても液晶分子は実質的に垂直に配向したままである。この場合、バックライトから出射され、偏光板３０を通過した光は、液晶層４によって偏光方向がほとんど変化しない。そのため、液晶セル１０を裏側から透過した光のほとんどは、偏光板３０と直交ニコルの関係で配置された偏光板２０を透過できない。従って、オフ電圧が印加された領域の表示は黒く視認される（ノーマリブラックモード）。一方、液晶層４にオン電圧を印加すると、オン電圧が印加された領域の液晶分子は、液晶セル１０の基板主面と実質的に平行となるように挙動する。これにより、液晶層４を透過する光に複屈折が起き、光の偏光方向が変化し、液晶セル１０を裏側から透過した光は偏光板２０を透過する。従って、オン電圧が印加された領域が透過表示状態となる。

（スリットについて）
ここからは、電極２Ｆ，２Ｒに形成されたスリットについて詳細に説明する。
図３は、図２に示す画素のＡ部に対応する領域の電極２Ｆ，２Ｒの正面図である。図４（ａ）は、図３に示す電極のうち表側に位置する電極２Ｆを表した図であり、図４（ｂ）は、図３に示す電極のうち裏側に位置する電極２Ｒを表した図である。これらの図において、電極２Ｆを実線で、電極２Ｒを点線で表した。

図３及び図４（ａ）に示すように、表側基板１Ｆに設けられた電極２Ｆは、基板法線方向から見て所定の軸線に沿って延びるスリット７を有する。また、図３及び図４（ｂ）に示すように、裏側基板１Ｒに設けられた電極２Ｒは、基板法線方向から見て所定の軸線に沿って延びるスリット８を有する。スリット７は電極２Ｆを基板法線方向に貫通する孔であり、スリット８は電極２Ｒを基板法線方向に貫通する孔であり、各々は、基板法線方向から見て、略長方形状に形成されている。

この実施形態では、図３に示すように、所定の１の軸線上に、スリット７とスリット８との一方は１つあり、他方は２つある。そして、基板法線方向から見て、電極２Ｆと電極２Ｒとが重なる領域に形成される所定の画素５の領域において、スリット７とスリット８とは、所定の１の軸線に沿って交互に位置して一列に並んでいる。また、所定の画素５の領域において、所定の１の軸線に沿って一列に並んだスリット７とスリット８のうち、前記軸線に沿う方向の最も一端側に位置するスリット及び最も他端側に位置するスリットは、各々のスリットが形成されている電極の端部にまで至っている。以下、より具体的に説明する。

図３を参照して、軸線Ｓ１に着目すると、軸線Ｓ１上に、スリット７が２つあり、スリット８が１つある。スリット７とスリット８とは、軸線Ｓ１に沿って交互に位置して一列に並んでおり、軸線Ｓ１に沿う方向の最も一端側（例えば、図中上端側）に位置するスリット７は、図４（ａ）に示すように、表側の電極２Ｆの端部（図中上端部）まで至っており、軸線Ｓ１に沿う方向の最も他端側（例えば、図中下端側）に位置するスリット７は、図４（ａ）に示すように、表側の電極２Ｆの端部（図中下端部）まで至っている。これにより、図４（ａ）に示すように、表側の電極２Ｆの軸線Ｓ１に沿う一端部と他端部とには、切り欠き状のスリット７が形成されることになる。また、図４（ｂ）に示すように、裏側の電極２Ｒの軸線Ｓ１方向の幅の中央部に、開口したスリット８が形成されることになる。

図３を参照して、軸線Ｓ２に着目すると、軸線Ｓ２上に、スリット８が２つあり、スリット７が１つある。スリット７とスリット８とは、軸線Ｓ２に沿って交互に位置して一列に並んでおり、軸線Ｓ２に沿う方向の最も一端側（例えば、図中上端側）に位置するスリット８は、図４（ｂ）に示すように、裏側の電極２Ｒの端部（図中上端部）まで至っており、軸線Ｓ２に沿う方向の最も他端側（例えば、図中下端側）に位置するスリット８は、図４（ｂ）に示すように、裏側の電極２Ｒの端部（図中下端部）まで至っている。これにより、図４（ｂ）に示すように、裏側の電極２Ｒの軸線Ｓ２に沿う一端部と他端部とには、切り欠き状のスリット８が形成されることになる。また、図４（ａ）に示すように、表側の電極２Ｆの軸線Ｓ２方向の幅の中央部に、開口したスリット７が形成されることになる。
同様にして、図３に示すように、図中上側から順に、軸線Ｓ３上にはスリット７、スリット８、スリット７が形成され、軸線Ｓ４上にはスリット８、スリット７、スリット８が形成され、軸線Ｓ５上にはスリット７、スリット８、スリット７が形成されている。

また、基板法線方向から見て、所定の１の軸線に沿って隣り合うスリット７とスリット８とは、間隔を空けずに配置されている。例えば、図３を参照して、軸線Ｓ１に着目すると、軸線Ｓ１上で、図中上側に位置するスリット７の下端は、スリット８の上端と、基板法線方向から見て接触するようになっている。また、軸線Ｓ１上で、図中下側に位置するスリット７の上端は、スリット８の下端と、基板法線方向から見て接触するようになっている。

また、所定の１の軸線に沿って交互に位置して一列に並んだスリット７とスリット８とは、基板法線方向から見て、あたかも１本のスリットのようになる。これをスリット群９とすれば、図３に示すように、隣り合うスリット群９同士は、各々が沿う軸線の方向とは直交する方向に所定間隔を空けて配置されている。例えば、軸線Ｓ１に沿うスリット群９は、軸線Ｓ２に沿うスリット群９と、軸線Ｓ１及び軸線Ｓ２と直交する方向に所定間隔を空けて配置されている。また、この実施形態では、所定の１の軸線に沿う方向の最も一端側と最も他端側に位置するスリットの長さが同じになるように形成されている。例えば、軸線Ｓ１に沿う２つのスリット７は、軸線Ｓ１方向の長さが同じであり、軸線Ｓ２に沿う２つのスリット８も、軸線Ｓ１に沿うスリット７と同じ長さに形成されている。

ここからは、以上のようにスリットが形成された電極を有する液晶表示素子１００の効果を従来例と比較して説明する。従来例に係る液晶表示素子の電極の形状を図８に示す。なお、理解を容易にするため、図８に示す従来例に係る液晶表示素子の各部で、本実施形態に係る液晶表示素子１００と対応する部分には、液晶表示素子１００と同様の符号を付した。

図５は、液晶表示素子１００の図３に示すＢ−Ｂ線概略断面図であり、電極２Ｆと電極２Ｒ間に発生する電界Ｅや液晶層４の液晶分子４Ａを模式的に表した図である。ここでは、理解を容易にするため、適宜の部材を省略して表している（後述する図６（ａ）及び（ｂ）も同様）。
スリット７，８を形成したことで、図５に示すような斜めの電界Ｅが発生する。これにより、領域Ｄ１においては、電圧を印加すると、略垂直に配向していた液晶分子４Ａが、図中で反時計周りに倒れる（液晶分子４Ａの長軸が斜めの電界Ｅと直交するように挙動する）。すると、領域Ｄ１においては、最良視認方向は、図中で右斜め上方向からとなり、視認性が悪い方向は、その逆の図中で左斜め上方向からとなる。領域Ｄ２においては、電圧を印加すると、略垂直に配向していた液晶分子４Ａが、図中で時計周りに倒れる。すると、領域Ｄ２においては、最良視認方向は、図中で左斜め上方向からとなり、視認性が悪い方向は、その逆の図中で右斜め上方向からとなる。このように、領域Ｄ１の視認性が悪い方向と領域Ｄ２の最良視認方向とが一致し、領域Ｄ２の視認性が悪い方向と領域Ｄ１の最良視認方向とが一致するため、領域Ｄ１と領域Ｄ２とで相互に視角依存性を補完することになる。図３を参照して前述したが、スリット群９は、スリット群９の延びる方向と直交する方向に、所定間隔を空けて連続して配置されているため、領域Ｄ１と領域Ｄ２の関係と同様な関係を持つ、隣り合う領域が連続して現れる。この構成により、いわゆるマルチドメイン構造となり、結果的に、画素領域全体として視角依存性が低減することになる。この点は、図８に示す従来例についても同様である。

次に、画素の端部に着目すべく、図６（ａ）及び図６（ｂ）を参照して説明する。図６（ａ）は、本実施形態に係る液晶表示素子１００を図３に示す軸線Ｓ１に沿って切った概略断面図である。図６（ｂ）は、従来例に係る液晶表示素子を図８に示す軸線Ｓ１に沿って切った概略断面図である。
まず、図６（ｂ）を参照すると、従来例における電極２Ｆ，２Ｒの図中、左右端部（図８における軸線Ｓ１に沿う上側端部及び下側端部に対応）では、電界Ｅが斜めにならない。つまり、従来例の構成では、画素端部における液晶分子４Ａの倒れる方向を、斜め電界で制御できない。このため、画素端部における液晶分子４Ａは、電圧印加時に、図６（ｂ）における時計周り方向、反時計周り方向のいずれにも秩序なく倒れてしまう。このように液晶分子４Ａが挙動すると、図９に示すような配向ムラＬが発生し、画素５Ａの端部がギザギザに視認されてしまう。
一方、本実施形態に係る液晶表示素子１００では、図６（ａ）に示すように、図中、左右端部（図３における軸線Ｓ１に沿う上側端部及び下側端部に対応）では、斜めの電界Ｅが発生する。これにより、画素の端部における液晶分子４Ａは、電圧印加時に、斜めの電界Ｅとその長軸が直交するように挙動し、倒れる方向が制御される。例えば、図６（ａ）の左側端部の液晶分子４Ａに着目すると、電圧印加時に、略垂直に配向していた液晶分子４Ａが、略一様に、図中で反時計周りに倒れることになる。ここでは、軸線Ｓ１に沿う電極端部での液晶分子４Ａの挙動を説明したが、他の軸線Ｓ２、Ｓ３等に沿う電極端部についても同様である。このため、本実施形態に係るスリット７，８を有した電極２Ｆ，２Ｒの構造によれば、画素の端部に生じる配向ムラを良好に低減することができる。
つまり、本実施形態に係る液晶表示素子１００によれば、視角依存性を低減しつつも、画素の端部における配向ムラを低減することができ、表示の見栄えが良好である。

ここからは、スリット７，８の好適な形成態様について、図１０、図１１（ａ）〜（ｃ）を参照して説明する。以下では、所定の軸線に沿って一列に並んだスリット７とスリット８のうち、当該軸線に沿う方向の両端に位置するスリットを「端部スリット」と呼ぶ。

図１０を参照すると、図中最も右側のスリット群９（図３における軸線Ｓ５上のスリット群９に対応）では、図中上側から順に、端部スリット７Ａ、スリット８、端部スリット７Ｂが位置する。端部スリット７Ａは軸線に沿う方向の最も一端側に位置し、端部スリット７Ｂは軸線に沿う方向の最も他端側に位置している。端部スリット７Ａ,７Ｂは、表側の電極２Ｆに形成されている。
また、その隣のスリット群９（図３における軸線Ｓ４上のスリット群９に対応）では、図中上側から順に、端部スリット８Ａ、スリット７、端部スリット８Ｂが位置する。端部スリット８Ａは軸線に沿う方向の最も一端側に位置し、端部スリット８Ｂは軸線に沿う方向の最も他端側に位置している。端部スリット８Ａ，８Ｂは、裏側の電極２Ｒに形成されている。なお、これらの他のスリット群９についても同様である。

以上のように端部スリットを定義した場合、端部スリットが形成されている電極端からの、電極端と直交する方向における端部スリットの幅Ｗ（以下、単に「端部スリットの幅Ｗ」と言う）は、１０μｍ以上５０μｍ以下（１０μｍ≦Ｗ≦５０μｍ）であることが好適である。
つまり、端部スリット７Ａは、電極２Ｆの端からの、電極２Ｆの端と直交する方向における幅Ｗが１０μｍ以上５０μｍ以下という条件を満たすことが好ましい。
同様に、端部スリット７Ｂは、電極２Ｒの端からの、電極２Ｒの端と直交する方向における幅Ｗが１０μｍ以上５０μｍ以下という条件を満たすことが好ましい。
以下、本願発明者がどのようにして、この条件を見出したかを説明する。

図１１（ａ）〜（ｃ）に、電極に形成されるスリットの条件を変えた３種類の液晶表示素子のオン電圧印加時の写真を示す。これらは、所定の画素（セグメント）の拡大写真である。図１１（ａ）は、図８に示す従来例に係る電極（端部スリットが無い電極）を有する液晶表示素子を示す。図１１（ｂ）は、端部スリットの幅Ｗを５０μｍに設定した液晶表示素子１００を示す。図１１（ｃ）は、端部スリットの幅Ｗを２０μｍに設定した液晶表示素子１００を示す。

なお、図１１（ａ）〜（ｃ）に示す液晶表示素子では、図８や図１０の左右方向において隣り合うスリットの間隔を４０μｍとし、各スリットの幅（上記の「端部スリットの幅Ｗ」ではなく、各スリットの図８や図１０の左右方向における幅）を１５μｍとし、液晶層４のリタデーション（Δｎｄ）を３５０ｎｍとし、液晶セル１０と偏光板２０，３０との間に視角補償板を挿入した。
また、図１１（ｂ）及び（ｃ）に示す例では、電極２Ｆに形成される端部スリット７Ａ,７Ｂと、電極２Ｒに形成される端部スリット８Ａ，８Ｂと、を全て一定の幅Ｗで形成している。

図１１（ａ）〜（ｃ）において、画素内部に視認される、上下に延びる筋状のものが電極に形成されたスリットである。そして、画素端（電極端）に視認される、上下に延びる略長方形状（略楕円形状）のものが配向ムラ（配向欠陥）Ｌである。
まず、図１１（ａ）を参照すると、従来例では、画素端に生じる配向ムラＬが顕著に生じていることがわかる。このように配向ムラＬが生じると、画素端がギザギザに視認され、表示の見栄えが悪化する要因となる。
次に、図１１（ｂ）を参照すると、電極に端部スリットを形成し、その幅Ｗを５０μｍに設定した場合、従来例に比べて、画素端に生じる配向ムラＬの一つ一つが小さくなっていることがわかる。これにより、画素端がギザギザに視認されることを抑制することができる。
さらに、図１１（ｃ）を参照すると、電極に端部スリットを形成し、その幅Ｗを２０μｍに設定した場合、さらに、画素端に生じる配向ムラＬの一つ一つが小さくなり、且つ、画素端に沿って均等に散るように生じていることがわかる。これにより、画素端がギザギザに視認されることを、より良好に抑制できる。

以上の考察から、端部スリットの幅Ｗは、小さければ小さいほうが表示の見栄えの観点から良いことがわかる。しかしながら、端部スリットの幅Ｗを小さくしすぎると、ＩＴＯのパターニングが困難であると共に、電極が分断される可能性が高まってしまう。
例えば、図１０の最も右側に位置するスリット群９に着目すれば、電極２Ｆの端部スリット７Ａ，７Ｂの幅Ｗを小さく形成すればするほど、これらの間に形成される電極２Ｒのスリット８が大きくなって、電極２Ｒの端に近付くようになり、このスリット８により電極２Ｒが分断される可能性が高まることがわかるであろう。
そこで、本願発明者は、端部スリットの幅Ｗの下限を、電極のパターニングが実現可能な範囲と、電極が容易に分断せずに済む範囲とを考慮して、１０μｍとした。

一方、端部スリットの幅Ｗを大きくすればするほど、図１１（ｂ）及び（ｃ）の観察結果から、配向ムラＬの低減効果が薄れることが想定される。
これは、画素の形状に依存して、画素端の辺とスリットが延びる方向とがなす角が、より鋭角になった場合に、隣り合うスリットの一端同士の間隔が増えるため、実質的に隣り合うスリットの間隔が広がって、スリットによる液晶の配向制御効果が薄れてしまうためと考えられる。例えば、図１１（ｂ）を参照すると、画素の上下辺では配向ムラＬがあまり生じていないが、スリットの延びる方向とのなす角が、より鋭角になる画素の左右辺では、画素の上下辺に比べて配向ムラＬが生じ易くなっていることからも推察できる。
そこで、本願発明者は、端部スリットの幅Ｗの上限を、視認によっても配向ムラＬの低減効果を確認できる範囲を考慮して、５０μｍとした。

なお、以上では、表側の電極２Ｆに形成する端部スリット７Ａ，７Ｂと、裏側の電極２Ｒに形成する端部スリット８Ａ，８Ｂと、を全て同じ幅とした例を示したが、一部の幅を異ならせることも可能である。ただし、図１０に示すように、これらの端部スリットの幅を全て同じ幅としたほうが、画素端に沿った形で、配向ムラＬを低減する端部スリットを均等に形成することができるため、画素端がギザギザに視認されることを、より良好に抑制できると考えられる。

なお、本発明は上記の実施形態及び図面によって限定されるものではない。上記の実施形態及び図面に変更（構成要素の削除も含む）を加えることができるのはもちろんである。

以上の実施形態では、図３に示すように、所定の１の軸線上に、スリット７とスリット８との一方は１つあり、他方は２つある例を示したが、所定の１の軸線上にスリット７とスリット８の各々が複数あってもよい。
また、図７（ａ）に示すように、所定の１の軸線上に、スリット７とスリット８とが、１つずつあってもよい。このような場合であっても、スリット７とスリット８とは、所定の１の軸線に沿って交互に位置して一列に並んでいる、と言える。なお、図７（ａ）の軸線Ｓ１上に位置するスリット７や、軸線Ｓ２上に位置するスリット８も、上記と同様に端部スリットとして考えることができ、この場合も、端部スリットが形成されている電極端からの、電極端と直交する方向における端部スリットの幅は、１０μｍ以上５０μｍ以下であることが好適である。

また、以上の実施形態では、図３に示したように、基板法線方向から見て、所定の１の軸線に沿って、隣り合うスリット７とスリット８とが接触するようにして配向されている例を示したが、これに限られない。図７（ｂ）に示すように、基板法線方向から見て、所定の１の軸線に沿って隣り合うスリット７とスリット８とが一部重なるようにしてもよい。このような態様も、基板法線方向から見て、所定の１の軸線に沿って隣り合うスリット７とスリット８とが、間隔を空けずに配置されている、と言える。
また、視角依存性を低減しつつも、画素の端部における配向ムラを低減するという効果が損なわれない限りにおいては、基板法線方向から見て、所定の１の軸線に沿って隣り合うスリット７とスリット８とは、若干の間隔を空けていてもよい。ただし、間隔を空けすぎると、斜め電界によって、良好に液晶分子４Ａの倒れる方向を制御することができなく箇所が生じてしまうため、所定の１の軸線に沿って隣り合うスリット７とスリット８との間隔は小さければ小さいほど良い。

以上の説明では、本発明の理解を容易にするために、重要でない公知の技術的事項の説明を適宜省略した。

１００…液晶表示素子
１０…液晶セル
１Ｆ…表側基板
１Ｒ…裏側基板
２Ｆ，２Ｒ…電極
３Ｆ，３Ｒ…配向膜
４ …液晶層
４Ａ…液晶分子
５，５Ａ…画素
６…背景領域
７，８…スリット
７Ａ，７Ｂ，８Ａ，８Ｂ…端部スリット
９…スリット群
２０，３０…偏光板
Ｅ…電界
Ｌ…配向ムラ

Claims (4)

1. 液晶層と、前記液晶層を挟んで互いに対向する一対の基板と、前記一対の基板の一方に設けられる第１の電極と、前記一対の基板の他方に設けられる第２の電極と、を備える垂直配向型の液晶表示素子であって、
   前記第１の電極は、前記一対の基板の法線方向から見て所定の軸線に沿って延びる第１のスリットを有し、
   前記第２の電極は、前記法線方向から見て前記軸線に沿って延びる第２のスリットを有し、
   前記第１のスリット及び前記第２のスリットの各々は、１つ以上あり、
   前記法線方向から見て、前記第１の電極と前記第２の電極とが重なる領域に形成される所定の画素領域において、前記軸線に沿って前記第１のスリットと前記第２のスリットとが交互に位置して一列に並んでおり、
   前記画素領域において、前記軸線に沿って一列に並んだ前記第１のスリットと前記第２のスリットのうち、前記軸線に沿う方向の最も一端側に位置するスリット及び最も他端側に位置するスリットは、各々のスリットが形成されている電極の端部にまで至っており、
   前記画素領域において、前記軸線に沿って一列に並んだ前記第１のスリットと前記第２のスリットのうち、前記軸線に沿う方向の最も一端側に位置するスリットを端部スリットとした場合、
   前記法線方向から見て、前記端部スリットが形成されている電極端からの、前記電極端と直交する方向における前記端部スリットの幅は、１０μｍ以上５０μｍ以下である、
   ことを特徴とする液晶表示素子。
2. 前記法線方向から見て、前記軸線に沿って隣り合う前記第１のスリットと前記第２のスリットとは、間隔を空けずに配置されている、
   ことを特徴とする請求項１に記載の液晶表示素子。
3. 前記端部スリットは複数であり、
   前記法線方向から見て、前記端部スリットが形成されている電極端からの、前記電極端と直交する方向における前記端部スリットの幅は、全て一定である、
   ことを特徴とする請求項１に記載の液晶表示素子。
4. 前記法線方向から見て、前記第１のスリットと前記第２のスリットの各々は、前記軸線に沿う方向に延びる略長方形状である、
   ことを特徴とする請求項１及至３のいずれか１項に記載の液晶表示素子。