JP6450955B2

JP6450955B2 - Game machine

Info

Publication number: JP6450955B2
Application number: JP2017233635A
Authority: JP
Inventors: 純也杉山; 孝幸菊地; 暢西澤; 雄祐位田
Original assignee: 株式会社オリンピア
Priority date: 2017-12-05
Filing date: 2017-12-05
Publication date: 2019-01-16
Anticipated expiration: 2036-01-08
Also published as: JP2018027503A

Description

本発明は、主に、風俗営業等の規制及び業務の適正化等に関する法律第２条第１項に規定するぱちんこ屋の営業に供される回胴式遊技機、ぱちんこ遊技機等の遊技機に関する。 The present invention mainly relates to revolving game machines, pachinko game machines, and the like used for the business of pachinko shops specified in Article 2, Paragraph 1 of the Law Concerning Customs Business Regulations, etc. About.

特許文献１に、電源投入時に、電源断時にバックアップＲＡＭ領域に保存しておいたチェックサムに基づいてバックアップＲＡＭ領域に記憶されている最終記憶内容が正常であるか否かの確認を行い、正常である場合には最終記憶内容に基づいて制御状態を電源断前の状態に復旧させる制御を行う技術が記載されている。 Patent Document 1 confirms whether or not the final storage content stored in the backup RAM area is normal based on the checksum stored in the backup RAM area when the power is turned off. In such a case, a technique is described in which control is performed to restore the control state to the state before power-off based on the final stored contents.

特開２００２−９５８４０号公報JP 2002-95840 A

チェックサムが電源断の前後で同一でなくなり異常となるのは、純粋な故障の他、不正行為が介在する場合もあり得、不正な改造その他の変更を防止する観点から、チェックサム確認処理等のセキュリティ関連処理は、遊技機規則で定める試験関連の信号処理等と同様、本来、主基板すなわち主制御装置の制御領域（４．５ＫＢ等）とデータ領域（３．０ＫＢ等）を合わせた規定容量内の使用領域とは別の記憶領域である別領域に記述でき、このようにすれば、使用領域内に記述できる遊技制御処理に充てる容量を増やすことができて好ましいと考えられる。特に、これまで専ら周辺制御装置で決定していた押し順役等についての正解の押し順等を知らせるアシストタイムＡＴの作動を、主制御装置で決定するメインＡＴ化への移行に伴い、使用領域内のより一層の節約が求められる。 The checksum is not the same before and after the power is cut off and it becomes abnormal. In addition to a pure failure, there may be cases where fraudulent acts are involved. Checksum check processing, etc. from the viewpoint of preventing unauthorized modification and other changes The security-related processing is essentially a regulation that combines the control area (4.5KB, etc.) and the data area (3.0KB, etc.) of the main board, that is, the main control device, in the same way as the test-related signal processing, etc. stipulated in the gaming machine rules. It can be described in another area, which is a storage area different from the used area in the capacity, and it is considered preferable to increase the capacity for game control processing that can be described in the used area. In particular, with the shift to the main AT, which is determined by the main control device, the operation of the assist time AT that informs the correct push order of the push order that has been exclusively determined by the peripheral control device so far Further savings are required.

本発明の課題は、使用領域と別領域の役割分担の明確さ及び公正さを担保しながら、遊技の進行を制御する遊技制御処理以外の、セキュリティ関連や試験関連等の、本来の遊技制御を適正化等する目的のために設ける別処理モジュールを適切に記述でき、使用領域内の遊技制御処理に充てる容量を増やすことができる遊技機を提供することにある。 The object of the present invention is to perform original game control, such as security-related and test-related, other than the game control processing that controls the progress of the game while ensuring the clarity and fairness of the division of roles between the use area and the other area. It is an object of the present invention to provide a gaming machine that can appropriately describe another processing module provided for the purpose of optimization, etc., and can increase the capacity allocated to the game control processing in the use area.

図面の符号を括弧内に付記して例示する。
遊技の進行を制御する遊技制御処理を記述する所定の容量内の使用領域と、前記遊技制
御処理を記述せず、セキュリティに関する処理を行う別処理モジュール（例えば、Ｅ＿Ｓ
ＡＭＰ１）を記述する別領域とを区分したメモリー（ＲＯＭ，ＲＷＭ）をもつメインＣＰ
Ｕを備える遊技機を前提とする。 The reference numerals of the drawings are illustrated in parentheses for illustration.
A use area within a predetermined capacity that describes a game control process for controlling the progress of the game, and another processing module that does not describe the game control process and performs a process related to security (for example, E_S
Main CP with memory (ROM, RWM) separated from other area describing AMP1)
Assume a gaming machine with U.

ここで、別処理モジュールは、セキュリティに関する処理に代えて、または、加えて試験に関する処理を行ってもよい。 Here, the separate processing module may perform a process related to the test instead of or in addition to the security related process.

以上の遊技機において、
前記使用領域には、割込みを禁止した後、前記別領域に記述した前記別処理モジュール（Ｅ＿ＳＡＭＰ１）を呼び出して実行させる処理手続を記述していると共に、
前記別領域には、前記メインＣＰＵの内部レジスタにおける表レジスタ（ＡＦ，ＢＣ，ＤＥ，ＨＬの各レジスタ）と裏レジスタ（ＡＦ’，ＢＣ’，ＤＥ’，ＨＬ’の各レジスタ）とを交換した後に前記別処理モジュール（Ｅ＿ＳＡＭＰ１）を実行し、前記別処理モジュールの実行後に前記裏レジスタ（ＡＦ’，ＢＣ’，ＤＥ’，ＨＬ’の各レジスタ）と前記表レジスタ（ＡＦ，ＢＣ，ＤＥ，ＨＬの各レジスタ）とを交換する処理手続を記述しており、
前記別領域から前記使用領域に復帰した際には割込みを許可する仕様にしており、
前記使用領域では前記裏レジスタは未使用で、かつ、前記使用領域での割込み処理では
、前記表レジスタを前記使用領域のスタック領域に退避させて保護する仕様にしている。
なお、前記内部レジスタには、スタックポインタＳＰ及びプログラムカウンタＰＣは含まない。また、Ｒレジスタ（リフレッシュレジスタ）は、保護の必要がないことから除外している。さらに、別処理モジュールの実行前後で、Ｑレジスタ、Ｉレジスタ、ＩＸレジスタ，ＩＹレジスタは不変を前提にしている。 In the above gaming machines,
The use area describes a processing procedure for calling and executing the separate processing module (E_SAMP1) described in the separate area after prohibiting interruption.
In the separate area, the front register (AF, BC, DE, and HL registers) and the back register (AF ′, BC ′, DE ′, and HL ′ registers) in the internal registers of the main CPU are replaced. The separate processing module (E_SAMP1) is executed later, and the back register (AF ′, BC ′, DE ′, HL ′ registers) and the front register (AF, BC, DE, HL) are executed after the execution of the separate processing module. Of each register) and the processing procedure to exchange
When returning from the separate area to the use area, it is designed to allow interrupts.
The back register is not used in the used area, and in the interrupt processing in the used area, the front register is saved in the stack area of the used area for protection.
The internal register does not include the stack pointer SP and the program counter PC. The R register (refresh register) is excluded because it does not need to be protected. Furthermore, the Q register, I register, IX register, and IY register are assumed to be unchanged before and after the execution of another processing module.

これにより、別領域に記述した別処理モジュールの実行中は、割込みが禁止されるため、別領域から使用領域のデータを書き換えることはない。しかも、別処理モジュールを実行する前に、内部レジスタにおける表レジスタと裏レジスタとを交換して、別処理モジュール呼び出し前の表レジスタの内容（データ）を裏レジスタに退避して保護し、別処理モジュールの実行後に、裏レジスタと表レジスタとを交換して、裏レジスタに退避した内容を表レジスタに復帰させるため、別処理モジュールの実行により表レジスタの内容が一時的に破壊されても、別処理モジュールの実行前後で使用領域における表レジスタの同一性は保たれる。したがって、別処理モジュールの実行により、使用領域の遊技制御処理が影響されることはなく、使用領域と別領域の役割分担の明確さ及び公正さを担保できながら、遊技制御処理以外の別処理モジュールを別領域に適切に記述でき、使用領域内の遊技制御処理に充てる容量を適切に増やすことができる。しかも、使用領域では、割込みを禁止した後、別処理モジュールを呼び出す命令のみを記述すればよいことから、使用領域の容量を大きく節約できる。
また、前記使用領域では前記裏レジスタは未使用で、かつ、前記使用領域での割込み処
理では、前記表レジスタを前記使用領域のスタック領域に退避させて保護する仕様にして
いる。これにより、別領域において、裏レジスタを用いて表レジスタの内容を保護するこ
とができ、使用領域から別領域の別処理モジュールを呼び出す際のレジスタの保護を、使
用領域の容量を食うことなく、適切に行える。 As a result, interrupts are prohibited during execution of another processing module described in another area, so that data in the used area is not rewritten from another area. In addition, before executing the separate processing module, the front register and back register in the internal register are exchanged, and the contents (data) of the front register before calling the separate processing module are saved and protected in the back register. After executing the module, the back register and the front register are exchanged, and the contents saved in the back register are restored to the front register. Therefore, even if the contents of the front register are temporarily destroyed by executing another processing module, The identity of the table register in the used area is maintained before and after execution of the processing module. Therefore, the execution of the separate processing module does not affect the game control process in the used area, and the separate processing module other than the game control process can ensure the clarity and fairness of the division of roles between the used area and the separate area. Can be appropriately described in another area, and the capacity for game control processing in the use area can be increased appropriately. In addition, since it is sufficient to describe only an instruction for calling another processing module after prohibiting an interrupt in the use area, the capacity of the use area can be greatly saved.
Further, the back register is not used in the used area, and in the interrupt processing in the used area, the front register is saved in the stack area of the used area for protection. As a result, the contents of the front register can be protected by using the back register in another area, and the protection of the register when calling another processing module in the other area from the used area without consuming the capacity of the used area, Can be done properly.

以上のもので、前記別領域に、前記使用領域への復帰直前に割込みを許可する処理手続を記述している。
これにより、使用領域に割込みを許可する処理手続を記述する場合に比べて、使用領域の容量をより一層少なくすることができる。 The processing procedure for permitting an interrupt immediately before returning to the use area is described in the separate area.
Thereby, the capacity of the used area can be further reduced as compared with the case where a processing procedure for permitting an interrupt to the used area is described.

本発明遊技機の斜視図。The perspective view of this invention gaming machine. 遊技機の制御装置のブロック図。The block diagram of the control apparatus of a gaming machine. メインＣＰＵのメモリーマップ。Main CPU memory map. 使用領域と別領域のプログラム構成図。The program block diagram of a use area | region and another area | region.

図１に、本発明を適用する回胴式遊技機を示す。回胴式遊技機は、一般にパチスロと呼ばれ、遊技機規則、すなわち平成１６年（２００４年）１月３０日の国家公安委員会規則第１での改正を経た昭和６０年（１９８５年）２月１２日の国家公安委員会規則第４「遊技機の認定及び型式の検定等に関する規則」に適合するスロットマシンである。以下、用語及びその技術内容は現行の遊技機規則に準ずる。 FIG. 1 shows a swivel game machine to which the present invention is applied. The swivel type gaming machine is generally called a pachislot machine. In 1985, after revisions to the gaming machine rules, that is, the National Public Safety Commission Regulation No. 1 on January 30, 2004 (2004), 2 It is a slot machine that conforms to the National Public Safety Commission Regulation No. 4 “Rules for Game Machine Approval and Type Approval” on May 12. Hereinafter, terms and their technical contents are in accordance with the existing game machine rules.

遊技機筐体８Ｂは、リアキャビネット８Ｒ及びキャビネット枠８Ｗ、扉状の上下フロントキャビネット８Ｅ，８Ｆを備える。上フロントキャビネット８Ｅには、動画や所定の情報をフルカラーで映し出す演出表示装置７を構成する液晶表示装置７０、リールパネル８、上装飾ランプ８１，左装飾ランプ８２，右装飾ランプ８３，液晶表示装置７０の角に臨む４つのアクセント装飾ランプ８４，リールパネル８の上・左・右に臨むパネル装飾ランプ８５を備える。下フロントキャビネット８Ｆには、操作部８Ｓ、腰部パネル８Ｐ、左下装飾ランプ８６、右下装飾ランプ８７を備える。８１〜８７の総称として、装飾ランプ８８という。９１〜９４はＢＧＭや各種効果音等を出音するスピーカ、８Ｍはメダル払出口、８Ｇはメダル受皿、８Ｔは灰皿である。なお、左右は、遊技機に対面した遊技者目線における左右を意味する。以下、同様である。 The gaming machine housing 8B includes a rear cabinet 8R, a cabinet frame 8W, and door-shaped upper and lower front cabinets 8E and 8F. The upper front cabinet 8E has a liquid crystal display device 70, a reel panel 8, an upper decoration lamp 81, a left decoration lamp 82, a right decoration lamp 83, and a liquid crystal display device that constitute the effect display device 7 that projects moving images and predetermined information in full color. Four accent decoration lamps 84 facing the corners of 70 and panel decoration lamps 85 facing the top, left and right of the reel panel 8 are provided. The lower front cabinet 8F includes an operation unit 8S, a waist panel 8P, a lower left decorative lamp 86, and a lower right decorative lamp 87. A generic name of 81 to 87 is called a decorative lamp 88. Reference numerals 91 to 94 denote speakers for outputting BGM and various sound effects, 8M denotes a medal payout opening, 8G denotes a medal tray, and 8T denotes an ashtray. Note that left and right mean left and right in the player's line of sight facing the gaming machine. The same applies hereinafter.

リールパネル８の透明な表示窓８０の内部には、複数の可変表示要素となる左リール１Ｌ、中リール１Ｃ、右リール１Ｒを備え、それぞれのリール帯１０Ｌ，１０Ｃ，１０Ｒの外周に全部で２１コマ又は２０コマ配列した図柄のうち連続する３コマを窓越しに臨ませている。定常回転時を含む通常の正転時、各図柄は上から下にスクロールする。表示窓８０の窓越しに表示される複数列及び複数段の図柄表示位置、すなわち、左・中・右リール１Ｌ，１Ｃ，１Ｒの３列とそれぞれの上・中・下の３段との、列と段で特定される３×３＝９個の図柄表示位置において、例えば中段ライン（左中−中中−右中）のみを有効ラインとしている。なお、他のラインを含めて２本以上のラインを有効ラインとしてもよい。 The transparent display window 80 of the reel panel 8 includes a left reel 1L, a middle reel 1C, and a right reel 1R that serve as a plurality of variable display elements. A total of 21 reels 10L, 10C, and 10R are arranged on the outer periphery of the reel bands 10L, 10C, and 10R. Three consecutive frames out of symbols arranged in frames or 20 frames face through the window. Each symbol scrolls from top to bottom during normal forward rotation, including during steady rotation. A plurality of rows and a plurality of symbol display positions displayed through the window of the display window 80, that is, the three rows of the left, middle, and right reels 1L, 1C, and 1R and the upper, middle, and lower three rows respectively. At 3 × 3 = 9 symbol display positions specified by columns and stages, for example, only the middle line (left middle-middle middle-right middle) is the effective line. Note that two or more lines including other lines may be effective lines.

操作部８Ｓには、遊技媒体たる遊技メダルを投入するメダル投入口２、遊技者操作を演出に関与させるプッシュボタンＰＢとダイヤルＤＡをもつジョグダイヤルＪＤ、貯留装置の電磁的記録すなわちクレジットから一回の遊技に必要な規定数例えば３枚（３ＢＥＴ）の掛けメダルを引き落とすベットボタン３、クレジットに残る数のメダルをメダル受皿８Ｇに落す精算ボタン４、各リール１Ｌ，１Ｃ，１Ｒの可変表示（回転）を開始させるスタートスイッチとなるスタートレバー５、各リール１Ｌ，１Ｃ，１Ｒに対応して設け、対応するリールの可変表示（回転）を個別に停止させるストップスイッチとなる左ストップボタン６Ｌ、中ストップボタン６Ｃ、右ストップボタン６Ｒ、メダル投入口２下流のメダル詰り時に押すメダル返却ボタン２０、ドアキー穴８Ｋを備える。 The operation unit 8S includes a medal insertion slot 2 for inserting a game medal as a game medium, a jog dial JD having a push button PB and a dial DA for causing the player's operation to participate in the production, and an electromagnetic record of the storage device, that is, a credit from the credit card. A specified number necessary for the game, for example, a bet button 3 for dropping 3 (3 BET) medals, a settlement button 4 for dropping the remaining number of medals to the medal tray 8G, and variable display (rotation) of each reel 1L, 1C, 1R A start lever 5 serving as a start switch for starting the operation, a left stop button 6L serving as a stop switch provided for each of the reels 1L, 1C, and 1R and individually stopping variable display (rotation) of the corresponding reel, a middle stop button 6C, right stop button 6R, medal return button to be pressed when a medal is jammed downstream of the medal slot 2 0, and a door key hole 8K.

リールパネル８には、現時のクレジット数を表示させるクレジット表示器ＤＬ１、入賞による払出メダル枚数を表示させるペイアウト表示器ＤＬ２、充当掛けメダルが１枚、２枚、３枚になる毎に点灯させる１〜３枚ランプＥＬ１〜３、掛けメダルが受付可能なとき点灯させるベットランプＥＬｂ、スタートレバー５による始動操作が可能なとき点灯させるスタートランプＥＬｓ、再遊技に係る図柄の組合せが表示されたとき点灯させるリプレイランプＥＬｒを含む遊技基本ランプ類３０を備える。また、ストップボタン６Ｌ，６Ｃ，６Ｒを押す順番に正解した時に投入メダル数を超える高配当のメダルを払出す押し順小役についての正解の押し順や狙うべき図柄を報知させるアシストタイムＡＴの作動中に、液晶表示装置７０でのナビ報知と共に点灯させる左停止ランプ７１、中停止ランプ７２、右停止ランプ７３を含む演出表示装置７０を構成する遊技演出ランプ類７００を備える。 The reel panel 8 has a credit display DL1 for displaying the current number of credits, a payout display DL2 for displaying the number of payout medals by winning, and is turned on every time one, two, or three medals are applied. ~ 3 lamps EL1 ~ 3, bet lamp ELb to be turned on when a winning medal can be accepted, start lamp ELs to be turned on when a start operation by the start lever 5 is possible, and lighted when a combination of symbols relating to replay is displayed The game basic lamps 30 including the replay lamp ELr to be played are provided. In addition, when the correct answer is given in the order of pressing the stop buttons 6L, 6C, 6R, the assist time AT is activated to notify the correct answer push order and the symbol to be aimed at for the push order small part that pays out the high payout medal exceeding the number of inserted medals. Inside, there are provided game effect lamps 700 constituting an effect display device 70 including a left stop lamp 71, a middle stop lamp 72, and a right stop lamp 73 that are turned on together with navigation notification on the liquid crystal display device 70.

ベットランプＥＬｂの点灯時、掛けメダルが０の状態でメダル投入口２からメダル１枚を入れると１枚ランプＥＬ１が点灯し、さらに１枚入れると２枚ランプＥＬ２が点灯し、さらに１枚入れると３枚ランプＥＬ３が点灯し、規定数に達する。規定数の掛けメダルになると、スタートランプＥＬｓが点灯し、スタートレバー５による始動操作が可能になる。規定数に達した状態からスタートレバー５を操作しないでメダル投入口２にさらにメダルを入れると、クレジット表示器ＤＬ１のカウンタを進め、所定上限数である５０枚まで貯留可能となる。入賞により払出されたメダルも５０枚まではクレジットに加算され、５０枚を超えて払出されたメダルは、メダル払出口８Ｍからメダル受皿８Ｇに受止められる。 When the bet lamp ELb is lit, if one medal is inserted from the medal slot 2 with the hanging medal being 0, the one lamp EL1 is lit, and if one is inserted, the two lamp EL2 is lit, and one more is inserted. The three-lamp lamp EL3 is lit and reaches the specified number. When the specified number of multiplying medals is reached, the start lamp ELs is turned on, and the start operation by the start lever 5 becomes possible. If a medal is further inserted into the medal insertion slot 2 without operating the start lever 5 from the state where the prescribed number has been reached, the counter of the credit indicator DL1 is advanced and can be stored up to a predetermined upper limit of 50 sheets. Up to 50 medals paid out by winning are added to the credit, and medals paid out exceeding 50 are received by the medal tray 8G from the medal payout opening 8M.

図２に示すように、遊技機筐体８Ｂの内部に組込む制御装置ＣＮは、遊技の進行を管理し、内部抽せん、入賞によるメダルの払出し、再遊技の作動、役物の作動、アシストタイムＡＴの作動等の遊技者利益に関係する主遊技制御を実行させる所謂メイン側と呼ばれる遊技機規則でいう主基板に対応する主制御装置ＭＣと、この主制御装置ＭＣから一方向性通信仕様に従って送信する情報を受信して主制御装置ＭＣでの決定事項に基づいて演出制御を実行させる所謂サブ側と呼ばれる遊技機規則でいう周辺基板に対応する周辺制御装置ＳＣとを含む。一方向性通信仕様とは、主基板に関して遊技機規則で規定する「周辺基板が送信する信号を受信することができるものでないこと」を満たす通信仕様をいう。 As shown in FIG. 2, the control device CN incorporated in the inside of the gaming machine housing 8B manages the progress of the game, and performs internal lottery, payout of medals by winning a prize, re-game operation, operation of accessory, assist time AT The main controller MC corresponding to the main board in the so-called game machine rule called the main side that executes the main game control related to the player's interest such as the operation of the game, and transmitted from the main controller MC according to the one-way communication specification And a peripheral control device SC corresponding to the peripheral board referred to as a so-called game machine rule, which receives the information to be performed and executes the effect control based on the matters determined by the main control device MC. The one-way communication specification refers to a communication specification that satisfies “not capable of receiving a signal transmitted by a peripheral board” defined in the gaming machine rules for the main board.

主制御装置ＭＣは、読み出し専用のリードオンリーメモリＲＯＭ及び読み書き可能なリードライトメモリーＲＷＭを内蔵したＺ８０互換チップから成る８ビットのメインＣＰＵを備え、例えば１２ＭＨｚのシステムクロック動作環境下で使用している。メインＣＰＵは、基本的なＺ８０仕様に所定の遊技機用拡張仕様を適用している。 The main controller MC includes an 8-bit main CPU composed of a Z80 compatible chip incorporating a read-only read-only memory ROM and a readable / writable read / write memory RWM, and is used in a system clock operating environment of 12 MHz, for example. . The main CPU applies a predetermined extended specification for gaming machines to the basic Z80 specification.

メインＣＰＵの入力ポートＩ１には、各リール１Ｌ，１Ｃ，１Ｒのインデックスセンサ１１Ｌ，１１Ｃ，１１Ｒ（ＩＤｓ）、各ストップボタン６Ｌ，６Ｃ，６Ｒ、ベットボタン３、精算ボタン４、スタートレバー５、メダル投入口２の下流に設ける投入メダルセンサ２１、遊技機筐体８Ｂに内蔵するメダル払出装置ＨＰの出口に設ける払出メダルセンサ２３の各信号を入力している。出力ポートＯ１から、各ストップボタン６Ｌ，６Ｃ，６Ｒの内蔵ＬＥＤ６１，６２，６３を、モータドライバ回路Ｄｒ１を介して各リール１Ｌ，１Ｃ，１Ｒに駆動軸ＳＨを結合させる各ステッピングモータ１２Ｌ，１２Ｃ，１２Ｒ（ＳＭ）を、ＬＥＤドライバ回路Ｄｒ２を介して遊技基本ランプ類３０を、ソレノイドドライバ回路Ｄｒ３を介してリール始動後に追投入されるメダルをメダル受皿８Ｇに落すメダルブロッカー２２を、モータドライバ回路Ｄｒ４を介してメダル払出装置ＨＰのメダル払出モータ２４を各制御している。 The input port I1 of the main CPU includes index sensors 11L, 11C, and 11R (IDs) of the reels 1L, 1C, and 1R, stop buttons 6L, 6C, and 6R, a bet button 3, a settlement button 4, a start lever 5, and a medal. Signals of the insertion medal sensor 21 provided downstream of the insertion slot 2 and the payout medal sensor 23 provided at the exit of the medal payout device HP built in the gaming machine housing 8B are input. From the output port O1, the built-in LEDs 61, 62, 63 of the stop buttons 6L, 6C, 6R are connected to the reels 1L, 1C, 1R via the motor driver circuit Dr1 to the stepping motors 12L, 12C, 12R (SM), the game basic lamps 30 via the LED driver circuit Dr2, the medal blocker 22 for dropping the medals added after the reel start via the solenoid driver circuit Dr3 to the medal tray 8G, the motor driver circuit Dr4 The medal payout motor 24 of the medal payout device HP is controlled through the control.

各インデックスセンサＩＤｓは、各リールの内側に取付ける半円帯状のインデックスＩＤ（１Ｌｉ，１Ｃｉ，１Ｒｉ）のオンエッジとオフエッジとを半周毎に検出し、最先のオンエッジ又はオフエッジの検出が全リールについてされた後、ストップボタン６Ｌ，６Ｃ，６Ｒの受付を可能にする。各ステッピングモータＳＭは、鉄芯外周に多数のロータ小歯をもつ永久磁石内蔵式のロータＲｍと、磁極内周に複数のステータ小歯をもつ複数組の磁極にＡ相、Ｂ相、Ｃ相（Ａバー相（Ａの反転相））、Ｄ相（Ｂバー相（Ｂの反転相））の巻線を巻回したステータＳｗとを有し、定常回転時、一の巻線をオンにする１相励磁と、一の巻線及び隣接する他の巻線をオンにする２相励磁とを、一割込み時間例えばｔ＝１．４９ｍｓ毎に交互に繰返す１−２相励磁により、励磁パルスの１ステップ更新により半ステップ角（２ステップ更新により１ステップ角）ずつ変位させ、５０４のステップ更新で一回転させる。また、励磁パルスのステップ更新方向を変更することにより正転と逆転とを可能にしている。 Each index sensor IDs detects an on-edge and an off-edge of a semicircular belt-shaped index ID (1Li, 1Ci, 1Ri) attached to the inside of each reel every half circle, and the first on-edge or off-edge is detected for all reels. After that, the stop buttons 6L, 6C, 6R can be accepted. Each stepping motor SM has a permanent magnet built-in type rotor Rm having a large number of rotor teeth on the outer periphery of the iron core, and a plurality of sets of magnetic poles having a plurality of stator teeth on the inner periphery of the magnetic pole. (A bar phase (inverted phase of A)) and D-phase (B bar phase (inverted phase of B)) windings, and a stator Sw. 1-phase excitation and 2-phase excitation for turning on one winding and other adjacent windings alternately by 1-2 phase excitation that repeats alternately every interrupt time, for example, t = 1.49 ms. The half step angle (one step angle by two-step update) is displaced by one step update, and one rotation is performed by step update 504. Further, forward rotation and reverse rotation are made possible by changing the step update direction of the excitation pulse.

メインＣＰＵのＲＯＭ上には、スタートレバー５の操作を契機に、ハード又はソフトウェア上で高速更新する例えば２バイトカウンタから抽出する乱数値が、その取り得る０〜６５５３５の範囲内において役に対応づけて区分した何れの当せんエリアに属するかに応じて、入賞、再遊技の作動、役物の作動に係る何れかの当せん役又は不当せんを決定する内部抽せん手段Ｋ、スタートレバー５の操作後で且つ前遊技の開始から４．１秒経過後に全リールを正転側に加速処理して定常回転速度に到達させる回胴回転装置制御手段Ｖ１と各リールを対応するストップボタンの操作により個別に停止させて有効ラインに当せん役に対応した図柄の組合せの表示を許容させる回転停止装置制御手段Ｖ２とを含むリール制御手段Ｖ、遊技結果が入賞なら所定配当数のメダルを払出すメダル払出手段Ｍ、遊技結果が再遊技の作動なら次ゲームの掛けメダルを同一規定数で自動投入するメダル自動投入手段Ｎ、遊技結果が役物作動中等への移行を伴うのなら遊技状態を移行させる遊技状態移行手段Ｊ、所定のフリーズ抽せんにより当せん役別に定めた所定確率により各リールを逆回転等させる所定の回胴演出の当否を決定するフリーズ抽せん手段Ｗ、その当せんに係る回胴演出を実行させる回胴演出実行手段Ｇを設けている。 On the ROM of the main CPU, a random number value extracted from, for example, a 2-byte counter that is updated at high speed on hardware or software when the start lever 5 is operated is associated with a role within a range of 0 to 65535 that can be taken. Depending on which winning area is divided, the internal lottery means K for determining any winning combination or unfairness related to the winning, re-playing operation, the operation of the winning combination, after the operation of the start lever 5 Further, after 4.1 seconds from the start of the previous game, all reels are accelerated to the normal rotation side to reach the steady rotation speed, and each reel is individually stopped by operating the corresponding stop button. Reel control means V including a rotation stop device control means V2 that allows display of a combination of symbols corresponding to the winning combination on the active line, and if the game result is a win Transition to a medal payout means M for paying out a fixed number of medals, an automatic medal insertion means N for automatically inserting the medals for the next game in the same prescribed number if the game result is a re-game operation, a game result is in action, etc. , A game state transition means J for shifting the gaming state, a freeze lottery means W for determining whether or not a predetermined spinning effect is made to reversely rotate each reel with a predetermined probability determined for each winning combination by a predetermined freeze lottery, There is provided a turning effect execution means G for executing the turning effect related to the winning.

また、メインＣＰＵのＲＯＭ上には、アシストタイムＡＴの作動を内部当せん役等と関連付けた所定作動条件下で決定するＡＴ作動決定手段Ｈ１、アシストタイムＡＴの作動を延長させることとなる継続ゲーム数等の上乗せを内部当せん役等と関連付けた所定上乗せ条件下で決定するＡＴ上乗せ決定手段Ｈ２、アシストタイムＡＴの作動決定から作動終了までを管理するＡＴ継続管理手段Ｈ３、押し順小役についての正解押し順等のＡＴ指示情報を主制御装置ＭＣで管理するペイアウト表示器ＤＬ２の表示機能を借りて構築するメインモニタＭＡに出力させると共に周辺制御装置ＳＣで管理する液晶表示装置７０等に出力させるＡＴ指示情報出力手段Ｈ４を設けている。 Further, on the ROM of the main CPU, AT operation determining means H1 for determining the operation of the assist time AT under a predetermined operation condition associated with the internal winning combination, etc., the number of continuous games that will extend the operation of the assist time AT AT addition determining means H2 for determining the addition of the like, etc., under the predetermined additional condition associated with the internal winning combination, AT continuing management means H3 for managing the operation of the assist time AT from the end of the operation to the end of the operation, correct answer for the push order small combination The AT instruction information such as the pressing order is output to the main monitor MA constructed by borrowing the display function of the payout display DL2 managed by the main control device MC, and is also output to the liquid crystal display device 70 managed by the peripheral control device SC. Instruction information output means H4 is provided.

周辺制御装置ＳＣは、外付けする読み出し専用のリードオンリーメモリＲＯＭと、内蔵及び外付けする読み書き可能なリードライトメモリーＲＷＭをもつ３２ビットＲＩＳＣ（ＲｅｄｕｃｅｄＩｎｓｔｒｕｃｔｉｏｎＳｅｔＣｏｍｐｕｔｅｒ）チップマイコンから成るサブＣＰＵを備え、例えば約２００ＭＨｚのシステムクロック動作環境下で使用している。サブＣＰＵは、リアルタイムオペレーティングシステムＲＴＯＳ（Ｒｅａｌ−ＴｉｍｅＯｐｅｒａｔｉｎｇＳｙｓｔｅｍ）の管理下、演出表示や音声に関するタスクに割当てるＣＰＵ時間、優先順位を制御することにより、適切且つ効率的なタスクの並行処理を可能にしている。 The peripheral control device SC includes a sub CPU composed of a read-only read-only memory ROM attached externally and a 32-bit RISC (Reduced Instruction Set Computer) chip microcomputer having a built-in and external read / write memory RWM. For example, it is used under a system clock operating environment of about 200 MHz. Under the control of the real-time operating system RTOS (Real-Time Operating System), the sub CPU enables appropriate and efficient parallel processing of tasks by controlling the CPU time and priority assigned to tasks related to presentation display and audio. ing.

サブＣＰＵの入力ポートＩ２には、主制御装置ＭＣからの送信情報、ジョグダイヤルＪＤの信号を入力している。主制御装置ＭＣからの送信情報すなわち周辺制御装置ＮＣの受信情報には、メイン側初期化完了情報、ベットボタン３の操作情報を含むメダル投入情報、スタートレバー５の操作情報を含むリール始動情報、内部抽せんによる当せんフラグ情報、ストップボタン６Ｌ，６Ｃ，６Ｒの操作情報、遊技結果情報、遊技状態情報、フリーズ及び回胴演出情報、ＡＴ作動情報、ＡＴ指示情報、ＡＴ上乗せ情報、ＡＴ終了情報、エラー情報等、主制御装置ＭＣで検出し又は決定若しくは実行する各種情報が含まれる。 Transmission information from the main controller MC and a signal of the jog dial JD are input to the input port I2 of the sub CPU. The transmission information from the main control device MC, that is, the reception information of the peripheral control device NC includes main-side initialization completion information, medal insertion information including operation information of the bet button 3, reel start information including operation information of the start lever 5, Winning flag information by internal lottery, operation information of stop buttons 6L, 6C, 6R, game result information, game state information, freeze and rotation effect information, AT operation information, AT instruction information, AT addition information, AT end information, error Various information such as information that is detected or determined or executed by the main controller MC is included.

サブＣＰＵは、Ｉ２Ｃのマイクロコントローラとしても機能し、ＣＰＵ内蔵Ｉ２ＣのシリアルクロックラインＳＣＬとシリアルデータラインＳＤＡに、リアルタイムクロックＲＴＣのシリアルクロックラインＳＣＬとシリアルデータラインＳＤＡを接続している。シリアルクロックラインＳＣＬとシリアルデータラインＳＤＡとは、それぞれ、抵抗ｒｐを介してサブＣＰＵの主動作電位ｖｄｄ＝３．３Ｖにプルアップしている。 The sub CPU also functions as an I2C microcontroller, and connects the serial clock line SCL and serial data line SDA of the real-time clock RTC to the serial clock line SCL and serial data line SDA of the CPU built-in I2C. The serial clock line SCL and the serial data line SDA are each pulled up to the main operating potential vdd = 3.3V of the sub CPU via the resistor rp.

リアルタイムクロックＲＴＣの時刻データは、遊技機メーカー等により、生産時に、日本標準或は国際標準の時計電波に基づく正確な現在時刻により、書き込み時の時刻例えば２０１５年１２月２５日金曜日１５時３０分４５秒等と書かれる。この後、リアルタイムクロックＲＴＣの内蔵水晶振動子による基準クロックに基づいて継続的に時刻更新がされる。一月３１日の大の月、一月３０日又は２８日の小の月、４年に一回の２月２９日のうるう年の補正も自動的にされる。リアルタイムクロックＲＴＣの時計機能は、遊技機の電源オンオフに拘らず、二次電池等のバックアップ電源ＢＴにより例えば１０年以上の長期間にわたり継続的に維持される。 The time data of the real-time clock RTC is written by a gaming machine manufacturer, etc. at the time of production based on the current time based on the Japanese standard or international standard clock radio wave, for example, Friday, December 25, 2015 at 15:30 It is written as 45 seconds. Thereafter, the time is continuously updated based on the reference clock by the built-in crystal resonator of the real-time clock RTC. The correction of the leap year on February 29, once every four years, is also automatically done, the major month of January 31, the minor month of January 30 or 28. The clock function of the real-time clock RTC is continuously maintained over a long period of time, for example, 10 years or longer by a backup power source BT such as a secondary battery, regardless of whether the gaming machine is powered on or off.

サブＣＰＵのＲＯＭ上には、主制御装置ＭＣからの受信情報に基づいて、液晶表示装置７０等にＡＴ指示情報出力手段Ｈ４から出力するＡＴ指示情報に従ったナビ例えば正解押し順が「左中右」ならストップボタン位置に対応させて「１２３」等を表示させるナビ手段Ｘ１、ナビ手段Ｘ１の表示に連動してスピーカ９１〜９４から操作すべきストップボタンが左か中か右かを音声で知らせる音声ナビ手段Ｘ２、遊技状態、回胴演出、ＡＴ期間等に応じて液晶表示装置７０に映し出す動画展開等を変更表示させる演出表示手段Ｙ１、これに連動してスピーカ９１〜９４から効果音やＢＧＭを出音させる効果音出力手段Ｙ２を設けている。 On the ROM of the sub CPU, the navigation in accordance with the AT instruction information output from the AT instruction information output means H4 to the liquid crystal display device 70 or the like based on the reception information from the main controller MC, for example, the correct push order is “middle left If “right”, the navigation means X1 displays “123” or the like corresponding to the position of the stop button, and the stop button to be operated from the speakers 91 to 94 in conjunction with the display of the navigation means X1 is voiced. The voice display means X2 for notifying, the effect display means Y1 for changing and displaying the video development projected on the liquid crystal display device 70 according to the gaming state, the spinning effect, the AT period, etc., and the sound effects from the speakers 91 to 94 in conjunction with this. Sound effect output means Y2 for outputting BGM is provided.

サブＣＰＵのＣＰＵ内蔵バスにはＩ２ＣコントローラＩ２Ｃｎを接続しており、このＩ２ＣコントローラＩ２ＣｎのシリアルクロックラインＳＣＬとシリアルデータラインＳＤＡを、表示窓８０に臨む９つの図柄をリール帯１０Ｌ，１０Ｃ，１０Ｒの背面から照明するリールバックランプＢＬ１〜９を制御するＬＤＥドライバＤｒ５のシリアルクロックラインＳＣＬとシリアルデータラインＳＤＡに接続し、装飾ランプ８８を制御するＬＥＤドライバＤｒ６のシリアルクロックラインＳＣＬとシリアルデータラインＳＤＡに接続し、遊技演出ランプ類７００を制御するＬＥＤドライバＤｒ７のシリアルクロックラインＳＣＬとシリアルデータラインＳＤＡに接続している。これらＬＥＤ関連のＩ２Ｃデバイスのタスクは、リアルタイムクロックＲＴＣよりも優先順位を高くしている。なお、シリアルクロックラインＳＣＬとシリアルデータラインＳＤＡとは、それぞれ、抵抗ｒｐを介してサブＣＰＵの主動作電位ｖｄｄ＝３．３Ｖにプルアップしている。液晶表示装置７０は、ＶＤＰ（ＶｉｄｅｏＤｉｓｐｌａｙＰｒｏｃｅｓｓｏｒ）、出力ポートＯ２、ＬＣＤドライバ回路Ｄｒ８を介して制御している。スピーカ９１〜９４からの音声は、音声ＩＣ、出力ポートＯ２、パワーアンプ回路Ｄｒ９を介して制御している。 The I2C controller I2Cn is connected to the CPU built-in bus of the sub CPU, and the nine clocks facing the display window 80 of the serial clock line SCL and serial data line SDA of the I2C controller I2Cn are displayed on the reel bands 10L, 10C, 10R. Connected to the serial clock line SCL and serial data line SDA of the LDE driver Dr5 that controls the reel back lamps BL1 to 9 that illuminate from the back, and to the serial clock line SCL and serial data line SDA of the LED driver Dr6 that controls the decoration lamp 88 Connected to the serial clock line SCL and the serial data line SDA of the LED driver Dr7 that controls and controls the game effect lamps 700. These LED-related I2C device tasks have a higher priority than the real-time clock RTC. The serial clock line SCL and the serial data line SDA are each pulled up to the main operating potential vdd = 3.3V of the sub CPU via the resistor rp. The liquid crystal display device 70 is controlled via a VDP (Video Display Processor), an output port O2, and an LCD driver circuit Dr8. Audio from the speakers 91 to 94 is controlled via the audio IC, the output port O2, and the power amplifier circuit Dr9.

図３に、主制御装置ＭＣのメインＣＰＵのＲＯＭ及びＲＷＭのメモリーマップを示す。内部抽せん手段Ｋ、リール制御手段Ｖ、メダル払出手段Ｍ、メダル自動投入手段Ｎ、遊技状態移行手段Ｊ、フリーズ抽せん手段Ｗ、回胴演出実行手段Ｇ、ＡＴ作動決定手段Ｈ１、ＡＴ上乗せ決定手段Ｈ２、ＡＴ継続管理手段Ｈ３、ＡＴ指示情報出力手段Ｈ４を各機能させ、遊技の進行を制御する遊技制御処理のプログラム命令コードは、使用領域における規定容量（制御領域４．５ＫＢ）内のアドレス００００Ｈ〜１１ＦＦＨに記述し、同遊技制御処理のプログラムデータは、使用領域における規定容量（データ領域３．０ＫＢ）内のアドレス１２００Ｈ〜１ＤＦ３Ｈに記述している。 FIG. 3 shows a memory map of the ROM and RWM of the main CPU of the main controller MC. Internal lottery means K, reel control means V, medal payout means M, medal automatic insertion means N, game state transition means J, freeze lottery means W, spinning drum effect execution means G, AT operation determination means H1, AT addition determination means H2 The program instruction code of the game control process for controlling the progress of the game by causing the AT continuation management means H3 and the AT instruction information output means H4 to function is the address 0000H in the specified capacity (control area 4.5 KB) in the used area. 11FFH, and the program data of the game control process is described in addresses 1200H to 1DF3H in the specified capacity (data area 3.0KB) in the used area.

未使用領域、コメント領域の後ろ、アドレス１Ｆ００Ｈ〜２ＦＢＦＨに、不正な改造その他の変更を防止する観点からのセキュリティ関連処理及び遊技機規則で定める試験関連信号処理等を担う、遊技制御処理以外の別処理モジュールのプログラム命令コード及びデータを記述している。プログラム管理エリア、ハード的に領域のないエリアの後ろ、アドレスＦ０００Ｈ〜Ｆ１ＦＦＨの５１２バイトに使用領域のＲＷＭを、アドレスＦ２００Ｈ〜Ｆ３ＦＦＨの５１２バイトに別領域のＲＷＭを設けている。Ｆ４００Ｈ〜ＦＦＦＦＨはハード的に領域のないエリアである。なお、使用領域における遊技制御処理のプログラム命令コード及び別領域における別処理モジュールのプログラム命令コードは、アセンブラ言語で記述している。 Other than the game control processing, responsible for security related processing from the viewpoint of preventing unauthorized modification and other changes to the unused area, the comment area, and addresses 1F00H to 2FBFH, and test related signal processing defined by the gaming machine rules The program instruction code and data of the processing module are described. A program management area, an area having no hardware area, an RWM of a use area is provided in 512 bytes of addresses F000H to F1FFH, and an RWM of another area is provided in 512 bytes of addresses F200H to F3FFH. F400H to FFFFH are areas having no hardware area. Note that the program instruction code of the game control process in the use area and the program instruction code of another process module in another area are described in an assembler language.

使用領域のＲＷＭのうち、Ｆ０００Ｈ〜Ｆ１３ＦＨに使用領域のプログラムに係るタイマ、カウンタ、フラグ等のワーク領域を確保し、未使用領域の後ろ、Ｆ１Ｃ０Ｈ〜Ｆ１ＦＦＨに使用領域のスタック領域を確保している。 Of the RWM in the used area, work areas such as timers, counters, and flags related to the used area program are secured in F000H to F13FH, and the used area stack area is secured in the F1C0H to F1FFH after the unused area. .

別領域のＲＷＭのうち、Ｆ２００Ｈ〜Ｆ２０ＦＨの未使用領域の後ろ、Ｆ２１０Ｈ〜Ｆ２２ＦＨに別領域のプログラムに係るタイマ、カウンタ、フラグ等のワーク領域を確保し、Ｆ２３０Ｈ〜Ｆ２４６Ｈに別領域のスタック領域を確保している。Ｆ２４７Ｈ〜Ｆ３ＦＦＨは未使用、Ｆ４００Ｈ〜ＦＦＦＦＨはハード的に領域のないエリアである。 Among the RWMs in another area, a work area such as a timer, a counter, a flag, etc. related to a program in another area is secured in F210H to F22FH after an unused area in F200H to F20FH, and a stack area in another area is allocated in F230H to F246H. Secured. F247H to F3FFH are unused, and F400H to FFFFH are areas where there is no area in terms of hardware.

図４に示すように、使用領域に記述する遊技制御処理は、一割込み時間例えばｔ＝１．４９ｍｓ毎に実行する割込み処理ＩＮＴ１、上記各手段Ｋ〜Ｈ４を統括管理し、一遊技を進行させる遊技メイン処理、別領域に記述する複数の別処理モジュールを構成する別領域処理１，２・・・をそれぞれ呼び出す複数の別領域呼び出し処理１，２・・・を含む。図示は省略したが、使用領域には、電源投入時の初期化処理、電断時のバックアップ処理等も記述している。なお、本実施形態では、外部割込み、マスク不能な割込みＮＭＩは未使用である。 As shown in FIG. 4, the game control process described in the use area is an interrupt process INT1 executed every interrupt time, for example, every t = 1.49 ms, and the above-mentioned means K to H4 are collectively managed to advance one game. The game main process, and a plurality of different area calling processes 1, 2,... For calling the different area processes 1, 2,. Although not shown, the use area also describes initialization processing at power-on, backup processing at power interruption, and the like. In this embodiment, the external interrupt and the non-maskable interrupt NMI are unused.

使用領域で使用するメインＣＰＵの内部レジスタは、次のとおりである。
１）Ｑレジスタ；遊技機用拡張仕様の８ビット専用レジスタ。キューレジスタと呼ぶ。
上位はＦ０Ｈ固定で、Ｆ０００Ｈ〜Ｆ０ＦＦＨのＲＷＭアクセスに使う。
２）Ｉレジスタ；割込み先アドレスの上位８ビットを記憶する専用レジスタ。
３）Ａレジスタ；演算処理やデータ転送に使う８ビットのアキュムレータ。 The internal registers of the main CPU used in the usage area are as follows.
1) Q register; 8-bit dedicated register with extended specifications for gaming machines. This is called a queue register.
The upper part is fixed to F0H and used for RWM access from F000H to F0FFH.
2) I register: A dedicated register that stores the upper 8 bits of the interrupt destination address.
3) A register; 8-bit accumulator used for arithmetic processing and data transfer.

４）Ｆレジスタ；各種演算結果を保持する８ビットのフラグレジスタ。
ｓ（最上位ビット）は、演算結果が負のとき１にセットされるサインフラグ。
ｚは、演算の結果、全ビットが０のとき１にセットされるゼロフラグ。
ｔｚは、データ転送命令（ＬＤ；ロード）の実行により、全ビットが０のとき１にセットされる（値の変わる）遊技機用拡張仕様の特定ビットフラグ。ティーゼットフラグと呼ぶ。第２ゼロフラグともいう。
ｈは、プログラマーが関与できないハーフキャリーフラグ。
＊は、未定義。
ｐ／ｖは、パリティオーバーフローフラグ。
ｎは、プログラマーが関与できない加減算フラグ。
ｃは、演算の結果、桁上げ又はボロー発生時に１がセットされるキャリーフラグ。
なお、Ｆレジスタは、ＡレジスタとレジスタペアＡＦを構成する。 4) F register: 8-bit flag register that holds the results of various operations.
s (most significant bit) is a sign flag that is set to 1 when the operation result is negative.
z is a zero flag that is set to 1 when all bits are 0 as a result of operation.
tz is a specific bit flag of an extended specification for gaming machines that is set to 1 (changes in value) when all bits are 0 by execution of a data transfer instruction (LD; load). Called the Tizet flag. Also called a second zero flag.
h is a half-carry flag that a programmer cannot be involved in.
* Is undefined.
p / v is a parity overflow flag.
n is an addition / subtraction flag that the programmer cannot participate in.
c is a carry flag that is set to 1 when a carry or borrow occurs as a result of an operation.
Note that the F register constitutes an A register and a register pair AF.

５）Ｂ，Ｃ，Ｄ，Ｅ，Ｈ，Ｌレジスタ；８ビットの汎用レジスタ。
ＢＣ，ＤＥ，ＨＬの１６ビットのレジスタペアとなる。
６）ＩＸ，ＩＹレジスタ；インデックスアドレッシング用１６ビット専用レジスタ。
ＩＸｈ，ＩＹｈは上位８ビット，ＩＸｌ，ＩＹｌは下位８ビットを示す。
７）Ａ’，Ｆ’，Ｂ’，Ｃ’，Ｄ’，Ｅ’，Ｈ’，Ｌ’レジスタ；
Ａ，Ｆ，Ｂ，Ｃ，Ｄ，Ｅ，Ｈ，Ｌの表レジスタと交換命令によりデータ交換可能な裏レジスタであり、Ａ’とＦ’でＡＦ’、Ｂ’とＣ’でＢＣ’、Ｄ’とＥ’でＤＥ’、Ｈ’とＬ’でＨＬ’の、それぞれペアの裏レジスタとなる。 5) B, C, D, E, H, L registers; 8-bit general purpose registers.
It becomes a 16-bit register pair of BC, DE, and HL.
6) IX and IY registers; 16-bit dedicated registers for index addressing.
IXh and IYh represent the upper 8 bits, and IXl and IYl represent the lower 8 bits.
7) A ′, F ′, B ′, C ′, D ′, E ′, H ′, L ′ registers;
A, F, B, C, D, E, H, and L are back registers that can exchange data by an exchange command. A 'and F' are AF ', B' and C 'are BC', D ''AndE' are the back registers of the pair, DE ', H' and L 'are HL', respectively.

使用領域では裏レジスタは未使用であり、使用領域の割込み処理ＩＮＴ１では、表レジスタＡＦ，ＢＣ，ＤＥ，ＨＬを、「ＰＵＳＨＧＰＲ」という遊技機用拡張仕様で定義した命令により、一括して、使用領域のスタック領域Ｆ１Ｃ０Ｈ〜Ｆ１ＦＦＨに退避して保護し（ステップｔ１）、各種割込み処理を実行する（ステップｔ２）。各種割込み処理は、入力ポートＩ１に対する読込み処理、ステッピングモータＳＭのモーター制御処理、出力ポートＯ１への出力管理処理、周辺制御装置ＳＣへのサブコマンド送信処理、各種センサの監視処理、各種タイマの更新処理、遊技機設置島側への外部信号出力制御処理等を含む。各種割込み処理の実行後、「ＰＯＰＧＰＲ」という遊技機用拡張仕様で定義した命令により、一括して、使用領域のスタック領域に退避した表レジスタＨＬ，ＤＥ，ＢＣ，ＡＦを復帰させ（ステップｔ３）、割込みを許可して（ステップｔ４）、割込み処理からリターンする（ステップｔ５）。 In the use area, the back register is unused, and in the use area interrupt processing INT1, the table registers AF, BC, DE, and HL are collectively processed by an instruction defined in the extended specification for gaming machines called “PUSH GPR”. It saves and protects the stack areas F1C0H to F1FFH in the used area (step t1), and executes various interrupt processes (step t2). Various interrupt processing includes reading processing for the input port I1, motor control processing for the stepping motor SM, output management processing for the output port O1, subcommand transmission processing to the peripheral control device SC, monitoring processing for various sensors, and update of various timers. Processing, external signal output control processing to the game machine installation island side, etc. are included. After executing the various interrupt processes, the table registers HL, DE, BC, and AF that have been saved in the stack area of the used area are collectively restored by an instruction defined in the extended specification for gaming machines called “POP GPR” (step t3 ), The interrupt is permitted (step t4), and the process returns from the interrupt process (step t5).

別領域呼び出し処理１のＳＡＭＰ１では、割込みを禁止した後（ステップＳ１）、「ＣＡＬＬＥ＿ＳＡＭＰ１」により別領域処理１を呼び出して実行させる（ステップＳ２）。ＣＡＬＬ命令の実行により、使用領域のスタック領域には、戻り先番地つまりＣＡＬＬ命令の次のアドレスの上位８ビットと下位８ビットとが記録される。 In SAMP1 of another area calling process 1, after interrupting is prohibited (step S1), another area processing 1 is called and executed by “CALL E_SAMP1” (step S2). By executing the CALL instruction, the return address, that is, the upper 8 bits and the lower 8 bits of the address next to the CALL instruction are recorded in the stack area of the use area.

別領域に記述する別領域処理１のＥ＿ＳＡＭＰ１では、交換命令ＥＸによりＡＦとＡＦ’を入れ替え（ステップＳ３）、交換命令ＥＸＸによりＢＣとＢＣ’を、ＤＥとＤＥ’を、ＨＬとＨＬ’をそれぞれ入れ替え（ステップＳ４）、所定の別領域処理１を実行する（ステップＳ５）。この別領域処理１では、メダル投入時の逆流・滞留・異物検知処理、メダル払出時の逆流・滞留・異物検知処理、前扉開放検知処理、内部抽せん用乱数の異常確認処理、内部抽せんの当せん確率の組合せである設定値の異常確認処理、ＲＷＭ異常確認処理、バックアップ異常確認処理等のセキュリティ関連処理の何れか一の処理又は二以上の組合せ処理を実行する。別領域処理２以降で、別領域処理１以外のセキュリティ関連処理、あるいは、遊技機規則で定める試験関連信号出力処理が記述される。別領域処理２，・・・は、使用領域に記述する別領域呼び出し処理２，・・・からそれぞれ呼び出される。 In E_SAMP1 of another area processing 1 described in another area, AF and AF ′ are exchanged by the exchange command EX (step S3), BC and BC ′, DE and DE ′, and HL and HL ′ are respectively exchanged by the exchange command EXX. Replacement (step S4) and predetermined different area processing 1 are executed (step S5). In this separate area processing 1, backflow / stagnation / foreign matter detection processing at the time of medal insertion, backflow / staying / foreign matter detection processing at the time of medal payout, front door open detection processing, internal random number abnormality check processing, internal lottery winning Any one of security related processes such as a setting value abnormality confirmation process, a RWM abnormality confirmation process, and a backup abnormality confirmation process, which are combinations of probabilities, or two or more combination processes are executed. In other area processing 2 and later, security related processes other than the different area processing 1 or test related signal output processing defined by the gaming machine rules are described. The separate area processes 2,... Are called from the separate area call processes 2,.

ステップＳ５の別領域処理１の実行後は、交換命令ＥＸＸによりＢＣ’とＢＣを、ＤＥ’とＤＥを、ＨＬ’とＨＬをそれぞれ入れ替えると共に（ステップＳ６）、交換命令ＥＸによりＡＦ’とＡＦを入れ替え（ステップＳ７）、割込みを許可して（ステップＳ８）、「ＲＥＴ」命令により使用領域に戻る（ステップＳ９）。「ＲＥＴ」命令により、使用領域のスタック領域に保存した戻り番地先に復帰し、スタック領域のアドレスを指し示すスタックポインタＳＰはプラス２され、ステップＳ２の次アドレスの命令を実行することになる。 After the execution of the separate area process 1 in step S5, BC ′ and BC are exchanged by the exchange instruction EXX, DE ′ and DE are exchanged, and HL ′ and HL are exchanged (step S6), and AF ′ and AF are exchanged by the exchange instruction EX. The replacement is performed (step S7), the interrupt is permitted (step S8), and the “RET” command returns to the use area (step S9). The “RET” instruction returns to the return address stored in the stack area of the used area, the stack pointer SP indicating the address of the stack area is incremented by 2, and the instruction at the next address in step S2 is executed.

使用領域に記述した別領域呼び出し処理１の命令コードは、「ＤＩ」が１バイト、「ＣＡＬＬＥ＿ＳＡＭＰ１」が３バイトで計４バイトであり、別領域処理１が４バイトを超える命令で記述する場合、その４バイトを超える分について、使用領域の容量を節約できることになる。別領域処理は一つに限らず、複数となることが多いため、一つ一つの処理での節約バイト数は少なくとも、トータルでは大きな節約効果が得られる。特に、使用領域では、割込みを禁止した後、別処理モジュールを呼び出す命令のみを記述すればよいことから、使用領域の容量を大きく節約できる。 The instruction code of the separate area call processing 1 described in the use area is “DI” is 1 byte, “CALL E_SAMP1” is 3 bytes and 4 bytes in total, and the separate area processing 1 is described with an instruction exceeding 4 bytes. Thus, the capacity of the used area can be saved for the portion exceeding 4 bytes. Since the different area processing is not limited to one and is often a plurality, the number of bytes saved in each processing is at least a great saving effect in total. In particular, in the use area, it is only necessary to describe an instruction for calling another processing module after interrupts are prohibited, so that the capacity of the use area can be greatly saved.

また、使用領域では裏レジスタを使用せず、裏レジスタは別領域処理１において表レジスタを保護するために用いるため、別領域のスタック領域を食わず、しかも、別領域処理１の呼び出しに際して使用領域のスタック領域には「ＣＡＬＬＥ＿ＳＡＭＰ１」による戻り番地が２バイト分記録されるのみであり、ＲＷＭの節約にも寄与できる。しかも、ステップＳ８の「ＥＩ」命令は次の命令実行後に割込み許可となり、ステップ９の「ＲＥＴ」命令実行後に割込み許可状態となるため、別領域では割込み禁止という条件は満たされ、別領域から使用領域に復帰する際の割込み許可の命令を使用領域ではなく別領域に記述したことにより、使用領域の容量を一層低減できる。 Further, since the back register is not used in the use area, and the back register is used to protect the front register in the separate area process 1, the stack area of the separate area is not consumed, and the use area is called when the separate area process 1 is called. In this stack area, the return address by “CALL E_SAMP1” is only recorded for 2 bytes, which can contribute to saving of RWM. In addition, since the “EI” instruction in step S8 is enabled for interrupts after the next instruction is executed and interrupts are enabled after the “RET” instruction in step 9 is executed, the condition for interrupt prohibition is satisfied in another area and used from another area. Since the instruction for permitting interrupt when returning to the area is described in a different area instead of the used area, the capacity of the used area can be further reduced.

以上の実施形態では、回胴式遊技機を例示したが、ぱちんこ遊技機にも同様に適用できる。なお、以上の説明中の具体的数字やアドレス等は一例示に過ぎないのは言うまでも無い。 In the above embodiment, the rotating type gaming machine is exemplified, but the invention can be similarly applied to a pachinko gaming machine. Needless to say, the specific numbers and addresses in the above description are merely examples.

１Ｌ；左リール，１Ｃ；中リール，１Ｒ；右リール
２；メダル投入口、３；ベットボタン、４；精算ボタン
５；スタートレバー、６Ｌ，６Ｃ，６Ｒ；各ストップスイッチ
７；演出表示装置、７０；液晶表示装置
８；リールパネル、８０；表示窓
ＣＮ；制御装置、ＭＣ；主制御装置、ＳＣ；周辺制御装置
Ｋ；内部抽せん手段、Ｖ；リール制御手段
Ｖ１；回胴回転装置制御手段、Ｖ２；回転停止装置制御手段
Ｍ；メダル払出手段、Ｎ；メダル自動投入手段、Ｊ；遊技状態移行手段
Ｗ；フリーズ抽せん手段、Ｇ；回胴演出実行手段
Ｈ１；ＡＴ作動決定手段、Ｈ２；ＡＴ上乗せ決定手段
Ｈ３；ＡＴ継続管理手段、Ｈ４；ＡＴ指示情報出力手段
Ｘ１；ナビ手段、Ｘ２；音声ナビ手段
Ｙ１；演出表示手段、Ｙ２；効果音出力手段 1L; left reel, 1C; middle reel, 1R; right reel 2; medal slot, 3; bet button, 4; checkout button 5; start lever, 6L, 6C, 6R; each stop switch 7; production display device, 70 Liquid crystal display device 8; reel panel 80; display window CN; control device MC; main control device SC; peripheral control device K; internal lottery means V; reel control means V1; ; Rotation stop device control means M; medal payout means N: medal automatic insertion means J: game state transition means W; freeze drawing means G: spinning effect execution means H1: AT operation determination means H2: AT addition determination Means H3; AT continuation management means, H4; AT instruction information output means X1; navigation means, X2; voice navigation means Y1; effect display means, Y2;

Claims

It has a memory in which a use area within a predetermined capacity describing a game control process for controlling the progress of a game and a separate area describing another processing module that does not describe the game control process and performs a process related to security are provided. In gaming machines with a main CPU,
In the use area, after prohibiting interruption, a processing procedure for calling and executing the separate processing module described in the separate area is described.
In the separate area, the separate processing module is executed after exchanging the front register and the back register in the internal register of the main CPU, and the back register and the front register are exchanged after the separate processing module is executed. Describes the procedure,
When returning from the separate area to the use area, it is designed to allow interrupts.
In the use area, the back register is not used, and in the interrupt processing in the use area, the table register is saved in the stack area of the use area and protected. .

It has a memory in which a use area within a predetermined capacity describing a game control process for controlling the progress of a game and a separate area describing another processing module that does not describe the game control process but performs a process related to a test In gaming machines with a main CPU,
In the use area, after prohibiting interruption, a processing procedure for calling and executing the separate processing module described in the separate area is described.
In the separate area, the separate processing module is executed after exchanging the front register and the back register in the internal register of the main CPU, and the back register and the front register are exchanged after the separate processing module is executed. Describes the procedure,
When returning from the separate area to the use area, it is designed to allow interrupts.
In the use area, the back register is not used, and in the interrupt processing in the use area, the table register is saved in the stack area of the use area and protected. .

The gaming machine according to claim 1 or 2, wherein a processing procedure for permitting an interrupt immediately before returning to the use area is described in the separate area.