JP6444251B2 - 制御機器のリアルタイム検査のためのコンピュータ実施方法 - Google Patents

制御機器のリアルタイム検査のためのコンピュータ実施方法 Download PDF

Info

Publication number
JP6444251B2
JP6444251B2 JP2015084787A JP2015084787A JP6444251B2 JP 6444251 B2 JP6444251 B2 JP 6444251B2 JP 2015084787 A JP2015084787 A JP 2015084787A JP 2015084787 A JP2015084787 A JP 2015084787A JP 6444251 B2 JP6444251 B2 JP 6444251B2
Authority
JP
Japan
Prior art keywords
load
current
computer
calculated
power converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015084787A
Other languages
English (en)
Other versions
JP2015208221A (ja
Inventor
ハ クァン
ハ クァン
アウスト マーティン
アウスト マーティン
プシュマン フランク
プシュマン フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dspace Digital Signal Processing and Control Engineering GmbH
Original Assignee
Dspace Digital Signal Processing and Control Engineering GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dspace Digital Signal Processing and Control Engineering GmbH filed Critical Dspace Digital Signal Processing and Control Engineering GmbH
Publication of JP2015208221A publication Critical patent/JP2015208221A/ja
Application granted granted Critical
Publication of JP6444251B2 publication Critical patent/JP6444251B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0208Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the configuration of the monitoring system
    • G05B23/0213Modular or universal configuration of the monitoring system, e.g. monitoring system having modules that may be combined to build monitoring program; monitoring system that can be applied to legacy systems; adaptable monitoring system; using different communication protocols
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0243Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults model based detection method, e.g. first-principles knowledge model
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0243Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults model based detection method, e.g. first-principles knowledge model
    • G05B23/0254Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults model based detection method, e.g. first-principles knowledge model based on a quantitative model, e.g. mathematical relationships between inputs and outputs; functions: observer, Kalman filter, residual calculation, Neural Networks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Inverter Devices (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Control Of Electric Motors In General (AREA)

Description

本発明は、シミュレータを備えた制御機器のリアルタム検査のためのコンピュータ実施方法であって、前記シミュレータは、シミュレータ側I/Oインターフェースを含んでおり、前記制御機器は、制御機器側I/Oインターフェースを含んでおり、前記制御機器と前記シミュレータとが、少なくとも1つのデータチャネルにより、前記制御機器側I/Oインターフェースと前記シミュレータ側I/Oインターフェースとを介して相互接続されており、前記制御機器は、前記データチャネルを介して前記シミュレータに電力変換器制御データを伝送し、前記シミュレータは、前記電力変換器制御データと電気的負荷モデルとを用いて、電力変換器に起因する電流ギャップ(Stromluecke)を考慮しないで、電気的な負荷状態量として負荷電流と負荷電圧とを算出し、前記負荷状態量の少なくとも一部を前記制御機器に伝送する、コンピュータで実施される方法に関している。
前述した形式の制御機器検査方法は、かなり以前から公知であり、とりわけ制御機器を実際の作業環境に置くことなく、制御機器ないしは制御機器上で実施されるアルゴリズムの機能性の適正さについて検査すべき場合に、多くの制御機器開発分野において用いられてきた手法である。本願のケースでは、制御機器によって電力変換器制御データが生成され、この電力変換器制御データが電力変換器の複数のパワースイッチの適切な駆動制御のために用いられている。これらのパワースイッチは、通常は、半導体スイッチ素子(IGBT,IGCTなど)を用いて実現される。前記電力変換器は、エネルギー源と電気的な負荷との間でエネルギーの変換に用いられている。この電力変換器は、パワースイッチの駆動制御を介して、直流電圧と交流電圧との間若しくは直流電流と交流電流との間の受け渡しを担っている。エネルギー源が直流電圧を使用するならば、電気的な負荷は電力変換器を介して交流電圧を受け取る。そのため電力変換器はここではインバータとして働く。これとは反対に、エネルギー源が交流電圧を使用するならば、電気的な負荷には電力変換器を介して直流電圧が伝送され、故にここでは電力変換器は順変換器ないしコンバータとして働く。
前述した電力変換器の動作方式には依存することなく、ここで着目してほしい適用ケースは、パワースイッチと共に電力変換器をシミュレートするときにも、電力変換器によって給電される電気的負荷をシミュレートするときにも、シミュレータが用いられているケースである。それゆえに、実在する制御機器は、“ハードウエア・イン・ザ・ループ”として、シミュレータと協働し、その際のシミュレータは、電気的な負荷を数学的にモデル化した電気的な負荷モデルと、制御機器から生成される電力変換器制御データとを用いて、電気的な負荷状態量を算出し、それを場合によっては制御機器にフィードバックしている。そのように実現された制御機器のループ内ハードウエア検査は、再現性や安全な自動化だけでなく、最終的には実験条件についても低コストな検査過程を可能にしている。
実際に起こり得る多くの適用ケースにおいて、電気的な負荷は、負荷電流の不連続な変化を防止する誘導成分を有している。電力変換器のパワースイッチの操作と場合によりそれに伴う電気的負荷における電圧反転が生じた後で、負荷電流を引き続き、スイッチング時点の前に流れていた方向にも通流できるようにするために、通常は複数のダイオードが電力変換器の複数のパワースイッチに逆並列に接続され、それらはゼロ電流になるまで誘導された後で遮断される。
全ての負荷を給電する電力変換器のパワースイッチが遮断された場合、給電するパワースイッチの1つが再び導通接続されるようになるまで、つまり給電すべき負または正の供給電圧のための接続が切り替えられるまで、電流はゼロに留まる。この負荷電流がゼロに維持された状態は、通常は電流ギャップとも称され、その動作状態は電流ギャップ動作モードとも称される。このような電流ギャップは、例えばブラシレス直流モータのもとで、インバータのパワースイッチが相補的な駆動制御から逸脱するような動作モードにおいて発生し得る。さらにこのような電流ギャップは、例えば永久励磁式同期機の短絡制動時のような特別なケースだけでなく、電気的な支障が生じた際にも発生し得る。
電流ギャップの原因がいずれにせよ電子技術的に再現でき、結果として生じる電流経過も基本的に電流ギャップを考慮して比較的容易に計算できたとしても、リアルタイム条件下で、電力変換器に給電される電気的負荷の状態量を計算することは、非常に大きな問題を呈する。前述したようないわゆる電流ギャップ動作モードにおいて、状態量ないし状態変数を計算する際の困難性は、電流ギャップ開始時の負荷モデルに構造的なスイッチングが起きることにあり、負荷電流がもはやオープンな電流パス(freien Strompfaden)で使用される方程式で表せる負荷特性を用いて計算できなくなることである。そのような構造的スイッチングの数値処理は、基本的な性質の問題にはならないが、しかしながらリアルタイム条件下では成し遂げられないことが多い。
負荷モデルがリアルタイム(1秒のシミュレーション時間が1秒の実時間に相応する)で計算される必要がないのならば、実際には多くの時間が任意に利用できるので、例えば、可変のステップ幅を伴う計算方法やゼロ点経過の識別を用いて、電力変換器の内部スイッチング時点を、すなわち例えば電流ギャップを、ダイオードの遮断開始に基づいて高い精度で識別することは可能である。そのため負荷モデルも電流ギャップを考慮すれば比較的高精度で算出することができる。可変のステップ幅を伴う数値的方法と、ゼロ点経過を特定する数値的方法は、(これらの方法自体は頻繁に反復的に作用する)、所定のエラー限界レベルを維持することは可能ではあるが、しかしながら計算ステップに要する時間が大きく変動するため、リアルタイム条件を確実に維持することは不可能である。
代替的に、リアルタイムシミュレーションに有効である一定のステップ幅を伴う数値的方法を用いるならば、電流のゼロ点経過をより少ない遅延で識別するためには、計算ステップの幅を非常に小さく選択する必要がある。そうすることで、内部スイッチング事象の考慮の遅延に起因する精度の悪化を比較的僅かに抑えることが可能となる。リアルタイム計算でのステップ幅と、電力変換器のスイッチング周期期間との間の比率は、>100の範囲におくべきである。さもなければ、電流ギャップに結びつく内部スイッチング事象が(電力変換器のスイッチング周期期間に対して)1%よりも劣る時間分解能でしか検出できなくなるからである。いずれにせよこのことからも、リアルタイム条件下でのこの種のオーバーサンプリングには、シミュレータ上の1回のシミュレーションステップにおいて、負荷モデルの非常に高速な計算が必要になることが明らかである。これは従来のプロセッサを用いたシミュレータが、目下のところ、せいぜい例えば1kHzの領域の非常に低いスイッチング周波数に対して実現できるものでしかないことを物語っている(このことは推奨される100倍のオーバーサンプリングのもとではたった10μsの計算ステップ幅しかないことを意味する)。
そのような理由から、電力変換器を介して駆動制御される電気的負荷の負荷状態量の計算に対しては、いわゆる平均値モデルが負荷モデルとして頻繁に使用されているが、ここでは、電力変換器のスイッチング周期内での内部スイッチング過程の考慮と解除が意図的に省かれ、電力変換器のスイッチング周期内での負荷状態量の経過も重要視されていない。つまりこれらの平均値モデルのもとでは、サンプリング時点での主要な負荷状態量の瞬時値が算出されるのではなく、それどころか過去の計算期間に亘る負荷状態量の平均値が算出されているにすぎない。負荷モデルの計算周期が電力変換器のスイッチング周期と一致するならば、この平均値モデルは、最後のスイッチング周期に亘る負荷電流と負荷電圧の平均値を表している。電力変換器に起因する電流ギャップを考慮しないで電気的負荷モデルを用いて負荷状態量を計算するこの方法に伴う欠点は、電流ギャップが生じたときの計算エラーが避けられないことにある。そのような計算エラーは、実際の負荷電流が本来完全に途絶えるべきであるにもかかわらず、例えば電流ゼロ点周りの減衰しない残存経過や持続性の振動経過となって現れる。
本発明の課題は、電力変換器に起因する電流ギャップを考慮しないで電気的な負荷をシミュレートするために負荷モデルを使用した場合であっても、制御機器のリアルタイム検査をより高い精度で実行することができるように改善を行うことである。
前記課題は本発明により、シミュレータ上で制御技術的監視部を付加的に実行し、前記監視部により、電力変換器制御データを考慮して、監視負荷モデルを用いて少なくとも負荷電流を負荷状態量として算出し、前記監視部により、前記算出された負荷電流から、当該負荷電流のゼロ点通過と該ゼロ点通過に起因する電流ギャップとを検出し、前記監視部により、電流ギャップが検出された場合に、電気的な補償量を算出し、前記電気的負荷モデルの電気的な負荷に、前記補償量を付加的に加えることで、前記電気的負荷モデルを用いた負荷電流の算出が、起こり得る電流ギャップのもとでも少ないエラーで行なえるようにして解決される。
シミュレータ上で付加的に実施される制御技術的な監視部によって得られる利点は、シミュレータの負荷モデルがまさに電流ギャップを考慮していなくても適合化させる必要がなく、それにもかかわらず、既存の電流ギャップに関する情報は、監視負荷モデルによって得ることができる点にある。この監視部は、例えばシミュレータのさらに別のプロセッサ上で計算されてよいし、あるいは既に使用されている既存のプロセッサの別のコア上で計算されてもよい。前記監視部は、例えばFPGA(Field Programmable Gate Array)上で計算されてもよい。その場合には必然的に速度の利点ももたらされる。十分な計算能力が存在する場合には、前記監視負荷モデルは、もちろん、1つの同じプロセッサ上で計算することができ、あるいは、シミュレータの既存のプロセッサの1つの同じコア上で、負荷モデルと一緒に計算することが可能である。
電気的補償量を計算することによって、負荷モデルの計算は、次のように作用させることができる。すなわち計算中に構造的な切り替えを必要とさせることなく、あたかも電流ギャップが初めから考慮されていたかのように、計算時間間隔の終了時点にそのような結果が提供されるように作用させることができる。この負荷モデルは、例えば動的な平均値モデルよりも、その単純さにおいてそのまま使用することができ、負荷状態量のより正確な計算の意味での電流ギャップ動作モードへの適応化も、前記補償量を介して行われ、例えばそれは、電気的な負荷が通常動作モードにおいても計算上印加されるような電圧の増減によって行われてもよい。
この方法の好ましい実施形態によれば、前記監視負荷モデルの計算は、前記電力変換器の外的スイッチング事象によって同期される監視時間間隔の中で行われる。それにより、前記監視時間間隔の中で、スイッチング事象の同じ順序が常に実現されるようになる。このことは様々な利点をもたらす。前記負荷が例えば唯一つのオーム抵抗成分と誘導成分からなっている場合には、負荷電流のための解決手段が明らかにたやすく提供される。電力変換器制御データに依存して、負荷には、指数関数によって記述可能な電流経過をもたらす様々な電圧が印加される。電力変換器のスイッチング周期毎に、複数のパワースイッチは、導通状態と遮断状態の様々な組み合わせを実施し、負荷電流の経過は、各時間間隔毎に明確な数学的記載によって直接記述することができる。これにより電流のゼロ点検出も可能になる。また一般的なケースにおいて、この電気的な負荷がRLC回路網であるならば、この電気的な負荷は線形微分方程式で書き表すことができ、フィードバック機能に対する解決機能として提供でき、それらは監視負荷モデルに対して使用することも可能である。なおこのケースでは、監視負荷モデルの計算のための数値的方法を使用する必要はない。
本発明による方法の別の有利な実施形態によれば、前記監視負荷モデルが平均値モデルであり、この平均値モデル自体は、まず内部スイッチング事象とそれに伴うモデルの構造切り替えは考慮しない。この監視負荷モデルは、まさに既存の負荷モデルのように、数値的方法、例えば後退オイラー法によって算出することが可能である。従って有利には、この監視負荷モデルの計算は、負荷モデルを用いて算出される負荷状態量によって行われる。このことは、計算時間間隔の開始時に、負荷モデルからの結果が負荷状態量のために使用され、監視負荷モデルの計算のための出発点として用いられることを意味する。このことは、負荷モデルが監視モデルから算出された補正量に基づき、より精度を向上させて算出される場合に、特に有利となる。さらに監視モデルからは必ずしも、負荷モデルを用いて算出される全ての状態量が算出されなければならないわけではない。というのも監視負荷モデルの本来の目的は補償量の計算にあり、その算出に負荷モデルが用いられる負荷状態量の計算の起源ではないからである。
冒頭に述べた課題は、さらに間接的に、前述のコンピュータ実施方法を実行するためのソフトウエア手段を有し、シミュレータを用いて実行されるコンピュータプログラムを備えたコンピュータプログラム製品によっても解決される。
具体的には、本発明による、シミュレータを備えた制御機器のリアルタイム検査のための方法を構成し、さらに改善するための様々な手段も存在する。それらに対しては、特許請求の範囲の記載並びに本明細書の詳細な説明に記載された有利な実施例の記載を以下の図面と併せて参照されたい。
リアルタイム制御機器検査をコンピュータで実施するためのシミュレータと制御機器を概略的に示した図 電気的な負荷を有する電力変換器(三相)を電子技術的回路図で概略的に示した図 電力変換器(単相)のパワースイッチの駆動制御のための電力変換器制御信号の生じ得る特性経過を表した図 電流ギャップありとなしの場合に生じ得る負荷電流と電力変換器制御信号とを概略的に示した図 電流ギャップの識別と補償量の算出のための監視部を用いた本発明による方法をブロック回路図で表した図 算出された補償電圧の作用と電気的な負荷への補償電圧の付加的印加とを概略的に表した図 負荷電流の線形経過を想定したもとでの電流ゼロ点通過の近似的計算結果を表した図 監視負荷モデルありとなしの場合の非同期機のストランドを流れる負荷電流の数値的計算結果を表した図。
図1には、シミュレータ2を備えた制御機器1のリアルタイムテストのための方法が実施可能である装置技術的な配置構成が示されている。前記シミュレータ2は、シミュレータ側I/Oインターフェース3を含み、前記制御機器1は、制御機器側I/Oインターフェース4を含んでいる。制御危機器1と、シミュレータ2がデータチャネル5を用いて、それらのI/Oインターフェース3,4を介して相互に接続されている。データチャネル5は、単一のシリアルデータラインで実現することができ、また、いくつかの並列したデータ線路を介して実現することもできる。但しこのことは発明においては重要なことではなく、重要なことは、制御機器1とシミュレータ2がデータチャネル5を介してデータを交換することができることである。
制御機器1は、検査すべき制御機器であり、本発明によれば、この制御機器上で、電力変換器を制御するためのアルゴリズムが実行される。この制御機器1は、そのプログラミングの結果として、および場合により制御機器側I/Oインターフェース4を介して受け取った外部データに依存して、例えばパルス幅変調された信号形態(PWM信号形態)の電力変換器制御データ6を求め、これをシミュレータ2に転送する。シミュレータ2は、実際には電力変換器も負荷も含んでおらず、それどころか前記2つの構成要素は、当該シミュレータ2においては数学的モデルによってシミュレートされている。それらの数学的モデルは、以下では電気的負荷モデル7とも称する。図1に示されている構造は、制御機器1のハードウエアインザループ検査に対応し、制御機器1の周辺環境もシミュレータ2と、該シミュレータ2内の計算によってシミュレートされている。
前記負荷モデル7は、電力変換器に起因する電流ギャップを考慮しないモデルであり、図示のケースでは当該負荷モデル7は、抵抗性−誘導性負荷の動的平均値モデルである。この負荷モデル7を用いて、電気的負荷状態量として、負荷電流ixと負荷電圧uxとが計算される。これらの負荷状態量の少なくとも一部は、データチャネル5を介してシミュレータ2から再び制御機器1に伝送され、それによって全体としての制御が実施されている。
図2には、シミュレータ2による電気的負荷状態量の計算の基盤となっている、構成素子が電気回路図の形態で示されている。このケースでは、前記電力変換器8は3相構造で構成されており、それに応じて負荷モデル7は3つのストランド(それぞれ符号a,b,cによって特徴付けられる)からなり、それらはそれぞれ抵抗性ないし誘導性負荷Rs,Lsによって形成されている。ここでの負荷は、例えば中央にスター結線点を有する非同期機であってもよい。
電力変換器8は、各相毎にそれぞれ2つのパワースイッチHSDX、LSDXからなり、それらを介してそれぞれの負荷ストランドが、正の直流給電電圧HSD(ハイサイド駆動側)と負の直流給電電圧LSD(ローサイド駆動側)とに接続される。これらのパワースイッチは、ここでは簡略化のためにそれぞれ符号HSDA、LSDA、HSDB、LSDB、HSDC、LSDCで表す。電力変換器8のパワースイッチは、電力変換器制御データ6を介してスイッチングされる。これらの電力変換器制御データ6は、ここではパルス幅変調された信号(PWM信号)として存在する。これらのPWM信号は、図2において符号DutyCycle_HSD、DutyCycle_LSD、DutyCycle_Zeroで表されているサンプリングレベルによって既知の方法で特徴付けられる。これらのデータは、各フェーズ毎に伝送される。電力変換器制御データ6は、前記パワースイッチHSDX、LSDXのうちのいずれを導通接続又は遮断するのかを決定している。そのため電力変換器制御データ6の評価によって、どのストランド電圧Ua、Ub、Ucが、各負荷ストランドに印加されているかが明らかとなる。図2に示されている抵抗性ないし誘導性負荷の場合には、前記負荷モデル7は、各ストランド毎に線形微分方程式からなる。給電側電圧Uxが既知であるならば、相応の負荷電流ix(但しx=a,b,c)も計算可能である。
図3には、1つのストランドに対する実際に可能な電力変換器制御データ6がPWM信号の形態で示されており、これらの信号はパワースイッチHSDX、LSDXをスイッチングする。電力変換器制御データ6として図3に示されているPWM信号からは、正と負の給電電圧(HSD、LSD)毎に、そしてパワースイッチのいずれも導通接続されないゼロレベルの時間間隔毎に、以下の式、
で表されるサンプリングレベルが生じる。前記式中の符号TPWMは、PWM信号の周期期間を表す。負荷ストランドにおいて少なくとも1つのパワースイッチHSDX、LSDXが導通接続されているか、ないしは逆並列接続された少なくとも1つのダイオードがまだ導通している場合の非ギャップ動作モードにおいては、各ストランドにおける負荷電流は、以下の微分方程式、
によって書き表される(但しx=a,b,c)。
図4中の上方の2つの部分図には、1つの負荷ストランドに対する電力変換器制御データ6が再度PWM信号の形態で示されている。それらの下方には、生じ得る負荷電流ixの信号経過が示されている。上側の負荷電流ixの信号経過では、電流が常に正であるため、2つのパワースイッチ、すなわちパワースイッチHSDXとLSDXとが遮断された場合(対応するPWM信号は“off”状態)であっても、電流通流はまだ保証される。それに対して下側の負荷電流ixの信号経過では、いずれにせよ事前にフライホイールダイオードを介して誘導されていた負荷電流ix(図2参照)がゼロになるいわゆる電流ギャップの状態が到来する。その際には、パワースイッチHSDXとLSDXのうちの1つが再び導通接続されるまでは負荷電流ixが強制的にゼロに保持される。この電流ギャップ時間間隔は、図4中にそれぞれtzero1、tzero2で表されている。この電流ギャップの出現は、前提条件に対応した負荷モデル7を用いて、電力変換器8に起因する電流ギャップを考慮しない限り危機的となり、負荷状態量、特に負荷電流ixのエラーを含むかないしは不正確な計算しかできなくなる。
前述した特性は、ここで取り上げている全ての負荷モデル7が共通して有しているものである。電力変換器によって電流ギャップが考慮されず実際上も考慮することのできない典型的な負荷モデル7は、いわゆる平均値モデルであり、この平均値モデルのもとでは、算出すべき状態量の信号経過が例えばPWM時間間隔内で関与することはなく、単に負荷状態量の平均値を用いて計算されるかそれが算出されるだけである。
図5には、前述してきたそれ自体従来技術から公知である方法の発展例が示されており、この発展例では、シミュレータ2上で制御技術的監視部9が付加的に実施され、前記監視部9により、電力変換器制御データ(ここではDutyCycle_HSD/LSD/Zeroの形態)6の考慮のもとで、監視負荷モデル10を用いて少なくとも負荷電流ixが負荷状態量として算出され、前記監視部9により、前記算出された負荷電流ixから、当該負荷電流ixのゼロ点通過と該ゼロ点通過に起因する電流ギャップ11とが検出され、前記監視部9により、電流ギャップ11が検出された場合に、電気的な補償量ucompを算出し、前記電気的負荷モデル7の電気的な負荷に、前記補償量ucompを付加的に加えることで、前記電気的負荷モデル7を用いた負荷電流ixの算出が、既存の電流ギャップ11のもとでも少ないエラーで行なえるようにしたことで優れている。図示の実施例では、通常のストランド電圧uxも、補償電圧ucompも、結果として得られる電圧
に含まれる。
この考察は次のことからなっている。すなわち、電気的負荷モデル7は、その簡易性のままにおかれるが、つまり電力変換器8に起因する電流ギャップは考慮しないが、ただしここでは補償量が次のように算出されている。すなわち、既存の負荷モデル7内部の電気的な負荷に、補償量ucomp分だけ増加ないし低減された給電量が印加された場合に、負荷モデル7が電流ギャップを(例えば算出すべき方程式の構造的スイッチングによって)考慮した場合と同じ結果が得られるように算出されている。
すなわち、電流ギャップが生じたときに、補償量ucompを算出し、この算出した補償量ucompを負荷モデル7内の電気的な負荷に付加的に供給するという、本発明による、負荷モデル7のエラー補償原理は、負荷モデル7によってモデル化される負荷に完全に依存しなくなる。このモデル化される負荷の典型は、電気機械、とりわけ整流子機、非同期機または同期機であり、これらの機械の1つ若しくは複数のストランドは、通常はRLC回路網によってシミュレートされ、良好な近似においては少なくとも1つのRL回路網によって数学的にシミュレートされ得る。
図5に示されている実施例では、電気的な負荷が監視負荷モデル10において、RL回路網を表す線形微分方程式によって記述される。この監視負荷モデル10は、数値的な方法によって算出され、ここでは後退オイラー法が用いられる。図5から識別されるように、監視負荷モデル10の計算は、負荷モデル7に由来する負荷状態量uxによって推進される。
監視部9により、算出された負荷電流ixの正負符号の切り替えによって、負荷電流ixのゼロ点通過が識別され、それに起因する電流ギャップ11が推論され、当該電流ギャップ11が検出され得る。負荷電流ixの値が、監視負荷モデル10を用いてそれぞれの計算の基礎となる監視時間間隔の終端において算出されるだけならば、電流ギャップ11の検出は、監視時間間隔の始端と終端における負荷電流ixの値の評価によって行われる。その際付加的情報として、負荷電流ixのゼロ点通過が負荷パスに給電するパワースイッチが遮断されていた時間間隔内で起きたか否かに関する情報が電力変換器制御データから得られ、それによりギャップ動作モードが実際に存在する。
図5に示すように、電流ギャップが何も識別されないケースにおいては、負荷モデル7は、それぞれの適応化なしで算出され、そのときには補償量ucompの付加的な計算は行われない。従って前記負荷モデル7には、通常ケースにおいて生じる電圧uxが印加される。しかしながら負荷電流ixのゼロ点通過がパワースイッチの遮断間隔内で識別されたならば、補償量ucompの計算が行われ、前記ストランド電圧uxと前記補償量ucomp,xの和から算出された、結果としての補正量が、前記負荷モデル7に印加される。この場合電流のゼロ点通過が識別された場合には、以下の式、
が有効である。それに対して、電流のゼロ点通過が何も識別されない、つまりギャップ動作モードの存在しない場合には、以下の式、
が有効である。
図6には、PWM信号形態の電力変換器制御データ6、負荷電流ix、補償電圧ucompの形態の補償量の信号経過の波形図に基づいて、監視部9の動作原理が明らかにされている。負荷電流が、単純な負荷モデル7だけを用いて算出されるのであれば、電流ixのゼロ点通過とそれに伴う電流ギャップ11は認識されず、この負荷モデル7は、前記負荷電流ixが値ゼロに強制的に留まるのを考慮しないかのように、事前に当て嵌められる方程式の記述を用いて計算を続ける。このことは、図中点線で示されている誤った電流経過ixに結びつく。本発明は補償電圧ucompを定めることからなり、この補償電圧ucompは、電力変換器電圧uxと協働して負荷電流ixの計算に次のように作用する。すなわち、ギャップ動作モードが負荷モデル7内で既に考慮されたのと同じ結果が負荷電流ixに対して生じるように作用する。図6からは、補償電圧の付加的な作用によって、負荷電流ixの信号経過が上昇しているのが明らかである(電流ixの破線の信号経過)。それにより、この電流は、ギャップ間隔の終端において実際にゼロに低減し、誤った負の計算はなされない。
必要とされる補償電圧ucompの大きさは、非常に簡単に計算することができる。なぜならエラーを含んで計算されたコイルを流れる電流は、図6中の負荷電流ixの点線の信号経過、電圧時間面に相応しているからであり、(エラーを含んだ)電流変化を生じさせるように、所定時間の間、コイルに影響を与える電圧に相応するからである。図2に示されている三相負荷のケースでは、ギャップ動作モード中(ix=0)に、電力変換器側の負荷電圧は、3つのストランドの共通のスター電圧u0に等しく、このスター電圧は、以下の式、
によって簡単に算出できる。そのためもはや電流ギャップ動作モードの持続時間に関する問題、すなわち電流ギャップ時間間隔の総和tzeroに関する問題しか生じない。
図7には、前記監視負荷モデル10を用いて計算された負荷電流ixの信号経過が示されており、この場合計算に基づいて、監視時間間隔の始端である時点t1における負荷電流ixの値ix,t1と、監視時間間隔の終端である時点t2における負荷電流ixの値ix,t2とが示されている。算出された負荷電流ixの正負符号の入れ替えによって、負荷電流ixのゼロ点通過が推論でき、このゼロ点通過は、ここで観察している監視時間間隔の中で負荷に給電している全てのパワースイッチが遮断されている場合に想定される電流ギャップ11に結び付けられる。ゼロ点を決定するのに複雑な反復方法を使用しなければならなくなることを避けるために、監視時間間隔内で、負荷を流れる電流経過ixが、負荷電流ixのゼロ点通過と共に、図7に示されているように線形に近似される。このケースでは、電流ギャップ時間間隔tzero1,xが監視部9によって簡単に計算される。なぜなら1つの直線のゼロ点だけを求めればよいからである。図7に示されている状況に対しては、電流ギャップ時間間隔tzero1,xに対し、以下の関係式、
が与えられる。さらなる電流ギャップが時間間隔境界時点t3およびt4を伴う電流ギャプ時間間隔tzero2,xにおいて求められる場合には、以下の関係式、
が有効となる。
平均値モデルの枠内で、1つの計算だけをPWM周期期間内で実行する負荷モデル7とするためには、補償電圧は以下の関係式、
によって算出される。
前記式に基づけば、補償量として補償電圧ucompが算出される場合に、この補償電圧ucompは、とりわけ電力変換器のスイッチング周期TPWM(ないしは計算間隔内での電流時間間隔の総和)に対する電流ギャップ時間間隔tzeroの比に依存することが良好に確認できる。多相システムの場合には、上述した計算が各ストランド毎に実施される。その場合、各ストランドは、固有の監視部を有する。負荷モデル7には、電圧が印加され、その際には監視部9によって算出される補償電圧ucomp,xが、電力変換器によって切り替えられる負荷電圧uxに加算される。それにより、負荷モデル7を用いた負荷電流ixの計算は、負荷における総和電圧に基づいて行われる。
図8には、従来方式に基づいて、すなわち電流ギャップを考慮しないで、負荷電流ixを計算したケース(図8a)と、前述してきた監視部9によって計算された補償電圧ucomp,xがいずれにせよ付加的に加えられる同じような負荷モデル7に基づいたケース(図8b)とが示されていている。両方の計算のもとでは、50msの時点から全てのパワースイッチが遮断されている。図8aによる、修正のなされていない計算は、負荷電流ixのエラーを含んだ持続的振動の中で終了しているのに対して、監視部9によって修正された計算は、適正な定常的ゼロ負荷電流ixに結び付いている。
1 制御機器
2 シミュレータ
3 シミュレータ側I/Oインターフェース
4 制御機器側I/Oインターフェース
5 データチャネル
6 電力変換器制御データ
7 電気的負荷モデル
8 電力変換器
9 制御技術的監視部
11 電流ギャップ

Claims (14)

  1. シミュレータ(2)を備えた制御機器(1)のリアルタイム検査のためのコンピュータ実施方法であって、
    前記シミュレータ(2)は、シミュレータ側I/Oインターフェース(3)を含んでおり、
    前記制御機器(1)は、制御機器側I/Oインターフェース(4)を含んでおり、
    前記制御機器(1)と前記シミュレータ(2)とが、少なくとも1つのデータチャネルにより、前記制御機器側I/Oインターフェース(4)と前記シミュレータ側I/Oインターフェース(3)とを介して相互接続されており、
    前記制御機器(1)は、データチャネル(5)を介して前記シミュレータ(2)に電力変換器制御データ(6)を伝送し、
    前記シミュレータ(2)は、前記電力変換器制御データ(6)と電気的負荷モデル(7)とを用いて、電力変換器(8)によって引き起こされる電流ギャップ(11)を考慮しないで、電気的な負荷状態量として負荷電流(ix)と負荷電圧(ux)とを算出し、
    前記電気的な負荷状態量(ix,ux)の少なくとも一部を前記制御機器(1)に伝送する、コンピュータ実施方法において、
    前記シミュレータ(2)上で制御技術的監視部(9)を付加的に実施し、
    前記監視部(9)により、前記電力変換器制御データ(6)の考慮のもとで、監視負荷モデル(10)を用いて少なくとも負荷電流(ix)を負荷状態量として算出し、
    前記監視部(9)により、前記算出された負荷電流(ix)から、前記負荷電流(ix)のゼロ点通過と前記ゼロ点通過に起因する電流ギャップ(11)とを検出し、
    前記監視部(9)により、電流ギャップ(11)が検出された場合に、電気的な補償量(ucomp)を算出し、前記電気的負荷モデル(7)の電気的な負荷に、前記補償量(ucomp)を付加的に加えることで、前記電気的負荷モデル(7)を用いた負荷電流(ix)の算出が、既存の電流ギャップ(11)のもとでも少ないエラーで行えるようにしたことを特徴とするコンピュータ実施方法。
  2. 前記電気的負荷モデル(7)によってモデル化される電気的な負荷は、電気機械、特に整流子機、非同期機、または同期機であり、前記電気機械の1つまたは複数のは、少なくとも1つのRLC回路網、特に少なくとも1つのRL回路網によって数学的にシミュレートされる、
    請求項1記載のコンピュータ実施方法。
  3. 前記監視負荷モデル(10)の計算は、前記電力変換器(8)の外的スイッチング事象によって同期される監視時間間隔の中で行われ、特に前記電力変換器制御データ(6)の評価によって求められる、
    請求項1または2記載のコンピュータ実施方法。
  4. 前記監視負荷モデル(10)は、算出すべき前記負荷状態量(ix,ux)のための少なくとも1つの陽関数を有している、
    請求項1から3いずれか1項記載のコンピュータ実施方法。
  5. 前記陽関数は、前記監視負荷モデル(10)を形成している、線形微分方程式のための解関数である、
    請求項4記載のコンピュータ実施方法。
  6. 前記監視負荷モデル(10)は、平均値モデルであり、特に前記監視負荷モデル(10)は、数値的に計算される、
    請求項1から3いずれか1項記載のコンピュータ実施方法。
  7. 前記監視負荷モデル(10)の計算は、前記電気的負荷モデル(7)を用いて算出された前記負荷状態量(ix,ux)によって促進される、
    請求項6記載のコンピュータ実施方法。
  8. 前記制御技術的監視部(9)により、算出された前記負荷電流(ix)の正負符号の入れ替えによって前記負荷電流(ix)のゼロ点通過と前記ゼロ点通過に起因する電流ギャップ(11)とを、特に監視時間間隔の、特に前記電力変換器のいずれの素子も相応の電力変換器制御データ(6)によって導通接続されていない監視時間間隔の、始端と終端における前記負荷電流(ix)の値の評価によって検出する、
    請求項1から7いずれか1項記載のコンピュータ実施方法。
  9. 前記負荷電流(ix)のゼロ点通過を有する前記監視時間間隔における電流経過は、線形に近似される、
    請求項8記載のコンピュータ実施方法。
  10. 前記制御技術的監視部(9)により、前記負荷電流(ix)のゼロ点通過と前記ゼロ点通過に起因する電流ギャップ(11)とを検出する際に、電流ギャップ時間間隔(tzero)が算出される、
    請求項1から9いずれか1項記載のコンピュータ実施方法。
  11. 前記制御技術的監視部(9)により、補償量として、補償電圧(ucomp)を算出し、前記補償電圧(ucomp)は、特に前記電流ギャップ時間間隔(tzero)と、前記電力変換器のスイッチング周期期間(TPWM)との比に依存している、
    請求項10記載のコンピュータ実施方法。
  12. 前記電気的負荷モデル(7)において、前記制御技術的監視部(9)によって算出された前記補償電圧(ucomp)が、前記電力変換器によって切り替えられた負荷電圧(ux)に加算され、それによって、前記電気的負荷モデル(7)を用いた負荷電流(ix)の算出が、電気的負荷における電圧総和量
    に基づいて行われる、
    請求項11記載のコンピュータ実施方法。
  13. 前記電気的負荷モデル(7)は、前記シミュレータ(2)のプロセッサを用いて算出され、前記制御技術的監視部(9)は、前記シミュレータ(2)の別のプロセッサを用いて算出され、または前記制御技術的監視部(9)は、前記シミュレータ(2)のFPGAを用いて算出される、
    請求項1から12いずれか1項記載のコンピュータ実施方法。
  14. シミュレータを用いて実行される、請求項1から13いずれか1項記載のコンピュータ実施方法を実行するためのソフトウエア手段を有しているコンピュータプログラムを備えたコンピュータプログラム製品。
JP2015084787A 2014-04-17 2015-04-17 制御機器のリアルタイム検査のためのコンピュータ実施方法 Active JP6444251B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14165123.2 2014-04-17
EP14165123.2A EP2933695B1 (de) 2014-04-17 2014-04-17 Computerimplementiertes Verfahren zum Echtzeittest eines Steuergeräts

Publications (2)

Publication Number Publication Date
JP2015208221A JP2015208221A (ja) 2015-11-19
JP6444251B2 true JP6444251B2 (ja) 2018-12-26

Family

ID=50624416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015084787A Active JP6444251B2 (ja) 2014-04-17 2015-04-17 制御機器のリアルタイム検査のためのコンピュータ実施方法

Country Status (4)

Country Link
US (1) US10620265B2 (ja)
EP (1) EP2933695B1 (ja)
JP (1) JP6444251B2 (ja)
CN (1) CN105005293B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3196714B2 (de) * 2016-01-19 2023-08-23 dSPACE GmbH Simulationsverfahren und simulationsvorrichtung
DE102016105844A1 (de) * 2016-03-31 2017-10-05 Dspace Digital Signal Processing And Control Engineering Gmbh Verfahren zum Testen eines Steuerprogramms eines Steuergeräts in einer Simulationsumgebung auf einem Rechner
DE102018100518A1 (de) * 2018-01-11 2019-07-11 Iav Gmbh Ingenieurgesellschaft Auto Und Verkehr Verfahren und Vorrichtung zur Überwachung einer leistungselektronischen Baugruppe
CN108803564B (zh) * 2018-05-28 2020-08-18 湖北三江航天万峰科技发展有限公司 一种通讯控制设备自动化测试系统与方法
CN110609490B (zh) * 2018-06-15 2022-08-12 中国石油化工股份有限公司 一种变流器机泵模拟控制系统
CN110609489B (zh) * 2018-06-15 2022-08-12 中国石油化工股份有限公司 一种变流器机泵模拟系统
CN110398902B (zh) * 2019-06-19 2021-09-24 上海机电工程研究所 光电信号仿真误差分析方法
CN112462247A (zh) * 2020-11-13 2021-03-09 上海华虹集成电路有限责任公司 一种测量智能卡芯片eeprom擦写电压的方法和电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4500155B2 (ja) 2004-11-17 2010-07-14 トヨタテクニカルディベロップメント株式会社 シミュレーション方法
JP4727291B2 (ja) 2005-05-12 2011-07-20 ディエスピーテクノロジ株式会社 ブロック線図型シミュレーションモデル作成装置、リアルタイムシミュレーション実行装置、及び、ライブラリ
ATE533095T1 (de) * 2006-09-11 2011-11-15 Dspace Gmbh Scheduling-verfahren
JP5216415B2 (ja) 2008-05-21 2013-06-19 ディエスピーテクノロジ株式会社 模擬モータを用いたモータ用コントローラ試験装置
ATE518171T1 (de) * 2008-05-29 2011-08-15 Dspace Gmbh Verfahren und simulator zur echtzeitberechnung der zustandsgrössen eines prozessmodells
DE102011054217A1 (de) * 2011-10-06 2013-04-11 Dspace Digital Signal Processing And Control Engineering Gmbh Verfahren zum Echtzeittest eines Steuergeräts für einen Verbrennungsmotor mit einem Simulator
DE102012211981A1 (de) * 2012-07-10 2014-01-16 Dspace Digital Signal Processing And Control Engineering Gmbh Verfahren und Vorrichtung zum Erstellen und Testen eines Steuergeräteprogramms
US8997034B2 (en) * 2012-07-30 2015-03-31 Synopsys, Inc. Emulation-based functional qualification

Also Published As

Publication number Publication date
JP2015208221A (ja) 2015-11-19
EP2933695B1 (de) 2017-03-01
EP2933695A1 (de) 2015-10-21
US10620265B2 (en) 2020-04-14
CN105005293A (zh) 2015-10-28
US20150301110A1 (en) 2015-10-22
CN105005293B (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
JP6444251B2 (ja) 制御機器のリアルタイム検査のためのコンピュータ実施方法
CN107112941B (zh) 电力转换装置以及使用该电力转换装置的电力转向装置
CN109541337B (zh) 变频器故障检测方法、系统、设备及计算机可读存储介质
JP2007259675A (ja) 電力変換器システム
CN102891503B (zh) 光伏并网逆变器并网启动方法
KR101893174B1 (ko) 인버터의 다중 스위치 개방 고장부 판별 시스템 및 방법
US10438756B2 (en) Method for estimating an electrical operating time of a circuit breaker using current feedback
JPWO2017168522A1 (ja) 電力変換装置
Maamouri et al. Fault diagnosis and fault tolerant control of a three-phase VSI supplying sensorless speed controlled induction motor drive
CN103743966A (zh) 一种电机驱动装置中pwm模块的检测方法和系统
CN105659485A (zh) 整流装置
CN107534397B (zh) 一种igbt参数辨识方法、死区补偿方法及逆变装置
US9401618B2 (en) Control circuit, and power generation device having the same
DE102014105501A1 (de) Computerimplementiertes Verfahren zum Echtzeittest eines Steuergeräts
CN105322863A (zh) 电动机驱动装置
Hofmann et al. Hysteresis-based DIFC in SRM: Eliminating switching harmonics while improving inverter efficiency
CN104167939A (zh) 一种用于调制变流器的方法及装置
JP6340913B2 (ja) 制御装置及び制御方法
US20180019692A1 (en) Method and device for detecting a control method of an inverter
JP2017229198A (ja) 系統連系制御装置
US20160146902A1 (en) System and Method for Detecting Diode Failures
CN106787968B (zh) 抑制母线波动的电气制动控制系统及方法
CN105529951B (zh) 带电流过零区域控制的死区时间可变逆变控制方法及系统
JP6232580B2 (ja) モータ駆動装置
JP6236867B2 (ja) モータ制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180417

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180417

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180611

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181127

R150 Certificate of patent or registration of utility model

Ref document number: 6444251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250