JP6442885B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6442885B2
JP6442885B2 JP2014133010A JP2014133010A JP6442885B2 JP 6442885 B2 JP6442885 B2 JP 6442885B2 JP 2014133010 A JP2014133010 A JP 2014133010A JP 2014133010 A JP2014133010 A JP 2014133010A JP 6442885 B2 JP6442885 B2 JP 6442885B2
Authority
JP
Japan
Prior art keywords
delay control
unit delay
display device
emitting elements
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014133010A
Other languages
English (en)
Other versions
JP2016012017A (ja
Inventor
松本 誠
誠 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2014133010A priority Critical patent/JP6442885B2/ja
Priority to US14/751,139 priority patent/US9728120B2/en
Publication of JP2016012017A publication Critical patent/JP2016012017A/ja
Application granted granted Critical
Publication of JP6442885B2 publication Critical patent/JP6442885B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/025Reduction of instantaneous peaks of current

Description

表示装置に関する。
複数のLED(発光素子)が同一のタイミングで一斉に駆動されると、急激な電流変動の影響で電源の出力電圧が一時的に低下し、これが再び安定するまでLED(発光素子)を所定の輝度で点灯させることができなくなるという問題がある。そこで、従来、複数のLED(発光素子)を順に駆動(遅延時間を設けて駆動)するLED駆動装置(表示装置)が提案された(特許文献1参照)。
特開2008−91311号公報
しかしながら、複数のLED(発光素子)を順に駆動(遅延時間を設けて駆動)するLED駆動装置(表示装置)では、新たな負荷が断続的に発生して電源の出力電圧が安定しないため、複数のLED(発光素子)に様々な電圧が供給されてしまう。このため、上記従来のLED駆動装置(表示装置)では、複数のLED(発光素子)の間において輝度に違いが生じるという問題があった。
上記課題は、次の手段により解決される。
複数の発光素子と、前記複数の発光素子の一端に接続された1本以上の共通ラインと、前記複数の発光素子に電圧を供給する電源と、前記複数の発光素子の他端に接続された複数の駆動ラインと、前記複数の発光素子の点灯可能期間を単位遅延制御区間内において遅延制御する制御部と、を備えた表示装置であって、一の単位遅延制御区間内における点灯可能期間の遅延順は、他のいずれかの単位遅延制御区間における遅延順と異なることを特徴とする表示装置。
上記の表示装置によれば、複数の発光素子を、みかけ上、均一の輝度で点灯させることが可能になる。特に、過渡応答回復時間以下の遅延時間で遅延制御を行う場合には、従来であれば、複数の発光素子の間における輝度の違いが相当に目立ってしまうが、上記の表示装置によれば、複数の単位遅延制御区間全体を通してみたときに、複数の発光素子の間における輝度の違いが分からなくなる(あるいは、分かりはするが目立たなくなる)。
実施形態1に係る表示装置の回路図である。 実施形態1に係る表示装置の表示面の一例を示す図である。 一連の表示の一例を示す図である。 実施形態1に係る表示装置の第1動作例を説明するタイミングチャートである。 実施形態1に係る表示装置の第2動作例を説明するタイミングチャートである。 図3Aの続きである。 実施形態1に係る表示装置の第3動作例を説明するタイミングチャートである。 実施形態1に係る表示装置の第4動作例を説明するタイミングチャートである。
[実施形態1に係る表示装置]
図1Aは実施形態1に係る表示装置の回路図である。図1Aに示すように、実施形態1に係る表示装置1は、複数のLED1〜18と、複数のLED1〜18の一端に接続された3本の共通ラインCOM1〜3と、複数のLED1〜18に電圧を供給する電源Vと、複数のLED1〜18の他端に接続された複数の駆動ラインSEG1〜6と、複数のLED1〜18の点灯可能期間を単位遅延制御区間内において遅延制御する制御部CNTL2と、を備えた表示装置であって、一の単位遅延制御区間内における点灯可能期間の遅延順は、他のいずれかの単位遅延制御区間における遅延順と異なる表示装置である。
図1Bは実施形態1に係る表示装置の表示面の一例を示す図である。図1Bに示すように、実施形態1に係る表示装置1の表示面は18個の区画を用いて3行×6列のマトリクス状に構成されている。複数のLED1〜18は18個の区画の各々に割り当てられており、例えば、LED10の点灯期間中はLED10が割り当てられている区画(例:2行4列に位置する区画)が点灯し、LED14の点灯期間中はLED14が割り当てられている区画(例:3行2列に位置する区画)が点灯する。
図1Cは一連の表示の一例を示す図である。図1Cに示すように、実施形態1に係る表示装置1は、複数のLED1〜18を点灯させたり消灯させたりすることにより、図1Bに示した表示面上に「HOLD」という一連の表示を表示する。具体的には、図1Bに示した表示面上に、「H」、「O」、「L」、及び「D」の文字を「H」→「O」→「L」→「D」の順に表示させる。従来のLED駆動装置(表示装置)で「HOLD」という一連の表示を表示させると、例えば、「H」の文字における横棒の部分と縦棒の部分とにおいて輝度に違いが生じたり、「O」の文字における右側の部分と左側の部分とにおいて輝度に違いが生じたり、「L」の文字における横棒の部分と縦棒の部分とにおいて輝度に違いが生じたり、「D」の文字における右側の部分と左側の部分とにおいて輝度に違いが生じたりするが、実施形態1に係る表示装置1によれば、「H」、「O」、「L」、及び「D」の各文字を、みかけ上、均一の輝度で表示させることが可能となる。なお、「HOLD」は一連の表示の一例である。
以下、より詳細に説明する。
(複数のLED1〜18)
複数の発光素子としては、例えば図1Aに示した複数のLED1〜18を用いることができる。LEDとは発光ダイオード(Light Emitting Diode)の略である。
(共通ラインCOM1〜3)
共通ラインCOM1〜3は、複数のLED1〜18の一端に接続される。複数のLED1〜18は、図1Aに示すようにアノードコモンで共通ラインCOM1〜3に接続されてもよいし、カソードコモンで共通ラインCOM1〜3に接続されてもよい。共通ラインCOM1〜3には銅箔など(例:プリント配線基板の配線の一部)を用いる。共通ラインCOM1〜3は、プリント配線基板などにおいて、線状、面状(例:四角状、円状)などの様々な形状に形成することができる。「ライン」としたのは、プリント配線基板などに形成される共通ラインCOM1〜3の実際の形状を線状に限定する趣旨ではなく、単に回路図において共通ラインCOM1〜3を模式化した場合にこれを線で表示可能であるからに過ぎない。共通ラインCOM1〜3の各々は、途中で枝分かれ(分岐)していてもよい。なお、本実施形態では共通ラインの数を3本としているが、共通ラインの数は1本以上であればよい。
(電源V)
電源Vは、複数のLED1〜18に電圧を供給する。電源Vは、共通ラインの数が2本以上である場合、共通ラインCOM1〜3ごとに設けられてもよいが、図1に示すように2本以上の共通ラインCOM1〜3で共有されてもよい。電源Vが2本以上の共通ラインCOM1〜3で共有される場合、電源Vの電圧は、各共通ラインCOM1〜3に常時印加されてもよいし(スタティック制御方式)、時分割で印加されてもよい(ダイナミック制御方式、後述の図2から図5を参照)。2本以上の共通ラインに時分割で電圧を印加する場合は、例えば、後述する図2から図5に示すように、各共通ラインに、演算部P1とスイッチSW11〜13を備える制御部CNTL1を設け、制御部CNTL1の演算部P1によりスイッチSW11〜13を時分割でオンオフする。電源Vには、例えばシリーズ方式やスイッチング方式などの直流の定電圧源を用いることができる。制御部CNTL1の演算部P1としては、FPGA(Field Programmable Gate Array)、マイコン、あるいはこれらを組み合わせたものを用いることができる。また、制御部CNTL1のスイッチSW11〜13としては、Pチャネル型FET(Field Effect Transistor:電界効果トランジスタ)やPNPトランジスタを用いることができる。
(複数の駆動ラインSEG1〜6)
複数の駆動ラインSEG1〜6は、複数のLED1〜18の他端に接続される。駆動ラインSEG1〜6には銅箔など(例:プリント配線基板の配線の一部)を用いる。
(制御部CNTL2)
制御部CNTL2は、複数のLED1〜18の点灯可能期間を単位遅延制御区間内において遅延制御する。制御部CNTL2は演算部P2とスイッチSW21〜26とを備えており、スイッチSW21〜26は複数の駆動ラインSEG1〜6の各々に接続されている。遅延制御は、制御部CNTL2の演算部P2によるタイミング制御であり、制御部CNTL2は、あるLEDを点灯させる場合、遅延制御(タイミング制御)により割り当てられた当該LEDの点灯可能期間において、当該LEDに対して実際に通電し、当該LEDを点灯させる。なお、後述のとおり、制御部CNTL2は、点灯対象であるLEDに対して点灯可能期間(図2から図5で実線及びハッチングで示した期間)を割り当てるのみならず、点灯対象ではないLEDに対しても点灯可能期間(図2から図5で破線で示した期間)を割り当てて、遅延制御(タイミング制御)を行うことができる。
“点灯可能期間”
点灯可能期間とは、LEDを点灯させることが可能な期間をいう。本実施形態においては、制御部CNTL2がスイッチSW21〜26をオンにすることが可能な期間が点灯可能期間に該当し、より具体的には、制御部CNTL2がスイッチSW21をオンすることが可能な期間がLED1、7、13の点灯可能期間に該当し、制御部CNTL2がスイッチSW22をオンすることが可能な期間がLED2、8、14の点灯可能期間に該当し、制御部CNTL2がスイッチSW23をオンすることが可能な期間がLED3、9、15の点灯可能期間に該当し、制御部CNTL2がスイッチSW24をオンすることが可能な期間がLED4、10、16の点灯可能期間に該当し、制御部CNTL2がスイッチSW25をオンすることが可能な期間がLED5、11、17の点灯可能期間に該当し、制御部CNTL2がスイッチSW26をオンすることが可能な期間がLED6、12、18の点灯可能期間に該当するが、これは一例である。なお、例えば図2〜図5に示すように、オンとは信号が立ち上がっている状態をいい、オフとは信号が立ち上がっていない状態をいう。
前述のとおり、制御部CNTL2は、点灯対象であるLEDに対して点灯可能期間(図2から図5で実線及びハッチングで示した期間)を割り当てるのみならず、点灯対象ではないLEDに対しても点灯可能期間(図2から図5で破線で示した期間)を割り当てて、遅延制御(タイミング制御)を行うことができる。この場合、点灯対象であるLEDはその点灯可能期間(図2から図5の実線及びハッチングで示した期間)において通電されるが、点灯対象ではないLEDはその点灯可能期間(図2から図5の破線で示した期間)において通電されない。このように2種類の点灯可能期間をともに遅延制御の対象にすれば、遅延制御を行うにあたり、点灯対象であるLEDと点灯対象でないLEDとを区別する必要がなくなり、制御を簡素化することができる。なお、制御部CNTL2は、点灯対象であるLEDに対してのみ点灯可能期間(図2から図5で実線及びハッチングで示した期間)を割り当てて遅延制御(タイミング制御)を行うことができる。この場合は、複数のLED1〜18の輝度の違いを均一化するのにかかる時間を短縮することができる。
点灯可能期間は、単位遅延制御区間より短い。一の単位遅延制御区間内における点灯可能期間の長さは、他のすべての単位遅延制御区間における点灯可能期間と同じであってもよいし、他のいずれかの単位遅延制御区間における点灯可能期間と異なっていてもよい。なお、一の単位遅延制御区間内における点灯可能期間の長さ他のいずれかの単位遅延制御区間における点灯可能期間の長さと異ならしめることにより、点灯可能期間を変調(階調重み付け)することができる。
“点灯期間”
点灯期間とは、点灯可能期間内においてLEDが実際に点灯している期間をいい、例えば、点灯可能期間の開始から通電をし始める場合は、点灯可能期間の開始から点灯可能期間の範囲内で通電を終えるまでの時間をいう。前述した点灯可能期間の変調(階調重み付け)や点灯期間のPWM制御(Pulse Width Modulation)により、LED1〜18の点灯に明暗をつけることが可能となる。
“単位遅延制御区間”
単位遅延制御区間は遅延制御の単位となる区間であり、一連の表示(例:「HOLD」)は複数の単位遅延制御区間により構成される。一連の表示の内容は特に限定されない。例えば、一連の表示はそれ自体が言語として意味をなすものであってもよいし、意味をなさないものであってもよい。また、一連の表示を構成する文字や記号の数は限定されない(本実施形態では「HOLD」という4文字から構成される形態を説明するが、前述のとおりこれは一例である)。一連の表示を構成する単位遅延制御区間の数は特に限定されず、例えば、一連の表示「HOLD」における「H」に2つ以上の単位遅延制御区間を割り当ててもよい。一連の表示を構成する複数の単位遅延制御区間は、その長さが互いに同じであってもよいし、異なっていてもよい。表示装置1は、一連の表示を表示し終えた場合、同じ一連の表示を繰り返し表示してもよいし、他の一連の表示を表示してもよいし、動作を終了してもよい。
遅延時間の長さは特に限定されない。遅延時間とは、一の点灯可能期間の開始時刻とこれに続く他の点灯可能期間の開始時刻との時間差をいい、電源Vの過渡応答回復時間とは、電源Vの負荷状態が急変した場合に、電源Vの出力電圧が所定の値に回復するまでの時間をいう。
ただし、遅延時間は電源Vの過渡応答回復時間以下であることが特に好ましい。過渡応答回復時間以下の遅延時間で遅延制御を行えば、LED1〜18の遅延時間が短くなるためLED1〜18の点灯可能期間が長くなり(後述する「遅延時間が短くなればLEDの点灯可能期間が長くなる理由」を参照)、LED1〜18を高輝度で点灯させることが可能となるためである。
(遅延時間が短くなればLEDの点灯可能期間が長くなる理由)
一例を挙げて説明すると、例えば、単位遅延制御区間が400nsである場合、10nsの遅延時間で18個のLEDすべてに対して点灯可能期間を割り当てようとすると、18番目の点灯可能期間の長さは最大で230ns(230ns=400ns−10ns×17)となる。しかしながら、遅延時間を20nsにすると、18番目の点灯可能期間の長さは最大で60ns(60ns=400ns−20ns×17)となる。この例から分かるように、本実施形態においては、遅延時間が短くなればLEDの点灯可能期間が長くなる。なお、遅延制御が行なわれない場合は遅延時間が0nsとなり、上記の具体例でいうと18番目の点灯可能期間の長さは最大で400ns(400ns=400ns−0ns×17)となる。
一の単位遅延制御区間内における点灯可能期間の遅延順は、他のいずれかの単位遅延制御区間における遅延順と異なる。これにより、複数のLED1〜18に供給される電圧を複数の単位遅延制御区間を通して均一化することが可能となる。特に、過渡応答回復時間以下の遅延時間で遅延制御を行うと、所定の値以下の様々な出力電圧が各LED1〜18に供給されることになるため、従来であれば、LED1〜18の間における輝度の違いが目立ってしまうが、上記のようにして遅延順を異ならしめれば、複数の単位遅延制御区間全体を通してみたときに、LED1〜18間における電圧の違いが低減され、LED1〜18の間における輝度の違いが分からなくなる(あるいは、分かりはするが、目立たなくなる)。一例を挙げて説明すると、例えば3つの発光素子A、B、Cを10nsの遅延時間で遅延制御する表示装置では、1つ目の発光素子Aが0nsのときに点灯し、2つ目の発光素子Bが10nsのときに点灯し、3つ目の発光素子Cは20nsのときに点灯することになることになるが、過渡応答回復時間が20nsであると、1つ目の発光素子Aへの電圧供給開始と同時に電源Vの出力電圧が低下し、出力電圧はそこから20ns間は元の値に回復しないことになる。したがって、1つ目の発光素子Aと2つ目の発光素子Bには所定の値の出力電圧を供給できなくなるが、上記したように遅延順を異ならしめれば、例えば、1回目の単位遅延制御区間ではA→B→Cの遅延順とされ、2回目の単位遅延制御区間ではB→C→Aの遅延順とされ、3回目の単位遅延制御区間ではC→A→Bの遅延順とされるため、3回の単位遅延制御区間全体を通してみたときに、3つの発光素子A、B、Cは平等に取り扱われるようになり、3つの発光素子A、B、Cには同等の出力電圧が供給されることになる。
制御部CNTL2の演算部P2としては、FPGA(Field Programmable Gate Array)、マイコン、あるいはこれらを組み合わせたものを用いることができる。また、制御部CNTL2のスイッチSW21〜26としてはNPNトランジスタやNチャネル型FET(Field Effect Transistor:電界効果トランジスタ)などを用いることができる。
以上説明したように、実施形態1に係る表示装置1によれば、複数のLED1〜18に供給される電圧を複数の単位遅延制御区間を通して均一化することが可能となる。したがって、複数のLED1〜18を、みかけ上、均一の輝度で点灯させることが可能となる。特に、過渡応答回復時間以下の遅延時間で遅延制御を行う場合には、従来であれば、LED1〜18の間における輝度の違いが相当に目立ってしまうが、実施形態1に係る表示装置1によれば、複数の単位遅延制御区間全体を通してみたときに、LED1〜18の間における電圧の違いが低減され、LED1〜18の間における輝度の違いが分からなくなる(あるいは、分かりはするが目立たなくなる)。
[第1動作例]
図2は、実施形態1に係る表示装置1の第1動作例を説明するタイミングチャートである。第1動作例では、「H」、「O」、「L」、「D」の4文字が「H」→「O」→「L」→「D」の順で表示されるものとする。なお、説明が冗長にならないよう、図2においては、「H」→「O」→「L」→「D」のうちの「H」→「O」のみを図示しているが(単位遅延制御区間D1〜12:文字「H」、単位遅延制御区間D13〜24:文字「O」)、「L」、「D」についても「H」、「O」と同様に遅延制御することができる。
点灯可能期間の遅延順は、点灯対象ではないLED1、6、7、12、13、18の点灯可能期間(SW21、SW26)を除き、単位遅延制御区間D1〜12と単位遅延制御区間D13〜24とにおいてそれぞれ変更される。すなわち、単位遅延制御区間D1〜D3では点灯可能期間(SW22)→点灯可能期間(SW23)→点灯可能期間(SW24)→点灯可能期間(SW25)の順で遅延制御が行なわれ、単位遅延制御区間D4〜D6では点灯可能期間(SW23)→点灯可能期間(SW24)→点灯可能期間(SW25)→点灯可能期間(SW22)の順で遅延制御が行なわれ、単位遅延制御区間D7〜D9では点灯可能期間(SW24)→点灯可能期間(SW25)→点灯可能期間(SW22)→点灯可能期間(SW23)の順で遅延制御が行なわれ、単位遅延制御区間D10〜D12では点灯可能期間(SW25)→点灯可能期間(SW22)→点灯可能期間(SW23)→点灯可能期間(SW24)の順で遅延制御が行なわれる。また、単位遅延制御区間D13〜15では点灯可能期間(SW25)→点灯可能期間(SW24)→点灯可能期間(SW23)→点灯可能期間(SW22)の順で遅延制御が行なわれ、単位遅延制御区間D16〜18では点灯可能期間(SW24)→点灯可能期間(SW23)→点灯可能期間(SW22)→点灯可能期間(SW25)の順で遅延制御が行なわれ、単位遅延制御区間D19〜21では点灯可能期間(SW23)→点灯可能期間(SW22)→点灯可能期間(SW25)→点灯可能期間(SW24)の順で遅延制御が行なわれ、単位遅延制御区間D22〜24では点灯可能期間(SW22)→点灯可能期間(SW25)→点灯可能期間(SW24)→点灯可能期間(SW23)の順で遅延制御が行なわれる。遅延順は、文字「H」を表示する単位遅延制御区間D1〜12と文字「O」を表示する単位遅延制御区間D13〜24とにおいて同じように変更されてもよいが、図2に示すように異なるように変更されてもよい。
以上説明した第1動作例によれば、複数のLED1〜18を、みかけ上、均一の輝度で点灯させることが可能となる。
[第2動作例]
図3Aは実施形態1に係る表示装置1の第2動作例を説明するタイミングチャートであり、図3Bは図3Aの続きである。第2動作例では、「H」、「O」、「L」、「D」の4文字が「H」→「O」→「L」→「D」の順で表示されるものとする。なお、説明が冗長にならないよう、図3A、図3Bにおいては、「H」→「O」→「L」→「D」のうちの「H」→「O」のみを図示しているが(単位遅延制御区間D1〜24:文字「H」、単位遅延制御区間D25〜48:文字「O」)、「L」、「D」についても「H」、「」と同様に遅延制御することができる。
第2動作例では、第1動作例とは異なり、単位遅延制御区間が1つの共通ラインに対して2回以上続く。例えば、第1動作例では、単位遅延制御区間D1でSW11がオンになり共通ラインCOM1に電圧が印加され、単位遅延制御区間D2でSW12がオンになり共通ラインCOM2に電圧が印加され、単位遅延制御区間D3でSW13がオンになり共通ラインCOM3に電圧が印加されるが、第2動作例では、2つの単位遅延制御区間D1〜D2でSW11がオンになり共通ラインCOM1に電圧が印加され、2つの単位遅延制御区間D3〜D4でSW12がオンになり共通ラインCOM2に電圧が印加され、2つの単位遅延制御区間D5〜D6でSW13がオンになり共通ラインCOM3に電圧が印加される。
点灯可能期間の長さや単位遅延制御区間の長さは同一であってもよいし、同一でなくてもよい。なお、図3Aにおいては、点灯可能期間の長さが異なる場合(単位遅延制御区間D1、D2を参照)と、単位遅延制御区間の長さが異なる場合(単位遅延制御区間D1、D2を参照)と、の一例を示したが、第2動作例はこれに限定されるものではない。図3Bに示したように、第2動作例においても、点灯可能期間の長さや単位遅延制御区間の長さを同一にすることができる。
点灯可能期間の遅延順は、点灯対象ではないLED1、6、7、12、13、18の点灯可能期間(SW21、SW26)を除き、単位遅延制御区間D1〜24と単位遅延制御区間D25〜48とにおいてそれぞれ変更される。具体的に説明すると、単位遅延制御区間D1〜D6では点灯可能期間(SW22)→点灯可能期間(SW23)→点灯可能期間(SW24)→点灯可能期間(SW25)の遅延順で遅延制御され、単位遅延制御区間D7〜D12では点灯可能期間(SW23)→点灯可能期間(SW24)→点灯可能期間(SW25)→点灯可能期間(SW22)の遅延順で遅延制御され、単位遅延制御区間D13〜D18では点灯可能期間(SW24)→点灯可能期間(SW25)→点灯可能期間(SW22)→点灯可能期間(SW23)の遅延順で遅延制御され、単位遅延制御区間D19〜D24では点灯可能期間(SW25)→点灯可能期間(SW22)→点灯可能期間(SW23)→点灯可能期間(SW24)の遅延順で遅延制御される。
以上説明した第2動作例によっても、第1動作例と同様に、複数のLED1〜18を、みかけ上、均一の輝度で点灯させることが可能となる。
[第3動作例]
図4は、実施形態1に係る表示装置1の第3動作例を説明するタイミングチャートである。第3動作例では、「H」、「O」、「L」、「D」の4文字が「H」→「O」→「L」→「D」の順で表示されるものとする。なお、説明が冗長にならないよう、図4においては、「H」→「O」→「L」→「D」のうちの「O」→「L」のみを図示しているが(単位遅延制御区間D1〜9:文字「O」、単位遅延制御区間D10〜18:文字「L」)、「H」、「D」についても「O」、「L」と同様に遅延制御することができる。
第3動作例では、個々の発光素子が異なる遅延時間で点灯する第1動作例とは異なり、2つ以上の発光素子の組み合わせからなるグループが設定され、同一のグループに属する2つ以上の発光素子は同じ遅延時間で遅延制御される。具体的に説明すると、文字「O」が表示される単位遅延制御区間D1〜9においては、LED1、7、13(SW21)とLED2、8、14(SW22)がグループAに属するものとされ、LED3、9、15(SW23)とLED4、10、16(SW24)がグループBに属するものとされ、LED5、11、17(SW25)とLED6、12、18(SW26)がグループCに属するものとされる。そして、単位遅延制御区間D1〜3ではグループA(SW21、SW22)→グループB(SW23、SW24)→グループC(SW25、SW26)の順で遅延制御され、単位遅延制御区間D4〜6ではグループB(SW23、SW24)→グループC(SW25、SW26)→グループA(SW21、SW22)の順で遅延制御され、単位遅延制御区間D7〜9ではグループC(SW25、SW26)→グループA(SW21、SW22)→グループB(SW23、SW24)の順で遅延制御される。また、文字「L」が表示される単位遅延制御区間D10〜18においては、LED1、7、13(SW21)とLED4、10、16(SW24)がグループAに属するものとされ、LED2、8、14(SW22)とLED5、11、17(SW25)がグループBに属するものとされ、LED3、9、15(SW23)とLED6、12、18(SW26)がグループCに属するものとされる。そして、単位遅延制御区間D10〜12ではグループA(SW21、SW24)→グループB(SW22、SW25)→グループC(SW23、SW26)の順で遅延制御され、単位遅延制御区間D13〜15ではグループB(SW22、SW25)→グループC(SW23、SW26)→グループA(SW21、SW24)の順で遅延制御され、単位遅延制御区間D16〜18ではグループC(SW23、SW26)→グループA(SW21、SW24)→グループB(SW22、SW25)の順で遅延制御される。
以上説明した第3動作例によっても、第1動作例と同様に、複数のLED1〜18を、みかけ上、均一の輝度で点灯させることが可能となる。
[第4動作例]
図5は、実施形態1に係る表示装置1の第4動作例を説明するタイミングチャートである。第4動作例では、「H」、「O」、「L」、「D」の4文字が「H」→「O」→「L」→「D」の順で表示されるものとする。なお、説明が冗長にならないよう、図5においては、「H」→「O」→「L」→「D」のうちの「L」→「D」のみを図示しているが(単位遅延制御区間D1〜6:文字「L」、単位遅延制御区間D7〜24:文字「D」)、「H」、「O」についても「L」、「D」と同様に遅延制御することができる。
第4動作例では、一連の表示を構成する単位遅延制御区間の数がnの階乗(nはLEDの数あるいはグループの数)より少ない第3動作例とは異なり、一連の表示を構成する単位遅延制御区間の数がnの階乗(nはLEDの数あるいはグループの数)に等しく、且つ遅延順が単位遅延制御区間ごとに異なる。
具体的に説明すると、文字「L」が表示される単位遅延制御区間D1〜6においては、LED1、7、13(SW21)とLED2、8、14(SW22)とLED3、9、15(SW23)がグループAに属するものとされ、LED4、10、16(SW24)とLED5、11、17(SW25)とLED6、12、18(SW26)がグループBに属するものとされる。そして、単位遅延制御区間D1〜3ではグループA(SW21、SW22、SW23)→グループB(SW24、SW25、SW26)の順で遅延制御され、単位遅延制御区間D4〜6ではグループB(SW24、SW25、SW26)→グループA(SW21、SW22、SW23)の順で遅延制御される。また、文字「D」が表示される単位遅延制御区間D7〜24においては、LED1、7、13(SW21)とLED2、8、14(SW22)がグループAに属するものとされ、LED3、9、15(SW23)とLED4、10、16(SW24)がグループBに属するものとされ、LED5、11、17(SW25)とLED6、12、18(SW26)がグループCに属するものとされる。そして、単位遅延制御区間D7〜9ではグループA(SW21、SW22)→グループB(SW23、SW24)→グループC(SW25、SW26)の順で遅延制御され、単位遅延制御区間D10〜12ではグループA(SW21、SW22)→グループC(SW25、SW26)→グループB(SW23、SW24)の順で遅延制御され、単位遅延制御区間D13〜15ではグループB(SW23、SW24)→グループC(SW25、SW26)→グループA(SW21、SW22)の順で遅延制御され、単位遅延制御区間D16〜18ではグループB(SW23、SW24)→グループA(SW21、SW22)→グループC(SW25、SW26)の順で遅延制御され、単位遅延制御区間D19〜21ではグループC(SW25、SW26)→グループA(SW21、SW22)→グループB(SW23、SW24)の順で遅延制御され、単位遅延制御区間D22〜24ではグループC(SW25、SW26)→グループB(SW23、SW24)→グループA(SW21、SW22)の順で遅延制御される。
以上説明した第4動作例によっても、第3動作例と同様に、複数のLED1〜18を、みかけ上、均一の輝度で点灯させることが可能となる。
第1動作例から第3動作例のように、一連の表示を構成する単位遅延制御区間の数がnの階乗(nはLEDの数あるいはグループの数)より少ない場合は、複数のLEDの輝度の違いを均一化するのにかかる時間を短縮することができる。他方、第4動作例のように、一連の表示を構成する単位遅延制御区間の数がnの階乗(nはLEDの数あるいはグループの数)に等しく、遅延順が単位遅延制御区間ごとに異なる場合には、たとえLEDに流れる電流がLED間で大きく異なっていたとしても、複数のLEDに供給される電圧が複数の単位遅延制御区間を通したときにほぼ同一になる。
次に、実施例1に係る表示装置について説明する。
実施例1に係る表示装置では、1728個のLED(Red、Green、Blueからなる3種類の素子が含まれる。)を縦横4mm間隔で配置した。また、各LEDのアノードに接続された24本の共通ラインを横方向に配置するとともに、各LEDのカソードに接続された216本(72本×3色)の駆動ラインを縦方向に配置した。
電源には直流5Vの定電圧源を用い、各共通ラインに時分割で電圧を印加する制御部にはFPGAと5Vで動作するPチャネル型FETとを備えるソースドライバを用い、駆動ラインから電流を引き込む制御部にはFPGAと15mA程度に設定した定電流駆動のNPNトランジスタとを備えるシンクドライバを用いた。
実施例1に係る表示装置を、1/24のDuty比でダイナミック駆動させ、各共通ラインにソースドライバが電圧を印加する期間を単位遅延制御区間にするとともに、各単位遅延制御区間の長さを33.4usとし、各単位遅延制御区間の間の長さを10usとした。
また、複数のLEDが、みかけ上、均一の輝度で点灯していることを確認しやすいように、あえてマトリクス状に配置された1728個のLEDを全て暗い点滅とし、5つのグループに分けて遅延順を異ならせた。すなわち、シンクドライバが電流を引き込む点灯期間を全て同じ41.2nsとし、遅延時間はそれぞれ16.7nsとした。
共通ライン1から24までの単位遅延制御区間を1サイクルとし、1つの共通ライン上のLEDを表示面視で左から16個、16個、16個、16個、8個で5つのグループに分け、1サイクル目の単位遅延制御区間における遅延順をグループ1→グループ2→グループ3→グループ4→グループ5とし、2サイクル目の単位遅延制御区間における遅延順をグループ2→グループ3→グループ4→グループ5→グループ1とし、3サイクル目の単位遅延制御区間における遅延順をグループ3→グループ4→グループ5→グループ1→グループ2とし、4サイクル目の単位遅延制御区間における遅延順をグループ4→グループ5→グループ1→グループ2→グループ3とし、5サイクル目の単位遅延制御区間における遅延順をグループ5→グループ1→グループ2→グループ3→グループ4とし、以降1〜5サイクル目までの表示(一連の表示の一例)を繰り返した。
このような表示装置について、暗室にて目視により確認したところ、複数のLEDの間における輝度の違いが均一化されており、面全体で均一な表示ができていた。したがって、実施例1に係る表示装置は、品質の高い表示装置であると評価することができる。
[比較例1]
次に、比較例1に係る表示装置について検討する。
比較例1に係る表示装置として、実施例1に係る表示装置と基本的には同じ構成を有しているが、遅延順が、グループ1→グループ2→グループ3→グループ4→グループ5で固定されており、単位遅延制御区間ごとに異ならない表示装置を用いる。比較例1に係る表示装置においては、複数の単位遅延制御区間を通して見ても複数のLEDの間における輝度の違いは均一化されておらず、表示面視で、左からグループ1のエリア24×16個、グループ2のエリア24×16個、グループ3のエリア24×16個、グループ4のエリア24×16個、グループ5のエリア24×8個のグループ間で、グラデーションがかかったように明るさが異なっていた(グループ1からグループ5にかけて明るくなる)。
このように、比較例1に係る表示装置は、複数のLEDの間における輝度の違いが均一化されておらず、面全体で均一な表示ができていないので、品質の悪い表示装置であると評価することができる。
[比較例2]
次に、比較例2に係る表示装置について検討する。
比較例2に係る表示装置として、実施例1に係る表示装置と基本的には同じ構成を有しているが、遅延順が、グループ5→グループ4→グループ3→グループ2→グループ1で固定されており、単位遅延制御区間ごとに異ならない表示装置を用いる。比較例2に係る表示装置においては、複数の単位遅延制御区間を通して見ても複数のLEDの間における輝度の違いは均一化されておらず、表示面視で、左からグループ1のエリア24×16個、グループ2のエリア24×16個、グループ3のエリア24×16個、グループ4のエリア24×16個、グループ5のエリア24×8個のグループ間で、グラデーションがかかったように明るさが異なっていた(グループ1からグループ5にかけて暗くなる)。
このように、比較例2に係る表示装置は、複数のLEDの間における輝度の違いが均一化されておらず、面全体で均一な表示ができていないので、品質の悪い表示装置であると評価することができる。
以上、実施形態及び実施例について説明したが、これらの説明は、一例に関するものであり、特許請求の範囲に記載した構成を何ら限定するものではない。
1 表示装置
LED1〜18 発光素子
COM1〜3 共通ライン
SEG1〜6 駆動ライン
V 電源
CNTL1 制御部
CNTL2 制御部
P1 演算部
P2 演算部
SW11〜13 スイッチ
SW21〜26 スイッ

Claims (10)

  1. 複数の発光素子と、前記複数の発光素子の一端に接続された1本以上の共通ラインと、前記複数の発光素子に電圧を供給する電源と、前記複数の発光素子の他端に接続された複数の駆動ラインと、一の前記共通ラインに接続されている前記発光素子の点灯可能期間を複数の単位遅延制御区間各々において遅延制御する制御部と、を備えた表示装置であって、
    一の単位遅延制御区間内における点灯可能期間の遅延順は、他のいずれかの単位遅延制御区間における遅延順と異なり、前記複数の単位遅延制御区間全体を通してみたときに、前記複数の発光素子に同等の出力電圧を供給することを特徴とする表示装置。
  2. 前記共通ラインの数が2本以上であり、
    前記電源の電圧は各共通ラインに時分割で印加されることを特徴とする請求項1に記載の表示装置。
  3. 前記単位遅延制御区間が1つの共通ラインに対して2回以上続くことを特徴とする請求項2に記載の表示装置。
  4. 複数の発光素子と、前記複数の発光素子の一端に接続された複数の共通ラインと、前記複数の共通ラインに時分割で電圧を印加する電源と、前記複数の発光素子の他端に接続された複数の駆動ラインと、一の前記共通ラインに接続されている前記発光素子の点灯可能期間を含む、前記複数の発光素子すべての点灯可能期間を複数の単位遅延制御区間各々において遅延制御する制御部と、を備えた表示装置であって、
    一の単位遅延制御区間内における点灯可能期間の遅延順は、他のいずれかの単位遅延制御区間における遅延順と異なり、前記複数の単位遅延制御区間全体を通してみたときに、前記複数の発光素子に同等の出力電圧を供給することを特徴とする表示装置。
  5. 前記複数の単位遅延制御区間の数がnの階乗(前記nは1つの前記単位遅延制御区間内で遅延制御される前記発光素子の数)より少ないことを特徴とする請求項1から4のいずれか1項に記載の表示装置。
  6. 前記複数の単位遅延制御区間の数がnの階乗(前記nは1つの前記単位遅延制御区間内で遅延制御される前記発光素子の数)に等しく、
    前記遅延順が前記単位遅延制御区間ごとに異なることを特徴とする請求項1から4のいずれか1項に記載の表示装置。
  7. 2つ以上の前記発光素子の組み合わせからなるグループが設定され、
    同一の前記グループに属する2つ以上の前記発光素子は同じ遅延時間で遅延制御されることを特徴とする請求項1から4のいずれか1項に記載の表示装置。
  8. 前記複数の単位遅延制御区間の数がnの階乗(前記nは1つの前記単位遅延制御区間内で遅延制御される前記グループの数)より少ないことを特徴とする請求項7に記載の表示装置。
  9. 前記複数の単位遅延制御区間の数がnの階乗(前記nは1つの前記単位遅延制御区間内で遅延制御される前記グループの数)に等しく、
    前記遅延順が前記単位遅延制御区間ごとに異なることを特徴とする請求項7に記載の表示装置。
  10. 一の前記点灯可能期間の開始時刻とこれに続く他の前記点灯可能期間の開始時刻との時間差である遅延時間は、前記電源の過渡応答回復時間以下である請求項1から9のいずれか1項に記載の表示装置。
JP2014133010A 2014-06-27 2014-06-27 表示装置 Active JP6442885B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014133010A JP6442885B2 (ja) 2014-06-27 2014-06-27 表示装置
US14/751,139 US9728120B2 (en) 2014-06-27 2015-06-26 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014133010A JP6442885B2 (ja) 2014-06-27 2014-06-27 表示装置

Publications (2)

Publication Number Publication Date
JP2016012017A JP2016012017A (ja) 2016-01-21
JP6442885B2 true JP6442885B2 (ja) 2018-12-26

Family

ID=54931194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014133010A Active JP6442885B2 (ja) 2014-06-27 2014-06-27 表示装置

Country Status (2)

Country Link
US (1) US9728120B2 (ja)
JP (1) JP6442885B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015127645A1 (en) * 2014-02-28 2015-09-03 Texas Instruments Incorporated Led system with driver voltage clamping

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4993181B2 (ja) 2006-09-10 2012-08-08 アルパイン株式会社 Led駆動装置
US8044984B2 (en) * 2008-03-27 2011-10-25 Himax Technologies Limited Methods for driving an OLED panel
JP2011221262A (ja) * 2010-04-09 2011-11-04 Rohm Co Ltd 発光素子制御回路装置およびその制御方法
JP6044063B2 (ja) * 2011-11-15 2016-12-14 日亜化学工業株式会社 表示装置の点灯制御方法及び表示ユニット
JP2013120981A (ja) * 2011-12-06 2013-06-17 Renesas Electronics Corp データドライバ、表示パネル駆動装置及び表示装置
JP6070918B2 (ja) * 2011-12-26 2017-02-01 日亜化学工業株式会社 表示装置の点灯制御方法及び表示装置

Also Published As

Publication number Publication date
US9728120B2 (en) 2017-08-08
JP2016012017A (ja) 2016-01-21
US20150379968A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
WO2010079635A1 (ja) 発光ダイオード駆動回路およびそれを備えた面状照明装置
JP6282484B2 (ja) 発光装置
US10339851B2 (en) Display apparatus, lighting control circuit, and method of lighting display apparatus
CN107924658B (zh) Led显示装置及驱动装置
US10424240B2 (en) LED display module and display apparatus
KR20090125614A (ko) 발광블럭 구동방법, 이를 수행하기 위한 백라이트 어셈블리및 이를 갖는 표시장치
US10475373B2 (en) Display device
JP4984341B2 (ja) 表示装置
JP6134701B2 (ja) Ledアレイ制御のための装置及び方法
JP6442885B2 (ja) 表示装置
EP3340218B1 (en) Display apparatus
KR100992383B1 (ko) Led 전광판 및 그 구동 방법
US10127858B1 (en) Display systems and methods for three-dimensional and other imaging applications
JP6413559B2 (ja) 表示装置
JP2006119274A (ja) Led表示装置および表示制御方法
KR101067524B1 (ko) 발광다이오드 전광판용 도트 매트릭스 모듈의 분산 스캔형 다이내믹 구동방법
US10467945B2 (en) Display device
JP2017073341A (ja) Led点灯制御装置及びledの点灯制御方法
US20170098405A1 (en) Display device
US10283041B2 (en) Display device
JP2008197184A (ja) グラフィックパネル制御システム
JPH01307796A (ja) Led表示装置
WO2010015278A1 (de) Betriebsverfahren und schaltungsanordnung zum getakteten betrieb mehrerer farbiger halbleiterlichtquellen für die projektion bildhafter inhalte und bewegter bilder
JP2016043801A (ja) 光源装置、車両用灯具
JP2009020377A (ja) 発光素子の電気配線構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181112

R150 Certificate of patent or registration of utility model

Ref document number: 6442885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250