JP6438252B2 - 整合器および整合方法 - Google Patents

Description

本発明は、高周波電源装置の出力を負荷に整合させる整合器に関するものである。

エッチングや薄膜形成を行う半導体製造工程では、プラズマ処理装置が用いられる。このプラズマ処理装置の電力供給源として、高周波電源装置が用いられる。高周波電源装置からプラズマ処理装置に対し、効率良く電力を供給するには、高周波電源装置とプラズマ処理装置（負荷）との間でインピーダンスを整合させる必要がある。インピーダンスを整合させる手段として、例えば特許文献１に示されるように、高周波電源装置とプラズマ処理装置との間に整合器を挿入する方法が一般的である。

図９は、背景技術の整合器１００の機能ブロック図である。図９では、高周波電源装置２とプラズマ処理装置３との間に、整合器１００が挿入されている。高周波電源装置２から出力した高周波電力を、整合器１００を介してプラズマ処理装置３に供給することで、プラズマ処理装置３でプラズマを発生させる。高周波電源装置２からプラズマ処理装置３に効率よく電力を供給するためには、高周波電源装置２とプラズマ処理装置３との間でインピーダンスを整合させる必要がある。高周波電源装置２の出力インピーダンスは通常５０Ωであるため、プラズマ処理装置３の入力インピーダンスを、整合器１００によって変換し、整合器１００の入力インピーダンスを５０Ωにすればよい。

プラズマ処理装置３の入力インピーダンスは、プラズマ処理装置３に入力されるガスの種類や流量、圧力、温度等によって変化する。よって、整合器１００は、時間的に変化するプラズマ処理装置３の入力インピーダンスに合わせて、適応的に整合する必要がある。

図９の整合器１００は、進行波と反射波とを検出する方向性結合器１１と、高周波電源装置２とプラズマ処理装置３との間でインピーダンスを整合させる整合素子を有する整合回路３０と、整合回路３０の整合素子の回路定数を制御するための制御部１２０とで構成される。

方向性結合器１１の動作を説明する。
ＲＦin端子からＲＦout端子に向かって進む高周波電力（進行波：Ｐｆ）は、方向性結合器１１で検出され、ＦＯＲＷＡＲＤ端子に出力される。ＲＦout端子からＲＦin端子に向かって進む高周波電力（反射波：Ｐｒ）は、方向性結合器１１で検出され、ＲＥＦＬＥＣＴ端子に出力される。また、ＲＦin端子からＲＦout端子に向かって進む高周波電力Ｐｆは、ＲＥＦＬＥＣT端子では検出されず、もし検出されても僅かである。同様に、ＲＦout端子からＲＦin端子に向かって進む高周波電力Ｐｒは、ＦＯＲＷＡＲＤ端子では検出されず、もし検出されても僅かである。

方向性結合器１１で検出された進行波Ｐｆと反射波Ｐｒは、制御部１２０の反射係数演算部２１に入力される。反射係数Γは、進行波Ｐｆに対する反射波Ｐｒの振幅比ｒと位相差θから、（数１）のように定義される。
Γ＝ｒ・exp（ｊ・θ） (ｊ：虚数単位)・・・（数１）

よって、進行波Ｐｆに対する反射波Ｐｒの振幅比ｒと位相差θが分かれば、反射係数Γを求めることが出来る。反射係数演算部２１では、進行波Ｐｆと反射波Ｐｒとに基づき、上記振幅比ｒと位相差θを計算し、反射係数Γを算出する。具体的な方法としては、進行波Ｐｆと反射波ＰｒをＦＦＴ（高速フーリエ変換）によって周波数領域に変換し、高周波電源装置２が出力している高周波電力と同じ周波数について、進行波Ｐｆと反射波Ｐｒの振幅と位相を比較し、振幅比ｒと位相差θを計算すればよい。

容量演算部１２２は、反射係数演算部２１で計算された反射係数Γに基づき、反射係数Γをゼロに近づけるためのコンデンサ容量を計算する。コンデンサ容量の計算方法については後述する。容量設定部２３は、容量演算部１２２で算出したコンデンサの容量に基づき、整合回路３０内の可変容量コンデンサ３１と可変容量コンデンサ３２の容量を設定、変更する。

次に、整合回路３０を説明する。
整合回路３０は、負荷となるプラズマ処理装置３の入力インピーダンスが変動する範囲によって回路構成が決まるが、ここでは、π型の整合回路を例にして説明する。この整合回路３０は、可変容量コンデンサ３１、可変容量コンデンサ３２、及び固定インダクタンス３３の３つの整合素子で構成されている。インダクタンスの定数を変更するよりもコンデンサ容量を変更する方が容易であるため、本例では、コンデンサの容量を変更する回路を例にして説明する。

整合回路３０の可変容量コンデンサの制御は、方向性結合器１１で検波した進行波Ｐｆと反射波Ｐｒから計算される反射係数Γの大きさがゼロに近づくように制御される。このときの可変容量の計算式を、（数２）と（数３）に示す。ＶＣ１は可変容量コンデンサ３１の容量、ＶＣ２は可変容量コンデンサ３２の容量である。
ＶＣ１(ｎ)＝ＶＣ１(n-1)＋real（Γ(n)）*Ｓ１・・・（数２）
ＶＣ２(ｎ)＝ＶＣ２(n-1)−imag（Γ(n)）*Ｓ２・・・（数３）
ここでreal（ ）は（ ）内の複素数の実部を示し、imag（ ）は（ ）内の複素数の虚部を示す。Ｓ１とＳ２は係数であり、コンデンサ容量を更新する量を決める。

（数２）はＶＣ１を更新する式であり、（数３）はＶＣ２を更新する式である。ＶＣ１(ｎ)は、前回に更新したＶＣ１(n-1)に対し、反射係数Γの実部に係数Ｓ１をかけたものを足すことで算出される。ＶＣ２(ｎ)は、前回に更新したＶＣ２(n-1)に対し、反射係数Γの虚部に係数Ｓ２をかけたものを引くことで算出される。ここで、ＶＣ１とＶＣ２において、更新する量（real（Γ）*Ｓ１、又は、imag（Γ）*Ｓ２)を足すか引くかの違いは、整合回路３０の回路方式と、整合する負荷の入力インピーダンスによるものである。

図１０は、（数２）と（数３）を用いて、可変容量コンデンサ３１,３２の容量を更新したときのインピーダンス整合の軌跡の一例を示すスミスチャートである。図１０において、横軸は反射係数Γの実部を示し、縦軸は反射係数Γの虚部を示す。ここで、初期状態Ｓ０において、ＶＣ１とＶＣ２の初期値は、それぞれ５ｐＦに設定し、インダクタンスは５０ｎＨに設定している。初期状態Ｓ０では、反射係数Γが大きい状態であるが、ＶＣ１とＶＣ２を更新する度（Ｓ１,Ｓ２,Ｓ３・・・）に、反射係数Γが小さくなり、最終的には反射係数Γがゼロに収束しているのが確認できる。

しかし、図１０においては、反射係数Γの軌跡は、初期状態Ｓ０から目標点である反射係数Γがゼロの点に向かって、直線的に収束しているのではなく、遠回りをして収束している。このことは、整合器１００の収束に時間がかかることを意味する。プラズマ処理装置において、整合器１００の収束時間が遅いということは、プロセス処理のスループットを下げる要因になるため好ましくない。

ＷＯ２０１３/１３２５９１公報

上述したように、背景技術の整合アルゴリズムでは、整合器の収束時間が遅いという課題があった。本発明の目的は、整合器の収束時間を速くすることにある。

上記課題を解決するための、本願発明の整合器の代表的な構成は、次のとおりである。すなわち、
進行波と反射波とを検出する方向性結合器と、
キャパシタンス又はインダクタンスの可変素子を有する整合回路と、
前記方向性結合器で検出した進行波と反射波とに基づき、反射係数を算出し、該反射係数を用いて、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出する制御部と、
前記反射係数と、前記反射係数をスミスチャート上で回転させる回転係数とを対応付けて記憶する記憶部とを備え、
前記制御部は、前記進行波と反射波とに基づき反射係数を算出し、該算出した反射係数に対応する回転係数を前記記憶部から取得し、前記算出した反射係数と前記取得した回転係数とに基づき、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出することを特徴とする整合器。

上記構成によれば、整合器の収束時間を速くすることができる。

本発明の実施形態に係る整合器の構成図である。 本発明の実施形態に係るインピーダンス整合の軌跡を示す図である。 本発明の実施形態に係る回転係数を設定する一例を示す図である。 本発明の実施形態に係る回転係数を設定する他の例を示す図である。 本発明の実施形態に係る回転係数を設定する他の例を示す図である。 背景技術においてＶＣ１を変えたときの反射係数軌跡の一例を示すスミスチャートである。 背景技術においてＶＣ２を変えたときの反射係数軌跡の一例を示すスミスチャートである。 比較例においてＶＣ１を変えたときの反射係数軌跡を示すスミスチャートである。 比較例においてＶＣ２を変えたときの反射係数軌跡を示すスミスチャートである。 インピーダンス整合の比較を示す図である。 背景技術に係る整合器の構成図である。 背景技術に係るインピーダンス整合の軌跡の一例を示すスミスチャートである。

以下、本発明の実施形態について図を用いて説明する。図１は、本発明の実施形態に係る整合器１０の構成図である。図１の構成のうち、背景技術の図９と同一構成には、同一の符号を付しており、適宜説明を省略する。

整合器１０は、進行波と反射波とを検出する方向性結合器１１と、高周波電源装置２とプラズマ処理装置３との間でインピーダンスを整合させる整合素子を有する整合回路３０と、整合回路３０の整合素子の回路定数を制御するための制御部２０と、記憶部２５と、を含むように構成される。

制御部２０は、反射係数演算部２１と、容量演算部２２と、容量設定部２３とを含むように構成される。記憶部２５は、後述する回転係数を記憶する。整合回路３０は、可変容量コンデンサ３１、可変容量コンデンサ３２、及び固定インダクタンス３３の３つの整合素子を含むように構成される。可変容量コンデンサ３１，３２は、インピーダンスを変更可能な可変素子である。本実施形態では、整合回路３０は、２つの可変容量素子を有するπ型の整合回路であるが、本発明は、これに限られるものではなく、Ｌ型やＴ型の整合回路や、可変インダクタンス素子を有する整合回路にも適用可能である。

整合器１０が背景技術の整合器１００と異なる点は、容量演算部２２の処理内容、つまり、整合回路３０の可変容量コンデンサ３１,３２の容量の制御方法と、記憶部２５が追加された点である。他の構成は、背景技術の整合器１００と同じである。

容量演算部２２は、反射係数演算部２１で算出された反射係数Γに基づき、かつ、後述する（数１５）と（数１６）を用いて、その反射係数Γに対応する整合回路３０の２つの可変素子のキャパシタンスの更新値を算出する。つまり、算出される反射係数Γを小さくし、ゼロに近づけるようなキャパシタンスを算出する。本実施形態では、容量演算部２２は、可変容量コンデンサ３１,３２の容量の更新値を算出する。このとき、容量演算部２２は、記憶部２５に記憶された回転係数を用いて、（数１５）と（数１６）の演算を行う。

記憶部２５には、反射係数Γと該反射係数Γに対応する回転係数とが対応付けられて、複数、記憶されている。例えば、反射係数Γ１と該反射係数Γ１に対応する回転係数１、反射係数Γｎと該反射係数Γｎに対応する回転係数ｎ等が記憶されている。

回転係数は、同じ状態（つまり同じ入力インピーダンス）の負荷、例えば、ガスの種類や流量、圧力、温度等が同じ状態のプラズマ処理装置３と、同じ出力状態（つまり同じ出力インピーダンス）の高周波電源装置２とを用いて、予め、実験等により求め、記憶部２５に保存しておく。回転係数の求め方は後述する。

こうして、容量演算部２２は、そのとき検出された反射係数Γに応じた回転係数を、記憶部２５から選択して読み出し、この回転係数を用いて、インピーダンス整合をより速く行うのに適した可変容量コンデンサの容量の更新値を算出する。

図２は、本発明の実施形態に係るインピーダンス整合の軌跡の一例を示すスミスチャートである。図２に示すように、本実施形態の整合アルゴリズムで制御したインピーダンス整合時の反射係数Γの軌跡は、図１０の背景技術のインピーダンス整合時の反射係数Γの軌跡と比較して、少ない更新回数で反射係数ゼロの点に収束していることが分かる。

前述した背景技術のアルゴリズムでは、図１０に示すように、可変容量コンデンサ容量を更新することにより、初期状態Ｓ０から、目標点である反射係数Γがゼロの状態に向かって、直線的に接近するのではなく、遠回りをして接近していた。この原因は、（数２）と（数３）が整合回路３０の特性に合わないためである。（数２）と（数３）では、ＶＣ１を反射係数Γの実部によって更新し、ＶＣ２を反射係数Γの虚部によって更新する式となっている。これは、ＶＣ１が反射係数Γの実部のみに関連し、ＶＣ２が反射係数Γの虚部のみに関連することが前提となっている。しかし、このことが全ての反射係数Γの状態において成り立つわけではない。

図を用いて、具体的に説明する。図６Ａは、背景技術において整合回路３０のＶＣ１を変えたときの反射係数軌跡の一例を示すスミスチャートである。図６Ｂは、背景技術において整合回路３０のＶＣ２を変えたときの反射係数軌跡の一例を示すスミスチャートである。図７Ａは、２つの可変容量コンデンサを有する比較例の整合回路において、ＶＣ１を変えたときの反射係数軌跡を示すスミスチャートである。図７Ｂは、上記比較例の整合回路において、ＶＣ２を変えたときの反射係数軌跡を示すスミスチャートである。

図６Ａは、５０Ωに整合するＶＣ１とＶＣ２の値が、ＶＣ１=１０ｐＦ、ＶＣ２=１０ｐＦの場合に、ＶＣ１のみを１０±１ｐＦの範囲において、０．５ｐＦステップで設定したときの、反射係数Γの軌跡を示す。図６Ｂは、ＶＣ２のみを１０±１ｐＦの範囲において、０．５ｐＦステップで設定したときの、反射係数Γの軌跡を示す。

図６Ｂでは、ＶＣ２の変化に対して、反射係数Γの虚部が主に変化している。これに対して、図６Ａでは、ＶＣ１の変化に対して、反射係数Γの実部と虚部の両方が変化している。

ここで、比較例として、ＶＣ１のみを１０±１ｐＦの範囲において、０．５ｐＦステップで更新したときの、反射係数Γの軌跡が図７Ａであり、また、ＶＣ２のみを１０±１ｐＦの範囲において、０．５ｐＦステップで更新したときの、反射係数Γの軌跡が図７Ｂである場合を考えてみる。このとき、図７Ａでは、ＶＣ２を１０ｐＦに固定した状態で、ＶＣ１のみを９ｐＦから１１ｐＦに、０．５ｐＦステップで更新する。図７Ｂでは、ＶＣ１を１０ｐＦに固定した状態で、ＶＣ２のみを９ｐＦから１１ｐＦに、０．５ｐＦステップで更新する。

この場合、図７Ａの軌跡は、主に反射係数Γの実部が変化している。また、図７Ｂの軌跡は、主に反射係数Γの虚部が変化している。つまり、ＶＣ１は、反射係数Γの実部を主に変化させ、ＶＣ２は、反射係数Γの虚部を主に変化させている。

図７Ａ及び図７Ｂのような軌跡をたどる整合器の場合、（数２）と（数３）により可変容量コンデンサの容量を更新したときのインピーダンス整合の軌跡は、直線的になる。これは、容量ＶＣ１の変化が、反射係数Γの実部に主に影響を与え、容量ＶＣ２の変化が、反射係数Γの虚部に主に影響を与えるような特性を、整合器が有することに起因する。

これに対して、図６Ａ及び図６Ｂのような特性を持つ整合器に対して、（数２）と（数３）により可変容量コンデンサの容量を更新すると、図１０のように遠回りをして収束するような軌跡をたどることになる。つまり、遠回りをして収束するような軌跡をたどる原因は、整合器が、図７Ａ及び図７Ｂのように、ＶＣ１の変化が反射係数Γの実部のみを変化させ、ＶＣ２の変化が反射係数Γの虚部のみを変化させるような特性になっていないことである。

図６Ａ及び図６Ｂの軌跡と、図７Ａ及び図７Ｂの軌跡を数式化して、具体的に説明する。実際は、整合器の容量ＶＣ１とＶＣ２を変えると、円を描くような軌跡をたどるが、スミスチャート上の微小区間であれば、直線で近似できるため、上記のように直線的な軌跡で説明する。

先ずは、（数２）と（数３）により可変容量コンデンサの容量を更新するときに、軌跡が直線的に収束する図７Ａ及び図７Ｂについて説明する。反射係数Γは、複素数であるので、（数４）のように定義できる。
Γ＝Ｕ＋ｊ*Ｖ・・・（数４）

図７Ａでは、ＶＣ１とＶＣ２の両方が１０ｐＦのときに、反射係数Γは０である。つまり、Ｕ＝０、Ｖ＝０である。また、ＶＣ１＝９ｐＦかつＶＣ２＝１０ｐＦのときに、Γ＝０．１とし、ＶＣ１＝１１ｐＦかつＶＣ２＝１０ｐＦのときに、Γ＝−０．１とする。図７Ｂでは、ＶＣ１＝１０ｐＦかつＶＣ２＝９ｐＦのときに、Γ＝ｊ*（−０．１）とし、ＶＣ１＝１０ｐＦかつＶＣ２＝１１ｐＦのときに、Γ＝ｊ*（０．１）とする。このとき、反射係数Γの実部Ｕと虚部Ｖは、ＶＣ１とＶＣ２を用いて以下の式で表せる。

Ｕ＝−０．１*ＶＣ１＋１・・・（数５）
Ｖ＝＋０．１*ＶＣ２−１・・・（数６）
（数５）と（数６）を行列式で表現すると、（数７）になる。

同様に、図６Ａ及び図６Ｂでは、反射係数Γの実部Ｕと虚部Ｖは、ＶＣ１とＶＣ２を用いて以下の式で表せる。
Ｕ＝−０．１／√２*ＶＣ１＋１／√２・・・・・・・・・・・・・（数８）
Ｖ＝＋０．１／√２*ＶＣ１＋０．１*ＶＣ２−１／√２−１・・・（数９）
（数８）と（数９）を行列式で表現すると、（数１０）になる。

（数７）と（数１０）は、ＶＣ１とＶＣ２からＵとＶを求める式であるが、整合アルゴリズムは、ＵとＶからＶＣ１とＶＣ２を求めるため、（数７）と（数１０）を、ＵとＶからＶＣ１とＶＣ２を求める式に変形する。（数７）を変形すると、次の（数１１）になり、（数１０）を変形すると、次の（数１２）になる。

（数１１）をみると、ＶＣ１はＵのみから演算でき、ＶＣ２はＶのみから演算できることがわかる。これに対して（数１２）では、ＶＣ２は、ＵとＶの両方の値から決まることがわかる。

（数２）と（数３）は、反射係数ΓをＵとＶで表すと、次の（数１３）と（数１４）になる。したがって、（数１１）で表せる特性（つまり図７Ａ及び図７Ｂの軌跡を示す特性）の整合器では、（数１３）と（数１４）の処理を行うことにより、反射係数Γが０になるように、ＶＣ１とＶＣ２を最適に制御することができる。
ＶＣ１(ｎ)＝ＶＣ１(n-1)＋Ｕ(n)*Ｓ１・・・（数１３）
ＶＣ２(ｎ)＝ＶＣ２(n-1)−Ｖ(n)*Ｓ２・・・（数１４）

これに対して、（数１２）で表される特性（つまり図６Ａ及び図６Ｂの軌跡を示す特性）の整合器１０を、（数１３）と（数１４）で制御すると、ＵとＶとで決まるＶＣ２を、Ｖのみで制御することになるため、最適な制御とはならない。そこで、本実施形態では、（数１２）のような特性の整合器１０を最適に制御するために、次の（数１５）と（数１６）の式を用いる。
ＶＣ１(ｎ)＝ＶＣ１(n-1)＋real（Γ(n)*rot１）・・・（数１５）
ＶＣ２(ｎ)＝ＶＣ２(n-1)−imag（Γ(n)*rot２）・・・（数１６）

（数２）及び（数３）と同様に、ＶＣ１とＶＣ２において、更新する量（real（Γ(n)*rot１）、又は、imag（Γ(n)*rot２)を足すか引くかの違いは、整合回路３０の回路方式と、整合する負荷の入力インピーダンスによるものである。

ここで、rot１及びrot２は回転係数である。回転係数rot１及びrot２は複素数であり、それぞれ、次の（数１７）と（数１８）で表される。
rot１＝ｒ１*exp（ｊ*ｓｈ１）＝α１＋ｊ*β１・・・（数１７）
rot２＝ｒ２*exp（ｊ*ｓｈ２）＝α２＋ｊ*β２・・・（数１８）

ここで、r１とr２は、それぞれ、コンデンサ容量ＶＣ１とＶＣ２を更新する量を決める係数で、（数２）と（数３）のＳ１とS２に相当する。r１とr２は、整合回路３０の回路方式と、整合する負荷の入力インピーダンスに応じて、適宜設定される。

ｓｈ１とｓｈ２は、反射係数Γの軌跡の角度を補正する値である。図６Ａの軌跡はスミスチャートの実軸に対してπ／４回転しているため、ｓｈ２＝π／４とすることにより、図６Ａの反射係数Γの軌跡がスミスチャートの実軸に対して平行になる。したがって、少なくとも、ｓｈ１＝０、かつ、ｓｈ２＝π／４であれば、反射係数Γの軌跡は、直線的に収束する。なお、図６Ａの場合は、ｓｈ１及びｓｈ２として、π／４が最適値となる。

ＶＣ２を求める式である（数１６）のrot２のｓｈ２をπ／４とすることは、図６Ａ及び図６Ｂを表す（数１２）の状態、つまり、ＶＣ１はＵのみで決まりＶＣ２はＵとＶで決まる状態を、ＶＣ１はＵのみで決まりＶＣ２はＶのみで決まる状態に変えることを意味する。
このように、ｓｈ１とｓｈ２は、ＶＣ１を一定としＶＣ２を変化させたとき、又は、ＶＣ２を一定としＶＣ１を変化させたときに、スミスチャートにおける反射係数Γの軌跡が、スミスチャートの実軸又は虚軸に対して平行に近づくように、設定される。

すなわち、（数２）と（数３）（つまり、（数１３）と（数１４））を用いて、整合回路３０のコンデンサ容量ＶＣ１とＶＣ２を更新すると、ＶＣ１を一定としＶＣ２を変化させたとき、又は、ＶＣ２を一定としＶＣ１を変化させたときの反射係数Γは、図６Ａのように、複素平面であるスミスチャートの実軸又は虚軸に対して傾いた軌跡になるので、回転係数rot１及びrot２により、ＶＣ１を一定としＶＣ２を変化させたとき、又は、ＶＣ２を一定としＶＣ１を変化させたときの反射係数Γの軌跡が、スミスチャートの実軸又は虚軸に対して平行になるようにする。

このとき、ＶＣ１を一定としＶＣ２を変化させたとき、又は、ＶＣ２を一定としＶＣ１を変化させたときの反射係数Γの軌跡が、スミスチャートの実軸又は虚軸に対して、正確に平行になるように、回転係数rot１及びrot２を設定するのが好ましいが、正確に平行でなくてもよい。つまり、反射係数Γの軌跡が、スミスチャートの実軸又は虚軸に対して、平行に近づくように、回転係数rot１及びrot２を設定するよう構成してもよい。このようにしても、ある程度、整合器１０の収束時間を速くすることができる。

（数１５）と（数１６）は、それぞれ、反射係数Γに複素の回転係数rot１とrot２をかけることで、反射係数Γをスミスチャート上で回転させるものである。これにより、ＶＣ１(ｎ)は、反射係数Γに複素の回転係数rot１をかけた値の実部のみに関連し、ＶＣ２(ｎ)は、反射係数Γに複素の回転係数rot２をかけた値の虚部のみに関連するような状態をつくりだす。

（数１７）と（数１８）を、それぞれ（数１５）と（数１６）に代入し、展開すると、それぞれ（数１９）と（数２０）となる。
ＶＣ１(ｎ)＝ＶＣ１(n-1)＋（Ｕ(n)*α１−Ｖ(n)*β１)・・・（数１９）
ＶＣ２(ｎ)＝ＶＣ２(n-1)−（Ｕ(n)*β２＋Ｖ(n)*α２)・・・（数２０）

なお、（数１５）と（数１６）、（数１９）と（数２０）は、図１に示すπ型の整合回路を用いる場合に限られるものではない。インピーダンスを変更するための可変素子が２つであれば、Ｌ型やＴ型の整合回路を用いる場合であっても適用できる。また、これらの整合回路に数素子を追加したものを用いる場合であっても適用できる。

（数１９）と（数２０）による効果を示すために、３つの具体例を図８に示す。図８は、インピーダンス整合の比較を示す図である。３つの具体例において、ＶＣ１とＶＣ２の初期値は、Ｕ＝０．１、Ｖ＝−０．１となるように設定した。また、ＵとＶは、小数点第３位で、ＶＣ１とＶＣ２は、小数点第２位で四捨五入をした。

具体例（１）は、ＶＣ１を一定としＶＣ２を変化させたとき、又は、ＶＣ２を一定としＶＣ１を変化させたときの反射係数Γの軌跡が図７Ａ及び図７Ｂとなる整合回路の場合であり、反射係数Γの軌跡を表す式は（数７）、２つの可変容量コンデンサの制御式は、背景技術の（数１３）と（数１４）、（数１３）と（数１４）の係数は、Ｓ１＝５、Ｓ２＝５である。

具体例（２）は、ＶＣ１を一定としＶＣ２を変化させたとき、又は、ＶＣ２を一定としＶＣ１を変化させたときの反射係数Γの軌跡が図６Ａ及び図６Ｂとなる整合回路の場合であり、反射係数Γの軌跡を表す式は（数１０）、整合回路３０の可変容量コンデンサ３１,３２の制御式は、背景技術の（数１３）と（数１４）、（数１３）と（数１４）の係数は、Ｓ１＝５、Ｓ２＝５である。

具体例（３）は、ＶＣ１を一定としＶＣ２を変化させたとき、又は、ＶＣ２を一定としＶＣ１を変化させたときの反射係数Γの軌跡が図６Ａ及び図６Ｂとなる整合回路の場合であり、反射係数Γの軌跡を表す式は（数１０）、整合回路３０の可変容量コンデンサ３１,３２の制御式は、本実施形態の（数１９）と（数２０）、（数１９）と（数２０）の係数は、ｒ１＝５、ｒ２＝５、ｓｈ１＝π／４、ｓｈ２＝π／４である。

具体例（１）では、２つの可変容量コンデンサの制御式は、背景技術の（数１３）と（数１４）であるが、（数１３）と（数１４）を用いたときの反射係数Γの軌跡を表す式は、（数７）である。（数７）は、図７Ａ及び図７Ｂで示される反射係数Γの軌跡を示す。このように、（数７）は、ＶＣ１はＵのみで決まり、ＶＣ２はＶのみで決まる特性をしているため、図８のＳ５においてＵ＝０,Ｖ＝０、つまりＳ１〜Ｓ５の５回の更新でＵ＝０,Ｖ＝０となっている。

これに対して、具体例（２）では、背景技術の（数１３）と（数１４）を用いたときの反射係数Γの軌跡を表す式が（数１０）である。（数１０）は、図６Ａ及び図６Ｂで示される反射係数Γの軌跡を示す。このため、背景技術の制御式である（数１３）と（数１４）で、可変容量コンデンサ３１,３２を制御することになり、図８のＳ９においてＵ＝０,Ｖ＝０、つまりＳ１〜Ｓ９の９回の更新が必要となり、具体例（１）の約２倍の更新回数が必要である。

これに対して、本実施形態の具体例（３）では、反射係数Γの軌跡を表す式が（数１０）である場合に、本実施形態の制御式である（数１９）と（数２０）を用いて、可変容量コンデンサ３１,３２を制御している。具体例（３）では、具体例（１）と同様に、図８のＳ５においてＵ＝０,Ｖ＝０、つまり５回で収束しているのがわかる。このように、本実施形態の制御式（数１９）と（数２０）を使うと、反射係数Γの軌跡を表す式が（数１０）である場合（つまり、反射係数Γの軌跡が図６Ａ及び図６Ｂである場合）においても、高速に収束することがわかる。

これらの具体例（１）〜（３）は、スミスチャートの中心に近い領域、つまり反射係数Γの小さい領域で実施した。しかし、整合器１０の特性は、スミスチャート上の位置に応じて変化、つまり、反射係数Γの値に応じて変化する。よって、反射係数Γの値に応じて、（数１９）と（数２０）の回転係数であるrot１(α１,β１)とrot２(α２,β２)を切替える必要がある。

具体的な方法として、反射係数Γの値に対応付けて、（数１９）と（数２０）の回転係数であるrot１とrot２のテーブルを設け、記憶部２５に記憶しておく。そして、容量演算部２２において、予め記憶部２５のテーブルに保存しているrot１とrot２の中から、反射係数演算部２１で検出した反射係数Γの値に対応したrot１とrot２を読み出し、（数１９）と（数２０）を用いて、コンデンサの更新値であるＶＣ１とＶＣ２を計算すればよい。

反射係数Γをパラメータにしたrot１とrot２のテーブルは、図３のように、スミスチャートの領域（つまり、反射係数Γの値の領域）を同心円状に分ける方法や、図４のように、スミスチャートの領域を放射線状に分ける方法や、図５のように、スミスチャートの領域を格子状に分ける方法、または、これらを組合せてスミスチャートの領域を分ける方法が考えられる。

図３は、本発明の実施形態に係る回転係数を設定する一例を示す図である。図３の場合は、反射係数Γがゼロの点を中心とする円Ｂ３１の内側の領域と、円Ｂ３１と同心円Ｂ３２の間の領域と、同心円Ｂ３２とＢ３３の間の領域と、同心円Ｂ３３とＢ３４の間の領域と、同心円Ｂ３４の外側の領域とにおいて、それぞれ、反射係数Γの値に対応するrot１とrot２の値を設定する。

図４は、本発明の実施形態に係る回転係数を設定する他の例を示す図である。Ｂ４０は、反射係数Γがゼロの点を中心とする円であり、その半径は１である。Ｂ４１〜Ｂ４８は、それぞれ、円Ｂ４０の半径となる直線である。

図４の場合は、円Ｂ４０と直線Ｂ４１と直線Ｂ４２とで囲まれる扇型の領域と、円Ｂ４０と直線Ｂ４２と直線Ｂ４３とで囲まれる扇型の領域と、円Ｂ４０と直線Ｂ４３と直線Ｂ４４とで囲まれる扇型の領域と、円Ｂ４０と直線Ｂ４４と直線Ｂ４５とで囲まれる扇型の領域と、円Ｂ４０と直線Ｂ４５と直線Ｂ４６とで囲まれる扇型の領域と、円Ｂ４０と直線Ｂ４６と直線Ｂ４７とで囲まれる扇型の領域と、円Ｂ４０と直線Ｂ４７と直線Ｂ４８とで囲まれる扇型の領域と、円Ｂ４０と直線Ｂ４８と直線Ｂ４１とで囲まれる扇型の領域とにおいて、それぞれ、反射係数Γの値に対応するrot１とrot２の値を設定する。

図５は、本発明の実施形態に係る回転係数を設定する他の例を示す図である。図５の場合は、縦線５１〜縦線５８と、横線６１〜横線６８とで囲まれる領域のそれぞれにおいて、反射係数Γの値に対応するrot１とrot２の値を設定する。

図３〜図５の各領域におけるrot１とrot２の値の設定方法は、具体的には、次の（１）〜（２）のとおりである。
（１）まず、背景技術の（数１３）と（数１４）を用いてＶＣ１とＶＣ２の一方のみを変化させたときの、各領域における反射係数Γの軌跡を求める。例えば、ＶＣ１のみを変化させたときの図６Ａと、ＶＣ２のみを変化させたときの図６Ｂを求める。
（２）次に、（１）で求めた各領域における反射係数Γの軌跡が、複素平面であるスミスチャートの実軸又は虚軸に対して平行になるように、各領域における回転係数rot１及びrot２を設定する。

例えば、ＶＣ１のみを変化させたときに、図６Ａのように、反射係数Γの軌跡がスミスチャートの実軸に対してπ／４回転している場合は、（数１６）のrot２のｓｈ２をπ／４に設定する。これにより、図６Ａの反射係数Γの軌跡、つまりＶＣ１のみを変化させたときの反射係数Γの軌跡がスミスチャートの実軸に対して平行になる。また、ＶＣ２のみを変化させたときに、反射係数Γの軌跡がスミスチャートの実軸に対してπ／４回転している場合は、（数１５）のrot１のｓｈ１をπ／４に設定する。これにより、ＶＣ２のみを変化させたときの反射係数Γの軌跡がスミスチャートの実軸に対して平行になる。

図３〜図５のような領域の分け方は、整合回路３０の方式と、整合回路３０と整合するプラズマ処理装置３の入力インピーダンスによって、最適な分け方が異なるため、適宜選択すればよい。しかし、最適な分け方でなくても、複数の領域に分け、ＶＣ１を一定としＶＣ２を変化させたとき、又は、ＶＣ２を一定としＶＣ１を変化させたときの各領域における反射係数Γの軌跡が、スミスチャートの実軸又は虚軸に対して平行になるように、各領域における回転係数rot１及びrot２を設定することにより、整合器の収束時間を速くすることができる。

背景技術の（数２）と（数３）では、制御可能なプラズマ処理装置３のインピーダンス領域には、制限がある。これは、（数２）と（数３）が、反射係数Γの領域の全てでは、成立しないからである。本実施形態の（数１９）と（数２０）では、rot１とrot２として、反射係数Γに応じた最適な複素の係数が選ばれるため、反射係数Γの全ての領域において制御可能となる。

本実施形態によれば、少なくとも次の効果を奏する。
（ａ）進行波と反射波とに基づき反射係数を算出し、該算出した反射係数に対応する回転係数を取得し、前記算出した反射係数と前記取得した回転係数とに基づき、可変素子のキャパシタンスを算出し更新するよう構成したので、整合器の収束時間を速くすることができる。
（ｂ）スミスチャート上の複数の領域に応じた反射係数と回転係数を、記憶するよう構成したので、反射係数が大きい場合にも、整合器の収束時間を速くすることができる。

なお、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。

本実施形態では、π型の整合回路を例に説明したが、本発明は、インピーダンスを変更するための可変素子が２つであればよく、Ｌ型やＴ型など、他の整合回路を用いる場合であっても適用できる。また、これらの整合回路に、インピーダンス素子を追加したものを用いる場合であっても適用できる。

また、本実施形態では、インピーダンスを変更するための可変素子をコンデンサとしたが、インピーダンスを変更するための可変素子をインダクタンスとする場合でも、本発明は適用できる。この場合も、（数１５）及び（数１６）や、（数１９）及び（数２０）を用いることができ、（数１５）及び（数１６）や、（数１９）及び（数２０）において、ＶＣ１とＶＣ２は、２つの可変インダクタンス値を示すことになる。

本明細書には、本発明に関する少なくとも次の構成が含まれる。
第１の構成は、
進行波と反射波とを検出する方向性結合器と、
キャパシタンス又はインダクタンスの可変素子を有する整合回路と、
前記方向性結合器で検出した進行波と反射波とに基づき、反射係数を算出し、該反射係数を用いて、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出する制御部と、
前記反射係数と、前記反射係数をスミスチャート上で回転させる回転係数とを対応付けて記憶する記憶部とを備え、
前記制御部は、前記進行波と反射波とに基づき反射係数を算出し、該算出した反射係数に対応する回転係数を前記記憶部から取得し、前記算出した反射係数と前記取得した回転係数とに基づき、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出することを特徴とする整合器。

第２の構成は、第１の構成の整合器であって、
前記記憶部は、スミスチャート上の複数の領域に対応して、前記反射係数と前記回転係数を記憶することを特徴とする整合器。

第３の構成は、第１の構成又は第２の構成の整合器であって、
前記整合回路は、前記可変素子として、第１の可変素子と第２の可変素子とを有し、
前記回転係数は、前記第１の可変素子のキャパシタンス又はインダクタンスを一定とし、前記第２の可変素子のキャパシタンス又はインダクタンスを変化させたときに、スミスチャートにおける反射係数Γの軌跡が、スミスチャートの実軸又は虚軸に対して平行に近づくように設定されていることを特徴とする整合器。

第４の構成は、第１の構成ないし第３の構成の整合器であって、
前記整合回路は、前記可変素子として、第１の可変素子と第２の可変素子とを有し、
前記制御部は、前記算出した反射係数と前記取得した回転係数とを掛け合わせ、該掛け合わせた結果の実部に基づき、前記第１の可変素子のキャパシタンス又はインダクタンスの更新値を算出し、前記掛け合わせた結果の虚部に基づき、前記第２の可変素子のキャパシタンス又はインダクタンスの更新値を算出することを特徴とする整合器。

２…高周波電源装置、３…プラズマ処理装置、１０…整合器、１１…方向性結合器、２０…制御部、２１…反射係数演算部、２２…容量演算部、２３…容量設定部、２５…記憶部、３０…整合回路、３１，３２…可変容量コンデンサ、３３…インダクタンス、１００…整合器、１２０…制御部、１２２…容量演算部。

Claims (3)

1. 進行波と反射波とを検出する方向性結合器と、
   キャパシタンス又はインダクタンスの可変素子を有する整合回路と、
   前記方向性結合器で検出した進行波と反射波とに基づき、反射係数を算出し、該反射係数を用いて、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出する制御部と、
   前記反射係数と、前記反射係数をスミスチャート上で回転させる回転係数とを対応付けて記憶する記憶部とを備え、
   前記制御部は、前記進行波と反射波とに基づき反射係数を算出し、該算出した反射係数に対応する回転係数を前記記憶部から取得し、前記算出した反射係数と前記取得した回転係数とに基づき、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出し、
   前記整合回路は、前記可変素子として、第１の可変素子と第２の可変素子とを有し、
   前記回転係数は、前記第１の可変素子のキャパシタンス又はインダクタンスを一定とし、前記第２の可変素子のキャパシタンス又はインダクタンスを変化させたときに、スミスチャートにおける反射係数Γの軌跡が、スミスチャートの実軸又は虚軸に対して平行に近づくように設定されていることを特徴とする整合器。
2. 請求項１に記載された整合器であって、
   前記記憶部は、スミスチャート上の複数の領域に対応して、前記反射係数と前記回転係数を記憶することを特徴とする整合器。
3. 進行波と反射波とを検出する方向性結合器と、
   キャパシタンス又はインダクタンスの可変素子を有する整合回路と、
   前記方向性結合器で検出した進行波と反射波とに基づき、反射係数を算出し、該反射係数を用いて、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出する制御部と、
   前記反射係数と、前記反射係数をスミスチャート上で回転させる回転係数とを対応付けて記憶する記憶部とを備えた整合器の整合方法であって、
   前記制御部は、前記進行波と反射波とに基づき反射係数を算出し、該算出した反射係数に対応する回転係数を前記記憶部から取得し、前記算出した反射係数と前記取得した回転係数とに基づき、前記可変素子のキャパシタンス又はインダクタンスの更新値を算出し、
   前記整合回路は、前記可変素子として、第１の可変素子と第２の可変素子とを有し、
   前記回転係数は、前記第１の可変素子のキャパシタンス又はインダクタンスを一定とし、前記第２の可変素子のキャパシタンス又はインダクタンスを変化させたときに、スミスチャートにおける反射係数Γの軌跡が、スミスチャートの実軸又は虚軸に対して平行に近づくように設定されていることを特徴とする整合方法。

Images