JP6425621B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6425621B2 JP6425621B2 JP2015117964A JP2015117964A JP6425621B2 JP 6425621 B2 JP6425621 B2 JP 6425621B2 JP 2015117964 A JP2015117964 A JP 2015117964A JP 2015117964 A JP2015117964 A JP 2015117964A JP 6425621 B2 JP6425621 B2 JP 6425621B2
- Authority
- JP
- Japan
- Prior art keywords
- switching circuit
- winding
- transformer
- turned
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
この発明は、半導体素子で構成されたスイッチング回路のスイッチング損失低減とスイッチング時のトランスの巻線損失を低減できる電力変換装置に関するものである。 The present invention relates to a power conversion device capable of reducing switching loss of a switching circuit formed of semiconductor elements and reducing winding loss of a transformer during switching.
従来の電力変換装置は、例えば直交型のトランスを用いてインダクタンスを調整し、出力変動を解消する電源構成としている(例えば、特許文献1)。
また、トランスのコアにギャップを設け、漏れインダクタンスによりソフトスイッチングする電源構成により、損失を低減している(例えば、特許文献2)。
The conventional power conversion device adjusts the inductance using, for example, an orthogonal transformer, and has a power supply configuration that eliminates output fluctuation (for example, Patent Document 1).
In addition, a loss is reduced by providing a gap in the core of the transformer and performing a soft switching by a leakage inductance (for example, Patent Document 2).
このような電力変換装置では、トランスに直交する磁路を構成したり、漏れ磁束を得るためにコアにギャップを設ける必要があるなど、形状が特定されると共に、漏れ磁束による磁気干渉で巻線の損失が増加するなどの問題があった。 In such a power conversion device, it is necessary to form a magnetic path orthogonal to the transformer, to provide a gap in the core in order to obtain a leakage flux, and so on. Problems such as increased loss of
この発明は、上記のような問題点を解消するために成されたものであって、トランスのコアにギャップを設けることなく、またコアの磁路を直交するような構成をとることなく、スイッチング回路の半導体素子のターンオン時の突入電流を抑制することによるスイッチング損失低減と、スイッチングオフ期間のトランス巻線に発生する振動電流を減衰することにより、トランスの巻線損失を低減することができる電力変換装置を提供することを目的とする。 The present invention has been made to solve the above-mentioned problems, and it is possible to provide switching without providing a gap in the core of the transformer and without adopting a configuration in which the magnetic paths of the core are orthogonal to each other. Power that can reduce the winding loss of the transformer by reducing the switching loss by suppressing the inrush current at turn-on of the semiconductor element of the circuit, and attenuating the oscillating current generated in the transformer winding during the switching off period It aims at providing a converter.
この発明に係る電力変換装置においては、直流電圧を交流電圧に変換する第1のスイッチング回路、第1のスイッチング回路に接続されたトランス、トランスに接続された整流回路により整流された電圧を出力するものであって、トランスの入力側の第1の巻線と出力側の第2の巻線と磁気的に結合する第3の巻線、第3の巻線から負荷に流れる電流をオン、オフする第2のスイッチング回路、第1のスイッチング回路がオフのとき、第3の巻線から負荷に電流が流れるように第2のスイッチング回路を制御する指令手段を備え、指令手段は、第1のスイッチング回路をオフする前に、第3の巻線から負荷に電流が流れるように第2のスイッチング回路をオンすることを特徴とする電力変換装置。
In the power converter according to the present invention, a first switching circuit for converting a DC voltage to an AC voltage, a transformer connected to the first switching circuit, and a voltage rectified by a rectifying circuit connected to the transformer are output. The third winding magnetically coupled to the first winding on the input side of the transformer and the second winding on the output side, and the current flowing from the third winding to the load is turned on and off. A second switching circuit, and command means for controlling the second switching circuit such that current flows from the third winding to the load when the first switching circuit is off, the command means comprising: A power converter characterized in that the second switching circuit is turned on so that current flows from the third winding to the load before the switching circuit is turned off .
この発明は、トランスの第3の巻線に流れる電流をスイッチング回路と同期して制御することにより、スイッチング時の損失を低減することができる。 The present invention can reduce switching loss by controlling the current flowing in the third winding of the transformer in synchronization with the switching circuit.
実施の形態1.
以下、この発明の実施の形態1による電力変換装置100について説明する。図1は、この発明の実施の形態1による電力変換装置100の回路概略図である。
図1に示すように、直流電圧源1、直流電圧源1に接続され、直流電圧を交流電圧に変換する第1のスイッチング回路2、この第1のスイッチング回路2は半導体素子、例えばMOSFET(Metal−Oxide−semiconductor field−effect transistor)などで構成される。第1のスイッチング回路2に接続され、交流電圧を昇圧または降圧するトランス3、このトランス3は、巻線3a、3b、3cがそれぞれn1:n3:n2の比でコアに巻回され、3eはトランス3の漏れインダクタンスを示す。巻線3bに接続され、変圧した交流を直流に整流する整流回路4、この整流回路4に接続され、整流された直流電圧で動作する負荷5、巻線3cに接続され、共振電圧をダンピングするダンピング抵抗7、巻線3cとダンピング抵抗7との接続をオン、オフする第2のスイッチング回路6、第1のスイッチング回路2および第2のスイッチング回路6にオン、オフを指令する指令手段200から構成される。指令手段200は、CPUまたは、ロジックICなどで構成される。指令手段200と第2のスイッチング回路6により、巻線3cに流れる電流を制御する。
Hereinafter,
As shown in FIG. 1, a
このように構成される電力変換装置100の動作について説明する。
指令手段200からの指令に基づき、第1のスイッチング回路2がオンする際、第2のスイッチング回路6をオフするように制御する。これにより、巻線3cに電流が流れず、トランス3の結合度が下がり、漏れインダクタンス3eが増加するため、第1のスイッチング回路2に流れ込む電流が限流され、第1のスイッチング回路2のオン時のスイッチング損失を低減することができる。
また、指令手段200からの指令に基づき、第1のスイッチング回路2をオフする際、第2のスイッチング回路6をオンするように制御する。これにより、ダンピング抵抗7が作用し、巻線3aの共振電圧を抑制することができ、トランス3の巻線損失を低減することができる。
The operation of
When the
When the
まず、第1のスイッチング回路2オン時のスイッチング損失を低減できる動作を詳述する。
図2、図3、図4は、第2のスイッチング回路6のオン、オフ制御により、トランス3の漏れインダクタンス3eを調整できることを説明する図である。
一般にトランスの漏れインダクタンスは、磁気回路中に蓄積された磁気エネルギーWを用い、一次換算した漏れインダクタンスをLl、電流をi1とすると、次式で表される。
2, 3 and 4 are diagrams for explaining that the
In general, the leakage inductance of the transformer is expressed by the following equation, using magnetic energy W stored in the magnetic circuit, and assuming that L1 is the leakage inductance converted to primary and the current is i1.
また、漏れ磁束の空間をS、漏れ磁束の磁界強度をH、磁束密度をB、透磁率をμとすると、磁気エネルギーWは次式で表される。
この関係から、漏れ磁束の磁界強度Hを小さくすれば空間に蓄えられる磁気エネルギーWが減少し、漏れインダクタンスを小さくできることがわかる。 From this relationship, it can be seen that if the magnetic field strength H of the leakage flux is reduced, the magnetic energy W stored in the space is reduced, and the leakage inductance can be reduced.
図2は、トランス3の巻線の状態を示しており、コア3fに巻線3a、3c、3bの順に同心上に巻回されている。図3は、図2の巻線配置の一部を拡大し(図中破線で囲まれた部分)、トランス3のコア3fを起点とし、起点からの距離dに応じて巻線に流れる電流とその向きにより、漏れ磁束の磁界強度が変化することを説明している。
図3において、第2のスイッチング回路6がオンしているときには、例えば巻線3aには紙面奥から手前に向かって2Iの電流が流れ、巻線3cと巻線3bにはそれぞれ手前から奥に向かってIの電流が流れる。
電流Iが流れて漏れ磁束の磁界H0が生じるとすると、巻線3aが全て含まれる距離d1で電流は2Iとなるため2H0の磁界が生じ、巻線3cを全て含む距離d2では、巻線3cには巻線3aと逆向きに電流Iが流れるため、磁界はH0減じてH0となり、巻線3bを全て含む距離d3では、巻線3aと逆向きに電流Iが流れるため磁界はさらにH0減じて0となる。このように、縦軸に漏れ磁束の磁界強度H、横軸に距離dをとり、以上説明した巻線に流れる電流により生じる漏れ磁束の磁界のグラフで囲まれる面積X1がトランス3の漏れインダクタンス3eの大きさを表すことになる。
FIG. 2 shows the state of the windings of the
In FIG. 3, when the
Assuming that the current I flows and the magnetic field H0 of the leakage flux is generated, the current becomes 2I at a distance d1 where all the
同様に、図4に第2のスイッチング回路6がオフしている場合を示すと、巻線3aには紙面奥から手前に向かって2Iの電流が流れるため、距離d1で2H0の磁界が生じるが、巻線3cには電流が流れないため距離d2では磁界の変化が無く2H0の磁界が生じ、巻線3bに紙面手前から奥に向かって電流2Iが流れるため、距離d3で磁界は2H0減じて、0となる。
従って漏れ磁束の磁界のグラフで囲まれる面積で示される漏れインダクタンスの大きさX2は、上述した第2のスイッチング回路6がオンしている図3のX1よりも大きくなる。以上のように、第2のスイッチング回路6をオン、オフすることにより、巻線3cに電流を流す場合と流さない場合とで磁気回路に蓄積されるエネルギー(グラフで囲まれる面積)が変わるため、トランス3の漏れインダクタンス3eの調整が可能となる。
Similarly, when the
Therefore, the magnitude X2 of the leakage inductance indicated by the area surrounded by the magnetic flux graph of the leakage flux is larger than X1 in FIG. 3 in which the
図5は、上述のように漏れインダクタンス3eを調整して、半導体素子で構成される第1のスイッチング回路2のスイッチング損失を低減できることを説明した波形図である。
図中、上部に半導体素子のドレインとソース間の電圧と電流の関係を示し、下部に電流の変化によるスイッチング損失の変化を示している。縦軸は大きさを表し、横軸は時間経過を示す。
時間t1で、第1のスイッチング回路2がオンした際に、第2のスイッチング回路6をオフにした状態では、オンにした状態よりも漏れインダクタンスを大きくできるため、図中、破線で示すように、ドレイン―ソース間の電流が限流され、スイッチング損失が低減できる。
FIG. 5 is a waveform diagram illustrating that the
In the figure, the upper part shows the relationship between the voltage and current between the drain and the source of the semiconductor element, and the lower part shows the change in switching loss due to the change in current. The vertical axis represents the size, and the horizontal axis represents the passage of time.
When the
次に、第1のスイッチング回路2オフ時にトランス3の巻線損失を低減できる動作につき詳述する。
図6は、第1のスイッチング回路2がオン、オフのスイッチング動作をする際のトランス3の電圧波形図である。この時、第2のスイッチング回路6はオフである。
図7は、第1のスイッチング回路2オフ時のトランス3の一次側換算した等価回路であり、トランス3は、漏れインダクタンス3eとトランスの巻線抵抗3gで表され、第1のスイッチング回路2の寄生コンデンサ成分2aとで共振回路を構成し、図6のt2−t3、t4―t5領域で示されるような共振電圧が発生する。
図8に示すように、この共振電圧の発生する(第1のスイッチング回路2がオフとなる)タイミングで第2のスイッチング回路6をt2、t4のタイミングでオンするとダンピング抵抗7が接続される。図7に示すダンピング抵抗7はその抵抗値をRとすると、巻線3aの巻数n1と巻線3bの巻数n2を用いて以下の式で表される抵抗がトランス3に並列接続され、共振電圧がダンピングされる。
FIG. 6 is a voltage waveform diagram of the
FIG. 7 shows an equivalent circuit obtained by converting the primary side of the
As shown in FIG. 8, when the
このように実施の形態1の構成では、指令手段200により第2のスイッチング回路をオフすることにより、トランスの巻線3cに電流を流さないように制御し、漏れインダクタンスを大きく見せることができ、電流の傾きが小さくなるため第1のスイッチング回路2のオン時に生じるスイッチング損失を低減することができる。また、指令手段200により第2のスイッチング回路をオンすることにより、トランス3の巻線3cに電流を流すように制御することでトランス3の巻線損失を低減することができる。
As described above, in the configuration of the first embodiment, by turning off the second switching circuit by the command means 200, control can be performed so that current does not flow to the winding 3c of the transformer, and the leakage inductance can be made large. Since the slope of the current is reduced, it is possible to reduce the switching loss that occurs when the
実施の形態2
上記実施の形態1では、図8で説明した通り、第1のスイッチング回路2と第2のスイッチング回路6が同じタイミングで切替わる。実施の形態1で説明した通り、第2のスイッチング回路6をオンしている時は、漏れインダクタンス3eは小さく、オフしている時は、漏れインダクタンス3eは大きくなる。第1のスイッチング回路2がオフしている期間に生じる振動エネルギーは、漏れインダクタンス3eが大きいほど大きくなるため、これをできるだけ小さくすることが望ましい。
つまり、図9のスイッチング回路制御時のトランス3の電圧波形において、第2のスイッチング回路6を、図8と同様にタイミングAで動作させると、漏れインダクタンス3eが大きいt2、t4のタイミングで第1のスイッチング回路2がターンオフすることになり、ターンオフ直後の巻線3aに生じる共振電圧は大きくなる。
これに対し、第2のスイッチング回路6をタイミングBのように、第1のスイッチング回路2がターンオフするよりも、Δt1だけ前に第2のスイッチング回路6をターンオンさせる。これにより、トランスの漏れインダクタンス3eを小さくした状態で第1のスイッチング回路2がターンオフするため、巻線3aに生じるターンオフ直後の共振電圧を小さくし、トランス3の巻線損失をさらに低減することができる。
図10は、図9で説明したタイミングAおよびタイミングBでのトランス電圧Vtの収束状態を示す波形図である。破線がタイミングAを実線がタイミングBを示す。タイミングBでの動作のほうがトランス電圧は早く収束する。
図9、図10とも図8と同様、第1のスイッチング回路がオンするタイミングでは第2のスイッチング回路がオフであり、トランスの巻線3cに電流を流さないように制御することにより、漏れインダクタンスを大きく見せることができ、電流の傾きが小さくなるため第1のスイッチング回路2のオン時に生じるスイッチング損失を低減することができる。
In the first embodiment, as described in FIG. 8, the
That is, in the voltage waveform of the
On the other hand, as in the timing B, the
FIG. 10 is a waveform diagram showing the convergence state of the transformer voltage Vt at the timing A and the timing B described in FIG. The broken line indicates timing A and the solid line indicates timing B. The transformer voltage converges faster in the operation at timing B.
9 and 10, the second switching circuit is off at the timing when the first switching circuit is turned on, as in FIG. 8, and the leakage inductance is controlled by controlling so that no current flows to the winding 3c of the transformer. Therefore, the switching loss generated when the
このように実施の形態2の構成では、指令手段200により、第1のスイッチング回路2をオフする前に第2のスイッチング回路6をオンして巻線3cに電流を流すように制御することにより、第1のスイッチング回路2のターンオフ直後の巻線3aに生じる共振電圧を小さくすることができ、トランス3の巻線損失をさらに低減することができる。
As described above, in the configuration of the second embodiment, the
実施の形態3.
実施の形態1、2では、共振電圧の低減にダンピング抵抗7を用いたが、この実施の形態では、容量性負荷8を第2のスイッチング回路6を介して巻線3cに接続する。
図11はこの発明の実施の形態3における電力変換装置110の回路概略図であり、図中、図1と同じ符号は同じ、又はこれに相当する構成を示す。
次に動作について説明する。指令手段200からの指令に基づき第1のスイッチング回路2をオフする際、第2のスイッチング回路6をオンし、巻線3cに接続された容量性負荷8により、巻線3aに共振電圧が生じないようにトランス3の巻線損失を低減することができる。
図12で、トランス3の一次換算した等価回路で示されるように、トランス3は、漏れインダクタンス3eと巻線抵抗3gで表され、第1のスイッチング回路2のオフ時に、第1のスイッチング回路2の寄生コンデンサ成分2aとで共振回路を構成し、共振電圧が発生する(図6のt2−t3、t4―t5領域参照)。
これに対し、第2のスイッチング回路6がオンすると、容量性負荷8の容量値をC1とすると、巻線3aの巻数n1と巻線3bの巻数n2を用いて、次式で表される容量がトランス3に並列接続され、共振電圧が変動する。
以上のように、容量性負荷8を共振が生じない値に設定することで、図13に示すように、第1のスイッチング回路2がオフになるタイミングで第2のスイッチング回路6をオンすることにより、巻線3aに共振電圧が生じず、トランス3の巻線損失低減が図れる。
Third Embodiment
In the first and second embodiments, the damping
FIG. 11 is a schematic circuit diagram of a power conversion device 110 according to a third embodiment of the present invention, in which the same reference numerals as in FIG. 1 denote the same or corresponding parts.
Next, the operation will be described. When the
As shown in FIG. 12 as an equivalent circuit obtained by primary conversion of the
On the other hand, when the
As described above, by setting the
このように実施の形態3の構成では、ダンピング抵抗7の代わりに共振が生じない値に設定した容量性負荷8を巻線3aと接続させることにより、指令手段200により、第1のスイッチング回路2をオフする際に第2のスイッチングをオンするように制御をすることにより、共振電圧を発生させず、トランス3の巻線損失をさらに低減することができる。
Thus, in the configuration of the third embodiment, the
実施の形態4
図14は、実施の形態1のトランスの漏れインダクタンスをさらに小さくできる電力変換装置120の回路概略図である。図中、実施の形態1と同一符号は、同じ構成又は相当する構成を示している。
トランス31は、巻線3a、3h、3b、3cがそれぞれ、n1:n1:n3:n2の比でコアに巻回される。31eはトランス31の漏れインダクタンスを示す。トランス31の巻線3aと巻線3hは並列に接続され、巻線3bは整流回路4に接続され、整流された直流電圧で負荷5を動作させる。巻線3cは第3のスイッチング回路9を介して整流回路11に接続され、整流された電圧で負荷12を動作させる。また、巻線3cは、第4のスイッチング回路10を介してダンピング抵抗7に接続される。第3のスイッチング回路9は指令手段210からの指令に基づき、整流回路11から負荷12に繋がる接続をオン、オフし、第4のスイッチング回路10は指令手段210からの指令に基づき、ダンピング抵抗7との接続をオン、オフする。
このように構成された電力変換装置120は、指令手段210からの指令に基づき、第1のスイッチング回路2がオンしている時、第3のスイッチング回路9をオンし、第4のスイッチング回路10をオフにする。これにより、巻線3cに電流が流れると、漏れ磁界がキャンセルされるため、トランス31の結合度が上がり、漏れインダクタンス31eが低下し、磁気干渉による巻線抵抗の増加が抑制され損失が低減できる。
Fourth Embodiment
FIG. 14 is a circuit schematic diagram of
In the
The
以下、動作につき詳述する。
図15は、トランス31の巻線の状態を示しており、コア3iに巻線3a、3c、3b、3hの順に同心上に巻回されており、巻線3aと巻線3hとで巻線3bと巻線3cとを挟み込んだ構成である。図16は図15の巻線の一部を拡大し、トランス31のコア3iを起点とし、起点からの距離dに応じて巻線に流れる電流とその向きにより、漏れ磁束の磁界強度が変化することを説明している。
図16において、第3のスイッチング回路9がオンし、第4のスイッチング回路10がオフされると、例えば巻線3a、3hには紙面奥から手前に向かってIの電流が流れ、巻線3cと3bにはそれぞれ手前から奥に向かってIの電流が流れる。
電流Iが流れて漏れ磁束の磁界H0が生じるとすると、巻線3aが全て含まれる距離d4で電流はIとなるためH0の磁界が生じ、巻線3cを全て含む距離d5では巻線3cには巻線3aと逆向きに電流Iが流れるため、磁界はH0減じて0となり、巻線3bを全て含む距離d6では巻線3aと逆向きに電流Iが流れるため、磁界はさらにH0減じて−H0となる。巻線3hを全て含むd7では、巻線3aと同じ向きに電流Iが流れるため、H0の磁界が生じ、0となる。このように漏れ磁界がキャンセルされるため、漏れインダクタンスを十分小さくできる。
図17は、第3のスイッチング回路9がオフし、第4のスイッチング回路10もオフされた場合の漏れインダクタンスの大きさを表す。例えば、巻線3aには紙面奥から手前に向かってIの電流が流れるため、距離d4でH0の磁界が生じるが、巻線3cには電流が流れないため距離d5では磁界の変化が無くH0の磁界が生じ、巻線3bには紙面手前から奥に向かって電流2Iが流れるため、磁界は2H0減じて距離d6で−H0となる。距離d7では、巻線3hに紙面奥から手前に向かってIの電流が流れるため、H0の磁界が生じ0となる。このため、漏れインダクタンスの大きさは、図16で示したものよりも大きくなる。
The operation will be described in detail below.
FIG. 15 shows the state of the windings of the
In FIG. 16, when the third switching circuit 9 is turned on and the
Assuming that the current I flows and the magnetic field H0 of the leakage flux is generated, the current becomes I at a distance d4 at which all the
FIG. 17 shows the magnitude of leakage inductance when the third switching circuit 9 is turned off and the
このように実施の形態4の構成では、第1のスイッチング回路2がオンのとき、指令手段210からの指令により、第3のスイッチング回路9をオン、第4のスイッチング回路10をオフにすると、漏れ磁界がキャンセルされ、磁気干渉による巻線抵抗の増加が抑制され損失が低減される。
As described above, in the configuration of the fourth embodiment, when the third switching circuit 9 is turned on and the
実施の形態5
実施の形態4で説明した電力変換装置120の第1のスイッチング回路2、第3のスイッチング回路9、第4のスイッチング回路10のオン、オフの制御の一例を図18に示す。図18はスイッチング制御とトランスの電圧を示す波形図である。
第3のスイッチング回路9は第1のスイッチング回路2のターンオン時(t6)のΔt2後のt7にターンオンする。これにより、第1のスイッチング回路2がターンオンするとき(t6)は、第3のスイッチング回路9、第4のスイッチング回路10が共にオフであることにより図17でも説明した通り、第3のスイッチング回路9がオンのときよりも漏れインダクタンス31eが大きくなり、第1のスイッチング回路2のオン時(t6)の電流が限流されるため、スイッチング損失が低減できる。
第3のスイッチング回路9のオン時(t7)、トランス31の結合度は上がり、図16で説明したように、磁界がキャンセルされるため、漏れインダクタンスは小さくなり、磁気干渉による巻線の高周波抵抗増加が抑制され、トランス31の巻線損失増加が抑制される。
また、第1のスイッチング回路2のターンオフ時(t8)、第3のスイッチング回路9がオフし、第4のスイッチング回路10がオンする。これによりダンピング抵抗7が巻線3cに接続され、共振電圧がダンピングされ、巻線損失の低減が実現できる。
Fifth Embodiment
An example of on / off control of the
The third switching circuit 9 is turned on at t7 after Δt2 when the
When the third switching circuit 9 is on (t7), the degree of coupling of the
Further, when the
このように実施の形態5の構成では、指令手段210からの指令により、第1のスイッチング回路2がオン、オフに同期して、上述した通り、第1、第3、第4のスイッチング回路をオン、オフすることにより、巻線損失を低減することができる。
なお、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
As described above, in the configuration of the fifth embodiment, the first, third, and fourth switching circuits are synchronized as described above in synchronization with the on / off of the
In the present invention, within the scope of the invention, each embodiment can be freely combined, or each embodiment can be appropriately modified or omitted.
1 直流電圧源、2 第1のスイッチング回路、2a 寄生コンデンサ成分 3 トランス、3a 巻線、3b 巻線、3c 巻線、3e 漏れインダクタンス、3f コア、3g 巻線抵抗、3h 巻線、3i コア、4 整流回路、5 負荷、6 第2のスイッチング回路、7 ダンピング抵抗、8 容量性負荷、9 第3のスイッチング回路、10 第4のスイッチング回路、31 トランス、31e 漏れインダクタンス、100 電力変換装置、110 電力変換装置、120 電力変換装置、200 指令手段、210 指令手段
1 DC voltage source, 2 first switching circuit, 2a
Claims (4)
前記指令手段は、前記第1のスイッチング回路をオフする前に、前記第3の巻線から前記負荷に電流が流れるように第2のスイッチング回路をオンすることを特徴とする電力変換装置。 A first switching circuit for converting a DC voltage to an AC voltage, a transformer connected to the first switching circuit, and a power conversion device for outputting a voltage rectified by a rectifier circuit connected to the transformer, the transformer A third winding magnetically coupled to a first winding on the input side and a second winding on the output side; a second switching circuit for turning on / off a current flowing from the third winding to the load Path, command means for controlling the second switching circuit such that current flows from the third winding to the load when the first switching circuit is off,
The power conversion device according to claim 1, wherein the command means turns on the second switching circuit so that current flows from the third winding to the load before the first switching circuit is turned off .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015117964A JP6425621B2 (en) | 2015-06-11 | 2015-06-11 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015117964A JP6425621B2 (en) | 2015-06-11 | 2015-06-11 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017005884A JP2017005884A (en) | 2017-01-05 |
JP6425621B2 true JP6425621B2 (en) | 2018-11-21 |
Family
ID=57752005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015117964A Active JP6425621B2 (en) | 2015-06-11 | 2015-06-11 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6425621B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2773013B1 (en) * | 1997-12-23 | 2000-03-03 | Sextant Avionique | METHOD FOR CONTROLLING A CONTINUOUS-CONTINUOUS VOLTAGE CONVERTER WITH INDUCTIVE STORAGE |
JP2014168355A (en) * | 2013-02-28 | 2014-09-11 | Fujitsu Telecom Networks Ltd | Forward converter of active clamp system and driving method thereof |
-
2015
- 2015-06-11 JP JP2015117964A patent/JP6425621B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017005884A (en) | 2017-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6634089B2 (en) | Soft switching flyback converter | |
JP5601158B2 (en) | Semiconductor control device for switching power supply device and switching power supply device using the same | |
US9547351B2 (en) | Power supply apparatus | |
US6366476B1 (en) | Switching power supply apparatus with active clamp circuit | |
JP4320787B2 (en) | Switching power supply | |
US8743565B2 (en) | High power converter architecture | |
JP6049861B2 (en) | DC / DC converter | |
JP6883489B2 (en) | converter | |
CN111464036A (en) | Switch state control method, control circuit and flyback converter | |
JP2011050134A (en) | Resonant switching power supply device | |
JP2000324831A (en) | Switching power supply circuit | |
CN107820669B (en) | Double-bridge DC/DC power converter | |
JP6382739B2 (en) | DCDC converter | |
JP6559081B2 (en) | Power converter | |
Beiranvand et al. | Designing an adjustable wide range regulated current source | |
JP6425621B2 (en) | Power converter | |
JP2016167968A (en) | Power conversion device | |
JP2015154525A (en) | bidirectional flyback converter | |
JP7329972B2 (en) | Converter and converter control method | |
JP6829220B2 (en) | Switching power supply and its control method | |
JP2017108592A (en) | Switching electric power supply | |
JP3022620B2 (en) | DC-DC converter | |
JP2015180139A (en) | switching power supply | |
JP4329450B2 (en) | DC converter | |
US11973440B2 (en) | Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181023 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6425621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |