JP2015154525A - bidirectional flyback converter - Google Patents

bidirectional flyback converter Download PDF

Info

Publication number
JP2015154525A
JP2015154525A JP2014024293A JP2014024293A JP2015154525A JP 2015154525 A JP2015154525 A JP 2015154525A JP 2014024293 A JP2014024293 A JP 2014024293A JP 2014024293 A JP2014024293 A JP 2014024293A JP 2015154525 A JP2015154525 A JP 2015154525A
Authority
JP
Japan
Prior art keywords
input
switching element
output terminal
voltage
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014024293A
Other languages
Japanese (ja)
Inventor
明弘 深津
Akihiro Fukatsu
明弘 深津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014024293A priority Critical patent/JP2015154525A/en
Publication of JP2015154525A publication Critical patent/JP2015154525A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To attain downsizing by decreasing the number of switching elements.SOLUTION: When transmitting power from first input/output terminals 2p and 2n to second input/output terminals 3p and 3n, a control section 9 drives on a transistor Q1 during a period in which a voltage across the transistor Q1 becomes zero or negative in the state where transistors Q3 and Q4 are driven off, then drives off the transistor Q1 in the state where a transistor Q2 is driven on, and then maintains the state where the transistor Q2 is driven on, until at least the voltage across the transistor Q1 increases in a positive direction and then returns to zero. When transmitting power from the second input/output terminals 3p and 3n to the first input/output terminals 2p and 2n, the control section also similarly operates.

Description

本発明は、絶縁共振形の双方向フライバックコンバータに関する。   The present invention relates to an insulated resonant bidirectional flyback converter.

従来から、大電力向けの双方向コンバータにはフルブリッジ回路を用いた構成が提案されている。特許文献1に記載された絶縁共振形の双方向コンバータは、単相フルブリッジ構成の低圧側スイッチング部、単相フルブリッジ構成の高圧側スイッチング部、両スイッチング部を接続する絶縁トランス、および絶縁トランスと一方のスイッチング部との間に接続されたLC共振回路を備えている。また、スイッチング部の各アームのスイッチング素子と並列に、補助共振コンデンサと逆並列ダイオード付補助スイッチング素子の直列回路を備えている。   Conventionally, a configuration using a full bridge circuit has been proposed for a bidirectional converter for high power. An insulated resonant bidirectional converter described in Patent Document 1 includes a low-voltage side switching unit having a single-phase full-bridge configuration, a high-voltage side switching unit having a single-phase full-bridge configuration, an insulating transformer that connects both switching units, and an insulating transformer And an LC resonance circuit connected between the one switching unit. A series circuit of an auxiliary resonant capacitor and an auxiliary switching element with an antiparallel diode is provided in parallel with the switching element of each arm of the switching unit.

この双方向コンバータは、低圧側または高圧側スイッチング部の各アームにおけるスイッチング素子のオン期間の初期に、補助スイッチング素子をオンさせる。これにより、トランス巻数比以上にコンバータの出力電圧を高くでき、低圧側と高圧側の電圧変動に対してロバストな特性が得られる。また、1つのスイッチング素子にかかる電圧と電流をそれぞれ半分にして消費電力を低減できるので、大電力の用途に適している。   This bidirectional converter turns on the auxiliary switching element at the beginning of the ON period of the switching element in each arm of the low voltage side or high voltage side switching unit. As a result, the output voltage of the converter can be made higher than the transformer turns ratio, and robust characteristics can be obtained with respect to voltage fluctuations on the low voltage side and the high voltage side. Further, since the power consumption can be reduced by halving the voltage and current applied to one switching element, it is suitable for high power applications.

特許第4527616号公報Japanese Patent No. 4527716

しかし、特許文献1に記載された双方向コンバータは、低圧側スイッチング部と高圧側スイッチング部にそれぞれ4個ずつのスイッチング素子を必要とする。このため、回路サイズが大きくなり、コストが増大するという問題があった。   However, the bidirectional converter described in Patent Document 1 requires four switching elements in each of the low voltage side switching unit and the high voltage side switching unit. This increases the circuit size and increases the cost.

本発明は上記事情に鑑みてなされたもので、その目的は、スイッチング素子の数を減らして小型化した双方向フライバックコンバータを提供することにある。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a bidirectional flyback converter that is reduced in size by reducing the number of switching elements.

請求項1に記載した双方向フライバックコンバータは、第1入出力端子側に設けられた第1コンバータ部、第2入出力端子側に設けられた第2コンバータ部、第1コンバータ部と第2コンバータ部とを接続するフライバックトランス、および第1コンバータ部と第2コンバータ部を制御する制御部を備えている。   The bidirectional flyback converter according to claim 1 includes a first converter unit provided on the first input / output terminal side, a second converter unit provided on the second input / output terminal side, a first converter unit and a second converter unit. A flyback transformer for connecting the converter unit and a control unit for controlling the first converter unit and the second converter unit are provided.

第1コンバータ部は、第1入出力端子間にフライバックトランスの一方の巻線と直列に設けられた第1スイッチング素子と、第1スイッチング素子に対し並列に設けられた第1共振コンデンサと第2スイッチング素子との直列回路を備えている。同様に、第2コンバータ部は、第2入出力端子間にフライバックトランスの他方の巻線と直列に設けられた第3スイッチング素子と、第3スイッチング素子に対し並列に設けられた第2共振コンデンサと第4スイッチング素子との直列回路を備えている。   The first converter unit includes a first switching element provided in series with one winding of the flyback transformer between the first input / output terminals, a first resonant capacitor provided in parallel with the first switching element, and a first A series circuit with two switching elements is provided. Similarly, the second converter unit includes a third switching element provided in series with the other winding of the flyback transformer between the second input / output terminals, and a second resonance provided in parallel with the third switching element. A series circuit of a capacitor and a fourth switching element is provided.

制御部は、第1入出力端子から第2入出力端子に電力を伝送するときには、第3、第4スイッチング素子をオフ駆動した状態で、第1スイッチング素子の両端電圧がゼロまたは負となる期間に第1スイッチング素子をオン駆動する。このとき、第1スイッチング素子はゼロ電圧スイッチングおよびゼロ電流スイッチングとなるので、スイッチング損失を低減できる。第1スイッチング素子がオンすると、フライバックトランスの一方の巻線の電流が増加して、フライバックトランスにエネルギーが蓄積される。   When the control unit transmits power from the first input / output terminal to the second input / output terminal, a period in which the voltage across the first switching element is zero or negative while the third and fourth switching elements are driven off. The first switching element is turned on. At this time, since the first switching element performs zero voltage switching and zero current switching, switching loss can be reduced. When the first switching element is turned on, the current in one winding of the flyback transformer increases, and energy is accumulated in the flyback transformer.

その後、制御部は、第2スイッチング素子をオン駆動した状態で第1スイッチング素子をオフ駆動する。これにより、フライバックトランスの他方の巻線に電流が流れて第2入出力端子側に電力が伝送される。制御部は、少なくとも第1スイッチング素子の両端電圧が正の向きに増加した後ゼロに戻るまでの間、第2スイッチング素子をオン状態に維持する。これにより、第2スイッチング素子を通して、フライバックトランスの一方の巻線に存する漏れインダクタンスと第1共振コンデンサとによる共振電流が流れる。   Thereafter, the control unit drives off the first switching element in a state where the second switching element is turned on. Thereby, a current flows through the other winding of the flyback transformer, and power is transmitted to the second input / output terminal side. The control unit maintains the second switching element in an ON state at least until the voltage across the first switching element increases in a positive direction and then returns to zero. As a result, a resonance current caused by the leakage inductance and the first resonance capacitor in one winding of the flyback transformer flows through the second switching element.

第1共振コンデンサは、第1スイッチング素子がオフした時の第1スイッチング素子の電圧の急峻な立ち上がりを抑える。これにより、第1スイッチング素子はゼロ電圧スイッチングとなり、スイッチング損失が低減する。その後、制御部は、第1スイッチング素子の両端電圧がゼロまたは負となるのを待って第1スイッチング素子を再びオン駆動する。   The first resonant capacitor suppresses a sharp rise in voltage of the first switching element when the first switching element is turned off. Thereby, a 1st switching element becomes zero voltage switching and a switching loss reduces. Thereafter, the control unit waits until the voltage across the first switching element becomes zero or negative, and drives the first switching element on again.

制御部は、第2入出力端子から第1入出力端子に電力を伝送するときには、第1、第2スイッチング素子をオフ駆動した状態で第3スイッチング素子の両端電圧がゼロまたは負となる期間に第3スイッチング素子をオン駆動する。その後、第4スイッチング素子をオン駆動した状態で第3スイッチング素子をオフ駆動し、少なくとも第3スイッチング素子の両端電圧が正の向きに増加した後ゼロに戻るまでの間、第4スイッチング素子をオン状態に維持するように制御する。このときも、第2共振コンデンサの作用により第3スイッチング素子のスイッチング損失を低減できる。   When the control unit transmits power from the second input / output terminal to the first input / output terminal, the voltage across the third switching element is zero or negative while the first and second switching elements are driven off. The third switching element is turned on. Thereafter, the third switching element is turned off while the fourth switching element is turned on, and the fourth switching element is turned on at least until the voltage across the third switching element increases in the positive direction and then returns to zero. Control to maintain the state. Also at this time, the switching loss of the third switching element can be reduced by the action of the second resonance capacitor.

本構成の第1、第2コンバータ部は、それぞれ2個のスイッチング素子を備えればよいので、従来のフルブリッジ構成の双方向コンバータに比べてスイッチング素子の数を1/2に減らして小型化できる。   Since the first and second converter sections of this configuration only need to include two switching elements, the number of switching elements is reduced by half compared to the conventional full-bridge bidirectional converter. it can.

請求項2記載の手段によれば、制御部は、第1入出力端子から第2入出力端子に電力を伝送するときには、フライバックトランスから第2入出力端子に電流が流れている期間の少なくとも一部において第3スイッチング素子をオン駆動する。第2入出力端子から第1入出力端子に電力を伝送するときには、フライバックトランスから第1入出力端子に電流が流れている期間の少なくとも一部において第1スイッチング素子をオン駆動する。これにより同期整流が行われ、第1、第3スイッチング素子の通電損失を低減できる。   According to the means of claim 2, the control unit transmits at least a period of time during which current flows from the flyback transformer to the second input / output terminal when transmitting power from the first input / output terminal to the second input / output terminal. In a part, the third switching element is turned on. When power is transmitted from the second input / output terminal to the first input / output terminal, the first switching element is turned on in at least part of a period in which current flows from the flyback transformer to the first input / output terminal. Thereby, synchronous rectification is performed, and the energization loss of the first and third switching elements can be reduced.

請求項3記載の手段によれば、第1コンバータ部は、第1入出力端子とフライバックトランスとの間に平滑化回路を備え、第2コンバータ部は、第2入出力端子とフライバックトランスとの間に平滑化回路を備えている。これにより、第1入出力端子間の電圧および第2入出力端子間の電圧の変動を抑制できる。   According to a third aspect of the present invention, the first converter unit includes a smoothing circuit between the first input / output terminal and the flyback transformer, and the second converter unit includes the second input / output terminal and the flyback transformer. Is provided with a smoothing circuit. Thereby, the fluctuation | variation of the voltage between 1st input / output terminals and the voltage between 2nd input / output terminals can be suppressed.

請求項4記載の手段によれば、第1から第4スイッチング素子には、それぞれ逆並列にショットキーバリアダイオードが接続されている。スイッチング素子のボディダイオードの順方向電圧は比較的高いので、スイッチング素子にショットキーバリアダイオードを並列接続することで通電損失を一層低減することができる。   According to a fourth aspect of the present invention, a Schottky barrier diode is connected in antiparallel to each of the first to fourth switching elements. Since the forward voltage of the body diode of the switching element is relatively high, the conduction loss can be further reduced by connecting a Schottky barrier diode in parallel to the switching element.

請求項5記載の手段によれば、第1入出力端子間の電圧を検出する第1電圧検出回路と、第2入出力端子間の電圧を検出する第2電圧検出回路とを備えている。制御部は、第1入出力端子から第2入出力端子に電力を伝送するときには、第2電圧検出回路により検出された電圧が目標電圧に等しくなるように第1スイッチング素子のオン駆動時間を制御する。制御部は、第2入出力端子から第1入出力端子に電力を伝送するときには、第1電圧検出回路により検出された電圧が目標電圧に等しくなるように第3スイッチング素子のオン駆動時間を制御する。これによりPFM(Pulse Frequency Modulation)制御が行われ、出力側の電圧が目標電圧に一致するように変換電力が調整される。   According to a fifth aspect of the present invention, the first voltage detection circuit for detecting the voltage between the first input / output terminals and the second voltage detection circuit for detecting the voltage between the second input / output terminals are provided. When transmitting power from the first input / output terminal to the second input / output terminal, the control unit controls the on-drive time of the first switching element so that the voltage detected by the second voltage detection circuit is equal to the target voltage. To do. When transmitting power from the second input / output terminal to the first input / output terminal, the control unit controls the on-drive time of the third switching element so that the voltage detected by the first voltage detection circuit becomes equal to the target voltage. To do. Thereby, PFM (Pulse Frequency Modulation) control is performed, and the conversion power is adjusted so that the voltage on the output side matches the target voltage.

請求項6記載の手段によれば、第1入出力端子間および第2入出力端子間の少なくとも一方にインバータを備えている。これにより、商用電源のような交流電源との間でも電力の伝送が可能になる。   According to the sixth aspect of the present invention, an inverter is provided between at least one of the first input / output terminals and between the second input / output terminals. As a result, power can be transmitted to and from an AC power source such as a commercial power source.

請求項7記載の手段によれば、第1から第4スイッチング素子は、炭化ケイ素(SiC)または窒化ガリウム(GaN)を用いた半導体素子からなる。これらの半導体素子は、高耐圧、低損失の特性を持つので、双方向フライバックコンバータの損失を一層低減できる。   According to a seventh aspect of the present invention, the first to fourth switching elements are semiconductor elements using silicon carbide (SiC) or gallium nitride (GaN). Since these semiconductor elements have high breakdown voltage and low loss characteristics, the loss of the bidirectional flyback converter can be further reduced.

第1の実施形態を示す双方向フライバックコンバータの構成図The block diagram of the bidirectional flyback converter which shows 1st Embodiment 波形図Waveform diagram 第2の実施形態を示す図1相当図FIG. 1 equivalent diagram showing the second embodiment 第3の実施形態を示す図1相当図FIG. 1 equivalent view showing the third embodiment 第4の実施形態を示す図1相当図FIG. 1 equivalent view showing the fourth embodiment

各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
(第1の実施形態)
以下、第1の実施形態について図1および図2を参照しながら説明する。図1に示す双方向フライバックコンバータ1は、第1入出力端子2p、2n間に接続された直流電源E1と第2入出力端子3p、3n間に接続された直流電源E2との間で双方向に電力を伝送する。直流電源E1、E2は、例えば太陽電池、蓄電池(車載を含む)、燃料電池などが想定される。
In each embodiment, substantially the same parts are denoted by the same reference numerals and description thereof is omitted.
(First embodiment)
Hereinafter, a first embodiment will be described with reference to FIGS. 1 and 2. The bidirectional flyback converter 1 shown in FIG. 1 includes both a DC power source E1 connected between the first input / output terminals 2p and 2n and a DC power source E2 connected between the second input / output terminals 3p and 3n. Power in the direction. As the DC power supplies E1 and E2, for example, a solar battery, a storage battery (including a vehicle), a fuel cell, and the like are assumed.

第1入出力端子2(2p、2n)側には第1コンバータ部4が設けられ、第2入出力端子3(3p、3n)側には第2コンバータ部5が設けられている。第1コンバータ部4と第2コンバータ部5は、図示結合を有するフライバックトランス6を介して接続されている。   A first converter unit 4 is provided on the first input / output terminal 2 (2p, 2n) side, and a second converter unit 5 is provided on the second input / output terminal 3 (3p, 3n) side. The 1st converter part 4 and the 2nd converter part 5 are connected via the flyback transformer 6 which has illustration coupling.

第1コンバータ部4の第1入出力端子2p、2n間には、フライバックトランス6の一方の巻線61とNチャネル型MOSトランジスタQ1のドレイン・ソース間とが直列に接続されている。また、トランジスタQ1に対し並列に、第1共振コンデンサC1とNチャネル型MOSトランジスタQ2のドレイン・ソース間との直列回路が接続されている。   Between the first input / output terminals 2p and 2n of the first converter section 4, one winding 61 of the flyback transformer 6 and the drain and source of the N-channel MOS transistor Q1 are connected in series. A series circuit of the first resonance capacitor C1 and the drain-source of the N-channel MOS transistor Q2 is connected in parallel with the transistor Q1.

同様に、第2コンバータ部5の第2入出力端子3p、3n間には、フライバックトランス6の他方の巻線62とNチャネル型MOSトランジスタQ3のドレイン・ソース間とが直列に接続されている。また、トランジスタQ3に対し並列に、第2共振コンデンサC2とNチャネル型MOSトランジスタQ4のドレイン・ソース間との直列回路が接続されている。これらのトランジスタQ1からQ4は、本発明でいう第1から第4スイッチング素子に相当する。トランジスタQ1からQ4には寄生ダイオード(ボディダイオード)が形成されている。   Similarly, between the second input / output terminals 3p and 3n of the second converter unit 5, the other winding 62 of the flyback transformer 6 and the drain and source of the N-channel MOS transistor Q3 are connected in series. Yes. A series circuit of the second resonance capacitor C2 and the drain-source of the N-channel MOS transistor Q4 is connected in parallel with the transistor Q3. These transistors Q1 to Q4 correspond to the first to fourth switching elements in the present invention. Parasitic diodes (body diodes) are formed in the transistors Q1 to Q4.

第1入出力端子2p、2n間には、当該端子間の電圧を検出する第1電圧検出回路7を備えている。第2入出力端子3p、3n間には、当該端子間の電圧を検出する第2電圧検出回路8を備えている。制御部9は、出力側となる端子間の電圧が目標電圧に等しくなるように、トランジスタQ1〜Q4にゲート電圧を与えてオンオフ駆動の制御を実行する。   Between the first input / output terminals 2p and 2n, a first voltage detection circuit 7 for detecting a voltage between the terminals is provided. Between the 2nd input / output terminals 3p and 3n, the 2nd voltage detection circuit 8 which detects the voltage between the said terminals is provided. The control unit 9 performs on / off drive control by applying a gate voltage to the transistors Q1 to Q4 so that the voltage between the terminals on the output side becomes equal to the target voltage.

次に、第1入出力端子2側から第2入出力端子3側に電力を伝送するときの動作について図2を参照しながら説明する。第2入出力端子3側から第1入出力端子2側に電力を伝送するときも同様の動作となる。   Next, an operation when power is transmitted from the first input / output terminal 2 side to the second input / output terminal 3 side will be described with reference to FIG. The same operation is performed when power is transmitted from the second input / output terminal 3 side to the first input / output terminal 2 side.

電流I1は、直流電源E1から第1入出力端子2を通して第1コンバータ部4に入力される電流を表しており、電流I2は、第2コンバータ部5から第2入出力端子3を通して直流電源E2に出力される電流を表している。共振電流IC1は、第1共振コンデンサC1に流れる電流を表しており、共振電流IC2は、第2共振コンデンサC2に流れる電流を表している。何れの電流も図に示す向きを正としている。   The current I1 represents the current input from the DC power source E1 to the first converter unit 4 through the first input / output terminal 2, and the current I2 is the DC power source E2 from the second converter unit 5 through the second input / output terminal 3. Represents the current output to. The resonance current IC1 represents the current flowing through the first resonance capacitor C1, and the resonance current IC2 represents the current flowing through the second resonance capacitor C2. In any current, the direction shown in the figure is positive.

制御部9は、トランジスタQ3、Q4をオフ駆動した状態で、トランジスタQ1のドレイン・ソース間電圧(以下、単に電圧と言う)がゼロまたは負となる期間にトランジスタQ1をオン駆動する。図2に示す場合、制御部9は、共振電流IC1が負となってトランジスタQ1の電圧が−Vf(Vf:ダイオードの順方向電圧)まで低下し、トランジスタQ1の寄生ダイオードに電流が流れ始める時刻t2、t7でトランジスタQ1をオン駆動する。このとき、トランジスタQ1はゼロ電圧スイッチングおよびゼロ電流スイッチングとなるので、トランジスタQ1のスイッチング損失を低減できる。   The control unit 9 drives the transistor Q1 on during a period in which the drain-source voltage of the transistor Q1 (hereinafter simply referred to as voltage) is zero or negative with the transistors Q3 and Q4 being turned off. In the case shown in FIG. 2, the control unit 9 has a time when the resonance current IC1 becomes negative and the voltage of the transistor Q1 decreases to −Vf (Vf: forward voltage of the diode), and current starts to flow through the parasitic diode of the transistor Q1. The transistor Q1 is turned on at t2 and t7. At this time, since the transistor Q1 performs zero voltage switching and zero current switching, the switching loss of the transistor Q1 can be reduced.

トランジスタQ1がオンすると、フライバックトランス6の巻線61の電流が増加して、フライバックトランス6にエネルギーが蓄積される。制御部9は、第2電圧検出回路8により検出された電圧が目標電圧に等しくなるようにトランジスタQ1のオン駆動時間を制御する。制御部9は、このフィードバック制御に基づいて、時刻t3でトランジスタQ1をオフ駆動する。   When the transistor Q1 is turned on, the current in the winding 61 of the flyback transformer 6 increases and energy is stored in the flyback transformer 6. The controller 9 controls the ON drive time of the transistor Q1 so that the voltage detected by the second voltage detection circuit 8 becomes equal to the target voltage. Based on this feedback control, control unit 9 drives transistor Q1 off at time t3.

第1共振コンデンサC1に共振電流IC1を流すため、トランジスタQ1をオフ駆動する時にはトランジスタQ2をオン駆動した状態としておく。トランジスタQ1がオンしている期間中、トランジスタQ2はオン、オフ何れであってもよい。本実施形態ではトランジスタQ2を常にオン駆動している。   Since the resonance current IC1 flows through the first resonance capacitor C1, when the transistor Q1 is driven off, the transistor Q2 is kept on. While the transistor Q1 is on, the transistor Q2 may be on or off. In this embodiment, the transistor Q2 is always turned on.

時刻t3でトランジスタQ1がオフすると、フライバックトランス6の巻線62に正の電流I2が流れて第2入出力端子3側に電力が伝送される。また、トランジスタQ2を通して、フライバックトランス6の巻線61に存する漏れインダクタンスと第1共振コンデンサC1との共振による共振電流IC1が流れる。制御部9は、少なくともトランジスタQ1の電圧が正の向きに増加した後減少してゼロに戻る時刻t6までの間、トランジスタQ2をオン駆動し続ける必要がある。上述したように、本実施形態ではトランジスタQ2を常にオン駆動している。   When the transistor Q1 is turned off at time t3, a positive current I2 flows through the winding 62 of the flyback transformer 6, and power is transmitted to the second input / output terminal 3 side. Further, a resonance current IC1 due to resonance between the leakage inductance existing in the winding 61 of the flyback transformer 6 and the first resonance capacitor C1 flows through the transistor Q2. The controller 9 needs to continue to drive the transistor Q2 at least until time t6 until the voltage of the transistor Q1 increases in the positive direction and then decreases and returns to zero. As described above, in this embodiment, the transistor Q2 is always turned on.

第1共振コンデンサC1は、トランジスタQ1がオフした時のトランジスタQ1の電圧の急峻な立ち上がりを抑える作用を奏する。これにより、トランジスタQ1はゼロ電圧スイッチングとなり、トランジスタQ1のスイッチング損失を低減できる。   The first resonant capacitor C1 has an effect of suppressing a sharp rise in the voltage of the transistor Q1 when the transistor Q1 is turned off. Thereby, the transistor Q1 becomes zero voltage switching, and the switching loss of the transistor Q1 can be reduced.

第2コンバータ部5における正の電流I2は、トランジスタQ3の寄生ダイオードを通して流れる。このときの通電損失を低減するため同期整流を行っている。すなわち、フライバックトランス6から第2入出力端子3に電流I2が流れている期間(時刻t3から時刻t7までの期間)の少なくとも一部(ここでは時刻t4から時刻t5までの期間)において、トランジスタQ3をオン駆動する。その後、制御部9は、上述したようにトランジスタQ1の電圧がゼロまたは負となるのを待ってトランジスタQ1を再びオン駆動する(時刻t7)。トランジスタQ1がオンすると、トランジスタQ3、Q4の電圧が立ち上がる。   The positive current I2 in the second converter unit 5 flows through the parasitic diode of the transistor Q3. Synchronous rectification is performed to reduce current loss at this time. That is, in at least a part of the period during which the current I2 flows from the flyback transformer 6 to the second input / output terminal 3 (period from time t3 to time t7) (here, the period from time t4 to time t5), the transistor Q3 is turned on. Thereafter, the control unit 9 waits until the voltage of the transistor Q1 becomes zero or negative as described above, and turns on the transistor Q1 again (time t7). When the transistor Q1 is turned on, the voltages of the transistors Q3 and Q4 rise.

以上説明した動作において、制御部9は、期間T1の幅を変更して変換電力を調整する。一方、期間T2の幅は、フライバックトランス6の巻線61の漏れインダクタンスと第1共振コンデンサC1の容量とから決定される共振周波数により一定となる。従って、PFM制御が行われて、第2入出力端子3p、3n間の電圧が目標電圧に一致するように制御される。一つの現実的な数値例として、PFM制御の周波数は10kHz〜200kHz、期間T2に対応する共振周波数は100kHz程度となる。   In the operation described above, the control unit 9 adjusts the conversion power by changing the width of the period T1. On the other hand, the width of the period T2 is constant depending on the resonance frequency determined from the leakage inductance of the winding 61 of the flyback transformer 6 and the capacitance of the first resonance capacitor C1. Therefore, PFM control is performed and control is performed so that the voltage between the second input / output terminals 3p and 3n matches the target voltage. As one practical numerical example, the frequency of the PFM control is 10 kHz to 200 kHz, and the resonance frequency corresponding to the period T2 is about 100 kHz.

漏れインダクタンスによるサージがないため、トランジスタQ2、Q4の耐圧は、トランジスタQ1、Q3の耐圧よりも低い。また、トランジスタQ1、Q3に流れる電流は、電力変換に必要なフライバックトランス6の主電流であり、トランジスタQ2、Q4に流れる電流は共振電流である。このため、トランジスタQ1、Q3に流れる電流は、トランジスタQ2、Q4に流れる電流よりも大きくなる。従って、トランジスタQ1、Q3の素子サイズは、トランジスタQ2、Q4の素子サイズよりも大きくなる。   Since there is no surge due to leakage inductance, the breakdown voltage of the transistors Q2 and Q4 is lower than the breakdown voltage of the transistors Q1 and Q3. The currents flowing through the transistors Q1 and Q3 are main currents of the flyback transformer 6 necessary for power conversion, and the currents flowing through the transistors Q2 and Q4 are resonance currents. For this reason, the current flowing through the transistors Q1 and Q3 is larger than the current flowing through the transistors Q2 and Q4. Therefore, the element sizes of the transistors Q1 and Q3 are larger than the element sizes of the transistors Q2 and Q4.

トランジスタQ1、Q3に印加される最大電圧は、フライバックトランス6の巻線61、62の漏れインダクタンスと共振コンデンサC1、C2の容量とにより決まる。実際の共振コンデンサC1、C2にはフィルムコンデンサ、セラミックコンデンサ等を使用するので、高耐圧且つ大容量のものが存在しない。このため、適用できるコンデンサのバリエーションから検討すると、トランジスタQ1、Q3に印加される電圧は直流電源E1、E2の電圧に対し高電圧(例えば5〜7倍程度)になる。特に高負荷、低周波数のときに(T1>>T2)、トランジスタQ1、Q3の印加電圧が高くなる。   The maximum voltage applied to the transistors Q1 and Q3 is determined by the leakage inductance of the windings 61 and 62 of the flyback transformer 6 and the capacitance of the resonant capacitors C1 and C2. Since film capacitors, ceramic capacitors, etc. are used as the actual resonant capacitors C1 and C2, there are no high withstand voltage and large capacity capacitors. For this reason, considering the variation of applicable capacitors, the voltage applied to the transistors Q1 and Q3 is higher than the voltage of the DC power supplies E1 and E2 (for example, about 5 to 7 times). In particular, when the load is high and the frequency is low (T1 >> T2), the voltage applied to the transistors Q1 and Q3 increases.

トランジスタQ1からQ4にIGBT、SiC(炭化ケイ素)、GaN(窒化ガリウム)等の高耐圧で低損失の半導体素子を用いることにより損失を低減することができる。例えば、電源電圧E1を200Vとし、共振によりその10倍の2000Vの耐圧が必要なトランジスタQ1の場合、SiのMOSトランジスタのオン抵抗は1300mΩcm(理論値)、SiCのMOSトランジスタのオン抵抗は2mΩcm(理論値)となる。従って、SiCのMOSトランジスタを用いることにより、素子の通電損失を大幅に低減することができる。 Loss can be reduced by using high breakdown voltage and low loss semiconductor elements such as IGBT, SiC (silicon carbide), and GaN (gallium nitride) for the transistors Q1 to Q4. For example, when the power supply voltage E1 is 200V and the transistor Q1 requires a breakdown voltage of 2000V, which is ten times that due to resonance, the on-resistance of the Si MOS transistor is 1300 mΩcm 2 (theoretical value), and the on-resistance of the SiC MOS transistor is 2 mΩcm 2 (theoretical value). Therefore, by using the SiC MOS transistor, it is possible to greatly reduce the conduction loss of the element.

高耐圧素子を用いることにより、共振コンデンサC1、C2の容量値が小さくてもトランジスタQ1、Q3の両端電圧に生じるサージ電圧を吸収できるため、共振コンデンサC1、C2を小型化することができる。また、SiC、GaNは、IGBTに比べて高周波領域でも駆動させることができるので、フライバックトランス6を小型化することができる。フライバックトランス6を小型化すると巻線61、62の漏れインダクタンスが小さくなるので、共振コンデンサC1、C2も容量値を減らして小型化することができる。さらに、巻線61、62の漏れインダクタンスが小さくなると期間T2の幅が短くなるので、フライバックトランス6を一層小型化することができる。   By using the high breakdown voltage element, the surge voltage generated at the voltage across the transistors Q1 and Q3 can be absorbed even when the capacitance values of the resonance capacitors C1 and C2 are small, so that the resonance capacitors C1 and C2 can be downsized. Further, since SiC and GaN can be driven in a high frequency region as compared with the IGBT, the flyback transformer 6 can be downsized. When the flyback transformer 6 is downsized, the leakage inductance of the windings 61 and 62 is reduced. Therefore, the resonant capacitors C1 and C2 can also be reduced in size by reducing the capacitance value. Further, when the leakage inductance of the windings 61 and 62 is reduced, the width of the period T2 is shortened, so that the flyback transformer 6 can be further reduced in size.

以上説明したように、双方向フライバックコンバータ1の第1、第2コンバータ部4、5は、それぞれ2個のトランジスタ(スイッチング素子)を備えればよいので、従来のフルブリッジ構成の双方向コンバータに比べてトランジスタの数を1/2に減らして小型化できる。高耐圧で低損失のトランジスタは比較的高価であるため、コストを低減することができる。   As described above, since the first and second converter units 4 and 5 of the bidirectional flyback converter 1 only need to include two transistors (switching elements), the conventional bidirectional converter having a full bridge configuration. Compared to the above, the number of transistors can be reduced to ½ and the size can be reduced. A high-breakdown-voltage and low-loss transistor is relatively expensive, so that the cost can be reduced.

フライバックトランス6の巻線比を変えることにより、様々な電圧E1、E2に対応することができる。これにより、直流電源E1とE2の電圧差が大きい場合でも、電力の伝送が可能となる。また、上述したようにトランジスタQ1、Q3がゼロ電圧スイッチングおよびゼロ電流スイッチングとなるように駆動制御するので、スイッチング損失を低減して効率を高められる。さらに、出力側となるコンバータ部に存するトランジスタQ1またはQ3をオンして同期整流を行っているので、トランジスタQ1またはQ3の通電損失を低減でき、効率を一層高められる。   By changing the winding ratio of the flyback transformer 6, various voltages E1 and E2 can be handled. As a result, even when the voltage difference between the DC power supplies E1 and E2 is large, power can be transmitted. Further, as described above, since the transistors Q1 and Q3 are driven and controlled so as to perform zero voltage switching and zero current switching, the switching loss can be reduced and the efficiency can be increased. Furthermore, since the synchronous rectification is performed by turning on the transistor Q1 or Q3 in the converter section on the output side, the conduction loss of the transistor Q1 or Q3 can be reduced, and the efficiency can be further improved.

(第2の実施形態)
図3に示す第2の実施形態の双方向フライバックコンバータ11は、第1入出力端子2p、2n間に平滑化回路に相当するコンデンサC3を備え、第2入出力端子3p、3n間に平滑化回路に相当するコンデンサC4を備えている。コンデンサC3と巻線61の漏れインダクタンスおよびコンデンサC4と巻線62の漏れインダクタンスにより、それぞれローパスフィルタが構成される。本実施形態によれば、電圧E1、E2の変動を抑制することができる。その他、第1の実施形態と同様の作用および効果が得られる。
(Second Embodiment)
The bidirectional flyback converter 11 of the second embodiment shown in FIG. 3 includes a capacitor C3 corresponding to a smoothing circuit between the first input / output terminals 2p and 2n, and smoothes between the second input / output terminals 3p and 3n. A capacitor C4 corresponding to the circuit is provided. A low-pass filter is configured by the leakage inductance of the capacitor C3 and the winding 61 and the leakage inductance of the capacitor C4 and the winding 62, respectively. According to the present embodiment, fluctuations in the voltages E1 and E2 can be suppressed. In addition, operations and effects similar to those of the first embodiment can be obtained.

(第3の実施形態)
図4に示す第3の実施形態の双方向フライバックコンバータ21は、トランジスタQ1〜Q4と逆並列にショットキーバリアダイオードD1〜D4を備えている。MOSトランジスタには寄生ダイオード(ボディダイオード)が形成されているが、SiCのMOSトランジスタに形成された寄生ダイオードの順方向電圧は、SiのMOSトランジスタに形成された寄生ダイオードの順方向電圧と比べて大きい。そこで、本実施形態のようにMOSトランジスタと並列にショットキーバリアダイオードを備えることにより、トランジスタQ1〜Q4の通電損失を低減することができる。その他、第1の実施形態と同様の作用および効果が得られる。
(Third embodiment)
The bidirectional flyback converter 21 of the third embodiment shown in FIG. 4 includes Schottky barrier diodes D1 to D4 in antiparallel with the transistors Q1 to Q4. Although a parasitic diode (body diode) is formed in the MOS transistor, the forward voltage of the parasitic diode formed in the SiC MOS transistor is compared with the forward voltage of the parasitic diode formed in the Si MOS transistor. large. Thus, by providing a Schottky barrier diode in parallel with the MOS transistor as in the present embodiment, the conduction loss of the transistors Q1 to Q4 can be reduced. In addition, operations and effects similar to those of the first embodiment can be obtained.

(第4の実施形態)
図5に示す第4の実施形態の双方向フライバックコンバータ31は、図3に示した双方向フライバックコンバータ11の第2入出力端子3p、3n間にインバータ32を備えている。図3に示したコンデンサC3は必要に応じて設ければよい。図5において、第1電圧検出回路7と第2電圧検出回路8は記載を省略している。
(Fourth embodiment)
The bidirectional flyback converter 31 of the fourth embodiment shown in FIG. 5 includes an inverter 32 between the second input / output terminals 3p and 3n of the bidirectional flyback converter 11 shown in FIG. The capacitor C3 shown in FIG. 3 may be provided as necessary. In FIG. 5, the description of the first voltage detection circuit 7 and the second voltage detection circuit 8 is omitted.

インバータ32は、Nチャネル型MOSトランジスタQ5〜Q8からなる単相インバータであり、その入力端子33p、33nがそれぞれ第2入出力端子3p、3nに接続されている。インバータ32の各相の出力ノードN1、N2は、リアクトル34を介して出力端子35p、35nに接続されている。直流電源E1は例えば燃料電池であり、出力端子35p、35nは交流電源、例えば単相の商用電源系統(100V/200V)が接続されている。   The inverter 32 is a single-phase inverter composed of N-channel MOS transistors Q5 to Q8, and its input terminals 33p and 33n are connected to the second input / output terminals 3p and 3n, respectively. The output nodes N1 and N2 of each phase of the inverter 32 are connected to output terminals 35p and 35n via a reactor 34. The DC power supply E1 is, for example, a fuel cell, and the output terminals 35p and 35n are connected to an AC power supply, for example, a single-phase commercial power supply system (100V / 200V).

本実施形態によれば、直流電源と交流電源との間でも双方向の電力の伝送が可能となる。なお、上記構成に替えて第1入出力端子2p、2n間にインバータを設けてもよく、第1入出力端子2p、2n間と第2入出力端子3p、3n間の双方にインバータを設けてもよい。インバータは三相構成であってもよい。   According to this embodiment, bidirectional power transmission is possible between a DC power supply and an AC power supply. Instead of the above configuration, an inverter may be provided between the first input / output terminals 2p and 2n, and an inverter is provided between the first input / output terminals 2p and 2n and between the second input / output terminals 3p and 3n. Also good. The inverter may have a three-phase configuration.

(その他の実施形態)
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
(Other embodiments)
As mentioned above, although preferred embodiment of this invention was described, this invention is not limited to embodiment mentioned above, A various deformation | transformation and expansion | extension can be performed within the range which does not deviate from the summary of invention.

第1の実施形態で説明した同期整流は必要に応じて行えばよい。
第2の実施形態において、第1入出力端子2pとフライバックトランス6との間および第2入出力端子3pとフライバックトランス6との間に、サージ電圧の増大に留意しつつそれぞれリアクトルを設けてもよい。また、第2の実施形態で、第1コンバータ部4の第1入出力端子2p、2nとフライバックトランス6との間および第2コンバータ部5の第2入出力端子3p、3nとフライバックトランス6との間には、それぞれコンデンサC3、C4以外の構成を持つ平滑化回路を備えてもよい。
The synchronous rectification described in the first embodiment may be performed as necessary.
In the second embodiment, a reactor is provided between the first input / output terminal 2p and the flyback transformer 6 and between the second input / output terminal 3p and the flyback transformer 6 while paying attention to an increase in surge voltage. May be. In the second embodiment, the first input / output terminals 2p, 2n of the first converter unit 4 and the flyback transformer 6 and the second input / output terminals 3p, 3n of the second converter unit 5 and the flyback transformer are used. 6 may be provided with smoothing circuits having configurations other than the capacitors C3 and C4.

第4の実施形態において、双方向フライバックコンバータ11に替えて、双方向フライバックコンバータ1または21とインバータ32とを組み合わせてもよい。
出力電圧の制御は、上述したフィードバック制御に限らずオープンループ制御であってもよい。第1電圧検出回路7および第2電圧検出回路8は必要に応じて設ければよい。
In the fourth embodiment, the bidirectional flyback converter 1 or 21 and the inverter 32 may be combined instead of the bidirectional flyback converter 11.
The control of the output voltage is not limited to the feedback control described above, and may be open loop control. The first voltage detection circuit 7 and the second voltage detection circuit 8 may be provided as necessary.

図面中、1、11、21、31は双方向フライバックコンバータ、2p、2nは第1入出力端子、3p、3nは第2入出力端子、4は第1コンバータ部、5は第2コンバータ部、6はフライバックトランス、7は第1電圧検出回路、8は第2電圧検出回路、9は制御部、32はインバータ、61は一方の巻線、62は他方の巻線、C1は第1共振コンデンサ、C2は第2共振コンデンサ、C3、C4はコンデンサ(平滑化回路)、Q1〜Q4はMOSトランジスタ(第1〜第4スイッチング素子)、D1〜D4はショットキーバリアダイオードである。   In the drawing, 1, 11, 21, 31 are bidirectional flyback converters, 2p, 2n are first input / output terminals, 3p, 3n are second input / output terminals, 4 is a first converter section, and 5 is a second converter section. , 6 is a flyback transformer, 7 is a first voltage detection circuit, 8 is a second voltage detection circuit, 9 is a control unit, 32 is an inverter, 61 is one winding, 62 is the other winding, and C1 is the first A resonant capacitor, C2 is a second resonant capacitor, C3 and C4 are capacitors (smoothing circuits), Q1 to Q4 are MOS transistors (first to fourth switching elements), and D1 to D4 are Schottky barrier diodes.

Claims (7)

第1入出力端子(2p,2n)側に設けられた第1コンバータ部(4)、第2入出力端子(3p,3n)側に設けられた第2コンバータ部(5)、前記第1コンバータ部と前記第2コンバータ部とを接続するフライバックトランス(6)、および前記第1コンバータ部と前記第2コンバータ部を制御する制御部(9)を備え、
前記第1コンバータ部は、前記第1入出力端子間に前記フライバックトランスの一方の巻線(61)と直列に設けられた第1スイッチング素子(Q1)と、前記第1スイッチング素子に対し並列に設けられた第1共振コンデンサ(C1)と第2スイッチング素子(Q2)との直列回路を備え、
前記第2コンバータ部は、前記第2入出力端子間に前記フライバックトランスの他方の巻線(62)と直列に設けられた第3スイッチング素子(Q3)と、前記第3スイッチング素子に対し並列に設けられた第2共振コンデンサ(C2)と第4スイッチング素子(Q4)との直列回路を備え、
前記制御部は、前記第1入出力端子から前記第2入出力端子に電力を伝送するときには、前記第3、第4スイッチング素子をオフ駆動した状態で前記第1スイッチング素子の両端電圧がゼロまたは負となる期間に前記第1スイッチング素子をオン駆動し、その後前記第2スイッチング素子をオン駆動した状態で前記第1スイッチング素子をオフ駆動し、少なくとも前記第1スイッチング素子の両端電圧が正の向きに増加した後ゼロに戻るまでの間前記第2スイッチング素子をオン状態に維持するように制御し、前記第2入出力端子から前記第1入出力端子に電力を伝送するときには、前記第1、第2スイッチング素子をオフ駆動した状態で前記第3スイッチング素子の両端電圧がゼロまたは負となる期間に前記第3スイッチング素子をオン駆動し、その後前記第4スイッチング素子をオン駆動した状態で前記第3スイッチング素子をオフ駆動し、少なくとも前記第3スイッチング素子の両端電圧が正の向きに増加した後ゼロに戻るまでの間前記第4スイッチング素子をオン状態に維持するように制御することを特徴とする双方向フライバックコンバータ。
A first converter section (4) provided on the first input / output terminal (2p, 2n) side, a second converter section (5) provided on the second input / output terminal (3p, 3n) side, the first converter A flyback transformer (6) for connecting the first converter unit and the second converter unit, and a control unit (9) for controlling the first converter unit and the second converter unit,
The first converter unit includes a first switching element (Q1) provided in series with one winding (61) of the flyback transformer between the first input / output terminals, and is parallel to the first switching element. A series circuit of a first resonance capacitor (C1) and a second switching element (Q2) provided in
The second converter unit includes a third switching element (Q3) provided in series with the other winding (62) of the flyback transformer between the second input / output terminals, and in parallel with the third switching element. Comprising a series circuit of a second resonant capacitor (C2) and a fourth switching element (Q4) provided in
When the controller transmits power from the first input / output terminal to the second input / output terminal, the voltage across the first switching element is zero while the third and fourth switching elements are driven off. The first switching element is turned on during a negative period, and then the first switching element is turned off in a state where the second switching element is turned on. At least the voltage across the first switching element is positive When the second switching element is controlled to be kept in an on state until it returns to zero after increasing the power to the first input / output terminal from the second input / output terminal, the first, The third switching element is turned on during a period in which the voltage across the third switching element is zero or negative while the second switching element is driven off. Then, the fourth switching element is turned on while the third switching element is turned off, and the fourth switching element is at least until the voltage across the third switching element increases in the positive direction and then returns to zero. A bidirectional flyback converter, wherein the switching element is controlled to be kept in an on state.
前記制御部は、前記第1入出力端子から前記第2入出力端子に電力を伝送するときには、前記フライバックトランスから前記第2入出力端子に電流が流れている期間の少なくとも一部において前記第3スイッチング素子をオン駆動し、前記第2入出力端子から前記第1入出力端子に電力を伝送するときには、前記フライバックトランスから前記第1入出力端子に電流が流れている期間の少なくとも一部において前記第1スイッチング素子をオン駆動することを特徴とする請求項1記載の双方向フライバックコンバータ。   When the control unit transmits power from the first input / output terminal to the second input / output terminal, the control unit performs at least part of a period during which current flows from the flyback transformer to the second input / output terminal. 3 When the switching element is turned on and power is transmitted from the second input / output terminal to the first input / output terminal, at least a part of a period during which current flows from the flyback transformer to the first input / output terminal 2. The bidirectional flyback converter according to claim 1, wherein the first switching element is turned on. 前記第1コンバータ部は、前記第1入出力端子と前記フライバックトランスとの間に平滑化回路(C3)を備え、前記第2コンバータ部は、前記第2入出力端子と前記フライバックトランスとの間に平滑化回路(C4)を備えていることを特徴とする請求項1または2記載の双方向フライバックコンバータ。   The first converter unit includes a smoothing circuit (C3) between the first input / output terminal and the flyback transformer, and the second converter unit includes the second input / output terminal, the flyback transformer, A bidirectional flyback converter according to claim 1 or 2, further comprising a smoothing circuit (C4) between the two. 前記第1から第4スイッチング素子には、それぞれ逆並列にショットキーバリアダイオード(D1〜D4)が接続されていることを特徴とする請求項1から3の何れか一項に記載の双方向フライバックコンバータ。   The bidirectional fly according to any one of claims 1 to 3, wherein Schottky barrier diodes (D1 to D4) are connected in antiparallel to the first to fourth switching elements, respectively. Buck converter. 前記第1入出力端子間の電圧を検出する第1電圧検出回路(7)と、
前記第2入出力端子間の電圧を検出する第2電圧検出回路(8)とを備え、
前記制御部は、前記第1入出力端子から前記第2入出力端子に電力を伝送するときには、前記第2電圧検出回路により検出された電圧が目標電圧に等しくなるように前記第1スイッチング素子のオン駆動時間を制御し、前記第2入出力端子から前記第1入出力端子に電力を伝送するときには、前記第1電圧検出回路により検出された電圧が目標電圧に等しくなるように前記第3スイッチング素子のオン駆動時間を制御することを特徴とする請求項1から4の何れか一項に記載の双方向フライバックコンバータ。
A first voltage detection circuit (7) for detecting a voltage between the first input / output terminals;
A second voltage detection circuit (8) for detecting a voltage between the second input / output terminals,
When the control unit transmits power from the first input / output terminal to the second input / output terminal, the control unit controls the first switching element so that the voltage detected by the second voltage detection circuit is equal to a target voltage. When the ON drive time is controlled and power is transmitted from the second input / output terminal to the first input / output terminal, the third switching is performed so that the voltage detected by the first voltage detection circuit becomes equal to the target voltage. The bidirectional flyback converter according to any one of claims 1 to 4, wherein an ON drive time of the element is controlled.
前記第1入出力端子間および前記第2入出力端子間の少なくとも一方にインバータ(32)を備えていることを特徴とする請求項1から5の何れか一項に記載の双方向フライバックコンバータ。   The bidirectional flyback converter according to any one of claims 1 to 5, further comprising an inverter (32) between at least one of the first input / output terminals and between the second input / output terminals. . 前記第1から第4スイッチング素子は、炭化ケイ素(SiC)または窒化ガリウム(GaN)を用いた半導体素子からなることを特徴とする請求項1から6の何れか一項に記載の双方向フライバックコンバータ。   The bidirectional flyback according to any one of claims 1 to 6, wherein the first to fourth switching elements are made of a semiconductor element using silicon carbide (SiC) or gallium nitride (GaN). converter.
JP2014024293A 2014-02-12 2014-02-12 bidirectional flyback converter Pending JP2015154525A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014024293A JP2015154525A (en) 2014-02-12 2014-02-12 bidirectional flyback converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014024293A JP2015154525A (en) 2014-02-12 2014-02-12 bidirectional flyback converter

Publications (1)

Publication Number Publication Date
JP2015154525A true JP2015154525A (en) 2015-08-24

Family

ID=53896284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014024293A Pending JP2015154525A (en) 2014-02-12 2014-02-12 bidirectional flyback converter

Country Status (1)

Country Link
JP (1) JP2015154525A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019097967A1 (en) * 2017-11-16 2019-05-23 オムロン株式会社 Power supply device and control device
CN110120748A (en) * 2018-02-07 2019-08-13 西门子股份公司 Two-way flyback converter circuit
JP2020072582A (en) * 2018-10-31 2020-05-07 ダイキン工業株式会社 Power converter and air conditioner

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019097967A1 (en) * 2017-11-16 2019-05-23 オムロン株式会社 Power supply device and control device
JP2019092336A (en) * 2017-11-16 2019-06-13 オムロン株式会社 Power supply device and control device
CN110120748A (en) * 2018-02-07 2019-08-13 西门子股份公司 Two-way flyback converter circuit
CN110120748B (en) * 2018-02-07 2021-10-08 西门子股份公司 Bidirectional flyback converter circuit
JP2020072582A (en) * 2018-10-31 2020-05-07 ダイキン工業株式会社 Power converter and air conditioner

Similar Documents

Publication Publication Date Title
US8780585B2 (en) Double phase-shifting full-bridge DC-to-DC converter
JP6722353B2 (en) DC/DC converter
US9484821B2 (en) Adjustable resonant apparatus for power converters
US9077255B2 (en) Resonant converters and methods
US9178438B2 (en) Apparatus for resonant converters
US9479073B2 (en) Gate drive apparatus for resonant converters
JP6049861B2 (en) DC / DC converter
WO2015004989A1 (en) Bidirectional dc-to-dc converter
WO2018061286A1 (en) Power conversion device
US20230113753A1 (en) Dc/dc converter and method for controlling output voltage thereof
US10020749B2 (en) Power conversion unit
KR101245520B1 (en) Symmetric and Bidirectional Resonant Converter
KR20180004675A (en) Bidirectional Converter with Auxiliary LC Resonant Circuit and Operating Method thereof
JP2016012969A (en) Control device for dc/dc converter, and control method thereof
JP6009003B2 (en) DC / DC converter
JP6388154B2 (en) Resonant type DC-DC converter
JP2015154525A (en) bidirectional flyback converter
JPWO2013061800A1 (en) Inverter device
JP2015042080A (en) Switching power supply device
CN109510501B (en) Soft switching converter and wireless charging system
JP2002262568A (en) Switching power circuit
JP4635584B2 (en) Switching power supply
JP6458235B2 (en) Switching power supply
JP6485366B2 (en) Phase shift type full bridge type power supply circuit
JP6234651B1 (en) Power converter