JP6423309B2 - 通信方法 - Google Patents
通信方法 Download PDFInfo
- Publication number
- JP6423309B2 JP6423309B2 JP2015090218A JP2015090218A JP6423309B2 JP 6423309 B2 JP6423309 B2 JP 6423309B2 JP 2015090218 A JP2015090218 A JP 2015090218A JP 2015090218 A JP2015090218 A JP 2015090218A JP 6423309 B2 JP6423309 B2 JP 6423309B2
- Authority
- JP
- Japan
- Prior art keywords
- cyclic
- codeword
- constellation
- parity check
- check code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
本発明は、デジタル通信分野に関する。より詳細には、本発明は、疑似巡回低密度パリティ検査符号(quasi-cyclic low-density parity-check code:QC LDPC符号)と直交振幅変調(quadrature amplitude modulation:QAM)とを用いるビットインタリーブ符号化変調(bit-interleaved coding and modulation:BICM)システムにおけるビットインタリーバとビットデインタリーバに関する。
そこで、本発明は、通信性能の向上が期待できる通信方法を提供することを目的とする。
図1は、一般的なビットインタリーブ符号化変調(bit-interleaved coding and modulation:BICM)を含む送信機の一構成例を示すブロック図である。
図1に示す送信機100は、入力プロセシングユニット110、BICMエンコーダ120、OFDMモジュレータ130、アップコンバータ140、RF(radio frequency)増幅器150、及びアンテナ160を備える。
図2に示すBICMエンコーダ120は、低密度パリティ検査(low-density parity-check:LDPC)エンコーダ121、ビットインタリーバ122、及びQAMマッパ124を備える。
LDPCエンコーダ121は、入力ブロック、即ち、ベースバンドフレームを符号化し、LDPC符号語をビットインタリーバ122へ出力する。ビットインタリーバ122は、各LDPC符号語のビットを、QAMマッパ124によって複素セルにマッピングされる前に、並び替える。QAMマッパ124は、ビットが並び替えられた後の各LDPC符号語のビットを、直交振幅変調(quadrature amplitude modulation:QAM)を用いて複素セルにマッピングする。
まず、LDPCエンコーダ121について説明する。
LDPCエンコーダ121は、ベースバンドフレームを、特定のLDPC符号を用いて符号化する。本発明は、特に、DVB−S2、DVB−T2、DVB−C2規格において採用されているような階段状のパリティ構造を持ったLDPCブロック符号と、Raptor−like LDPC符号の変形に対して、設計されている。より詳細を以下に記載する。
QC LDPC符号のPCMは、Q×M行Q×N列の行列であり、符号語は夫々がQビットからなるN個のブロックからなる。また、Mはパリティパートにおけるブロックの数である。なお、Qビットのブロックを、本件書類を通して、疑似巡回ブロック、又は、単に巡回ブロックと呼び、QBと簡略化する。
完全なPCMは、全情報ビットに対する入力と、階段状のパリティパートを含み、図6に示される。
情報パートにおける各巡回ブロックの最初のビット以外のビットの夫々に対して、そのビットが接続される各検査ノードのインデックスは次の数1を用いて計算される。
なお、パリティビットに対してのみ適用される数3を用いたパーミュテーションを本件書類を通してパリティパーミュテーション又はパリティインタリービングと呼ぶ。但し、パリティパーミュテーション又はパリティインタリービングは、以降、LDPC符号化処理の一部とみなす。
次に、QAMマッパ124について説明する。
QAMマッパ124は、実数成分及び虚数成分を夫々パルス振幅変調(pulse-amplitude modulation:PAM)を用いて独立に変調することによって、符号語のビットをQAMコンステレーションの複数のポイントのうちの一つのポイントにマッピングする。QAMコンステレーションの各ポイントは夫々ビットの一つの組み合わせに対応する。図8(a)から図8(c)は、本発明に関連するQAMコンステレーションの3つのタイプ、4−QAMコンステレーション、16−QAMコンステレーション、及び64−QAMコンステレーションを示す図である。
本発明は、また、図8(a)から図8(c)に示すように、PAMマッピングにグレイ符号化を用いるものと仮定する。
ロバストレベルが異なるのは、ビットの値が0である部分とビットが1である部分との距離が3つのビットb1、b2、b3の間で互いに異なる、ことに起因する。ビットの信頼性は、当該ビットの値が0である部分とビットが1である部分との間の平均距離に比例する。図10に示す例では、ビットb1の信頼性が最も低く、ビットb2の信頼性が2番目に低く、ビットb3の信頼性が最も高い。
通常、LDPC符号語のビットは異なる重要度を有し、コンステレーションのビットは異なるロバストレベルを有する。直接、つまり、インタリービングせずに、LDPC符号語のビットをQAMコンステレーションのビットにマッピングする場合、最適な性能が得られない。この性能の低下を防ぐために、符号語のビットをコンステレーションにマッピングする前にインタリーブする必要がある。
さらに、LDPC符号語のビットの重要度が異なるのは、第2に、変数ノードがLDPC符号のターナグラフ表現においてサイクルに対して異なる接続性を有している、ことに起因する。従って、LDPC符号の符号語ビットに接続されるパリティ検査(検査ノード)の数が同数であったとしても、ビットの重要度が異なることがある。
特にQC LDPC符号の場合、Qビットの巡回ブロックに含まれる全ビットは、ビットに接続されるパリティ検査(検査ノード)の数が同数であり、ターナグラフ表現におけるサイクルに対する接続性が同じであるため、同じ重要度である。
(i)各コンステレーションワードはQC LDPC符号語のB/2個の巡回ブロックのビットから作られ、
(ii)同じQAMシンボルに符号化され、ロバストレベルが同じである、コンステレーションワードのビットの各ペアは、同じ巡回ブロックのビットから作られる、
ようにコンステレーションワードにマッピングされる。
図12(a)から図12(c)は、図2のBICMエンコーダ120の一例を説明するための図である。
図12(a)は4つのセクションで24個の巡回ブロックに関する配置を示す。図12(a)の例では、1セクション当たりの巡回ブロックの数はB/2=12/2=6である。
図2のLDPCエンコーダ121によって生成されたLDPC符号語は図12(b)のビットインタリーバ122に供給される。ビットインタリーバ122は1セクション当たり6巡回ブロックである。なお、図12(a)の各セクションに対して、図12(b)のビットインタリーバ122及びQAMマッパ124(一対のPAMマッパ124−1、124−2を含む。)によって処理が行われる。ビットインタリーバ122は、供給されるビットの並び順を替え、それから並び替え後のビットを対応するコンステレーションワードの実数部と虚数部とに配置する。一対のPAMマッパ124−1、124−2は、64−PAMコンステレーションを用いて、ビット(b1,Re,b2,Re,・・・,b6,Re)を複素シンボルs1の実数成分(Re)に、ビット(b1,Im,b2,Im,・・・,b6,Im)を複素シンボルs1の虚数成分(Im)にマッピングする。
図13(a)は2つのセクションで24個の巡回ブロックに関する配置を示す。図13(a)の例では、図12(a)の場合と異なり、1セクション当たりの巡回ブロックの数は、QAMシンボルのビット数Bであり、図13(a)の例では12である。
図2のLDPCエンコーダ121によって生成されたLDPC符号語は図13(b)のビットインタリーバ122に供給される。ビットインタリーバ122は1セクション当たり12巡回ブロックである。なお、図13(a)の各セクションに対して、図13(b)のビットインタリーバ122及びQAMマッパ124によって処理が行われる。ビットインタリーバ122は、供給されるビットの並び順を替える。QAMマッパ124は、4096−QAMコンステレーションを用いて、ビット(b0,b1,・・・,b11)を複素シンボルs1にマッピングする。
上述したように、所定のLDPC符号の異なる巡回ブロックは、ビットの重要度が当該ビットが接続される検査ノードの数に依存するため、重要度が異なっている可能性がある。従って、巡回ブロックの重要度と、この巡回ブロックがマップされるコンステレーションワードのビットのロバストとを合わすことによって、送信性能の向上が図られる可能性がある。特に、重要度が最も高い巡回ブロックのビットを、ロバストが最も強いコンステレーションワードのビットにマッピングする。逆に、重要度が最も低い巡回ブロックのビットを、ロバストが最も弱いコンステレーションワードのビットにマッピングする。
ビットインタリーバにおいて、第1のステージにおいて、巡回ブロック内でのビットの並び順に影響を与えることなく、符号語内での巡回ブロックの並び順を替えるために、符号語に対して巡回ブロックパーミュテーション(QB permutation:QBパーミュテーション)が実行される。この第1のステージの処理は巡回ブロックパーミュテーションユニット210によって行われる。
しかしながら、巡回ブロックのコンステレーションワードビットへのマッピングは、簡単なことではない。最適化された巡回ブロックパーミュテーションを見つけることは、解析的な解法が現在のところ知られていないため、非常に時間を要する作業である。本発明において開示された最適な巡回ブロックパーミュテーションを見つけるために使用された方法は次のステップからなり、異なるコンステレーション及び異なる符号化率の夫々に対して適用される。
従って、ブラインドデマッピングと反復デマッピングの両方に対して良い性能が得られる巡回ブロックパーミュテーションを提示することが本発明の目的である。
但し、表1並びに後述する表3及び表5において、巡回ブロックのインデックスは0から始まり、179までである。「j-th block of Group-wise Interleaver Output」は、巡回ブロックが並び替えられた後の符号語内での巡回ブロックのインデックスを示す。また、「π(j)-th block of Group-wise Interleaver Input」は巡回ブロックが並び替えられる前の符号語内での巡回ブロックのインデックスを示す。また、表2並びに後述する表3及び表5において、アドレスラベルxは0から始まり、63まである。「Address Label x (integer, MSB first)」は、ビットの最上位ビット(most significant bit:MSB)のアドレスラベルが「0」、最上位ビットの次のビットのアドレスラベルが「1」である。「PAM spots p(x)」はアドレスラベルに対応するPAMシンボルの実数値を示す。
次に、本実施の形態のQAMマッパの動作について説明する。
この符号化率6/15で符号長64800符号ビットのLDPC符号の定義を表7−1、表7−2に示す。なお、実際は、表7−1の最後の行の次に表7−2の最初の行が続くことによってLDPC符号の定義は完成する。
符号化率が6/15、7/15であるLDPC符号は次のアルゴリズムに基づいて定義される。
LDPC符号は、情報ブロックs=(s0,s1,・・・,sK-1)を符号化し、これによって、符号長N=K+M1+M2の符号語Λ=(λ0,λ1,・・・,λN-1)=(λ0,λ1,・・・,λk-1,p0,p1,・・・,pM1+M2-1)を生成する、ために使用される。
LDPCエンコーダ121はパリティビットを次のようにして計算する。
(1) 数7の初期化を行う。
(3) 360番目の情報ビットλLに対して、パリティビットアキュミュレータのアドレスは、符号化率6/15の場合表7−1及び表7−2に基づく定義の2行目で与えられ、符号化率7/15の場合表8−1及び表8−2に基づく定義の2行目で与えられる。同様の方法で、次のλm(但し、m=L+1,L+2,・・・,L+359)に対するパリティビットアキュミュレータのアドレスが、数9を用いて得られる。
(4) 同様の方法で、360個の新しい情報ビットのグループ毎に、符号化率6/15の場合表7−1及び表7−2に基づく定義の新しい行が、符号化率7/15の場合表8−1及び表8−2に基づく定義の新しい行が、パリティビットアキュミュレータのアドレスを見つけるために使用される。
(8) λKからλK+M1-1までの符号語ビットが処理された後、λK+M1からλK+M1+M2-1までのパリティビットは、数13に示すL=360のインタリービング演算を用いて得られる。
符号化率が8/15であるLDPC符号は次のアルゴリズムによって定義される。
(1) LDPC符号語のビットをc0,c1,・・・,cN-1と表記し、最初のKビットは情報ビットに等しく、数14で表される。
(2) 数15の初期化を行う。
(3)kが0以上K未満に対して、kを360で割った値より大きくない最大の整数をiとし、l=k mod 360とする。全てのjに対してikをpq(i,j,k)に数16に示すように累積する。
(4)0<k<N−Kの全てのkに対して、数17の処理を行う。
パラメータq(i,j,0)は表9−1及び表9−2に基づく定義に基づくインデックスリストにおけるi行目のj番目のエントリを示し、数19の関係を満たす。
≪補足(その1)≫
本発明は上記の実施の形態で説明した内容に限定されず、本発明の目的とそれに関連又は付随する目的を達成するためのいかなる形態においても実施可能であり、例えば、以下であってもよい。
特に、本発明は、コンピュータ、マイクロプロセッサ、マイクロコントローラなどが本発明の実施の形態に従う方法のすべてのステップを実行できるように適合されたコンピュータ実行可能命令を具現化したコンピュータ読み取り可能媒体の形態で実装されてもよい。
また、本発明は、ASIC(Application−Specific Integrated Circuit)の形態や、FPGA(Field Programmable Gate Array)の形態で実装されてもよい。
本発明に係る通信方法等についてまとめる。
(1) 第1の通信方法は、リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査符号を用いるデジタル通信システムにおけるデータ通信を行うデータ通信方法であって、前記疑似巡回パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションを実行し、前記符号語はN個の巡回ブロックの列からなり、前記N個の巡回ブロックの夫々はQ個のビットからなり、NとQは夫々正の整数であり、前記巡回ブロックパーミュテーションは前記符号語内での巡回ブロックの並び替えである、インタリービングステップと、前記巡回ブロックパーミュテーションが実行された符号語の各ビットを非均一コンステレーションのコンステレーションポイントにマッピングするコンステレーションマッピングステップと、を有し、前記巡回ブロックパーミュテーション及び前記非均一コンステレーションは符号語の生成に用いる前記疑似巡回低密度パリティ検査符号の符号化率に基づいて選択される。
前記疑似巡回低密度パリティ検査符号の符号化率が6/15であり、前記非均一コンステレーションが、実数座標及び虚数座標が夫々上記の表2に従って与えられる非均一64−PAMコンステレーションである非均一4096−QAMコンステレーションである。
(3) 第3の通信方法は、第1または第2の通信方法において、前記疑似巡回低密度パリティ検査符号の符号化率が6/15であり、前記巡回ブロックパーミュテーションが上記の表1に従って定義される。
(5) 第5の通信方法は、第1または第4の通信方法において、前記疑似巡回低密度パリティ検査符号の符号化率が7/15であり、前記巡回ブロックパーミュテーションが上記の表3に従って定義される。
(7) 第7の通信方法は、第1または第6の通信方法において、前記疑似巡回低密度パリティ検査符号の符号化率が8/15であり、前記巡回ブロックパーミュテーションが上記の表5に従って定義される。
(9) 第9の通信方法は、第1から第8の何れかの通信方法において、前記符号語の生成に用いる前記疑似巡回パリティ検査符号は、互いに符号化率が異なる複数の所定の疑似巡回パリティ検査符号の中から選択される。
(11) 第10通信方法は、リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査を用いるデジタル通信システムにおけるデータ通信を行うデータ通信方法であって、前記疑似巡回低密度パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションが実行され、巡回ブロックパーミュテーションが実行された符号語のビットが非均一コンステレーションのコンステレーションマッピングされることにより得られた複素セルの夫々に対して、当該非均一コンステレーションに基づくデマッピングを行い、デマッピングの結果に対して前記巡回ブロックパーミュテーションと逆の処理を行う。
110 入力プロセシングユニット
120 BICMエンコーダ
130 OFDMモジュレータ
140 アップコンバータ
150 RF増幅器
121 LDPCエンコーダ
122 ビットインタリーバ
124 QAMマッパ
210 巡回ブロックパーミュテーションユニット
220−1〜220−12 巡回ブロック内パーミュテーションユニット
Claims (9)
- リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査符号を用いるデジタル通信システムにおけるデータ通信を行うデータ通信方法であって、
前記疑似巡回パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションを実行し、前記符号語はN個の巡回ブロックの列からなり、前記N個の巡回ブロックの夫々はQ個のビットからなり、NとQは夫々正の整数であり、前記巡回ブロックパーミュテーションは前記符号語内での巡回ブロックの並び替えである、インタリービングステップと、
前記巡回ブロックパーミュテーションが実行された符号語の各ビットを非均一コンステレーションのコンステレーションポイントにマッピングするコンステレーションマッピングステップと、
を有し、
前記巡回ブロックパーミュテーション及び前記非均一コンステレーションは符号語の生成に用いる前記疑似巡回低密度パリティ検査符号の符号化率に基づいて選択され、
前記疑似巡回低密度パリティ検査符号の符号化率が6/15であり、前記非均一コンステレーションが、実数座標及び虚数座標が夫々表1に従って与えられる非均一64−PAMコンステレーションである非均一4096−QAMコンステレーションである、
- リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査符号を用いるデジタル通信システムにおけるデータ通信を行うデータ通信方法であって、
前記疑似巡回パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションを実行し、前記符号語はN個の巡回ブロックの列からなり、前記N個の巡回ブロックの夫々はQ個のビットからなり、NとQは夫々正の整数であり、前記巡回ブロックパーミュテーションは前記符号語内での巡回ブロックの並び替えである、インタリービングステップと、
前記巡回ブロックパーミュテーションが実行された符号語の各ビットを非均一コンステレーションのコンステレーションポイントにマッピングするコンステレーションマッピングステップと、
を有し、
前記巡回ブロックパーミュテーション及び前記非均一コンステレーションは符号語の生成に用いる前記疑似巡回低密度パリティ検査符号の符号化率に基づいて選択され、
前記疑似巡回低密度パリティ検査符号の符号化率が6/15であり、前記巡回ブロックパーミュテーションが表2に従って定義される、
- リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査符号を用いるデジタル通信システムにおけるデータ通信を行うデータ通信方法であって、
前記疑似巡回パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションを実行し、前記符号語はN個の巡回ブロックの列からなり、前記N個の巡回ブロックの夫々はQ個のビットからなり、NとQは夫々正の整数であり、前記巡回ブロックパーミュテーションは前記符号語内での巡回ブロックの並び替えである、インタリービングステップと、
前記巡回ブロックパーミュテーションが実行された符号語の各ビットを非均一コンステレーションのコンステレーションポイントにマッピングするコンステレーションマッピングステップと、
を有し、
前記巡回ブロックパーミュテーション及び前記非均一コンステレーションは符号語の生成に用いる前記疑似巡回低密度パリティ検査符号の符号化率に基づいて選択され、
前記疑似巡回低密度パリティ検査符号の符号化率が7/15であり、前記非均一コンステレーションが、実数座標及び虚数座標が夫々表3に従って与えられる非均一64−PAMコンステレーションである非均一4096−QAMコンステレーションである、
- リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査符号を用いるデジタル通信システムにおけるデータ通信を行うデータ通信方法であって、
前記疑似巡回パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションを実行し、前記符号語はN個の巡回ブロックの列からなり、前記N個の巡回ブロックの夫々はQ個のビットからなり、NとQは夫々正の整数であり、前記巡回ブロックパーミュテーションは前記符号語内での巡回ブロックの並び替えである、インタリービングステップと、
前記巡回ブロックパーミュテーションが実行された符号語の各ビットを非均一コンステレーションのコンステレーションポイントにマッピングするコンステレーションマッピングステップと、
を有し、
前記巡回ブロックパーミュテーション及び前記非均一コンステレーションは符号語の生成に用いる前記疑似巡回低密度パリティ検査符号の符号化率に基づいて選択され、
前記疑似巡回低密度パリティ検査符号の符号化率が7/15であり、前記巡回ブロックパーミュテーションが表4に従って定義される、
- リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査符号を用いるデジタル通信システムにおけるデータ通信を行うデータ通信方法であって、
前記疑似巡回パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションを実行し、前記符号語はN個の巡回ブロックの列からなり、前記N個の巡回ブロックの夫々はQ個のビットからなり、NとQは夫々正の整数であり、前記巡回ブロックパーミュテーションは前記符号語内での巡回ブロックの並び替えである、インタリービングステップと、
前記巡回ブロックパーミュテーションが実行された符号語の各ビットを非均一コンステレーションのコンステレーションポイントにマッピングするコンステレーションマッピングステップと、
を有し、
前記巡回ブロックパーミュテーション及び前記非均一コンステレーションは符号語の生成に用いる前記疑似巡回低密度パリティ検査符号の符号化率に基づいて選択され、
前記疑似巡回低密度パリティ検査符号の符号化率が8/15であり、前記非均一コンステレーションが、実数座標及び虚数座標が夫々表5に従って与えられる非均一64−PAMコンステレーションである非均一4096−QAMコンステレーションである、
- リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査符号を用いるデジタル通信システムにおけるデータ通信を行うデータ通信方法であって、
前記疑似巡回パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションを実行し、前記符号語はN個の巡回ブロックの列からなり、前記N個の巡回ブロックの夫々はQ個のビットからなり、NとQは夫々正の整数であり、前記巡回ブロックパーミュテーションは前記符号語内での巡回ブロックの並び替えである、インタリービングステップと、
前記巡回ブロックパーミュテーションが実行された符号語の各ビットを非均一コンステレーションのコンステレーションポイントにマッピングするコンステレーションマッピングステップと、
を有し、
前記巡回ブロックパーミュテーション及び前記非均一コンステレーションは符号語の生成に用いる前記疑似巡回低密度パリティ検査符号の符号化率に基づいて選択され、
前記疑似巡回低密度パリティ検査符号の符号化率が8/15であり、前記巡回ブロックパーミュテーションが表6に従って定義される、
- 前記Nは180、前記Qは360である、
請求項1から請求項6の何れか一項に記載の通信方法。 - 前記符号語の生成に用いる前記疑似巡回パリティ検査符号は、互いに符号化率が異なる複数の所定の疑似巡回パリティ検査符号の中から選択される、
請求項1から請求項7の何れか一項に記載の通信方法。 - 請求項1から請求項8の何れか一項に記載の通信方法を行うデジタル通信システムにおける通信装置。
Priority Applications (22)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020217039457A KR102400538B1 (ko) | 2014-05-22 | 2015-05-19 | 통신 방법 및 통신 장치 |
CN201911298655.0A CN111049532A (zh) | 2014-05-22 | 2015-05-19 | 通信方法及通信装置 |
KR1020207037186A KR102257962B1 (ko) | 2014-05-22 | 2015-05-19 | 통신 방법 및 통신 장치 |
MX2016012888A MX358339B (es) | 2014-05-22 | 2015-05-19 | Metodo de comunicacion y dispositivo de comunicacion. |
KR1020247009709A KR20240046271A (ko) | 2014-05-22 | 2015-05-19 | 통신 방법 및 통신 장치 |
CN201580015534.4A CN106165301B (zh) | 2014-05-22 | 2015-05-19 | 通信方法及通信装置 |
EP22187290.6A EP4113925B1 (en) | 2014-05-22 | 2015-05-19 | Communication method and communication device |
KR1020167019915A KR101751662B1 (ko) | 2014-05-22 | 2015-05-19 | 통신 방법 및 통신 장치 |
MX2018009641A MX2018009641A (es) | 2014-05-22 | 2015-05-19 | Método de comunicación y dispositivo de comunicación. |
PCT/JP2015/002504 WO2015178011A1 (ja) | 2014-05-22 | 2015-05-19 | 通信方法および通信装置 |
KR1020217015429A KR102336457B1 (ko) | 2014-05-22 | 2015-05-19 | 통신 방법 및 통신 장치 |
CA2943174A CA2943174C (en) | 2014-05-22 | 2015-05-19 | Communication method and communication device |
KR1020177016822A KR102197545B1 (ko) | 2014-05-22 | 2015-05-19 | 통신 방법 및 통신 장치 |
EP20188709.8A EP3751810B1 (en) | 2014-05-22 | 2015-05-19 | Communication method and communication device |
EP15796489.1A EP3148089B1 (en) | 2014-05-22 | 2015-05-19 | Communication method and communication device |
KR1020237022424A KR102652135B1 (ko) | 2014-05-22 | 2015-05-19 | 통신 방법 및 통신 장치 |
KR1020227016025A KR102552235B1 (ko) | 2014-05-22 | 2015-05-19 | 통신 방법 및 통신 장치 |
US15/271,203 US10355816B2 (en) | 2014-05-22 | 2016-09-20 | Communication method and communication device |
US16/427,762 US10979173B2 (en) | 2014-05-22 | 2019-05-31 | Communication method and communication device |
US17/194,661 US11362761B2 (en) | 2014-05-22 | 2021-03-08 | Communication method and communication device |
US17/743,783 US11916665B2 (en) | 2014-05-22 | 2022-05-13 | Communication method and communication device |
US18/413,573 US20240163009A1 (en) | 2014-05-22 | 2024-01-16 | Communication method and communication device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP14169535.3A EP2947836A1 (en) | 2014-05-22 | 2014-05-22 | Cyclic-block permutations for 1D-4096-QAM with quasi-cyclic LDPC codes and code rates 6/15, 7/15, and 8/15 |
EP14169535.3 | 2014-05-22 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018191591A Division JP6609684B2 (ja) | 2014-05-22 | 2018-10-10 | 通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015222942A JP2015222942A (ja) | 2015-12-10 |
JP6423309B2 true JP6423309B2 (ja) | 2018-11-14 |
Family
ID=50842060
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015090218A Active JP6423309B2 (ja) | 2014-05-22 | 2015-04-27 | 通信方法 |
JP2018191591A Active JP6609684B2 (ja) | 2014-05-22 | 2018-10-10 | 通信方法 |
JP2019194876A Active JP6820994B2 (ja) | 2014-05-22 | 2019-10-28 | 通信方法 |
JP2021000313A Active JP7273075B2 (ja) | 2014-05-22 | 2021-01-05 | 通信方法 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018191591A Active JP6609684B2 (ja) | 2014-05-22 | 2018-10-10 | 通信方法 |
JP2019194876A Active JP6820994B2 (ja) | 2014-05-22 | 2019-10-28 | 通信方法 |
JP2021000313A Active JP7273075B2 (ja) | 2014-05-22 | 2021-01-05 | 通信方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US10355816B2 (ja) |
EP (3) | EP2947836A1 (ja) |
JP (4) | JP6423309B2 (ja) |
KR (3) | KR102197545B1 (ja) |
CN (2) | CN111049532A (ja) |
CA (1) | CA2943174C (ja) |
MX (1) | MX358339B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019009826A (ja) * | 2014-05-22 | 2019-01-17 | パナソニック株式会社 | 通信方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2525496A1 (en) | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
KR102552235B1 (ko) * | 2014-05-22 | 2023-07-06 | 파나소닉 홀딩스 코퍼레이션 | 통신 방법 및 통신 장치 |
US10721505B2 (en) * | 2015-01-21 | 2020-07-21 | Lg Electronic Inc. | Broadcast signal transmission apparatus, broadcast signal reception apparatus, broadcast signal transmission method, and broadcast signal reception method |
KR102240740B1 (ko) * | 2015-01-27 | 2021-04-16 | 한국전자통신연구원 | 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
KR102287621B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
US9602232B2 (en) * | 2015-05-19 | 2017-03-21 | Samsung Electronics Co., Ltd. | Transmitting apparatus and mapping method thereof |
EP3552332B1 (en) * | 2016-12-12 | 2022-09-07 | Sony Group Corporation | Communication device and method for communication with a couterpart communication device |
EP3593475B1 (en) * | 2017-03-09 | 2023-05-10 | Sony Group Corporation | Coding and modulation apparatus using non-uniform constellation |
EP4333088A1 (en) | 2021-04-26 | 2024-03-06 | Canon Kabushiki Kaisha | Photoelectric conversion element, photoelectric conversion module having same, photoelectric conversion device, moving body, and building material |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3684147D1 (de) | 1986-01-29 | 1992-04-09 | Hughes Aircraft Co | Entwickelverfahren fuer polymethacryl-anhydrid-photolacke. |
DE3640592A1 (de) | 1986-11-27 | 1988-06-01 | Basf Ag | Feinteiliges, transparentes metallfreies phthalocyanin der x-modifikation und seine verwendung als pigment |
JP2552043Y2 (ja) | 1991-01-17 | 1997-10-27 | 日信工業 株式会社 | 負圧ブースタ |
EP2134051A1 (en) | 2008-06-13 | 2009-12-16 | THOMSON Licensing | An adaptive QAM transmission scheme for improving performance on an AWGN channel |
EP2525495A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2552043A1 (en) | 2011-07-25 | 2013-01-30 | Panasonic Corporation | Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes |
EP2560311A1 (en) * | 2011-08-17 | 2013-02-20 | Panasonic Corporation | Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes |
EP2690790A1 (en) * | 2012-07-27 | 2014-01-29 | Panasonic Corporation | Bit interleaving for rotated constellations with quasi-cyclic LDPC codes |
EP3051703A4 (en) * | 2013-09-26 | 2017-06-07 | Sony Corporation | Data processing device and data processing method |
EP2947836A1 (en) * | 2014-05-22 | 2015-11-25 | Panasonic Corporation | Cyclic-block permutations for 1D-4096-QAM with quasi-cyclic LDPC codes and code rates 6/15, 7/15, and 8/15 |
-
2014
- 2014-05-22 EP EP14169535.3A patent/EP2947836A1/en not_active Withdrawn
-
2015
- 2015-04-27 JP JP2015090218A patent/JP6423309B2/ja active Active
- 2015-05-19 KR KR1020177016822A patent/KR102197545B1/ko active IP Right Grant
- 2015-05-19 EP EP20188709.8A patent/EP3751810B1/en active Active
- 2015-05-19 KR KR1020167019915A patent/KR101751662B1/ko active IP Right Grant
- 2015-05-19 MX MX2016012888A patent/MX358339B/es active IP Right Grant
- 2015-05-19 CN CN201911298655.0A patent/CN111049532A/zh active Pending
- 2015-05-19 CN CN201580015534.4A patent/CN106165301B/zh active Active
- 2015-05-19 CA CA2943174A patent/CA2943174C/en active Active
- 2015-05-19 KR KR1020207037186A patent/KR102257962B1/ko active IP Right Grant
- 2015-05-19 EP EP15796489.1A patent/EP3148089B1/en active Active
-
2016
- 2016-09-20 US US15/271,203 patent/US10355816B2/en active Active
-
2018
- 2018-10-10 JP JP2018191591A patent/JP6609684B2/ja active Active
-
2019
- 2019-05-31 US US16/427,762 patent/US10979173B2/en active Active
- 2019-10-28 JP JP2019194876A patent/JP6820994B2/ja active Active
-
2021
- 2021-01-05 JP JP2021000313A patent/JP7273075B2/ja active Active
- 2021-03-08 US US17/194,661 patent/US11362761B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019009826A (ja) * | 2014-05-22 | 2019-01-17 | パナソニック株式会社 | 通信方法 |
JP2020031433A (ja) * | 2014-05-22 | 2020-02-27 | パナソニック株式会社 | 通信方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20210000332A (ko) | 2021-01-04 |
EP3148089A4 (en) | 2017-06-07 |
US11362761B2 (en) | 2022-06-14 |
EP2947836A1 (en) | 2015-11-25 |
JP2015222942A (ja) | 2015-12-10 |
CA2943174C (en) | 2023-06-27 |
JP6820994B2 (ja) | 2021-01-27 |
EP3148089B1 (en) | 2020-12-09 |
US10355816B2 (en) | 2019-07-16 |
JP6609684B2 (ja) | 2019-11-20 |
EP3751810B1 (en) | 2022-09-21 |
CA2943174A1 (en) | 2015-11-26 |
KR102257962B1 (ko) | 2021-05-27 |
US20170012736A1 (en) | 2017-01-12 |
CN111049532A (zh) | 2020-04-21 |
KR102197545B1 (ko) | 2020-12-31 |
JP2020031433A (ja) | 2020-02-27 |
CN106165301B (zh) | 2020-01-10 |
US20210194625A1 (en) | 2021-06-24 |
CN106165301A (zh) | 2016-11-23 |
KR101751662B1 (ko) | 2017-06-27 |
JP7273075B2 (ja) | 2023-05-12 |
JP2019009826A (ja) | 2019-01-17 |
EP3751810A1 (en) | 2020-12-16 |
US10979173B2 (en) | 2021-04-13 |
MX2016012888A (es) | 2016-12-07 |
KR20160102264A (ko) | 2016-08-29 |
US20190288790A1 (en) | 2019-09-19 |
KR20170075020A (ko) | 2017-06-30 |
EP3148089A1 (en) | 2017-03-29 |
JP2021073759A (ja) | 2021-05-13 |
MX358339B (es) | 2018-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6609684B2 (ja) | 通信方法 | |
US20150200747A1 (en) | Transmission method, reception method, transmitter, and receiver | |
KR20160101391A (ko) | 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
KR20170075627A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR102146803B1 (ko) | 패리티 검사 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법 | |
KR102336457B1 (ko) | 통신 방법 및 통신 장치 | |
KR20150135054A (ko) | 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
EP2947837A1 (en) | Cyclic-block permutations for 1D-4096-QAM with quasi-cyclic LDPC codes and code rates 9/15 and 13/15 | |
KR20150135051A (ko) | 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 qpsk를 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181018 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6423309 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |