JP6421407B2 - 駆動装置、発光装置、投影装置及び制御方法 - Google Patents

Description

本発明は、駆動装置、発光装置、投影装置及び制御方法に関する。

特許文献１には、時分割方式（フィールドシーケンシャル方式）の投影装置が開示されている。時分割方式の投影装置は、赤色光、緑色光及び青色光を順次繰り返して表示素子に照射することによってカラー映像を投影するものである。特に、特許文献１に記載の投影装置は、赤色発光ダイオード、緑色発光ダイオード及び青色発光ダイオードを一つのＤＣ／ＤＣコンバーターによって順次繰り返し点灯させるものである。赤色発光ダイオード、緑色発光ダイオード及び青色発光ダイオードの点灯時の電圧値が異なり、これらを一つのＤＣ／ＤＣコンバーターによって順次発光させるので、ＤＣ／ＤＣコンバーターの出力電圧値が変動する（特許文献１の図６参照）。赤色発光ダイオードを発光させる際のＤＣ／ＤＣコンバーターの出力電圧値が最も低く、緑色発光ダイオードを発光させる際のＤＣ／ＤＣコンバーターの出力電圧値が最も高く、青色発光ダイオードを発光させる際のＤＣ／ＤＣコンバーターの出力電圧値が２番目に高い。

特開２００８−２３４８４２号公報

ところで、特許文献１に記載の技術では、青色発光ダイオード又は赤色発光ダイオードの発光開始時にＤＣ／ＤＣコンバーターの出力電圧値が立ち下がる。電圧の差分による突入電流が青色発光ダイオード又は赤色発光ダイオードに流れてしまう。
そこで、本発明が解決しようとする課題は、ＤＣ／ＤＣコンバーター等の電源回路の出力電流値或いは出力電流値を変化させる時に発光ダイオード等の負荷に突入電流が流れないようにすることである。

以上の課題を解決するために、本発明に係る駆動装置は、負荷が接続された出力端子の出力電流値又は出力電圧値を変更可能な電源回路と、前記電源回路の出力端子と基準電位部との間に接続された出力キャパシタと、前記電源回路の出力端子と前記基準電位部との間に接続されたスイッチング素子と、前記電源回路の出力電流値又は出力電圧値を制御する制御部と、を備え、前記制御部が、前記スイッチング素子をオフにする期間中の前記電源回路の出力電圧値又は出力電流値が低く変化する場合のみ、その変化時に前記スイッチング素子をオンにする期間を設け、前記スイッチング素子をオンにする期間中の前記電源回路の出力電圧値を、その期間中の前記電源回路の出力端子の電圧がその期間の後に前記スイッチング素子をオフにする期間中の前記負荷にかかる電圧以下になるような値に制御することを特徴とする。

本発明に係る駆動装置の制御方法は、負荷が接続された出力端子の出力電流値又は出力電圧値を変更可能な電源回路と、前記電源回路の出力端子と基準電位部との間に接続された出力キャパシタと、前記電源回路の出力端子と前記基準電位部との間に接続されたスイッチング素子と、を備える駆動装置を制御する制御方法であって、前記スイッチング素子をオフにする期間中の前記電源回路の出力電圧値又は出力電流値が低く変化する場合のみ、その変化時に前記スイッチング素子をオンにする期間を設け、前記スイッチング素子をオンにする期間中の前記電源回路の出力電圧値を、その後に前記スイッチング素子をオフにする期間中の前記負荷にかかる電圧以下の電圧になるような値に制御することを特徴とする。

本発明によれば、電源回路の出力電流又は出力電圧を変化させる時に突入電流が負荷に流れることを抑制することができる。

本発明の第１実施形態に係る駆動装置の回路図である。 同実施形態に係る駆動装置の演算処理装置が出力する信号の変化を示したチャートである。 本発明の第２実施形態に係る駆動装置の演算処理装置が出力する信号の変化を示したチャートである。 本発明の第３実施形態に係る駆動装置の回路図である。 本発明の第４実施形態に係る投影装置の光学ユニットの平面図である。

以下に、本発明を実施するための形態について、図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されている。そのため、本発明の技術的範囲を以下の実施形態及び図示例に限定するものではない。

〔第１の実施の形態〕
図１は、負荷２の駆動装置１０のブロック図である。

この駆動装置１０は、負荷２を駆動するものである。負荷２は、光源（半導体発光素子（例えば、発光ダイオード、レーザーダイオード、有機発光ダイオード又は有機ＥＬ素子等）、白熱灯又は放電灯等）、抵抗器、ヒーター又はモーター等である。

負荷２が光源であれば、駆動装置１０及び負荷２を備える装置は発光装置である。その場合、この発光装置を投影装置に設け、光源である負荷２を投影装置の光源として利用することもできる。その投影装置は空間光変調器（例えば液晶シャッターアレイパネル、デジタル・マイクロミラー・デバイス）を更に有し、光源としての負荷２によって発せられた光が各種の光学デバイスによってその空間光変調器に照射され、その空間光変調器の各画素によって変調された光が投影光学系によってスクリーンに投影される。

この駆動装置１０は、演算処理装置（制御部）１１、メモリ１２、ＯＲゲート１３，１４、出力キャパシタ１５、抵抗器１６、スイッチング素子１７，１８及び電源回路２０等を備える。

演算処理装置１１はマイコン、ＤＳＰ（Digital Signal Processor）等のプロセッサである。
メモリ１２は、不揮発性の半導体メモリである。メモリ１２は演算処理装置１１に内蔵されていてもよいし、演算処理装置１１の外部に設けられてもよい。メモリ１２は演算処理装置１１によって読み取り可能なものである。メモリ１２には、演算処理装置１１にとって実行可能なプログラム１２ａが記憶されている。プログラム１２ａが演算処理装置１１によって実行されることによって、信号Ｓａ，Ｓ１，Ｓ２，Ｓ３，Ｓ４が演算処理装置１１によって出力される。

演算処理装置１１がＯＲゲート１３を介して電源回路２０に信号Ｓ１，Ｓ２，Ｓ３，Ｓ４を出力することによって電源回路２０の動作を有効にする。更に、演算処理装置１１が信号Ｓａを電源回路２０に出力することによって、電源回路２０の出力電流又は出力電圧を可変制御して、その電圧値Ｖout又は電流値Ｉoutを信号Ｓａのレベルに応じたものに制御する。

また、演算処理装置１１が、信号Ｓ４をスイッチング素子１７に出力することによってスイッチング素子１７をオン・オフする。更に、演算処理装置１１が、信号Ｓ１，Ｓ２，Ｓ３を、ＯＲゲート１４を介してスイッチング素子１８を出力することによってスイッチング素子１７とは逆相的にスイッチング素子１８をオン・オフする。

図２を参照して、演算処理装置１１によって出力される信号Ｓａ，Ｓ１，Ｓ２，Ｓ３，Ｓ４について説明する。図２は、演算処理装置１１によって出力される信号Ｓａ，Ｓ１，Ｓ２，Ｓ３，Ｓ４のレベルの変化を示したタイミングチャートである。

信号Ｓａ，Ｓ１，Ｓ２，Ｓ３，Ｓ４は何れも周期の等しい信号であり、これらの信号の周期をＰ０とする。

信号Ｓ１，Ｓ２，Ｓ３はいずれも１ビットの信号である。信号Ｓ１，Ｓ２，Ｓ３は一周期Ｐ０の間中に一回だけハイレベルになる信号である。信号Ｓ１、Ｓ２，Ｓ３は一周期Ｐ０の間中にこれらの順に立ち上がるとともに、一周期Ｐ０の間中にこれらの順に立ち下がる。信号Ｓ１がハイレベルである期間Ｐ１と、信号Ｓ２がハイレベルである期間Ｐ２と、信号Ｓ３がハイレベルである期間Ｐ３とは互いに時間的にずれており、これらの期間Ｐ１と期間Ｐ２の間、期間Ｐ２と期間Ｐ３との間及び期間Ｐ３と期間Ｐ１との間に時間的間隔がある。つまり、信号Ｓ１が立ち下がった時ｔ２から所定の期間Ｐ４を置いて信号Ｓ２が立ち上がり（時ｔ３参照）、信号Ｓ２が立ち下がった時ｔ４から所定の期間Ｐ５を置いて信号Ｓ３が立ち上がり（時ｔ５参照）、信号Ｓ３が立ち下がった時ｔ６から所定の期間Ｐ６を置いて信号Ｓ１が立ち上がる（時ｔ１参照）。期間Ｐ４，Ｐ５，Ｐ６は期間Ｐ１，Ｐ２，Ｐ３よりも短く、期間Ｐ１〜Ｐ６の和が周期Ｐ０に等しい。期間Ｐ４，Ｐ５，Ｐ６の長さはそれぞれ等しくてもよいし、異なっていてもよい。期間Ｐ１，Ｐ２，Ｐ３の長さはそれぞれ等しくてもよいし、異なっていてもよい。

信号Ｓ４は一周期Ｐ０の間に信号Ｓ１，Ｓ２，Ｓ３の数（つまり、３）に等しい回数だけハイレベルになる信号であり、期間Ｐ４，Ｐ５，Ｐ６は信号Ｓ４がハイレベルである期間である。つまり、信号Ｓ４が立ち下がった時ｔ１に信号Ｓ１が立ち上がり、その後信号Ｓ１が立ち下がった時ｔ２に信号Ｓ４が立ち上がり、その後信号Ｓ４が立ち下がった時ｔ３に信号Ｓ２が立ち上がり、その後信号Ｓ２が立ち下がった時ｔ４に信号Ｓ４が立ち上がり、その後信号Ｓ４が立ち下がった時ｔ５に信号Ｓ３が立ち上がり、その後信号Ｓ３が立ち下がった時ｔ６に信号Ｓ４が立ち上がる。

信号Ｓａのレベルは、期間Ｐ４、その後の期間Ｐ５、その後の期間Ｐ６というように間欠的にゼロになるとともに、期間Ｐ４，Ｐ５，Ｐ６以外の期間Ｐ１，Ｐ２，Ｐ３において段階的に上昇し、各期間Ｐ１，Ｐ２，Ｐ３の間中一定に保たれる。つまり、信号Ｓ１がハイレベルである期間Ｐ１の間中、信号ＳａのレベルがＬ１であり、その後信号Ｓ４がハイレベルである期間Ｐ４の間中、信号Ｓａのレベルがゼロであり、その後信号Ｓ２がハイレベルである期間Ｐ２の間中、信号ＳａのレベルがＬ２（Ｌ２＞Ｌ１）であり、その後信号Ｓ４がハイレベルである期間Ｐ５の間中、信号Ｓａのレベルがゼロであり、その後信号Ｓ３がハイレベルである期間Ｐ３の間中、信号ＳａのレベルがＬ３（Ｌ３＞Ｌ２）であり、その後信号Ｓ４がハイレベルである期間Ｐ６の間中、信号Ｓａのレベルがゼロである。ここで、レベルＬ３が大レベルであり、レベルＬ１は中レベルであり、レベル：ゼロが小レベルである。

図１に示すように、電源回路２０の入力端子が駆動装置１０の入力端子であり、電源回路２０の出力端子が駆動装置１０の出力端子である。負荷２とスイッチング素子１８が、電源回路２０の出力端子と基準電位部（グランド）１９との間に直列接続されている。負荷２が発光ダイオード、レーザーダイオード、有機ＥＬ素子等の半導体発光素子である場合、負荷２のアノードが電源回路２０の出力端子に接続され、負荷２のカソードがスイッチング素子１８に接続されている。

抵抗器１６とスイッチング素子１７が電源回路２０の出力端子と基準電位部１９との間に直列接続されている。また、出力キャパシタ１５が、電源回路２０の出力端子と基準電位部１９との間に接続されている。従って、電源回路２０の出力端子と基準電位部１９との間には、負荷２及びスイッチング素子１８からなる直列回路と、抵抗器１６及びスイッチング素子１７からなる直列回路と、出力キャパシタ１５とが並列接続されている。スイッチング素子１７，１８はパイボーラ型又は電界効果型のトランジスタである。

電源回路２０は、可変定電圧源又は可変定電流源であり、より具体的には、電圧値Ｖinの直流電力を電圧値Ｖout又は電流値Ｉoutの直流電力に変換するＤＣ−ＤＣコンバーターである。つまり、電源回路２０は、信号Ｓａのレベルに応じた出力電圧値Ｖout又は出力電流値Ｉoutの直流電力を出力するものである。

電源回路２０の制御方式はフィードバック制御方式であり、電源回路２０に入力される信号Ｓａはフォードバック制御における目標値を表す。電源回路２０が可変定電圧源である場合には、電源回路２０の出力電圧の値Ｖoutが検出値Ｄとして電源回路２０に帰還され、電源回路２０は検出値Ｄと信号Ｓａのレベルとの差に基づいて出力電圧の値Ｖoutを制御することによって、その電圧値Ｖoutを信号Ｓａのレベルに制御する。一方、電源回路２０が可変定電流源である場合、電源回路２０の出力電流の値Ｉoutが検出値Ｄとして電源回路２０に帰還され、電源回路２０は検出値Ｄと信号Ｓａのレベルとの差に基づいて出力電流の値Ｉoutを制御することによって、その電流値Ｉoutを信号Ｓａのレベルに制御する。電流値Ｉoutを検出値Ｄとして電源回路２０に帰還する場合、抵抗器の一方の端子が電源回路２０に接続され、抵抗器の他方の端子が負荷２及び抵抗器１６に接続され、その抵抗器の電圧が検出値Ｄ及び電流値Ｉoutとして電源回路２０にフィードバックされる。なお、負荷２が半導体発光素子である場合、電源回路２０の出力電流の値Ｉoutが検出値Ｄとして電源回路２０に帰還されることが好ましい。

好ましくは、電源回路２０がスイッチング電源回路（スイッチングレギュレーター）であり、その電源回路２０の制御方式がパルス幅変調（ＰＷＭ）によるフィードバック制御方式であり、電源回路２０が入力される直流電流を繰り返しオン・オフすることによって、電圧値Ｖout又は電流値Ｉoutの直流電力を出力する。

図１では、電源回路２０が降圧型のスイッチングレギュレーターである場合の電源回路２０の具体的な構成を図示する。つまり、電源回路２０はスイッチング素子２１、整流素子２２、インダクタ２３及びキャパシタ２４を有する。スイッチング素子２１が電源回路２０の入力端子と整流素子２２のカソードとの間に接続され、整流素子２２のアノードが基準電位部１９に接続され、整流素子２２のカソードがインダクタ２３の一方の端子に接続され、インダクタ２３の他方の端子がキャパシタ２４の一方の電極に接続され、キャパシタ２４の他方の電極が基準電位部１９に接続されている。インダクタ２３とキャパシタ２４との接続部が電源回路２０の出力端子である。スイッチング素子２１はパイボーラ型又は電界効果型のトランジスタである。なお、電源回路２０の出力端子に出力キャパシタ１５が接続されているので、キャパシタ２４を省略してもよい。

電源制御部２５は、ＰＷＭ制御を行うデジタル回路又はアナログ回路である。つまり、検出値Ｄ及び信号Ｓａが電源制御部２５に入力され、電源制御部２５が周期Ｐ０及び期間Ｐ１〜Ｐ６よりも短い一定周期のＰＷＭ信号をスイッチング素子２１の制御端子（ゲート又はベース）に出力する。ここで、ＰＷＭ信号の各一周期の間に、電源制御部２５は検出値Ｄを読み込み、検出値Ｄと信号Ｓａのレベルとの差に基づいてディーティ比を算出し、そのデューティ比のＰＷＭ信号をスイッチング素子２１の制御端子に出力する。これにより、電源回路２０の出力の電圧値Ｖout又は電流値Ｉoutが信号Ｓａのレベルに応じたものになる。

なお、電源回路２０は昇圧型のスイッチング電源回路（スイッチングレギュレーター）でもよい。

電源回路２０特に電源制御部２５には、イネーブル端子（ＥＮ）が設けられている。信号Ｓ１，Ｓ２，Ｓ３，Ｓ４の論理和を表す信号がそのイネーブル端子に入力される。つまり、演算処理装置１１が信号Ｓ１〜Ｓ４をＯＲゲート１３の四つの入力端子にそれぞれ出力し、ＯＲゲート１３が信号Ｓ１〜Ｓ４の論理和を演算して、その論理和を表す信号を電源制御部２５のイネーブル端子に出力する。周期Ｐ０の間中において信号Ｓ１〜Ｓ４の全てがローレベルになることがないので（図２参照）、ＯＲゲート１３の出力信号が常にハイレベルであり、電源制御部２５が常に有効にされて、電源制御部２５が常に動作する。

また、演算処理装置１１が信号Ｓ１〜Ｓ３をＯＲゲート１４の三つの入力端子にそれぞれ出力し、ＯＲゲート１４が信号Ｓ１〜Ｓ３の論理和を演算して、その論理和を表す信号をスイッチング素子１８の制御端子（ゲート又はベース）に出力する。そのため、信号Ｓ１〜Ｓ３の何れかがハイレベルである場合には（図２に示す期間Ｐ１，Ｐ２，Ｐ３参照）、スイッチング素子１８がオンであり、信号Ｓ１〜Ｓ３の全てがローレベルである場合には（図２に示す期間Ｐ４，Ｐ５，Ｐ６参照）、スイッチング素子１８がオフである。

また、演算処理装置１１が信号Ｓ４をスイッチング素子１７の制御端子（ゲート又はベース）に出力する。そのため、信号Ｓ４がハイレベルである場合には（図２に示す期間Ｐ４，Ｐ５，Ｐ６参照）、スイッチング素子１７がオンであり、信号Ｓ４がローレベルである場合には（図２に示す期間Ｐ１，Ｐ２，Ｐ３参照）、スイッチング素子１７がオフである。

駆動装置１０の動作について説明する。
演算処理装置１１が信号ＳａをレベルＬ１に立ち上げると（図２の時ｔ１参照）、電源回路２０の出力電圧値Ｖout又は出力電流値Ｉoutが立ち上がり、その後の期間Ｐ１では電圧値Ｖout又は電流値Ｉoutが信号ＳａのレベルＬ１に応じた値に保たれる。この際、出力キャパシタ１５がチャージされ、電源回路２０の出力電圧が出力キャパシタ１５によって平滑化される。また、期間Ｐ１ではスイッチング素子１７がオフであり、スイッチング素子１８がオンであるから、出力電圧値Ｖout又は出力電流値Ｉoutの電力が負荷２に供給される。

その後、演算処理装置１１が信号Ｓａをゼロに立ち下げると（図２の時ｔ２参照）、電源回路２０の出力電圧値Ｖout又は出力電流値Ｉoutが立ち下がり、その後の期間Ｐ４では電圧値Ｖout又は電流値Ｉoutがゼロに保たれる。期間Ｐ４の初期において出力キャパシタ１５が放電される。期間Ｐ４ではスイッチング素子１７がオンであり、スイッチング素子１８がオフであるから、出力キャパシタ１５の放電による電流が抵抗器１６及びスイッチング素子１７に流れる。更に、期間Ｐ４の初期においてインダクタ２３の逆起電力が抵抗器１６及びスイッチング素子１７を経由して放出される。それゆえ、その後の期間Ｐ２の初期において電源回路２０の出力電圧が大きく跳ね上がることを抑制することができる。
期間Ｐ４は、出力キャパシタ１５の電荷を放電することによって電源回路２０の出力端子の電圧を低下させる期間である。つまり、期間Ｐ４の長さは、その期間Ｐ４中に電源回路２０の出力端子の電圧が、その後の期間Ｐ２中の負荷２にかかる電圧以下にまで低下するような長さである。
ここで、電源回路２０が電流制御型の電源回路である場合、期間Ｐ４中は出力電流値Ｉoutがゼロになる。このゼロという値は、余裕を持った安全値であって、期間Ｐ４中に電源回路２０の出力端子がその後の期間Ｐ２中の負荷２にかかる電圧以下になるような値である。勿論、電源回路２０が電圧制御型の電源回路である場合、期間Ｐ４中は出力電圧値Ｖoutがゼロになり、そのゼロという値は、電源回路２０の出力端子がその後の期間Ｐ２中の負荷２にかかる電圧（レベルＬ２に相当）以下になるような値である。

その後、演算処理装置１１が信号ＳａをレベルＬ２に立ち上げると（図２の時ｔ３参照）、電源回路２０の出力電圧値Ｖout又は出力電流値Ｉoutが立ち上がる。その後の期間Ｐ２では電圧値Ｖout又は電流値Ｉoutが信号ＳａのレベルＬ２に応じた値に保たれ、出力電圧値Ｖout又は出力電流値Ｉoutの電力が負荷２に供給される。この際、出力キャパシタ１５がチャージされ、電源回路２０の出力電圧が出力キャパシタ１５によって平滑化される。

その後、演算処理装置１１が信号Ｓａをゼロに立ち下げると（図２の時ｔ４参照）、電源回路２０の出力電圧値Ｖout又は出力電流値Ｉoutが立ち下がり、その後の期間Ｐ５では電圧値Ｖout又は電流値Ｉoutがゼロに保たれる。期間Ｐ５の初期において出力キャパシタ１５の放電電流が抵抗器１６及びスイッチング素子１７に流れるとともに、期間Ｐ５の初期においてインダクタ２３の逆起電力が抵抗器１６及びスイッチング素子１７を経由して放出される。
期間Ｐ５は、出力キャパシタ１５の電荷を放電することによって電源回路２０の出力端子の電圧を低下させる期間である。つまり、期間Ｐ５の長さは、その期間Ｐ５中に電源回路２０の出力端子の電圧が、その後の期間Ｐ３中の負荷２にかかる電圧以下にまで低下するような長さである。
ここで、電源回路２０が電流制御型の電源回路である場合、期間Ｐ５中は出力電流値Ｉoutがゼロになる。このゼロという値は、余裕を持った安全値であって、期間Ｐ５中に電源回路２０の出力端子がその後の期間Ｐ３中の負荷２にかかる電圧以下になるような値である。勿論、電源回路２０が電圧制御型の電源回路である場合、期間Ｐ５中は出力電圧値Ｖoutがゼロになり、そのゼロという値は、電源回路２０の出力端子がその後の期間Ｐ３中の負荷２にかかる電圧（レベルＬ３に相当）以下になるような値である。

その後、演算処理装置１１が信号ＳａをレベルＬ３に立ち上げると（図２の時ｔ５参照）、電源回路２０の出力電圧値Ｖout又は出力電流値Ｉoutが立ち上がる。その後の期間Ｐ３では電圧値Ｖout又は電流値Ｉoutが信号ＳａのレベルＬ３に応じた値に保たれ、出力電圧値Ｖout又は出力電流値Ｉoutの電力が負荷２に供給される。この際、出力キャパシタ１５がチャージされ、電源回路２０の出力電圧が出力キャパシタ１５によって平滑化される。

その後、演算処理装置１１が信号Ｓａをゼロに立ち下げると（図２の時ｔ６参照）、電源回路２０の出力電圧値Ｖout又は出力電流値Ｉoutが立ち下がり、その後の期間Ｐ６では電圧値Ｖout又は電流値Ｉoutがゼロに保たれる。期間Ｐ６の初期において出力キャパシタ１５の放電電流が抵抗器１６及びスイッチング素子１７に流れるとともに、期間Ｐ６の初期においてインダクタ２３の逆起電力が抵抗器１６及びスイッチング素子１７を経由して放出される。
期間Ｐ６は、出力キャパシタ１５の電荷を放電することによって電源回路２０の出力端子の電圧を低下させる期間である。つまり、期間Ｐ６の長さは、その期間Ｐ６中に電源回路２０の出力端子の電圧が、その後の期間Ｐ１中の負荷２にかかる電圧以下にまで低下するような長さである。
ここで、電源回路２０が電流制御型の電源回路である場合、期間Ｐ６中は出力電流値Ｉoutがゼロになる。このゼロという値は、余裕を持った安全値であって、期間Ｐ６中に電源回路２０の出力端子がその後の期間Ｐ１中の負荷２にかかる電圧以下になるような値である。勿論、電源回路２０が電圧制御型の電源回路である場合、期間Ｐ６中は出力電圧値Ｖoutがゼロになり、そのゼロという値は、電源回路２０の出力端子がその後の期間Ｐ１中の負荷２にかかる電圧（レベルＬ１に相当）以下になるような値である。

ところで、仮に期間Ｐ６が無く期間Ｐ３から期間Ｐ１に移行するものとしたら、期間Ｐ３における電源回路２０の出力電圧が期間Ｐ１における電源回路２０の出力電圧よりも大きいため、その差分による突入電流が負荷２に流れてしまう。しかし、本実施形態では、期間Ｐ６において出力キャパシタ１５が放電されるため、期間Ｐ１の初期に突入電流が負荷２に流れてしまうことを防止することができる。

上記第１の実施の形態に係る駆動装置では、電圧変化時毎に毎回放電を行うようにしたので、電圧レベル（Ｌ１、Ｌ２、Ｌ３）の大小（の順序）について、管理（考慮）せずに適切な駆動制御を行うことができる。
電圧レベル（Ｌ１、Ｌ２、Ｌ３）の大小（の順序）がわかっている場合は、後述の第２実施形態のように制御してもよい。

また、上記第１の実施の形態に係る駆動装置では、スイッチング素子１７を通じた放電の期間（期間Ｐ４，Ｐ５，Ｐ６）中の信号Ｓａをゼロ（例えば、基準電位）としている。
それに対して、電源回路２０が電圧制御型の電源回路である場合は、スイッチング素子１７を通じた放電の期間（期間Ｐ４，Ｐ５，Ｐ６）中の信号Ｓａのレベルはゼロ（例えば、基準電位）である必要はなく、上記のように、次に負荷２にかかる可能性のある電圧以下の電圧であればよい。つまり、期間Ｐ４の信号ＳａのレベルがレベルＬ２以下であり、期間Ｐ５の信号ＳａのレベルがレベルＬ３以下であり、期間Ｐ６の信号ＳａのレベルがレベルＬ１以下であればよい。この例において、期間Ｐ４の信号ＳａのレベルがレベルＬ１を超えて且つレベルＬ２以下である場合には、期間Ｐ４中に出力キャパシタ１５に電荷が蓄電され、期間Ｐ５の信号ＳａのレベルがレベルＬ２を超えて且つレベルＬ３以下の場合には、期間Ｐ５中に出力キャパシタ１５に電荷が蓄電される。
電源回路２０が電流制御型の場合は、スイッチング素子１７を通じた放電の期間（期間Ｐ４，Ｐ５，Ｐ６）の終了直後（期間Ｐ１，期間Ｐ２，期間Ｐ３の開始直後）に負荷２にかかる電圧を把握することができないので、上記第１の実施の形態では、図２に示すように、信号Ｓａをゼロとしている。

〔第２の実施の形態〕
第２の実施の形態に係る駆動装置は、第１の実施の形態に係る駆動装置１０（図１参照）と同様の回路構成を有する。第２実施形態の駆動装置と第１実施形態の駆動装置１０が相違する点は、プログラム１２ａ及びそのプログラム１２ａに基づく演算処理装置１１の動作にある。そのため、第２実施形態の駆動装置と第１実施形態の駆動装置１０が共通する点の説明を省略し、相違する点について主に以下に説明する。なお、第１実施形態の場合と同様に、負荷２が光源であれば、第２実施形態の駆動装置及び負荷２を備える装置が発光装置であり、その発光装置を投影装置に利用することができる。

図３は、第２の実施の形態に係る演算処理装置１１が出力する信号Ｓａ，Ｓ１，Ｓ２，Ｓ３，Ｓ４のレベルの変化を示したタイミングチャートである。
図３に示すように、信号Ｓａ，Ｓ１，Ｓ２，Ｓ３，Ｓ４は何れも周期の等しい信号であり、これらの信号の周期をＰ１０とする。
信号Ｓ１，Ｓ２，Ｓ３，Ｓ４は、一周期Ｐ１０の間中に一回だけハイレベルになる１ビットの信号である。信号Ｓ１、Ｓ２，Ｓ３，Ｓ４は一周期Ｐ１０の間中にこれらの順に立ち上がるとともに、一周期Ｐ１０の間中にこれらの順に立ち下がる。信号Ｓ１がハイレベルである期間Ｐ１１と、信号Ｓ２がハイレベルである期間Ｐ１２と、信号Ｓ３がハイレベルである期間Ｐ１３と、信号Ｓ４がハイレベルである期間Ｐ１４は互いに時間的にずれている。期間Ｐ１１と期間Ｐ１２の間には時間的間隔がない。期間Ｐ１２と期間Ｐ１３との間、期間Ｐ１３と期間Ｐ１４との間、期間Ｐ１４と期間Ｐ１１の間についても同様である。そして、期間Ｐ１１〜Ｐ１４の総和が期間Ｐ１０に等しい。期間Ｐ１４が期間Ｐ１１〜１３よりも短い。更に期間Ｐ１１〜期間Ｐ１４は、電源制御部２５によって出力されるＰＷＭ信号の周期よりも十分に長い。期間Ｐ１１〜期間Ｐ１３の長さはそれぞれ等しくてもよいし、異なっていてもよい。

信号Ｓ４が立ち下がった時に信号Ｓ１が立ち上がり（時ｔ１１参照）、信号Ｓ１が立ち下がった時に信号Ｓ２が立ち上がり（時ｔ１２参照）、信号Ｓ２が立ち下がった時に信号Ｓ３が立ち上がり（時ｔ１３参照）、信号Ｓ３が立ち下がった時に信号Ｓ４が立ち上がる（時ｔ１４参照）。

信号Ｓａのレベルは、期間Ｐ１４のように間欠的にゼロになるとともに、期間Ｐ１４以外の期間Ｐ１１，Ｐ１２，Ｐ１３の間において段階的に上昇する。信号Ｓ１，Ｓ２，Ｓ３の立ち上がりに同期して信号Ｓａのレベルが上昇し、各期間Ｐ１１，Ｐ１２，Ｐ１３の間中に信号Ｓａのレベルが一定に保たれる。つまり、信号Ｓ１がハイレベルである期間Ｐ１１の間中、信号ＳａのレベルがＬ１であり、その後信号Ｓ２がハイレベルである期間Ｐ１２の間中、信号ＳａのレベルがＬ２（Ｌ２＞Ｌ１）であり、その後信号Ｓ３がハイレベルである期間Ｐ１３の間中、信号ＳａのレベルがＬ３（Ｌ３＞Ｌ２）であり、その後信号Ｓ４がハイレベルである期間Ｐ１４の間中、信号Ｓａのレベルがゼロである。

信号Ｓ１，Ｓ２，Ｓ３の論理和を表す信号がスイッチング素子１８の制御端子に入力されるので（図１参照）、信号Ｓ１〜Ｓ３の何れかがハイレベルである場合には（図３に示す期間Ｐ１１，Ｐ１２，Ｐ１３参照）、スイッチング素子１８がオンであり、信号Ｓ１〜Ｓ３の全てがローレベルである場合には（図３に示す期間Ｐ１４参照）、スイッチング素子１８がオフである。信号Ｓ４がスイッチング素子１７の制御端子に入力されるので（図１参照）、信号Ｓ４がハイレベルである場合には（図３に示す期間Ｐ１４参照）、スイッチング素子１７がオンであり、信号Ｓ４がローレベルである場合には（図３に示す期間Ｐ１１，Ｐ１２，Ｐ１３参照）、スイッチング素子１７がオフである。従って、演算処理装置１１は、スイッチング素子１７をオン・オフするとともに、スイッチング素子１７とは逆相的にスイッチング素子１８をオン・オフする。

第２実施形態の駆動装置の動作について説明する。
演算処理装置１１が信号ＳａをレベルＬ１に立ち上げると（図３の時ｔ１１参照）、電源回路２０の出力電圧値Ｖout又は出力電流値Ｉoutが立ち上がり、出力キャパシタ１５がチャージされる。その後の期間Ｐ１１では電圧値Ｖout又は電流値Ｉoutが信号ＳａのレベルＬ１に応じた値に保たれ、出力電圧値Ｖout又は出力電流値Ｉoutの電力が負荷２に供給され、電源回路２０の出力電圧が出力キャパシタ１５によって平滑化される。

その後、演算処理装置１１が信号ＳａをレベルＬ１からレベルＬ２に立ち上げると（図３の時ｔ１２参照）、電源回路２０の出力電圧値Ｖout又は出力電流値Ｉoutが上昇して、出力キャパシタ１５が更にチャージされる。信号ＳａがレベルＬ１からレベルＬ２に上昇するから、出力キャパシタ１５の放電もなく、期間Ｐ１２の初期に突入電流が負荷２に流れてしまうことはない。その後の期間Ｐ１２では電圧値Ｖout又は電流値Ｉoutが信号ＳａのレベルＬ２に応じた値に保たれ、出力電圧値Ｖout又は出力電流値Ｉoutの電力が負荷２に供給され、電源回路２０の出力電圧が出力キャパシタ１５によって平滑化される。

その後、演算処理装置１１が信号ＳａをレベルＬ２からレベルＬ３に立ち上げると（図３の時ｔ１３参照）、電源回路２０の出力電圧値Ｖout又は出力電流値Ｉoutが上昇して、出力キャパシタ１５が更にチャージされる。信号ＳａがレベルＬ２からレベルＬ３に上昇するから、出力キャパシタ１５の放電もなく、期間Ｐ１３の初期に突入電流が負荷２に流れてしまうことはない。その後の期間Ｐ１３では電圧値Ｖout又は電流値Ｉoutが信号ＳａのレベルＬ３に応じた値に保たれ、出力電圧値Ｖout又は出力電流値Ｉoutの電力が負荷２に供給され、電源回路２０の出力電圧が出力キャパシタ１５によって平滑化される。

その後、演算処理装置１１が信号ＳａをレベルＬ３からゼロに立ち下げると（図３の時ｔ１４参照）、電源回路２０の出力電圧値Ｖout又は出力電流値Ｉoutが立ち下がる。スイッチング素子１７がオンであり、スイッチング素子１８がオフであるから、出力キャパシタ１５が放電され、その放電電流が抵抗器１６及びスイッチング素子１７に流れる。更に、インダクタ２３の逆起電力が抵抗器１６及びスイッチング素子１７を経由して放出される。その後の期間Ｐ１４では電圧値Ｖout又は電流値Ｉoutがゼロに保たれる。期間Ｐ１４の長さは、出力キャパシタ１５の電荷を放電することによって電源回路２０の出力端子の電圧を低下させる期間である。つまり、期間Ｐ１４の長さは、その期間Ｐ１４中に電源回路２０の出力端子の電圧が、その後の期間Ｐ１１中の負荷２にかかる電圧以下にまで低下するような長さである。

本実施形態でも、期間Ｐ１４において出力キャパシタ１５が放電されるため、期間Ｐ１１の初期に突入電流が負荷２に流れてしまうことを防止することができる。
また、一周期Ｐ１０の間に出力キャパシタ１５が一回だけ放電されるから、負荷２に電力が供給されている時間（期間Ｐ１１，Ｐ１２，Ｐ１３の和）を長くすることができる。

また、上記第２の実施の形態に係る駆動装置では、スイッチング素子１７を通じた放電の期間（期間Ｐ１４）中の信号Ｓａのレベルをゼロ（例えば、基準電位）としている。
それに対して、電源回路２０が電圧制御型の電源回路である場合は、スイッチング素子１７を通じた放電の期間（期間Ｐ１４）中の信号Ｓａのレベルは０（例えば、基準電位）である必要はなく、上記のように、次に負荷２にかかる電圧（期間Ｐ１１での電圧）以下の電圧であればよい。つまり、期間Ｐ１４中の信号Ｓａのレベルは、レベルＬ１以下であればよい。
電源回路２０が電流制御型の場合は、スイッチング素子１７を通じた放電の期間（期間Ｐ１４）の終了直後（期間Ｐ１１の開始直後）に負荷２にかかる電圧を把握することができないので、上記第２の実施の形態では、図３に示すように、信号Ｓａをゼロとしている。

また、上記第２の実施の形態に係る駆動装置では、上記のように、電源回路２０の出力電流値又は出力電圧値が３レベル以上の場合、段階的に上昇させるように制御している。このようにすると、放電すべきタイミングを１回に減らすことができ、負荷２に電力が供給されている時間（期間Ｐ１１，Ｐ１２，Ｐ１３の和）を長くすることができる。

また、上記第２の実施の形態に係る駆動装置において、Ｌ３とＬ１のレベル差に応じて放電期間（期間Ｐ１４）を制御して、負荷２に電力が供給されている時間（期間Ｐ１１，Ｐ１２，Ｐ１３の和）を最大限長くするように制御することが好ましい。ここで、期間Ｐ１４の長さはレベルＬ３とレベルＬ１との差に応じたものに設定されており、制御部１１がその設定に従って信号Ｓ４をオンにすることによって、期間Ｐ１４がその長さに制御される。

〔第３の実施の形態〕
図４は、第３の実施の形態に係る駆動装置１０Ｂのブロック図である。第３実施形態の駆動装置１０Ｂと第１実施形態の駆動装置１０に共通する構成要素には同一の符号を付し、第３実施形態の駆動装置と第１実施形態の駆動装置１０が共通する点の説明を省略し、相違する点について主に以下に説明する。

第１実施形態の駆動装置１０は一つの負荷２を駆動するものである。それに対して、第３実施形態の駆動装置１０Ｂは、三つの負荷２ａ，２ｂ，２ｃを駆動するものである。
また、第１実施形態の駆動装置１０はＯＲゲート１４を有する。それに対して、第３実施形態の駆動装置１０ＢはＯＲゲート１４を有さない。
また、第１実施形態の駆動装置１０は一つのスイッチング素子１８を有する。それに対して、第３実施形態の駆動装置１０Ｂは三つのスイッチング素子１８ａ，１８ｂ，１８ｃを有する。

負荷２ａ，２ｂ，２ｃは、ダイオード特性（整流特性）を有した半導体発光素子（例えば、発光ダイオード、有機発光ダイオード、レーザーダイオード）である。負荷２ａ，２ｂ，２ｃの中では、負荷２ａの順方向電圧降下（Ｖｆ）が最も小さく、負荷２ｃの順方向電圧降下が最も大きい。
なお、負荷２ａ，２ｂ，２ｃが半導体発光素子以外のもの（例えば、白熱灯、放電灯、抵抗器、ヒーター又はモーター等）でもよい。負荷２ａ，２ｂ，２ｃが半導体発光素子等の光源である場合、駆動装置１０Ｂ及び負荷２ａ，２ｂ，２ｃを備える装置は発光装置である。

負荷２ａ，２ｂ，２ｃのアノードが抵抗器３０を介して電源回路２０の出力端子に接続されている。負荷２ａ，２ｂ，２ｃのカソードがそれぞれスイッチング素子１８ａ，１８ｂ，１８ｃを介して基準電位部１９に接続されている。
電流値Ｉoutが検出値Ｄとして電源回路２０の電源制御部２５に帰還される。

演算処理装置１１は信号Ｓ１をスイッチング素子１８ａの制御端子に出力し、信号Ｓ２をスイッチング素子１８ｂの制御端子に出力し、信号Ｓ３をスイッチング素子１８ｃの制御端子に出力する。演算処理装置１１が出力する信号Ｓａ，Ｓ１，Ｓ２，Ｓ３，Ｓ４の波形は図２又は図３に示すとおりである。

信号Ｓａ，Ｓ１，Ｓ２，Ｓ３，Ｓ４の波形が図２に示すとおりである場合、駆動装置１０Ｂの動作について説明する。
期間Ｐ１ではスイッチング素子１８ａがオンであり、信号ＳａのレベルＬ１に従った出力電流値Ｉoutの電力が負荷２ａに供給され、負荷２ａが発光する。
期間Ｐ４ではスイッチング素子１７がオンであり、出力キャパシタ１５の放電による電流が抵抗器１６及びスイッチング素子１７に流れ、出力電流値Ｉoutがゼロに保たれる。
期間Ｐ２ではスイッチング素子１８ｂがオンであり、信号ＳａのレベルＬ２に従った出力電流値Ｉoutの電力が負荷２ｂに供給され、負荷２ｂが発光する。
期間Ｐ５ではスイッチング素子１７がオンであり、出力キャパシタ１５の放電による電流が抵抗器１６及びスイッチング素子１７に流れ、出力電流値Ｉoutがゼロに保たれる。
期間Ｐ３ではスイッチング素子１８ｃがオンであり、信号ＳａのレベルＬ３に従った出力電流値Ｉoutの電力が負荷２ｃに供給され、負荷２ｃが発光する。
期間Ｐ６ではスイッチング素子１７がオンであり、出力キャパシタ１５の放電による電流が抵抗器１６及びスイッチング素子１７に流れ、出力電流値Ｉoutがゼロに保たれる。

信号Ｓａ，Ｓ１，Ｓ２，Ｓ３，Ｓ４の波形が図３に示すとおりである場合、駆動装置１０Ｂの動作について説明する。
期間Ｐ１１ではスイッチング素子１８ａがオンであり、信号ＳａのレベルＬ１に従った出力電流値Ｉoutの電力が負荷２ａに供給され、負荷２ａが発光する。
期間Ｐ１２ではスイッチング素子１８ｂがオンであり、信号ＳａのレベルＬ２に従った出力電流値Ｉoutの電力が負荷２ｂに供給され、負荷２ｂが発光する。
期間Ｐ１３ではスイッチング素子１８ｃがオンであり、信号ＳａのレベルＬ３に従った出力電流値Ｉoutの電力が負荷２ｃに供給され、負荷２ｃが発光する。
期間Ｐ１４ではスイッチング素子１７がオンであり、出力キャパシタ１５の放電による電流が抵抗器１６及びスイッチング素子１７に流れ、出力電流値Ｉoutがゼロに保たれる。
従って、一周期Ｐ１０の間では、負荷２ａ，２ｂ，２ｃは順方向電圧降下（Ｖｆ）の昇順に電力が供給される。

なお、電圧値Ｖoutが検出値Ｄとして電源回路２０の電源制御部２５に帰還され、電源回路２０の出力電圧値Ｖoutが信号Ｓａのレベルに従うようフィードバック制御されてもよい。

本実施形態のように、三つのスイッチング素子１８ａ，１８ｂ，１８ｃを有し、三つの負荷２ａ，２ｂ，２ｃを駆動する場合も、適切なタイミングで、突入電流の原因となる電荷を、スイッチング素子１７を経由して放電させることにより、三つの負荷２ａ，２ｂ，２ｃに突入電流が流れて負荷が破壊されてしまうような現象を防止して、負荷を適切に駆動することができる。

〔第４の実施の形態〕
図５を参照して、第２実施形態に係る発光装置を備える投影装置について説明する。図５は、投影装置の光学ユニットを示した平面図である。

図５に示すように、投影装置は、駆動装置１０Ｂ及び負荷（半導体発光素子）２ａ，２ｂ，２ｃを有する発光装置に加えて、励起光蛍光変換装置８０、光学系７０、表示素子７５及び投影レンズユニット９０等を備える。

負荷２ｂが青色発光ダイオードであり、負荷２ａが赤色発光ダイオードである。負荷２ａと負荷２ｂはこれらの光軸が直交するように配置されている。

負荷２ｃの数は複数である。これら負荷２ｃは、二次元アレイ状に配列されている。負荷２ｃから発するレーザー励起光の波長帯域は、青色帯域又は紫外線帯域であるが、特に限定するものではない。負荷２ｃが励起光のレーザーダイオードである。負荷２ｃと負荷２ｂはこれらの光軸が直交するように配置されている。

励起光蛍光変換装置８０は、負荷２ｃによって発せられた励起光から緑色の蛍光を生成するものである。励起光蛍光変換装置８０は、複数のコリメータレンズ８１、レンズ群８２、レンズ群８３、蛍光体ホイール８４及びスピンドルモーター８５を有する。コリメータレンズ８１が負荷２ｃにそれぞれ対向配置され、各負荷２ｃによって発せられたレーザー励起光がコリメータレンズ８１によってコリメートされる。レンズ群８２及びレンズ群８３は、同一光軸上に配置されている。レンズ群８２及びレンズ群８３は、コリメータレンズ８１によってコリメートされたレーザー励起光の光束群を一つに纏めて、集光させる。

蛍光体ホイール８４は、複数の負荷２ｃが二次元アレイ状に配列された面に対向配置されている。レンズ群８２及びレンズ群８３が蛍光体ホイール８４と負荷２ｃとの間に配置されており、レンズ群８２及びレンズ群８３の光軸が蛍光体ホイール８４に直交する。また、レンズ群８２，８３の光軸は、負荷２ｃ，３２ｃの光軸と平行であり、かつ、負荷２ｂの光軸に直交する。

レンズ群８２及びレンズ群８３によって集光されたレーザー励起光は蛍光体ホイール８４に照射される。蛍光体ホイール８４は、レーザー励起光によって励起されて緑色光を発する緑色蛍光体を鏡面ホイールに形成したものである。そのため、レーザー励起光が蛍光体ホイール８４の緑色蛍光体に照射されることによって、その緑色蛍光体から緑色光が発する。蛍光体ホイール８４がスピンドルモーター８５に連結され、蛍光体ホイール８４がスピンドルモーター８５によって回転される。

なお、励起光を発する複数の負荷２ｃを、緑色光を発する一つの発光素子（発光ダイオード）に変更してもよい。その場合、蛍光体ホイール８４とレンズ群８３の光軸が交差する個所に負荷２ｃを設け、コリメータレンズ８１及びレンズ群８２を省略することができる。

続いて、光学系７０について詳細に説明する。光学系７０は、負荷２ａによって発せられた赤色光の光軸、蛍光体ホイール８４によって発せられた緑色光の光軸及び負荷２ｂによって発せられた青色光の光軸を一つに重ねて、これらの赤色光、緑色光及び青色光を表示素子７５に照射するものである。この光学系７０は、レンズ群７０ａ、レンズ７０ｂ、レンズ群７０ｃ、第一ダイクロイックミラー７０ｄ、第二ダイクロイックミラー７０ｅ、レンズ７０ｆ、反射ミラー７０ｇ、レンズ７０ｈ、インテグレータ光学素子７０ｉ、レンズ７０ｊ、光軸変換ミラー７０ｋ、集光レンズ群７０ｍ、照射ミラー７０ｐ及び照射レンズ７０ｑを有する。

レンズ群７０ａは、負荷２ｂに対向する。レンズ群７０ａ及びレンズ７０ｂは、これらの光軸が一直線状になるように配列されている。レンズ群７０ａ及びレンズ７０ｂは、それらの光軸がレンズ群８２とレンズ群８３の間でレンズ群８２及びレンズ群８３の光軸に対して直交するように配置されている。

第一ダイクロイックミラー７０ｄは、レンズ群７０ａとレンズ７０ｂとの間に配置されているとともに、レンズ群８２とレンズ群８３との間に配置されている。第一ダイクロイックミラー７０ｄは、レンズ群８２，８３の光軸に対して４５°で斜交するとともに、レンズ群７０ａ及びレンズ７０ｂの光軸に対して４５°で斜交する。第一ダイクロイックミラー７０ｄは、負荷２ｃによって発せられた波長帯域の励起光（例えば、青色の励起光）を蛍光体ホイール８４に向けて透過させるととともに、負荷２ｂによって発せされた青色波長帯域の光を第二ダイクロイックミラー７０ｅに向けて透過させる。また、第一ダイクロイックミラー７０ｄは、蛍光体ホイール８４によって発せられた緑色波長帯域の光を第二ダイクロイックミラー７０ｅに向けて反射させる。

レンズ群７０ｃは、負荷２ａに対向する。レンズ群７０ｃは、その光軸がレンズ７０ｂに関して負荷２ｂ及び第一ダイクロイックミラー７０ｄの反対側でレンズ群７０ａ及びレンズ７０ｂの光軸に対して直交するように配置されている。

第二ダイクロイックミラー７０ｅは、レンズ群７０ｃに関して負荷２ａの反対側に配置されているとともに、レンズ７０ｂに関して第一ダイクロイックミラー７０ｄの反対側に配置されている。第二ダイクロイックミラー７０ｅは、レンズ群７０ｃの光軸に対して４５°で斜交するとともに、レンズ群７０ａ及びレンズ７０ｂの光軸に対して４５°で斜交する。第二ダイクロイックミラー７０ｅは、第一ダイクロイックミラー７０ｄからの青色及び緑色の波長帯域の光をレンズ７０ｆに向けて透過させるとともに、負荷２ａによって発せられた赤色の波長帯域の光をレンズ７０ｆに向けて反射させる。

レンズ７０ｆは、第二ダイクロイックミラー７０ｅに関してレンズ７０ｂの反対側に配置されている。レンズ７０ｆは、その光軸がレンズ７０ｂ及びレンズ群７０ａの光軸と重なるように配置されている。

レンズ７０ｈ、インテグレータ光学素子７０ｉ及びレンズ７０ｊは、これらの光軸が一直線状になるように配置されている。レンズ７０ｈ、インテグレータ光学素子７０ｉ及びレンズ７０ｊの光軸はレンズ７０ｆ、レンズ７０ｂ及びレンズ群７０ａの光軸に直交する。

反射ミラー７０ｇは、レンズ７０ｈの光軸とレンズ７０ｆの光軸が交差する個所に配置されている。反射ミラー７０ｇは、レンズ７０ｆ，７０ｂ及びレンズ群７０ａの光軸に対して４５°で斜交するとともに、レンズ７０ｈ、インテグレータ光学素子７０ｉ及びレンズ７０ｊの光軸に対して４５°で斜交する。赤色光、緑色光及び青色光はレンズ７０ｆ及びレンズ７０ｈによって集光されつつ、反射ミラー７０ｇによってインテグレータ光学素子７０ｉに向けて反射される。

インテグレータ光学素子７０ｉは、ライトトンネル又はライトロッドである。インテグレータ光学素子７０ｉのレンズ７０ｈ側の入射面に入射した光はインテグレータ光学素子７０ｉ内を反対側の端面（出射面）まで導光され、反対側の端面から出射する。インテグレータ光学素子７０ｉは、出射光の光軸に直交する面に沿った出射光の照度分布を均一にするものである。

レンズ７０ｊは、インテグレータ光学素子７０ｉによって導光された赤色光、緑色光及び青色光を光軸変換ミラー７０ｋに向けて投射するとともに、集光する。光軸変換ミラー７０ｋは、レンズ７０ｊによって投射された赤色光、緑色光及び青色光を集光レンズ群７０ｍに向けて反射させる。集光レンズ群７０ｍは、光軸変換ミラー７０ｋによって反射された赤色光、緑色光及び青色光を照射ミラー７０ｐに向けて投射するとともに、集光する。照射ミラー７０ｐは、集光レンズ群７０ｍによって投射された光を表示素子７５に向けて反射させる。照射レンズ７０ｑは、照射ミラー７０ｐによって反射された光を表示素子７５へ投射する。

表示素子７５は反射型の空間光変調器であり、より具体的にはデジタル・マイクロミラー・デバイス（ＤＭＤ）である。表示素子７５はドライバによって駆動される。つまり、赤色光が表示素子７５に照射されている時に、表示素子７５の各可動マイクロミラーが制御（例えば、ＰＷＭ制御）されることで、赤色光が後述の投影レンズユニット９０に向けて反射される時間比（デューティー比）が可動マイクロミラー毎に制御される。これにより、表示素子７５によって赤色の画像が形成される。緑色光や青色光が表示素子７５に照射されている際も、同様である。なお、表示素子７５が反射型の空間光変調器ではなく、透過型の空間光変調器（例えば、液晶シャッターアレイパネル：いわゆる液晶表示器）であってもよい。表示素子７５が透過型の空間光変調器である場合、光学系７０の光学設計を変更し、投影レンズユニット（投影光学系）９０の反対側から表示素子７５に光を照射するようにする。

投影レンズユニット９０は表示素子７５に対向するように設けられ、投影レンズユニット９０の光軸が前後に延びて表示素子７５に交差（具体的には、直交）する。投影レンズユニット９０は、表示素子７５によって反射された光を前方に投射することによって、表示素子７５によって形成された画像をスクリーンに投影する。この投影レンズユニット９０は、可動レンズ群９１及び固定レンズ群９２等を備える。投影レンズユニット９０は、可動レンズ群９１の移動によって、焦点距離が変更可能であるとともに、フォーカシングが可能である。

なお、図５に示す投影装置をリアプロジェクション表示装置に適用してもよい。リアプロジェクション表示装置は、透過型スクリーンと、この透過型スクリーンの裏側に設けられ、その透過型スクリーンの裏側からその透過型スクリーンに投影する投影装置とを備えるものである。透過型スクリーンの形状は矩形状に限らず、人物、動物その他のキャラクタの外形であってもよい。

以上に本発明の実施形態を説明したが、本発明の技術的範囲は上述の実施の形態に限定するものではなく、特許請求の範囲に記載に基づいて定められる。更に、特許請求の範囲に記載から本発明の本質とは関係のない変更を加えた均等な範囲も本発明の技術的範囲に含む。
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
〔付記〕
＜請求項１＞
負荷が接続された出力端子の出力電流値又は出力電圧値を変更可能な電源回路と、
前記電源回路の出力端子と基準電位部との間に接続された出力キャパシタと、
前記電源回路の出力端子と前記基準電位部との間に接続されたスイッチング素子と、
前記電源回路の出力電流値又は出力電圧値を制御する制御部と、を備え、
前記制御部が、前記スイッチング素子をオン・オフするともに、前記スイッチング素子をオンにする期間中の前記電源回路の出力電流値又は出力電圧値を、その期間中の前記電源回路の出力端子の電圧がその期間の後に前記スイッチング素子をオフにする期間中の前記負荷にかかる電圧以下になるような値に制御する
ことを特徴とする駆動装置。
＜請求項２＞
前記制御部が、前記スイッチング素子をオンにする期間中の前記電源回路の出力電流値又は出力電力値をゼロに制御する
ことを特徴とする請求項１に記載の駆動装置。
＜請求項３＞
前記制御部が、前記スイッチング素子をオンにする期間中の前記電源回路の出力電圧値を、その後に前記スイッチング素子をオフにする期間中の出力電圧値以下に制御する
ことを特徴とする請求項１に記載の駆動装置。
＜請求項４＞
前記制御部が、前記スイッチング素子をオフにする期間中の前記電源回路の出力電圧値又は出力電流値を一定に制御する
ことを特徴とする請求項１から３の何れか一項に記載の駆動装置。
＜請求項５＞
前記制御部が、前記スイッチング素子をオフにする期間中の前記電源回路の出力電圧値又は出力電流値を段階的に上昇させる
ことを特徴とする請求項１から３の何れか一項に記載の駆動装置。
＜請求項６＞
前記制御部が、前記スイッチング素子をオンからオフに切り替えた直後の前記電源回路の出力電圧値又は出力電流値を、前記スイッチング素子をオフからオンに切り替えた直前の前記電源回路の出力電圧値又は出力電流値よりも低く制御する
ことを特徴とする請求項５に記載の駆動装置。
＜請求項７＞
前記スイッチング素子をオンにする期間の長さは、その期間中に前記電源回路の出力端子の電圧が、その後に前記スイッチング素子をオフにする期間中の前記負荷にかかる電圧以下にまで低下するような長さである
ことを特徴とする請求項１から６の何れか一項に記載の駆動装置。
＜請求項８＞
前記スイッチング素子をオンにする期間の長さは、前記スイッチング素子をオフからオンに切り替える直前に制御する前記電源回路の出力電圧値又は出力電流値と前記スイッチング素子をオンからオフに切り替える直後に制御する前記電源回路の出力電圧値又は出力電流値との差に応じたものである
ことを特徴とする請求項６に記載の駆動装置。
＜請求項９＞
前記電源回路の出力端子と前記基準電位部との間に前記負荷とともに直列接続された第二スイッチング素子を更に備え、
前記制御部が、前記スイッチング素子のオン・オフに対して逆相的に前記第二スイッチング素子をオン・オフする
ことを特徴とする請求項１から８の何れか一項に記載の駆動装置。
＜請求項１０＞
前記電源回路の出力端子と前記基準電位部との間に、複数の前記負荷それぞれとともに直列接続された複数の第二スイッチング素子を更に備え、
前記制御部が、前記複数の第二スイッチング素子を時間的間隔を置いて順次オンにするよう前記複数の第二スイッチング素子をオン・オフし、前記複数の第二スイッチング素子の何れかをオンにする期間中に前記第一スイッチング素子をオフにし、前記複数の第二スイッチング素子の全てをオフにする期間中に前記第一スイッチング素子をオンにする
ことを特徴とする請求項１から４の何れか一項に記載の駆動装置。
＜請求項１１＞
前記電源回路の出力端子と前記基準電位部との間に、複数の前記負荷それぞれとともに直列接続された複数の第二スイッチング素子を更に備え、
前記制御部が、前記スイッチング素子をオフにする期間中に前記複数の第二スイッチング素子を順次オンにするよう前記複数の第二スイッチング素子をオン・オフする
ことを特徴とする請求項１から３、５、６の何れか一項に記載の駆動装置。
＜請求項１２＞
前記電源回路の出力端子と前記基準電位部との間に、複数の前記負荷それぞれとともに直列接続された複数の第二スイッチング素を更に備え、
前記制御部が、前記スイッチング素子をオフにする期間中に前記複数の第二スイッチング素子を順次オンにするように前記複数の第二スイッチング素子をオン・オフするとともに、前記電源回路の出力電圧値又は出力電流値を上昇させる時に前記複数の第二スイッチング素子の何れかをオフからオンに切り替える
ことを特徴とする請求項５又は６に記載の駆動装置。
＜請求項１３＞
前記複数の負荷がダイオードであり、
前記複数の第二スイッチング素子に接続された前記複数の負荷の順方向電圧降下の昇順に前記複数の第二スイッチング素子をオンにする
ことを特徴とする請求項１１又は請求項１２に記載の駆動装置。
＜請求項１４＞
請求項１から１３の何れか一項に記載の駆動装置と、
前記負荷としての発光素子と、を備える
ことを特徴とする発光装置。
＜請求項１５＞
請求項１４に記載の発光装置を備える
ことを特徴とする投影装置。
＜請求項１６＞
負荷が接続された出力端子の出力電流値又は出力電圧値を変更可能な電源回路と、
前記電源回路の出力端子と基準電位部との間に接続された出力キャパシタと、
前記電源回路の出力端子と前記基準電位部との間に接続されたスイッチング素子と、を備える駆動装置を制御する制御方法であって、
前記スイッチング素子をオン・オフするともに、前記スイッチング素子をオンにする期間中の前記電源回路の出力電流値又は出力電圧値を、その後に前記スイッチング素子をオフにする期間中の前記負荷にかかる電圧以下の電圧になるような値に制御する
ことを特徴とする制御方法。
＜請求項１７＞
負荷が接続された出力端子の出力電流値又は出力電圧値を変更可能な電源回路と、
前記電源回路の出力端子と基準電位部との間に接続された出力キャパシタと、
前記電源回路の出力端子と前記基準電位部との間に接続されたスイッチング素子と、
前記電源回路の出力電流値又は出力電圧値を変動させる制御部と、を備え、
前記制御部が、前記電源回路の出力電流値又は出力電圧値を大レベル、その大レベルよりも低い小レベル、その小レベル以上且つ大レベル未満の中レベルの順に制御するとともに、前記電源回路の出力電流値又は出力電圧値を前記大レベル及び前記中レベルに制御する期間中に前記スイッチング素子をオフにし、前記電源回路の出力電流値又は出力電圧値を前記大レベル及び前記小レベルに制御する期間中に前記スイッチング素子をオンにする
ことを特徴とする駆動装置。
＜請求項１８＞
前記制御部が、前記電源回路の出力電流値又は出力電圧値を前記中レベルにした後に前記スイッチング素子をオン・オフするとともに、前記スイッチング素子のオンの期間中に前記電源回路の出力電流値又は出力電圧値を前記小レベルに制御し、前記スイッチング素子のオフの期間中に前記電源回路の出力電流値又は出力電圧値を一定に制御し、前記スイッチング素子のオフに同期して前記電源回路の出力電流値又は出力電圧値を前記中レベルから前記大レベルに間欠的且つ段階的に上昇させる
ことを特徴とする請求項１７に記載の駆動装置。
＜請求項１９＞
前記制御部が、前記電源回路の出力電流値又は出力電圧値を前記中レベルにした後、前記スイッチング素子をオフ状態に保った状態で前記電源回路の出力電流値又は出力電圧値を前記中レベルから前記大レベルに段階的に上昇させる
ことを特徴とする請求項１７に記載の駆動装置。

２，２ａ，２ｂ，２ｃ 負荷
１０，１０Ｂ 駆動装置
１１ 演算処理装置
１５ 出力キャパシタ
１７ スイッチング素子（スイッチング素子）
１８，１８ａ，１８ｂ，１８ｃ スイッチング素子（第二スイッチング素子）
２０ 電源回路
Ｌ１ レベル（中レベル）
Ｌ３ レベル（大レベル）

Claims (12)

1. 負荷が接続された出力端子の出力電流値又は出力電圧値を変更可能な電源回路と、
   前記電源回路の出力端子と基準電位部との間に接続された出力キャパシタと、
   前記電源回路の出力端子と前記基準電位部との間に接続されたスイッチング素子と、
   前記電源回路の出力電流値又は出力電圧値を制御する制御部と、を備え、
   前記制御部が、前記スイッチング素子をオフにする期間中の前記電源回路の出力電圧値又は出力電流値が低く変化する場合のみ、その変化時に前記スイッチング素子をオンにする期間を設け、前記スイッチング素子をオンにする期間中の前記電源回路の出力電圧値を、その期間中の前記電源回路の出力端子の電圧がその期間の後に前記スイッチング素子をオフにする期間中の前記負荷にかかる電圧以下になるような値に制御する
   ことを特徴とする駆動装置。
2. 前記制御部が、前記スイッチング素子をオンにする期間中の前記電源回路の出力電流値又は出力電力値をゼロに制御する
   ことを特徴とする請求項１に記載の駆動装置。
3. 前記制御部が、前記スイッチング素子をオンからオフにした後から前記スイッチング素子をオフからオンにするまでの期間中において前記電源回路の出力電圧値又は出力電流値を段階的に上昇させる
   ことを特徴とする請求項１又は請求項２に記載の駆動装置。
4. 前記スイッチング素子をオンにする期間の長さは、その期間中に前記電源回路の出力端子の電圧が、その後に前記スイッチング素子をオフにする期間中の前記負荷にかかる電圧以下にまで低下するような長さである
   ことを特徴とする請求項１から３の何れか一項に記載の駆動装置。
5. 前記スイッチング素子をオンにする期間の長さは、前記スイッチング素子をオフからオンに切り替える直前に制御する前記電源回路の出力電圧値又は出力電流値と前記スイッチング素子をオンからオフに切り替える直後に制御する前記電源回路の出力電圧値又は出力電流値との差に応じたものである
   ことを特徴とする請求項１から４の何れか一項に記載の駆動装置。
6. 前記電源回路の出力端子と前記基準電位部との間に前記負荷とともに直列接続された第二スイッチング素子を更に備え、
   前記制御部が、前記スイッチング素子のオン・オフに対して逆相的に前記第二スイッチング素子をオン・オフする
   ことを特徴とする請求項１から５の何れか一項に記載の駆動装置。
7. 前記電源回路の出力端子と前記基準電位部との間に、複数の前記負荷それぞれとともに直列接続された複数の第二スイッチング素子を更に備え、
   前記制御部が、前記スイッチング素子をオフにする期間中に前記複数の第二スイッチング素子を排他的に順次オンにするよう前記複数の第二スイッチング素子をオン・オフする
   ことを特徴とする請求項１から５の何れか一項に記載の駆動装置。
8. 前記電源回路の出力端子と前記基準電位部との間に、複数の前記負荷それぞれとともに直列接続された複数の第二スイッチング素子を更に備え、
   前記制御部が、前記スイッチング素子をオフにする期間中に前記複数の第二スイッチング素子を排他的に順次オンにするように前記複数の第二スイッチング素子をオン・オフするとともに、前記電源回路の出力電圧値又は出力電流値を上昇させる時に前記複数の第二スイッチング素子の何れかをオフからオンに切り替える
   ことを特徴とする請求項３に記載の駆動装置。
9. 前記複数の負荷がダイオードであり、
   前記複数の第二スイッチング素子に接続された前記複数の負荷の順方向電圧降下の昇順に前記複数の第二スイッチング素子をオンにする
   ことを特徴とする請求項７又は請求項８に記載の駆動装置。
10. 請求項１から９の何れか一項に記載の駆動装置と、
    前記負荷としての発光素子と、を備える
    ことを特徴とする発光装置。
11. 請求項１０に記載の発光装置を備える
    ことを特徴とする投影装置。
12. 負荷が接続された出力端子の出力電流値又は出力電圧値を変更可能な電源回路と、
    前記電源回路の出力端子と基準電位部との間に接続された出力キャパシタと、
    前記電源回路の出力端子と前記基準電位部との間に接続されたスイッチング素子と、を備える駆動装置を制御する制御方法であって、
    前記スイッチング素子をオフにする期間中の前記電源回路の出力電圧値又は出力電流値が低く変化する場合のみ、その変化時に前記スイッチング素子をオンにする期間を設け、前記スイッチング素子をオンにする期間中の前記電源回路の出力電圧値を、その後に前記スイッチング素子をオフにする期間中の前記負荷にかかる電圧以下の電圧になるような値に制御する
    ことを特徴とする制御方法。

Images