JP6417466B1 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP6417466B1
JP6417466B1 JP2017227366A JP2017227366A JP6417466B1 JP 6417466 B1 JP6417466 B1 JP 6417466B1 JP 2017227366 A JP2017227366 A JP 2017227366A JP 2017227366 A JP2017227366 A JP 2017227366A JP 6417466 B1 JP6417466 B1 JP 6417466B1
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
laser
lead portions
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017227366A
Other languages
Japanese (ja)
Other versions
JP2019096836A (en
Inventor
亨 成田
亨 成田
建志 海老名
建志 海老名
哲弥 小野
哲弥 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2017227366A priority Critical patent/JP6417466B1/en
Application granted granted Critical
Publication of JP6417466B1 publication Critical patent/JP6417466B1/en
Priority to TW107142331A priority patent/TWI690046B/en
Priority to CN201811425877.XA priority patent/CN110010580B/en
Publication of JP2019096836A publication Critical patent/JP2019096836A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame

Abstract

【課題】リードレスタイプの半導体装置のリード部のソルダビリティを確保する。
【解決手段】ＤＦＮ６は、半導体チップと、ダイパッドと、上記ダイパッドの周囲に配置され、かつそれぞれの先端部に切り欠き部２ｃが形成された複数のリード部２ａと、上記半導体チップの表面電極と複数のリード部２ａの何れかとを電気的に接続する複数のワイヤと、上記半導体チップおよび複数のリード部２ａそれぞれの一部を覆う樹脂製の封止体４と、を有する。さらに、複数のリード部２ａのそれぞれは、封止体４の裏面４ｂに露出する端子部２ｂを備え、複数のリード部２ａの配列方向Ｐに沿った方向の切り欠き部２ｃの幅は、配列方向Ｐに沿った方向の端子部２ｂの幅より小さい。
【選択図】図１To secure solderability of a lead portion of a leadless type semiconductor device.
A DFN 6 includes a semiconductor chip, a die pad, a plurality of lead portions 2a arranged around the die pad, each having a notch 2c formed therein, and a surface electrode of the semiconductor chip. A plurality of wires that electrically connect any one of the plurality of lead portions 2a, and a resin sealing body 4 that covers the semiconductor chip and a part of each of the plurality of lead portions 2a are provided. Furthermore, each of the plurality of lead portions 2a includes a terminal portion 2b exposed on the back surface 4b of the sealing body 4, and the width of the cutout portion 2c in the direction along the arrangement direction P of the plurality of lead portions 2a It is smaller than the width of the terminal portion 2b in the direction along the direction P.
[Selection] Figure 1

Description

本発明は、例えば、リードレスタイプの半導体装置およびその製造技術に関する。   The present invention relates to, for example, a leadless type semiconductor device and a manufacturing technique thereof.

複数のデバイス領域を一括して封止体で覆い、この封止体ごとダイシング（パッケージダイシング）を行って個片化するＭＡＰ（Mold Array Package）と呼ばれる半導体装置の工法が知られている。   A method of manufacturing a semiconductor device called MAP (Mold Array Package) is known in which a plurality of device regions are collectively covered with a sealing body, and the sealing body is diced together (package dicing).

ＭＡＰ工法として、隣接構造に接続して接続棒が形成されたリードフレームをオーバーモールド成形し、接続棒に形成された溝上にレーザを照射して溝を満たした成形材料を除去する技術が、例えば米国特許第８０１７４４７号明細書（特許文献１）に開示されている。   As a MAP method, for example, a technique of overmolding a lead frame connected to an adjacent structure and formed with a connecting rod, and irradiating a laser on the groove formed on the connecting rod to remove the molding material filling the groove is, for example, This is disclosed in US Patent No. 8017447 (Patent Document 1).

また、半導体チップを封止する封止体の下面から露出するリードにレーザを照射して、リードの第１の厚さから成る部分の側面に隣接して溝を形成し、側面と部分の下面を封止体から露出させる技術が、例えば特開２０１３−１４３４４５号公報（特許文献２）に開示されている。   The lead exposed from the lower surface of the sealing body that seals the semiconductor chip is irradiated with laser to form a groove adjacent to the side surface of the portion having the first thickness of the lead, and the side surface and the lower surface of the portion For example, Japanese Unexamined Patent Application Publication No. 2013-143445 (Patent Document 2) discloses a technique for exposing the film from the sealing body.

米国特許第８０１７４４７号明細書US Patent No. 8017447 特開２０１３−１４３４４５号公報JP2013-143445A

リードレスパッケージは、リード端子とモールド化合物をダイシングソーにて切断して個片化するため、リード端子の下面は、はんだ濡れ性材料で被覆されているが、リード端子の側面は、はんだ濡れ性材料で被覆されておらず、はんだ材で実装基板に熱実装する際の側面リードの外部下端の接続信頼性が悪く、またはんだ接合部の視覚的検査も難しい。   The leadless package is cut into individual pieces by cutting the lead terminal and the molding compound with a dicing saw, so the lower surface of the lead terminal is coated with a solder wettable material, but the side of the lead terminal is solder wettable. It is not covered with a material, and the connection reliability of the external lower end of the side lead when thermally mounted on a mounting board with a solder material is poor, or visual inspection of the soldered joint is difficult.

すなわち、側面リードの外部下端部分（リードフレームの連結バーに段差を形成）をモールド化合物でオーバーモールド後、モールド化合物をレーザで除去したのみでは、モールド化合物を完全に除去できず、以後のはんだ濡れ性材料の被覆が不均一となり、ソルダビリティ確保が難しい。   In other words, after overmolding the external lower end portion of the side lead (forming a step on the connecting bar of the lead frame) with a mold compound, the mold compound cannot be completely removed by simply removing the mold compound with a laser, and subsequent solder wetting The coating of the conductive material is uneven and it is difficult to ensure the solderability.

また、レーザでモールド化合物を除去する際、側面リードの外部下端部分（リードフレームの連結バーに段差を形成）の周辺にレーザが余剰に照射されるため、端子両側面のモールド樹脂の抉れが生じ、耐湿性悪化が懸念される。   In addition, when removing the molding compound with a laser, the laser is irradiated excessively around the outer lower end of the side surface lead (a step is formed on the connecting bar of the lead frame), so that the mold resin on both side surfaces of the terminal may be swollen. There is concern about deterioration of moisture resistance.

本発明の目的は、半導体装置のリード部のソルダビリティを確保することができる技術を提供することにある。   An object of the present invention is to provide a technique capable of ensuring the solderability of a lead portion of a semiconductor device.

本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above object and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the embodiments disclosed in the present application, the outline of typical ones will be briefly described as follows.

一実施の形態による半導体装置は、半導体チップと、上記半導体チップが搭載されたチップ搭載部と、上記チップ搭載部の周囲に配置され、それぞれにおけるチップ搭載部側と反対側の先端部に切り欠き部が形成された複数のリード部と、を有する。さらに、上記半導体チップの表面電極と上記複数のリード部の何れかとを電気的に接続する複数の導電性部材と、上記半導体チップ、上記複数の導電性部材および上記複数のリード部それぞれの一部を覆う樹脂製の封止体と、を有する。さらに、上記複数のリード部のそれぞれは、上記封止体の裏面に露出する端子部を備え、上記複数のリード部の配列方向に沿った方向の上記切り欠き部の幅は、上記配列方向に沿った方向の上記端子部の幅より小さい。   A semiconductor device according to an embodiment is arranged around a semiconductor chip, a chip mounting portion on which the semiconductor chip is mounted, and the chip mounting portion, and is cut out at a tip portion on the opposite side to the chip mounting portion side. A plurality of lead portions formed with portions. Further, a plurality of conductive members that electrically connect the surface electrode of the semiconductor chip and any of the plurality of lead portions, and a part of each of the semiconductor chip, the plurality of conductive members, and the plurality of lead portions. And a resin sealing body that covers the surface. Further, each of the plurality of lead portions includes a terminal portion exposed on the back surface of the sealing body, and the width of the cutout portion in the direction along the arrangement direction of the plurality of lead portions is in the arrangement direction. It is smaller than the width of the terminal portion in the along direction.

また、一実施の形態による半導体装置の製造方法は、以下の工程を有する。（ａ）複数のデバイス形成領域と、隣り合う上記デバイス形成領域に跨がって配置された連結バーと、を有するリードフレームの上記複数のデバイス形成領域のそれぞれのチップ搭載部に半導体チップを搭載する工程、（ｂ）複数の半導体チップそれぞれの表面電極と、上記連結バーに繋がる複数のリード部のそれぞれと、を導電性部材によって電気的に接続する工程。さらに、（ｃ）上記リードフレームの上記複数のデバイス領域、上記連結バーおよび前記複数の半導体チップを一括して覆う樹脂製の一括封止体を形成する工程、（ｄ）上記連結バーの凹状の段差部に充填された樹脂を除去する工程、（ｅ）上記連結バーの上記段差部で上記連結バーを切断して個片化する工程。ここで、上記（ｄ）工程は、上記段差部の上記樹脂にレーザを照射する（ｄ１）工程と、上記（ｄ１）工程後、ウォータージェット処理もしくは液体ホーニング処理を施して上記段差部に充填された上記樹脂を除去する（ｄ２）工程と、を含む。さらに、上記（ｄ１）工程では、上記複数のリード部の配列方向である第１方向において、上記段差部の上記樹脂への上記レーザの照射幅が、上記段差部と一体に形成された端子部の幅より狭くなるように上記レーザを照射する。   A method for manufacturing a semiconductor device according to an embodiment includes the following steps. (A) A semiconductor chip is mounted on each chip mounting portion of the plurality of device formation regions of a lead frame having a plurality of device formation regions and a connecting bar arranged across the adjacent device formation regions. (B) electrically connecting the surface electrodes of each of the plurality of semiconductor chips and each of the plurality of lead portions connected to the connection bar with a conductive member. And (c) forming a resin-made collective sealing body that collectively covers the plurality of device regions of the lead frame, the connection bar, and the plurality of semiconductor chips, and (d) a concave shape of the connection bar. Removing the resin filled in the stepped portion; (e) cutting the connecting bar into pieces at the stepped portion of the connecting bar. Here, in the step (d), the resin in the stepped portion is irradiated with a laser (d1), and after the step (d1), the stepped portion is filled by performing a water jet process or a liquid honing process. (D2) removing the resin. Furthermore, in the step (d1), in the first direction, which is the arrangement direction of the plurality of lead portions, the irradiation width of the laser on the resin of the step portion is formed integrally with the step portion. The laser is irradiated so as to be narrower than the width.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

モールド後、リードフレームの連結バーの段差部に充填された樹脂にレーザを照射し、さらにウォータージェット処理または液体ホーニング処理を行うことにより、段差部の樹脂を除去することができる。これにより、半導体装置のリード部のソルダビリティを確保することができる。また、段差部の樹脂へのレーザの照射幅が端子部の幅より狭くなるようにレーザを照射することで、リード部の切り欠き部の両側面の樹脂の抉れの発生を防止することができ、半導体装置の品質および信頼性を向上させることができる。   After molding, the resin filled in the stepped portion of the connecting bar of the lead frame is irradiated with laser, and further, the resin in the stepped portion can be removed by performing a water jet process or a liquid honing process. Thereby, the solderability of the lead part of a semiconductor device is securable. In addition, by irradiating the laser so that the laser irradiation width of the resin in the stepped portion is narrower than the width of the terminal portion, it is possible to prevent the resin from curling on both sides of the notch portion of the lead portion. The quality and reliability of the semiconductor device can be improved.

本発明の実施の形態の半導体装置の実装面側の構造の一例を示す斜視図である。It is a perspective view which shows an example of the structure by the side of the mounting surface of the semiconductor device of embodiment of this invention. 図１のＡ部の構造を示す拡大部分斜視図である。It is an expansion partial perspective view which shows the structure of the A section of FIG. 図１に示す半導体装置の組立て手順の一例を示すフロー図である。FIG. 2 is a flowchart showing an example of an assembly procedure of the semiconductor device shown in FIG. 1. 図３のＢ部の構造を示す拡大部分断面図である。FIG. 4 is an enlarged partial cross-sectional view showing a structure of a portion B in FIG. 3. 図１に示す半導体装置の組立てのモールド後の連結バーの段差部の状態の一例を示す部分斜視図である。It is a fragmentary perspective view which shows an example of the state of the level | step-difference part of the connection bar after the mold of the assembly of the semiconductor device shown in FIG. 図５に示す段差部へのレーザの照射状態の一例を示す部分斜視図である。It is a fragmentary perspective view which shows an example of the laser irradiation state to the level | step-difference part shown in FIG. 図６に示すレーザ照射時のスキャン状態の一例を示す部分斜視図である。It is a fragmentary perspective view which shows an example of the scanning state at the time of the laser irradiation shown in FIG. 図６に示すレーザ照射時の照射幅の一例を示す部分斜視図である。It is a fragmentary perspective view which shows an example of the irradiation width at the time of the laser irradiation shown in FIG. 比較例におけるレーザ照射後の封止体の抉れ状態の構造を示す部分斜視図である。It is a fragmentary perspective view which shows the structure of the bending state of the sealing body after the laser irradiation in a comparative example. 図６に示すレーザ照射後の段差部における残留樹脂の状態の一例を示す部分斜視図である。It is a fragmentary perspective view which shows an example of the state of the residual resin in the level | step-difference part after the laser irradiation shown in FIG. 図１０に示す残留樹脂のウォータージェット処理による除去状態の一例を示す部分斜視図である。It is a fragmentary perspective view which shows an example of the removal state by the water jet process of the residual resin shown in FIG. 図１０に示す残留樹脂の液体ホーニング処理による除去状態の一例を示す部分斜視図である。It is a fragmentary perspective view which shows an example of the removal state by the liquid honing process of the residual resin shown in FIG. 図１に示す半導体装置の実装構造のリード部接合部分の一例を示す拡大部分断面図である。FIG. 2 is an enlarged partial cross-sectional view showing an example of a lead portion joint portion of the mounting structure of the semiconductor device shown in FIG. 1.

図１は本発明の実施の形態の半導体装置の実装面側の構造の一例を示す斜視図、図２は図１のＡ部の構造を示す拡大部分斜視図である。   FIG. 1 is a perspective view showing an example of the structure on the mounting surface side of the semiconductor device according to the embodiment of the present invention, and FIG. 2 is an enlarged partial perspective view showing the structure of part A in FIG.

＜半導体装置＞
図１に示す本実施の形態の半導体装置は、その組立てにおいてパッケージダイシングで個片化される、所謂ＭＡＰ工法で組み立てられるリードレスパッケージである。本実施の形態では、上記ＭＡＰ工法で組み立てられるリードレスパッケージの一例として、ＤＦＮ（Dual-Flat No-leads）６を取り上げて説明する。ＤＦＮ６は、樹脂製の封止体４の対向する２つの側面４ｃａのそれぞれに沿って複数のリード部２ａが配置され、各リード部２ａの端子部２ｂが封止体４の実装面である裏面４ｂに配置された半導体パッケージである。 <Semiconductor device>
The semiconductor device of the present embodiment shown in FIG. 1 is a leadless package assembled by a so-called MAP method, which is separated into pieces by package dicing in the assembly. In the present embodiment, a DFN (Dual-Flat No-leads) 6 will be described as an example of a leadless package assembled by the MAP method. The DFN 6 has a plurality of lead portions 2 a disposed along two opposing side surfaces 4 ca of the resin-made sealing body 4, and the terminal portion 2 b of each lead portion 2 a is a mounting surface of the sealing body 4. 4b is a semiconductor package arranged in 4b.

ＤＦＮ６の詳細構造について説明すると、後述する図３に示すような主面１ａに複数のボンディングパッド（表面電極、電極パッド、ボンディング電極）１ｃが形成された半導体チップ１と、半導体チップ１が搭載されたチップ搭載部であるダイパッド２ｅと、ダイパッド２ｅの周囲に配置された複数のリード部２ａと、を有している。さらに、半導体チップ１のボンディングパッド１ｃと複数のリード部２ａのうちの何れかのリード部２ａとを電気的に接続する複数のワイヤ（導電性部材）３と、半導体チップ１、複数のワイヤ３および複数のリード部２ａそれぞれの一部を覆う樹脂製の封止体４と、を有している。   The detailed structure of the DFN 6 will be described. A semiconductor chip 1 having a plurality of bonding pads (surface electrodes, electrode pads, bonding electrodes) 1c formed on a main surface 1a as shown in FIG. The die pad 2e, which is a chip mounting portion, and a plurality of lead portions 2a arranged around the die pad 2e. Furthermore, a plurality of wires (conductive members) 3 for electrically connecting the bonding pads 1c of the semiconductor chip 1 and any one of the plurality of lead portions 2a, the semiconductor chip 1, and the plurality of wires 3 And a resin-made sealing body 4 covering a part of each of the plurality of lead portions 2a.

ＤＦＮ６は、半導体チップ１からの発熱量が多いタイプの半導体パッケージである。そのため、封止体４の裏面４ｂにダイパッド２ｅの下面２ｅｂが露出しており、このダイパッド２ｅの下面２ｅｂから半導体チップ１の熱を放出する（または伝える）構造となっている。半導体チップ１は、後述する図３に示すように、ダイパッド２ｅの上面２ｅａ上にダイボンド材５を介して搭載されている。言い換えると、半導体チップ１の裏面１ｂがダイボンド材５を介してダイパッド２ｅの上面２ｅａに固着されている。   The DFN 6 is a type of semiconductor package that generates a large amount of heat from the semiconductor chip 1. For this reason, the lower surface 2eb of the die pad 2e is exposed on the back surface 4b of the sealing body 4, and the heat of the semiconductor chip 1 is released (or transmitted) from the lower surface 2eb of the die pad 2e. The semiconductor chip 1 is mounted on the upper surface 2ea of the die pad 2e via a die bond material 5, as shown in FIG. In other words, the back surface 1b of the semiconductor chip 1 is fixed to the upper surface 2ea of the die pad 2e with the die bonding material 5 interposed therebetween.

また、ＤＦＮ６における封止体４は、実装面である裏面４ｂと、その反対側の面の上面４ａ（後述する図３参照）と、を有しており、さらに裏面４ｂと、上面４ａとの間に位置する４つの側面４ｃを有している。そして、４つの側面４ｃのうちの対向する２つの側面４ｃａのそれぞれには、複数のリード部２ａの側面２ｄが露出している。一方、４つの側面４ｃのうちの対向する２つの側面４ｃｂのそれぞれには、ダイパッド２ｅを支持する吊りリード（図示せず）の切断面２ｅｃが露出している。   Further, the sealing body 4 in the DFN 6 has a back surface 4b which is a mounting surface and an upper surface 4a (refer to FIG. 3 described later) on the opposite side, and further includes a back surface 4b and an upper surface 4a. It has four side surfaces 4c located between them. The side surfaces 2d of the plurality of lead portions 2a are exposed at each of two opposing side surfaces 4ca of the four side surfaces 4c. On the other hand, a cut surface 2ec of a suspension lead (not shown) that supports the die pad 2e is exposed on each of two opposing side surfaces 4cb of the four side surfaces 4c.

本実施の形態のＤＦＮ６では、その複数のリード部２ａのそれぞれが、封止体４の裏面４ｂに露出する端子部２ｂを備えている。さらに、複数のリード部２ａのそれぞれには、各々ダイパッド２ｅ側と反対側の先端部に切り欠き部２ｃが形成されている。切り欠き部２ｃは、封止体４の裏面４ｂや側面４ｃａから凹んだ部分であり、端子部２ｂと側面２ｄとの間に配置されるとともに、端子部２ｂと側面２ｄとに繋がる部分である。   In the DFN 6 of the present embodiment, each of the plurality of lead portions 2 a includes a terminal portion 2 b that is exposed on the back surface 4 b of the sealing body 4. Further, each of the plurality of lead portions 2a is formed with a notch portion 2c at a tip portion opposite to the die pad 2e side. The cutout portion 2c is a portion that is recessed from the back surface 4b and the side surface 4ca of the sealing body 4, and is a portion that is disposed between the terminal portion 2b and the side surface 2d and that is connected to the terminal portion 2b and the side surface 2d. .

そして、図２に示すように、複数のリード部２ａの配列方向（第１方向）Ｐに沿った方向の切り欠き部２ｃの幅Ｌ１は、配列方向Ｐに沿った方向の端子部２ｂの幅Ｌ２より小さい（Ｌ１＜Ｌ２）。   As shown in FIG. 2, the width L1 of the cutout portion 2c in the direction along the arrangement direction (first direction) P of the plurality of lead portions 2a is the width of the terminal portion 2b in the direction along the arrangement direction P. It is smaller than L2 (L1 <L2).

詳細には、切り欠き部２ｃの配列方向Ｐの両側部には、端子部２ｂの配列方向Ｐの両端部より内側に迫り出した樹脂突出部４ｄが配置されている。これにより、複数のリード部２ａの配列方向Ｐに沿った方向の切り欠き部２ｃの幅Ｌ１は、配列方向Ｐに沿った方向の端子部２ｂの幅Ｌ２より小さくなっている（狭くなっている（Ｌ１＜Ｌ２））。   Specifically, the resin protrusions 4d that protrude inward from both ends of the terminal portion 2b in the arrangement direction P are arranged on both sides of the cutout portion 2c in the arrangement direction P. Accordingly, the width L1 of the cutout portion 2c in the direction along the arrangement direction P of the plurality of lead portions 2a is smaller (narrower) than the width L2 of the terminal portion 2b in the direction along the arrangement direction P. (L1 <L2)).

なお、切り欠き部２ｃの両側の樹脂突出部４ｄの間に配置された面は、金属膜によって覆われている。この金属膜は、後述する図４に示すように、はんだ濡れ性膜７である。すなわち、はんだ濡れ性膜７は、はんだに対して濡れ性が良好な金属膜であり、例えば、Ｓｎ、Ｐｂ−Ｓｎ、Ｓｎ−ＢｉまたはＳｎ−Ａｇ−Ｃｕなどからなるメッキ膜である。   In addition, the surface arrange | positioned between the resin protrusion parts 4d of the both sides of the notch part 2c is covered with the metal film. This metal film is a solder wettability film 7 as shown in FIG. That is, the solder wettability film 7 is a metal film having good wettability with respect to solder, and is, for example, a plating film made of Sn, Pb—Sn, Sn—Bi, Sn—Ag—Cu, or the like.

また、図１および図２に示すように、ＤＦＮ６の複数のリード部２ａのそれぞれは、封止体４の側面４ｃａから露出するとともに上記金属膜によって覆われていない側面２ｄを有している。側面２ｄは、後述する図３に示すリードフレーム２の連結バー２ｇの段差部２ｈに、上記金属膜を形成した後に切断されて形成された面であるため、上記金属膜によって覆われていない。   As shown in FIGS. 1 and 2, each of the plurality of lead portions 2a of the DFN 6 has a side surface 2d that is exposed from the side surface 4ca of the sealing body 4 and is not covered with the metal film. The side surface 2d is a surface formed by cutting the metal film after forming the metal film on the stepped portion 2h of the connecting bar 2g of the lead frame 2 shown in FIG. 3 to be described later, and thus is not covered with the metal film.

ここで、半導体チップ１は、例えば、ＳｉもしくはＳｉＣなどからなる。   Here, the semiconductor chip 1 is made of, for example, Si or SiC.

また、複数のリード部２ａおよびダイパッド２ｅは、例えば、Ｃｕ合金もしくはＦｅ−Ｎｉ合金などからなる。   The plurality of lead portions 2a and the die pad 2e are made of, for example, a Cu alloy or an Fe—Ni alloy.

また、ワイヤ３は、例えば、Ａｕ、Ｃｕ、ＡｌもしくはＡｇなどからなる。   The wire 3 is made of, for example, Au, Cu, Al, or Ag.

また、封止体４は、例えば、熱硬化性のエポキシ系樹脂などからなる。   The sealing body 4 is made of, for example, a thermosetting epoxy resin.

また、ダイボンド材５は、Ａｇペースト、高融点はんだもしくは焼結金属などからなる。   The die bond material 5 is made of Ag paste, high melting point solder, sintered metal, or the like.

＜半導体装置の組立て＞
図３は図１に示す半導体装置の組立て手順の一例を示すフロー図、図４は図３のＢ部の構造を示す拡大部分断面図である。 <Assembly of semiconductor devices>
FIG. 3 is a flowchart showing an example of the assembly procedure of the semiconductor device shown in FIG. 1, and FIG. 4 is an enlarged partial sectional view showing the structure of part B in FIG.

なお、本実施の形態では、半導体装置（ＤＦＮ６）の組立ての説明に際し、分かり易くするために複数設けられているデバイス領域２ｆのうちの２つのデバイス領域２ｆのみを取り上げて説明する。   In the present embodiment, in the description of the assembly of the semiconductor device (DFN 6), only two device regions 2f out of a plurality of device regions 2f provided will be described for easy understanding.

１．リードフレーム準備
まず、図３に示すリードフレーム２を準備する。リードフレーム２は、複数のデバイス領域２ｆと、隣り合うデバイス領域２ｆに跨がって配置された連結バー２ｇと、を有している。デバイス領域２ｆは、１つのＤＦＮ６が形成される領域であり、各デバイス領域２ｆには、半導体チップ１を支持可能なチップ搭載部であるダイパッド２ｅと、ダイパッド２ｅの周囲に配置された複数のリード部２ａと、が形成されている。また、複数のリード部２ａのそれぞれは、連結バー２ｇに繋がっている。 1. Lead Frame Preparation First, the lead frame 2 shown in FIG. 3 is prepared. The lead frame 2 has a plurality of device regions 2f and a connecting bar 2g arranged across the adjacent device regions 2f. The device region 2f is a region where one DFN 6 is formed. Each device region 2f includes a die pad 2e that is a chip mounting portion that can support the semiconductor chip 1 and a plurality of leads that are arranged around the die pad 2e. Part 2a is formed. Each of the plurality of lead portions 2a is connected to the connecting bar 2g.

さらに、連結バー２ｇには、リード部２ａの端子部２ｂが形成される面側から凹んでなる段差部２ｈが形成されている。この段差部２ｈは、例えば、エッチング加工などで形成されたものである。したがって、段差部２ｈの断面形状は、湾曲形状（Ｒ形状）となっており、この凹んだ段差部２ｈの部分が、隣り合うデバイス領域２ｆに跨がって配置されている。   Further, the connecting bar 2g is formed with a stepped portion 2h that is recessed from the surface side where the terminal portion 2b of the lead portion 2a is formed. The step 2h is formed by, for example, etching. Accordingly, the cross-sectional shape of the stepped portion 2h is a curved shape (R shape), and the recessed stepped portion 2h is disposed across the adjacent device region 2f.

２．チップマウント
リードフレーム２を準備した後、図３のステップＳ１に示すチップマウントを行う。ここでは、複数のデバイス領域２ｆのそれぞれのダイパッド２ｅに半導体チップ１を搭載する。その際、ダイパッド２ｅの上面２ｅａ上に、ダイボンド材５（ダイアタッチ材ともいう）を介して半導体チップ１を搭載する。これにより、半導体チップ１の裏面１ｂがダイボンド材５を介してダイパッド２ｅの上面２ｅａに固着される。 2. Chip Mounting After the lead frame 2 is prepared, chip mounting shown in step S1 of FIG. 3 is performed. Here, the semiconductor chip 1 is mounted on each die pad 2e of the plurality of device regions 2f. At that time, the semiconductor chip 1 is mounted on the upper surface 2ea of the die pad 2e via a die bond material 5 (also referred to as a die attach material). Thereby, the back surface 1b of the semiconductor chip 1 is fixed to the upper surface 2ea of the die pad 2e via the die bonding material 5.

３．ワイヤボンド
チップマウント後、図３のステップＳ２に示すワイヤボンドを行う。ここでは、複数の半導体チップ１それぞれのボンディングパッド１ｃと、連結バー２ｇに繋がる複数のリード部２ａのうちの何れかのリード部２ａと、をワイヤ（導電性部材、配線材）３によって電気的に接続する。 3. Wire bonding After chip mounting, wire bonding shown in step S2 of FIG. 3 is performed. Here, the bonding pads 1c of each of the plurality of semiconductor chips 1 and any one of the plurality of lead portions 2a connected to the connecting bar 2g are electrically connected by a wire (conductive member, wiring material) 3. Connect to.

４．オーバーモールド
ワイヤボンド後、図３のステップＳ３に示すオーバーモールドを行う。ここでは、リードフレーム２の複数のデバイス領域２ｆ、連結バー２ｇの段差部２ｈ、複数の半導体チップ１および複数のワイヤ３を一括して覆う樹脂製の一括封止体４ｅを形成する。すなわち、オーバーモールドにより、凹状の段差部２ｈにも樹脂（モールド化合物）４ｅａが充填される（段差部２ｈが樹脂４ｅａで被覆される）。一方、図３のステップＳ３に示すように、ダイパッド２ｅの下面２ｅｂや連結バー２ｇの端子部２ｂが樹脂（モールド化合物）４ｅａで覆われないようにオーバーモールドを行う。 4). Overmolding After wire bonding, overmolding shown in step S3 of FIG. 3 is performed. Here, a resin-made collective sealing body 4e that collectively covers the plurality of device regions 2f of the lead frame 2, the stepped portions 2h of the connecting bar 2g, the plurality of semiconductor chips 1, and the plurality of wires 3 is formed. In other words, the resin (mold compound) 4ea is filled in the concave stepped portion 2h by overmolding (the stepped portion 2h is covered with the resin 4ea). On the other hand, as shown in step S3 of FIG. 3, overmolding is performed so that the lower surface 2eb of the die pad 2e and the terminal portion 2b of the connecting bar 2g are not covered with the resin (mold compound) 4ea.

５．樹脂除去
オーバーモールド後、図３のステップＳ４に示す樹脂除去を行う。ここでは、連結バー２ｇの凹状の段差部２ｈに充填された樹脂４ｅａを除去する。具体的には、段差部２ｈに充填された樹脂４ｅａに、後述する図６に示すレーザ８ａを照射して樹脂４ｅａを除去する。 5. Resin removal After overmolding, the resin removal shown in step S4 of FIG. 3 is performed. Here, the resin 4ea filled in the concave step 2h of the connecting bar 2g is removed. Specifically, the resin 4ea filled in the stepped portion 2h is irradiated with a laser 8a shown in FIG. 6 described later to remove the resin 4ea.

ここで、レーザ照射による樹脂４ｅａの除去について詳細に説明する。図５は図１に示す半導体装置の組立てのモールド後の連結バーの段差部の状態の一例を示す部分斜視図、図６は図５に示す段差部へのレーザの照射状態の一例を示す部分斜視図、図７は図６に示すレーザ照射時のスキャン状態の一例を示す部分斜視図である。さらに、図８は図６に示すレーザ照射時の照射幅の一例を示す部分斜視図、図９は比較例におけるレーザ照射後の封止体の抉れ状態の構造を示す部分斜視図である。   Here, the removal of the resin 4ea by laser irradiation will be described in detail. 5 is a partial perspective view showing an example of the state of the stepped portion of the connecting bar after molding in the assembly of the semiconductor device shown in FIG. 1, and FIG. 6 is a portion showing an example of the state of laser irradiation to the stepped portion shown in FIG. FIG. 7 is a partial perspective view showing an example of a scan state at the time of laser irradiation shown in FIG. Further, FIG. 8 is a partial perspective view showing an example of the irradiation width at the time of laser irradiation shown in FIG. 6, and FIG. 9 is a partial perspective view showing the structure of the sealed state of the sealing body after laser irradiation in the comparative example.

図５に示すように、オーバーモールドによって連結バー２ｇの段差部２ｈには樹脂４ｅａが充填される。そこで、本実施の形態では、まず、図６に示すように、段差部２ｈに充填された樹脂４ｅａに、レーザ発振部８からレーザ８ａを照射して段差部２ｈの樹脂４ｅａを除去する。   As shown in FIG. 5, the resin 4ea is filled in the step portion 2h of the connecting bar 2g by overmolding. Therefore, in the present embodiment, first, as shown in FIG. 6, the resin 4ea filled in the stepped portion 2h is irradiated with the laser 8a from the laser oscillation unit 8 to remove the resin 4ea in the stepped portion 2h.

この時、図７に示すように、複数のリード部２ａ（図１参照）それぞれの配列方向（第１方向）Ｐに交差する長手方向（第２方向）Ｑにおいて、連結バー２ｇの段差部２ｈと端子部２ｂとの境界２ｉ（端子部２ｂのヘリ部分のこと）にレーザ８ａが当たるように、スキャン方法により、図６に示すレーザ８ａを照射する。つまり、レーザ８ａの図７に示す照射軌跡８ｂのように、段差部２ｈに照射するとともに、その長手方向Ｑにおいてレーザ８ａが段差部２ｈと端子部２ｂとの境界２ｉに当たるように、段差部２ｈで繰り返してレーザ８ａを照射する。なお、段差部２ｈへのレーザ８ａの照射の軌跡は、一方向に繰り返して照射する軌跡であってもよいし、往復しながら照射する軌跡であってもよい。これにより、段差部２ｈに加えて端子部２ｂのヘリ部分にもレーザ８ａが照射されるため、段差部２ｈの樹脂４ｅａを除去することができる。   At this time, as shown in FIG. 7, in the longitudinal direction (second direction) Q intersecting the arrangement direction (first direction) P of each of the plurality of lead portions 2a (see FIG. 1), the step portion 2h of the connecting bar 2g. The laser 8a shown in FIG. 6 is irradiated by a scanning method so that the laser 8a hits the boundary 2i (the helicopter portion of the terminal 2b) between the terminal 2b and the terminal 2b. That is, the stepped portion 2h is irradiated so as to irradiate the stepped portion 2h as shown in FIG. 7 of the laser 8a and the laser 8a hits the boundary 2i between the stepped portion 2h and the terminal portion 2b in the longitudinal direction Q. The laser 8a is irradiated repeatedly. The trajectory of the laser 8a irradiation to the stepped portion 2h may be a trajectory that is repeatedly irradiated in one direction, or may be a trajectory that is irradiated while reciprocating. Thereby, since the laser 8a is irradiated to the helicopter portion of the terminal portion 2b in addition to the step portion 2h, the resin 4ea of the step portion 2h can be removed.

さらに、本実施の形態では、レーザ８ａを照射する際に、図７および図８に示すように、複数のリード部２ａの配列方向Ｐにおける段差部２ｈの樹脂４ｅａへのレーザ８ａの照射幅Ｌ３が、段差部２ｈと一体に形成された端子部２ｂの幅Ｌ２より狭くなるように（Ｌ３＜Ｌ２）、スキャン方法を用いてレーザ８ａを樹脂４ｅａに照射する。   Further, in this embodiment, when the laser 8a is irradiated, as shown in FIGS. 7 and 8, the irradiation width L3 of the laser 8a onto the resin 4ea of the stepped portion 2h in the arrangement direction P of the plurality of lead portions 2a. However, the laser 4a is irradiated to the resin 4ea by using a scanning method so that the width L2 of the terminal portion 2b formed integrally with the stepped portion 2h is narrower (L3 <L2).

具体的には、リード部２ａの長手方向Ｑにおいて、スキャン方法により、レーザ８ａを繰り返して段差部２ｈの樹脂４ｅａに照射する。その際、図７に示すＲ部に示す段差部２ｈの両側部にはレーザ８ａが当たらないように、つまり、レーザ８ａの軌跡が照射軌跡８ｂとなるように制御する。すなわち、レーザ８ａの配列方向Ｐの照射位置の端部が、図８に示す端子部２ｂの端部の延長線Ｔ１、Ｔ２より内側の箇所となるようにレーザ８ａを制御して照射する。   Specifically, in the longitudinal direction Q of the lead portion 2a, the laser 4a is repeatedly applied to the resin 4ea of the step portion 2h by a scanning method. At that time, control is performed so that the laser 8a does not hit both sides of the stepped portion 2h shown in the R portion shown in FIG. 7, that is, the locus of the laser 8a becomes the irradiation locus 8b. That is, the laser 8a is controlled to be irradiated so that the end of the irradiation position in the arrangement direction P of the laser 8a becomes a position inside the extension lines T1 and T2 of the end of the terminal 2b shown in FIG.

言い換えると、図６、図８に示すように、複数のリード部２ａの配列方向Ｐにおける段差部２ｈの樹脂４ｅａへのレーザ８ａの照射幅Ｌ３が、端子部２ｂの幅Ｌ２より狭くなるように（Ｌ３＜Ｌ２）レーザ８ａを制御して照射する。これにより、切り欠き部２ｃにおいてその両側部に上記延長線Ｔ１、Ｔ２より内側に迫り出した樹脂突出部４ｄが形成される。つまり、段差部２ｈの配列方向Ｐの両側部に、端子部２ｂの配列方向Ｐの両端部より内側に樹脂突出部４ｄが迫り出して形成されるようにレーザ８ａを照射する。   In other words, as shown in FIGS. 6 and 8, the irradiation width L3 of the laser 8a on the resin 4ea of the stepped portion 2h in the arrangement direction P of the plurality of lead portions 2a is narrower than the width L2 of the terminal portion 2b. (L3 <L2) The laser 8a is controlled for irradiation. Thereby, the resin protrusion part 4d which protruded inside the said extension line T1, T2 is formed in the both sides in the notch part 2c. In other words, the laser 8a is irradiated so that the resin protrusions 4d are protruded and formed on both sides in the arrangement direction P of the stepped portions 2h from both ends in the arrangement direction P of the terminal portions 2b.

これにより、切り欠き部２ｃ（段差部２ｈ）の配列方向Ｐの開口の幅Ｌ３は、端子部２ｂの配列方向Ｐの幅Ｌ２より狭い（小さい）。   Accordingly, the width L3 of the opening in the arrangement direction P of the notch 2c (stepped portion 2h) is narrower (smaller) than the width L2 of the terminal 2b in the arrangement direction P.

その結果、図９の比較例に示すようなリード部２ａの切り欠き部２ｃの両側部で形成される樹脂抉れ９の発生を防止することができる。すなわち、切り欠き部２ｃの両側部で発生する樹脂抉れ９を回避することができる。   As a result, it is possible to prevent the occurrence of the resin sag 9 formed on both sides of the notch 2c of the lead 2a as shown in the comparative example of FIG. That is, it is possible to avoid the resin sag 9 that occurs on both sides of the notch 2c.

なお、図８に示す切り欠き部２ｃ（図７の段差部２ｈ）において、配列方向Ｐにおけるレーザ８ａの照射幅Ｌ３と、配列方向Ｐにおける端子部２ｂの幅Ｌ２と、の差の１／２（レーザ８ａの非照射幅１５）が所望の数値となるようにレーザ８ａを制御して照射することが好ましい。一例として、上記所望の数値は、３０μｍ程度である。これは、例えば、レーザ照射時の位置を認識するリードフレーム２におけるターゲットのエッチング加工の実交差と、レーザ照射位置のずれ交差と、プラスマージンと、の３要素の合計に基づく大きさである。言い換えると、上記所望の数値（レーザ８ａの非照射幅１５）を制御することで、樹脂抉れ９を回避することができるとともに、段差部２ｈ（切り欠き部２ｃ）の開口エリアを確保することができる。   In addition, in the notch 2c shown in FIG. 8 (stepped portion 2h in FIG. 7), the difference between the irradiation width L3 of the laser 8a in the arrangement direction P and the width L2 of the terminal 2b in the arrangement direction P is ½. It is preferable to irradiate by controlling the laser 8a so that (the non-irradiation width 15 of the laser 8a) becomes a desired value. As an example, the desired numerical value is about 30 μm. This is, for example, a size based on the total of three elements, ie, the actual crossing of the target etching process in the lead frame 2 for recognizing the position at the time of laser irradiation, the shift crossing of the laser irradiation position, and the plus margin. In other words, by controlling the desired numerical value (the non-irradiation width 15 of the laser 8a), the resin sag 9 can be avoided and the opening area of the step portion 2h (the notch portion 2c) is ensured. Can do.

レーザ照射後、ウォータージェット処理または液体ホーニング処理を行う。ここで、図１０は図６に示すレーザ照射後の段差部における残留樹脂の状態の一例を示す部分斜視図、図１１は図１０に示す残留樹脂のウォータージェット処理による除去状態の一例を示す部分斜視図、図１２は図１０に示す残留樹脂の液体ホーニング処理による除去状態の一例を示す部分斜視図である。   After the laser irradiation, a water jet process or a liquid honing process is performed. Here, FIG. 10 is a partial perspective view showing an example of the state of residual resin in the stepped portion after laser irradiation shown in FIG. 6, and FIG. 11 is a part showing an example of the state of removal of residual resin by water jet processing shown in FIG. FIG. 12 is a partial perspective view showing an example of a removal state of the residual resin shown in FIG. 10 by the liquid honing process.

段差部２ｈ上の樹脂４ｅａへのレーザ８ａの照射が終了すると、図１０に示すように、連結バー２ｇの段差部２ｈには樹脂残りである残留樹脂４ｆが存在している。この残留樹脂４ｆは、レーザ照射だけでは除去しきれなかった樹脂の残りである。したがって、ウォータージェット処理もしくは液体ホーニング処理の何れかの処理を施して段差部２ｈの残留樹脂４ｆを除去する。   When the irradiation of the laser 4a onto the resin 4ea on the stepped portion 2h is completed, as shown in FIG. 10, there is a residual resin 4f remaining as a resin in the stepped portion 2h of the connecting bar 2g. This residual resin 4f is the remaining resin that could not be removed by laser irradiation alone. Therefore, either the water jet process or the liquid honing process is performed to remove the residual resin 4f in the step portion 2h.

ウォータージェット処理を行う場合、図１１に示すように、ノズル１０から液体１０ａを噴射させて段差部２ｈに付着する対象物である残留樹脂４ｆに当て、これによって、段差部２ｈから残留樹脂４ｆを除去する。一方、液体ホーニング処理を行う場合、図１２に示すように、噴射ガン１１からスラリー１１ａを噴射させて段差部２ｈに付着する対象物である残留樹脂４ｆに吹き付け、これによって、段差部２ｈから残留樹脂４ｆを除去する。なお、段差部２ｈにおける残留樹脂４ｆの除去については、段差部２ｈにおいて、ＤＦＮ実装時のはんだ接合に寄与する有効寸法の範囲でよい。すなわち、上記有効寸法の範囲外であれば、残留樹脂４ｆが存在していてもよい。   When performing the water jet process, as shown in FIG. 11, the liquid 10a is ejected from the nozzle 10 and applied to the residual resin 4f that is an object adhering to the stepped portion 2h, whereby the residual resin 4f is discharged from the stepped portion 2h. Remove. On the other hand, when performing the liquid honing process, as shown in FIG. 12, the slurry 11a is sprayed from the spray gun 11 and sprayed onto the residual resin 4f that is an object attached to the stepped portion 2h, thereby remaining from the stepped portion 2h. Resin 4f is removed. The removal of the residual resin 4f in the stepped portion 2h may be in a range of effective dimensions that contribute to solder bonding during DFN mounting in the stepped portion 2h. That is, if it is outside the range of the effective dimension, the residual resin 4f may exist.

本実施の形態では、オーバーモールド後の樹脂除去工程で、まず、連結バー２ｇの段差部２ｈにレーザ８ａを照射し、その後、ウォータージェット処理もしくは液体ホーニング処理を行うことにより、段差部２ｈに充填または付着した樹脂４ｅａを残留させることなく除去することができる。   In the present embodiment, in the resin removing step after overmolding, first, the stepped portion 2h of the connecting bar 2g is irradiated with the laser 8a, and then the stepped portion 2h is filled by performing a water jet process or a liquid honing process. Alternatively, the adhered resin 4ea can be removed without remaining.

６．金属膜被覆
樹脂除去後、図３のステップＳ５に示す金属膜被覆を行う。ここでは、連結バー２ｇの段差部２ｈの露出した面およびリード部２ａの端子部２ｂ、さらに、ダイパッド２ｅの下面２ｅｂに金属膜であるはんだ濡れ性膜７を被覆する。はんだ濡れ性膜７は、はんだに対して濡れ性が良好な金属膜であり、例えば、Ｓｎ、Ｐｂ−Ｓｎ、Ｓｎ−ＢｉまたはＳｎ−Ａｇ−Ｃｕなどからなるメッキ膜である。 6). Metal film coating After resin removal, metal film coating shown in step S5 of FIG. 3 is performed. Here, the exposed surface of the stepped portion 2h of the connecting bar 2g, the terminal portion 2b of the lead portion 2a, and the lower surface 2eb of the die pad 2e are covered with a solder wettability film 7 which is a metal film. The solder wettability film 7 is a metal film having good wettability with respect to solder, for example, a plating film made of Sn, Pb—Sn, Sn—Bi, Sn—Ag—Cu, or the like.

７．個片化
金属膜被覆後、図３のステップＳ６に示す個片化を行う。ここでは、連結バー２ｇの段差部２ｈで連結バー２ｇを切断してそれぞれのＤＦＮ６に個片化する。その際、段差部２ｈの配列方向Ｐに交差する長手方向Ｑ（図５参照）の幅よりも小さい幅で、ダイシングソー１４を用いて段差部２ｈを切断する。すなわち、連結バー２ｇの段差部２ｈの長手方向Ｑの幅よりも小さな幅のダイシングソー１４を用いて切断・個片化する。そして、図４に示すように、上記切断によって形成された複数のリード部２ａそれぞれの側面２ｄと端子部２ｂとの間に位置する切り欠き部２ｃのはんだ濡れ性膜７で被覆された面を露出させる。つまり、複数のリード部２ａそれぞれの側面２ｄの下方側に、はんだ濡れ性膜７で被覆された切り欠き部２ｃが配置された状態となる。 7). Individualization After the metal film is coated, individualization shown in step S6 in FIG. 3 is performed. Here, the connecting bar 2g is cut at the stepped portion 2h of the connecting bar 2g and separated into individual DFNs 6. At that time, the stepped portion 2h is cut using the dicing saw 14 with a width smaller than the width in the longitudinal direction Q (see FIG. 5) intersecting the arrangement direction P of the stepped portions 2h. That is, the dicing saw 14 having a width smaller than the width in the longitudinal direction Q of the stepped portion 2h of the connecting bar 2g is cut and separated. And as shown in FIG. 4, the surface coat | covered with the solder wettability film | membrane 7 of the notch part 2c located between the side surface 2d of each of the some lead parts 2a formed by the said cutting | disconnection, and the terminal part 2b is shown. Expose. That is, the cutout portion 2c covered with the solder wettability film 7 is disposed below the side surface 2d of each of the plurality of lead portions 2a.

以上により、図１に示すＤＦＮ６の組立て完了となる。   Thus, the assembly of the DFN 6 shown in FIG. 1 is completed.

＜半導体装置の実装構造＞
図１３は図１に示す半導体装置の実装構造の端子部接合部分の一例を示す拡大部分断面図である。なお、図１３は、図１に示すＤＦＮ６を実装基板１２の導体パターン１２ａ上に実装した構造における端子部接合部分を示している。すなわち、実装基板１２の導体パターン１２ａと上記ＤＦＮ６のリード部２ａとが、はんだ１３を介して電気的に接続されている。 <Mounting structure of semiconductor device>
FIG. 13 is an enlarged partial cross-sectional view showing an example of a terminal portion joint portion of the mounting structure of the semiconductor device shown in FIG. FIG. 13 shows a terminal portion joint portion in a structure in which the DFN 6 shown in FIG. 1 is mounted on the conductor pattern 12 a of the mounting substrate 12. That is, the conductor pattern 12 a of the mounting substrate 12 and the lead portion 2 a of the DFN 6 are electrically connected via the solder 13.

なお、図１３に示すように、上記ＤＦＮ６のリード部２ａには、実装面側の端子部２ｂから繋がり、かつ凹んだ形状の切り欠き部２ｃが形成されており、端子部２ｂと切り欠き部２ｃのそれぞれの面には、はんだ濡れ性膜７が被覆されている。これにより、はんだ１３のリード部２ａとの濡れ性を向上させることができる。   As shown in FIG. 13, the lead portion 2a of the DFN 6 is formed with a notched portion 2c that is connected to the terminal portion 2b on the mounting surface side and has a recessed shape. The terminal portion 2b and the notched portion A solder wettability film 7 is coated on each surface 2c. Thereby, the wettability with the lead part 2a of the solder 13 can be improved.

特に、リード部２ａに、はんだ濡れ性膜７が被覆された切り欠き部２ｃが形成されていることにより、はんだ１３がリード部２ａの切り欠き部２ｃの上方まで濡れ上がり、高さが高いはんだ１３のフィレット１３ａを形成することができる。   In particular, since the notch 2c covered with the solder wettability film 7 is formed on the lead 2a, the solder 13 is wetted above the notch 2c of the lead 2a, and the solder is high in height. Thirteen fillets 13a can be formed.

これにより、ＤＦＮ６の実装強度を高めることができる。   Thereby, the mounting strength of DFN6 can be raised.

＜効果＞
本実施の形態のＤＦＮ６の製造方法によれば、オーバーモールド後、リードフレーム２の連結バー２ｇの段差部２ｈに充填された樹脂４ｅａにレーザ８ａを照射し、さらにウォータージェット処理または液体ホーニング処理を行うことにより、段差部２ｈの樹脂４ｅａを残留させることなく除去することができる。 <Effect>
According to the method for manufacturing the DFN 6 of the present embodiment, after overmolding, the resin 4ea filled in the stepped portion 2h of the connecting bar 2g of the lead frame 2 is irradiated with the laser 8a, and further water jet processing or liquid honing processing is performed. By doing so, the resin 4ea of the stepped portion 2h can be removed without remaining.

これにより、段差部２ｈ（切り欠き部２ｃ）におけるはんだ濡れ性膜７の被覆を均一に行うことができ、ＤＦＮ６のリード部２ａにおけるソルダビリティを確保することができる。   As a result, the solder wettability film 7 can be uniformly coated on the stepped portion 2h (notch portion 2c), and the solderability of the lead portion 2a of the DFN 6 can be ensured.

また、リードフレーム２の連結バー２ｇの段差部２ｈの樹脂４ｅａへのレーザ８ａの照射幅Ｌ３が、端子部２ｂの幅Ｌ２より狭くなる（Ｌ３＜Ｌ２）ようにレーザ８ａを照射することで、リード部２ａの切り欠き部２ｃの両側面の樹脂の抉れの発生を防止することができ、ＤＦＮ６の品質および信頼性を向上させることができる。   Further, by irradiating the laser 8a so that the irradiation width L3 of the laser 8a to the resin 4ea of the stepped portion 2h of the connecting bar 2g of the lead frame 2 is narrower than the width L2 of the terminal portion 2b (L3 <L2), The occurrence of resin sag on both side surfaces of the notch portion 2c of the lead portion 2a can be prevented, and the quality and reliability of the DFN 6 can be improved.

また、リードフレーム２の連結バー２ｇの段差部２ｈの形成については、エッチングプロセスで容易に形成することができる。   The step 2h of the connecting bar 2g of the lead frame 2 can be easily formed by an etching process.

また、連結バー２ｇの段差部２ｈにおける樹脂除去を行うためのレーザ照射、ウォータージェット処理もしくは液体ホーニング処理については、既存プロセスにて容易に実施することが可能であり、特別に新たなプロセスを導入しなくても実施することができる。   In addition, laser irradiation, water jet processing, or liquid honing processing for removing resin at the stepped portion 2h of the connecting bar 2g can be easily performed by an existing process, and a special new process is introduced. Even without it, it can be implemented.

また、リード部２ａの切り欠き部２ｃの両側部の内側の範囲にレーザ８ａを照射する方法についても、スキャン方法による既存プロセスでレーザ照射を行うことができ、その精度確保を容易に実現することができる。   Also, with respect to the method of irradiating the laser 8a on the inner side of both sides of the notch portion 2c of the lead portion 2a, the laser irradiation can be performed by the existing process by the scanning method, and the accuracy can be easily ensured. Can do.

また、本実施の形態のＤＦＮ６によれば、各リード部２ａの先端部に切り欠き部２ｃが形成され、この切り欠き部２ｃにはんだ濡れ性膜７が形成されていることで、その実装構造において、はんだ１３のフィレット１３ａを形成することができ、はんだ接合部の視覚的検査を行うことが可能になる。   Further, according to the DFN 6 of the present embodiment, the notch portion 2c is formed at the tip portion of each lead portion 2a, and the solder wettability film 7 is formed in the notch portion 2c. , The fillet 13a of the solder 13 can be formed, and a visual inspection of the solder joint can be performed.

さらに、ＤＦＮ６の各リード部２ａに切り欠き部２ｃが形成され、かつ切り欠き部２ｃがはんだ濡れ性膜７で被覆されていることにより、はんだ１３がリード部２ａの切り欠き部２ｃの上方まで濡れ上がるため、高さが高いはんだ１３のフィレット１３ａを形成することができる。その結果、ＤＦＮ６の実装強度をより高めることができる。   Furthermore, the notch 2c is formed in each lead part 2a of the DFN 6, and the notch 2c is covered with the solder wettability film 7, so that the solder 13 is located above the notch 2c of the lead part 2a. Since it wets up, the fillet 13a of the solder 13 having a high height can be formed. As a result, the mounting strength of the DFN 6 can be further increased.

また、ＤＦＮ６において、各リード部２ａの切り欠き部２ｃの両側部でのレーザ照射による樹脂抉れ９を回避することができるため、ＤＦＮ６の耐湿性の低下を抑制することができる。   Further, in the DFN 6, it is possible to avoid the resin sag 9 due to laser irradiation on both sides of the notch 2c of each lead portion 2a, and hence it is possible to suppress a decrease in moisture resistance of the DFN 6.

また、ＤＦＮ６の各リード部２ａにおいて、切り欠き部２ｃの両側部に樹脂突出部４ｄが形成されていることにより、それぞれのリード部２ａの封止体４からの脱落を抑制することができる。その結果、ＤＦＮ６の品質を向上させることができる。   Moreover, in each lead part 2a of DFN6, since the resin protrusion part 4d is formed in the both sides of the notch part 2c, drop-off | omission from the sealing body 4 of each lead part 2a can be suppressed. As a result, the quality of DFN 6 can be improved.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the embodiments described so far, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、上記実施の形態では、リードレスタイプの半導体装置の一例としてＤＦＮ６を取り上げて説明したが、上記半導体装置は、ＱＦＮ（Quad-Flat Non-leaded )であっても適用可能である。   For example, in the above embodiment, the DFN 6 has been described as an example of a leadless type semiconductor device. However, the semiconductor device may be applied to a QFN (Quad-Flat Non-leaded).

また、上記実施の形態では、半導体装置として、半導体チップ１が搭載されるダイパッド２ｅが封止体４の裏面４ｂから露出する構造を取り上げて説明したが、上記半導体装置は、ダイパッド２ｅが封止体４の内部に埋め込まれるダイパッド埋込み型であってもよい。   In the above-described embodiment, the semiconductor device is described by taking the structure in which the die pad 2e on which the semiconductor chip 1 is mounted is exposed from the back surface 4b of the sealing body 4. However, in the semiconductor device, the die pad 2e is sealed. A die pad embedded type embedded in the body 4 may be used.

１ 半導体チップ
１ａ 主面
１ｂ 裏面
１ｃ ボンディングパッド（表面電極、電極パッド、ボンディング電極）
２ リードフレーム
２ａ リード部
２ｂ 端子部
２ｃ 切り欠き部
２ｄ 側面
２ｅ ダイパッド（チップ搭載部）
２ｅａ 上面
２ｅｂ 下面
２ｅｃ 切断面
２ｆ デバイス領域
２ｇ 連結バー
２ｈ 段差部
２ｉ 境界
３ ワイヤ（導電性部材）
４ 封止体
４ａ 上面
４ｂ 裏面
４ｃ、４ｃａ、４ｃｂ 側面
４ｄ 樹脂突出部
４ｅ 一括封止体
４ｅａ 樹脂
４ｆ 残留樹脂
５ ダイボンド材
６ ＤＦＮ（半導体装置）
７ はんだ濡れ性膜（金属膜）
８ レーザ発振部
８ａ レーザ
８ｂ 照射軌跡
９ 樹脂抉れ
１０ ノズル
１０ａ 液体
１１ 噴射ガン
１１ａ スラリー
１２ 実装基板
１２ａ 導体パターン
１３ はんだ
１３ａ フィレット
１４ ダイシングソー
１５ 非照射幅 DESCRIPTION OF SYMBOLS 1 Semiconductor chip 1a Main surface 1b Back surface 1c Bonding pad (surface electrode, electrode pad, bonding electrode)
2 Lead frame 2a Lead part 2b Terminal part 2c Notch part 2d Side face 2e Die pad (chip mounting part)
2ea upper surface 2eb lower surface 2ec cut surface 2f device region 2g connecting bar 2h step 2i boundary 3 wire (conductive member)
4 Sealing body 4a Upper surface 4b Back surface 4c, 4ca, 4cb Side surface 4d Resin protrusion 4e Collective sealing body 4ea Resin 4f Residual resin 5 Die bond material 6 DFN (semiconductor device)
7 Solder wettability film (metal film)
8 Laser oscillation part 8a Laser 8b Irradiation locus 9 Resin dripping 10 Nozzle 10a Liquid 11 Spray gun 11a Slurry 12 Mounting substrate 12a Conductor pattern 13 Solder 13a Fillet 14 Dicing saw 15 Non-irradiation width

Claims (8)

半導体チップと、
前記半導体チップが搭載されたチップ搭載部と、
前記チップ搭載部の周囲に配置され、それぞれにおけるチップ搭載部側と反対側の先端部に切り欠き部が形成された複数のリード部と、
前記半導体チップの表面電極と前記複数のリード部の何れかとを電気的に接続する複数の導電性部材と、
前記半導体チップ、前記複数の導電性部材および前記複数のリード部それぞれの一部を覆う樹脂製の封止体と、
を有し、
前記複数のリード部のそれぞれは、前記封止体の裏面に露出する端子部を備え、
前記複数のリード部の配列方向に沿った方向の前記切り欠き部の幅は、前記配列方向に沿った方向の前記端子部の幅より小さく、
前記切り欠き部の前記配列方向の両側部には、前記端子部の前記配列方向の両端部より内側に迫り出した樹脂突出部が配置されている、半導体装置。 A semiconductor chip;
A chip mounting portion on which the semiconductor chip is mounted;
A plurality of lead portions disposed around the chip mounting portion, each having a notch formed at a tip portion opposite to the chip mounting portion side;
A plurality of conductive members that electrically connect the surface electrode of the semiconductor chip and any of the plurality of lead portions;
A resin-made sealing body that covers a part of each of the semiconductor chip, the plurality of conductive members, and the plurality of lead portions;
Have
Each of the plurality of lead portions includes a terminal portion exposed on the back surface of the sealing body,
Width of the notch in a direction along the arrangement direction of the plurality of lead portions, rather smaller than the width of the terminal portion in a direction along the arrangement direction,
The semiconductor device, wherein resin protrusions that protrude inward from both end portions in the arrangement direction of the terminal portions are arranged on both side portions in the arrangement direction of the notches . 請求項１に記載の半導体装置において、
前記切り欠き部の前記樹脂突出部間に配置された面は、金属膜によって覆われている、半導体装置。 The semiconductor device according to claim 1 ,
A semiconductor device, wherein a surface of the cutout portion disposed between the resin protrusions is covered with a metal film. 請求項２に記載の半導体装置において、
前記複数のリード部のそれぞれは、前記封止体から露出するとともに前記金属膜によって覆われていない側面を有している、半導体装置。 The semiconductor device according to claim 2 ,
Each of the plurality of lead portions has a side surface exposed from the sealing body and not covered with the metal film. 以下の工程を有する半導体装置の製造方法：
（ａ）複数のデバイス形成領域と、隣り合う前記デバイス形成領域に跨がって配置された連結バーと、を有するリードフレームの前記複数のデバイス形成領域のそれぞれのチップ搭載部に半導体チップを搭載する工程；
（ｂ）前記（ａ）工程の後、複数の半導体チップそれぞれの表面電極と、前記連結バーに繋がる複数のリード部のそれぞれと、を導電性部材によって電気的に接続する工程；
（ｃ）前記（ｂ）工程の後、前記リードフレームの前記複数のデバイス形成領域、前記連結バーおよび前記複数の半導体チップを一括して覆う樹脂製の一括封止体を形成する工程；
（ｄ）前記（ｃ）工程の後、前記連結バーの凹状の段差部に充填された樹脂を除去する工程；
（ｅ）前記（ｄ）工程の後、前記連結バーの前記段差部で前記連結バーを切断して個片化する工程；
ここで、
前記（ｄ）工程は、前記段差部の前記樹脂にレーザを照射する（ｄ１）工程と、
前記（ｄ１）工程後、ウォータージェット処理もしくは液体ホーニング処理を施して前記段差部に充填された前記樹脂を除去する（ｄ２）工程と、
を含み、
前記（ｄ１）工程では、前記複数のリード部の配列方向である第１方向において、前記段差部の前記樹脂への前記レーザの照射幅が、前記段差部と一体に形成された端子部の幅より狭くなるように前記レーザを照射する。 Manufacturing method of semiconductor device having the following steps:
(A) A semiconductor chip is mounted on each chip mounting portion of the plurality of device forming regions of a lead frame having a plurality of device forming regions and a connecting bar disposed across the adjacent device forming regions. The step of:
(B) After the step (a), electrically connecting a surface electrode of each of the plurality of semiconductor chips and each of the plurality of lead portions connected to the connection bar with a conductive member;
(C) After the step (b), a step of forming a resin-encapsulated sealing body that collectively covers the plurality of device forming regions, the connection bars, and the plurality of semiconductor chips of the lead frame;
(D) After the step (c), a step of removing the resin filled in the concave step portion of the connecting bar;
(E) After the step (d), the step of cutting the connecting bar into pieces at the stepped portion of the connecting bar;
here,
The step (d) includes irradiating the resin of the stepped portion with a laser (d1),
After the step (d1), a water jet process or a liquid honing process is performed to remove the resin filled in the stepped part (d2);
Including
In the step (d1), in the first direction that is the arrangement direction of the plurality of lead portions, the irradiation width of the laser to the resin of the stepped portion is the width of the terminal portion formed integrally with the stepped portion. The laser is irradiated so as to be narrower. 請求項４に記載の半導体装置の製造方法において、
前記レーザを照射する際に、前記段差部の前記第１方向の両側部に、前記端子部の前記第１方向の両端部より内側に樹脂突出部が迫り出すように前記レーザを照射する、半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4 ,
A semiconductor that irradiates the laser so that a resin protrusion protrudes to both sides of the step portion in the first direction from both ends of the terminal portion in the first direction when irradiating the laser; Device manufacturing method. 請求項４に記載の半導体装置の製造方法において、
前記複数のリード部それぞれの前記第１方向に交差する第２方向において、前記連結バーの前記段差部と前記端子部との境界に前記レーザが当たるように、スキャン方法により前記レーザを照射する、半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4 ,
Irradiating the laser by a scanning method so that the laser hits a boundary between the stepped portion and the terminal portion of the connecting bar in a second direction intersecting the first direction of each of the plurality of lead portions; A method for manufacturing a semiconductor device. 請求項４に記載の半導体装置の製造方法において、
前記（ｄ）工程と前記（ｅ）工程の間で、前記段差部の露出した面を金属膜で被覆する、半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4 ,
A method for manufacturing a semiconductor device, wherein the exposed surface of the stepped portion is covered with a metal film between the step (d) and the step (e). 請求項４に記載の半導体装置の製造方法において、
前記（ｅ）工程では、前記段差部の前記第１方向に交差する第２方向の幅よりも小さい幅で、ダイシングソーを用いて前記段差部を切断することで、前記切断によって形成された前記複数のリード部それぞれの側面と前記端子部との間に位置する切り欠き部の金属膜で被覆された面を露出させる、半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4 ,
In the step (e), the step portion is formed by cutting the step portion using a dicing saw with a width smaller than the width of the step portion in the second direction intersecting the first direction. exposing the coated surface by metallic film of the notches being situated between the plurality of lead portions each side the terminal portion, a method of manufacturing a semiconductor device.
JP2017227366A 2017-11-28 2017-11-28 Semiconductor device and manufacturing method thereof Active JP6417466B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017227366A JP6417466B1 (en) 2017-11-28 2017-11-28 Semiconductor device and manufacturing method thereof
TW107142331A TWI690046B (en) 2017-11-28 2018-11-27 Semiconductor device and its manufacturing method
CN201811425877.XA CN110010580B (en) 2017-11-28 2018-11-27 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017227366A JP6417466B1 (en) 2017-11-28 2017-11-28 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP6417466B1 true JP6417466B1 (en) 2018-11-07
JP2019096836A JP2019096836A (en) 2019-06-20

Family

ID=64098653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017227366A Active JP6417466B1 (en) 2017-11-28 2017-11-28 Semiconductor device and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP6417466B1 (en)
CN (1) CN110010580B (en)
TW (1) TWI690046B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022122045A (en) * 2021-02-09 2022-08-22 エイブリック株式会社 Semiconductor device
JP2023047750A (en) * 2021-09-27 2023-04-06 Ｔｏｗａ株式会社 Semiconductor device and manufacturing method thereof
JP2023089736A (en) * 2021-12-16 2023-06-28 Ｔｏｗａ株式会社 Laser processing device, laser processing method, and semiconductor device manufacturing method
CN115719713B (en) * 2023-01-09 2023-05-30 江苏长晶浦联功率半导体有限公司 Flat pin-free element and packaging method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011457A (en) * 2012-06-29 2014-01-20 Freescale Semiconductor Inc Semiconductor device package and method of manufacture
WO2015145651A1 (en) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method and semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11229269A (en) * 1998-02-20 1999-08-24 Nca:Kk System for automatically matching pattern of patterned sheet-like member and cutting the sheet-like member
CN100342533C (en) * 2002-07-01 2007-10-10 株式会社瑞萨科技 Semiconductor device and its manufacturing method
JP3910598B2 (en) * 2004-03-04 2007-04-25 松下電器産業株式会社 Resin-sealed semiconductor device and manufacturing method thereof
JP4635471B2 (en) * 2004-04-22 2011-02-23 ソニー株式会社 Semiconductor device and manufacturing method thereof, mounting structure of semiconductor device, and lead frame
JP2006066545A (en) * 2004-08-25 2006-03-09 Mitsubishi Electric Corp Electronic component package
US8017447B1 (en) * 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011457A (en) * 2012-06-29 2014-01-20 Freescale Semiconductor Inc Semiconductor device package and method of manufacture
WO2015145651A1 (en) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
TW201935646A (en) 2019-09-01
JP2019096836A (en) 2019-06-20
TWI690046B (en) 2020-04-01
CN110010580B (en) 2023-02-28
CN110010580A (en) 2019-07-12

Similar Documents

Publication Publication Date Title
JP6417466B1 (en) Semiconductor device and manufacturing method thereof
KR102178587B1 (en) Method for manufacturing semiconductor device and semiconductor device
US9324644B2 (en) Semiconductor device
KR101117848B1 (en) A semiconductor device and a method for manufacturing the same
US20210143089A1 (en) Semiconductor package with wettable flank
US7608930B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9543235B2 (en) Semiconductor package and method therefor
CN102044451B (en) Method of manufacturing semiconductor device and method of manufacturing electronic device
JP2005191240A (en) Semiconductor device and method for manufacturing the same
JP5507344B2 (en) Manufacturing method of semiconductor device
JP7037368B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
TW201428861A (en) Wettable lead ends on a flat-pack no-lead microelectronic package
JP2013143445A (en) Method of manufacturing semiconductor device, and semiconductor device
KR20210000777U (en) Semiconductor package
JP2019145625A (en) Semiconductor device
JP2018152390A (en) Electronic component and method of manufacturing electronic component
JP2017108191A (en) Semiconductor device
US20220254706A1 (en) Semiconductor device
JP2004335947A (en) Semiconductor device and formation method thereof
JP2000150761A (en) Resin sealed semiconductor device and its manufacture
JP2021002537A (en) Semiconductor package and manufacturing method
JPH04239160A (en) Manufacture of resin-sealed type electronic component
JP2005235927A (en) Semiconductor apparatus and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181005

R150 Certificate of patent or registration of utility model

Ref document number: 6417466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250