JP6412781B2 - 画像センサ - Google Patents

Description

本発明は、画像センサに関する。

特許文献１および非特許文献１には、画像センサが記載されている。この画像センサに属する画素においては、直流電源の高電位端と低電位端の間において、フォトダイオードとｐ型のＭＯＳ(Metal-Oxide-Semiconductor)電界効果トランジスタとが互いに直列に接続されている。またこのＭＯＳ電界効果トランジスタのゲート電極には、当該直流電圧の高電位端が接続される。

このトランジスタが弱反転領域で動作する場合には、このトランジスタのゲート電極とソース電極との間のゲート・ソース間電圧は、このトランジスタのドレイン電極とソース電極との間を流れるドレイン電流の対数に比例する。

本画像センサでは、トランジスタとフォトダイオードとは互いに直列に接続されているので、ドレイン電流はフォトダイオードが発生する光電流と等しい。よってゲート・ソース間電圧は光電流の対数に比例することとなる。よって、このゲート・ソース間電圧を画素値として間接的に検出することで、画素値が光量の対数に比例することとなる。これにより、ダイナミックレンジを向上できる。

特許文献２および非特許文献２でも、画像センサが記載されている。当該画像センサに属する画素には、第１電位と第２電位との間において、互いに直列に接続されるｐ型の第１ＭＯＳ電界効果トランジスタ、ｐ型の第２ＭＯＳ電界効果トランジスタ、および、フォトダイオードがこの順で設けられている。この第１ＭＯＳ電界効果トランジスタのゲート電極は、第１ＭＯＳ電界効果トランジスタと第２ＭＯＳ電界効果トランジスタとの間の接続点に接続されている。

かかる構成においても、第１ＭＯＳ電界効果トランジスタが弱反転領域で動作する場合には、第１ＭＯＳ電界効果トランジスタのゲート電位が、フォトダイオードが発生する光電流の対数に比例することになる。そして、このゲート電位に依存する値を間接的に画素値として検出することで、ダイナミックレンジを向上している。

また本発明の従来技術として特許文献３も掲示する。

米国特許第６３５５９６５号明細書 米国特許第４９７３８３３号明細書 特開２００９−４９４５９号公報

ダニー・シェファ(Danny Scheffer)、外２名、「ランダム・アドレッサブル2048×2048アクティブ・ピクセル・イメージ・センサ(Random Addressable 2048 x 2048 Active Pixel Image Sensor)」、アイトリプルイー・トランザクションズ・オン・エレクトロン・デバイシーズ(IEEE TRANSACTIONS ON ELECTRON DEVIDES)、第44巻、第10号、１９９７年１０月、p.1716-1720 角本兼一、外４名、「対数変換形ＣＭＯＳイメージセンサの開発」、KONICA MINOLTA TECHNOLOGY REPORT、第１巻、２００４年、p.45-50

しかしながら特許文献１，２および非特許文献１，２の技術では、光量が大きくなって（つまり光電流が大きくなって）ゲート電圧が閾値電圧を下回ると、ＭＯＳ電界効果トランジスタが強反転領域で動作することになる。この場合、画素値は光電流の対数に比例しない。これにより、ダイナミックレンジが低下する。

そこで、本発明は、光量が大きい場合であっても、ダイナミックレンジを向上できる画像センサを提供することを目的とする。

本発明にかかる画像センサの第１の態様は、第１電源電位が印加される第１型の第１半導体層と、前記第１半導体層の上部に形成される第２型の第２半導体層と、前記第１電源電位とは異なる第２電源電位が印加され、前記第２半導体層の上部に形成される前記第１型の第３半導体層と、前記第２半導体層に接続される制御電極を有し、前記第１電源電位とは異なる第３電源電位と前記第１電源電位との間に設けられるトランジスタとを有する画素と、前記トランジスタに対して前記第１電源電位側に設けられ、前記トランジスタと直列に接続される電流源と、前記電流源の電圧を検出する信号読出部とを備え、前記画素は、前記第２電源電位よりも大きい第４電源電位が印加される一端と、前記第２半導体層に接続される他端とを有するリセット用スイッチを備え、前記第１型はＰ型であり、前記第２型はＮ型であり、前記信号読出部は、前記リセット用スイッチをターンオフした時点から第１時間が経過したときの前記電圧を検出し、前記リセット用スイッチは、前記第２半導体層と、前記第３半導体層たるソース領域と、前記第２半導体層の上部において、前記ソース領域と間隔を空けて形成され、前記トランジスタの前記制御電極に接続されるＰ型のドレイン領域と、前記ソース領域と前記ドレイン領域との間において、前記第２半導体層の上に形成される絶縁層と、前記絶縁層の上に形成されるゲート電極とを有する。

本発明にかかる画像センサの第２の態様は、第１の態様にかかる画像センサであって、前記信号読出部は、前記リセット用スイッチをターンオフした時点から前記第１時間が経過したときの前記電圧が、前記第２電源電位よりも大きいか否かを判定し、前記電圧が前記第２電源電位よりも大きいときには前記電圧を画素信号に用い、前記電圧が前記第２電源電位よりも小さいときには、前記第１時間よりも長い第２時間が前記時点から経過したときの前記電圧を検出して前記画素信号に用いる。

本発明にかかる画像センサの第３の態様は、第１の態様にかかる画像センサであって、前記信号読出部は、前記リセット用スイッチをターンオフした時点から前記第１時間が経過したときの前記電圧を、前記電圧の値によらず、画素信号に用いる。

本発明にかかる画像センサの第４の態様は、第１から第３のいずれか一つの態様にかかる画像センサであって、前記画素は複数設けられており、前記複数の画素の各々は、前記第１電源電位と前記第３電源電位との間において、前記トランジスタおよび前記電流源と直列に接続され、所定のフレーム周期においてオン／オフを繰り返す画素選択用スイッチを備え、前記画素選択用スイッチがオンする期間の前半において、前記リセット用スイッチがオンし、前記期間の後半において、前記リセット用スイッチがオフする。

本発明にかかる画像センサの第５の態様は、第１から第４のいずれか一つの態様にかかる画像センサであって、前記信号読出部は、前記リセット用スイッチをオフした状態で検出される前記電圧から、前記リセット用スイッチをオンした状態で検出される前記電圧を減算して画素信号を生成する。

本発明にかかる画像センサの第６の態様は、第１から第５のいずれか一つの態様にかかる画像センサであって、前記リセット用スイッチは、前記第１半導体層の上部のうち、前記第２半導体層以外の領域に形成されたＮ型のＭＯＳ電界効果トランジスタである。

本発明にかかる画像センサの第７の態様は、第１から第６のいずれか一つの態様にかかる画像センサであって、前記画素を複数備え、前記画像センサは、前記第１電源電位と前記第３電源電位との間の直流電圧を可制御で出力する直流電圧出力部と、前記複数の画素の前記電圧の平均値が所定値よりも小さいときに、前記直流電圧として第１値を採用させ、前記平均値が前記所定値よりも大きいときに、前記直流電圧として、前記第１値よりも小さい第２値を採用させる電圧制御部とを備える。

本発明にかかる画像センサの第１の態様によれば、例えば第１半導体層と第２半導体層との接合部に光が入射されることによって、電流が発生する。第２半導体層と第３半導体層との接合部がダイオードとして機能する場合には、第２半導体層の電位は、このダイオードの電圧に依存する。ダイオードの電圧は電流の対数に比例して増大するので、第２半導体層の電位は、電流の対数に比例して低減する。電流は光の量に比例するので、第２半導体層の電位は光量の対数に比例する。

ダイオードの電流−電圧特性は、電流が大きくても成立するので、第２半導体層の電位は光量が大きくても光量の対数に比例する。

また電流源の電圧は第２半導体層の電位に比例する。よって、電流源の電圧も光量が大きくても光量の対数に比例する。したがって、光量が大きくてもダイナミックレンジを向上することができる。

しかも、リセット用スイッチがオンすると、Ｎ型の第２半導体層に第４電源電位を印加できる。Ｐ型の第３半導体層には第２電源電位（＜第４電源電位）が印加されるので、リセット用スイッチのオンにより、第２半導体層と第３半導体層との接合部に逆バイアス電圧が印加される。この場合、第２半導体層と第３半導体層はダイオードではなく、接合容量で考慮される。

この状態でリセット用スイッチがオフして、第１半導体層と第２半導体層との接合部が光に応じて電流を発生すると、当該電流は第１半導体層から第３半導体層を流れる。上述のとおり、第２半導体層と第３半導体層との接合部は接合容量であるので、第２半導体層の電位は初期的には時間の経過と共に比例して低減する。その低減速度は、電流に比例して増大する。

一方で、第２半導体層の電位が第２電源電位を下回ると、当該電位は、ダイオードの電流−電圧特性に応じて定常する。

よって光量が小さいときには、即ち、第２半導体層の電位が第２電源電位よりも大きいときには、検出した電圧は光量に比例する。したがって、光量が小さいときのコントラストを向上することができる。

本発明にかかる画像センサの第２の態様によれば、第２半導体層の電位が定常するための期間（第２期間）を増大できる。

本発明にかかる画像センサの第３の態様によれば、判定を要しない。

本発明にかかる画像センサの第４の態様によれば、１フレーム目から画素信号を得ることができる。

本発明にかかる画像センサの第５の態様によれば、トランジスタの特性の変動に起因する画素信号（画素値）の変動を抑制できる。

本発明にかかる画像センサの第６の態様によれば、回路規模を低減できる。

本発明にかかる画像センサの第７の態様によれば、光量が小さいときのＳ／Ｎ比を向上しつつも、光量が大きいときの白抜きまたはホワイトアウトを回避または抑制できる。

画像センサの構成の一例を概略的に示す図である。 等価回路の一例を概略的に示す図である。 画素の構造の一例を概略的に示す断面図である。 画素の動作の一例を示すタイミングチャートである。 等価回路の一例を概略的に示す図である。 光量とゲート電位との関係の一例を概略的に示す図である。 等価回路の一例を概略的に示す図である。 画像センサの動作の一例を概略的に示す図である。 画素の構造の一例を概略的に示す断面図である。 等価回路の一例を示す図である。 画素の動作の一例を示すタイミングチャートである。 画素の動作の一例を示すタイミングチャートである。 等価回路の一例を示す図である。 画素の動作の一例を示す図である。 等価回路の一例を示す図である。 画像センサの構成の一例を概略的に示す図である。

第１の実施の形態．
＜画像センサの全体構成＞
図１は、画像センサ３００の構成の一例を概略的に示す図である。図１の例示では、画像センサ３００は複数の信号線３２０（以下、列線３２０とも呼ぶ）および複数の信号線３２２（以下、行線３２２とも呼ぶ）を有している。複数の信号線３２０は互いに並行して延在し、複数の信号線３２２は、信号線３２０と交差して延在しつつ、互いに並行して延在している。図１の例示では、信号線３２０，３２２は互いに直交している。

信号線３２０，３２２の交点に形成される各領域には、画素３１０が設けられる。図１の例示では、信号線３２０，３２２は互いに直交するので、複数の画素３１０はマトリックス状に配置されることとなる。画素３１０の具体的な内部構成については、後に詳述する。

各信号線３２２は、同じ行に属する画素３１０に接続されるとともに、行選択部３３２にも接続されている。例えば行選択部３３２は、画素３１０を行ごとに選択する画素選択信号を、信号線３２２に順次に出力する。

各信号線３２０は、同じ列に属する画素３１０に接続されるとともに、信号読出部３３０にも接続されている。画素３１０が行ごとに選択されると、選択された画素３１０は、後に詳述するように、受光した光の量に応じた電圧を信号線３２０に印加する。信号読出部３３０は、この電圧をそれぞれ画素値（画素信号）として読み出す。

以上のように、例えば画素３１０が行ごとに順次に選択されることによって、信号読出部３３０は行ごとに画素信号を読み出すことができる。そして、全ての画素３１０の画素信号を読み出すことで、画像センサ３００で撮像された画像を生成できる。この画像は、全ての画素３１０の画素信号によって構成される画像であり、例えば１枚の画面を形成する。また、この画像を所定時間ごとに繰り返し生成することで、動画像を生成することもできる。

＜画素の構成＞
図２は、画像センサ３００のうち、所定の１列の構成を概略的に例示している。図２に例示するように、一つの列線３２０には複数の画素３１０が接続される。また図２の例示では、代表的に一つの画素３１０のみの内部構成が等価回路で示されているものの、他の画素３１０の内部構成も同様の構成を有している。図３は画素３１０の断面の一例を概略的に示す図である。

図３の例示では、画素３１０は、半導体層１１，１２，１２１，１２２，１１１〜１１３と、絶縁層１３〜１５と、ゲート電極１６〜１８とを有している。

半導体層１１は、例えばキャリアとして正孔が使われるＰ型の半導体層である。このようなＰ型の半導体層は、例えば４価元素（例えばシリコン）の半導体に、３価元素（例えばホウ素、アルミニウムなど）を添加することで形成される。半導体層１１には第１電源電位（例えば接地電位）が印加される。

半導体層１２は半導体層１１の上部に形成されている。半導体層１２は、半導体層１１とは異なる型の半導体層であり、例えばキャリアとして自由電子が使われるＮ型の半導体層である。このような半導体層は、例えば４価元素の半導体に、５価元素（例えばリン、ヒ素など）を添加することで形成できる。

半導体層１１，１２の境界（接合部）は、光を受けて電流を発生するフォトダイオードＰＤ１（図２）として機能する。

半導体層１２の上部には、半導体層１２の型とは異なるＰ型の半導体層１２１およびＰ型の半導体層１２２とが形成されている。半導体層１２１，１２２は、例えば紙面左右方向において互いに間隔を空けて形成されている。半導体層１２１には、第１電源電位とは異なる第２電源電位が印加される。例えば半導体層１２１には、直流電源Ｅ１の高電位端が接続され、半導体層１１には、直流電源Ｅ１の低電位端が接続される。第１電源電位として接地電位を採用すると、第２電源電位は直流電源Ｅ１の直流電圧と一致する。

半導体層１２の上には、少なくとも半導体層１２１，１２２の間において、絶縁層１３が形成されている。絶縁層１３は例えば酸化シリコンなどである。

ゲート電極１６は絶縁層１３の上に形成され、絶縁層１３を介して半導体層１２１，１２２の間の領域に対向する。ゲート電極１６は例えば半導体（Ｐ型またはＮ型の半導体）である。このような半導体は、キャリア用の不純物の濃度を高めることで実質的に導体と同様の機能を発揮する。ゲート電極１６は後述するリセット信号線３２４に接続される。

半導体層１２，１２１，１２２、絶縁層１３およびゲート電極１６を含む構造は、いわゆるＰ型のＭＯＳ(Metal-Oxide-Semiconductor)電界効果トランジスタを形成し、図２のリセット用スイッチＲＳ１として機能する。またこのとき、半導体層１２１，１２２はそれぞれソース領域およびドレイン領域として機能する。

半導体層１１の上部のうち、半導体層１２とは別の領域には、半導体層１１の型とは異なるＮ型の半導体層１１１〜１１３が例えば紙面左右方向において互いに間隔を空けて形成されている。半導体層１１の上には、少なくとも半導体層１１１，１１２の間において、絶縁層１４が形成されている。絶縁層１４は例えば酸化シリコンなどである。ゲート電極１７は絶縁層１４の上に形成され、絶縁層１４を介して半導体層１１１，１１２の間の領域に対向する。ゲート電極１７はゲート電極１６と同様に例えば半導体である。

半導体層１１，１１１，１１２、絶縁層１４およびゲート電極１７を含む構造は、いわゆるＮ型のＭＯＳ電界効果トランジスタを形成し、図２の画素信号用トランジスタＴｒ１として機能する。このとき、半導体層１１１，１１２はそれぞれドレイン領域およびソース領域として機能する。

半導体層１１１には、半導体層１１の第１電源電位（例えば接地電位）とは異なる第３電源電位が印加される。例えば半導体層１１１には、直流電源Ｅ２の高電位端が接続され、半導体層１１には、直流電源Ｅ２の低電位端が接続される。第１電源電位として接地電位を採用すると、第３電源電位は直流電源Ｅ２の直流電圧と一致する。なお直流電源Ｅ１，Ｅ２は互いに同じであってもよい。つまり半導体層１２１に印加される第２電源電位と、半導体層１１１に印加される第３電源電位とは、互いに同じであってもよい。

ゲート電極１７は配線を介して半導体層１２，１２２に接続されている。なお図３の例示では、半導体層１２の上部には、半導体層１２と同じ型のＮ型の半導体層１２３が形成されており、この半導体層１２３がゲート電極１７に接続されることで、半導体層１２がゲート電極１７に接続されている。半導体層１２３は、半導体層１２のＮ型の不純物の濃度よりも高い濃度でＮ型の不純物を含んでいる。これにより、低抵抗でゲート電極１７を半導体層１２に接続できる。

また上述のように、半導体層１２（１２３），１２２が互いに接続される。よって、半導体層１２，１２１〜１２３からなる部分は、特にリセット用スイッチＲＳ１がオフした状態において、半導体層１２１，１２の接合部によるダイオード（図２のダイオードＤ１）として機能することとなる。

図３の例示では、半導体層１１の上には、少なくとも半導体層１１２，１１３の間において、絶縁層１５が形成されている。絶縁層１５は例えば酸化シリコンなどである。ゲート電極１８は絶縁層１５の上に形成され、絶縁層１５を介して半導体層１１２，１１３の間の領域に対向する。ゲート電極１８はゲート電極１７と同様に例えば半導体である。ゲート電極１８は行線３２２に接続され、半導体層１１３は列線３２０に接続される。

半導体層１１，１１２，１１３、絶縁層１５およびゲート電極１８を含む構造は、いわゆるＮ型のＭＯＳ電界効果トランジスタを形成し、図２の画素選択用スイッチＰＳ１として機能する。このとき、半導体層１１２，１１３はそれぞれドレイン領域およびソース領域として機能する。

次に図２の等価回路の一例について説明する。図２の例示では、画素３１０は、リセット用スイッチＲＳ１と、フォトダイオードＰＤ１と、画素信号用トランジスタＴｒ１と、ダイオードＤ１と、画素選択用スイッチＰＳ１とを備えている。

リセット用スイッチＲＳ１の一端（半導体層１２１）は、直流電源Ｅ１の高電位端（第２電源電位が印加される端子）に接続されている。フォトダイオードＰＤ１のカソードは、リセット用スイッチＲＳ１の他端（半導体層１２２）およびバイアス基板（半導体層１２）、ならびに、画素信号用トランジスタＴｒ１の制御電極（ゲート電極１７）に共通して接続される。フォトダイオードＰＤ１のアノードは、直流電源Ｅ１，Ｅ２の低電位端（第１電源電位が印加される端子）に接続される。図２の例示では、当該アノードは接地されている。このフォトダイオードＰＤ１は光を受けて電流を発生させる。

ダイオードＤ１のアノードはリセット用スイッチＲＳ１の一端に接続され、そのカソードは、フォトダイオードＰＤ１のカソードに接続される。ダイオードＤ１は主としてリセット用スイッチＲＳ１がオフしたとき機能する。

リセット用スイッチＲＳ１の制御電極（ゲート電極１６）はリセット信号線３２４に接続される。リセット信号線３２４は例えば行線３２２に並行して延在しており、同じ行に属する画素３１０のリセット用スイッチＲＳ１の制御電極に共通して接続される。この場合、リセット用スイッチＲＳ１は行ごとに制御される。なお、リセット信号線３２４は例えばリセット制御部（不図示）に接続され、このリセット制御部がリセット用スイッチＲＳ１を制御するとよい。

リセット用スイッチＲＳ１は、フォトダイオードＰＤ１のカソードの電位（即ち、半導体層１２の電位ＶＦＤ、ひいてはゲート電極１７のゲート電位ＶＧ）を初期化するためのスイッチである。なお電位ＶＦＤとゲート電位ＶＧとは互いに略等しいと考えることができるので、以下では、ゲート電位ＶＧを用いて説明する。リセット用スイッチＲＳ１がオンすると、ゲート電位ＶＧは例えば第２電源電位（直流電源Ｅ１の直流電圧ＰＶＤＤ）に初期化される。なおゲート電位ＶＧは、リセット用スイッチＲＳ１は光電流を供給しなければならず、実際には第２電源電位よりも小さな値に初期化される。

画素信号用トランジスタＴｒ１の一端（半導体層１１１）は、直流電源Ｅ２の高電位端（第３電源電位が印加される端子）に接続される。

画素選択用スイッチＰＳ１は、画素信号用トランジスタＴｒ１の他端と列線３２０との間に接続されている。

画素選択用スイッチＰＳ１は画素３１０を選択するためのスイッチであり、その制御電極（ゲート電極１８）は行線３２２に接続される。この画素選択用スイッチＰＳ１がオンすることで、画素３１０が選択される。

画素信号用トランジスタＴｒ１は後に詳述するように、画素選択用スイッチＰＳ１がオンした状態で、ゲート電位ＶＧに応じた電圧Ｖを列線３２０に出力する。この電圧Ｖは後に詳述するように、フォトダイオードＰＤ１が受光する光の量に依存する。

列線３２０には電流源ＣＳ１が接続されている。電流源ＣＳ１の一端は、例えば画素選択用スイッチＰＳ１を介して、画素信号用トランジスタＴｒ１の他端（半導体層１１２）に接続される。電流源ＣＳ１の他端は直流電源Ｅ１，Ｅ２の低電位端（第１電源電位が印加される端子）に接続される。図２の例示では、電流源ＣＳ１の他端は接地される。電流源ＣＳ１は列線３２０に略一定の電流を流す。

電流源ＣＳ１の一端の電圧（第１電源電位に対する電位）Ｖは、信号読出部３３０によって検出される。信号読出部３３０は例えば電圧Ｖを増幅する増幅器３１１と、増幅した電圧をアナログデータからデジタルデータに変換するＡＤ変換部３１２とを有している。

＜画素３１０の動作＞
図４は、一つの画素３１０のタイミングチャートの一例を概略的に示す図である。図４では、画素選択信号ＰＳ２と、リセット信号ＲＳ２と、ゲート電位ＶＧとが示されている。画素選択信号ＰＳ２は、行線３２２を流れる信号であり、画素選択用スイッチＰＳ１のオン／オフを制御する信号である。リセット信号ＲＳ２は、リセット信号線３２４を流れる信号であり、リセット用スイッチＲＳ１のオン／オフを制御する信号である。

図４の例示では、時点ｔ１において、画素選択信号ＰＳ２が低電位から高電位へと遷移する。これに伴って、画素選択用スイッチＰＳ１がターンオンする。また図４の例示では、時点ｔ１において、リセット信号ＲＳ２も低電位から高電位へと遷移している。これに伴って、リセット用スイッチＲＳ１はターンオフする。

図５は、画素選択用スイッチＰＳ１がオンし、リセット用スイッチＲＳ１がオフしたときの等価回路の一例を概略的に示している。リセット用スイッチＲＳ１はオフしているので、図５では示されておらず、画素選択用スイッチＰＳ１はオンしているので、図５では短絡して示されている。

この状態で、半導体層１１，１２の接合部（フォトダイオードＰＤ１）に、不図示のレンズ等を経由して光が入射すると、フォトダイオードＰＤ１は、光起電力効果によって自由電子および正孔を発生する。発生した正孔は半導体層１１へと移動し、電子は半導体層１２に移動する。このように半導体層１２に電子が蓄積されることによって、図４に例示するように、半導体層１２の電位ＶＦＤ（ゲート電位ＶＧ）は低下する。そして、このゲート電位ＶＧの低下に伴って、ダイオードＤ１の順方向電圧降下が大きくなる。これにより、フォトダイオードＰＤ１によって発生する電流ＩＰＤが、直流電源Ｅ１、ダイオードＤ１およびフォトダイオードＰＤ１を経由して流れることになる。よって、定常したゲート電位ＶＧは、ダイオードＤ１の電圧ＶＦに依存する。より具体的には、ゲート電位ＶＧは、定常状態（時間の経過によらずゲート電位ＶＧが略一定値を採る状態）において、直流電源Ｅ１の直流電圧ＰＶＤＤをも用いて以下の式で表される。

ＶＧ＝ＰＶＤＤ−ＶＦ ・・・（１）。

電圧ＶＦは、ダイオードＤ１の電流−電圧特性にしたがって、電流ＩＰＤによって決定される。この特性は周知であり、以下の式で表される。

ＩＰＤ＝Ｉ０・［ｅｘｐ｛ｑ・ＶＦ／（ｎ・Ｋ・Ｔ）｝−１］ ・・・（２）。

ここで、Ｉ０，ｑ，Ｋ，Ｔ，ｎは、それぞれ飽和電流、電子１個の電荷量、ボルツマン定数、絶対温度、および、プロセスにより決まる定数をそれぞれ示し、ｅｘｐ（Ｘ）はＸの指数関数を示す。

式（２）から理解できるように、電流ＩＰＤは、電圧ＶＦを指数とした値に比例して増大する。言い換えれば、電圧ＶＦは電流ＩＰＤの対数に比例して増大する。式（１）も考慮すると、定常したゲート電位ＶＧは電流ＩＰＤの対数に比例して低減する。さらに、電流ＩＰＤが光量に比例することに鑑みると、このゲート電位ＶＧは光量の対数に比例して低減することになる。図６は光量と、定常したゲート電位ＶＧとの関係の一例を概略的に示すグラフであり、横軸が光量を示し、縦軸がゲート電位ＶＧを示す。図６の例示では横軸が対数で表示されており、定常したゲート電位ＶＧが光量の対数に比例して低減している。

以上のように、定常したゲート電位ＶＧは、ダイオードＤ１の電流−電圧特性に起因して、光量の対数に比例して低減することになる。このダイオードＤ１の電流−電圧特性はたとえ電流ＩＰＤが大きくなっても成立する。したがって、たとえ光量が大きく、電流ＩＰＤが大きくなったとしても、定常したゲート電位ＶＧは電流ＩＰＤの対数に比例、ひいては光量の対数に比例するのである。

画素信号用トランジスタＴｒ１は、ゲート電位ＶＧに応じた電圧Ｖを列線３２０に印加する。この電圧Ｖは、画素信号用トランジスタＴｒ１の電流源ＣＳ１側の一端（半導体層１１２）の電圧であり、簡単には、電流源ＣＳ１の電圧とも把握することができる。この電圧Ｖは以下の式で表すことができる。

Ｖ＝ＶＧ−ＶＧＳ ・・・（３）。

ここで、ＶＧＳは画素信号用トランジスタＴｒ１の制御電極（ゲート電極１７）と、電流源ＣＳ１側の一端（半導体層１１２）との間の電圧である。なおここでは、簡単のために、画素選択用スイッチＰＳ１の両端電圧を無視している。また電圧ＶＧＳは、以下の式で表すことができる。

ＩＣＳ＝Ｗ・Ｃｏｘ・μ・（ＶＧＳ−Ｖｔｈ）＾２／Ｌ ・・・（４）。

ここで、ＩＣＳ，Ｗ，Ｌ，Ｃｏｘ，μ，Ｖｔｈはそれぞれ、電流源ＣＳ１による電流、ゲート幅、ゲート長、ゲート容量、電子の移動度および画素信号用トランジスタＴｒ１の閾値電圧を示す。またＡ＾ＢはＢを指数としたＡのべき乗を示す。電流ＩＣＳは電流源ＣＳ１による電流であるので、定数として考えることができ、またゲート長Ｌ、ゲート幅Ｗ、ゲート容量Ｃｏｘ、電子の移動度μおよび閾値電圧Ｖｔｈも定数と考えることができる。式（４）から理解できるように、電圧ＶＧＳがこれらの定数で求まるので、電圧ＶＧＳも定数と考えることができる。

他方、定常したゲート電位ＶＧは上述のとおり、光量の対数に比例して低減する。よって、式（３）から理解できるように、定常した電圧Ｖも光量の対数に比例して低減することとなる。

図４を再び参照して、信号読出部３３０は、時点ｔ１から予め定められた所定時間が経過した後の電圧Ｖを画素信号として検出する。例えばリセット信号ＲＳ２が高電位から低電位へと遷移する時点ｔ２の直前の電圧Ｖを検出する。このような所定タイミングでの電圧検出は、例えば周知のサンプルホールド回路を用いて行うことができる。

定常した電圧Ｖは上述のように光量の対数に比例するので、広いダイナミックレンジで画素信号を取得することができる。

しかも電流ＩＰＤが大きくても、定常したゲート電位ＶＧは上述のように光量の対数に比例する。よって、電流ＩＰＤが大きくても、定常した電圧Ｖは光量の対数に比例する。よって、たとえ光量が大きいときであっても適切にダイナミックレンジを向上することができるのである。

なお上記説明では、電圧ＶＧＳを定数として考慮した。しかしながら、電圧ＶＧＳに影響を与える各種パラメータ（式（４）参照）は、複数の画素３１０の間で互いに相違し得る。特に、閾値電圧Ｖｔｈは複数の画素３１０間において相違しやすい。またこれらの各種パラメータは温度によっても変動し得る。特に閾値電圧Ｖｔｈは温度によって変動しやすい。そこで、本実施の形態では、これらのパラメータのばらつき、または、温度に起因する変動を吸収して、画素信号を得ることを企図する。

図４を参照して、時点ｔ１の後の時点ｔ２において、リセット信号ＲＳ２が高電位から低電位へと遷移する。これに伴って、リセット用スイッチＲＳ１がターンオンする。図７は、画素選択用スイッチＰＳ１およびリセット用スイッチＲＳ１の両方がオンしたときの等価回路の一例を概略的に示している。図７の例示では、ダイオードＤ１が示されておらず、リセット用スイッチＲＳ１および画素選択用スイッチＰＳ１が、いずれも短絡して示されている。

リセット用スイッチＲＳ１のオンによって、ゲート電位ＶＧは直流電源Ｅ１の高電位端の第２電源電位（＝ＰＶＤＤ、初期値）に初期化される。よってこのとき、電圧Ｖは以下の式で表される。なお以下では、初期化された電圧Ｖを電圧Ｖｃｏｎｆと表現する。

Ｖｃｏｎｆ＝ＰＶＤＤ−ＶＧＳ ・・・（５）。

信号読出部３３０は電圧Ｖｃｏｎｆを検出する。そして、信号読出部３３０は、リセット用スイッチＲＳ１がオフしたときに検出した電圧Ｖから、電圧Ｖｃｏｎｆを減算して補正電圧Ｖ’を算出する。よって補正電圧Ｖ’は以下の式で表される。

Ｖ’＝Ｖ−Ｖｃｏｎｆ ・・・（６）。

このような演算は、電圧Ｖを保持する周知のメモリと、周知の減算器とを用いて行うことができる。

式（３）および式（５）を式（６）に代入すると以下の式を導くことができる。

Ｖ’＝（ＶＧ−ＶＧＳ）−（ＰＶＤＤ−ＶＧＳ）
＝ＶＧ−ＰＶＤＤ ・・・（７）。

したがって、補正電圧Ｖ’は、光量に応じたゲート電位ＶＧと、直流電圧ＰＶＤＤとによって決まることが分かる。つまり、補正電圧Ｖ’は閾値電圧Ｖｔｈには依存しない。また直流電圧ＰＶＤＤは直流電源Ｅ１の直流電圧であり、これは複数の画素３１０に対して共通して与えることができ、しかも、温度に対する変動も非常に小さい。よって、画素間のばらつき、または、温度に依存する変動の影響を抑制しつつ、光量に依存した補正電圧Ｖ’を算出することができる。そして信号読出部３３０はこの補正電圧Ｖ’を画素信号として取り扱う。例えばこの補正電圧Ｖ’に対して画像処理（例えばγ補正等）が施される。

なお電圧Ｖから電圧Ｖｃｏｎｆを減算する補正して画素信号を得る方法は、後に説明する他の実施の形態においても適用可能であるので、後述する他の実施の形態では繰り返しの説明は省略する。

図４の例示するタイミングチャートによれば、画素選択用スイッチＰＳ１がオンする期間（時点ｔ１，ｔ３の間の期間）のうち、前半においてリセット用スイッチＲＳ１がオフし、後半においてリセット用スイッチＲＳ１がオンする。つまり、前半において光量に応じた電圧Ｖを検出し、後半において電圧Ｖｃｏｎｆを検出する。これは、いわゆるローリングシャッタ方式で画素信号を得る場合に好適である。以下に説明する。

図８はタイミングチャートの一例を示しており、第１行目および第２行目の画素３１０についての動作が示されている。画素選択信号ＰＳ２＿１，ＰＳ２＿２はそれぞれ第１行目および第２行目の画素選択信号ＰＳ２であり、リセット信号ＲＳ２＿１，ＲＳ２＿２はそれぞれ第１行目および第２行目のリセット信号ＲＳ２であり、ゲート電位ＶＧ＿１は第１行目の画素３１０の一つのゲート電位ＶＧであり、ゲート電位ＶＧ＿２は第２行目の画素３１０の一つのゲート電位ＶＧである。

ローリングシャッタ方式とは、複数の画素３１０を行単位で順次に選択し、画素３１０の画素信号を行ごとに読み出す方式である。図８の例示によれば、第１行目の画素選択用スイッチＰＳ１は、時点ｔ２０でターンオンし、その後の時点ｔ２２でターンオフする。よって、この時点ｔ２０，ｔ２２の間の期間Ｔ１０において、第１行目の画素３１０の画素信号が読み出される。第２行行目の画素選択用スイッチＰＳ１は時点ｔ２２でターンオンし、その後の時点ｔ２４でターンオフする。よって、この時点ｔ２２，ｔ２４の間の期間Ｔ２０において、第２行目の画素３１０の画素信号が読み出される。つまり、第１行目の画素３１０の画素信号が読み出された後に、第２行目の画素３１０が選択されて、第２行目の画素３１０の画素信号が読み出される。

同様にして、第３行目から最終行目までの画素３１０の画素信号が順次に読み出される（不図示）。これにより、１フレーム目の画像を得ることができる。１フレーム目の画像を取得した後には、２フレーム目の画像を取得すべく、再び第１行目の画素３１０の画素信号が読み出される。よって図８の例示では、時点ｔ２５において画素選択信号ＰＳ２＿１が低電位から高電位へと遷移している。

また図８によれば、期間Ｔ１０の前半（時点ｔ２０，ｔ２１の間の期間）および期間Ｔ２０の前半（時点ｔ２２，ｔ２３の間の期間）において、それぞれ第１行目および第２行目のリセット用スイッチＲＳ１がオフしている。つまり、この前半において、定常したゲート電位ＶＧ（ひいては電圧Ｖ）は光量に応じた値を採る。そして、後半（時点ｔ２１，ｔ２２の間の期間、および、時点ｔ２３，ｔ２４の間に期間）においては、リセット用スイッチＲＳ１がオンして、ゲート電位ＶＧ＿１，ＶＧ＿２がそれぞれ初期値（直流電圧ＰＶＤＤ）に初期化される。

また図８の例示では、第１行目および第２行目の画素選択用スイッチＰＳ１がそれぞれターンオフする時点ｔ２２，ｔ２４において、第１行目および第２行目のリセット用スイッチＲＳ１をターンオフしている。よって、ゲート電位ＶＧ＿１は時点ｔ２２において光量に応じた値へと変化し始め、ゲート電位ＶＧ＿２は時点ｔ２４において光量に応じた値へと変化し始めている。

さて、図８の例示では、定常状態において、ゲート電位ＶＧ＿１はゲート電位ＶＧ＿２よりも大きい。つまり、図８では、第１行目の画素３１０の一つに入射される光の量が、第２行目の画素３１０の一つに入射される光の量よりも小さい場合が例示されている。

このとき、図８に示すように、ゲート電位ＶＧ＿１が変化を開始してから光量に応じた値を採るまでの移行期間は、ゲート電位ＶＧ＿２が変化を開始してから光量に応じた値を採るまでの移行期間よりも長い。これは、以下で説明するように、光量が大きいほどゲート電位ＶＧの移行期間が短いからである。

さて、半導体層１１，１２の間の接合部（図３）は、より正確には、フォトダイオードＰＤ１と接合容量との並列接続を含んでいると考えることができる。ゲート電位ＶＧが初期化された状態では、半導体層１２に直流電圧ＰＶＤＤが印加されるので、この接合容量には直流電圧ＰＶＤＤが充電されているとともに、フォトダイオードＰＤ１には直流電圧ＰＶＤＤが逆バイアス電圧として印加される。そして、フォトダイオードＰＤ１が光量に応じた電流ＩＰＤを流すと、この電流ＩＰＤによって接合容量が放電し、ゲート電位ＶＧが時間の経過と共に低減する。そして、ゲート電位ＶＧが光量に応じた値を採ると、接合容量の放電が終了して、ゲート電位ＶＧが定常する。このとき式（１）および式（２）が成立する。

以上のように、移行期間とは接合容量の放電時間と把握することができる。さて、過渡状態では、簡単には、電流ＩＰＤは接合容量の放電電流と把握することができるので、放電時間は電流ＩＰＤが大きいほど短い。またゲート電位ＶＧの低減量は、接合容量の電圧についての放電量と把握できるので、この低減量が大きいほど移行期間は長い。しかるに、定常したゲート電位ＶＧは上述のように電流ＩＰＤの対数に比例して低減する。つまり電流ＩＰＤが大きくなっても、電流ＩＰＤの増大量に比べてゲート電位ＶＧの低減量は小さい。よって、電流ＩＰＤが大きくなることによる移行期間の短縮効果が、ゲート電位ＶＧの低減量が大きくなることによる移行期間の拡大効果よりも高い。結果として、電流ＩＰＤが大きいほど移行期間は短くなるのである。逆に言えば、電流ＩＰＤが小さいほど移行期間は長い。つまり光量が小さいほど移行期間は長い。

以上のように、電流ＩＰＤが小さいほど移行期間が長いところ、図８の例示では、期間Ｔ１０，Ｔ２０の前半においてリセット用スイッチＲＳ１をオフして電圧Ｖを検出し、後半においてリセット用スイッチＲＳ１をオンして電圧Ｖｃｏｎｆを検出している。しかも、画素選択用スイッチＰＳ１をターンオフした時点（時点ｔ２２，ｔ２４）においてリセット用スイッチＲＳ１をターンオフしている。したがって、例えば、ゲート電位ＶＧ＿１は、次に画素選択用スイッチＰＳ１がオンする期間Ｔ１１のうち前半の終期まで（即ち時点ｔ２６まで）に定常していればよい。つまり、約１フレーム周期を、ゲート電位ＶＧが定常するための期間として用いることができる。

図８の例示とは異なって、期間Ｔ１０，Ｔ２０のうち前半において、それぞれリセット用スイッチＲＳ１をオンして電圧Ｖｃｏｎｆを検出し、後半において、それぞれリセット用スイッチＲＳ１をオフして電圧Ｖを検出する場合について考察する。このとき、図８の例示とは異なって、期間Ｔ１０の前半（図８でいう時点ｔ２０，ｔ２１の間の期間に相当）において、ゲート電位ＶＧ＿１は初期値（電圧ＰＶＤＤ）を採る。このゲート電位ＶＧ＿１は、リセット用スイッチＲＳ１がターンオフする時点（即ち後半の始期、図８でいう時点ｔ２１に相当）において、変化し始める。この場合、ゲート電位ＶＧ＿１は期間Ｔ１０の終期（図８でいう時点ｔ２２に相当）には定常している必要がある。

以上のように、期間Ｔ１０，Ｔ２０のうち、前半においてリセット用スイッチＲＳ１をオフして電圧Ｖを検出し、後半においてリセット用スイッチＲＳ１をオンして電圧Ｖｃｏｎｆを検出すれば、その逆の場合に比べて、ゲート電位ＶＧの定常を待つための期間を長くすることができる。

なお第１行目のリセット用スイッチＲＳ１のターンオフは、時点ｔ２２よりも後であって、時点ｔ２５よりも前に行ってもよい。これにより、ゲート電位ＶＧ＿１が定常するための期間を長くすることができるからである。

第２の実施の形態．
図９は第２の実施の形態にかかる画素３１０の構造の一例を概略的に示す断面図であり、図１０は第２の実施の形態にかかる画素３１０の等価回路の一例を概略的に示す図である。第１の実施の形態と相違する点として、リセット用スイッチＲＳ１がＮ型のＭＯＳ電界効果トランジスタで構成されている。そのため、図９の例示では、図３と比較して、半導体層１２２の替わりに、半導体層１１４が形成されている。半導体層１１４は、半導体層１１の上部のうち、半導体層１２とは異なる領域に設けられており、半導体層１１１〜１１３と例えば紙面左右方向において間隔を空けて設けられている。また絶縁層１３は半導体層１１の上の、少なくとも半導体層１１１，１１４の間において形成される。ゲート電極１６は絶縁層１３の上に形成されており、絶縁層１３を介して半導体層１１１，１１４の間の領域と対面する。

半導体層１１，１１１，１１４、絶縁層１３およびゲート電極１６を含む構成は、いわゆるＮ型のＭＯＳ電界効果トランジスタを形成し、図１０のリセット用スイッチＲＳ１として機能する。

画素信号用トランジスタＴｒ１の制御電極（ゲート電極１７）は配線を介して、半導体層１２（より具体的には半導体層１２３）と、半導体層１１４とに接続されている。よってリセット用スイッチＲＳ１がオンすると、ゲート電位ＶＧは直流電源Ｅ２の直流電圧に初期化される。なおここではリセット用スイッチＲＳ１の両端電圧は無視している。

半導体層１２，１２１の接合部はダイオードＤ１として機能し、半導体層１１，１２の接合部はフォトダイオードＰＤ１として機能する。半導体層１２は、第１の実施の形態とは異なって、リセット用スイッチＲＳ１のバイアス基板として機能しないので、図１０においてダイオードＤ１のアノードは、リセット用スイッチＲＳ１のバイアス基板に接続されていない。ダイオードＤ１のアノードは、リセット用スイッチＲＳ１の直流電源Ｅ２とは反対側の一端（半導体層１１４）と、フォトダイオードＰＤ１のアノードと、画素信号用トランジスタＴｒ１の制御電極とに共通して接続される。

図１１は、一つの画素３１０の動作の一例を示すタイミングチャートである。リセット用スイッチＲＳ１の型が第１の実施の形態と相違するので、リセット信号ＲＳ２は、図４のリセット信号ＲＳ２とは反対に動作する。その他の動作については、第１の実施の形態と同一であるので詳細な説明を省略する。

さて、第２の実施の形態では、Ｎ型の半導体層１２の上部に形成されるＰ型の半導体層は、半導体層１２１であり、第１の実施の形態の半導体層１２２は設けられない。

ところで、Ｐ型の半導体層１１とＰ型の半導体層１２１とは、半導体層１２によって互いに十分に分離している必要がある。第１の実施の形態では、Ｐ型の半導体層１２２が設けられているので、半導体層１１は半導体層１２２とも十分に分離する必要がある。よって第１の実施の形態では、半導体層１２は比較的大きく形成する必要がある。一方で、第２の実施の形態では、半導体層１２２が設けられていないので、半導体層１２を小さく形成することができ、回路面積を図３の構造に比して約２０％低減することができる。

或いは、次の点でも第２の実施の形態は好適である。即ち、半導体層１２は、この半導体層１２の型と同じＮ型の半導体層１１１〜１１４に比べて、より深く形成される必要がある。そして半導体層１２を大きく形成するほど、必要な不純物の量が大きくなる。第２の実施の形態では、より深い半導体層１２を小さく形成できるので、不純物の量を効果的に低減できる。

なお、図９および図１０の例示では、直流電源Ｅ２の高電位端は、リセット用スイッチＲＳ１の一端および画素信号用トランジスタＴｒ１の一端に共通して接続されているものの、これらに接続される直流電源を異ならせても構わない。また直流電源Ｅ１，Ｅ２として、同じ直流電源を採用してもよい。

第３の実施の形態．
第３の実施の形態では、例えば図９および図１０において、リセット用スイッチＲＳ１のフォトダイオードＰＤ１とは反対側の一端（半導体層１１１）に印加される第４電源電位を、半導体層１２１に印加される第２電源電位よりも高く設定する。例えば、直流電源Ｅ２の直流電圧ＶＲＳＴを直流電源Ｅ１の直流電圧ＰＶＤＤよりも高くする。

図１２は一つの画素３１０の動作を示すタイミングチャートの一例を示している。図１２の例示では、時点ｔ１１において、画素選択信号ＰＳ２およびリセット信号ＲＳ２が低電位から高電位へと遷移している。これに伴って、画素選択用スイッチＰＳ１およびリセット用スイッチＲＳ１がターンオンする。リセット用スイッチＲＳ１がオンすると、半導体層１２には、直流電源Ｅ２の直流電圧ＶＲＳＴが印加される。これにより、半導体層１２の電位（ゲート電位ＶＧ）は半導体層１２１の電位（直流電圧ＰＶＤＤ）よりも高くなる。

このとき、半導体層１２，１２１の接合部には逆バイアス電圧が印加されるので、この接合部はダイオードＤ１ではなく、接合容量で考慮される。なおこのとき半導体層１２，１２１の接合部はフォトダイオードとしても機能するものの、この半導体層１２，１２１の接合部の面積は、半導体層１１，１２の接合部の面積に比べて小さいので、フォトダイオードとしての機能は小さい。よってここでは当該フォトダイオードを無視する。

次に時点ｔ１２においてリセット信号ＲＳ２が高電位から低電位へと遷移する。これに伴ってリセット用スイッチＲＳ１がターンオフする。図１３は、リセット用スイッチＲＳ１がオフしたときの等価回路の一例を概略的に示している。図１３の例示では、図５と比較してダイオードＤ１は示されず、半導体層１２，１２１の接合部として、コンデンサＣ１が示されている。

フォトダイオードＰＤ１は光量に比例して電流ＩＰＤを発生させるところ、この電流ＩＰＤは直流電源Ｅ２、コンデンサＣ１およびフォトダイオードＰＤ１を流れる。よって当該電流ＩＰＤによってコンデンサＣ１が放電することになり、ゲート電位ＶＧは図１２に示すように、初期的には時間に比例して低減する。なお図１３では、光量が異なる場合のゲート電位ＶＧの変化がそれぞれ実線、破線、一点鎖線および二点鎖線で示されている。光量が大きいほど、即ち電流ＩＰＤが大きいほど、ゲート電位ＶＧの低下速度は速い。

そして、ゲート電位ＶＧが直流電圧ＰＶＤＤを下回ると、半導体層１２，１２１の接合部はダイオードＤ１として機能するので、ゲート電位ＶＧは、第１および第２の実施の形態と同様に、電流ＩＰＤとダイオードＤ１の電流−電圧特性とに応じて決まる値（式（１）および式（２））まで低減する。

以上のように、ゲート電位ＶＧが直流電圧ＰＶＤＤよりも大きいときには、ゲート電位ＶＧは時間に比例して低減する。よってこのとき、電圧Ｖも時間に比例して低減する（式（３）参照）。またこのとき、ゲート電位ＶＧの低下速度は光量が大きいほど高いので、電圧Ｖの低下速度も光量が大きいほど高くなる。

そこで、電圧Ｖが時間に比例して低減する領域において、この電圧Ｖを画素信号として検出すべく、露光時間を導入する。信号読出部３３０は、時点ｔ１２から露光時間Ｔ１が経過したときの時点ｔ１３における電圧Ｖを検出する。時点ｔ１３におけるゲート電位ＶＧが直流電圧ＰＶＤＤよりも大きいときには、つまり時点ｔ１３における電圧Ｖが、直流電圧ＰＶＤＤと電圧ＶＧＳとの差（式（３）参照、以下、第１電圧基準値と呼ぶ）よりも大きいときには、当該時点ｔ１３における電圧Ｖは光量に比例して低減する。よってこの電圧Ｖを画素信号として検出すれば、光量が小さいときのコントラストを向上できる。

一方で、光量が大きいときには、電流ＩＰＤが大きいので、ゲート電位ＶＧが比較的早期に直流電圧ＰＶＤＤよりも小さくなる。そして時点ｔ１３におけるゲート電位ＶＧが直流電圧ＰＶＤＤよりも小さいときには、つまり時点ｔ１３における電圧Ｖが第１電圧基準値よりも小さいときには、電圧Ｖは光量に比例しない。

そこで信号読出部３３０は、時点ｔ１３における電圧Ｖと第１電圧基準値とを比較する。このような比較は周知の比較器を用いて行うことができる。そして、電圧Ｖが第１電圧基準値よりも大きいときには、上述のとおり、時点ｔ１３における電圧Ｖを画素信号として検出する。一方で電圧Ｖが第１電圧基準値よりも小さいときには、露光時間Ｔ１よりも長い時間Ｔ２が時点ｔ１２から経過した時点における電圧Ｖを、画素信号として検出する。この時間Ｔ２は、光量が大きいときに電圧Ｖが定常するのに十分な時間である。また時間Ｔ２が経過した時点は、図１２に例示するように、例えば画素選択信号ＰＳ２が高電位から低電位へと遷移する時点ｔ１４（より厳密には時点ｔ１４の直前の時点）であってもよい。

以上のように、光量が小さいときには、光量に比例する時点ｔ１３での電圧Ｖを画素信号として検出する。また光量が大きいときには、光量の対数に比例する時点ｔ１４での電圧Ｖを画素信号として検出する。したがって、ダイナミックレンジを向上しつつも、光量が小さいときのコントラストを向上できるのである。

ところで、ゲート電位ＶＧが直流電圧ＰＶＤＤよりも小さい領域においては、第１の実施の形態で述べたように、電流ＩＰＤが大きいほど早くゲート電位ＶＧは定常する。よって、光量が大きい場合には、時点ｔ１３において電圧Ｖが定常している場合がある（図１２の二点鎖線）。この場合も、時点ｔ１３における電圧Ｖを画素信号として検出してもよい。つまり、時点ｔ１４での電圧Ｖを再度検出する必要はない。光量が大きいほど、時点ｔ１３における電圧Ｖが小さいことも考慮すると、時点ｔ１３における電圧Ｖが定常しているか否かは、時点ｔ１３における電圧Ｖの値に基づいて判別できる。

よって信号読出部３３０は、時点ｔ１３での電圧Ｖが第１電圧基準値よりも大きいときのみならず、次で説明する第２電圧基準値（＜第１電圧基準値）よりも小さいときにも、時点ｔ１３での電圧Ｖを画素信号として検出してもよい。この第２電圧基準値は、時点ｔ１３での電圧Ｖが定常するときの最小値であり、例えばシミュレーションまたは実験により予め設定することができる。

なお、上述の説明から理解できるように、時点ｔ１３における電圧Ｖが第２電圧基準値よりも大きく第１電圧基準値よりも小さい場合には、時点ｔ１３における電圧Ｖは定常していない。しかるに、その場合であっても、時点ｔ１３における電圧Ｖは光量が大きいほど小さく、その光量と電圧Ｖとの関係はシミュレーションまたは実験によって把握することができる。

よって、信号読出部３３０は、時点ｔ１３における電圧Ｖの値に依らずに、常に、時点ｔ１３における電圧Ｖを画素信号として検出しても構わない。この場合であっても、時点ｔ１３における電圧Ｖが第１電圧基準値よりも大きいときには、時点ｔ１３における電圧Ｖは光量に比例するので、光量が小さいときのコントラストを向上でき、時点ｔ１３における電圧Ｖが第２電圧基準値よりも小さいときには、時点ｔ１３における電圧Ｖは光量の対数に比例するので、ダイナミックレンジを向上できる。

この場合、図１４に示すように、例えば時点ｔ１３にて画素選択信号ＰＳ２を高電位から低電位へと遷移させてもよい。そして、信号読出部３３０は時点ｔ１３（より厳密には時点ｔ１３の直前）の電圧Ｖを画素信号として取り扱う。

或いは、図１５に例示するように、露光時間を規定するための露光時間用スイッチＥＳ１を設けてもよい。露光時間用スイッチＥＳ１は例えばトランジスタ（例えばＭＯＳ電界効果トランジスタ）であり、例えばフォトダイオードＰＤ１のアノードと、画素信号用トランジスタＴｒ１の制御電極との間に設けられる。この露光時間用スイッチＥＳ１は、図１２において、時点ｔ１２においてターンオンし、時点ｔ１２から露光時間Ｔ１が経過した時点ｔ１３においてターンオフする。露光時間用スイッチＥＳ１のオフによってフォトダイオードＰＤ１が切り離される。これにより、ゲート電位ＶＧは、時点ｔ１４にてリセット用スイッチＲＳ１がターンオンするまで、時点ｔ１３における値を維持する。信号読出部３３０は時点ｔ１３から時点ｔ１４までの所定の時点における電圧Ｖを画素信号として検出する。

なお図１２の例示では、画素選択用スイッチＰＳ１がオンする期間Ｔ１０の前半（時点ｔ１１，ｔ１２の間の期間）においてリセット用スイッチＲＳ１をオンし、後半（時点ｔ１２，ｔ１４の間の期間）においてリセット用スイッチＲＳ１をオフしている。つまり、まず、ゲート電位ＶＧを直流電圧ＰＶＤＤよりも高い直流電圧ＶＲＳＴに初期化し、その後に、ゲート電位ＶＧを光量に応じて変化させている。これにより、ゲート電位ＶＧが直流電圧ＰＶＤＤよりも高い線形領域を設けることができるのである。

しかるに、同じ画素３１０の画素信号を所定のフレーム周期ごとに繰り返し読み出す場合には、これに限らない。即ち、１フレーム周期前にゲート電位ＶＧを直流電圧ＶＲＳＴに初期化し、本フレーム周期までゲート電位ＶＧが直流電圧ＶＲＳＴを維持すれば、本フレーム周期の期間Ｔ１０の前半において、リセット用スイッチＲＳ１をオフしてもよい。なぜなら、本フレーム周期の期間Ｔ１０の始期においてゲート電位ＶＧが直流電圧ＶＲＳＴを採るので、線形領域を設けることができるからである。

言い換えれば、期間Ｔ１０の前半において、リセット用スイッチＲＳ１をオフして電圧Ｖを検出し、後半においてリセット用スイッチＲＳ１をオンして、ゲート電位ＶＧを初期化してもよい。このゲート電位ＶＧの初期化は次のフレーム周期のための初期化である。

これによっても、光量が小さいときにコントラストを向上しつつ、ダイナミックレンジを向上できる。

ただし、この場合には、１フレーム目では画素信号を適切に取得できない。なぜなら、リセット用スイッチＲＳ１がオンする前には、ゲート電位ＶＧが直流電圧ＶＲＳＴに初期化されていないからである。よって、この場合には、１フレーム目の電圧Ｖを画素信号としては検出せずに、２フレーム目からの電圧Ｖを画素信号として検出する。

逆にいえば、期間Ｔ１０の前半においてリセット用スイッチＲＳ１をオフし、後半においてオンする態様（図１２）を採用すれば、１フレーム目から画素信号を取得することができる。

なお第３の実施の形態では、画素選択用スイッチＰＳ１およびリセット用スイッチＲＳ１の両方がオンする期間（例えば図１２の時点ｔ１１，ｔ１２の間の期間）が存在する。これは、第１の実施の形態で説明したように、リセット用スイッチＲＳ１がオンしているときの電圧Ｖｃｏｎｆを検出するためである。しかしながら、電圧ＶＧＳのばらつき、または、温度に起因する変動などが小さい場合には、電圧Ｖｃｏｎｆの検出は不要である。この点は、第１及び第２の実施の形態にも適用される。

一方で、第３の実施の形態では、リセット用スイッチＲＳ１は、ゲート電位ＶＧを直流電圧ＶＲＳＴ（＞直流電圧ＰＶＤＤ）に初期化するためにも必要である。しかしながら、電圧Ｖｃｏｎｆを検出しない場合には、画素選択用スイッチＰＳ１とリセット用スイッチＲＳ１の両方がオンする必要はない。そこで、画素選択用スイッチＰＳ１は図１２において、時点ｔ１２〜ｔ１４の期間のみにおいてオンしても構わない。言い換えれば、画素選択用スイッチＰＳ１はリセット用スイッチＲＳ１に対して排他的にオンしてもよい。

第４の実施の形態．
光量が小さい場合には、電流ＩＰＤが小さくなり、一方でノイズ量はほぼ一定であるため、結果的としてＳ／Ｎ比が劣化する。よってＳ／Ｎ比が例えば許容値よりも小さくなる場合には、電流ＩＰＤの増大が望まれる。一方で、光量が大きい場合には、画像に白抜き、あるいは、ホワイトアウトが生じ得る。よってこの場合には、電流ＩＰＤの低減が望まれる。そこで、第４の実施の形態では、画像の全体的な明るさに応じて、電流ＩＰＤを調整する構成を提案する。

さて、光量が同じ場合には、半導体層１１，１２の接合部（フォトダイオードＰＤ１）が発生する電流ＩＰＤは、この接合部の空乏層が厚いほど大きい。そしてこの空乏層は、当該接合部に印加される逆バイアス電圧が大きいほど厚い。よって、半導体層１２に印加する電源電位を用いて、電流ＩＰＤを調整することができる。

図１６は画像センサ３００の構成の一例を概略的に示す図である。第４の実施の形態では、電圧出力部４００と電圧制御部４１０とが設けられている。電圧出力部４００は可制御の直流電圧を出力し、第１〜第３の実施の形態の直流電源Ｅ１として機能する。換言すると、第３電源電位（リセット用スイッチＲＳ１の一端の電位）の直流電圧を出力する。図１６の例示では、電圧出力部４００は増幅器４１１とＤＡ変換部４１２とを有している。ＤＡ変換部４１２には、電圧出力部４００が出力する直流電圧の値を指定する指定値が電圧制御部４１０から入力される。ＤＡ変換部４１２に入力される当該指定値はデジタル信号である。ＤＡ変換部４１２はこの指定値をアナログ信号（電圧）に変換して、これを増幅器４１１へと出力する。増幅器４１１は所定の増幅率でこのアナログ信号を増幅し、増幅した直流電圧を、リセット用スイッチＲＳ１の一端に出力する。

なお図１６では、複数の画素３１０を含む部分を画素アレイ３４０として示している。また図１６の例示では、列線３２０の各々には列選択用スイッチＰＳ３が設けられており、増幅器３１１およびＡＤ変換部３１２の一組が複数の列線３２０に対して共通して設けられている。そして、一つの列選択用スイッチＰＳ３がオンすると、その一つの列選択用スイッチＰＳ３が設けられた列線３２０に印加された電圧Ｖが、増幅器３１１へと入力される。列選択用スイッチＰＳ３は列ごとに順次にオンすることで、列線３２０に印加される電圧Ｖが列ごとに順次に増幅器３１２に入力される。

電圧制御部４１０には、信号読出部３３０から画素信号（電圧Ｖまたは補正電圧Ｖ’）が順次に入力される。電圧制御部４１０は、複数（例えば全て）の画素３１０の画素信号の平均値を算出する。画素信号の平均値は、画素３１０の全ての画素信号の総和を、画素３１０の個数で除算することで算出される。このような算出は周知の加算器および除算器を用いて行うことができる。

電圧制御部４１０は、算出した平均値に基づいて電圧出力部４００の直流電圧を制御する。より具体的には、算出した平均値が所定の所定値よりも大きいときには、電圧出力部４００の直流電圧として第１値を採用させ、算出した平均値が所定値よりも小さいときには、電圧出力部４００の直流電圧として、第１値よりも大きい第２値を採用させる。

例えば電圧制御部４１０は、画素信号の平均値Ｄと基準値Ｄｒｅｆとの差（＝Ｄｒｅｆ−Ｄ）を計算する。この基準値Ｄｒｅｆは例えば所定の記憶媒体に予め記憶される。そして、電圧制御部４１０はこの差を指定値として電圧出力部４００に出力する。電圧出力部４００のＤＡ変換部４１２は指定値をアナログ信号に変換し、増幅器４１１は当該アナログ信号を所定の増幅率で増幅する。これにより、算出した平均値が大きくなるにつれ、発生される直流電圧は低くなる。これによっても、平均値が所定値よりも大きいときの直流電圧は、平均値が所定値よりも小さいときの直流電圧よりも小さくなる。なお電圧出力部４００が出力する直流電圧は、例えば画素信号の平均値に比例して低減するように生成されてもよい。上述の例では、直流電圧は、増幅器４１１の増幅率を比例係数として画素信号の平均値に比例して低減する。

あるいは、電圧制御部４１０は例えば次のように動作してもよい。まず、画素信号の平均値が所定の基準値よりも大きいか否かを判定する。このような判定は周知の比較器を用いて行うことができる。そして当該平均値が基準値よりも大きいときには、例えば第１指定値を電圧出力部４００へと出力し、当該平均値が基準値よりも小さいときには、第１指定値よりも大きい第２指定値を電圧出力部４００へと出力する。これにより、平均値が平均基準値よりも小さいときの電圧出力部の直流電圧を、平均値が平均基準値よりも大きいときの直流電圧よりも大きくできる。第１指定値、第２指定値、および、基準値は例えば所定の記憶媒体に予め記憶される。

これにより、光量が小さいときのＳ／Ｎ比を向上しつつも、光量が大きいときの白抜きまたはホワイトアウトを回避または抑制できる。

なお、上述の例では、画素選択用スイッチＰＳ１およびリセット用スイッチＲＳ１はＭＯＳ電界効果トランジスタであるものの、これに限らず、任意のスイッチを採用してもよい。また上述の例では、画素信号用トランジスタＴｒ１はＭＯＳ電界効果トランジスタであるものの、これに限らず、例えば絶縁ゲート型の他のトランジスタを採用することもできる。

以上のように、画像センサ３００は詳細に説明されたが、上記した説明は、全ての局面において例示であって、この発明がそれに限定されるものではない。また、上述した各種変形例は、相互に矛盾しない限り組み合わせて適用可能である。そして、例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

１１，１２，１２１ 半導体層
３１０ 画素
３３０ 信号読出部
ＣＳ１ 電流源
ＲＳ１ リセット用スイッチ
Ｔｒ１ 画素信号用トランジスタ

Claims (7)

1. 第１電源電位が印加される第１型の第１半導体層と、
   前記第１半導体層の上部に形成される第２型の第２半導体層と、
   前記第１電源電位とは異なる第２電源電位が印加され、前記第２半導体層の上部に形成される前記第１型の第３半導体層と、
   前記第２半導体層に接続される制御電極を有し、前記第１電源電位とは異なる第３電源電位と前記第１電源電位との間に設けられるトランジスタと
   を有する画素と、
   前記トランジスタに対して前記第１電源電位側に設けられ、前記トランジスタと直列に接続される電流源と、
   前記電流源の電圧を検出する信号読出部と
   を備え、
   前記画素は、前記第２電源電位よりも大きい第４電源電位が印加される一端と、前記第２半導体層に接続される他端とを有するリセット用スイッチを備え、
   前記第１型はＰ型であり、前記第２型はＮ型であり、
   前記信号読出部は、前記リセット用スイッチをターンオフした時点から第１時間が経過したときの前記電圧を検出し、
   前記リセット用スイッチは、
   前記第２半導体層と、
   前記第３半導体層たるソース領域と、
   前記第２半導体層の上部において、前記ソース領域と間隔を空けて形成され、前記トランジスタの前記制御電極に接続されるＰ型のドレイン領域と、
   前記ソース領域と前記ドレイン領域との間において、前記第２半導体層の上に形成される絶縁層と、
   前記絶縁層の上に形成されるゲート電極と
   を有する、画像センサ。
2. 前記信号読出部は、
   前記リセット用スイッチをターンオフした時点から前記第１時間が経過したときの前記電圧が、前記第２電源電位よりも大きいか否かを判定し、
   前記電圧が前記第２電源電位よりも大きいときには前記電圧を画素信号に用い、
   前記電圧が前記第２電源電位よりも小さいときには、前記第１時間よりも長い第２時間が前記時点から経過したときの前記電圧を検出して前記画素信号に用いる、請求項１に記載の画像センサ。
3. 前記信号読出部は、前記リセット用スイッチをターンオフした時点から前記第１時間が経過したときの前記電圧を、前記電圧の値によらず、画素信号に用いる、請求項１に記載の画像センサ。
4. 前記画素は複数設けられており、
   前記複数の画素の各々は、前記第１電源電位と前記第３電源電位との間において、前記トランジスタおよび前記電流源と直列に接続され、所定のフレーム周期においてオン／オフを繰り返す画素選択用スイッチを備え、
   前記画素選択用スイッチがオンする期間の前半において、前記リセット用スイッチがオンし、前記期間の後半において、前記リセット用スイッチがオフする、請求項１から３のいずれか一つに記載の画像センサ。
5. 前記信号読出部は、前記リセット用スイッチをオフした状態で検出される前記電圧から、前記リセット用スイッチをオンした状態で検出される前記電圧を減算して画素信号を生成する、請求項１から４のいずれか一つに記載の画像センサ。
6. 前記リセット用スイッチは、前記第１半導体層の上部のうち、前記第２半導体層以外の領域に形成されたＮ型のＭＯＳ電界効果トランジスタである、請求項１から５のいずれか一つに記載の画像センサ。
7. 前記画素を複数備え、
   前記画像センサは、
   前記第１電源電位と前記第３電源電位との間の直流電圧を可制御で出力する直流電圧出力部と、
   前記複数の画素の前記電圧の平均値が所定値よりも小さいときに、前記直流電圧として第１値を採用させ、前記平均値が前記所定値よりも大きいときに、前記直流電圧として、前記第１値よりも小さい第２値を採用させる電圧制御部と
   を備える、請求項１から６のいずれか一つに記載の画像センサ。

Images