JP6405509B2

JP6405509B2 - 整流回路、電源装置及び電子機器

Info

Publication number: JP6405509B2
Application number: JP2013190798A
Authority: JP
Inventors: 幸一郎安達; 西田　淳二; 淳二西田; 内田　雅也; 雅也内田; 敦西井
Original assignee: Ricoh Electronic Devices Co Ltd
Current assignee: Ricoh Electronic Devices Co Ltd
Priority date: 2013-09-13
Filing date: 2013-09-13
Publication date: 2018-10-17
Anticipated expiration: 2033-09-13
Also published as: JP2015057024A

Description

本発明は、交流電力を直流電力に整流する整流回路と、それを用いた電源装置と、それを含む電子機器とに関する。

従来例の整流回路として、例えば、４つのダイオードを有するダイオードブリッジ回路を用いたブリッジ型全波整流回路がある。ダイオードブリッジ回路は交流電力を全波整流することにより、当該整流回路に接続された負荷の両端に直流電圧を出力する。また、平滑用のコンデンサを負荷に並列接続する構成が引用文献１に開示されている。この構成によれば、出力電圧を少ないリップル成分を有する平滑化された直流電圧に変換できる。

しかしながら、整流回路の出力電圧と当該出力電圧を分圧した電圧との２つの電圧を、整流回路に接続された負荷システムに出力する場合、分圧した出力電圧を出力するためには電圧変換器を用いる必要があり回路規模が増加するという問題点がある。

本発明の目的は上記の問題点を解決し、２つの出力電圧を出力する整流回路において、従来技術に比較して小型化することができる整流回路を提供することにある。

本発明の一態様に係る整流回路は、
交流電圧を第１及び第２の直流電圧に整流してそれぞれ第１及び第２の出力端子を介して出力する整流回路であって、
互いに電磁的に結合された１次コイルと２次コイルとを有する第１の変圧器と、
互いに電磁的に結合された１次コイルと２次コイルとを有する第２の変圧器と、
互いに同一の導通方向でかつ直列に接続された第１と第２のダイオードと、互いに同一の導通方向でかつ直列に接続された第３と第４のダイオードと、互いに同一の導通方向でかつ直列に接続された第５と第６のダイオードとが並列に接続され、上記第１、第３及び第５のダイオードの各カソードが上記第１の出力端子に接続されてなるブリッジ回路と、
上記第１の出力端子と上記第２の出力端子との間に接続された第１のコンデンサと、
上記第２の出力端子と接続された一端と、上記第２、第４及び第６のダイオードの各アノードに接続された他端とを有する第２のコンデンサとを備え、
上記第１の変圧器の２次コイルは、上記第１のダイオードと上記第２のダイオードとの接続点と、上記第２の出力端子との間に接続され、
上記第２の変圧器の２次コイルは、上記第３のダイオードと上記第４のダイオードとの接続点と、上記第５のダイオードと上記第６のダイオードとの接続点との間に接続されたことを特徴とする。

本発明によれば、２つの出力電圧を出力する整流回路において、電圧変換器を用いる必要がないので、従来技術に比較して小型化することができる整流回路を提供できる。

本発明の実施形態１に係る整流回路１Ａを含む電源装置の構成を示す回路図であって、入力電圧Ｖｉの正の期間における動作を示す回路図である。図１の整流回路１Ａの入力電圧Ｖｉの負の期間における動作を示す回路図である。本発明の実施形態２に係る整流回路１Ｂを含む電源装置の構成を示す回路図である。本発明の実施形態３に係る整流回路１Ｃを含む電源装置の構成を示す回路図である。本発明の実施形態４に係る整流回路１Ｄを含む電源装置の構成を示す回路図であって、入力電圧Ｖｉの正の期間における動作を示す回路図である。図５の整流回路１Ｄの入力電圧Ｖｉの負の期間における動作を示す回路図である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

実施形態１．
図１は本発明の実施形態１に係る整流回路１Ａを含む電源装置の構成を示す回路図であって、入力電圧Ｖｉの正の期間における動作を示す回路図である。また、図２は図１の整流回路１Ａの入力電圧Ｖｉの負の期間における動作を示す回路図である。

図１において、例えば交流電圧源である交流電源Ｅは、整流回路１Ａの入力端子ＩＮ１及びＩＮ２に接続される。整流回路１Ａの出力端子ＯＵＴ１及びＯＵＴ２は、例えば携帯電話等の電子機器である負荷システム２に接続される。

図１において、整流回路１Ａは、直列共振コンデンサＣｓと、変圧器Ｔ１及びＴ２と、整流用のダイオードＤ１〜Ｄ６を有するブリッジ回路１０Ａと、平滑用電解コンデンサＣｏ１及びＣｏ２とを備えて構成される。ここで、変圧器Ｔ１は、互いに電磁的に結合された１次コイルＬ１１及び２次コイルＬ１２を有する。また、変圧器Ｔ２は、互いに電磁的に結合された１次コイルＬ２１及び２次コイルＬ２２を有する。

１次コイルＬ１１の一端は、直列共振コンデンサＣｓを介して入力端子ＩＮ１に接続され、１次コイルＬ１１の他端は１次コイルＬ２１を介して入力端子ＩＮ２に接続されるとともに接地される。ここで、直列共振コンデンサＣｓと、１次コイルＬ１１，Ｌ２１とは、直列共振回路を形成する。

また、２次コイルＬ１２の一端は、ダイオードＤ１のアノード及びダイオードＤ２のカソードに接続される。２次コイルＬ１２の他端は、出力端子ＯＵＴ２、平滑用電解コンデンサＣｏ１の負極及び平滑用電解コンデンサＣｏ２の正極に接続される。２次コイルＬ２２の一端は、ダイオードＤ３のアノード及びダイオードＤ４のカソードに接続される。２次コイルＬ２２の他端は、ダイオードＤ５のアノード及びダイオードＤ６のカソードに接続される。ダイオードＤ１，Ｄ３及びＤ５のカソードは、出力端子ＯＵＴ１及び平滑用電解コンデンサＣｏ１の正極に接続される。ダイオードＤ２，Ｄ４及びＤ６のアノードは接地されるとともに、平滑用電解コンデンサＣｏ２の負極に接続される。

以上のように構成された整流回路１Ａの動作について、図１及び図２を参照して以下説明する。

交流電源Ｅは、交流電圧である入力電圧Ｖｉを出力して整流回路１Ａの入力端子ＩＮ１と入力端子ＩＮ２の間に印加する。ここで、交流電圧である入力電圧Ｖｉの１周期の時間期間は、入力電圧Ｖｉが正（Ｖｉ＞０）である時間期間（以下、「正の期間」という。）と、入力電圧Ｖｉが負（Ｖｉ＜０）である時間期間（以下、「負の期間」という。）とを含む。

入力電圧Ｖｉの正の期間における動作を示す図１において、入力電圧Ｖｉが入力端子ＩＮ１，ＩＮ２に印加されるとき、電流Ｉ０が流れる。電流Ｉ０は、交流電源Ｅの正極から、入力端子ＩＮ１、直列共振コンデンサＣｓ、１次コイルＬ１１、１次コイルＬ２１及び入力端子ＩＮ２を介して、交流電源Ｅの負極へ流れる。電流Ｉ０が１次コイルＬ１１に流れるときその両端に１次電圧Ｖ１１が発生し、１次電圧Ｖ１１は変圧器Ｔ１により巻数比（以下、各変圧器において、１次コイルと２次コイルとの巻数比をいう。）に対応する変圧比で２次コイルＬ１２の両端において２次電圧Ｖ１２に電圧変換される。また、電流Ｉ０が１次コイルＬ２１に流れるときその両端に１次電圧Ｖ２１が発生し、１次電圧Ｖ２１は変圧器Ｔ２により巻数比に対応する変圧比で２次コイルＬ２２の両端において２次電圧Ｖ２２に電圧変換される。

２次電圧Ｖ１２により２次コイルＬ１２に電流Ｉ１が流れ、当該電流Ｉ１は、２次コイルＬ１２の一端から、ダイオードＤ１及び平滑用電解コンデンサＣｏ１を介して、２次コイルＬ１２の他端へ流れる。また、２次電圧Ｖ２２により２次コイルＬ２２に電流Ｉ２が流れ、当該電流Ｉ２は２次コイルＬ２２の一端から、ダイオードＤ３、平滑用電解コンデンサＣｏ１、平滑用電解コンデンサＣｏ２及びダイオードＤ６を介して２次コイルＬ２２の他端へ流れる。

入力電圧Ｖｉの負の期間における動作を示す図２において、入力電圧Ｖｉが入力端子ＩＮ１，ＩＮ２に印加されるとき、電流Ｉ０が流れる。電流Ｉ０は、交流電源Ｅの負極から、入力端子ＩＮ２、１次コイルＬ２１、１次コイルＬ１１及び入力端子ＩＮ１を介して、交流電源Ｅの正極へ流れる。電流Ｉ０が１次コイルＬ１１に流れるときその両端に１次電圧Ｖ１１が発生し、１次電圧Ｖ１１は変圧器Ｔ１により巻数比に対応する変圧比で２次コイルＬ１２の両端において２次電圧Ｖ１２に電圧変換される。また、電流Ｉ０が１次コイルＬ２１に流れるときその両端に１次電圧Ｖ２１が発生し、１次電圧Ｖ２１は変圧器Ｔ２により巻数比に対応する変圧比で２次コイルＬ２２の両端において２次電圧Ｖ２２に電圧変換される。

２次電圧Ｖ１２により２次コイルＬ１２に電流Ｉ１が流れ、当該電流Ｉ１は、２次コイルＬ１２の他端から、平滑用電解コンデンサＣｏ２及びダイオードＤ２を介して、２次コイルＬ１２の一端へ流れる。また、２次電圧Ｖ２２により２次コイルＬ２２に電流Ｉ２が流れ、当該電流Ｉ２は、２次コイルＬ２２の他端から、ダイオードＤ５、平滑用電解コンデンサＣｏ１、平滑用電解コンデンサＣｏ２及びダイオードＤ４を介して、２次コイルＬ２２の一端へ流れる。

図１及び図２を参照して上述したように、正の期間及び負の期間を含む入力電圧Ｖｉの１周期を通じて、平滑用電解コンデンサＣｏ１，Ｃｏ２を直接充電する電流Ｉ１及びＩ２の経路が存在する。そのため、整流回路１Ａは、直流電圧である出力電圧Ｖｏ１と、当該出力電圧Ｖｏ１を分圧した直流電圧である出力電圧Ｖｏ２とを負荷システム２に供給することができる。

例えば、変圧器Ｔ１及びＴ２の各巻数比を１：１とし、平滑用電解コンデンサＣｏ１，Ｃｏ２の静電容量比をＣｏ１：Ｃｏ２＝１：１とすると、出力電圧Ｖｏ１の略半分の出力電圧Ｖｏ２が出力端子ＯＵＴ２から出力される。

以上のように構成された実施形態１に係る整流回路１Ａによれば、変圧器Ｔ１及びＴ２と、ブリッジ回路１０Ａとを備える。ここで、互いに同一の導通方向でかつ直列に接続されたダイオードＤ１及びＤ２と、互いに同一の導通方向でかつ直列に接続されたダイオードＤ３及びＤ４と、互いに同一の導通方向でかつ直列に接続されたダイオードＤ５及びＤ６とは並列に接続される。また、ダイオードＤ１，Ｄ３及びＤ５の各カソードは、出力端子ＯＵＴ１に接続される。また、整流回路１Ａは、出力端子ＯＵＴ１及びＯＵＴ２の間に接続された平滑用電解コンデンサＣｏ１と、出力端子ＯＵＴ１と接続された一端と、ダイオードＤ２，Ｄ４及びＤ６の各アノードに接続された他端とを有する平滑用電解コンデンサＣｏ２とを備える。さらに、２次コイルＬ１２は、ダイオードＤ１とダイオードＤ２との接続点と、出力端子ＯＵＴ２との間に接続され、２次コイルＬ２２は、ダイオードＤ３とダイオードＤ４との接続点と、ダイオードＤ５とダイオードＤ６との接続点との間に接続される。

上記構成によれば、電流Ｉ１及びＩ２は平滑用電解コンデンサＣｏ１及びＣｏ２を一定方向に流れる。各平滑用電解コンデンサＣｏ１及びＣｏ２の両端には、平滑化された電圧が生じ、互いに異なる２つの直流出力電圧Ｖｏ１，Ｖｏ２が出力端子ＯＵＴ１，ＯＵＴ２から出力される。このように、整流回路１Ａは、電圧変換器を用いることなく、２つの出力電圧を生成することができる。よって、整流回路１Ａを従来技術に比較して小型化することができ、変圧器Ｔ１及びＴ２の基板の実装サイズを縮小することができる。また、整流回路１Ａを含む電源装置を、携帯電話等の電子機器に実装することができる。

ところで、従来例の携帯電話等の小型電子機器において、整流回路が例えば１０ワットを超える高い電力を出力する場合、整流回路に設けた変圧器に流れる電流は増大する。そのような増大した電流が変圧器の定格電流値を満たすためには、変圧器を大型化する必要がある。しかしながら、変圧器を大型化すると整流回路は大型化し、場合によっては小型電子機器に実装することができないサイズとなり得る。

これに対して本実施形態によれば、変圧器Ｔ１，Ｔ２に定格電流に近い大電流を流す場合、交流電源Ｅを含む閉回路で２つの変圧器Ｔ１，Ｔ２を使用し、１次コイルＬ１１，Ｌ２１を直列に接続することで、以下のように２つの変圧器Ｔ１，Ｔ２の各々のインダクタンスを下げることができる。すなわち、一般的に、インダクタンスが小さい方が定格電流値を大きくすることができる。このため、同一の定格電流の場合は１つの変圧器を使用するよりもインダクタンスを下げて２つの変圧器Ｔ１，Ｔ２を使用することにより全体としての変圧器Ｔ１，Ｔ２の基板の実装面積を小さくすることができる。

また、本実施形態では６つのダイオードＤ１〜Ｄ６を有するブリッジ回路１０Ａを用いるので、４つのダイオードで構成される従来例のブリッジ回路を２つの変圧器Ｔ１，Ｔ２に対応して２セット設ける場合に比較して、ダイオードの数を削減できる

本実施形態において、図１の整流回路１Ａを含む電源装置は、電子機器である負荷システム２に直流電力を供給する。しかし本発明はこれに限らず、整流回路１Ａを含む電源装置を、例えば、負荷システム２とともに電子機器に含んでもよい。

また、本実施形態において、図１の交流電源Ｅは、電子機器を含む電源装置の外部電源である。しかし本発明はこれに限らず、例えば電磁誘導方式、磁界結合方式、電界結合方式等の無線給電技術を用いて交流電源Ｅからの電力を受電するコイル又は電極等を、電源装置に含んでもよい。

実施形態２．
図３は、本発明の実施形態２に係る整流回路１Ｂを含む電源装置の構成を示す回路図である。図３において、整流回路１Ｂは、図１の整流回路１Ａに比較して、以下の点が異なる。
（１）整流回路１Ｂは、ブリッジ回路１０Ａに代えてブリッジ回路１０Ｂを備えたこと。ここで、ブリッジ回路１０Ｂは、ブリッジ回路１０Ａに比較して、ダイオードＤ１〜Ｄ６にそれぞれ並列接続されたＮチャンネルＭＯＳ電界効果トランジスタ（以下、「ＮＭＯＳトランジスタ」という。）Ｍ１〜Ｍ６をさらに備える。
（２）整流回路１Ｂは、１次コイルＬ１１及びＬ２１に流れる電流Ｉ０を検出する電流検出回路１１と、ブリッジ制御回路１２とをさらに備えたこと。ここで、ブリッジ制御回路１２は、ＮＭＯＳトランジスタＭ１〜Ｍ６のうち、導通しているダイオードに並列に接続されたＮＭＯＳトランジスタをオンする一方、導通していないダイオードに並列に接続されたＮＭＯＳトランジスタをオフする。
以下相違点について説明する。

図３において、ＮＭＯＳトランジスタＭ１〜Ｍ６の各ソースはそれぞれ、ダイオードＤ１〜Ｄ６の各アノードに接続される。ＮＭＯＳトランジスタＭ１〜Ｍ６の各バックゲートはそれぞれ、ダイオードＤ１〜Ｄ６の各アノードに接続される。ＮＭＯＳトランジスタＭ１〜Ｍ６の各ドレインはそれぞれ、ダイオードＤ１〜Ｄ６の各カソードに接続される。ここで、ＮＭＯＳトランジスタＭ１〜Ｍ６は、例えばダイオードＤ１〜Ｄ６のオン抵抗と同様又はこれより低いオン抵抗を有する。

電流検出回路１１は、１次コイルＬ２１の他端と入力端子ＩＮ２との間に挿入されて接続される。電流検出回路１１は、電流Ｉ０を検出して、その電流値を示す電流検出信号Ｓをブリッジ制御回路１２に出力する。ここで、入力電圧Ｖｉの正の期間においては、電流Ｉ０が図３に示す方向に流れ、電流検出信号Ｓは正の電流値を示す。一方、入力電圧Ｖｉの負の期間においては、電流Ｉ０が図３に示す方向とは逆方向に流れ、電流検出信号Ｓは負の電流値を示す。

ブリッジ制御回路１２は、電流検出回路１１から受信した上記の電流検出信号Ｓに示される電流値が正であるか負であるかを判定する。ブリッジ制御回路１２は、当該判定結果に基づいて以下のようにゲート電圧Ｖｇ１〜Ｖｇ６をそれぞれＮＭＯＳトランジスタＭ１〜Ｍ６のゲートに印加することによって、ＮＭＯＳトランジスタＭ１〜Ｍ６をオンオフ制御する。

入力電圧Ｖｉの正の期間を示す電流検出信号Ｓに応答して、ブリッジ制御回路１２は、ハイレベルを示すゲート電圧Ｖｇ１，Ｖｇ３及びＶｇ６をそれぞれＮＭＯＳトランジスタＭ１，Ｍ３及びＭ６の各ゲートに印加する。すなわち、ブリッジ制御回路１２は、ＮＭＯＳトランジスタＭ１，Ｍ３及びＭ６をオンするように制御する。また、ブリッジ制御回路１２は、ローレベルを示すゲート電圧Ｖｇ２，Ｖｇ４及びＶｇ５をそれぞれＮＭＯＳトランジスタＭ２，Ｍ４及びＭ５の各ゲートに印加して、ＮＭＯＳトランジスタＭ２，Ｍ４及びＭ５をオフするように制御する。このとき、ダイオードＤ１とＮＭＯＳトランジスタＭ１とが並列に接続されているので、このときのオン抵抗は、ダイオードＤ１のみの実施形態１のオン抵抗に比較して低くなる。また、ダイオードＤ３，Ｄ６とＮＭＯＳトランジスタＭ３，Ｍ６とがそれぞれ並列に接続されているので、このときの各オン抵抗は、ダイオードＤ３のみ、Ｄ６のみの実施形態１のオン抵抗に比較して低くなる。従って、入力電圧Ｖｉの正の期間において、実施形態２における電力損失を、実施形態１における電力損失に比較して軽減することができるので、電力効率を向上させることができる。

入力電圧Ｖｉの負の期間を示す電流検出信号Ｓに応答して、ブリッジ制御回路１２は、ハイレベルを示すゲート電圧Ｖｇ２，Ｖｇ４及びＶｇ５をそれぞれＮＭＯＳトランジスタＭ２，Ｍ４及びＭ５の各ゲートに印加する。すなわち、ブリッジ制御回路１２は、ＮＭＯＳトランジスタＭ２，Ｍ４及びＭ５をオンするように制御する。また、ブリッジ制御回路１２は、ローレベルを示すゲート電圧Ｖｇ１，Ｖｇ３及びＶｇ６をそれぞれＮＭＯＳトランジスタＭ１，Ｍ３及びＭ６の各ゲートに印加して、ＮＭＯＳトランジスタＭ１，Ｍ３及びＭ６をオフするように制御する。このとき、ダイオードＤ２とＮＭＯＳトランジスタＭ２とが並列に接続されているので、このときのオン抵抗は、ダイオードＤ２のみの実施形態１のオン抵抗に比較して低くなる。また、ダイオードＤ４，Ｄ５とＮＭＯＳトランジスタＭ４，Ｍ５とがそれぞれ並列に接続されているので、このときの各オン抵抗は、ダイオードＤ４のみ、Ｄ５のみの実施形態１のオン抵抗に比較して低くなる。従って、入力電圧Ｖｉの負の期間において、実施形態２における電力損失を、実施形態１における電力損失に比較して軽減することができるので、電力効率を向上させることができる。

以上のように構成された実施形態２によれば、整流回路１Ｂは、上記実施形態１と同様の作用効果を有する。また、入力電圧Ｖｉの正の期間には、ダイオードＤ１，Ｄ３及びＤ６とオンされたＮＭＯＳトランジスタＭ１，Ｍ３及びＭ６とがそれぞれ並列に接続されているので、各オン抵抗は、ダイオードＤ１，Ｄ３及びＤ６のみの実施形態１のオン抵抗に比較して低くなる。また、入力電圧Ｖｉの負の期間には、ダイオードＤ２，Ｄ４及びＤ５とオンされたＮＭＯＳトランジスタＭ２，Ｍ４及びＭ５とがそれぞれ並列に接続されているので、各オン抵抗は、ダイオードＤ２，Ｄ４及びＤ５のみの実施形態１のオン抵抗に比較して低くなる。そのため、入力電圧Ｖｉの正の期間及び負の期間の全期間において、本実施形態におけるオン抵抗を低減できる。従って、実施形態２における電力損失を、実施形態１における電力損失に比較して軽減することができるので、電力効率を向上させることができる。

本実施形態において、電流検出回路１１は、電流Ｉ０の電流値が正であるか負であるかに基づいて、ＮＭＯＳトランジスタＭ１〜Ｍ６をオンオフ制御する。しかし本発明はこれに限らず、例えば、電流検出回路１１は、電流Ｉ１又はＩ２の電流値が正であるか負であるかに基づいて、ＮＭＯＳトランジスタＭ１〜Ｍ６をオンオフ制御してもよい。この場合、例えば、電流検出回路１１は、２次コイルＬ１２又はＬ２２と直列接続されるように整流回路１Ｂに挿入されて接続され、電流Ｉ１又はＩ２を検出してその電流値を示す電流検出信号をブリッジ制御回路１２に出力する。

本実施形態において、電流検出回路１１は、電流検出回路１１から出力される電流検出信号Ｓに基づいて、ＮＭＯＳトランジスタＭ１〜Ｍ６をオンオフ制御する。しかし本発明はこれに限らず、ブリッジ制御回路１２は、例えば、外部から受信した信号に応答してＮＭＯＳトランジスタＭ１〜Ｍ６をオンオフ制御してもよい。例えば、交流電源Ｅが、入力電圧Ｖｉの正の期間であるか負の期間であるかを示す信号をブリッジ制御回路１２に出力する回路をさらに備え、ブリッジ制御回路１２は当該信号に応答してＮＭＯＳトランジスタＭ１〜Ｍ６をオンオフ制御してもよい。

また、本実施形態において、ＮＭＯＳトランジスタＭ１〜Ｍ６をダイオードＤ１〜Ｄ６にそれぞれ並列に接続している。しかし本発明はこれに限らず、例えばＰチャンネルＭＯＳ電界効果トランジスタであるＭＯＳ電界効果トランジスタ（以下、「ＭＯＳトランジスタ」という。）をそれぞれダイオードＤ１〜Ｄ６に並列接続して、ブリッジ制御回路１２がこれらＭＯＳトランジスタをオンオフ制御してもよい。

実施形態３．
図４は、本発明の実施形態３に係る整流回路１Ｃを含む電源装置の構成を示す回路図である。図４において、本実施形態の整流回路１Ｃは、図１の整流回路１Ａに比較して、以下の点が異なる。
（１）整流回路１Ｃは、スイッチＳＷ１及びＳＷ２と、並列共振コンデンサＣｐ１及びＣｐ２とをさらに備えたこと。ここで、並列共振コンデンサＣｐ１の一端は２次コイルＬ１２の一端に接続され、並列共振コンデンサＣｐ１の他端はスイッチＳＷ１を介して２次コイルＬ１２の他端に接続される。また、並列共振コンデンサＣｐ２の一端は２次コイルＬ２２の一端に接続され、並列共振コンデンサＣｐ２の他端はスイッチＳＷ１を介して２次コイルＬ２２の他端に接続される。
（２）整流回路１Ｃは、１次コイルＬ１１及びＬ２１に流れる電流Ｉ０を検出する電流検出回路１１と、検出された電流Ｉ０の電流値の絶対値が所定のしきい値以上であるときにスイッチＳＷ１及びＳＷ２をオンするスイッチ制御回路１３をさらに備えたこと。
以下相違点について説明する。

電流検出回路１１は、１次コイルＬ２１の他端と入力端子ＩＮ２との間に挿入されて接続される。電流検出回路１１は、電流Ｉ０を検出して、その電流値を示す電流検出信号Ｓをスイッチ制御回路１３に出力する。スイッチ制御回路１３は、電流検出回路１１から受信した電流検出信号Ｓに示される電流値の絶対値が過電流の下限値である所定のしきい値以上であるか否か、すなわち電流Ｉ０が過電流であるか否かを判定する。スイッチ制御回路１３は、当該判定結果に基づいて以下のように制御信号ＶｓをスイッチＳＷ１及びＳＷ２に出力することによって、スイッチＳＷ１及びＳＷ２をオンオフ制御する。

スイッチ制御回路１３が電流Ｉ０が過電流でないと判定したとき、スイッチ制御回路１３は制御信号Ｖｓを用いてスイッチＳＷ１及びＳＷ２をオフする。このとき、並列共振コンデンサＣｐ１及びＣｐ２の各一端は開放される。このため、整流回路１Ｃは、実施形態１における図１の整流回路１Ａと実質的に等価であり、従って整流回路１Ａと同様に動作する。

スイッチ制御回路１３が電流Ｉ０が過電流であると判定したとき、スイッチ制御回路１３は制御信号Ｖｓを用いてスイッチＳＷ１及びＳＷ２をオンする。このとき、２次コイルＬ１２と並列共振コンデンサＣｐ１とが第１の並列共振回路を形成し、２次コイルＬ２２と並列共振コンデンサＣｐ２とが第２の並列共振回路を形成する。第１の並列共振回路において変圧器Ｔ１の１次側のエネルギーにより並列共振電流Ｉｒ１が流れ、第１の並列共振回路は当該１次側のエネルギーを吸収する。また、第２の並列共振回路において変圧器Ｔ２の１次側のエネルギーにより並列共振電流Ｉｒ２が流れ、第２の並列共振回路は当該１次側のエネルギーを吸収する。従って、本実施形態によれば、変圧器Ｔ１及びＴ２の１次側に過電流が流れても、２次側の並列共振コンデンサＣｐ１及びＣｐ２に意図的に大きな電流Ｉｒ１及びＩｒ２をそれぞれ流すことで、１次側の電流Ｉ０を減少させることができ、変圧器Ｔ１及びＴ２の１次側の過電流自体を抑制することができる。

実施形態４．
図５は、本発明の実施形態４に係る整流回路１Ｄを含む電源装置の構成を示す回路図であって、入力電圧Ｖｉの正の期間における動作を示す回路図である。図６は、図５の整流回路１Ｄの入力電圧Ｖｉの負の期間における動作を示す回路図である。図５において、整流回路１Ｄは、図１の整流回路１Ａに比較して、以下の点が異なる。
（１）整流回路１Ｄは、２次コイルＬ１２に並列接続されたコンデンサＣｄをさらに備えたこと。
（２）平滑用電解コンデンサＣｏ１及びＣｏ２の静電容量比を１：３としたこと。
（３）変圧器Ｔ１の巻数比を１：１とし、変圧器Ｔ２の巻数比を１：４としたこと。
（４）１次コイルＬ１１及びＬ２１の巻数比を１：１としたこと。
以下相違点について説明する。

入力電圧Ｖｉが入力端子ＩＮ１，ＩＮ２に印加されるとき、電流Ｉ０が流れる。電流Ｉ０が１次コイルＬ１１に流れるときその両端に１次電圧Ｖ１１が発生し、１次電圧Ｖ１１は、変圧器Ｔ１により巻数比１：１に対応する変圧比で２次コイルＬ１２の両端において２次電圧Ｖ１２（＝Ｖ１１）に電圧変換される。また、電流Ｉ０が１次コイルＬ２１に流れるときその両端に１次電圧Ｖ２１が発生し、１次電圧Ｖ２１は、変圧器Ｔ２により巻数比１：４に対応する変圧比で２次コイルＬ２２の両端において２次電圧Ｖ２２（＝４Ｖ２１）に電圧変換される。ここで、１次コイルＬ１１及びＬ２１の巻数比は１：１であるので、１次電圧Ｖ１１及びＶ２１は互いに等しい（Ｖ１１＝Ｖ２１）。そのため、次式が成り立つ。以下の数式の計算においては、ダイオードＤ１〜Ｄ６の順方向降下電圧を無視するなど理想的な状態で考えることにする。

Ｖ１２＝Ｖ２２／４（１）

入力電圧Ｖｉの正の期間における動作を示す図５において、２次電圧Ｖ１２により２次コイルＬ１２に電流Ｉ１が流れ、当該電流Ｉ１は２次コイルＬ１２の一端から、コンデンサＣｄを介して、２次コイルＬ１２の他端に流れる。また、２次電圧Ｖ２２により２次コイルＬ２２に電流Ｉ２が流れ、当該電流Ｉ２は２次コイルＬ２２の一端から、ダイオードＤ３、平滑用電解コンデンサＣｏ１、平滑用電解コンデンサＣｏ２及びダイオードＤ６を介して２次コイルＬ２２の他端へ流れる。このとき、２次電圧Ｖ２２は出力電圧Ｖｏ１に等しく、このことは次式で表される。

Ｖ２２＝Ｖｏ１（２）

また、平滑用電解コンデンサＣｏ１及びＣｏ２の静電容量比が１：３である。直列接続された平滑用電解コンデンサＣｏ１，Ｃｏ２に蓄えられる電荷は等しく、各電圧は各静電容量に反比例するので、出力電圧Ｖｏ２は出力電圧Ｖｏ１の４分の１に分圧され、このことは次式で表される。

Ｖｏ２＝Ｖｏ１／４（３）

次に、ダイオードＤ１に流れる電流について説明する。式（２）の右辺を式（１）に代入すると、次式が導出される。

Ｖ１２＝Ｖｏ１／４（４）

ところで、ダイオードＤ１のアノードは２次コイルＬ１２を介して出力端子ＯＵＴ２に接続されているため、ダイオードＤ１のアノード電圧Ｖａ１は次式で与えられる。

Ｖａ１＝Ｖｏ２＋Ｖ１２（５）

また、式（４）の右辺を式（５）に代入すると、次式が成り立つ。

Ｖａ１＝Ｖｏ２＋Ｖｏ１／４（６）

さらに、式（３）の右辺を式（６）に代入すると、アノード電圧Ｖａ１は次式のように計算される。

Ｖａ１＝Ｖｏ１／４＋Ｖｏ１／４＝Ｖｏ１／２（７）

式（７）により、出力電圧Ｖｏ１はアノード電圧Ｖａ１（＝Ｖｏ１／２）よりも大きく、このことは次式で表される。

Ｖｏ１＞Ｖａ１（８）

図５を参照すると出力電圧Ｖｏ１はダイオードＤ１のカソード電圧に等しいので、式（８）は、ダイオードＤ１に逆方向の電圧が印加されていることを意味する。従って、図１の実施形態１の電流Ｉ１と異なり、本実施形態では、入力電圧Ｖｉの正の期間においては、ダイオードＤ１に電流Ｉ１は流れない。

次いで、入力電圧Ｖｉの負の期間における動作を示す図６において、２次電圧Ｖ１２により２次コイルＬ１２に電流Ｉ１が流れる。電流Ｉ１は、電流Ｉａ１と電流Ｉａ２とに分岐して流れる。具体的には、電流Ｉａ１は、２次コイルＬ１２の他端から、平滑用電解コンデンサＣｏ２及びダイオードＤ２を介して、２次コイルＬ１２の一端へ流れる。また、電流Ｉａ２は、２次コイルＬ１２の他端から、コンデンサＣｄを介して、２次コイルＬ１２の一端へ流れる。ここで、コンデンサＣｄは、電流Ｉ２ａの減少に影響を与えない程度の低い静電容量を有する。このとき、平滑用電解コンデンサＣｏ１及びＣｏ２の静電容量比が１：３であるので、上述と同様に出力電圧Ｖｏ２は出力電圧Ｖｏ１の４分の１に分圧され、このことは次式で表される。

Ｖｏ２＝Ｖｏ１／４（９）

図５及び図６を参照して上述したように、整流回路１Ｄは、出力電圧Ｖｏ１を出力端子ＯＵＴ１から出力するとともに、出力電圧Ｖｏ１を４分の１に分圧した出力電圧Ｖｏ２を出力端子ＯＵＴ２から出力する。ここで、１次コイルＬ１１及びＬ２１の巻数比が１：１であるとき、出力電圧Ｖｏ１に対する出力電圧Ｖｏ２の分圧比を変化させて設定するために、変圧器Ｔ１及びＴ２の巻数比、並びに平滑用電解コンデンサＣｏ１及びＣｏ２の静電容量比は変化させてもよい。例えば、平滑用電解コンデンサＣｏ１及びＣｏ２の静電容量比を１：ｍ−１（ｍは１より大きい実数）とし、変圧器Ｔ１の巻数比を１：１とし、変圧器Ｔ２の巻数比を１：ｍとしてもよい。この場合、整流回路１Ｄは、出力電圧Ｖｏ１をｍ分の１に分圧した出力電圧Ｖｏ２（＝Ｖｏ１／ｍ）を出力端子ＯＵＴ２から出力する。従って、本実施形態によれば、変圧器Ｔ２の巻数比、及び平滑用電解コンデンサＣｏ１及びＣｏ２の静電容量比を変化させることにより、出力電圧Ｖｏ１に対する出力電圧Ｖｏ２の分圧比を変化させて設定することができる。

なお、実施形態４において変圧器Ｔ１の巻数比を１：１としているが、本発明はこれに限らず、変圧器Ｔ１の巻数比を変化させて、出力電圧Ｖｏ１に対する出力電圧Ｖｏ２の分圧比を変化させることができる。

また、実施形態４の構成によれば、コンデンサＣｄを２次コイルＬ１２に並列接続しているため、変圧器Ｔ１における相互誘導作用の変化の不連続性による例えば１次側から見た実質的なインダクタンスの変化、及び出力電圧Ｖｏ１，Ｖｏ２の変動等を緩和できる。

さらに、実施形態４において、整流回路１Ｄは２次コイルＬ１２に並列接続したコンデンサＣｄを備える。しかし本発明はこれに限らず、コンデンサＣｄを整流回路１Ｄに設けなくてもよい。

変形例．
実施形態２において、比較的低いオン抵抗を有するＮＭＯＳトランジスタＭ１〜Ｍ６及びこれらを制御するブリッジ制御回路１２を、図３の整流回路１Ｂに設けている。しかし本発明はこれに限らず、ＮＭＯＳトランジスタＭ１〜Ｍ６及びブリッジ制御回路１２を、実施形態３の図４の整流回路１Ｃに設けてもよく、あるいは、実施形態４の図５の整流回路１Ｄに設けてもよい。

実施形態３において、図４の整流回路１Ｃは、並列共振コンデンサＣｐ１，Ｃｐ２、スイッチＳＷ１，ＳＷ２、スイッチ制御回路１３を備える。しかし本発明はこれに限らず、並列共振コンデンサＣｐ１，Ｃｐ２、スイッチＳＷ１，ＳＷ２及びスイッチ制御回路１３を、実施形態２の図３の整流回路１Ｂに設けてもよく、あるいは、実施形態４の図５の整流回路１Ｄに設けてもよい。

実施形態４において、図５の整流回路１ＤはコンデンサＣｄを備える。しかし本発明はこれに限らず、図５のコンデンサＣｄを、上記実施形態２及び３の整流回路１Ｂ及び１Ｃに設けてもよい。

実施形態４の図５の整流回路１Ｄにおいて、変圧器Ｔ１及びＴ２の巻数比、並びに平滑用電解コンデンサＣｏ１及びＣｏ２の静電容量比を変化させることで、出力電圧Ｖｏ１に対する出力電圧Ｖｏ２の分圧比を変化させる。しかし本発明はこれに限らず、実施形態２の図３の整流回路１Ｂ、あるいは、実施形態３の図４の整流回路１Ｃにおいてもこれらの比を変化させてもよい。

上記実施形態１〜４において、各整流回路１Ａ〜１Ｄを含む電源装置は、電子機器である負荷システム２に直流電力を供給する。しかし本発明はこれに限らず、当該電源装置を、例えば、負荷システム２とともに、例えば携帯電話、音楽プレーヤー、デジタルカメラ、タブレット端末、パーソナルコンピュータなどの電子機器に含んでもよい。

上記実施形態１〜４において、２つの変圧器Ｔ１，Ｔ２を用いている。しかし、本発明はこれに限らず、１次コイルＬ１１及びＬ１２を１つの１次コイルで構成し、２つの２次コイルＬ２１，Ｌ２２を１つの１次コイルともに例えば１つのコアに設けて１つの変圧器を構成してもよい。これにより、整流回路を各実施形態１〜４に比較して小型化できる。

１Ａ〜１Ｄ…整流回路、
２…負荷システム、
１０Ａ，１０Ｂ…ブリッジ回路、
１１…電流検出回路、
１２…ブリッジ制御回路、
１３…スイッチ制御回路、
Ｃｄ…コンデンサ、
Ｃｓ…直列共振コンデンサ、
Ｃｏ１，Ｃｏ２…平滑用電解コンデンサ、
Ｃｐ１，Ｃｐ２…並列共振コンデンサ、
Ｄ１〜Ｄ６…ダイオード、
Ｅ…交流電源、
ＩＮ１，ＩＮ２…入力端子、
Ｌ１１，Ｌ２１…１次コイル、
Ｌ１２，Ｌ２２…２次コイル、
Ｍ１〜Ｍ５…ＮＭＯＳトランジスタ、
ＯＵＴ１，ＯＵＴ２…出力端子、
ＳＷ１，ＳＷ２…スイッチ、
Ｔ１，Ｔ２…変圧器。

特開２０００−１８８８６７号公報

Claims

１対の入力端子のうちの一方の入力端子が接地された当該１対の入力端子に入力される交流電圧を整流し、整流後の第１の直流電圧を第１の出力端子を介して所定の負荷システムに出力し、かつ、整流後の第２の直流電圧を第２の出力端子を介して上記負荷システムに出力する整流回路であって、
上記第１の直流電圧は接地の電位を基準とする直流電圧であって、上記第１の出力端子と接地との間の直流電圧であり、
上記第２の直流電圧は接地の電位を基準とする直流電圧であって、上記第２の出力端子と接地との間の直流電圧であり、
上記整流回路は、
互いに電磁的に結合された１次コイルと２次コイルとを有する第１の変圧器と、
上記第１の変圧器の１次コイルと直列に接続された第２の変圧器であって、上記第１の変圧器の１次コイルと接続された一端と、接地された他端とを有する１次コイルと、上記第２の変圧器の１次コイルと電磁的に結合された２次コイルとを含む第２の変圧器と、
互いに同一の導通方向でかつ直列に接続された第１と第２のダイオードと、互いに同一の導通方向でかつ直列に接続された第３と第４のダイオードと、互いに同一の導通方向でかつ直列に接続された第５と第６のダイオードとが並列に接続され、上記第１、第３及び第５のダイオードの各カソードが上記第１の出力端子に接続されてなるブリッジ回路と、
上記第１の出力端子と上記第２の出力端子との間に接続された第１のコンデンサと、
上記第２の出力端子と接続された一端と、上記第２、第４及び第６のダイオードの各アノードに接続されかつ接地された他端とを有する第２のコンデンサとを備え、
上記１対の入力端子間に、上記第１の変圧器の１次コイルと上記第２の変圧器の１次コイルの直列回路が挿入されるように接続され、
上記第１のダイオードのアノードと上記第２のダイオードのカソードとが接続され、
上記第３のダイオードのアノードと上記第４のダイオードのカソードとが接続され、
上記第５のダイオードのアノードと上記第６のダイオードのカソードとが接続され、
上記第１の変圧器の２次コイルは、上記第１のダイオードと上記第２のダイオードとの接続点と、上記第２の出力端子との間に接続され、
上記第２の変圧器の２次コイルは、上記第３のダイオードと上記第４のダイオードとの接続点と、上記第５のダイオードと上記第６のダイオードとの接続点との間に接続されたことを特徴とする整流回路。
１対の入力端子のうちの一方の入力端子が接地された当該１対の入力端子に入力される交流電圧を整流し、整流後の第１の直流電圧を第１の出力端子を介して所定の負荷システムに出力し、かつ、整流後の第２の直流電圧を第２の出力端子を介して上記負荷システムに出力する整流回路であって、
上記第１の直流電圧は接地の電位を基準とする直流電圧であって、上記第１の出力端子と接地との間の直流電圧であり、
上記第２の直流電圧は接地の電位を基準とする直流電圧であって、上記第２の出力端子と接地との間の直流電圧であり、
上記整流回路は、
互いに電磁的に結合された１次コイルと第１及び第２の２次コイルとを有する変圧器と、
互いに同一の導通方向でかつ直列に接続された第１と第２のダイオードと、互いに同一の導通方向でかつ直列に接続された第３と第４のダイオードと、互いに同一の導通方向でかつ直列に接続された第５と第６のダイオードとが並列に接続され、上記第１、第３及び第５のダイオードの各カソードが上記第１の出力端子に接続されてなるブリッジ回路と、
上記第１の出力端子と上記第２の出力端子との間に接続された第１のコンデンサと、
上記第２の出力端子と接続された一端と、上記第２、第４及び第６のダイオードの各アノードに接続されかつ接地された他端とを有する第２のコンデンサとを備え、
上記１対の入力端子間に、上記変圧器の１次コイルが挿入されるように接続され、
上記第１のダイオードのアノードと上記第２のダイオードのカソードとが接続され、
上記第３のダイオードのアノードと上記第４のダイオードのカソードとが接続され、
上記第５のダイオードのアノードと上記第６のダイオードのカソードとが接続され、
上記第１の２次コイルは、上記第１のダイオードと上記第２のダイオードとの接続点と、上記第２の出力端子との間に接続され、
上記第２の２次コイルは、上記第３のダイオードと上記第４のダイオードとの接続点と、上記第５のダイオードと上記第６のダイオードとの接続点との間に接続されたことを特徴とする整流回路。
上記第１〜第６のダイオードをそれぞれ並列接続した第１〜第６のＭＯＳ電界効果トランジスタと、
上記第１〜第６のダイオードのうち導通しているダイオードに並列接続されたＭＯＳ電界効果トランジスタをオンするとともに、導通していないダイオードに並列接続されたＭＯＳ電界効果トランジスタをオフするように、上記第１〜第６のＭＯＳ電界効果トランジスタをオンオフ制御するブリッジ制御回路とをさらに備えたことを特徴とする請求項１又は２記載の整流回路。
上記第１の変圧器の２次コイルと並列に接続された第１の並列共振コンデンサと、
上記第２の変圧器の２次コイルと並列に接続された第２の並列共振コンデンサと、
上記第１の変圧器の２次コイルと上記第１の並列共振コンデンサとの間に挿入された第１のスイッチと、
上記第２の変圧器の２次コイルと上記第２の並列共振コンデンサとの間に挿入された第２のスイッチと、
上記第１の変圧器の１次コイルと上記第２の変圧器の１次コイルの直列回路に流れる電流を検出する電流検出回路と、
上記電流検出回路により検出された上記電流の電流値が所定のしきい値以上であるときに、上記第１のスイッチ及び上記第２のスイッチをオンするように制御するスイッチ制御回路とをさらに備えたことを特徴とする請求項１記載の整流回路。
上記第１及び第２の変圧器の各１次コイルの巻数比は１：１であるとき、上記第１及び第２の変圧器の各巻数比、並びに上記第１及び第２のコンデンサの静電容量比のうち少なくとも１つを変化させることにより、上記第１の直流電圧に対する上記第２の直流電圧の分圧比を変化させて設定したことを特徴とする、請求項１又は４記載の整流回路。
上記第１及び第２の変圧器の各１次コイルの巻数比は１：１であるとき、上記第１及び第２の変圧器の各巻数比、並びに上記第１及び第２のコンデンサの静電容量比のうち少なくとも１つを変化させることにより、上記第１の直流電圧に対する上記第２の直流電圧の分圧比を変化させて設定し、
上記第１の変圧器の２次コイルに並列接続したコンデンサをさらに備えたことを特徴とする請求項１記載の整流回路。
請求項１〜６のうちのいずれか１つに記載の整流回路を備えたことを特徴とする電源装置。
請求項７の電源装置を備えたことを特徴とする電子機器。