JP6397566B2 - 調整可能なトランスモン回路部品 - Google Patents

調整可能なトランスモン回路部品 Download PDF

Info

Publication number
JP6397566B2
JP6397566B2 JP2017511333A JP2017511333A JP6397566B2 JP 6397566 B2 JP6397566 B2 JP 6397566B2 JP 2017511333 A JP2017511333 A JP 2017511333A JP 2017511333 A JP2017511333 A JP 2017511333A JP 6397566 B2 JP6397566 B2 JP 6397566B2
Authority
JP
Japan
Prior art keywords
adjustable
qubit
transmon qubit
transmon
flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017511333A
Other languages
English (en)
Other versions
JP2017533610A (ja
Inventor
ディ. ストランド、ジョエル
ディ. ストランド、ジョエル
エイ. ペセツキー、アーロン
エイ. ペセツキー、アーロン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2017533610A publication Critical patent/JP2017533610A/ja
Application granted granted Critical
Publication of JP6397566B2 publication Critical patent/JP6397566B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/012Modifications of generator to improve response time or to decrease power consumption
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)

Description

本出願は、概して量子回路に関し、より詳細には、調整可能なトランスモン回路部品に関する。
古典的なコンピュータは、古典物理学の法則に従って状態を変化させる2進ビットの情報を処理することによって動作する。これらの情報ビットは、ANDゲートおよびORゲートなどの簡単な論理ゲートを使用することによって変更することができる。2進ビットは、論理ゲートの出力で発生する高エネルギーレベルまたは低エネルギーレベルによって物理的に生成されて、論理1(例えば高電圧)または論理0(例えば、低電圧)のいずれかを表す。2つの整数を乗算するような古典的なアルゴリズムは、これらの簡単な長列の論理ゲートに分解することができる。古典的なコンピュータのように、量子コンピュータもまた、回路部品によって形成されるビットおよびゲートを有する。論理1および論理0を使用する代わりに、量子ビット(「キュービット」)は量子力学を使用して両方の可能性を同時に有する。この能力は、量子コンピュータが古典的なコンピュータよりも指数関数的により高い効率で最大級の問題を解決できることを意味する。
一例によれば、調整可能なトランスモン・キュービットが提供される。キュービットは、伝送線路と回路接地との間の第1の経路上の第1のジョセフソン接合と、伝送線路と回路接地との間の第2の経路上に互いに並列に配置されて、直流超伝導量子干渉デバイス(DC SQUID)を形成する第2および第3のジョセフソン接合とを含む。DC SQUIDは、第1のジョセフソン接合と並列である。コンデンサが、伝送線路と回路接地との間の第3の経路上に第1のジョセフソン接合およびDC SQUIDと並列に、第1の経路と組み合わされて調整可能なトランスモン・キュービットの外側ループを形成するように配置される。バイアス回路は、DC SQUIDおよび調整可能なトランスモン・キュービットの外側ループに一定のバイアス磁束を供給するように構成されている。
別の例によれば、調整可能なトランスモン・キュービットを構成するための方法が提供される。トランスモン・キュービットは、伝送線路と回路接地との間の第1の経路上の第1のジョセフソン接合と、伝送線路と回路接地との間の第2の経路上に互いに並列に配置されて、第1のジョセフソン接合と並列な超伝導量子干渉デバイス(DC SQUID)を形成する第2および第3のジョセフソン接合と、伝送線路と回路接地との間の第3の経路上に第1のジョセフソン接合およびDC SQUIDと並列であり、第1の経路と組み合わされてトランスモン・キュービットの外側ループを形成するコンデンサとを含むように製造される。トランスモン・キュービットの周波数曲線が判定される。DC SQUIDおよびトランスモン・キュービットの外側ループの一方に一定のバイアス磁束を供給して、トランスモン・キュービットの周波数曲線が調整される。周波数曲線は、第1のエネルギーレベルの遷移の周波数を制御磁束の関数として表す。
更に別の例によれば、調整可能なトランスモン・キュービットが提供される。キュービットは、伝送線路と回路接地との間の第1の経路上の第1のジョセフソン接合と、伝送線路と回路接地との間の第2の経路上に互いに並列に配置されて、直流超伝導量子干渉デバイス(DC SQUID)を形成する第2および第3のジョセフソン接合とを含む。DC SQUID、第1のジョセフソン接合と並列である。
コンデンサが、伝送線路と回路接地との間の第3の経路上に第1のジョセフソン接合およびDC SQUIDと並列に、第1の経路と組み合わされて調整可能なトランスモン・キュービットの外側ループを形成するように配置される。バイアス回路は、第1の一定のバイアス磁束をDC SQUIDに供給するとともに、第2の一定のバイアス磁束を調整可能なキュービットの外側ループに供給するように構成されている。
ハイブリッドキュービット部品の特徴、目的、および利点は、図面と併せて以下に述べる詳細な説明からより明らかとなる。
調整可能なトランスモン・キュービット部品を示す図。 第1のキュービットおよび第2のキュービットに関して、横軸上で表され、かつ磁束量子の単位で与えられる印加された制御磁束に対する縦軸上にギガヘルツで表される第1のエネルギーレベルの遷移の周波数のグラフ。 図2の周波数帯域に亘る第1のキュービットと第2のキュービットとの間の第1のエネルギーレベルの遷移の周波数における差のグラフ。 第1のキュービットおよび第2のキュービットに関して、第1のキュービットに補正バイアスが印加された後の横軸上で表され、かつ磁束量子Φの単位で与えられる印加された制御磁束に対する縦軸上にギガヘルツで表される第1のエネルギーレベルの遷移の周波数のグラフ。 補正バイアスが印加された後の周波数帯域に亘る第1のキュービットと第2のキュービットとの間の第1のエネルギーレベルの遷移の周波数における差のグラフ。 量子回路の一実施形態を示す図。 調整可能なトランスモン・キュービットを使用する量子システムの一実施形態を示す図。 調整可能なトランスモン・キュービットを構成する方法180の一例を示す図。 図1〜図8に開示されたシステムおよび方法の例を具体化することができるハードウェアコンポーネントの例示的なシステムを示す概略的なブロック図。
トランスモン・キュービットは、その長いコヒーレンス時間によりスケーラブルな量子コンピューティングアーキテクチャにとって最も有望なデバイスの1つであると考えられている。トランスモン・キュービットは、いわゆる回路QEDアーキテクチャ内で動作し、キュービットは、結合バス、フィルタ、および読み出しデバイスとして同時に機能する高Q共振器に強固に結合される。本発明者らは、チップ上の電力損失を最小限に抑えるために、単一の磁束制御デジタル/アナログ変換器(DAC)を使用して、1つのキュービット当たり1つのDACではなく、複数のキュービットを制御することができることを見出した。このタイプの多重化では、誤差が導入されるのを避けるために、動作範囲全体でキュービットが実質的に同一である必要がある。不都合なことに、キュービット部品の現在の製造技術は、インダクタンスおよびキャパシタンスのわずかな変動を許容し、所望の状態遷移周波数からの偏差を生じさせる。量子アルゴリズムにおける誤差の典型的な閾値は、1万分の1である。
調整可能なトランスモン・キュービット部品は、キュービットに関連する状態遷移の周波数を調整することができる。調整可能な部品によって、第1のエネルギーレベルの遷移、すなわち基底状態と第1の励起状態との間の少なくとも1つの状態遷移を共通の周波数に調整することが可能となる。従って、複数のトランスモン・キュービットを1つのDACで制御することができ、消費電力を大幅に節約できる。この機能により、局所的なオンチップデジタル制御回路とのトランスモン・キュービットの大規模集積化への道が開かれる。
図1は、調整可能なトランスモン・キュービット部品を示す。図示された調整可能なトランスモン部品10は、伝送線路と回路接地との間の第1の経路上の、インダクタンスIを有する第1のジョセフソン接合12を含む。図示のキュービットは、スプリット結合キュービットの改良であるが、本明細書の教示を考慮すると、当業者は、3接合型トランスモン・キュービット、同時係属中の米国特許出願第14/290,457号(本明細書中に参考として援用される)で説明されたようなハイブリッドトランスモン/磁束キュービット、または任意の他のトランスモン・キュービット設計を同様の方法で改良して調整可能なトランスモン・キュービットを提供し得ることが理解される。第2および第3のジョセフソン接合16および18は、伝送線路と回路接地との間の第2の経路上に互いに並列に配置されて、直流超伝導量子干渉デバイス(DC SQUID:direct current superconducting quantum interference device)20を形成し、各々がインダクタンスαIを有する。ここで、αは、キュービット部品10の非対称性と本明細書で呼ばれるゼロと1との間の数である。DC SQUIDは、第1のジョセフソン接合と並列に配置される。コンデンサ22は、伝送線路と回路接地との間の第3の経路上に第1のジョセフソン接合およびDC SQUIDと並列に配置される。
調整可能なトランスモン・キュービット部品10は、DC SQUID20と、第1および第3の経路によって形成される外側ループとの一方または両方に一定のバイアス磁束を印加するバイアス回路22を含む。図示された実施形態では、DC SQUID20にバイアスが印加されるが、当業者であれば、キュービット部品10の外側ループに同様の方法で同様のバイアスを印加するか、または制御磁束の一部としてキュービット部品に印加されることが理解され得る。
印加された磁束の影響は、図2〜図5を参照すると最もよく理解することができる。図2は、第1のキュービットおよび第2のキュービットに関して、縦軸54上で表され、かつ2.068x10−15ウェーバにほぼ等しい磁束量子Φの単位で与えられる印加された制御磁束に対する縦軸52上にギガヘルツで表される第1のエネルギーレベルの遷移の周波数のグラフ50である。図3は、図2の周波数帯域に亘る第1のキュービットと第2のキュービットとの間の第1のエネルギーレベルの遷移の周波数62における差のグラフ60である。縦軸64はギガヘルツにおける周波数差を表し、横軸66はギガヘルツにおける第1のキュービットの第1のエネルギーレベルの遷移周波数を表す。第1のキュービット56および第2のキュービット58の各々についての第1のエネルギーレベルの遷移の周波数曲線は、全範囲に亘って周波数が異なることが理解されよう。
周波数曲線56および58は、周波数曲線のピーク間距離として定義される形状を両方ともを有する。これは、一般に、DC SQUIDにおけるジョセフソン接合16および18の臨界電流と、DC SQUIDと並列なジョセフソン接合12の臨界電流との間の非対称性αの関数である。DC SQUIDに供給されるバイアスを調整することにより、曲線の形状を変更して、周波数曲線の曲率を平坦化または増加させることができる。効果的には、キュービットの非対称性の所望の値からの偏差は、一定のバイアスによって説明することができ、別個のDACを使用せずにバイアスを実現することができることは理解されよう。同様に、キュービット部品の外側ループに供給されるバイアスを調整することによって、周波数曲線が実質的に上方または下方に並進するように、周波数帯域に亘って実質的に均一な態様で第1のエネルギーレベルの遷移を変更することができる。換言すれば、広範囲の制御磁束に亘って第1のエネルギーレベルの遷移の周波数から実質的に一定の値が加算または減算される。これは、コンデンサ22の所望のキャパシタンスまたは第1のジョセフソン接合12の臨界電流の偏差を調整することができる。
図4は、第1のキュービットおよび第2のキュービットに関して、第1のキュービットに補正バイアスが印加された後の、縦軸74上に示され、かつ磁束量子Φの単位で与えられる印加された制御磁束に対する縦軸72上にギガヘルツで表される第1のエネルギーレベルの遷移の周波数のグラフ70である。2つのキュービットの周波数曲線は、実質的に整列されていることが理解されよう。図5は、補正バイアスが印加された後の周波数帯域に亘る第1のキュービットと第2のキュービットとの間の第1のエネルギーレベルの遷移の周波数における差82のグラフ80である。縦軸84はギガヘルツにおける周波数差を表し、横軸86はギガヘルツにおける第1のキュービットの第1のエネルギーレベルの遷移周波数を表す。キュービットの遷移周波数の差は、特に関心領域88内で明確に減少していることが理解されよう。
図6は、量子回路100の一実施形態を示す。回路100は、結合コンデンサ104を介して調整可能なトランスモン・キュービット部品110に結合された伝送線路共振器102を含む。調整可能なトランスモン・キュービット部品110は、3つの並列経路、ジョセフソン接合112を有する第1の経路と、分路コンデンサ116を有する第2の経路と、DC SQUID120を有する第3の経路とを含む。DC SQUID120は、並列に接続された2つのジョセフソン接合122,124から形成される。
システム制御部126は、システム制御部が調整可能なトランスモン・キュービット110に供給される制御磁束の大きさを制御できるように、古典制御部130に動作可能に接続される。システム制御部126は、例えば、専用のハードウェア、汎用コンピュータ上で実行されるソフトウェアまたはファームウェア、またはソフトウェアと専用ハードウェアとのいくつかの組み合わせを含む。古典制御部130は、キュービットを量子状態に遷移させて量子動作を実行するようにキュービットに磁束を供給するように構成される。第1の古典制御部130は、調整可能な量子回路部品110の外側ループに誘導結合されたRQLドライバ132および第1の電流ループ134を含む。
古典制御部は、第1の一定のバイアス電流を第1の電流ループ134に供給する第1のバイアス要素136をさらに含む。第1のバイアス電流は、コンデンサ104の静電容量または第1のジョセフソン接合の臨界電流の所望の値からの偏差を補正するために供給される。代わりにバイアス要素を第3の電流ループ(図示せず)に独立して設けて、キュービット100にバイアス磁束を供給することができることを理解されたい。第2のバイアス要素142は、DC SQUID120に誘導結合された第2の電流ループ144に第2の一定のバイアス電流を供給する。第2のバイアス電流は、キュービット110の所望の非対称性における誤差を補正するために供給される。従って、現在の製造方法の限界は、単一のデジタル/アナログ変換器による複数のキュービットの制御に適した仕様を有するキュービットを提供することで克服することができる。
図7は、調整可能なトランスモン・キュービットを使用する量子システム150の1つの実施形態を示す。システム150は、例えば、図6に示されたような、全てに共通の制御磁束が供給される複数のトランスモン・キュービット部品152〜155を含む。図示された実施態様では、トランスモン・キュービット部品の各々は、調整可能なトランスモン・キュービットに誘導結合された電流ループに電流を供給するRQLドライバを備えた古典制御部品を含む。複数のトランスモン・キュービット部品に関連する複数のRQLドライバは、複数のRQLドライバに制御信号を供給してキュービットに制御磁束を供給する共通のデジタル/アナログ変換器(DAC)158に動作可能に接続されている。単一のDACで複数のキュービットを制御することにより、電力消費の大幅な節約を達成できることが理解されよう。
本発明者らは、量子回路の製造技術を考慮すると、複数の部品の共通制御のために十分に正確な標準を設計するためにキュービット部品を作成することは現時点では実現可能ではないと判断した。具体的には、インダクタンスと静電容量にわずかな変動があり、所望の状態遷移周波数からの偏差が生じる。従って、各キュービット部品152〜155は、関連する部品にバイアス磁束を供給して、キュービットの周波数曲線を関心のある周波数帯域に関して所望の標準に調整するように構成された関連するバイアス回路162〜165を有する。各バイアス回路162〜165は、調整可能なトランスモン・キュービットに誘導結合された電流ループに電流を供給するように構成されている。バイアス回路を使用することにより、局所的なオンチップデジタル制御回路とのトランスモン・キュービットの大規模集積化が促進される。
上記の構造的および機能的特徴を考慮して、図8を参照することによって方法がよりよく理解されるであろう。説明を簡単にするために、図8の方法は、連続して実行されるものとして示されかつ説明されているが、いくつかの態様が異なる順序で、および/または本明細書に示されかつ説明された態様から他の態様と同時に起こり得るので、本発明は図示された順序に限定されないことを理解および認識されたい。さらに、方法を実施するために図示された全ての特徴が必要とされるわけではない。
図8は、調整可能なトランスモン・キュービットを構成するための方法180の一例を示す。182において、トランスモン・キュービットが製造される。例えば、トランスモン・キュービットは、超伝導回路を製造するための既知の方法によって製造することができる。1つの例では、トランスモン・キュービットは、伝送線路と回路接地との間の第1の経路上の第1のジョセフソン接合と、伝送線路と回路接地との間の第2の経路上に互いに並列に配置されて、第1のジョセフソン接合と並列な直流超伝導量子干渉デバイス(DC SQUID)を形成する第2および第3のジョセフソン接合と、伝送線路と回路接地との間の第3の経路上に第1のジョセフソン接合およびDC SQUIDと並列であり、第1の経路と組み合わされてトランスモン・キュービットの外側ループを形成するコンデンサとを少なくとも含む。トランスモン・キュービットは、例えば、3接合構成を使用するために、第1の経路上に複数のジョセフソン接合を含むことができることが理解されよう。184において、トランスモン・キュービットの周波数曲線が判定される。例えば、第1のエネルギーレベルの遷移周波数の分光測定をキュービットに対する複数の制御磁束の各々において行って、適切な曲線あてはめアルゴリズムをこのデータに適用して周波数曲線を提供することができる。
186において、一定のバイアス磁束が、DC SQUIDおよびトランスモン・キュービットの外側ループのうちの一方に供給されて、トランスモン・キュービットの周波数曲線が調整され、ここで、周波数曲線は、第1のエネルギーレベルの遷移の周波数を制御磁束の関数として表す。一実施形態では、制御磁束の範囲に亘り実質的に一定の値が第1のエネルギーレベルの遷移の周波数に加算または減算されるように、外側ループに一定のバイアス磁束を供給して、周波数曲線が並進するようにする。これは、一定のバイアス磁束を、トランスモン・キュービットに供給される制御磁束に加えることによって、またはトランスモン・キュービットに供給される制御磁束とは独立して供給することによって行うことができる。別の実施形態では、一定のバイアス磁束が、周波数曲線のピーク間距離を変更するようにDC SQUIDに供給される。しかしながら、これらの実装形態は排他的ではなく、バイアス磁束は外側ループおよびDC SQUIDの各々に供給され得ることが理解されるであろう。
図9は、図6のシステム制御部126のように図1〜図8に開示されたシステムおよび方法の例を具体化することができるハードウェアコンポーネントの例示的なシステム200を示す概略的なブロック図である。システム200は、様々なシステムおよびサブシステムを含むことができる。システム200は、パーソナルコンピュータ、ラップトップコンピュータ、ワークステーション、コンピュータシステム、アプライアンス、特定用途向け集積回路(ASIC)、サーバ、サーバブレードセンタ、サーバファームなどとすることができる。
システム200は、システムバス202、処理ユニット204、システムメモリ206、メモリデバイス208および210、通信インタフェース212(例えば、ネットワークインタフェース)、通信リンク214、ディスプレイ216(例えば、ビデオ画面)、および入力デバイス218(例えば、キーボードおよび/またはマウス)を含む。システムバス202は、処理ユニット204およびシステムメモリ206と相互通信することができる。ハードディスクドライブ、サーバ、スタンドアロンデータベース、または他の不揮発性メモリなどの追加メモリデバイス208および210は、システムバス202と相互通信することができる。システムバス202は、処理ユニット204、メモリデバイス206〜210、通信インタフェース212、ディスプレイ216、および入力デバイス218を相互接続する。いくつかの例では、システムバス202は、ユニバーサルシリアルバス(USB)ポート等の追加のポート(図示せず)をも相互接続する。
処理ユニット204は、コンピューティングデバイスとすることができ、特定用途向け集積回路(ASIC)を含むことができる。処理ユニット204は、一組の命令を実行して、本明細書に開示された実施形態の動作を実施する。処理ユニットは処理コアを含むことができる。
追加のメモリデバイス206,208および210は、データ、プログラム、命令、テキストまたはコンパイルされた形式のデータベースクエリ、およびコンピュータを動作させるために必要とされ得る他の情報を格納することができる。メモリ206,208および210は、メモリカード、ディスクドライブ、コンパクトディスク(CD)、またはネットワークを介してアクセス可能なサーバなどのコンピュータ可読媒体(一体型または取り外し可能)として実施することができる。特定の例では、メモリ206,208および210は、テキスト、画像、ビデオ、および/またはオーディオを含むことができ、その一部は人間に理解可能なフォーマットで利用可能である。
付加的にまたは代替的に、システム200は、システムバス202および通信リンク214と通信することができる通信インタフェース212を介して、外部データソースまたはクエリソースにアクセスすることができる。
動作中、システム200は、本発明によるナビゲーションシステムの1つまたは複数の部分を実装するために使用することができる。システム制御部126を実施するためのコンピュータ実行可能なロジックは、特定の例に従って、システムメモリ206およびメモリデバイス208,210のうちの1つまたは複数に存在する。処理ユニット204は、システムメモリ206およびメモリデバイス208および210からの1つまたは複数のコンピュータ実行可能な命令を実行する。本明細書で使用する「コンピュータ読取可能な媒体」という用語は、処理ユニット204が実行するための命令を提供することに関与する媒体を指し、処理ユニット204に動作可能に接続された単一の媒体または複数の非一時な媒体のいずれかを含むことができる。
本発明は、例示的に開示されている。従って、本開示を通じて使用される用語は、限定的な意味ではなく例示として解釈されるべきである。当業者にとっては本発明の小規模な変更が生じる可能性があるが、本明細書で保証される特許の範囲内に限定されることを意図しているものは、従来技術に対して貢献のある進歩の範囲内に合理的に入るような実施形態のすべてであり、添付の特許請求の範囲およびそれらの等価物の考慮なしに、その範囲は限定されないことを理解されたい。
以下に、上記実施形態から把握できる技術思想を付記として記載する。
[付記1]
調整可能なトランスモン・キュービットであって、
伝送線路と回路接地との間の第1の経路上の第1のジョセフソン接合と、
前記伝送線路と前記回路接地との間の第2の経路上に互いに並列に配置されて、前記第1のジョセフソン接合と並列である直流超伝導量子干渉デバイス(DC SQUID)を形成する第2および第3のジョセフソン接合と、
前記伝送線路と前記回路接地との間の第3の経路上に前記第1のジョセフソン接合およびDC SQUIDと並列であり、前記第1の経路と組み合わされて調整可能なトランスモン・キュービットの外側ループを形成するコンデンサと、
前記DC SQUIDおよび前記調整可能なトランスモン・キュービットの前記外側ループの一方に一定のバイアス磁束を供給するように構成されたバイアス回路と
を備え、
前記バイアス回路は、前記DC SQUIDおよび前記調整可能なトランスモン・キュービットの前記外側ループの一方に第1の一定のバイアス磁束を供給するように構成された第1のバイアス回路であり、第2の一定のバイアス磁束をDC SQUIDおよび調整可能なトランスモン・キュービットの外側ループの他方に供給するように構成される第2のバイアス回路をさらに備え、
前記DC SQUIDは、キュービットの基底状態とキュービットの第1の励起状態との間の遷移の周波数が、供給された第1の一定のバイアス磁束の関数となるように、前記第1の一定のバイアス磁束に応答して前記DC SQUID内でバイアス電流を誘導できるようにする少なくとも1つのインダクタを含む、調整可能なトランスモン・キュービット。
[付記2]
前記外側ループは、キュービットの基底状態とキュービットの第1の励起状態との間の遷移の周波数が、第1の一定のバイアス磁束および第2の一定のバイアス磁束の両方の関数となるように、前記第2の一定のバイアス磁束に応答して前記外側ループにバイアス電流を誘導できるようにする少なくとも1つのインダクタを含む、付記1に記載の調整可能なトランスモン・キュービット。
[付記3]
調整可能なトランスモン・キュービットであって、
伝送線路と回路接地との間の第1の経路上の第1のジョセフソン接合と、
前記伝送線路と前記回路接地との間の第2の経路上に互いに並列に配置されて、前記第1のジョセフソン接合と並列である直流超伝導量子干渉デバイス(DC SQUID)を形成する第2および第3のジョセフソン接合と、
前記伝送線路と前記回路接地との間の第3の経路上に前記第1のジョセフソン接合およびDC SQUIDと並列であり、前記第1の経路と組み合わされて調整可能なトランスモン・キュービットの外側ループを形成するコンデンサと、
前記DC SQUIDおよび前記調整可能なトランスモン・キュービットの前記外側ループの一方に一定のバイアス磁束を供給するように構成されたバイアス回路と
を備え、
前記バイアス回路は、前記DC SQUIDおよび前記調整可能なトランスモン・キュービットの前記外側ループの一方に第1の一定のバイアス磁束を供給するように構成された第1のバイアス回路であり、第2の一定のバイアス磁束をDC SQUIDおよび調整可能なトランスモン・キュービットの外側ループの他方に供給するように構成される第2のバイアス回路をさらに備え、
前記外側ループは、キュービットの基底状態とキュービットの第1の励起状態との間の遷移の周波数が、供給された第2の一定のバイアス磁束の関数となるように、前記第2の一定のバイアス磁束に応答して前記外側ループにバイアス電流を誘導できるようにする少なくとも1つのインダクタを含む、調整可能なトランスモン・キュービット。
[付記4]
システムであって、
調整可能なトランスモン・キュービットであって、
伝送線路と回路接地との間の第1の経路上の第1のジョセフソン接合と、
前記伝送線路と前記回路接地との間の第2の経路上に互いに並列に配置されて、前記第1のジョセフソン接合と並列である直流超伝導量子干渉デバイス(DC SQUID)を形成する第2および第3のジョセフソン接合と、
前記伝送線路と前記回路接地との間の第3の経路上に前記第1のジョセフソン接合およびDC SQUIDと並列であり、前記第1の経路と組み合わされて調整可能なトランスモン・キュービットの外側ループを形成するコンデンサと、
前記DC SQUIDおよび前記調整可能なトランスモン・キュービットの前記外側ループの一方に一定のバイアス磁束を供給するように構成されたバイアス回路とを含む前記調整可能なトランスモン・キュービットと、
制御磁束を前記調整可能なトランスモン・キュービットに供給するように構成された古典制御部と、
前記古典制御部に動作可能に接続されたシステム制御部とを備え、前記システム制御部は、前記制御磁束の個々の大きさを制御して、キュービットに関連するエネルギー状態間で前記調整可能なトランスモン・キュービットを遷移させるように動作する、システム。
[付記5]
調整可能なトランスモン・キュービットであって、
伝送線路と回路接地との間の第1の経路上の第1のジョセフソン接合と、
前記伝送線路と前記回路接地との間の第2の経路上に互いに並列に配置されて、前記第1のジョセフソン接合と並列な直流超伝導量子干渉デバイス(DC SQUID)を形成する第2および第3のジョセフソン接合と、
前記伝送線路と前記回路接地との間の第3の経路上に前記第1のジョセフソン接合およびDC SQUIDと並列であり、前記第1の経路と組み合わされて調整可能なトランスモン・キュービットの外側ループを形成するコンデンサと、
第1の一定のバイアス磁束を前記DC SQUIDに供給するとともに、第2の一定のバイアス磁束を調整可能なキュービットの前記外側ループに供給するように構成されたバイアス回路と
を備える調整可能なトランスモン・キュービット。

Claims (15)

  1. 調整可能なトランスモン・キュービットであって、
    伝送線路と回路接地との間の第1の経路上の第1のジョセフソン接合と、
    前記伝送線路と前記回路接地との間の第2の経路上に互いに並列に配置されて、前記第1のジョセフソン接合と並列である直流超伝導量子干渉デバイス(DC SQUID)を形成する第2および第3のジョセフソン接合と、
    前記伝送線路と前記回路接地との間の第3の経路上に前記第1のジョセフソン接合およびDC SQUIDと並列であり、前記第1の経路と組み合わされて調整可能なトランスモン・キュービットの外側ループを形成するコンデンサと、
    前記DC SQUIDおよび前記調整可能なトランスモン・キュービットの前記外側ループの一方に一定のバイアス磁束を供給して、第1のエネルギーレベルの遷移の周波数を制御磁束の関数として表すトランスモン・キュービットの周波数曲線を調整するように構成されたバイアス回路とを備える調整可能なトランスモン・キュービット。
  2. 前記バイアス回路は、前記DC SQUIDに一定のバイアス磁束を供給するように構成されている、請求項1に記載の調整可能なトランスモン・キュービット。
  3. 前記バイアス回路は、前記調整可能なキュービットの前記外側ループに一定のバイアス磁束を供給するように構成されている、請求項1に記載の調整可能なトランスモン・キュービット。
  4. 前記バイアス回路は、前記DC SQUIDおよび前記調整可能なトランスモン・キュービットの前記外側ループの一方に第1の一定のバイアス磁束を供給するように構成された第1のバイアス回路であり、第2の一定のバイアス磁束をDC SQUIDおよび調整可能なトランスモン・キュービットの外側ループの他方に供給するように構成される第2のバイアス回路をさらに備える請求項1に記載の調整可能なトランスモン・キュービット。
  5. 前記第1の経路上の前記第1のジョセフソン接合と直列に配置された第4のジョセフソン接合をさらに備える、請求項1に記載の調整可能なトランスモン・キュービット。
  6. 前記制御磁束を前記調整可能なトランスモン・キュービットに供給するように構成された古典制御部と、
    前記古典制御部に動作可能に接続されたシステム制御部とをさらに備え、前記システム制御部は、前記制御磁束の個々の大きさを制御して、キュービットに関連するエネルギー状態間で前記調整可能なトランスモン・キュービットを遷移させるように動作する、請求項1に記載の調整可能なトランスモン・キュービット。
  7. 前記調整可能なトランスモン・キュービットに結合された伝送線路共振器をさらに備える、請求項6に記載の調整可能なトランスモン・キュービット。
  8. 前記古典制御部は、前記調整可能なトランスモン・キュービットに誘導結合された電流ループに電流を供給するRQLドライバを含む、請求項6に記載の調整可能なトランスモン・キュービット。
  9. 前記バイアス回路は、前記調整可能なトランスモン・キュービットに誘導結合された電流ループに電流を供給するように構成されている、請求項8に記載の調整可能なトランスモン・キュービット。
  10. 前記調整可能なトランスモン・キュービットは、複数の調整可能なトランスモン・キュービットのうちの第1の調整可能なトランスモン・キュービットであり、前記複数の調整可能なキュービットに関連する個々のRQLドライバは、共通のデジタル/アナログ変換器に動作可能に接続されている、請求項8に記載の調整可能なトランスモン・キュービット。
  11. 調整可能なトランスモン・キュービットを構成するための方法であって、
    伝送線路と回路接地との間の第1の経路上の第1のジョセフソン接合と、前記伝送線路と前記回路接地との間の第2の経路上に互いに並列に配置されて、前記第1のジョセフソン接合と並列な超伝導量子干渉デバイス(DC SQUID)を形成する第2および第3のジョセフソン接合と、前記伝送線路と前記回路接地との間の第3の経路上に前記第1のジョセフソン接合およびDC SQUIDと並列であり、前記第1の経路と組み合わされてトランスモン・キュービットの外側ループを形成するコンデンサとを含むトランスモン・キュービットを製造するステップと、
    前記トランスモン・キュービットの周波数曲線を判定するステップと、
    前記DC SQUIDおよび前記トランスモン・キュービットの前記外側ループの一方に一定のバイアス磁束を供給して、第1のエネルギーレベルの遷移の周波数を制御磁束の関数として表すトランスモン・キュービットの周波数曲線を調整するステップとを含む方法。
  12. 前記DC SQUIDおよび前記トランスモン・キュービットの前記外側ループの一方に一定のバイアス磁束を供給して、前記トランスモン・キュービットの周波数曲線を調整することは、実質的に一定の値が、制御磁束の範囲に亘って第1のエネルギーレベルの遷移の周波数に加算または減算されるように、前記外側ループに一定のバイアス磁束を供給して、周波数曲線が並進するようにすることを含む、請求項11に記載の方法。
  13. 前記外側ループに一定のバイアス磁束を供給することは、一定のバイアス磁束を前記トランスモン・キュービットに供給される制御磁束に加えることを含む、請求項12に記載の方法。
  14. 前記外側ループに一定のバイアス磁束を供給することは、一定のバイアス磁束を、前記トランスモン・キュービットに供給される制御磁束とは独立して供給することを含む、請求項12に記載の方法。
  15. 前記DC SQUIDおよび前記トランスモン・キュービットの前記外側ループの一方に一定のバイアス磁束を供給して、前記トランスモン・キュービットの周波数曲線を調整することは、前記DC SQUIDに一定のバイアス磁束を供給して、周波数曲線のピーク間距離を変更するようにすることを含む、請求項11に記載の方法。
JP2017511333A 2014-09-12 2015-08-24 調整可能なトランスモン回路部品 Active JP6397566B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/485,129 2014-09-12
US14/485,129 US9685935B2 (en) 2014-09-12 2014-09-12 Tunable transmon circuit assembly
PCT/US2015/046564 WO2016039973A1 (en) 2014-09-12 2015-08-24 Tunable transmon circuit assembly

Publications (2)

Publication Number Publication Date
JP2017533610A JP2017533610A (ja) 2017-11-09
JP6397566B2 true JP6397566B2 (ja) 2018-09-26

Family

ID=54066205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017511333A Active JP6397566B2 (ja) 2014-09-12 2015-08-24 調整可能なトランスモン回路部品

Country Status (7)

Country Link
US (1) US9685935B2 (ja)
EP (1) EP3192017B1 (ja)
JP (1) JP6397566B2 (ja)
KR (1) KR101952165B1 (ja)
AU (1) AU2015315683B2 (ja)
CA (1) CA2961588C (ja)
WO (1) WO2016039973A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
JP6326379B2 (ja) 2012-03-08 2018-05-16 ディー−ウェイブ システムズ,インコーポレイテッド 超伝導集積回路の製作のためのシステムおよび方法
US9509274B2 (en) * 2014-09-18 2016-11-29 Northrop Grumman Systems Corporation Superconducting phase-shift system
US10222416B1 (en) 2015-04-14 2019-03-05 Hypres, Inc. System and method for array diagnostics in superconducting integrated circuit
CN107580752B (zh) 2015-05-14 2023-03-24 D-波系统公司 用于超导器件的频率复用谐振器输入和/或输出
EP3369047B1 (en) * 2015-10-29 2024-08-28 Google LLC Removing leakage in a quantum bit
WO2018004635A1 (en) 2016-07-01 2018-01-04 Intel Corporation Interconnects below qubit plane by substrate doping
WO2018004636A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Interconnects below qubit plane by substrate bonding
US11361240B2 (en) 2016-07-01 2022-06-14 Intel Corporation Flux bias lines below qubit plane
EP3577700B1 (en) 2017-02-01 2022-03-30 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US10176432B2 (en) * 2017-03-07 2019-01-08 International Business Machines Corporation Weakly tunable qubit based on two coupled disparate transmons
EP3642959B1 (en) 2017-06-19 2023-11-08 Rigetti & Co, LLC Parametrically activated quantum logic gates
US10235635B1 (en) * 2017-10-19 2019-03-19 International Business Machines Corporation Capacitively-shunted asymmetric DC-SQUID for qubit readout and reset
WO2019117972A1 (en) * 2017-12-17 2019-06-20 Intel Corporation Qubit vertical transmission line with ground vias surrounding a signal line
WO2019144118A1 (en) 2018-01-22 2019-07-25 D-Wave Systems Inc. Systems and methods for improving performance of an analog processor
US10847705B2 (en) 2018-02-15 2020-11-24 Intel Corporation Reducing crosstalk from flux bias lines in qubit devices
FI3744001T3 (fi) 2018-02-27 2024-10-31 D Wave Systems Inc Järjestelmät ja menetelmät suprajohtavan siirtojohdon kytkemiseksi resonaattoriryhmään
JP7431811B2 (ja) 2018-05-11 2024-02-15 ディー-ウェイブ システムズ インコーポレイテッド 射影測定のための単一磁束量子発生源
US10586908B2 (en) 2018-07-17 2020-03-10 Lawrence Livermore National Security, Llc Quantum coherent devices with reduced energy dissipation
US11050009B2 (en) 2018-08-28 2021-06-29 International Business Machines Corporation Methods for annealing qubits with an antenna chip
US10475983B1 (en) 2018-08-28 2019-11-12 International Business Machines Corporation Antenna-based qubit annealing method
US10510943B1 (en) 2018-08-28 2019-12-17 International Business Machines Corporation Structure for an antenna chip for qubit annealing
WO2020112185A2 (en) * 2018-08-31 2020-06-04 D-Wave Systems Inc. Systems and methods for operation of a frequency multiplexed resonator input and/or output for a superconducting device
US20200152851A1 (en) 2018-11-13 2020-05-14 D-Wave Systems Inc. Systems and methods for fabricating superconducting integrated circuits
US10587245B1 (en) * 2018-11-13 2020-03-10 Northrop Grumman Systems Corporation Superconducting transmission line driver system
WO2020168097A1 (en) 2019-02-15 2020-08-20 D-Wave Systems Inc. Kinetic inductance for couplers and compact qubits
US11620560B2 (en) 2019-02-21 2023-04-04 International Business Machines Corporation Quantum computing device using two gate types to prevent frequency collisions in superconducting quantum computers
US11288073B2 (en) 2019-05-03 2022-03-29 D-Wave Systems Inc. Systems and methods for calibrating devices using directed acyclic graphs
US11422958B2 (en) 2019-05-22 2022-08-23 D-Wave Systems Inc. Systems and methods for efficient input and output to quantum processors
US12039465B2 (en) 2019-05-31 2024-07-16 D-Wave Systems Inc. Systems and methods for modeling noise sequences and calibrating quantum processors
CN113906449A (zh) 2019-06-11 2022-01-07 D-波系统公司 用于超导器件的输入/输出系统和方法
EP4062332A4 (en) * 2019-11-22 2023-04-12 Rigetti & Co, LLC QUANTUM CONTROL BY MODULATION OF TUNABLE DEVICES IN A SUPERCONDUCTING CIRCUIT
KR20210091581A (ko) 2020-01-14 2021-07-22 삼성전자주식회사 3차원 트랜스몬 큐빗 장치
US12022749B2 (en) * 2020-03-04 2024-06-25 International Business Machines Corporation Flux bias line local heating device
US11937516B2 (en) 2020-03-04 2024-03-19 International Business Machines Corporation Fabrication of a flux bias line local heating device
US11545288B2 (en) 2020-04-15 2023-01-03 Northrop Grumman Systems Corporation Superconducting current control system
US11664570B2 (en) 2020-08-21 2023-05-30 International Business Machines Corporation Flux-tunable qubit architecture for multiplexing qubit control lines
US11750175B2 (en) 2020-09-18 2023-09-05 International Business Machines Corporation Multiplexing resonator induced phase gate drive signals
US11545974B2 (en) 2020-09-24 2023-01-03 International Business Machines Corporation Current biased tunable qubit
CA3208433A1 (en) * 2021-02-19 2022-08-25 Colin C. Enderud Systems and methods for fabrication of superconducting integrated circuits with improved coherence
US20240135225A1 (en) * 2021-03-04 2024-04-25 Iqm Finland Oy Tunable dissipative circuits for low temperature frequency shifters, and methods for making a frequency shift at low temperature
AU2022289736A1 (en) 2021-06-11 2024-02-01 Caleb JORDAN System and method of flux bias for superconducting quantum circuits
US11757467B2 (en) 2021-08-13 2023-09-12 Northrop Grumman Systems Corporation Circuits for converting SFQ-based RZ and NRZ signaling to bilevel voltage NRZ signaling
US11751489B2 (en) 2021-12-03 2023-09-05 International Business Machines Corporation Quantum entangling gate between multi-mode qubits
US12118433B2 (en) 2021-12-15 2024-10-15 International Business Machines Corporation Space-saving coupler arm arrangement for superconducting qubits
US11658660B1 (en) 2022-06-24 2023-05-23 International Business Machines Corporation Multimode coupler to control interaction between quantum bits
US12040789B2 (en) 2022-07-29 2024-07-16 International Business Machines Corporation Mitigating stray-coupling via multi-junction qubits
WO2024102504A2 (en) * 2022-08-09 2024-05-16 1372934 B.C. Ltd. Systems and methods for fabrication of superconducting integrated circuits having flip-chip arrangements with high coherence devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900454B2 (en) 2002-04-20 2005-05-31 D-Wave Systems, Inc. Resonant controlled qubit system
EP2100376B1 (en) 2007-01-18 2018-01-10 Northrop Grumman Systems Corporation Single flux quantum circuits
US7893708B2 (en) * 2007-08-03 2011-02-22 Northrop Grumman Systems Corporation Quantum gate operations with a common coupled resonator
CN102037475B (zh) * 2008-05-20 2015-05-13 D-波系统公司 用于校准、控制并且运行量子处理器的系统、方法和装置
US7969178B2 (en) * 2008-05-29 2011-06-28 Northrop Grumman Systems Corporation Method and apparatus for controlling qubits with single flux quantum logic
JP5513507B2 (ja) 2008-09-03 2014-06-04 ディー−ウェイブ システムズ,インコーポレイテッド 量子プロセッサ素子の能動的補償のためのシステム、方法および装置
JP2010213210A (ja) * 2009-03-12 2010-09-24 Nec Corp マイクロ波共振器のq値制御方法
US8494993B2 (en) * 2009-06-26 2013-07-23 D-Wave Systems Inc. Systems and methods for quantum computation using real physical hardware
JP5432073B2 (ja) * 2010-07-02 2014-03-05 日本電信電話株式会社 超伝導磁束量子ビット回路
US8111083B1 (en) * 2010-12-01 2012-02-07 Northrop Grumman Systems Corporation Quantum processor
US8928391B2 (en) * 2011-07-07 2015-01-06 Northrop Grumman Systems Corporation Controlling a state of a qubit assembly
US9041427B2 (en) * 2012-12-13 2015-05-26 International Business Machines Corporation Quantum circuit within waveguide-beyond-cutoff
US9369133B2 (en) * 2014-05-29 2016-06-14 Northrop Grumman Systems Corporation Hybrid quantum circuit assembly

Also Published As

Publication number Publication date
US9685935B2 (en) 2017-06-20
EP3192017B1 (en) 2021-11-24
CA2961588C (en) 2021-10-26
KR20170044137A (ko) 2017-04-24
US20160079968A1 (en) 2016-03-17
CA2961588A1 (en) 2016-03-17
EP3192017A1 (en) 2017-07-19
AU2015315683A1 (en) 2017-03-16
JP2017533610A (ja) 2017-11-09
KR101952165B1 (ko) 2019-02-26
WO2016039973A1 (en) 2016-03-17
AU2015315683B2 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
JP6397566B2 (ja) 調整可能なトランスモン回路部品
US9369133B2 (en) Hybrid quantum circuit assembly
US20210279134A1 (en) Method for executing a quantum error correction cycle in a quantum computer
US10374612B1 (en) Ancilla qubit devices in a superconducting quantum processor
JP2019047126A (ja) 共鳴励起下のキュービットの磁束制御
KR102401079B1 (ko) 초전도 큐비트용 zzz 커플러
US10056908B2 (en) Operating a coupler device to perform quantum logic gates
CA2943489C (en) Chip including classical and quantum computing processers
JP5607244B2 (ja) 共振器媒介結合を利用する量子論理ゲート
Li et al. Hardware-efficient qubit control with single-flux-quantum pulse sequences
EP4115356A1 (en) Controlling a tunable floating coupler device in a superconducting quantum processing unit
CN114429215B (zh) 基于超导量子耦合器实现双比特量子门的方法
KR20230034405A (ko) 큐비트 누설 오류 감소
US20180309452A1 (en) Four Spin Couplers for Quantum Information Processing
US11112842B1 (en) Resetting qubits in a superconducting quantum processor
CN108090569A (zh) 一种通用量子计算机中央处理器的操纵方法
US10784550B2 (en) Low-loss, low-profile digital-analog phase shifter
Song et al. Noise resistance of Toffoli gate in an array of coupled cavities
Ye et al. Optimal 1→ 3 economical phase-covariant quantum cloning with superconducting quantum interference devices in a cavity

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180831

R150 Certificate of patent or registration of utility model

Ref document number: 6397566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250