JP6392451B2 - 圧接型半導体素子用スタック - Google Patents

圧接型半導体素子用スタック Download PDF

Info

Publication number
JP6392451B2
JP6392451B2 JP2017515287A JP2017515287A JP6392451B2 JP 6392451 B2 JP6392451 B2 JP 6392451B2 JP 2017515287 A JP2017515287 A JP 2017515287A JP 2017515287 A JP2017515287 A JP 2017515287A JP 6392451 B2 JP6392451 B2 JP 6392451B2
Authority
JP
Japan
Prior art keywords
pressure
type semiconductor
contact type
semiconductor element
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017515287A
Other languages
English (en)
Other versions
JPWO2016174695A1 (ja
Inventor
表　健一郎
健一郎 表
亮 中嶋
亮 中嶋
誠 椋木
誠 椋木
大輔 吉沢
大輔 吉沢
優太 市倉
優太 市倉
尚隆 飯尾
尚隆 飯尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Toshiba Energy Systems and Solutions Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Toshiba Energy Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp, Toshiba Energy Systems and Solutions Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Publication of JPWO2016174695A1 publication Critical patent/JPWO2016174695A1/ja
Application granted granted Critical
Publication of JP6392451B2 publication Critical patent/JP6392451B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明の実施形態は、電力変換装置内スタックユニットを構成する圧接型半導体素子用スタックに関する。
マルチチップ半導体素子で構成された圧接型半導体素子（例えば、平型半導体素子）を大容量の電力変換装置に適用する場合は、圧接型半導体素子を冷却するために、圧接型半導体素子とヒートシンクとを交互に積層し、これら交互に積層した圧接型半導体素子及びヒートシンクを圧接して冷却する方法が用いられている。この加圧方法として、平面加圧体である台座で加圧する場合には、加圧面積が大きいため、加圧面が平坦でない場合、又は密着性が悪い場合に、一部に圧力が偏る偏荷重になる場合がある。これを防止するため、球面形状の加圧面で、平型半導体素子の中心部を加圧し、偏荷重を防止している（例えば、特許文献１参照。）。
しかしながら、特許文献１の方法は、平型半導体素子の中心部を加圧するため、中心部より外周面に向かって加圧した圧力が低下し、平型半導体素子を均一に加圧するのが難しく、平型半半導体素子の外周面部分で熱破壊が発生しやすいという課題があった。これを防止する方法として、図７に示す圧接型半導体素子及びヒートシンクを加圧する平型半導体素子用スタックが検討された。
図７は、圧接型半導体素子を構成する外周面の素子の熱破壊を防止する効果を有する従来技術に係る圧接型半導体素子用スタック２００の断面図である。図示した圧接型半導体素子用スタック２００は、圧接型半導体素子１０及び水冷フィン９を交互に複数個積層し、両端に配置した絶縁座用金具７を外側から内側に加圧する構成を備える。上記絶縁座用金具７（絶縁座用金具７ａ、７ｂの総称）は、両面にザグリ加工が施されている。このザグリ加工により、圧接型半導体素子の外周面にも圧力が加わる。この結果、上述した圧接型半導体素子（平型半導体素子）の外周面の素子の熱破壊を防止することができる。
図８は、圧接型半導体素子１０の一例で、マルチチップ半導体素子１０の構成を示す。ここでは、記載する内容により、圧接型半導体素子１０又はマルチチップ半導体素子１０と記載する場合があるが、何れも同一の物として説明する。図８（１）は圧接型半導体素子１０の平面図で、図８（２）は、図８（１）に示す圧接型半導体素子１０のＡ−Ａ断面図である。図示した圧接型半導体素子１０には切欠き部１０ｂが設けられている。また、圧接型半導体素子１０は、複数のチップ１０ａが同一平面上に配置されて構成される。
特開２００３−１６８７７８号公報
しかしながら、上述した圧接型半導体素子１０のチップ１０ａは、圧接型半導体素子１０の厚み方向の中央部に配置されているのではなく、圧接型半導体素子１０表面のコレクタポスト面１０ｃからチップ１０ａ表面までは距離Ｌｃ離間した位置であって、圧接型半導体素子１０裏面のエミッタポスト面１０ｄからチップ裏面までは距離Ｌｅ離間した位置に配置されている（図８（２）参照。）。すなわち、圧接型半導体素子１０のコレクタポスト面１０ｃからチップ１０ａ表面までの距離Ｌｃとエミッタポスト面１０ｄからチップ１０ａ裏面までの距離Ｌｅとが異なっている（Ｌｃ＜Ｌｅ）。
また、図８（１）に示す切欠き部１０ｂが存在するため、切欠き部分１０ｂに圧力が加わらないことによる圧力抜けが生じ、上述した図７に示すザグリ加工を施した場合であっても、圧接型半導体素子１０を均一に加圧できないという課題があった。
本発明は、上述した課題を解決するためになされたもので、マルチチップで構成された圧接型半導体素子を複数個積層し、両端に配置した絶縁座用金具を外側から内側に加圧する加圧手段を備え、当該上下に配置された絶縁座用金具の加圧面からチップ表面又は裏面までの距離を等しくすることにより、圧接型半導体素子の切欠き部の有無に関わらず当該圧接型半導体素子を均一に加圧でき、当該圧接型半導体素子の熱破壊を防止することができる圧接型半導体素子用スタックを提供することを目的とする。
上記目的を達成するために、本発明の請求項１記載の圧接型半導体素子用スタックは、複数のチップが同一平面上に配置されたマルチチップ半導体素子で構成された圧接型半導体素子及びこの圧接型半導体素子の両面に配置したヒートシンクを、交互に積層配置し、当該積層配置した圧接型半導体素子及びヒートシンクの間の圧接力が所定の圧接力になるように加圧する加圧手段を備えた圧接型半導体素子用スタックであって、前記加圧手段は、前記積層配置された前記圧接型半導体素子及びヒートシンクの上面及び下面に配置された加圧体と、前記加圧体によって加えられた圧力を外周面に分配する絶縁座用金具と、前記絶縁座用金具の加圧面と当該絶縁座用金具の加圧面の直近に配置されたヒートシンクとの間に配置され、当該絶縁座用金具の加圧面に加えられた圧力により当該ヒートシンクを加圧する絶縁座と、を備え、前記圧接型半導体素子は、圧接面である一方のコレクタポスト面と、相対抗して配置された他方のエミッタポスト面と、当該コレクタポスト面又はエミッタポスト面の何れか一方のポスト面の周端部の一部に切欠き部を有し、前記圧接型半導体素子を構成するチップが、前記コレクタポスト面とエミッタポスト面との間に前記圧接面と平行に配置され、かつ、前記コレクタポスト面から前記チップの表面までの距離と、前記エミッタポスト面から前記チップの裏面までの距離とが異なるとき、前記上面加圧体によって加圧された前記絶縁座用金具の加圧面からその加圧面の直近に配置された圧接型半導体素子のチップの表面までの距離と、前記下面加圧体によって加圧された前記絶縁座用金具の加圧面からその加圧面の直近に配置された圧接型半導体素子のチップの裏面までの距離を等しくする手段を備えたことを特徴とする。
この発明によれば、本発明に係る圧接型半導体素子用スタックは、マルチチップで構成された圧接型半導体素子を複数個積層し、両端に配置した絶縁座用金具を外側から内側に加圧する加圧手段を備え、当該上下に配置された絶縁座用金具の加圧面からチップ表面又は裏面までの距離を等しくすることにより、圧接型半導体素子の切欠き部の有無に関わらず当該圧接型半導体素子を均一に加圧でき、当該圧接型半導体素子の熱破壊を防止することができる。
実施例１に係る圧接型半導体素子用スタックの断面図。 図１に係る圧接型半導体素子用スタックにスペーサ２０が無い場合（スペーサ無）及びスペーサ２０有りの場合（スペーサ有）の圧接型半導体素子用スタックの断面図。 図２に示す圧接型半導体素子用スタックにスペーサ２０が無い場合（スペーサ無）の圧接型半導体素子用スタックのチップ１０ａの配置位置及びスペーサ有りの場合（スペーサ有）の圧接型半導体素子用スタックのチップ１０ａの配置位置を示す要部断面図。 図４は、図３に示す圧接型半導体素子用スタックにスペーサ２０が無い場合（図４（１）スペーサ無）及びスペーサ有りの場合（図４（２）スペーサ有）の絶縁座用金具の加圧面からチップの表面（裏面）までの距離の違いを示す圧接型半導体用素子の要部断面図。 実施例２に係る圧接型半導体素子用スタックにおいて、スペーサの替りに水冷フィンの厚さを厚くした場合の要部断面図。 実施例３に係る圧接型半導体素子用スタックにおいて、スペーサの替りに絶縁座の厚さを厚くした場合の要部構成図。 圧接型半導体素子を構成する外周面の素子の熱破壊を防止する効果を有する従来技術に係る圧接型半導体素子用スタックの断面図。 圧接型半導体素子の一例で、マルチチップ半導体素子の構成図。
以下、図面を参照して本発明の実施例について説明する。
図１は、実施例１に係る圧接型半導体素子用スタック１００の断面図である。圧接型半導体素子用スタック１００は、マルチチップで構成された圧接型半導体素子１０、当該圧接型半導体素子１０を冷却するための水冷フィン９及びこれらを加圧する上部加圧部（加圧手段）３０ａ及び下部加圧部（加圧手段）３０ｂなどで構成される。
実施例では、水冷フィン９及び圧接型半導体素子１０を一組として複数組直列に積層されているため、圧接型半導体素子１０は、水冷フィン９と水冷フィン９の間に配置され、圧接型半導体素子１０の上面及び下面から冷却される。図は、このように構成された場合の一例である。
加圧部３０（加圧部３０ａ、３０ｂの総称）は、圧接板２ａ・２ｂ、ステー１１ａ・１１ｂ、台座３ａ、付勢手段としての弾性体４ａ・４ｂ、台座５ａ・５ｂ、円錐加圧体６ａ・６ｂ、絶縁座用金具７ａ・７ｂ及び絶縁座８ａ・８ｂなどで構成され、圧接板２ａ及び２ｂの間に積層配置された圧接型半導体素子１０及び水冷フィン９の間の圧接力が所定の圧接力になるように加圧する。
台座５ａ・５ｂ、円錐加圧体６ａ・６ｂ、絶縁座用金具７ａ・７ｂ及び絶縁座８ａ・８ｂ、及び圧接型半導体素子１０、水冷フィン９、・・は、弾性体４ａ・４ｂの反発力により圧接型半導体素子１０及び水冷フィン９の間が一定の圧接力で加圧される。また、ナット１２ａ・１２ａ、及び１２ｂ・１２ｂを調整することで弾性体４ａ・４ｂの反発力により、上記圧接力を一定の圧力の範囲で微調整が可能である。
本実施例では、最下部の水冷フィン９と絶縁座８ｂの間にスペーサ２０が配置される。このスペーサ２０は、ザグリ加工が施された絶縁座用金具７ａ下部（絶縁座８ａに対する加圧面）から圧接型半導体素子１０のチップの表面までの距離と、絶縁座用金具７ｂ上部（絶縁座８ｂに対する加圧面）から圧接型半導体素子１０のチップの裏面までの距離が等しくなるように配置される。
加圧面が平面の場合には、加工精度により圧接型半導体素子と加圧面の密着度が悪い場合に、加圧面に偏荷重が発生し、圧接型半導体素子を均一に加圧できない場合が発生する。円錐加圧体６ａ・６ｂは、上記偏荷重の発生を防止することができる。
絶縁座用金具７ａ・７ｂの両面のザグリ加工は、円錐加圧体によって加えられた圧力を外周面に分配する。その結果、圧接型半導体素子を構成する外周面の素子の圧力低下を防止することができるため、圧接型半導体素子の外周面の素子の熱破壊を防止することができる。
絶縁座８ａは、絶縁座用金具７ａによって加えられた圧力により当該絶縁座８ａに当接する水冷フィン９を加圧する。同様に絶縁座８ｂは、絶縁座用金具７ｂよって加えられた圧力により当該絶縁座８ｂに当接する水冷フィン９を加圧する。
図２は、図１に係る圧接型半導体素子用スタックにスペーサ２０が無い場合（図２（１）スペーサ無参照）の圧接型半導体素子用スタック２００及びスペーサ２０が有る場合（図２（２）スペーサ有参照）の圧接型半導体素子用スタック１００の断面図である。
図３は、図２に示す圧接型半導体素子用スタックにスペーサ２０が無い場合（図３（１）スペーサ無参照）の圧接型半導体素子用スタック２００のチップ１０ａの配置位置及びスペーサ有りの場合（図３（２）スペーサ有参照）の圧接型半導体素子用スタック１００のチップ１０ａの配置位置を示す要部断面図である。
図４は、図３に示す圧接型半導体素子用スタックにスペーサ２０が無い場合（図４（１）スペーサ無参照）及びスペーサが有る場合（図４（２）スペーサ有参照）の、絶縁座用金具７ａの加圧面から直近に配置された圧接型半導体素子１０のチップ１０ａの表面までの距離Ｌ１、Ｌ１と絶縁座用金具７ｂの加圧面から直近に配置された圧接型半導体素子１０のチップ１０ａの裏面までの距離Ｌ２、Ｌ３との違いを示す圧接型半導体用素子の要部断面図である。
図４（１）は、スペーサ２０が無い場合の絶縁座用金具７ａの加圧面からその直近に配置された圧接型半導体素子１０のチップ１０ａの表面までの距離Ｌ１に対し、絶縁座用金具７ｂの加圧面からその直近に配置された圧接型半導体素子１０のチップ１０aの裏面までの距離Ｌ２は、Ｌ１＞Ｌ２となる。
すなわち、絶縁座用金具７ａの加圧面からその直近に配置された圧接型半導体素子１０のチップ１０ａ表面までの距離Ｌ１と絶縁座用金具７ｂの加圧面からその直近に配置された圧接型半導体素子１０のチップ１０ａ裏面までの距離Ｌ２は、圧接型半導体素子１０のチップ１０ａの配置位置が、構造上厚み方向の中央部に位置していないためにＬ１＞Ｌ２となる。
また、図８（１）に示すように圧接型半導体素子にはエミッタ部に切欠き部１０ｂが設けられており、図７に示す従来の圧接型半導体素子用スタック２００による当該圧接型半導体素子１０の圧力分布を測定した結果、当該圧接型半導体素子１０の切欠き部１０ｂ周辺のチップ（例えば、チップＮｏ１８及びチップＮｏ２１）の圧力が低下する（圧力抜けが発生している）ことがわかった。
上記圧力抜けは、図８（２）に示す切欠き部１０ｂの位置が、絶縁座用金具の加圧面に接近している場合に圧力抜けが顕著に表れることがわかった。
上記圧力抜けは、絶縁座用金具７ｂの加圧面と切欠き部１０ｂの距離を長くすることにより防止することができる。
本実施例では、図４（２）に示すように、絶縁座８ｂと圧接型半導体素子１０の間にスペーサ２０を配置し、絶縁座用金具７ｂの加圧面からチップ１０ａの下面までの距離を、図４（１）に示すスペーサ２０が無い場合の距離Ｌ２に比べてスペーサの厚さＤｓ分長い距離Ｌ３にすることにより、上述した圧力抜けを防止することができる（下式（１））。
Ｌ３＝Ｌ２＋Ｄｓ
＝Ｌ１・・・・・・・・・・・・・・・・・・・・・・・（１）
Ｌ１：絶縁座用金具７ａの加圧面からその加圧面の直近に配置されたチップ１０ａ上面までの距離
Ｌ２：スペーサ２０が無い場合の絶縁座用金具７ｂの加圧面からその加圧面の直近に配置されたチップ１０ａ下面までの距離
Ｌ３：スペーサ２０が有る場合の絶縁座用金具７ｂの加圧面からその加圧面の直近に配置されたチップ１０ａ下面までの距離
Ｄｓ：スペーサ２０の厚さ
実施例１では、上述したように、絶縁座用金具７ａから直近に配置された圧接型半導体素子１０のチップ１０ａの上面まで距離Ｌ１と、絶縁座用金具７ｂの加圧面の直近に配置された圧接型半導体素子１０のチップ１０ａの下面までの距離Ｌ２を、同じ距離にするために、上記距離が短い側の絶縁座８ｂと水冷フィン９との間に距離Ｌ１と距離Ｌ２の差に等しい厚さ（＝Ｄｓ）を有するスペーサ２０を配置することにより、距離の差（＝Ｄｓ）を吸収することができる。その結果、圧接型半導体素子１０の切欠き部１０ｂの圧力抜けによる熱破壊を防止することができる。
なお、上述した実施例１では、加圧体として円錐加圧体を用いた場合に付いて説明したが、球面加圧体を用いた場合も同様の効果が得られる。
図５は、実施例２に係る圧接型半導体素子用スタックにおいて、スペーサの替りに水冷フィンの厚さを厚くした場合の要部断面図である。実施例２は、実施例１に係る図４（２）に示すスペーサ２０を配置する替りに、絶縁座用金具７ｂの加圧面の直近に配置された水冷フィン９の厚さを厚くした水冷フィン９Ｂを用いた場合の一例である。なお、その他の構成は、実施例１に示す内容と同様であり、その説明を省略する。
その場合の絶縁座用金具７ａの加圧面からその加圧面の直近に配置されたチップ１０ａの上面までの距離Ｌ１と、絶縁座用金具７ｂの加圧面からその加圧面の直近に配置されたチップ１０ａの下面までの距離Ｌ４の関係は、以下の通りである。
Ｌ４＝Ｌ１・・・・・・・・・・・・・・・・・・・・・・・（２）
Ｌ１：絶縁座用金具７ａの加圧面からその加圧面の直近に配置されたチップ１０ａの上面までの距離
Ｌ４：絶縁座用金具７ｂの加圧面からその加圧面の直近に配置されたチップ１０ａの下面までの距離
実施例２では、上述したように、絶縁座用金具７ａの加圧面から直近に配置された圧接型半導体素子１０のチップ１０ａの上面まで距離Ｌ１と、絶縁座用金具７ｂの加圧面の直近に配置された圧接型半導体素子１０のチップ１０ａの下面までの距離Ｌ２を、同じ距離にするために、上記距離が短い側の絶縁座８ｂに当接する水冷フィン９の厚さを厚くした水冷フィン９Ｂを用いることにより、距離の差を吸収することができる。その結果、圧接型半導体素子１０の切欠き部１０ｂの圧力抜けによる熱破壊を防止することができる。
図６は、実施例３に係る圧接型半導体素子用スタックの要部断面図である。実施例３は、実施例１に係る図４（２）に示すスペーサ２０を配置する替りに、絶縁座用金具７ｂの加圧面と当接する絶縁座８ｂの厚さを厚くした絶縁座８Ｂを使用した場合の一例である。なお、その他の構成は、実施例１に示す内容と同様であり、その説明を省略する。
その場合の絶縁座用金具７ａの加圧面からその加圧面の直近に配置されたチップ１０ａの上面までの距離Ｌ１と、絶縁座用金具７ｂの加圧面からその加圧面の直近に配置されたチップ１０ａの下面までの距離Ｌ５の関係は、以下の通りである。
Ｌ５＝Ｌ１・・・・・・・・・・・・・・・・・・・・・・・（２）
Ｌ１：絶縁座用金具７ａの加圧面からその加圧面の直近に配置されたチップ１０ａの上面までの距離
Ｌ５：絶縁座用金具７ｂの加圧面からその加圧面の直近に配置されたチップ１０ａの下面までの距離
実施例３では、上述したように、絶縁座用金具７ａの加圧面から直近に配置された圧接型半導体素子１０のチップ１０ａの上面まで距離Ｌ１と、絶縁座用金具７ｂの加圧面から直近に配置された圧接型半導体素子１０のチップ１０ａの下面までの距離Ｌ２を、同じ距離にするために、上記距離が短い側の絶縁座８Ａの厚さを厚くすることにより、距離の差吸収することができる。その結果、圧接型半導体素子１０の切欠き部１０ｂの圧力抜けによる熱破壊を防止することができる。
以上説明したように、本発明の課題である圧接型半導体素子の切欠き部の圧力抜けによる当該圧接型半導体素子の熱破壊を防止することができる圧接型半導体素子用スタックを提供できる。
２ａ、２ｂ 圧接板
３ａ 台座
４ａ、４ｂ 弾性体
５ａ、５ｂ 台座
６ａ、６ｂ 円錐加圧体
７ａ、７ｂ 絶縁座用金具
８ａ、８ｂ 絶縁座
９ 水冷フィン
１０ 圧接型半導体素子（マルチチップ半導体素子）
１１ａ、１１ｂ ステー
２０ スペーサ
３０ 加圧部
１００ スペーサを有する圧接型半導体素子用スタック
１１０ 水冷フィンの厚さを厚くした圧接型半導体素子用スタック
１２０ 絶縁座の厚さを厚くした圧接型半導体素子用スタック
２００ 従来技術に係る圧接型半導体素子用スタック

Claims (7)

  1. 複数のチップが同一平面上に配置されたマルチチップ半導体素子で構成された圧接型半導体素子及びこの圧接型半導体素子の両面に配置したヒートシンクを、交互に積層配置し、当該積層配置した圧接型半導体素子及びヒートシンクの間の圧接力が所定の圧接力になるように加圧する加圧手段を備えた圧接型半導体素子用スタックであって、
    前記加圧手段は、
    前記積層配置された前記圧接型半導体素子及びヒートシンクの上面及び下面に配置された加圧体と、
    前記加圧体によって加えられた圧力を外周面に分配する絶縁座用金具と、
    前記絶縁座用金具の加圧面と当該絶縁座用金具の加圧面の直近に配置されたヒートシンクとの間に配置され、当該絶縁座用金具の加圧面に加えられた圧力により当該ヒートシンクを加圧する絶縁座と、を備え、
    前記圧接型半導体素子は、
    圧接面である一方のコレクタポスト面と、相対抗して配置された他方のエミッタポスト面と、当該コレクタポスト面又はエミッタポスト面の何れか一方のポスト面の周端部の一部に切欠き部を有し、
    前記圧接型半導体素子を構成するチップが、前記コレクタポスト面とエミッタポスト面との間に前記圧接面と平行に配置され、かつ、前記コレクタポスト面から前記チップの表面までの距離と、前記エミッタポスト面から前記チップの裏面までの距離とが異なるとき、
    前記上面加圧体によって加圧された前記絶縁座用金具の加圧面からその加圧面の直近に配置された圧接型半導体素子のチップの表面までの距離と、前記下面加圧体によって加圧された前記絶縁座用金具の加圧面からその加圧面の直近に配置された圧接型半導体素子のチップの裏面までの距離を等しくする手段を備えたことを特徴とする圧接型半導体素子用スタック。
  2. 前記絶縁座用金具の加圧面からその加圧面の直近に配置された圧接型半導体素子のチップ表面若しくは裏面までの距離を等しくする手段は、
    前記上面加圧体によって加圧された前記絶縁座用金具の加圧面からその加圧面の直近に配置された圧接型半導体素子のチップの表面までの距離と、前記下面加圧体によって加圧された前記絶縁座用金具の加圧面からその加圧面の直近に配置された圧接型半導体素子のチップの裏面までの距離との差を、距離が短い側の前記絶縁座と前記ヒートシンクとの間に前記差に等しい厚さを有するスペーサを配置することにより吸収することを特徴とする請求項１記載の圧接型半導体素子用スタック。
  3. 前記絶縁座用金具の加圧面からその加圧面の直近に配置された圧接型半導体素子のチップ表面若しくは裏面までの距離を等しくする手段は、
    前記上面加圧体によって加圧された前記絶縁座用金具の加圧面からその加圧面の直近に配置された圧接型半導体素子のチップの表面までの距離と、前記下面加圧体によって加圧された前記絶縁座用金具の加圧面からその加圧面の直近に配置された圧接型半導体素子のチップの裏面までの距離との差を、距離が短い側の前記ヒートシンクの厚さを可変することにより吸収することを特徴とする請求項１記載の圧接型半導体素子用スタック。
  4. 前記絶縁座用金具の加圧面からその加圧面の直近に配置された圧接型半導体素子のチップ表面若しくは裏面までの距離を等しくする手段は、
    前記上面加圧体によって加圧された前記絶縁座用金具の加圧面からその加圧面の直近に配置された圧接型半導体素子のチップの表面までの距離と、前記下面加圧体によって加圧された前記絶縁座用金具の加圧面からその加圧面の直近に配置された圧接型半導体素子のチップの裏面までの距離との差を、絶縁座の厚さを可変することにより吸収することを特徴とする請求項１記載の圧接型半導体素子用スタック。
  5. 前記ヒートシンクは、
    水冷フィンで構成されたことを特徴とする請求項１又は請求項３記載の圧接型半導体素子用スタック。
  6. 前記加圧体は、
    球面加圧体又は円錐加圧体で構成された請求項１乃至請求項４記載の圧接型半導体素子用スタック。
  7. 前記絶縁座用金具は、
    前記圧接面側にザグリ加工した切欠き部と、
    前記ザグリ加工した切欠き部の反対面側に前記加圧体が球面加圧体の場合には当接する部分に被球面加圧面を備え、前記加圧体が円錐加圧体の場合には当接する部分に被円錐加圧面を備えた請求項１乃至請求項４記載の圧接型半導体素子用スタック。
JP2017515287A 2015-04-27 2015-04-27 圧接型半導体素子用スタック Active JP6392451B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/002254 WO2016174695A1 (ja) 2015-04-27 2015-04-27 圧接型半導体素子用スタック

Publications (2)

Publication Number Publication Date
JPWO2016174695A1 JPWO2016174695A1 (ja) 2017-10-26
JP6392451B2 true JP6392451B2 (ja) 2018-09-19

Family

ID=57199455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017515287A Active JP6392451B2 (ja) 2015-04-27 2015-04-27 圧接型半導体素子用スタック

Country Status (6)

Country Link
US (1) US10283478B2 (ja)
EP (1) EP3291297B1 (ja)
JP (1) JP6392451B2 (ja)
CN (1) CN107851642B (ja)
AU (1) AU2015393305B2 (ja)
WO (1) WO2016174695A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102020317B1 (ko) 2018-03-30 2019-09-10 엘에스산전 주식회사 가압장치 및 스위칭모듈에서의 스위치 교체 방법
KR102042041B1 (ko) * 2018-03-30 2019-11-07 엘에스산전 주식회사 가압장치, 스위칭모듈의 가압 방법 및 스위칭모듈의 조립 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3413532A (en) * 1965-02-08 1968-11-26 Westinghouse Electric Corp Compression bonded semiconductor device
CN1003148B (zh) * 1985-04-01 1989-01-25 瑞典通用电气公司 半导体阀门
JP2988807B2 (ja) * 1993-06-30 1999-12-13 株式会社東芝 半導体スタック
JP3069236B2 (ja) * 1994-03-28 2000-07-24 三菱電機株式会社 半導体スタック
JP3199349B2 (ja) * 1995-05-30 2001-08-20 株式会社東芝 半導体素子スタック
JPH08330484A (ja) * 1995-06-01 1996-12-13 Fuji Electric Co Ltd 半導体素子の固定構造体
JP3808680B2 (ja) * 2000-01-11 2006-08-16 東芝三菱電機産業システム株式会社 平型半導体素子用スタック
US6532154B2 (en) * 2001-01-09 2003-03-11 Rockwell Automation Technologies, Inc. Stack assembly housing
JP2006128464A (ja) * 2004-10-29 2006-05-18 Toshiba Corp 圧接型半導体装置
BRPI0822356B1 (pt) * 2008-03-20 2019-02-05 Abb Schweiz Ag conversor de fonte de voltagem e instalação para transmissão de potência elétrica
US8189324B2 (en) * 2009-12-07 2012-05-29 American Superconductor Corporation Power electronic assembly with slotted heatsink
US8823164B2 (en) * 2011-10-28 2014-09-02 International Business Machines Corporation Heatsink attachment module
EP2774178A4 (en) * 2011-11-04 2015-09-09 Gen Electric STRUCTURE AND METHOD FOR POWER STACKING
CN104981901B (zh) * 2012-12-07 2018-05-15 Abb 技术有限公司 半导体组件
WO2016000762A1 (de) * 2014-07-01 2016-01-07 Siemens Aktiengesellschaft Spannverband mit druckstück

Also Published As

Publication number Publication date
AU2015393305B2 (en) 2018-11-15
EP3291297B1 (en) 2021-08-04
AU2015393305A1 (en) 2017-11-16
US20180040581A1 (en) 2018-02-08
WO2016174695A1 (ja) 2016-11-03
US10283478B2 (en) 2019-05-07
CN107851642A (zh) 2018-03-27
EP3291297A4 (en) 2019-01-02
EP3291297A1 (en) 2018-03-07
CN107851642B (zh) 2020-07-10
JPWO2016174695A1 (ja) 2017-10-26

Similar Documents

Publication Publication Date Title
JP4867793B2 (ja) 半導体装置
US7539019B2 (en) Apparatus for transferring heat from a heat spreader
JPH08331835A (ja) 半導体素子スタック
JP5203032B2 (ja) 圧接型半導体装置
JP6392451B2 (ja) 圧接型半導体素子用スタック
TW201626879A (zh) 多晶片自調式冷卻解決方案
US20220173010A1 (en) Method of manufacturing bonded body for insulation circuit substrate board and bonded body for insulation circuit substrate board
JP5163160B2 (ja) 半導体冷却構造
JP6108026B1 (ja) 圧接型半導体モジュール
JP6111206B2 (ja) 電力変換装置
US10137752B2 (en) Power heat dissipation device
US20170141070A1 (en) Clamping Assembly Having A Spring System
JP2013236004A (ja) 圧接型半導体装置、及び圧接型半導体装置の圧接方法
US11081633B2 (en) Thermoelectric generation device
DE102011075515B4 (de) Verbessertes Leistungshalbleiterbauelementmodul
JP5367287B2 (ja) 伝熱部品および電子機器
JP2016178235A (ja) 熱伝導性部材、冷却構造及び装置
JP2015088556A (ja) 電子モジュール
JP7135951B2 (ja) 絶縁回路基板の製造方法
JP2004296764A (ja) 平型半導体素子用スタック及びそれを用いた電力変換装置
US20060087027A1 (en) Semiconductor device capsule
JP2017188622A (ja) 半導体装置
JP2002246543A (ja) 半導体スタック
JP2002353392A (ja) 半導体装置
JP2017017269A (ja) コンデンサモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170714

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180822

R150 Certificate of patent or registration of utility model

Ref document number: 6392451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250