CN107851642A - 压接型半导体器件堆叠 - Google Patents

压接型半导体器件堆叠 Download PDF

Info

Publication number
CN107851642A
CN107851642A CN201580079287.4A CN201580079287A CN107851642A CN 107851642 A CN107851642 A CN 107851642A CN 201580079287 A CN201580079287 A CN 201580079287A CN 107851642 A CN107851642 A CN 107851642A
Authority
CN
China
Prior art keywords
semiconductor devices
type semiconductor
crimp type
insulating base
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580079287.4A
Other languages
English (en)
Other versions
CN107851642B (zh
Inventor
表健郎
表健一郎
中岛亮
椋木诚
吉泽大辅
市仓优太
饭尾尚隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Toshiba Energy Systems and Solutions Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Toshiba Energy Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp, Toshiba Energy Systems and Solutions Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Publication of CN107851642A publication Critical patent/CN107851642A/zh
Application granted granted Critical
Publication of CN107851642B publication Critical patent/CN107851642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供了一种压接型半导体器件堆叠，利用所述压接型半导体器件堆叠，不管压接型半导体器件中存在还是不存在切口部，压接型半导体器件都能够被均匀地加压，并且利用所述压接型半导体器件堆叠，能够防止压接型半导体器件的热破坏。用于加压以堆叠形式布置的压接型半导体器件和散热器的加压装置设置有：设置在上表面和下表面的加压件；绝缘座固定件，用于将由加压件施加的压力分配到外周面；以及绝缘座，其通过施加到绝缘座固定件的按压表面的压力给散热器加压，其中当在收集器端面或发射器端面的柱端面的周边部分的一部分设置有切口部时，压接型半导体器件设置有用于使从最上绝缘座固定件的按压表面到芯片的顶面的距离与从由下表面加压件加压的绝缘座固定件的按压表面到另一芯片的后表面的距离相等的装置。

Description

压接型半导体器件堆叠
技术领域
本发明的实施方式涉及构成电力转换装置中的堆叠单元的压接型半导体器件堆叠。
背景技术
在将多芯片半导体器件构成的压接型半导体器件(例如，压装半导体器件)应用于大容量电力转换装置的情况下，为了冷却压接型半导体器件，使用如下方法，其中压接型半导体器件和散热器交替堆叠，并且交替堆叠的压接型半导体器件和散热器被压接并被冷却。作为该加压方法当这些部件由平面加压体构成的台座加压时，可能存在这样的情况，其中由于其加压面积大，当加压面不平坦时产生压力部分不平衡的不平衡载荷，或者其粘合性不好。为了防止这种情况，压装半导体器件的中央部分被球形加压面加压，从而防止了不平衡载荷(例如，参照专利文献1)。
然而，在专利文献1的方法中，存在由于压装半导体器件的中央部分被加压而导致加压压力从中央部分向外周面减小的问题，因此难以对压装半导体器件均匀地加压，并且容易在压装半导体器件的外周面部分产生热破坏。作为防止这种情况的方法，已经考虑了图7所示的对压接型半导体器件和散热器加压的压装半导体器件堆叠。
图7是根据现有技术的压接型半导体器件堆叠200的剖视图，其具有防止构成压接型半导体器件的器件在外周面的热破坏的效果。图中所示的压接型半导体器件堆叠200具有如下结构，其中压接型半导体器件10和水冷式散热器9交替堆叠，并且布置在两端的绝缘座用金属配件7被从外侧到里侧加压。上述绝缘座用金属配件7(绝缘座用金属配件7a，7b的总称)已经在其两个表面中进行了反向钻孔。通过进行反向钻孔也可以对压接型半导体器件的外周面施加压力。其结果是，可以防止上述器件在压接型半导体器件(压装半导体器件)的外周面的热破坏。
图8示出了作为压接型半导体器件10的示例的多芯片半导体器件10的配置。这里，取决于描述的内容可以将其描述为压接型半导体器件10或多芯片半导体器件10，但是将假定它们是相同的器件进行描述。图8(1)是压接型半导体器件10的俯视图，图8(2)是图8(1)所示的压接型半导体器件10的A-A剖视图。图中所示的压接型半导体器件10设置有切口部10b。此外，压接型半导体器件10被配置为使得多个芯片10a布置在同一平面上。
现有技术文献
专利文献
专利文献1：日本特开2003-168778号公报
发明内容
本发明要解决的问题
然而，上述压接型半导体器件10的芯片10a不布置在压接型半导体器件10的厚度方向上的中央部分，而是芯片10a布置在如下位置，其中芯片10a的正面与作为压接型半导体器件10的正面的收集器端面10c相距Lc，并且其中芯片10a的背面与作为压接型半导体器件10的背面的发射器端面10d相距Le(参照图8(2))。也就是说，从压接型半导体器件10的收集器端面10c到芯片10a的正面的距离Lc与从发射器端面10d到芯片10a的背面的距离Le不同(Lc<Le)。
此外，由于存在图8(1)所示的切口部10b，所以存在如下问题：由于没有对切口部10b施加压力而产生压力的降低，并且即使当图7所示的上述反向钻孔被执行时，也不可能均匀地对压接型半导体器件10进行加压。
本发明是为了解决上述问题而提出的，其目的在于提供一种压接(压力接触)型半导体器件堆叠，其通过堆叠多个压接型半导体器件来构成，每个压接型半导体器件由多个芯片构成，设置有加压装置，用于将布置在所述堆叠的两端的绝缘座用金属配件从外侧到内侧加压，使得从布置在上端和下端的相关绝缘座用金属配件的加压面到芯片正面或芯片背面的距离彼此相等，从而可以均匀地对相关压接型半导体器件进行加压，而不管存在或不存在压接型半导体器件的切口部，并且可以防止相关压接型半导体器件的热破坏。
解决问题的手段
为了实现上述目的，根据本发明的权利要求1所述的压接型半导体器件堆叠是如下压接型半导体器件堆叠，其包括：压接型半导体器件，每个压接型半导体器件包括多芯片半导体器件，其中多个芯片布置在同一平面上；散热器，其被布置在所述压接型半导体器件的两个表面，所述压接型半导体器件和所述散热器交替堆叠；以及加压装置，其用于对所述压接型半导体器件和所述散热器加压，使得已经被堆叠的压接型半导体器件和散热器之间的压接力变为规定的压接力，并且所述压接型半导体器件堆叠的特征在于：所述加压装置包括：加压体，其布置在已经被堆叠的压接型半导体器件和散热器的上表面和下表面上；绝缘座用金属配件，每个绝缘座用金属配件将由所述加压体施加的压力分配到外周面；和绝缘座，每个绝缘座布置在所述绝缘座用金属配件的加压面与最靠近相关绝缘座用金属配件的加压面布置的散热器之间，并且通过施加到相关绝缘座用金属配件的加压面的压力加压相关散热器；所述压接型半导体器件具有：作为压接面的一侧的收集器端面(collectorpost surface)；位于与所述收集器端面相反布置的另一侧的发射器端面(emitter postsurface)；和切口部，其位于收集器端面或发射器端面中的任何一个的柱端面的周边部分的一部分处；并且当构成压接型半导体器件的芯片平行于所述压接面布置在收集器端面和发射器端面之间，并且从收集器端面到芯片的正面的距离与从发射器端面到芯片的背面的距离不同时，进一步设置下述装置：使得从由上表面加压体加压的绝缘座用金属配件的加压面到最靠近此加压面布置的压接型半导体器件的芯片的正面的距离等于从由下表面加压体加压的绝缘座用金属配件的加压面到最靠近此加压面布置的压接型半导体器件的芯片的背面的距离。
本发明的效果
根据该发明，根据本发明的压接型半导体器件堆叠通过堆叠多个由多个芯片构成的压接型半导体器件构成，设置有加压装置，该加压装置用于从外侧向内侧对布置在堆叠的两端的绝缘座用金属配件加压，使得从布置在上端和下端的绝缘座用金属配件的加压面到芯片正面或芯片背面的距离彼此相等，由此可以均匀地对相关的压接型半导体器件进行加压，而不管存在或不存在压接型半导体器件的切口部，并且可以防止相关压接型半导体器件的热破坏。
附图说明
图1是实施例1的压接型半导体器件堆叠的剖视图。
图2是在如下两种情况下压接型半导体器件堆叠的剖视图，其中根据图1的压接型半导体器件堆叠中没有设置间隔件20(未设置间隔件)，以及其中设置有间隔件20(设置有间隔件)。
图3是显示在图2所示的压接型半导体器件堆叠中没有设置间隔件20的情况下芯片10a在压接型半导体器件堆叠中的布置位置(未设置间隔件)以及在设置有间隔件20的情况下芯片10a在压接型半导体器件堆叠中的布置位置(设置有间隔件)的主要部分的剖视图。
图4是显示在图3所示的压接型半导体器件堆叠中没有设置间隔件20(图4(1)未设置间隔件)的情况下以及在设置间隔件20的情况下(图4(2)设置有间隔件)的情况下，从绝缘座用金属配件的加压面到芯片的正面(背面)的各距离之间的差的压接型半导体器件堆叠的主要部分的剖视图。
图5是在水冷式散热器的厚度较厚而不是设置间隔件的情况下根据实施例2的压接型半导体器件堆叠的主要部分的剖视图。
图6是在绝缘座的厚度较厚而不是设置间隔件的情况下根据实施例3的压接型半导体器件堆叠的主要部分的剖视图。
图7是根据现有技术的压接型半导体器件堆叠的剖视图，其具有防止构成压接型半导体器件的器件在外周面上的热破坏的效果。
图8是作为压接型半导体器件的示例的多芯片半导体器件的配置图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
实施例1
图1是根据实施例1的压接型半导体器件堆叠100的剖视图。压接型半导体器件堆叠100由压接型半导体器件10、水冷式散热器9以及对这些器件等加压的上加压部(加压装置)30a和下加压部(加压装置)30b构成，每个压接型半导体器件10由多个芯片构成，水冷式散热器9用于冷却相关的压接型半导体器件10。
在本实施例中，因为由水冷式散热器9和压接型半导体器件10构成的多个组合串联地堆叠，所以压接型半导体器件10布置在水冷式散热器9和水冷式散热器9之间，由此压接型半导体器件10从上表面和下表面被冷却。该图显示了这样配置的情形的一个示例。
加压部30(加压部30a，30b的总称)由压接板2a，2b，支柱11a，11b，台座3a，弹性体4a，4b(作为通电机构)，台座5a，5b，锥形加压体6a，6b，绝缘座用金属配件7a，7b和绝缘座8a，8b等构成，并且对压接型半导体器件10和水冷式散热器9加压，使得已经堆叠在压接板2a，2b之间的压接型半导体器件和水冷式散热器之间的压接力变成规定的压接力。
台座5a，5b，锥形加压体6a，6b，绝缘座用金属配件7a，7b，绝缘座8a，8b，压接型半导体器件10和水冷式散热器9分别为通过弹性体4a，4b的排斥力加压，使得压接型半导体器件10和水冷式散热器9被确定的压接力加压。此外，通过调节螺母12a，12a和螺母12b，12b，可以利用弹性体4a，4b的排斥力在规定的压力范围内微调上述压接力。
在本实施例中，在最下层的水冷式散热器9和绝缘座8b之间布置有间隔件(垫片)20。该间隔件20被布置成使得从已经经过反向钻孔的绝缘座用金属配件7a的下部(绝缘座8a的加压面)到压接型半导体器件10的芯片的正面的距离变成等于从绝缘座用金属配件7b的上部(绝缘座8b的加压面)到压接型半导体器件10的芯片的背面的距离。
在加压面为平面的情况下，当压接型半导体器件与加压面之间的附着度由于其加工精度而不良时，在加压面上产生不平衡载荷，并由此可能产生压接型半导体器件不能被均匀加压的情形。锥形加压体6a，6b可以防止产生上述不平衡载荷。
绝缘座用金属配件7a，7b的两个表面中的反向钻孔将由锥形加压体施加的压力分配到其外周表面。结果，可以防止在外周面施加到构成压接型半导体器件的各器件(芯片)的压力降低，从而构成压接型半导体器件的各器件(芯片)在外周面的热破坏可以被防止。
绝缘座8a通过由绝缘座用金属配件7a施加的压力来加压与相关绝缘座8a接触的水冷式散热器9。类似地，绝缘座8b通过由绝缘座用金属配件7b施加的压力来加压与相关绝缘座8b接触的水冷式散热器9。
图2是在根据图1的压接型半导体器件堆叠中没有设置间隔件20的情况下压接型半导体器件堆叠200的剖视图(参照图2(1))：未设置间隔件)，以及在设置有间隔件20的情况下的压接型半导体器件堆叠100的剖视图(参照图2(2)：设置有间隔件)。
图3是显示在图2所示的压接型半导体器件堆叠中没有设置间隔件20的情况下芯片10a在压接型半导体器件堆叠200中的布置位置(参照图3(1)：未设置间隔件)以及在设置有间隔件20的情况下芯片10a在压接型半导体器件堆叠100中的布置位置(参照图3(2)：设置有间隔件)的主要部分的剖视图。
图4是在图3所示的压接型半导体器件堆叠体中没有设置间隔件20的情况下(参照图4(1)：未设置间隔件)以及在设置有间隔件20的情况下(参照图4(2)：设置有间隔件)压接型半导体器件堆叠的主要部分的剖视图。并且图4示出了距离L1，L1与距离L2，L3之间的不同，距离L1，L1分别是从绝缘座用金属配件7a的加压面到最靠近该加压面布置的压接型半导体器件10的芯片10a的正面的距离，距离L2，L3分别是从绝缘座用金属配件7b的加压面到最靠近该加压面布置的压接型半导体器件10的芯片10a的背面的距离。
在图4(1)中，在没有设置间隔件20的情况下，关于从绝缘座用金属配件7a的加压面到最靠近该加压面布置的压接型半导体器件10的芯片10a的正面的距离L1，以及从绝缘座用金属配件7b的加压面到最靠近该加压面布置的压接型半导体器件10的芯片10a的背面的距离L2，L1>L2。
也就是说，关于从绝缘座用金属配件7a的加压面到最靠近该加压面布置的压接型半导体器件10的芯片10a的正面的距离L1，以及从绝缘座用金属配件7b的加压面到最靠近该加压面布置的压接型半导体器件10的芯片10a的背面的距离L2，由于芯片10a在压接型半导体器件10中的布置位置在结构上不位于厚度方向上的中央部分，所以L1>L2。
此外，如图8(1)所示，切口部10b设置在压接型半导体器件10的发射器部分，并且作为测量图7所示的传统压接型半导体器件堆叠200中相关压接型半导体器件10的压力分布的结果，已经发现在相关压接型半导体器件10的切口部10b的周边处施加到芯片10a(例如，编号18的芯片和编号21的芯片)的压力减小了(产生了压力减小)。
已经发现，当图8(2)所示的切口部10b的位置接近绝缘座用金属配件的加压面时，明显产生上述压力减小。
通过使绝缘座用金属配件7b的加压面与切口部10b之间的距离较长，可以防止上述压力减小。
在本实施例中，如图4(2)所示，间隔件20布置在绝缘座8b和压接型半导体器件10之间，并且绝缘座用金属配件7b的加压面与芯片10a的下表面之间的距离为L3，距离L3比如图4(1)所示没有设置间隔件20的情况下的距离L2长出间隔件20的厚度Ds，由此可以防止上述压力减小(下列表达式(1))。
L3＝L2+Ds＝L1···(1)
L1：从绝缘座用金属配件7a的加压面到最靠近该加压面布置的芯片10a的上表面的距离
L2：当没有设置间隔件20时，从绝缘座用金属配件7b的加压面到最靠近该加压面布置的芯片10a的下表面的距离
L3：当设置有间隔件20时，从绝缘座用金属配件7b的加压面到最靠近该加压面布置的芯片10a的下表面的距离
Ds：间隔件20的厚度
在实施例1中，具有等于距离L1和距离L2之间的差的厚度(＝Ds)的间隔件20如上所述在具有上述较短距离的那侧被布置在绝缘座8b和水冷式散热器9之间，从而使得从绝缘座用金属配件7a的加压面到最靠近该加压面布置的压接型半导体器件10的芯片10a的上表面的距离L1与从绝缘座用金属配件7b的加压面到最靠近该加压面布置的压接型半导体器件10的芯片10a的下表面的距离L2为相同距离，由此可以吸收这些距离之间的差(＝Ds)。结果，可以防止由于其切口部10b的压力减小而导致的压接型半导体器件10的热破坏。
此外，在上述实施例1中，已经描述了使用锥形加压体作为加压体的情况，但是在使用球形加压体的情况下也可以获得相同的效果。
实施例2
图5是在水冷式散热器的厚度为更厚而不是设置间隔件的情况下，根据实施例2的压接型半导体器件堆叠110的主要部分的剖视图。实施例2是如下情况的示例，其中代替布置根据图4(2)所示的实施例1的间隔件20，使用水冷式散热器9B，水冷式散热器9B的厚度比最靠近绝缘座用金属配件7b的加压面布置的水冷式散热器9的厚度厚。此外，由于其它配置与实施例1所示的内容相同，因此将省略对其的描述。
在这种情况下，从绝缘座用金属配件7a的加压面到最靠近该加压面布置的芯片10a的上表面的距离L1以及从绝缘座用金属配件7b的加压面到最靠近该加压面布置的芯片10a的下表面的距离L4在下文进行了描述。
L4＝L1···(2)
L1：从绝缘座用金属配件7a的加压面到最靠近该加压面布置的芯片10a的上表面的距离
L4：从绝缘座用金属配件7b的加压面到最靠近该加压面布置的芯片10a的下表面的距离
在实施例2中，如上所述使用厚度比在具有上述较短距离的一侧与绝缘座8b接触的水冷式散热器9的厚度厚的水冷式散热器9B，使得从绝缘座用金属配件7a的加压面到最靠近该加压面布置的压接型半导体器件10的芯片10a的上表面的距离L1与从绝缘座用金属配件7b的加压面到最靠近该加压面布置的压接型半导体器件10的芯片10a的下表面的距离L2为相同距离，由此可以吸收距离之间的差。结果，可以防止由于其切口部10b的压力减小而导致的压接型半导体器件10的热破坏。
实施例3
图6是根据实施例3的压接型半导体器件堆叠120的主要部分的剖视图。实施例3是如下情况的示例，其中代替布置根据图4(2)所示的实施例1的间隔件20，使用绝缘座8b，绝缘座8b厚度比与绝缘座用金属配件7b的加压面接触的绝缘座8b的厚度厚。此外，由于其它配置与实施例1所示的内容相同，因此将省略对其的描述。
在这种情况下，从绝缘座用金属配件7a的加压面到最靠近该加压面布置的芯片10a的上表面的距离L1以及从绝缘座用金属配件7b的加压面到最靠近该加压面布置的芯片10a的下表面的距离L5在下文进行了描述。
L5＝L1···(3)
L1：从绝缘座用金属配件7a的加压面到最靠近该加压面布置的芯片10a的上表面的距离
L5：从绝缘座用金属配件7b的加压面到最靠近该加压面布置的芯片10a的下表面的距离。
在实施例3中，使布置在具有上述较短距离的一侧的绝缘座8a的厚度变得更厚，从而使得从绝缘座用金属配件7a的加压面到最靠近该加压面布置的压接型半导体器件10的芯片10a的上表面的距离L1与从绝缘座用金属配件7b的加压面到最靠近该加压面布置的压接型半导体器件10的芯片10a的下表面的距离L2为相同距离，由此可以吸收距离之间的差。结果，可以防止由于其切口部10b的压力减小而导致的压接型半导体器件10的热破坏。
如上所述，可以提供压接型半导体器件，其能够防止由于压接型半导体器件的切口部的压力减小而导致的压接型半导体器件的热破坏，这正是本发明要解决的问题。
符号说明
2a，2b 压接板
3a 台座
4a，4b 弹性体
5a，5b 台座
6a，6b 锥形加压体
7a，7b 绝缘座用金属配件
8a，8b 绝缘座
9 水冷式散热器
10 压接型半导体器件(多芯片半导体器件)
11a，11b 支柱
20 间隔件
30 加压部
100 具有间隔件的压接型半导体器件堆叠
110 其中水冷式散热器的厚度变厚的压接型半导体器件堆叠
120 其中绝缘座的厚度变厚的压接型半导体器件堆叠
200 根据现有技术的压接型半导体器件堆叠

Claims (7)

1.一种压接型半导体器件堆叠，其包括：压接型半导体器件，每个压接型半导体器件包括多芯片半导体器件，其中多个芯片布置在同一平面上；散热器，其被布置在所述压接型半导体器件的两个表面上，各压接型半导体器件和所述散热器交替堆叠；以及加压装置，其用于对所述压接型半导体器件和所述散热器加压，使得已经被堆叠的压接型半导体器件和散热器之间的压接力变为规定的压接力，
所述压接型半导体器件堆叠的特征在于：
所述加压装置包括：
加压体，其布置在已经被堆叠的压接型半导体器件和散热器的上表面和下表面上，
绝缘座用金属配件，每个绝缘座用金属配件将由所述加压体施加的压力分配到外周面，和
绝缘座，每个绝缘座布置在所述绝缘座用金属配件的加压面与最靠近相关绝缘座用金属配件的加压面布置的散热器之间，并且通过施加到相关绝缘座用金属配件的加压面的压力加压相关散热器；
所述压接型半导体器件具有：
作为压接面的一侧的收集器端面；
位于与所述收集器端面相反布置的另一侧的发射器端面；和
切口部，其位于收集器端面或发射器端面中的任何一个的柱端面的周边部分的一部分处；并且
当构成压接型半导体器件的芯片平行于所述压接面布置在收集器端面和发射器端面之间，并且从收集器端面到芯片的正面的距离与从发射器端面到芯片的背面的距离不同时，
进一步设置下述装置：其使得从由上表面加压体加压的绝缘座用金属配件的加压面到最靠近此加压面布置的压接型半导体器件的芯片的正面的距离等于从由下表面加压体加压的绝缘座用金属配件的加压面到最靠近此加压面布置的压接型半导体器件的芯片的背面的距离。
2.根据权利要求1所述的压接型半导体器件堆叠，其特征在于：
用于使从绝缘座用金属配件的加压面到最靠近此加压面布置的压接型半导体器件的芯片的正面或背面的距离彼此相等的装置包括：
间隔件，所述间隔件在距离较短的一侧布置在绝缘座和散热器之间，并且所述间隔件的厚度等于从由上表面加压体加压的绝缘座用金属配件的加压面到最靠近此加压面布置的压接型半导体器件的芯片的正面的距离与从由下表面加压体加压的绝缘座用金属配件的加压面到最靠近此加压面布置的压接型半导体器件的芯片的背面的距离之间的差，从而吸收距离之间的差。
3.根据权利要求1所述的压接型半导体器件堆叠，其特征在于：
用于使从绝缘座用金属配件的加压面到最靠近此加压面布置的压接型半导体器件的芯片的正面或背面的距离彼此相等的装置：
改变具有较短距离的一侧的散热器的厚度，从而吸收从由上表面加压体加压的绝缘座用金属配件的加压面到最靠近此加压面布置的压接型半导体器件的芯片的正面的距离与从由下表面加压体加压的绝缘座用金属配件的加压面到最靠近此加压面布置的压接型半导体器件的芯片的背面的距离之间的差。
4.根据权利要求1所述的压接型半导体器件堆叠，其特征在于：
用于使从绝缘座用金属配件的加压面到最靠近此加压面布置的压接型半导体器件的芯片的正面或背面的距离彼此相等的装置：
改变绝缘座的厚度，从而吸收从由上表面加压体加压的绝缘座用金属配件的加压面到最靠近此加压面布置的压接型半导体器件的芯片的正面的距离与从由下表面加压体加压的绝缘座用金属配件的加压面到最靠近此加压面布置的压接型半导体器件的芯片的背面的距离之间的差。
5.根据权利要求1或3所述的压接型半导体器件堆叠，其特征在于：
所述散热器包括水冷式散热器。
6.根据权利要求1至4中任一项所述的压接型半导体器件堆叠，其特征在于：
所述加压体包括球形加压体或锥形加压体。
7.根据权利要求1至4中任一项所述的压接型半导体器件堆叠，其特征在于：
所述绝缘座用金属配件包括：
在压接面侧进行反向钻孔的切口部，以及
在与所述进行反向钻孔的切口部相反的一侧的表面处，被钻孔以便当加压体是球形加压体时在接触部分处与球形加压体接触的表面，或者被钻孔以便当加压体是锥形加压体时在接触部分处与锥形加压体接触的表面。
CN201580079287.4A 2015-04-27 2015-04-27 压接型半导体器件堆叠 Active CN107851642B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/002254 WO2016174695A1 (ja) 2015-04-27 2015-04-27 圧接型半導体素子用スタック

Publications (2)

Publication Number Publication Date
CN107851642A true CN107851642A (zh) 2018-03-27
CN107851642B CN107851642B (zh) 2020-07-10

Family

ID=57199455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580079287.4A Active CN107851642B (zh) 2015-04-27 2015-04-27 压接型半导体器件堆叠

Country Status (6)

Country Link
US (1) US10283478B2 (zh)
EP (1) EP3291297B1 (zh)
JP (1) JP6392451B2 (zh)
CN (1) CN107851642B (zh)
AU (1) AU2015393305B2 (zh)
WO (1) WO2016174695A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102020317B1 (ko) 2018-03-30 2019-09-10 엘에스산전 주식회사 가압장치 및 스위칭모듈에서의 스위치 교체 방법
KR102042041B1 (ko) * 2018-03-30 2019-11-07 엘에스산전 주식회사 가압장치, 스위칭모듈의 가압 방법 및 스위칭모듈의 조립 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85101064A (zh) * 1985-04-01 1987-06-03 瑞典通用电气公司 半导体阀门
JPH07273279A (ja) * 1994-03-28 1995-10-20 Mitsubishi Electric Corp 半導体スタックとその組立方法
JPH08330484A (ja) * 1995-06-01 1996-12-13 Fuji Electric Co Ltd 半導体素子の固定構造体
JPH08331835A (ja) * 1995-05-30 1996-12-13 Toshiba Corp 半導体素子スタック
US6532154B2 (en) * 2001-01-09 2003-03-11 Rockwell Automation Technologies, Inc. Stack assembly housing
JP2006128464A (ja) * 2004-10-29 2006-05-18 Toshiba Corp 圧接型半導体装置
CN101978494A (zh) * 2008-03-20 2011-02-16 Abb技术有限公司 电压源转换器
US20110134609A1 (en) * 2009-12-07 2011-06-09 American Superconductor Corporation Power electronic assembly with slotted heatsink
US20140313642A1 (en) * 2011-11-04 2014-10-23 Genreral Electric Company Power stack structure and method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3413532A (en) * 1965-02-08 1968-11-26 Westinghouse Electric Corp Compression bonded semiconductor device
JP2988807B2 (ja) * 1993-06-30 1999-12-13 株式会社東芝 半導体スタック
JP3808680B2 (ja) * 2000-01-11 2006-08-16 東芝三菱電機産業システム株式会社 平型半導体素子用スタック
US8823164B2 (en) * 2011-10-28 2014-09-02 International Business Machines Corporation Heatsink attachment module
WO2014086427A1 (en) * 2012-12-07 2014-06-12 Abb Technology Ltd Semiconductor assembly
CN106463500B (zh) * 2014-07-01 2020-05-15 西门子公司 具有压力件的紧固设备

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85101064A (zh) * 1985-04-01 1987-06-03 瑞典通用电气公司 半导体阀门
JPH07273279A (ja) * 1994-03-28 1995-10-20 Mitsubishi Electric Corp 半導体スタックとその組立方法
JPH08331835A (ja) * 1995-05-30 1996-12-13 Toshiba Corp 半導体素子スタック
JPH08330484A (ja) * 1995-06-01 1996-12-13 Fuji Electric Co Ltd 半導体素子の固定構造体
US6532154B2 (en) * 2001-01-09 2003-03-11 Rockwell Automation Technologies, Inc. Stack assembly housing
JP2006128464A (ja) * 2004-10-29 2006-05-18 Toshiba Corp 圧接型半導体装置
CN101978494A (zh) * 2008-03-20 2011-02-16 Abb技术有限公司 电压源转换器
US20110134609A1 (en) * 2009-12-07 2011-06-09 American Superconductor Corporation Power electronic assembly with slotted heatsink
US20140313642A1 (en) * 2011-11-04 2014-10-23 Genreral Electric Company Power stack structure and method
CN104145336A (zh) * 2011-11-04 2014-11-12 通用电气公司 功率堆叠结构和方法

Also Published As

Publication number Publication date
AU2015393305A1 (en) 2017-11-16
EP3291297A4 (en) 2019-01-02
JPWO2016174695A1 (ja) 2017-10-26
US20180040581A1 (en) 2018-02-08
JP6392451B2 (ja) 2018-09-19
EP3291297A1 (en) 2018-03-07
US10283478B2 (en) 2019-05-07
WO2016174695A1 (ja) 2016-11-03
EP3291297B1 (en) 2021-08-04
CN107851642B (zh) 2020-07-10
AU2015393305B2 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
CN103066027B (zh) 动力模块、制造动力模块的方法以及成型模具
US10461067B2 (en) Thermally enhanced package to reduce thermal interaction between dies
US9397060B2 (en) Package on package structure
JP2011507283A5 (zh)
EP3304594B1 (en) Semiconductor device with modified current distribution
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
US10679970B2 (en) Semiconductor device assemblies with annular interposers
CN107851643A (zh) 半导体设备子组件
CN107851642A (zh) 压接型半导体器件堆叠
CN105244347A (zh) 一种新型嵌入式封装及封装方法
EP1526573A3 (en) Inverter device and method of manufacturing the device thereof, and electric automobile incorporating the inverter device thereof
US6407924B1 (en) Enhanced thermal path mechanical tolerance system
CN210349834U (zh) 双面散热的功率器件模组
CN103579209A (zh) 用于dram在gpu之上的可替换3d堆叠方案
US7141872B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6108026B1 (ja) 圧接型半導体モジュール
CN107611111A (zh) 半导体模块、电力转换装置
CN103367278B (zh) 带固定装置双面水冷的半导体器件三维堆叠封装结构
CN211350619U (zh) 双面散热功率模块
CN108738367A (zh) 电子模块
CN215069942U (zh) 一种具有低热阻的半导体器件封装结构
CN217691165U (zh) 半导体结构及半导体堆叠结构
JP7135951B2 (ja) 絶縁回路基板の製造方法
US20170179000A1 (en) Thermoelectric cooler having a solderless electrode
US20230119127A1 (en) Isolated semiconductor package with hv isolator on block

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant