JP6385883B2

JP6385883B2 - Module and module manufacturing method

Info

Publication number: JP6385883B2
Application number: JP2015089722A
Authority: JP
Inventors: 正幸北島
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2015-04-24
Filing date: 2015-04-24
Publication date: 2018-09-05
Anticipated expiration: 2035-04-24
Also published as: JP2016208367A

Description

本発明は、多層配線基板に弾性波チップが内蔵されたモジュールおよびモジュールの製造方法に関する。 The present invention relates to a module in which an acoustic wave chip is built in a multilayer wiring board and a method for manufacturing the module.

携帯電話などの移動通信機器に用いられるフィルタや分波器に、弾性波を利用した弾性波デバイスが使用されている。また、移動通信機器の小型化に伴い、弾性波デバイスが実装されたモジュールの小型化が求められている。モジュールを小型化するために、多層配線基板内に弾性波デバイスを内蔵することが知られている（例えば、特許文献１〜３）。また、電気絶縁性基材内に半導体素子を内蔵したモジュールも知られている（例えば、特許文献４）。 2. Description of the Related Art Elastic wave devices using elastic waves are used in filters and duplexers used in mobile communication devices such as mobile phones. Further, along with miniaturization of mobile communication devices, miniaturization of modules on which acoustic wave devices are mounted is required. In order to reduce the size of the module, it is known to incorporate an elastic wave device in a multilayer wiring board (for example, Patent Documents 1 to 3). A module in which a semiconductor element is incorporated in an electrically insulating base material is also known (for example, Patent Document 4).

特開２０１４−１１５７０号公報JP 2014-11570 A 特開２０１４−９０３４０号公報JP 2014-90340 A 特開２０１４−１５４９４１号公報JP 2014-154941 A 特開２００５−３９２２７号公報JP-A-2005-39227

弾性波を励振する機能部は、振動が妨げられないよう、空隙に露出され且つ気密封止される。例えば、弾性波チップを実装基板上にフリップチップ実装することで機能部を空隙に露出させ、且つ弾性波チップを実装基板上に設けた封止部で封止した弾性波デバイスが知られている。しかしながら、このような弾性波デバイスを多層配線基板に内蔵してモジュールを形成した場合、モジュールが大型化してしまう。 The functional part that excites the elastic wave is exposed to the air gap and hermetically sealed so that the vibration is not hindered. For example, an acoustic wave device is known in which a functional unit is exposed to a gap by flip chip mounting an acoustic wave chip on a mounting substrate, and the acoustic wave chip is sealed with a sealing portion provided on the mounting substrate. . However, when a module is formed by incorporating such an acoustic wave device in a multilayer wiring board, the module becomes large.

本発明は、上記課題に鑑みなされたものであり、小型化が可能なモジュールおよびモジュールの製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object thereof is to provide a module that can be miniaturized and a method for manufacturing the module.

本発明は、複数の絶縁層と複数の配線層とが積層された多層配線基板と、前記多層配線基板に内蔵され、基板の主面に弾性波を励振する機能部が設けられた弾性波チップと、を備え、前記弾性波チップは、前記機能部を囲んで前記基板の前記主面に設けられた金属枠体と、前記多層配線基板に設けられ、前記基板の前記主面に平行な方向において前記基板より大きい形状であり且つ前記積層の方向において同じ位置で前記複数の絶縁層に挟まれる前記配線層と同じ材料且つ同じ膜厚を有する金属層と、が接合することで、前記機能部が空隙に露出すると共に封止されて、前記多層配線基板に内蔵されていることを特徴とするモジュールである。本発明によれば、モジュールを小型化することができる。 The present invention relates to a multilayer wiring board in which a plurality of insulating layers and a plurality of wiring layers are laminated, and an acoustic wave chip provided in the multilayer wiring board and provided with a functional unit that excites an acoustic wave on the main surface of the substrate. And the elastic wave chip surrounds the functional part and is provided on the main surface of the substrate and a direction parallel to the main surface of the substrate. And the metal layer having the same material and the same film thickness as the wiring layer sandwiched between the plurality of insulating layers at the same position in the stacking direction in the stacking direction. Is exposed to a gap and sealed, and is built in the multilayer wiring board. According to the present invention, the module can be reduced in size.

上記構成において、前記複数の絶縁層の少なくとも１層を貫通するビア配線を備え、前記金属層は、前記基板の前記主面を覆う第１金属部と前記第１金属部から延びた第２金属部とを有し、前記ビア配線は、前記金属層の前記第２金属部に接続されている構成とすることができる。 In the above configuration, a via wiring that penetrates at least one of the plurality of insulating layers is provided, and the metal layer includes a first metal portion that covers the main surface of the substrate and a second metal that extends from the first metal portion. And the via wiring is connected to the second metal portion of the metal layer.

上記構成において、前記ビア配線は、前記金属層の前記第１金属部には接続されていない構成とすることができる。 The said structure WHEREIN: The said via | veer wiring can be set as the structure which is not connected to the said 1st metal part of the said metal layer.

上記構成において、前記金属枠体と前記金属層は直接接合している構成とすることができる。 The said structure WHEREIN: The said metal frame and the said metal layer can be set as the structure joined directly .

上記構成において、前記多層配線基板の主面のうちの前記基板に対して前記金属層とは反対側の主面に設けられ、前記基板を貫通する電極を介して前記機能部に電気的に接続された電子部品を備える構成とすることができる。 In the above configuration, the main surface of the multilayer wiring substrate is provided on the main surface opposite to the metal layer with respect to the substrate, and is electrically connected to the functional unit via an electrode penetrating the substrate. It can be set as the structure provided with the made electronic component.

本発明は、基板の主面に弾性波を励振する機能部と前記機能部を囲む金属枠体とが設けられた弾性波チップを準備する工程と、金属層と開口を有する第１絶縁層とが接合された積層体の前記開口で露出した前記金属層に、前記弾性波チップの前記機能部が露出する空隙が形成され且つ前記機能部が封止されるように、前記弾性波チップの前記金属枠体を接合する工程と、前記金属枠体を接合した後、前記第１絶縁層を挟んで複数の絶縁層と複数の配線層とを積層させて、前記弾性波チップを内蔵する多層配線基板を形成する工程と、を備えることを特徴とするモジュールの製造方法である。本発明によれば、モジュールを小型化することができる。 The present invention provides a step of preparing an elastic wave chip provided with a functional part for exciting an elastic wave on a main surface of a substrate and a metal frame surrounding the functional part, a first insulating layer having a metal layer and an opening, The gap of the elastic wave chip is formed in the metal layer exposed at the opening of the laminate to which the functional part of the elastic wave chip is exposed, and the functional part is sealed. A step of joining a metal frame, and a multi-layer wiring that incorporates the acoustic wave chip by laminating a plurality of insulating layers and a plurality of wiring layers with the first insulating layer interposed therebetween after joining the metal frame And a step of forming a substrate. According to the present invention, the module can be reduced in size.

上記構成において、前記金属枠体を前記金属層に接合する工程は、前記開口を有する前記第１絶縁層の下面全面に金属箔が接合され、前記開口で露出した前記金属箔上に、前記金属枠体と前記金属箔とが向かい合うように、前記弾性波チップを搭載する工程と、前記弾性波チップを搭載した後、前記金属箔をエッチングして、前記第１絶縁層の前記開口より大きい前記金属層を形成する工程と、前記金属箔をエッチングして前記金属層を形成した後、前記金属枠体を前記金属層に接合する工程と、を含む構成とすることができる。 In the above configuration, the step of bonding the metal frame to the metal layer is performed by bonding a metal foil to the entire lower surface of the first insulating layer having the opening, and on the metal foil exposed at the opening. The step of mounting the elastic wave chip so that the frame and the metal foil face each other, and after mounting the elastic wave chip, the metal foil is etched to be larger than the opening of the first insulating layer. The method may include a step of forming a metal layer, and a step of bonding the metal frame to the metal layer after the metal foil is etched to form the metal layer.

上記構成において、前記複数の絶縁層および前記第１絶縁層のうちの少なくとも１層を貫通する貫通孔を形成する工程と、前記貫通孔に金属を埋め込んでビア配線を形成する工程と、を備え、前記貫通孔を形成する工程は、前記第１絶縁層の前記開口を覆う第１金属部と前記第１金属部から延びた第２金属部とを有する前記金属層の前記第２金属部が露出した前記貫通孔を形成し、前記第１金属部が露出した前記貫通孔は形成しない構成とすることができる。 In the above configuration, the method includes a step of forming a through hole penetrating at least one of the plurality of insulating layers and the first insulating layer, and a step of forming a via wiring by embedding a metal in the through hole. In the step of forming the through hole, the second metal portion of the metal layer includes a first metal portion covering the opening of the first insulating layer and a second metal portion extending from the first metal portion. The exposed through hole may be formed, and the through hole from which the first metal portion is exposed may not be formed.

上記構成において、前記多層配線基板を形成する前に、前記第１絶縁層の前記開口のうちの前記基板および前記金属枠体と前記第１絶縁層との間を第２絶縁層で埋め込む工程を備える構成とすることができる。 In the above configuration, before forming the multilayer wiring board, a step of filling a space between the substrate, the metal frame, and the first insulating layer in the opening of the first insulating layer with a second insulating layer It can be set as the structure provided.

本発明によれば、モジュールの小型化が可能となる。 According to the present invention, the module can be miniaturized.

図１は、実施例１に係るモジュールを示す断面図である。FIG. 1 is a cross-sectional view illustrating the module according to the first embodiment. 図２は、弾性波チップを示す平面図である。FIG. 2 is a plan view showing the acoustic wave chip. 図３は、図１のＡ−Ａ間の断面図である。3 is a cross-sectional view taken along a line AA in FIG. 図４（ａ）から図４（ｄ）は、実施例１に係るモジュールの製造方法を示す断面図（その１）である。FIG. 4A to FIG. 4D are cross-sectional views (part 1) showing the module manufacturing method according to the first embodiment. 図５（ａ）から図５（ｄ）は、実施例１に係るモジュールの製造方法を示す断面図（その２）である。FIG. 5A to FIG. 5D are cross-sectional views (part 2) illustrating the method for manufacturing the module according to the first embodiment. 図６は、実施例１に係るモジュールの製造方法を示す断面図（その３）である。FIG. 6 is a cross-sectional view (part 3) illustrating the method for manufacturing the module according to the first embodiment. 図７（ａ）から図７（ｃ）は、実施例１に係るモジュールの製造方法を示す断面図（その４）である。FIG. 7A to FIG. 7C are cross-sectional views (part 4) illustrating the method for manufacturing the module according to the first embodiment. 図８（ａ）および図８（ｂ）は、実施例１に係るモジュールの製造方法を示す断面図（その５）である。FIG. 8A and FIG. 8B are cross-sectional views (part 5) illustrating the method for manufacturing the module according to the first embodiment. 図９（ａ）から図９（ｃ）は、実施例１に係るモジュールの製造方法を示す平面図である。FIG. 9A to FIG. 9C are plan views showing the module manufacturing method according to the first embodiment. 図１０は、比較例１に係るモジュールを示す断面図である。FIG. 10 is a cross-sectional view showing a module according to Comparative Example 1. 図１１は、実施例２に係るモジュールを示す断面図である。FIG. 11 is a cross-sectional view illustrating the module according to the second embodiment. 図１２は、図１１のＡ−Ａ間の断面図である。12 is a cross-sectional view taken along the line AA in FIG. 図１３（ａ）から図１３（ｃ）は、実施例２に係るモジュールの製造方法を示す断面図である。FIG. 13A to FIG. 13C are cross-sectional views illustrating the module manufacturing method according to the second embodiment. 図１４は、圧電薄膜共振器を示す断面図である。FIG. 14 is a cross-sectional view showing a piezoelectric thin film resonator.

以下、図面を参照して、本発明の実施例について説明する。 Embodiments of the present invention will be described below with reference to the drawings.

図１は、実施例１に係るモジュール１００を示す断面図である。実施例１のモジュール１００は、図１のように、多層配線基板１０と、多層配線基板１０に内蔵（すなわち、多層配線基板１０内に配置）された弾性波チップ４０と、多層配線基板１０の上面に実装された電子部品６０と、を備える。 FIG. 1 is a cross-sectional view illustrating a module 100 according to the first embodiment. As illustrated in FIG. 1, the module 100 according to the first embodiment includes a multilayer wiring board 10, an acoustic wave chip 40 built in the multilayer wiring board 10 (that is, disposed in the multilayer wiring board 10), and the multilayer wiring board 10. And an electronic component 60 mounted on the upper surface.

多層配線基板１０は、複数の絶縁層１２、１４、１６、１８、２０と、複数の配線層２２、２４、２６、２８、３０、３２と、が積層されて形成されている。複数の配線層同士は、絶縁層を貫通する配線であるビア配線３４により、互いに電気的に接続されている。絶縁層１２〜２０は、例えばエポキシ樹脂、ポリイミド樹脂、または熱可塑性の液晶ポリマーシートなどで形成されている。配線層２２〜３２は、例えば銅などの金属で形成されている。 The multilayer wiring board 10 is formed by laminating a plurality of insulating layers 12, 14, 16, 18, 20 and a plurality of wiring layers 22, 24, 26, 28, 30, 32. The plurality of wiring layers are electrically connected to each other by via wiring 34 that is a wiring penetrating the insulating layer. The insulating layers 12 to 20 are made of, for example, an epoxy resin, a polyimide resin, or a thermoplastic liquid crystal polymer sheet. The wiring layers 22 to 32 are made of a metal such as copper, for example.

弾性波チップ４０は、例えば弾性表面波チップである。図２は、弾性波チップ４０を示す平面図である。図２のように、弾性波チップ４０は、圧電基板４２の主面にＩＤＴ（Interdigital Transducer）４４および反射器４６が形成されている。なお、以下において、圧電基板４２のＩＤＴ４４が形成された主面を上面と称し、上面とは反対側の主面を下面と称すこととする。圧電基板４２は、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板である。ＩＤＴ４４は、圧電基板４２内または表面に弾性波を励振する機能部である。反射器４６は、弾性波を反射する。ＩＤＴ４４および反射器４６は、例えば共振器などの弾性波素子４８を形成する。ＩＤＴ４４および反射器４６は、例えばアルミニウム、銅、または銅が添加されたアルミニウムなどの金属で形成されている。弾性波チップ４０は、複数の弾性波素子４８が組み合わされて、フィルタや分波器が形成されている。 The acoustic wave chip 40 is, for example, a surface acoustic wave chip. FIG. 2 is a plan view showing the acoustic wave chip 40. As shown in FIG. 2, the acoustic wave chip 40 has an IDT (Interdigital Transducer) 44 and a reflector 46 formed on the main surface of the piezoelectric substrate 42. Hereinafter, the main surface of the piezoelectric substrate 42 on which the IDT 44 is formed is referred to as an upper surface, and the main surface opposite to the upper surface is referred to as a lower surface. The piezoelectric substrate 42 is, for example, a lithium tantalate substrate or a lithium niobate substrate. The IDT 44 is a functional unit that excites an elastic wave in or on the surface of the piezoelectric substrate 42. The reflector 46 reflects elastic waves. The IDT 44 and the reflector 46 form an acoustic wave element 48 such as a resonator. The IDT 44 and the reflector 46 are made of metal such as aluminum, copper, or aluminum to which copper is added, for example. In the acoustic wave chip 40, a plurality of acoustic wave elements 48 are combined to form a filter and a duplexer.

圧電基板４２の上面に、配線５０と電極５２が形成されている。配線５０は、弾性波素子４８同士、および／または、弾性波素子４８と電極５２とを電気的に接続する。電極５２は、圧電基板４２を貫通して設けられたビア電極である（図１参照）。配線５０は、例えばチタン膜と金膜などが積層された金属膜である。電極５２は、例えば銅膜などの金属膜である。圧電基板４２の上面に形成された複数の弾性波素子４８は、入力電極ＩＮと出力電極ＯＵＴとの間に、配線５０を介して、直列に接続されている。 A wiring 50 and an electrode 52 are formed on the upper surface of the piezoelectric substrate 42. The wiring 50 electrically connects the acoustic wave elements 48 and / or the acoustic wave element 48 and the electrode 52. The electrode 52 is a via electrode provided through the piezoelectric substrate 42 (see FIG. 1). The wiring 50 is a metal film in which, for example, a titanium film and a gold film are stacked. The electrode 52 is a metal film such as a copper film, for example. The plurality of acoustic wave elements 48 formed on the upper surface of the piezoelectric substrate 42 are connected in series via the wiring 50 between the input electrode IN and the output electrode OUT.

圧電基板４２の上面に、金属枠体５４が形成されている。金属枠体５４は、圧電基板４２の外周部に、複数の弾性波素子４８、配線５０、および電極５２をまとめて囲んで形成されている。金属枠体５４は、例えば金などの柱状金属層である。また、金属枠体５４は、配線５０を介して、反射器４６に電気的に接続されている。 A metal frame 54 is formed on the upper surface of the piezoelectric substrate 42. The metal frame 54 is formed on the outer periphery of the piezoelectric substrate 42 so as to collectively surround the plurality of acoustic wave elements 48, the wiring 50, and the electrodes 52. The metal frame 54 is a columnar metal layer such as gold. Further, the metal frame 54 is electrically connected to the reflector 46 via the wiring 50.

図１のように、多層配線基板１０に内蔵された弾性波チップ４０の金属枠体５４は、多層配線基板１０内に形成された金属層３６に接合されている。これにより、圧電基板４２と金属層３６との間に、ＩＤＴ４４が露出する空隙３８が形成されている。また、ＩＤＴ４４は、金属枠体５４と金属層３６とによって、気密封止されている。金属層３６は、ビア配線３４を介して、配線層３２に電気的に接続されている。金属層３６は、例えば銅などの金属で形成されている。 As shown in FIG. 1, the metal frame 54 of the acoustic wave chip 40 built in the multilayer wiring board 10 is bonded to the metal layer 36 formed in the multilayer wiring board 10. As a result, a gap 38 in which the IDT 44 is exposed is formed between the piezoelectric substrate 42 and the metal layer 36. The IDT 44 is hermetically sealed by the metal frame 54 and the metal layer 36. The metal layer 36 is electrically connected to the wiring layer 32 via the via wiring 34. The metal layer 36 is formed of a metal such as copper, for example.

図３は、図１のＡ−Ａ間の断面図である。なお、図３では、絶縁層１６を透視して金属層３６を図示し、ビア配線３４の図示は省略している。図３のように、圧電基板４２の上面および下面に平行な方向において、金属層３６は圧電基板４２よりも大きな形状をしている。 3 is a cross-sectional view taken along a line AA in FIG. In FIG. 3, the metal layer 36 is shown through the insulating layer 16, and the via wiring 34 is not shown. As shown in FIG. 3, the metal layer 36 has a larger shape than the piezoelectric substrate 42 in a direction parallel to the upper and lower surfaces of the piezoelectric substrate 42.

図１のように、多層配線基板１０の上面に実装された電子部品６０は、例えば、抵抗素子、インダクタ、またはキャパシタなどのチップ部品、および、パワーアンプ、アンテナスイッチ、または高周波ＩＣ（Integrated Circuit）などの能動素子から構成されている。多層配線基板１０の上面に形成された配線層２２は、上記のような電子部品６０を実装するための端子として機能する。電子部品６０は、例えば半田６２によって配線層２２に固定される。電子部品６０は、ビア配線３４などを介して、弾性波チップ４０（すなわち、弾性波素子４８）に電気的に接続されている。電子部品６０は、モールド樹脂６４で封止されている。 As shown in FIG. 1, the electronic component 60 mounted on the upper surface of the multilayer wiring board 10 includes, for example, a chip component such as a resistance element, an inductor, or a capacitor, and a power amplifier, an antenna switch, or a high frequency IC (Integrated Circuit). It is comprised from active elements, such as. The wiring layer 22 formed on the upper surface of the multilayer wiring board 10 functions as a terminal for mounting the electronic component 60 as described above. The electronic component 60 is fixed to the wiring layer 22 by solder 62, for example. The electronic component 60 is electrically connected to the acoustic wave chip 40 (that is, the acoustic wave element 48) via the via wiring 34 or the like. The electronic component 60 is sealed with a mold resin 64.

多層配線基板１０の下面に形成された配線層３２は、モジュールにおける外部接続用の端子として機能する。すなわち、実施例１のモジュール１００は、多層配線基板１０の下面に形成された配線層３２を介して、電子機器のマザーボードにおける端子などと電気的に接続される。 The wiring layer 32 formed on the lower surface of the multilayer wiring board 10 functions as a terminal for external connection in the module. In other words, the module 100 according to the first embodiment is electrically connected to terminals and the like on the motherboard of the electronic device through the wiring layer 32 formed on the lower surface of the multilayer wiring board 10.

次に、実施例１に係るモジュールの製造方法を説明する。図４（ａ）から図８（ｂ）は、実施例１に係るモジュールの製造方法を示す断面図である。図９（ａ）から図９（ｃ）は、実施例１に係るモジュールの製造方法を示す平面図である。 Next, a method for manufacturing the module according to the first embodiment will be described. FIG. 4A to FIG. 8B are cross-sectional views illustrating the module manufacturing method according to the first embodiment. FIG. 9A to FIG. 9C are plan views showing the module manufacturing method according to the first embodiment.

図４（ａ）のように、絶縁層１６の下面全面に金属箔７２が接合された積層体７０を準備する。積層体７０は、例えば絶縁層１６と金属箔７２とが接着剤で接合されることで形成される場合や、金属箔７２上に液体状の絶縁層１６を塗布して固めることで形成される場合など、どのような方法で形成されてもよい。絶縁層１６の厚さは、例えば１００μｍ〜２００μｍ程度、金属箔７２の厚さは、例えば５μｍ〜２０μｍ程度である。 As shown in FIG. 4A, a laminate 70 in which a metal foil 72 is bonded to the entire lower surface of the insulating layer 16 is prepared. The laminated body 70 is formed, for example, by bonding the insulating layer 16 and the metal foil 72 with an adhesive, or by applying and solidifying the liquid insulating layer 16 on the metal foil 72. It may be formed by any method. The thickness of the insulating layer 16 is, for example, about 100 μm to 200 μm, and the thickness of the metal foil 72 is, for example, about 5 μm to 20 μm.

図４（ｂ）および図９（ａ）のように、弾性波チップ４０を搭載する領域の絶縁層１６を除去して、金属箔７２が露出した開口７４を形成する。絶縁層１６の除去は、例えばウエットエッチングまたはドライエッチングなどによって行うことができる。 As shown in FIGS. 4B and 9A, the insulating layer 16 in the region where the acoustic wave chip 40 is mounted is removed to form an opening 74 where the metal foil 72 is exposed. The insulating layer 16 can be removed by, for example, wet etching or dry etching.

図４（ｃ）および図９（ｂ）のように、予め準備しておいた弾性波チップ４０を、金属枠体５４が金属箔７２に向かい合うように、絶縁層１６の開口７４内の金属箔７２上に載せ置き、金属枠体５４と金属箔７２とを熱圧着する。なお、弾性波チップ４０は、周知の手段を用いて形成することができる。例えば弾性波チップ４０のＩＤＴ４４、反射器４６などは、蒸着法およびリフトオフ法を用いて形成することができ、電極５２、金属枠体５４などは、電解めっき法を用いて形成することができる。また、弾性波チップ４０を金属箔７２上に搭載した後において、圧電基板４２の下面は、絶縁層１６の上面と同一面となっているか、または、絶縁層１６の上面よりも金属箔７２側に位置していることが好ましい。 As shown in FIGS. 4C and 9B, the metal foil in the opening 74 of the insulating layer 16 is prepared so that the elastic wave chip 40 prepared in advance is opposed to the metal foil 72. The metal frame 54 and the metal foil 72 are thermocompression bonded. The acoustic wave chip 40 can be formed using a known means. For example, the IDT 44 and the reflector 46 of the acoustic wave chip 40 can be formed using a vapor deposition method and a lift-off method, and the electrode 52 and the metal frame 54 can be formed using an electrolytic plating method. In addition, after mounting the acoustic wave chip 40 on the metal foil 72, the lower surface of the piezoelectric substrate 42 is flush with the upper surface of the insulating layer 16, or the metal foil 72 side of the upper surface of the insulating layer 16. It is preferable that it is located in.

図４（ｄ）のように、絶縁層１６の開口７４内において、弾性波チップ４０の周りに樹脂を埋め込んで絶縁層１６ａを形成する。すなわち、絶縁層１６ａは、絶縁層１６の開口７４のうちの圧電基板４２および金属枠体５４と絶縁層１６との間に埋め込まれて形成される。なお、図４（ｄ）および図５（ａ）以外の図面においては、絶縁層１６ａも絶縁層１６として図示している。 As shown in FIG. 4D, the insulating layer 16 a is formed by embedding a resin around the acoustic wave chip 40 in the opening 74 of the insulating layer 16. That is, the insulating layer 16 a is formed by being embedded between the piezoelectric substrate 42 and the metal frame 54 in the opening 74 of the insulating layer 16 and the insulating layer 16. In the drawings other than FIG. 4D and FIG. 5A, the insulating layer 16a is also shown as the insulating layer 16.

図５（ａ）および図９（ｃ）のように、金属箔７２をエッチングすることで、絶縁層１６の開口７４（すなわち、絶縁層１６ａの外側の輪郭）よりも少し大きい金属層３６を形成すると共に、ビア配線３４が形成される領域に配線層２８を形成する。これにより、積層体７０は、金属層３６と絶縁層１６とが接合された積層体となる。なお、金属箔７２をエッチングする理由は、金属箔７２をエッチングしないと、多層配線基板１０の上面から下面にかけて信号配線を引き延ばすことができないためである。一方で、金属箔７２をエッチングして形成した金属層３６が絶縁層１６の開口７４よりも小さくなると、金属層３６が絶縁層１６から分離することが起こり得るため、金属層３６を絶縁層１６の開口７４よりも少し大きい形状とする。したがって、金属層３６の大きさは、絶縁層１６との間で接合状態を維持できる程度の大きさである場合が好ましい。なお、図９（ｃ）においては、絶縁層１６を透視して、金属層３６を図示している。 As shown in FIGS. 5A and 9C, the metal foil 72 is etched to form the metal layer 36 that is slightly larger than the opening 74 of the insulating layer 16 (that is, the outer contour of the insulating layer 16a). At the same time, the wiring layer 28 is formed in a region where the via wiring 34 is formed. Thereby, the laminated body 70 becomes a laminated body in which the metal layer 36 and the insulating layer 16 are joined. The reason for etching the metal foil 72 is that the signal wiring cannot be extended from the upper surface to the lower surface of the multilayer wiring board 10 unless the metal foil 72 is etched. On the other hand, when the metal layer 36 formed by etching the metal foil 72 becomes smaller than the opening 74 of the insulating layer 16, the metal layer 36 may be separated from the insulating layer 16. The shape is slightly larger than the opening 74. Therefore, it is preferable that the size of the metal layer 36 is a size that can maintain a bonding state with the insulating layer 16. In FIG. 9C, the metal layer 36 is shown through the insulating layer 16.

図５（ｂ）のように、弾性波チップ４０と金属層３６とを上下方向から支持体７６を用いて加熱および加圧する。これにより、金属枠体５４と金属層３６とが接合され、ＩＤＴ４４は空隙３８に露出され且つ気密封止される。 As shown in FIG. 5B, the acoustic wave chip 40 and the metal layer 36 are heated and pressurized from above and below using a support 76. Thereby, the metal frame 54 and the metal layer 36 are joined, and the IDT 44 is exposed to the gap 38 and hermetically sealed.

図５（ｃ）のように、絶縁層１６を貫通して配線層２８の上面を露出させた貫通孔７８を形成する。貫通孔７８は、例えば絶縁層１６にレーザ光を照射することで形成できる。 As shown in FIG. 5C, a through-hole 78 that penetrates the insulating layer 16 and exposes the upper surface of the wiring layer 28 is formed. The through hole 78 can be formed, for example, by irradiating the insulating layer 16 with laser light.

図５（ｄ）のように、貫通孔７８に金属（例えば銅）を埋め込んで、ビア配線３４を形成する。ビア配線３４は、例えば最初に無電解めっき法を用いてシードメタルを形成し、当該シードメタルを給電線とした電解めっき法により形成することができる。絶縁層１６の上面にもめっき層が形成される。なお、絶縁層１６の下面に金属層３６および配線層２８を覆うレジスト膜などを形成しておくことで、絶縁層１６の下面にめっき層が形成されることを抑制できる。その後、絶縁層１６の上面に形成されためっき層に対して、例えばレジスト層（不図示）をマスクにエッチング処理を施すことで、配線層２６がパターニングされる。 As shown in FIG. 5D, the via wiring 34 is formed by embedding a metal (for example, copper) in the through hole 78. The via wiring 34 can be formed, for example, by first forming a seed metal using an electroless plating method, and then using an electroplating method using the seed metal as a power supply line. A plating layer is also formed on the upper surface of the insulating layer 16. By forming a resist film or the like that covers the metal layer 36 and the wiring layer 28 on the lower surface of the insulating layer 16, it is possible to suppress the formation of a plating layer on the lower surface of the insulating layer 16. Thereafter, the wiring layer 26 is patterned by performing an etching process on the plating layer formed on the upper surface of the insulating layer 16 using, for example, a resist layer (not shown) as a mask.

図６のように、絶縁層１６の上面側にプリプレグの絶縁層１４と配線層２４とを順に配置すると共に、絶縁層１６の下面側にプリプレグの絶縁層１８と配線層３０とを順に配置する。その後、絶縁層１４、１８および配線層２４、３０を加熱し、支持体８０を用いて絶縁層１４、１８および配線層２４、３０を絶縁層１６側に加圧する。これにより、図７（ａ）のように、絶縁層１４、１８および配線層２４、３０が絶縁層１６に圧着される。 As shown in FIG. 6, the prepreg insulating layer 14 and the wiring layer 24 are sequentially arranged on the upper surface side of the insulating layer 16, and the prepreg insulating layer 18 and the wiring layer 30 are sequentially arranged on the lower surface side of the insulating layer 16. . Thereafter, the insulating layers 14 and 18 and the wiring layers 24 and 30 are heated, and the insulating layers 14 and 18 and the wiring layers 24 and 30 are pressed toward the insulating layer 16 using the support 80. As a result, the insulating layers 14 and 18 and the wiring layers 24 and 30 are pressure-bonded to the insulating layer 16 as shown in FIG.

次に、図７（ｂ）のように、配線層２４、３０に対し、例えばレジスト層（不図示）をマスクにエッチング処理を施すことで、配線層２４、３０に開口を形成する。開口で露出した絶縁層１４、１８に、例えばレーザ光を照射することで、絶縁層１４、１８を貫通する貫通孔８２を形成する。これにより、配線層２６、２８が露出する。 Next, as shown in FIG. 7B, openings are formed in the wiring layers 24 and 30 by performing an etching process on the wiring layers 24 and 30 using, for example, a resist layer (not shown) as a mask. By irradiating the insulating layers 14 and 18 exposed through the openings with, for example, laser light, through holes 82 penetrating the insulating layers 14 and 18 are formed. As a result, the wiring layers 26 and 28 are exposed.

図７（ｃ）のように、貫通孔８２に金属（例えば銅）を埋め込んで、ビア配線３４を形成する。ビア配線３４は、例えば最初に無電解めっき法を用いてシードメタルを形成し、当該シードメタルを給電線とした電解めっき法により形成することができる。また、絶縁層１４の上面および絶縁層１８の下面にもめっき層が形成されるため、絶縁層１４の上面全面および絶縁層１８の下面全面に配線層２４、３０が再度形成される。 As shown in FIG. 7C, a metal (for example, copper) is embedded in the through hole 82 to form the via wiring 34. The via wiring 34 can be formed, for example, by first forming a seed metal using an electroless plating method, and then using an electroplating method using the seed metal as a power supply line. Further, since plating layers are also formed on the upper surface of the insulating layer 14 and the lower surface of the insulating layer 18, the wiring layers 24 and 30 are formed again on the entire upper surface of the insulating layer 14 and the entire lower surface of the insulating layer 18.

図８（ａ）のように、配線層２４、３０に対して、例えばレジスト層（不図示）をマスクにエッチング処理を施すことで、配線層２４、３０を所望の形状にパターニングする。 As shown in FIG. 8A, the wiring layers 24 and 30 are patterned into a desired shape by etching the wiring layers 24 and 30 using, for example, a resist layer (not shown) as a mask.

次に、図８（ｂ）のように、図６から図７（ｃ）で説明した処理と同一または同等の処理を繰り返し、弾性波チップ４０が内蔵された多層配線基板１０を形成する。その後、多層配線基板１０の上面の配線層２２に対し、半田６２を供給してリフローすることにより電子部品６０を搭載した後、電子部品６０をモールド樹脂６４で封止して、図１に示すモジュール１００が形成される。 Next, as shown in FIG. 8B, the same or equivalent processing as the processing described with reference to FIGS. 6 to 7C is repeated to form the multilayer wiring board 10 in which the acoustic wave chip 40 is built. Thereafter, the electronic component 60 is mounted on the wiring layer 22 on the upper surface of the multilayer wiring board 10 by supplying solder 62 and reflowing, and then the electronic component 60 is sealed with a mold resin 64, as shown in FIG. A module 100 is formed.

ここで、実施例１のモジュール１００の効果を説明するにあたり、比較例１のモジュール５００をまず説明する。図１０は、比較例１に係るモジュール５００を示す断面図である。図１０のように、比較例１のモジュール５００は、多層配線基板３００に弾性波デバイス４００が内蔵されている。弾性波デバイス４００は、圧電基板４０２の主面にＩＤＴ４０４などが形成された弾性波チップ４０６が、バンプ４０８を用いて、実装基板４１０にフリップチップ実装されている。弾性波チップ４０６は、実装基板４１０上に形成された半田４１２とリッド４１４とからなる封止部４１６によって封止されている。封止部４１６の表面には、ニッケルなどの金属膜４１８が形成されている。 Here, in describing the effect of the module 100 of the first embodiment, the module 500 of the first comparative example will be described first. FIG. 10 is a cross-sectional view illustrating a module 500 according to the first comparative example. As shown in FIG. 10, the module 500 of Comparative Example 1 has the acoustic wave device 400 built in the multilayer wiring board 300. In the acoustic wave device 400, an acoustic wave chip 406 having an IDT 404 or the like formed on the main surface of the piezoelectric substrate 402 is flip-chip mounted on the mounting substrate 410 using bumps 408. The acoustic wave chip 406 is sealed by a sealing portion 416 formed of a solder 412 and a lid 414 formed on the mounting substrate 410. A metal film 418 such as nickel is formed on the surface of the sealing portion 416.

比較例１のモジュール５００では、多層配線基板３００に内蔵された弾性波デバイス４００は、弾性波チップ４０６が実装基板４１０上にフリップチップ実装され且つ実装基板４１０上に形成された封止部４１６で封止された構造をしている。このため、弾性波デバイス４００は、比較的大きな形状となっている。したがって、このような弾性波デバイス４００を多層配線基板３００に内蔵するモジュール５００は、比較的大きな形状となってしまう。 In the module 500 of Comparative Example 1, the acoustic wave device 400 built in the multilayer wiring board 300 includes a sealing portion 416 in which the acoustic wave chip 406 is flip-chip mounted on the mounting substrate 410 and formed on the mounting substrate 410. It has a sealed structure. For this reason, the elastic wave device 400 has a relatively large shape. Therefore, the module 500 in which such an acoustic wave device 400 is built in the multilayer wiring board 300 has a relatively large shape.

一方、実施例１のモジュール１００では、図１のように、弾性波チップ４０が、ＩＤＴ４４を囲んで圧電基板４２の上面に設けられた金属枠体５４と多層配線基板１０に設けられた金属層３６とが接合することで、ＩＤＴ４４が空隙３８に露出され且つ封止されて、多層配線基板１０に内蔵されている。これにより、モジュール１００を小型化（例えば低背化）することができる。また、実施例１のモジュール１００は、以下の工程を含んで形成される。すなわち、金属層３６と開口７４を有する絶縁層１６とが積層された積層体７０の開口７４で露出した金属層３６に、ＩＤＴ４４が露出する空隙３８が形成され且つＩＤＴ４４が封止されるように、弾性波チップ４０の金属枠体５４を接合する（図５（ｂ））。その後、絶縁層１６を挟んで複数の絶縁層１２、１４、１８、２０と複数の配線層２２、２４、３０、３２とを積層させて、弾性波チップ４０を内蔵する多層配線基板１０を形成する（図８（ｂ））。このような製造方法により、図１および図３のように、金属層３６は、圧電基板４２の上面に平行な方向において、圧電基板４２よりも大きな形状となる。 On the other hand, in the module 100 according to the first embodiment, as shown in FIG. 1, the acoustic wave chip 40 includes a metal frame 54 provided on the upper surface of the piezoelectric substrate 42 so as to surround the IDT 44 and a metal layer provided on the multilayer wiring substrate 10. As a result, the IDT 44 is exposed and sealed in the gap 38 and is built in the multilayer wiring board 10. Thereby, the module 100 can be reduced in size (for example, low-profile). Moreover, the module 100 of Example 1 is formed including the following processes. That is, the void 38 where the IDT 44 is exposed is formed in the metal layer 36 exposed at the opening 74 of the laminate 70 in which the metal layer 36 and the insulating layer 16 having the opening 74 are laminated, and the IDT 44 is sealed. Then, the metal frame 54 of the acoustic wave chip 40 is joined (FIG. 5B). Thereafter, a plurality of insulating layers 12, 14, 18, 20 and a plurality of wiring layers 22, 24, 30, 32 are stacked with the insulating layer 16 interposed therebetween to form the multilayer wiring substrate 10 containing the acoustic wave chip 40. (FIG. 8B). With such a manufacturing method, as shown in FIGS. 1 and 3, the metal layer 36 has a larger shape than the piezoelectric substrate 42 in a direction parallel to the upper surface of the piezoelectric substrate 42.

また、実施例１によれば、金属枠体５４を金属層３６に接合することは、以下の工程を含んで行われる。すなわち、開口７４を有する絶縁層１６の下面全面に金属箔７２が接合され、開口７４で露出した金属箔７２上に、金属枠体５４と金属箔７２とが向かい合うように、弾性波チップ４０を搭載する（図４（ｃ））。その後、金属箔７２をエッチングして、絶縁層１６の開口７４より大きい金属層３６を形成する（図５（ａ））。その後に、金属枠体５４を金属層３６に接合する（図５（ｂ））。これにより、弾性波チップ４０は、絶縁層１６の下面全面に接合された金属箔７２上に搭載するため、その際の衝撃によって金属箔７２が絶縁層１６から剥がれることを抑制できる。 Moreover, according to Example 1, joining the metal frame 54 to the metal layer 36 is performed including the following processes. That is, the metal foil 72 is bonded to the entire lower surface of the insulating layer 16 having the opening 74, and the elastic wave chip 40 is placed on the metal foil 72 exposed through the opening 74 so that the metal frame 54 and the metal foil 72 face each other. It is mounted (FIG. 4C). Thereafter, the metal foil 72 is etched to form a metal layer 36 larger than the opening 74 of the insulating layer 16 (FIG. 5A). Thereafter, the metal frame 54 is joined to the metal layer 36 (FIG. 5B). Accordingly, since the acoustic wave chip 40 is mounted on the metal foil 72 bonded to the entire lower surface of the insulating layer 16, it is possible to suppress the metal foil 72 from being peeled off from the insulating layer 16 due to an impact at that time.

また、実施例１によれば、図１のように、多層配線基板１０の上面（すなわち、圧電基板４２に対して金属層３６とは反対側の主面）に、電子部品６０が設けられている。電子部品６０は、圧電基板４２を貫通する電極５２を介して、ＩＤＴ４４に電気的に接続されている。これにより、ＩＤＴ４４と電子部品６０との間を接続する配線（ビア配線および配線層）を短くすることができ、特性を改善することができる。 Further, according to the first embodiment, as shown in FIG. 1, the electronic component 60 is provided on the upper surface of the multilayer wiring substrate 10 (that is, the main surface opposite to the metal layer 36 with respect to the piezoelectric substrate 42). Yes. The electronic component 60 is electrically connected to the IDT 44 via an electrode 52 that penetrates the piezoelectric substrate 42. Thereby, the wiring (via wiring and wiring layer) connecting the IDT 44 and the electronic component 60 can be shortened, and the characteristics can be improved.

また、実施例１によれば、図４（ｄ）のように、絶縁層１６の開口７４のうちの圧電基板４２および金属枠体５４と絶縁層１６との間を絶縁層１６ａで埋め込んでいる。これにより、多層配線基板１０内に余分な空洞が形成されることを抑制でき、モジュールの強度を向上させることができる。 Further, according to the first embodiment, as shown in FIG. 4D, the insulating layer 16 a is embedded between the piezoelectric substrate 42 and the metal frame 54 and the insulating layer 16 in the opening 74 of the insulating layer 16. . Thereby, it can suppress that an extra cavity is formed in the multilayer wiring board 10, and can improve the intensity | strength of a module.

また、実施例１によれば、金属層３６は、ビア配線３４を介して配線層３２に接続されている。配線層３２は外部接続用の端子として機能することから、金属層３６をグランド電位に接続させることができる。これにより、ＩＤＴ４４などを外部の電磁界から遮蔽することができる。また、弾性波チップ４０で発生した熱を、金属層３６を介して逃がすことができる。 Further, according to the first embodiment, the metal layer 36 is connected to the wiring layer 32 through the via wiring 34. Since the wiring layer 32 functions as a terminal for external connection, the metal layer 36 can be connected to the ground potential. Thereby, IDT44 etc. can be shielded from an external electromagnetic field. Further, the heat generated in the elastic wave chip 40 can be released through the metal layer 36.

なお、実施例１においては、金属箔７２と開口７４を有する絶縁層１６とが接合された積層体７０の金属箔７２に対してエッチングを施して金属層３６を形成した後に、開口７４で露出した金属層３６上に弾性波チップ４０を搭載してもよい。 In Example 1, the metal foil 72 of the laminate 70 in which the metal foil 72 and the insulating layer 16 having the opening 74 are joined is etched to form the metal layer 36, and then exposed through the opening 74. The elastic wave chip 40 may be mounted on the metal layer 36.

図１１は、実施例２に係るモジュール２００を示す断面図である。図１２は、図１１のＡ−Ａ間の断面図である。なお、図１２では、絶縁層１６を透視して金属層３６を図示し、ビア配線３４の図示は省略している。 FIG. 11 is a cross-sectional view illustrating the module 200 according to the second embodiment. 12 is a cross-sectional view taken along the line AA in FIG. In FIG. 12, the metal layer 36 is shown through the insulating layer 16, and the via wiring 34 is not shown.

実施例２のモジュール２００においては、図１１および図１２のように、金属層３６は、圧電基板４２の上面を覆う第１金属部３６ａと、第１金属部３６ａから引き出された第２金属部３６ｂと、で構成されている。第１金属部３６ａと第２金属部３６ｂとは、同一面に同じ材料且つ同じ膜厚で形成されている。なお、第１金属部３６ａは、矩形形状をしている場合に限られないが、圧電基板４２と同様の形状をしている場合が好ましい。金属層３６の第２金属部３６ｂにはビア配線３４が接続されている。一方、金属層３６の第１金属部３６ａにはビア配線３４は接続されていない。金属層３６は、第２金属部３６ｂに接続されたビア配線３４を介して、多層配線基板１０の配線層２２、３２に電気的に接続されている。その他の構成は、実施例１と同一または同等であるため説明を省略する。 In the module 200 of the second embodiment, as shown in FIGS. 11 and 12, the metal layer 36 includes a first metal part 36a covering the upper surface of the piezoelectric substrate 42 and a second metal part drawn from the first metal part 36a. 36b. The first metal part 36a and the second metal part 36b are formed on the same surface with the same material and the same film thickness. The first metal portion 36a is not limited to a rectangular shape, but preferably has a shape similar to that of the piezoelectric substrate 42. A via wiring 34 is connected to the second metal portion 36 b of the metal layer 36. On the other hand, the via wiring 34 is not connected to the first metal portion 36 a of the metal layer 36. The metal layer 36 is electrically connected to the wiring layers 22 and 32 of the multilayer wiring board 10 through the via wiring 34 connected to the second metal portion 36b. Other configurations are the same as or equivalent to those of the first embodiment, and thus description thereof is omitted.

図１３（ａ）から図１３（ｃ）は、実施例２に係るモジュール２００の製造方法を示す断面図である。実施例２のモジュール２００の製造方法は、まず、実施例１の図４（ａ）から図４（ｄ）で説明した処理と同一または同等の処理を実施する。その後、図１３（ａ）のように、金属箔７２をエッチングして、絶縁層１６の開口７４（すなわち、絶縁層１６ａの外側の輪郭）よりも少し大きい形状をした第１金属部３６ａと、第１金属部３６ａから延びた第２金属部３６ｂと、を有する金属層３６を形成する。また、金属層３６の形成と同時に、ビア配線３４を形成する領域に配線層２８を形成する。その後、実施例１の図５（ｂ）で説明した処理と同一または同等の処理を実施して、金属枠体５４を金属層３６に接合させる。 FIG. 13A to FIG. 13C are cross-sectional views illustrating a method for manufacturing the module 200 according to the second embodiment. In the manufacturing method of the module 200 according to the second embodiment, first, the same or equivalent process as the process described in the first embodiment with reference to FIGS. Thereafter, as shown in FIG. 13A, the metal foil 72 is etched, and the first metal portion 36a having a shape slightly larger than the opening 74 of the insulating layer 16 (that is, the outer contour of the insulating layer 16a); A metal layer 36 having a second metal portion 36b extending from the first metal portion 36a is formed. Simultaneously with the formation of the metal layer 36, the wiring layer 28 is formed in the region where the via wiring 34 is to be formed. Thereafter, the same or equivalent process as that described in FIG. 5B of the first embodiment is performed to join the metal frame 54 to the metal layer 36.

次に、図１３（ｂ）のように、絶縁層１６を貫通して、金属層３６の第２金属部３６ｂの上面を露出させる貫通孔７８と、配線層２８の上面を露出させる貫通孔７８と、を形成する。貫通孔７８は、例えば絶縁層１６にレーザ光を照射することで形成できる。 Next, as shown in FIG. 13B, a through hole 78 that penetrates the insulating layer 16 and exposes the upper surface of the second metal portion 36 b of the metal layer 36, and a through hole 78 that exposes the upper surface of the wiring layer 28. And form. The through hole 78 can be formed, for example, by irradiating the insulating layer 16 with laser light.

図１３（ｃ）のように、貫通孔７８に金属（例えば銅）を埋め込んでビア配線３４を形成すると共に、絶縁層１６の上面にパターニングされた配線層２６を形成する。ビア配線３４および配線層２６は、実施例１の図５（ｄ）で説明した処理と同一または同等の処理によって形成できる。 As shown in FIG. 13C, a metal (for example, copper) is embedded in the through hole 78 to form the via wiring 34, and the patterned wiring layer 26 is formed on the upper surface of the insulating layer 16. The via wiring 34 and the wiring layer 26 can be formed by the same or equivalent process as the process described in FIG.

その後、実施例１の図６から図８（ｂ）で説明した処理と同一または同等の処理を実施することで、実施例２のモジュール２００が形成される。 Thereafter, the module 200 of the second embodiment is formed by performing the same or equivalent process as the process described in FIGS. 6 to 8B of the first embodiment.

実施例２によれば、図１１および図１２のように、金属層３６は、圧電基板４２の上面を覆う第１金属部３６ａと、第１金属部３６ａから延びた第２金属部３６ｂと、を有する。そして、金属層３６の第２金属部３６ｂにビア配線３４が接続されている。これにより、多層配線基板１０の上面側および／または下面側から金属層３６に電気的にコンタクトすることが可能となる。なお、図１１においては、ビア配線３４は、金属層３６の第２金属部３６ｂの上面および下面の両方に接続されているが、少なくとも一方に接続されている場合であればよい。 According to the second embodiment, as shown in FIGS. 11 and 12, the metal layer 36 includes a first metal portion 36a covering the upper surface of the piezoelectric substrate 42, a second metal portion 36b extending from the first metal portion 36a, Have The via wiring 34 is connected to the second metal portion 36 b of the metal layer 36. Thereby, it is possible to make electrical contact with the metal layer 36 from the upper surface side and / or the lower surface side of the multilayer wiring board 10. In FIG. 11, the via wiring 34 is connected to both the upper surface and the lower surface of the second metal portion 36 b of the metal layer 36, but it may be connected to at least one of them.

また、実施例２によれば、図１１のように、ビア配線３４は、金属層３６の第２金属部３６ｂには接続されているが、金属層３６の第１金属部３６ａには接続されていない。ビア配線は、複数の絶縁層の少なくとも１層を貫通する貫通孔を形成し、当該貫通孔に金属を埋め込むことで形成されることから、金属層３６の第２金属部３６ｂが露出した貫通孔は形成されるが、第１金属部３６ａが露出した貫通孔は形成されない。ビア配線３４が弾性波チップ４０の近くに形成されると、貫通孔を形成する際の影響が弾性波チップ４０に及んで、特性および／または信頼性の劣化が生じる恐れがある。しかしながら、実施例２では、金属層３６の第１金属部３６ａに接続されるビア配線３４は形成されていないことから、貫通孔は弾性波チップ４０から離れて形成されることになり、特性および／または信頼性の劣化を抑制できる。 Further, according to the second embodiment, as illustrated in FIG. 11, the via wiring 34 is connected to the second metal portion 36 b of the metal layer 36, but is connected to the first metal portion 36 a of the metal layer 36. Not. The via wiring is formed by forming a through hole penetrating at least one of the plurality of insulating layers and embedding a metal in the through hole. Therefore, the via hole in which the second metal portion 36b of the metal layer 36 is exposed is formed. However, the through hole in which the first metal portion 36a is exposed is not formed. If the via wiring 34 is formed in the vicinity of the acoustic wave chip 40, the effect of forming the through hole may affect the acoustic wave chip 40, resulting in deterioration of characteristics and / or reliability. However, in Example 2, since the via wiring 34 connected to the first metal portion 36a of the metal layer 36 is not formed, the through hole is formed away from the acoustic wave chip 40, and the characteristics and / Or deterioration of reliability can be suppressed.

例えば、実施例２では、貫通孔はレーザ光を用いて形成されているため、レーザの熱の影響が懸念されるが、貫通孔が弾性波チップ４０から離れて形成されるため、レーザの熱の影響が弾性波チップ４０に及ぶことを抑制できる。なお、貫通孔は、レーザ光を用いて形成される場合に限られず、例えばエッチングによって形成される場合でもよい。この場合でも、貫通孔が弾性波チップ４０から離れて形成されることで、エッチングの影響が弾性波チップ４０に及ぶことを抑制できる。 For example, in Example 2, since the through-hole is formed using laser light, there is a concern about the influence of the heat of the laser, but since the through-hole is formed away from the acoustic wave chip 40, the heat of the laser Can be suppressed from affecting the acoustic wave chip 40. The through hole is not limited to being formed using laser light, and may be formed by, for example, etching. Even in this case, since the through hole is formed away from the elastic wave chip 40, it is possible to suppress the influence of etching on the elastic wave chip 40.

また、実施例２によれば、図１３（ａ）のように、第１金属部３６ａと第２金属部３６ｂを有する金属層３６は、金属箔７２をエッチングすることで形成される。このため、第１金属部３６ａと第２金属部３６ｂは、同じ材料で形成され且つ同じ膜厚を有する。これにより、第１金属部３６ａと第２金属部３６ｂを有する金属層３６を容易に形成することができる。 Further, according to the second embodiment, as shown in FIG. 13A, the metal layer 36 having the first metal portion 36 a and the second metal portion 36 b is formed by etching the metal foil 72. For this reason, the 1st metal part 36a and the 2nd metal part 36b are formed with the same material, and have the same film thickness. Thereby, the metal layer 36 which has the 1st metal part 36a and the 2nd metal part 36b can be formed easily.

また、実施例２によれば、金属層３６と電子部品６０とを同じビア配線３４を介してグランド電位に接続させることが可能となるため、ビア配線や配線層を削減することができる。 Further, according to the second embodiment, the metal layer 36 and the electronic component 60 can be connected to the ground potential via the same via wiring 34, so that via wiring and wiring layers can be reduced.

なお、実施例２においては、金属層３６の第２金属部３６ｂに接続するビア配線３４は、複数の絶縁層１２、１４、１６、１８、２０のうちの少なくとも１層を貫通している場合であればよい。 In the second embodiment, the via wiring 34 connected to the second metal portion 36b of the metal layer 36 penetrates at least one of the plurality of insulating layers 12, 14, 16, 18, and 20. If it is.

なお、実施例１、２において、弾性波チップ４０は、圧電基板４２が支持基板上に接合されている場合でもよい。この場合、電極５２は、圧電基板４２と支持基板とを貫通して形成されることになる。 In the first and second embodiments, the acoustic wave chip 40 may be a case where the piezoelectric substrate 42 is bonded onto the support substrate. In this case, the electrode 52 is formed through the piezoelectric substrate 42 and the support substrate.

なお、実施例１、２において、弾性波チップ４０は、弾性表面波を用いる弾性波チップである場合に限られず、バルク波を用いる弾性波チップ（例えば、圧電薄膜共振器など）を用いることもできる。図１４は、圧電薄膜共振器を示す断面図である。図１４のように、圧電薄膜共振器は、シリコン、石英、ガラス、セラミック、又はガリウム砒素などの基板８６上に、下部電極８８、圧電膜９０、上部電極９２がこの順に積層されている。下部電極８８および上部電極９２は、クロム、ルテニウム、アルミニウム、チタン、銅、モリブデン、タングステン、タンタル、白金、ロジウム、又はイリジウムなどの単層膜又はこれらの積層膜を用いることができる。圧電膜９０は、窒化アルミニウム膜、酸化亜鉛膜、チタン酸ジルコン酸鉛膜、又はチタン酸鉛膜などを用いることができる。 In the first and second embodiments, the acoustic wave chip 40 is not limited to an acoustic wave chip using a surface acoustic wave, and an acoustic wave chip using a bulk wave (for example, a piezoelectric thin film resonator) may be used. it can. FIG. 14 is a cross-sectional view showing a piezoelectric thin film resonator. As shown in FIG. 14, in the piezoelectric thin film resonator, a lower electrode 88, a piezoelectric film 90, and an upper electrode 92 are laminated in this order on a substrate 86 such as silicon, quartz, glass, ceramic, or gallium arsenide. For the lower electrode 88 and the upper electrode 92, a single-layer film such as chromium, ruthenium, aluminum, titanium, copper, molybdenum, tungsten, tantalum, platinum, rhodium, or iridium, or a stacked film thereof can be used. As the piezoelectric film 90, an aluminum nitride film, a zinc oxide film, a lead zirconate titanate film, a lead titanate film, or the like can be used.

圧電膜９０を挟み下部電極８８と上部電極９２とが重なる領域が共振領域９４である。共振領域９４は、例えば楕円形状または多角形形状を有し、厚み縦振動モードの弾性波が励振する領域（機能部）である。共振領域９４の下方の基板８６の上面には空隙９６となる凹部が形成されている。なお、凹部は基板８６を貫通して形成されていてもよい。また、基板８６の上面は平坦形状をしていて、基板８６の上面と下部電極８８との間にドーム型の空隙が形成されている場合でもよい。また、空隙の代わりに弾性波を反射する音響反射膜が形成されている場合でもよい。 A region where the lower electrode 88 and the upper electrode 92 overlap with the piezoelectric film 90 interposed therebetween is a resonance region 94. The resonance region 94 has, for example, an elliptical shape or a polygonal shape, and is a region (functional part) where an elastic wave in the thickness longitudinal vibration mode is excited. A recess serving as a gap 96 is formed on the upper surface of the substrate 86 below the resonance region 94. The recess may be formed through the substrate 86. Further, the upper surface of the substrate 86 may have a flat shape, and a dome-shaped gap may be formed between the upper surface of the substrate 86 and the lower electrode 88. Moreover, the case where the acoustic reflection film which reflects an elastic wave instead of a space | gap is formed may be sufficient.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

１０多層配線基板
１２〜２０絶縁層
１６ａ絶縁層
２２〜３２配線層
３４ビア配線
３６金属層
３６ａ第１金属部
３６ｂ第２金属部
３８、９６空隙
４０弾性波チップ
４２圧電基板
４４ＩＤＴ
５０配線
５２電極
５４金属枠体
６０電子部品
７０積層体
７２金属箔
７４開口
７８、８２貫通孔
８６基板
８８下部電極
９０圧電膜
９２上部電極
９４共振領域 DESCRIPTION OF SYMBOLS 10 Multilayer wiring board 12-20 Insulating layer 16a Insulating layer 22-32 Wiring layer 34 Via wiring 36 Metal layer 36a 1st metal part 36b 2nd metal part 38, 96 Cavity 40 Elastic wave chip 42 Piezoelectric board 44 IDT
DESCRIPTION OF SYMBOLS 50 Wiring 52 Electrode 54 Metal frame 60 Electronic component 70 Laminate 72 Metal foil 74 Opening 78, 82 Through-hole 86 Substrate 88 Lower electrode 90 Piezoelectric film 92 Upper electrode 94 Resonance region

Claims

A multilayer wiring board in which a plurality of insulating layers and a plurality of wiring layers are laminated;
An acoustic wave chip provided in the multilayer wiring board and provided with a functional unit for exciting an acoustic wave on a main surface of the board;
The elastic wave chip surrounds the functional part and is provided on the main surface of the substrate and on the multilayer wiring substrate, and is larger than the substrate in a direction parallel to the main surface of the substrate. The functional part is exposed to the gap by joining the metal layer having the same material and the same film thickness as the wiring layer sandwiched between the plurality of insulating layers at the same position in the stacking direction. And a module embedded in the multilayer wiring board.

A via wiring penetrating at least one of the plurality of insulating layers;
The metal layer has a first metal part that covers the main surface of the substrate and a second metal part that extends from the first metal part,
The module according to claim 1, wherein the via wiring is connected to the second metal portion of the metal layer.

The module according to claim 2, wherein the via wiring is not connected to the first metal portion of the metal layer.

The module according to any one of claims 1 to 3, wherein the metal frame and the metal layer are directly joined .

An electronic component that is provided on the main surface of the multilayer wiring substrate opposite to the metal layer with respect to the substrate and is electrically connected to the functional unit via an electrode that penetrates the substrate The module according to claim 1, further comprising:

Preparing an elastic wave chip provided with a functional part that excites an elastic wave on a main surface of the substrate and a metal frame surrounding the functional part;
A gap exposing the functional part of the acoustic wave chip is formed in the metal layer exposed at the opening of the laminate in which the metal layer and the first insulating layer having the opening are joined, and the functional part is sealed. The step of joining the metal frame of the acoustic wave chip,
Forming a multilayer wiring board containing the acoustic wave chip by laminating a plurality of insulating layers and a plurality of wiring layers with the first insulating layer interposed therebetween after joining the metal frame. A method for manufacturing a module.

The step of joining the metal frame to the metal layer includes:
A metal foil is bonded to the entire lower surface of the first insulating layer having the opening, and the elastic wave chip is mounted on the metal foil exposed through the opening so that the metal frame and the metal foil face each other. And a process of
After mounting the acoustic wave chip, etching the metal foil to form the metal layer larger than the opening of the first insulating layer;
The method of manufacturing a module according to claim 6, further comprising: joining the metal frame body to the metal layer after etching the metal foil to form the metal layer.

Forming a through hole penetrating at least one of the plurality of insulating layers and the first insulating layer;
Forming a via wiring by embedding a metal in the through hole, and
The step of forming the through hole exposes the second metal part of the metal layer having a first metal part covering the opening of the first insulating layer and a second metal part extending from the first metal part. The method for manufacturing a module according to claim 6 or 7, wherein the through hole is formed, and the through hole from which the first metal portion is exposed is not formed.

Before forming the multilayer wiring board, a step of filling a space between the substrate and the metal frame and the first insulating layer in the opening of the first insulating layer with a second insulating layer is provided. A method for manufacturing a module according to any one of claims 6 to 8.