JP2016201780A - Elastic wave device - Google Patents
Elastic wave device Download PDFInfo
- Publication number
- JP2016201780A JP2016201780A JP2015082801A JP2015082801A JP2016201780A JP 2016201780 A JP2016201780 A JP 2016201780A JP 2015082801 A JP2015082801 A JP 2015082801A JP 2015082801 A JP2015082801 A JP 2015082801A JP 2016201780 A JP2016201780 A JP 2016201780A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal layer
- electrode
- sealing metal
- acoustic wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、弾性波デバイスに関する。 The present invention relates to an acoustic wave device.
複数の弾性波チップが基板にフリップチップ実装され、当該複数の弾性波チップが樹脂によって封止された弾性波デバイスが知られている(例えば、特許文献1参照)。また、弾性波を励振する機能部が設けられた一方の基板と、弾性波を励振する機能部が設けられた他方の基板とが、互いの機能部が対向するように接合され、それぞれの機能部が封止部で封止された弾性波デバイスが知られている(例えば、特許文献2参照)。 There is known an acoustic wave device in which a plurality of acoustic wave chips are flip-chip mounted on a substrate, and the plurality of acoustic wave chips are sealed with a resin (for example, see Patent Document 1). In addition, one substrate provided with a functional portion for exciting elastic waves and the other substrate provided with a functional portion for exciting elastic waves are joined so that the respective functional portions are opposed to each other. An acoustic wave device in which a portion is sealed with a sealing portion is known (see, for example, Patent Document 2).
主面に電極と封止金属層が設けられた基板と、主面に機能部と当該機能部に電気的に接続された電極と封止金属層が設けられた基板と、を備え、互いの電極同士および封止金属層同士が半田で接合された弾性波デバイスでは、半田が所定の領域からはみ出して形成される場合がある。この場合、特性などに悪影響を及ぼすことがあるため、信頼性が懸念される。 A substrate provided with an electrode and a sealing metal layer on the main surface, a functional portion on the main surface, and a substrate provided with an electrode electrically connected to the functional portion and the sealing metal layer. In an acoustic wave device in which electrodes and sealing metal layers are joined by solder, the solder may be formed so as to protrude from a predetermined region. In this case, there is a concern about reliability because it may adversely affect characteristics and the like.
本発明は、上記課題に鑑みなされたものであり、信頼性を向上させることが可能な電子デバイスを提供することを目的とする。 SUMMARY An advantage of some aspects of the invention is that it provides an electronic device capable of improving reliability.
本発明は、主面に第1電極および第1封止金属層の少なくとも一方を有し、前記第1電極および前記第1封止金属層の少なくとも一方が前記主面に形成された凹部の底面または凸部の上面に設けられた第1基板と、主面に弾性波を励振する第1機能部と前記第1機能部に電気的に接続された第2電極および第2封止金属層の少なくとも一方とを有し、前記第2電極が半田によって前記第1電極に接合されること及び/又は前記第2封止金属層が前記第1機能部を封止するように半田によって前記第1封止金属層に接合されることで、前記第1基板との間に前記第1機能部が露出する空隙を有して前記第1基板上に実装された第2基板と、を備えることを特徴とする弾性波デバイスである。本発明によれば、信頼性を向上させることができる。 The present invention has at least one of a first electrode and a first sealing metal layer on a main surface, and at least one of the first electrode and the first sealing metal layer is a bottom surface of a recess formed on the main surface. Alternatively, the first substrate provided on the upper surface of the convex portion, the first functional portion for exciting the elastic wave on the main surface, and the second electrode and the second sealing metal layer electrically connected to the first functional portion At least one of the first electrode and the second electrode is joined to the first electrode by soldering and / or the first sealing metal layer seals the first functional part. A second substrate mounted on the first substrate with a gap exposing the first functional part between the first substrate and being bonded to the sealing metal layer. The elastic wave device is characterized. According to the present invention, reliability can be improved.
上記構成において、前記第1基板は、前記第1電極および前記第1封止金属層の両方を有し、前記第2基板は、前記第2電極および前記第2封止金属層の両方を有し、前記第2電極が半田によって前記第1電極に接合され且つ前記第2封止金属層が半田によって前記第1封止金属層に接合されている構成とすることができる。 In the above configuration, the first substrate has both the first electrode and the first sealing metal layer, and the second substrate has both the second electrode and the second sealing metal layer. The second electrode may be joined to the first electrode by solder and the second sealing metal layer may be joined to the first sealing metal layer by solder.
上記構成において、前記第1電極および前記第1封止金属層の両方が前記凹部の底面または前記凸部の上面に設けられている構成とすることができる。 The said structure WHEREIN: Both said 1st electrode and said 1st sealing metal layer can be set as the structure provided in the bottom face of the said recessed part, or the upper surface of the said convex part.
上記構成において、前記第1封止金属層と前記第2封止金属層との積層体を囲んで、前記積層体の露出面を覆って設けられ、半田よりも融点の高い金属膜を備える構成とすることができる。 In the above configuration, a configuration is provided that includes a metal film that surrounds the stacked body of the first sealing metal layer and the second sealing metal layer, covers the exposed surface of the stacked body, and has a higher melting point than solder. It can be.
上記構成において、前記第2基板は、圧電基板であり、前記第1機能部は、IDTである構成とすることができる。 In the above configuration, the second substrate may be a piezoelectric substrate, and the first functional unit may be an IDT.
上記構成において、前記第1基板の前記凹部または前記凸部以外の前記主面に設けられ、前記空隙に露出した、弾性波を励振する第2機能部を備える構成とすることができる。 The said structure WHEREIN: It can be set as the structure provided with the 2nd functional part which excites the elastic wave provided in the said main surface other than the said recessed part or the said convex part of the said 1st board | substrate, exposed to the said space | gap.
上記構成において、前記第2機能部は、圧電薄膜共振子の上部電極、圧電薄膜、および下部電極が重なる領域である構成とすることができる。 In the above configuration, the second functional part may be a region where the upper electrode, the piezoelectric thin film, and the lower electrode of the piezoelectric thin film resonator overlap.
上記構成において、前記第1基板は、シリコン基板である構成とすることができる。 In the above configuration, the first substrate may be a silicon substrate.
本発明によれば、信頼性を向上させることができる。 According to the present invention, reliability can be improved.
以下、図面を参照して、本発明の実施例について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1(a)は、実施例1に係る弾性波デバイス100に備わる一方の基板10の平面図、図1(b)は、実施例1に係る弾性波デバイス100に備わる他方の基板30の平面図、図1(c)は、実施例1に係る弾性波デバイス100の平面図である。なお、図1(a)から図1(c)では、図を明瞭とするために、構成を簡略化して図示している。また、図1(c)では、基板10を透視して弾性波素子16や圧電薄膜共振子32などを図示し、基板10の主面に設けられた構成部品を実線で、基板30の主面に設けられた構成部品を破線で図示している。
1A is a plan view of one
実施例1の弾性波デバイス100に備わる基板10は、図1(a)のように、主面にIDT(Interdigital Transducer)12および反射器14が形成されている。基板10は、圧電基板であり、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板である。IDT12は、基板10内または表面に弾性波を励振する機能部である。反射器14は、弾性波を反射する。IDT12および反射器14は、例えば共振器などの弾性波素子16を形成する。IDT12および反射器14は、例えばアルミニウム膜、銅膜、または銅が添加されたアルミニウム膜などの金属膜である。
As shown in FIG. 1A, the
基板10の主面に、配線18と素子用電極20が形成されている。配線18は、弾性波素子16同士、および/または、弾性波素子16と素子用電極20とを電気的に接続する。配線18は、例えば下からチタン膜および金膜などが積層された金属膜である。素子用電極20は、例えば銅ピラーなどの金属ピラーである。
On the main surface of the
基板10の主面に形成された複数の弾性波素子16は、入力電極INと出力電極OUTとの間に、配線18を介して直列に接続されている。また、弾性波素子16は、配線18を介してグランド電極GNDに電気的に接続されている。
The plurality of
基板10の主面に、封止金属層22が形成されている。封止金属層22は、基板10の外周部に、複数の弾性波素子16、配線18、および素子用電極20をまとめて囲んで形成されている。封止金属層22は、例えば銅などの柱状金属層である。
A sealing
実施例1の弾性波デバイス100に備わる基板30は、図1(b)のように、主面に圧電薄膜共振子32が形成されている。基板30は、例えばシリコン基板である。ここで、圧電薄膜共振子32について説明する。図2は、圧電薄膜共振子32の断面図である。図2のように、圧電薄膜共振子32は、基板30上に、下部電極34、圧電薄膜36、および上部電極38がこの順に積層されている。下部電極34は、基板30との間にドーム状の膨らみを有する空隙42が形成されるように、基板30上に設けられている。ドーム状の膨らみとは、例えば空隙42の周辺では空隙42の高さが低く、空隙42の中央ほど空隙42の高さが高くなるような形状の膨らみである。下部電極34および上部電極38は、例えばアルミニウム、銅、クロム、モリブデン、タングステン、タンタル、チタン、白金、ルテニウム、ロジウム、またはイリジウムなどの金属単層膜またはこれらの積層膜である。圧電薄膜36は、例えば窒化アルミニウム膜、酸化亜鉛膜、チタン酸ジルコン酸鉛膜、またはチタン酸鉛膜などである。
As shown in FIG. 1B, the
圧電薄膜36を挟み下部電極34と上部電極38が重なる領域が共振領域40となる。共振領域40は、例えば楕円形状をしている。共振領域40においては、圧電薄膜36内で励振された上下方向に伝搬する弾性波(厚み縦振動のバルク波)が共振する。すなわち、下部電極34と圧電薄膜36と上部電極38が重なる領域(共振領域40)が、弾性波を励振する機能部となる。なお、基板30と下部電極34の間に形成されたドーム状の空隙42の代わりに、基板30に設けられた凹部を空隙42としてもよい。凹部は、基板30を貫通していてもよいし、貫通していなくてもよい。また、空隙42の代わりに、弾性波を反射する音響反射膜が形成されていてもよい。
A region where the
図1(b)のように、基板30の主面に、配線44と中継電極46と素子用電極48が形成されている。配線44は、圧電薄膜共振子32同士、および/または、圧電薄膜共振子32と素子用電極48とを電気的に接続する。中継電極46は、配線44に接続されてなく、圧電薄膜共振子32および素子用電極48に電気的に接続されていない。配線44、中継電極46、および素子用電極48は、例えば下からチタン膜および金膜などが積層された金属層である。
As shown in FIG. 1B, wirings 44,
基板30の主面に形成された複数の圧電薄膜共振子32は、入力電極INと出力電極OUTとの間に、配線44を介して直列に接続されている。また、圧電薄膜共振子32は、配線44を介してグランド電極GNDに電気的に接続されている。
The plurality of piezoelectric
基板30の主面に、封止金属層50が形成されている。封止金属層50は、基板30の外周部に、複数の圧電薄膜共振子32、配線44、中継電極46、および素子用電極48をまとめて囲んで形成されている。封止金属層50は、例えば下からチタン膜および金膜などが積層された金属層である。
A sealing
実施例1の弾性波デバイス100は、図1(c)のように、基板10の素子用電極20が基板30の中継電極46に半田(不図示)によって接合され、基板10の封止金属層22が基板30の封止金属層50に半田(不図示)によって接合されている。これにより、基板30上に基板10が実装されている。また、基板10の弾性波素子16と基板30の圧電薄膜共振子32は対向して配置されている。
As shown in FIG. 1C, the
図3は、図1(c)のA−A間の断面図である。図4は、実施例1に係る弾性波デバイス100の斜視図である。なお、図3においては、弾性波素子16および圧電薄膜共振子32は簡略化して図示している。図3のように、基板10の主面は平坦であり、弾性波素子16、配線18(図3では不図示)、素子用電極20、および封止金属層22は、基板10の平坦主面に設けられている。素子用電極20および封止金属層22の高さは、例えば8μm〜12μm程度である。
FIG. 3 is a cross-sectional view taken along the line AA in FIG. FIG. 4 is a perspective view of the
一方、基板30の主面には、凹部52が形成されている。凹部52の深さDは、例えば3μm〜7μm程度である。複数の凹部52それぞれの深さは、同程度となっている。圧電薄膜共振子32および配線44(図3では不図示)は、基板30の主面の凹部52以外の領域に設けられている。中継電極46、素子用電極48、および封止金属層50は、基板30の凹部52の底面に設けられている。中継電極46、素子用電極48、および封止金属層50の表面(上面)は、基板30の主面の凹部52以外の領域よりも低くなっていている。中継電極46が形成された凹部52と圧電薄膜共振子32および配線44(図3では不図示)との最小間隔Lは、例えば3μm〜7μmである。
On the other hand, a
基板30の内部に、中継電極46および素子用電極48に接続する内部配線56が形成されている。基板30の圧電薄膜共振子32などが形成された主面と反対側の主面には、内部配線56に接続するフットパッド58が形成されている。フットパッド58は、外部装置に接続する端子である。
基板10の素子用電極20と基板30の中継電極46とは、半田60によって接合されている。また、基板10の封止金属層22と基板30の封止金属層50とは、半田62によって接合されている。半田60、62は、例えば錫−銀半田である。これにより、基板10と基板30は、その間に空隙64を有して、接合されている。空隙64の高さHは、例えば3μm〜7μmである。なお、基板10および基板30の応力による歪みを考慮して、空隙64の高さHは、数十μm程度(例えば20μm〜40μm程度)であってもよい。
The
基板10に形成された弾性波素子16および配線18と基板30に形成された圧電薄膜共振子32および配線44は、空隙64に露出している。弾性波素子16および圧電薄膜共振子32が空隙64に露出することで、弾性波素子16および圧電薄膜共振子32の振動が妨げられることが抑制されている。また、弾性波素子16、圧電薄膜共振子32、配線18、44、素子用電極20、48、中継電極46は、封止金属層22と封止金属層50により気密封止されている。封止金属層22と封止金属層50の積層体の露出面には、半田62よりも融点の高い金属(例えばニッケルめっき膜など)からなる金属膜66が形成されている。図4のように、金属膜66は、基板10の周りを囲んで(即ち、封止金属層22と封止金属層50の周りを囲んで)設けられている。
The
次に、実施例1に係る弾性波デバイス100の製造方法について説明する。図5(a)から図6(c)は、実施例1に係る弾性波デバイス100の製造方法を示す断面図である。図5(a)から図6(c)では、多面取りプロセスによる製造方法を示している。また、図5(a)および図5(b)は、基板10側の製造方法を示す断面図であり、図5(c)および図5(d)は、基板30側の製造方法を示す断面図である。図5(a)および図5(b)の製造工程と図5(c)および図5(d)の製造工程とは、別々に(例えば並行して)行われる。
Next, a method for manufacturing the
まず、基板10側の製造方法を説明する。図5(a)のように、基板10上に、金属膜からなるIDTおよび反射器で構成される弾性波素子16と、金属膜からなる配線18(図5(a)では不図示)と、を形成する。金属膜の形成はスパッタリング法または蒸着法を用いることができ、パターン形成はエッチング法またはリフトオフ法を用いることができる。また、基板10上に、素子用電極20と封止金属層22を形成する。素子用電極20および封止金属層22の形成は、めっき法を用いることができる。
First, a manufacturing method on the
図5(b)のように、基板10の弾性波素子16などが形成された主面とは反対側の主面にダイシングテープ70を貼り付ける。その後、ダイシングブレード72を用いたダイシングによって基板10を切断することで、複数のチップ74に個片化する。
As shown in FIG. 5B, a dicing
次に、基板30側の製造方法を説明する。図5(c)のように、基板30の主面に、凹部52と、凹部52の底面に接続して基板30に形成された孔部76と、を形成する。凹部52および孔部76の形成は、エッチング法、レーザ法、またはブラスト法を用いることができる。
Next, a manufacturing method on the
図5(d)のように、基板30の主面の凹部52以外の領域に圧電薄膜共振子32および配線44(図5(d)では不図示)を形成する。凹部52に中継電極46、素子用電極48、および封止金属層50を形成する。孔部76に内部配線56を形成する。基板30の凹部52が形成された主面とは反対側の主面に内部配線56に接続するフットパッド58を形成する。中継電極46、素子用電極48、封止金属層50、内部配線56、およびフットパッド58の形成はスパッタリング法または蒸着法を用いることができ、パターン形成はエッチング法またはリフトオフ法を用いることができる。
As shown in FIG. 5D, the piezoelectric
図5(a)から図5(d)の製造工程を行った後、図6(a)のように、チップ74を、基板30の凹部52が形成された主面に仮搭載する。具体的には、基板10の素子用電極20の上面(図6(a)では下面)に半田60を形成し、基板10の封止金属層22の上面(図6(a)では下面)に半田62を形成した後、半田60を基板30の中継電極46上に配置し、半田62を基板30の封止金属層50上に配置する。なお、図5(b)のチップ74への個片化の工程を行わずに、ウエハ状の基板10を基板30の主面に仮搭載してもよいが、基板の反りを考慮すると、チップ74を仮搭載することが好ましい。
After performing the manufacturing process of FIG. 5A to FIG. 5D, the
図6(b)のように、複数のチップ74を基板30の主面に仮搭載した後、半田60、62を溶融させ、且つ、金属板78などを用いて複数のチップ74を基板30側に押圧する。これにより、素子用電極20と中継電極46が、半田60によって接合される。封止金属層22と封止金属層50が、半田62によって接合される。また、弾性波素子16と圧電薄膜共振子32は、基板10と基板30の間に形成された空隙64に露出し、且つ、封止金属層22と封止金属層50によって気密封止される。
As shown in FIG. 6B, after a plurality of
図6(c)のように、基板30のフットパッド58が形成された主面に、ダイシングテープ80を貼り付ける。その後、ウエハ状の基板30に対して、電解めっき法を用いて、封止金属層22と封止金属層50の露出面に金属膜66を形成する。この際、フットパッド58は、ダイシングテープ80で覆われているため、めっきが施されない。その後、ダイシングブレード72を用いたダイシングによって基板30を切断することで、複数の弾性波デバイス100に個片化する。このような製造工程を含んで、実施例1の弾性波デバイス100は形成される。
As shown in FIG. 6C, the dicing
実施例1によれば、図3のように、基板10の素子用電極20が半田60によって接合する中継電極46は、基板30に形成された凹部52の底面に設けられている。これにより、中継電極46と圧電薄膜共振子32、配線44、および封止金属層50との間の距離を長くすることができる。同様に、基板10の封止金属層22が半田62によって接合する封止金属層50は、基板30に形成された凹部52の底面に設けられている。これにより、封止金属層50と圧電薄膜共振子32、中継電極46、素子用電極48、および配線44との間の距離を長くすることができる。よって、図6(b)における溶融および押圧によって半田60、62が所定の領域よりも広がって形成された場合でも、半田60、62が圧電薄膜共振子32や配線44などに接触することが抑制され、信頼性を向上させることができる。
According to the first embodiment, as shown in FIG. 3, the
また、実施例1によれば、図3および図4のように、封止金属層22と封止金属層50の積層体を囲んで、当該積層体の露出面に、半田62よりも融点の高い金属膜66が設けられている。これにより、弾性波デバイス100を実装基板に実装する際などで、半田62が再溶融した場合でも、空隙64の気密性が低下することを抑制できる。なお、金属膜66は、耐湿性が良好な金属である場合が好ましく、例えば封止金属層22、50よりも耐湿性が良好な金属である場合が好ましい。
Further, according to Example 1, as shown in FIGS. 3 and 4, the laminated body of the sealing
また、実施例1では、基板30はシリコン基板であるため、凹部52を容易に形成することができる。
In Example 1, since the
また、実施例1では、図3のように、基板10の主面に弾性波を励振するIDT12を含む弾性波素子16が形成され、基板30の主面に弾性波を励振する圧電薄膜共振子32が形成されている。これにより、複数の弾性波素子を有する小型の弾性波デバイス100が得られる。なお、小型化の観点から、弾性波素子16と圧電薄膜共振子32は、対向して重なるように配置されている場合が好ましい。
In the first embodiment, as shown in FIG. 3, the
また、実施例1によれば、中継電極46および封止金属層50それぞれが形成された凹部52の深さは同じである。このため、基板30の主面全体において、半田60、62が圧電薄膜共振子32や配線44などに接触しないようにすることが容易となる。また、複数の凹部52それぞれの深さが同じであることで、凹部52を容易に形成することができる。
Moreover, according to Example 1, the depth of the recessed
なお、実施例1において、基板30の主面に形成された構成部品(例えば圧電薄膜共振子32など)への半田60の流入を抑制する点から、中継電極46が形成された凹部52の深さは、当該凹部52と前記構成部品との最小間隔の1.0倍以上が好ましく、2.0倍以上がより好ましく、3.0倍以上がさらに好ましい。同様に、基板30の主面に形成された構成部品(例えば圧電薄膜共振子32など)への半田62の流入を抑制する点から、封止金属層50が形成された凹部52の深さは、当該凹部52と前記構成部品との最小間隔の1.0倍以上が好ましく、2.0倍以上がより好ましく、3.0倍以上がさらに好ましい。
In the first embodiment, the depth of the
なお、実施例1では、中継電極46および封止金属層50の両方が凹部52の底面に形成されている場合を例に示したが、中継電極46および封止金属層50の少なくとも一方が凹部52の底面に形成されている場合でもよい。
In the first embodiment, the case where both the
なお、実施例1では、基板10に素子用電極20と封止金属層22の両方が設けられている場合を例に示したが、素子用電極20および封止金属層22の少なくとも一方が設けられている場合でもよい。同様に、基板30に中継電極46と封止金属層50の両方が設けられている場合を例に示したが、中継電極46および封止金属層50の少なくとも一方が設けられている場合でもよい。
In addition, in Example 1, although the case where both the
なお、実施例1では、基板10が圧電基板で、基板10の主面に弾性波を励振するIDT12を含む弾性波素子16が形成されている場合を例に示したがこれに限られない。基板10がシリコン基板、石英基板、ガラス基板、セラミック基板、またはガリウム砒素(GaAs)基板などで、基板10の主面に弾性波を励振する圧電薄膜共振子が形成された場合でもよい。
In the first embodiment, the case where the
なお、実施例1では、基板30がシリコン基板で、基板30の主面に弾性波を励振する圧電薄膜共振子32が形成されている場合を例に示したがこれに限られない。基板30が石英基板、ガラス基板、セラミック基板、またはガリウム砒素基板などで、基板30の主面に圧電薄膜共振子32が形成されている場合でもよい。また、基板30が圧電基板で、基板30の主面に弾性波を励振するIDTを含む弾性波素子が形成されている場合でもよい。
In the first embodiment, the case where the
なお、実施例1においては、基板30の主面に圧電薄膜共振子32が形成されずに、中継電極46に電気的に接続されていない配線だけが形成されている場合でもよいし、配線の他にインダクタ、キャパシタ、および抵抗などの受動部品が設けられている場合でもよい。また、基板30の主面に配線が形成されていない場合でも、半田60、62が所定の領域よりもはみ出して形成された場合は、弾性波素子16の特性の変化が起こり得ることから、基板30の主面に配線が形成されていない場合でもよい。
In the first embodiment, the piezoelectric
なお、実施例1においては、図3のように、基板30に形成された凹部52の側面が垂直平面である場合を例に示したがこれに限られない。図7(a)および図7(b)は、凹部52の変形例の断面図である。図7(a)のように、凹部52の側面が傾斜面となっている場合でもよい。図7(b)のように、凹部52の側面が階段状面になっている場合でもよい。また、垂直平面、傾斜面、および階段状面を組み合わせた場合でもよい。
In the first embodiment, as shown in FIG. 3, the case where the side surface of the
図8は、実施例2に係る弾性波デバイス200の断面図である。図8のように、実施例2の弾性波デバイス200では、基板30の主面に、凹部52の代わりに、凸部54が形成されている。凸部54の高さH1は、例えば3μm〜7μm程度である。複数の凸部54それぞれの高さは、同程度となっている。圧電薄膜共振子32は、基板30の主面の凸部54以外の領域に設けられている。中継電極46、素子用電極48、および封止金属層50は、基板30の凸部54の上面に設けられている。基板10と基板30の凸部54との間隔H2は、例えば2μm程度以下である。凸部54の高さH1は、基板10と基板30の凸部54との間隔H2よりも大きくなっている。その他の構成は、実施例1と同じであるため説明を省略する。
FIG. 8 is a cross-sectional view of the
実施例2によれば、基板10の素子用電極20が半田60によって接合する中継電極46は、基板30に形成された凸部54の上面に設けられている。これにより、中継電極46と圧電薄膜共振子32、配線44、および封止金属層50との間の距離を長くすることができる。同様に、基板10の封止金属層22が半田62によって接合する封止金属層50は、基板30に形成された凸部54の上面に設けられている。これにより、封止金属層50と圧電薄膜共振子32、中継電極46、素子用電極48、および配線44との間の距離を長くすることができる。よって、半田60、62が圧電薄膜共振子32や配線44などに接触することが抑制され、信頼性を向上させることができる。
According to the second embodiment, the
また、実施例2のように、中継電極46および封止金属層50が基板30の凸部54の上面に設けられていることで、素子用電極20および封止金属層22が低い場合でも、空隙64の高さを確保することができる。このように、実施例2では、素子用電極20および封止金属層22を低くすることができるため、製造が容易となる。また、凸部54はエッチングなどによって形成されるために高さを精度良く制御できることから、空隙64の高さも精度良く制御できるようになる。
Further, as in Example 2, the
なお、実施例2において、基板30の主面に形成された構成部品(例えば圧電薄膜共振子32)への半田60の流入を抑制する点から、中継電極46が形成された凸部54の高さは、当該凸部54と前記構成部品との最小間隔の1.0倍以上が好ましく、2.0倍以上がより好ましく、3.0倍以上がさらに好ましい。同様に、基板30の主面に形成された構成部品(例えば圧電薄膜共振子32)への半田62の流入を抑制する点から、封止金属層50が形成された凸部54の高さは、当該凸部54と前記構成部品との最小間隔の1.0倍以上が好ましく、2.0倍以上がより好ましく、3.0倍以上がさらに好ましい。
In the second embodiment, the height of the
なお、実施例2では、中継電極46および封止金属層50の両方が凸部54の上面に形成されている場合を例に示したが、中継電極46および封止金属層50の少なくとも一方が凸部54の上面に形成されている場合でもよい。
In the second embodiment, the case where both the
なお、実施例2においては、図8のように、基板30に形成された凸部54の側面が垂直平面である場合を例に示したがこれに限られない。図9(a)から図9(e)は、凸部54の変形例の断面図である。図9(a)のように、凸部54の側面が、テーパ状の傾斜面となっている場合でもよいし、図9(b)のように、逆テーパ状の傾斜面となっている場合でもよい。図9(c)のように、凸部54の側面が、垂直平面と傾斜面との組み合わせとなっている場合でもよい。図9(d)のように、凸部54の側面が、垂直平面と階段状面との組み合わせになっている場合でもよい。また、凸部54の側面が、階段状面だけである場合でもよいし、傾斜面と階段状面との組み合わせになっている場合でもよい。図9(e)のように、凸部54の側面の高さが一部で異なっていてもよい。
In the second embodiment, as shown in FIG. 8, the case where the side surface of the
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.
10、30 基板
12 IDT
16 弾性波素子
18 配線
20 素子用電極
22 封止金属層
32 圧電薄膜共振子
34 下部電極
36 圧電薄膜
38 上部電極
40 共振領域
44 配線
46 中継電極
48 素子用電極
50 封止金属層
52 凹部
54 凸部
56 内部配線
60、62 半田
64 空隙
66 金属膜
100、200 弾性波デバイス
10, 30
16
Claims (8)
主面に弾性波を励振する第1機能部と前記第1機能部に電気的に接続された第2電極および第2封止金属層の少なくとも一方とを有し、前記第2電極が半田によって前記第1電極に接合されること及び/又は前記第2封止金属層が前記第1機能部を封止するように半田によって前記第1封止金属層に接合されることで、前記第1基板との間に前記第1機能部が露出する空隙を有して前記第1基板上に実装された第2基板と、を備えることを特徴とする弾性波デバイス。 The main surface has at least one of the first electrode and the first sealing metal layer, and at least one of the first electrode and the first sealing metal layer is formed on the bottom surface or the convex portion of the concave portion formed on the main surface. A first substrate provided on an upper surface;
The main surface has a first functional part for exciting elastic waves, and at least one of a second electrode and a second sealing metal layer electrically connected to the first functional part, and the second electrode is made of solder The first electrode is bonded to the first electrode and / or the second sealing metal layer is bonded to the first sealing metal layer by solder so as to seal the first functional part. An acoustic wave device comprising: a second substrate mounted on the first substrate with a gap exposing the first functional unit between the substrate and the substrate.
前記第2基板は、前記第2電極および前記第2封止金属層の両方を有し、
前記第2電極が半田によって前記第1電極に接合され且つ前記第2封止金属層が半田によって前記第1封止金属層に接合されていることを特徴とする請求項1記載の弾性波デバイス。 The first substrate has both the first electrode and the first sealing metal layer,
The second substrate has both the second electrode and the second sealing metal layer,
2. The acoustic wave device according to claim 1, wherein the second electrode is joined to the first electrode by solder and the second sealing metal layer is joined to the first sealing metal layer by solder. .
前記第1機能部は、IDTであることを特徴とする請求項1から4のいずれか一項記載の弾性波デバイス。 The second substrate is a piezoelectric substrate;
The elastic wave device according to any one of claims 1 to 4, wherein the first functional unit is an IDT.
The acoustic wave device according to any one of claims 1 to 7, wherein the first substrate is a silicon substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015082801A JP2016201780A (en) | 2015-04-14 | 2015-04-14 | Elastic wave device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015082801A JP2016201780A (en) | 2015-04-14 | 2015-04-14 | Elastic wave device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016201780A true JP2016201780A (en) | 2016-12-01 |
Family
ID=57423067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015082801A Pending JP2016201780A (en) | 2015-04-14 | 2015-04-14 | Elastic wave device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016201780A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018160573A (en) * | 2017-03-23 | 2018-10-11 | セイコーインスツル株式会社 | Package and Infrared Sensor |
CN109150135A (en) * | 2018-11-13 | 2019-01-04 | 杭州左蓝微电子技术有限公司 | Thin film bulk acoustic wave resonator and its processing method based on bonding |
WO2019167918A1 (en) * | 2018-03-02 | 2019-09-06 | 京セラ株式会社 | Composite substrate and piezoelectric element |
US20210098683A1 (en) | 2019-09-26 | 2021-04-01 | Taiyo Yuden Co., Ltd. | Electronic device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005514846A (en) * | 2001-12-28 | 2005-05-19 | エプコス アクチエンゲゼルシャフト | Encapsulated component with small structural height and method for manufacturing the same |
WO2006008940A1 (en) * | 2004-07-20 | 2006-01-26 | Murata Manufacturing Co., Ltd. | Piezoelectric filter |
JP2007013174A (en) * | 2005-06-30 | 2007-01-18 | Avago Technologies Wireless Ip (Singapore) Pte Ltd | Method of forming contact that extends through via contact to shifted contactor in interior of cap, for wafer-level packaging of fbar chips |
JP2011229114A (en) * | 2010-02-22 | 2011-11-10 | Nippon Dempa Kogyo Co Ltd | Piezoelectric device and method of manufacturing the same |
JP2012151698A (en) * | 2011-01-19 | 2012-08-09 | Taiyo Yuden Co Ltd | Elastic wave device |
JP2013225749A (en) * | 2012-04-20 | 2013-10-31 | Kyocera Corp | Piezoelectric device and module component |
-
2015
- 2015-04-14 JP JP2015082801A patent/JP2016201780A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005514846A (en) * | 2001-12-28 | 2005-05-19 | エプコス アクチエンゲゼルシャフト | Encapsulated component with small structural height and method for manufacturing the same |
WO2006008940A1 (en) * | 2004-07-20 | 2006-01-26 | Murata Manufacturing Co., Ltd. | Piezoelectric filter |
JP2007013174A (en) * | 2005-06-30 | 2007-01-18 | Avago Technologies Wireless Ip (Singapore) Pte Ltd | Method of forming contact that extends through via contact to shifted contactor in interior of cap, for wafer-level packaging of fbar chips |
JP2011229114A (en) * | 2010-02-22 | 2011-11-10 | Nippon Dempa Kogyo Co Ltd | Piezoelectric device and method of manufacturing the same |
JP2012151698A (en) * | 2011-01-19 | 2012-08-09 | Taiyo Yuden Co Ltd | Elastic wave device |
JP2013225749A (en) * | 2012-04-20 | 2013-10-31 | Kyocera Corp | Piezoelectric device and module component |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018160573A (en) * | 2017-03-23 | 2018-10-11 | セイコーインスツル株式会社 | Package and Infrared Sensor |
WO2019167918A1 (en) * | 2018-03-02 | 2019-09-06 | 京セラ株式会社 | Composite substrate and piezoelectric element |
JPWO2019167918A1 (en) * | 2018-03-02 | 2021-03-11 | 京セラ株式会社 | Composite substrate and piezoelectric element |
JP6994102B2 (en) | 2018-03-02 | 2022-01-14 | 京セラ株式会社 | Composite substrate and piezoelectric element |
CN109150135A (en) * | 2018-11-13 | 2019-01-04 | 杭州左蓝微电子技术有限公司 | Thin film bulk acoustic wave resonator and its processing method based on bonding |
US20210098683A1 (en) | 2019-09-26 | 2021-04-01 | Taiyo Yuden Co., Ltd. | Electronic device |
US11751480B2 (en) | 2019-09-26 | 2023-09-05 | Taiyo Yuden Co., Ltd. | Electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7948156B2 (en) | Piezoelectric resonator plate, and piezoelectric resonator device | |
US9831850B2 (en) | Acoustic wave device with a piezoelectric substrate that is not located in some regions | |
US11165390B2 (en) | Piezoelectric resonator device | |
US9407235B2 (en) | Acoustic wave device | |
JP6934340B2 (en) | Electronic components | |
JP6653646B2 (en) | Electronic component and method of manufacturing the same | |
US20190312562A1 (en) | Piezoelectric resonator device | |
JP2019047349A (en) | Electronic component | |
JP2016201780A (en) | Elastic wave device | |
US9035535B2 (en) | Acoustic wave device and multilayered substrate | |
JP2012090202A (en) | Piezoelectric device and piezoelectric oscillator | |
JP6385883B2 (en) | Module and module manufacturing method | |
US20220077841A1 (en) | Piezoelectric resonator device | |
JP5082968B2 (en) | Piezoelectric oscillator | |
JP2017108385A (en) | Piezoelectric vibration device | |
JP2012134792A (en) | Surface mounted piezoelectric oscillator | |
JP7340348B2 (en) | Acoustic wave devices, filters and multiplexers | |
JP7465454B2 (en) | Piezoelectric vibration element, piezoelectric vibrator and electronic device | |
JP2011101213A (en) | Vibration device | |
JP2011071693A (en) | Surface acoustic wave device and method of fixing piezoelectric element | |
JP2018074051A (en) | Electronic component and manufacturing method thereof | |
JP6942004B2 (en) | Electronic components and their manufacturing methods | |
JP2007174230A (en) | Piezoelectric vibrating reed, and piezoelectric vibrator | |
JP6793009B2 (en) | Elastic wave device and multi-chamfered substrate | |
JP2007142947A (en) | Surface-mounting piezoelectric oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180412 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180619 |