JP6384828B2

JP6384828B2 - スリープ機能付き電子機器

Info

Publication number: JP6384828B2
Application number: JP2014132782A
Authority: JP
Inventors: 裕吾杉▲崎▼; 竹厚　善生; 善生竹厚
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2014-06-27
Filing date: 2014-06-27
Publication date: 2018-09-05
Anticipated expiration: 2034-06-27
Also published as: JP2016012198A

Description

本発明は、キー入力を受け付けないスリープ（キーロック）機能を備えた、スリープ機能付き電子機器に関する。

例えば、携帯端末において、使用者が使用する意思がないときに、偶然にキーが押下されることで、使用者が意図しない動作（誤動作）が行われてしまうことがあり、このような誤動作を防止するためのスリープ機能が知られている（例えば、特許文献１）。このスリープ機能は、通常モード（非スリープモード）中に所定のスリープキー（キーロックキー）が押下されると、スリープモードに移行してその後のキー入力を受け付けない、つまり、キーが入力されても動作しないようにする。また、スリープモード中に所定のスリープキーが押下されると、通常モードに移行してキー入力を受け付けるようにするものである。

特開２０１１−０９７１２８号公報

ところで、上記特許文献１のような技術では、スリープモード中であってもいずれかのキーが押下されると、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）に割り込みが発生して、ＣＰＵでどのキーが押下されたかを判断するようになっている。すなわち、スリープモード中にいずれかのキーが押下されると、ＣＰＵでスリープキーが押下されたか否かを判断し、スリープキーの場合には通常モードに移行し、スリープキーでない場合には動作しないようになっている。このため、例えば、携帯端末がスリープモードで鞄のなかに収納されている際に、偶然にキーが押された場合であっても、その都度、ＣＰＵが起動して所定の処理を行うことになる。この結果、ＣＰＵの起動に要する消費電力が増加し、電池の維持時間（使用可能時間）が短くなってしまう。

そこで本発明は、スリープモード中における消費電力を軽減することが可能な、スリープ機能付き電子機器を提供することを目的とする。

上記課題を解決するために、請求項１に記載の発明は、複数のキーが配列されたキーパネルと、前記キーパネルをスキャンして、前記キーの押下状態に関するキースキャン情報を取得する外部回路と、前記外部回路と独立して動作し、前記外部回路と送受信可能に接続されたＣＰＵと、を備え、前記外部回路は、通常モードとスリープモードとを有し、通常モード中にいずれかのキーが押下されると、割込信号を前記ＣＰＵに送信して前記キースキャン情報を前記ＣＰＵに送信するとともに、前記押下されたキーが所定のキーの場合には自らでスリープモードに移行し、スリープモード中では前記所定のキーが押下された場合にのみ、前記割込信号および前記キースキャン情報を前記ＣＰＵに送信するとともに自らで通常モードに移行する、ことを特徴とするスリープ機能付き電子機器である。

この発明によれば、通常モード中にいずれかのキーが押下されると、外部回路からＣＰＵに割込信号とキースキャン情報とが送信されるとともに、所定のキーが押下された場合には、ＣＰＵが外部回路をスリープモードに移行させる。また、スリープモード中では、所定のキーが押下された場合にのみ、外部回路からＣＰＵに割込信号とキースキャン情報とが送信されるとともに、ＣＰＵは外部回路を通常モードに移行させる。すなわち、スリープモード中に所定のキー以外のキーが押下されても、外部回路からＣＰＵに割込信号などは送信されない。

請求項２に記載の発明は、請求項１に記載のスリープ機能付き電子機器において、任意の前記キーを前記所定のキーとして設定自在となっている、ことを特徴とする。

請求項１の発明によれば、スリープモード中に所定のキー以外のキーが押下されても、外部回路からＣＰＵに割込信号などが送信されないため、ＣＰＵが起動しない。つまり、スリープモード中にキーが押下される度にＣＰＵが起動する、という無駄が回避される。この結果、ＣＰＵの起動に要する消費電力を軽減して、電池の維持時間（使用可能時間）を長くすることが可能となる。

請求項２の発明によれば、任意のキーを所定のキーとして設定自在なため、所望のキーを所定のキーとして設定することで、使用者が所定のキーを間違えて押下しないようにしたり、外部から偶然に所定のキーが押下されないようにしたりすることが可能となる。この結果、スリープモード中における消費電力をより軽減することが可能となる。

この発明の実施の形態に係るスリープ機能付き電子機器を示す概略構成ブロック図である。図１のスリープ機能付き電子機器のキーパネルとＦＰＧＡの概略構成ブロック図である。図１のスリープ機能付き電子機器において、通常モード中に特定キー以外のキーが押下された場合の動作を示すフローチャートである。図１のスリープ機能付き電子機器において、通常モード中に特定キーが押下された場合の動作を示すフローチャートである。図１のスリープ機能付き電子機器において、スリープモード中に特定キー以外のキーが押下された場合の動作を示すフローチャートである。図１のスリープ機能付き電子機器において、スリープモード中に特定キーが押下された場合の動作を示すフローチャートである。

以下、この発明を図示の実施の形態に基づいて説明する。

図１〜図６は、この発明の実施の形態を示し、図１は、この実施の形態に係るスリープ機能付き電子機器１を示す概略構成ブロック図である。このスリープ機能付き電子機器１は、キー入力を受け付けないスリープ機能を備えた電子機器（例えば、携帯端末）であり、主として、キーパネル２と、外部回路としてのＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）３と、ＣＰＵ４とを備え、キーパネル２とＦＰＧＡ３およびＦＰＧＡ３とＣＰＵ４とが、送受信可能・データ伝送可能に接続されている。

キーパネル２は、複数のキー２１が配列されたパネルであり、ＦＰＧＡ３によってキー２１の押下状態がスキャンされるようになっている。

ＦＰＧＡ３は、所定のプログラムを搭載した集積回路・デバイスであり、キースキャン回路３１と割込発生回路３２とを備えている。キースキャン回路３１は、キーパネル２をスキャンして、キーの押下状態に関するキースキャン情報を取得する回路であり、図２に示すように、既存のキースキャン回路と同等の構成となっている。すなわち、キーパネル２を列ごとにスキャンして、キー列データを順次取得することで、どのキー２１が押下されているかを示すキースキャン情報を取得する。このようなキースキャン情報は、後述するキースキャン動作において、キー列データとして順次ＣＰＵ４に送信される。

割込発生回路３２は、割込信号を生成してＣＰＵ４に送信する回路であり、後述するように、通常モード中にいずれかのキー２１が押下された場合、および、スリープモード中に特定キー２１Ａが押下された場合に、割込信号の生成、送信を行う。

また、ＦＰＧＡ３は、ＣＰＵ４から送信された特定キー（所定のキー）２１Ａを記憶するメモリ・回路を備えている。すなわち、ＣＰＵ４からスリープモード用の特定キー２１Ａが送信されると、この特定キー２１Ａをメモリに記憶する。ここで、特定キー２１Ａとして、キーロックキーや電源キーが予め初期設定されているが、任意のキー２１を特定キー２１Ａとして設定自在となっている。すなわち、スリープ機能付き電子機器１を操作して、任意のキー２１をスリープモード用の特定キー２１Ａに選択、設定すると、このキー２１が特定キー２１ＡとしてＣＰＵ４からＦＰＧＡ３に送信される。また、通常モードからスリープモードに移行するための特定キー２１Ａと、スリープモードから通常モードに移行するための特定キー２１Ａとを、異なるキー２１に設定したり、特定キー２１Ａを複数設定したりすることもできるようになっている。

ＦＰＧＡ３は、通常モードとスリープモードとを有し、現在のモードを記憶するようになっている。そして、通常モード中にいずれかのキー２１が押下されると、割込信号をＣＰＵ４に送信してキースキャン情報をＣＰＵ４に送信するとともに、特定キー２１Ａが押下された場合には、ＣＰＵ４はＦＰＧＡ３に対してスリープモードに移行させる。すなわち、通常モードでは、いずれかのキー２１が押下されると、割込信号をＣＰＵ４に送信した後に、キースキャン動作においてキー列データを順次ＣＰＵ４に送信する。さらに、押下されたキー２１が特定キー２１Ａの場合には、ＣＰＵ４はＦＰＧＡ３に対してスリープモードを設定する。

ここで、キースキャン動作においては、ＣＰＵ４からＦＰＧＡ３に要求信号（キーｎ列目設定、ｎは正の整数）を送信する度に順次、ＦＰＧＡ３からＣＰＵ４にキー列データを送信するようにしてもよい。

一方、スリープモード中では特定キー２１Ａが押下された場合にのみ、割込信号およびキースキャン情報をＣＰＵ４に送信するとともに、ＣＰＵ４はＦＰＧＡ３を通常モードに移行させる。すなわち、スリープモードでは、いずれかのキー２１が押下され、そのキー２１が特定キー２１Ａの場合には、割込信号をＣＰＵ４に送信した後に、キースキャン動作においてキー列データを順次ＣＰＵ４に送信するとともに、ＣＰＵ４はＦＰＧＡ３のモードを通常モードに設定する。一方、押下されたキー２１が特定キー２１Ａでない場合には、割込信号やキースキャン情報の送信は行わず、ＣＰＵ４は、スリープモードのままである。

ここで、この実施の形態では、後述するように、ＦＰＧＡ３は、ＣＰＵ４からの指令に従ってモードを移行するようになっている。また、このようなＦＰＧＡ３は、キーを常時受付可能な状態（常時起動状態）となっているが、その消費電力はＣＰＵ４よりも低いものとなっている。

ＣＰＵ４は、ＦＰＧＡ３から受信したキースキャン情報に基づいて、つまり、どのキー２１が押下されたかに基づいて、所定の処理を行ったりする回路であり、ＦＰＧＡ３とは別個独立して動作する回路である。従って、ＣＰＵ４が起動していない状態でもＦＰＧＡ３が起動している場合があり、逆に、ＦＰＧＡ３が起動していない状態でもＣＰＵ４が起動している場合がある。

このＣＰＵ４は、次のような場合に、モードを移行すべき指令をＦＰＧＡ３に送信する。すなわち、通常モード中にＦＰＧＡ３から受信したキースキャン情報に基づく押下キー２１が特定キー２１Ａである場合には、ＦＰＧＡ３にスリープモードに移行すべき指令を送信する。この際、ＣＰＵ４自体もスリープモードに移行する。また、スリープモード中にＦＰＧＡ３から受信したキースキャン情報に基づく押下キー２１が特定キー２１Ａである場合には、ＦＰＧＡ３に通常モードに移行すべき指令を送信する。この際、ＣＰＵ４自体も通常モードに移行する。

次に、このような構成のスリープ機能付き電子機器１の作用などについて説明する。

まず、図３に示すように、通常モード中に特定キー２１Ａ以外のキー２１が押下されると、ＦＰＧＡ３のキースキャン回路３１によってキー押下がスキャン・検知され、割込発生回路３２によってＣＰＵ４に割込信号が送信される。続いて、キースキャン回路３１とＣＰＵ４との間でキースキャン動作が行われ、上記のようにして、キースキャン情報がキー列データとして順次キースキャン回路３１からＣＰＵ４に送信される。そして、キースキャン情報に基づく押下キー２１の種類・識別に従って、ＣＰＵ４において所定の処理（キー押下処理）が行われる。

また、図４に示すように、通常モード中に特定キー２１Ａ（キーロックキー）が押下されると、図３の場合と同様にして、割込発生回路３２からＣＰＵ４に割込信号が送信され、キースキャン情報がキースキャン回路３１からＣＰＵ４に送信される。そして、ＣＰＵ４において特定キー２１Ａに対する所定の処理、つまり、スリープモードに移行する処理（キーロック処理）が行われ、ＦＰＧＡ３に対してスリープモードに移行すべき指令が送信される。これを受けて、ＦＰＧＡ３がスリープモードに移行する。

そして、図５に示すように、スリープモード中に特定キー２１Ａ以外のキー２１が押下されても、上記のように、割込信号やキースキャン情報はＦＰＧＡ３からＣＰＵ４に送信されず、ＣＰＵ４は起動されない。

一方、図６に示すように、スリープモード中に特定キー２１Ａ（キーロックキーや電源キー）が押下されると、割込発生回路３２からＣＰＵ４に割込信号が送信され、キースキャン情報がキースキャン回路３１からＣＰＵ４に送信される。これにより、ＣＰＵ４が起動して、ＣＰＵ４において特定キー２１Ａに対する所定の処理、つまり、スリープモード（キーロック状態）を解除して通常モードに移行する処理（ロック解除処理）などが行われ、ＦＰＧＡ３に対して通常モードに移行すべき指令が送信される。これを受けて、ＦＰＧＡ３が通常モードに移行するものである。ここで、特定キー２１Ａが電源キーの場合には、電源押下時の処理が続いて行われる。

以上のように、このスリープ機能付き電子機器１によれば、スリープモード中に特定キー２１Ａ以外のキー２１が押下されても、ＦＰＧＡ３からＣＰＵ４に割込信号などが送信されないため、ＣＰＵ４が起動しない。つまり、スリープモード中にキー２１が押下される度にＣＰＵ４が起動する、という無駄が回避される。この結果、ＣＰＵ４の起動に要する消費電力を軽減して、電池の維持時間（使用可能時間）を長くすることが可能となる。

また、任意のキー２１を特定キー２１Ａとして設定自在なため、所望のキー２１を特定キー２１Ａとして設定することで、使用者が特定キー２１Ａを間違えて押下しないようにしたり、外部から偶然に特定キー２１Ａが押下されないようにしたりすることが可能となる。この結果、スリープモード中における消費電力をより軽減することが可能となる。

以上、この発明の実施の形態について説明したが、具体的な構成は、上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、上記の実施の形態では、ＣＰＵ４から受信した指令に従ってＦＰＧＡ３がモードを移行するが、指令を受けずにＦＰＧＡ３が自らで移行するようにしてもよい。すなわち、通常モード中に特定キー２１Ａが押下された際に、ＦＰＧＡ３が自らでスリープモードに移行し、スリープモード中に特定キー２１Ａが押下された際に、ＦＰＧＡ３が自らで通常モードに移行してもよい。

また、複数の特定キー２１Ａが同時に押下された場合に、所定のキーが押下されたとして、上記のようなモード移行を行うようにしてもよい。これにより、所定のキーが偶然に押されることが防止、抑制され、スリープモード中にＣＰＵ４が意図せずに起動されることを削減して、ＣＰＵ４の消費電力をより軽減することが可能となる。

さらに、外部回路をＦＰＧＡ３で構成しているが、例えば、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）やＣＳＳＰ（ＣｕｓｔｏｍｅｒＳｐｅｃｉｆｉｃＳｔａｎｄａｒｄＰｒｏｄｕｃｔｓ、登録商標）などで構成してもよい。

１スリープ機能付き電子機器
２キーパネル
２１キー
２１Ａ特定キー（所定のキー）
３ＦＰＧＡ（外部回路）
３１キースキャン回路
３２割込発生回路
４ＣＰＵ

Claims

複数のキーが配列されたキーパネルと、
前記キーパネルをスキャンして、前記キーの押下状態に関するキースキャン情報を取得する外部回路と、
前記外部回路と独立して動作し、前記外部回路と送受信可能に接続されたＣＰＵと、
を備え、
前記外部回路は、通常モードとスリープモードとを有し、通常モード中にいずれかのキーが押下されると、割込信号を前記ＣＰＵに送信して前記キースキャン情報を前記ＣＰＵに送信するとともに、前記押下されたキーが所定のキーの場合には自らでスリープモードに移行し、スリープモード中では前記所定のキーが押下された場合にのみ、前記割込信号および前記キースキャン情報を前記ＣＰＵに送信するとともに自らで通常モードに移行する、
ことを特徴とするスリープ機能付き電子機器。
任意の前記キーを前記所定のキーとして設定自在となっている、
ことを特徴とする請求項１記載のスリープ機能付き電子機器。