JP6376830B2 - プラズモン導波路素子、およびその作製方法 - Google Patents
プラズモン導波路素子、およびその作製方法 Download PDFInfo
- Publication number
- JP6376830B2 JP6376830B2 JP2014099172A JP2014099172A JP6376830B2 JP 6376830 B2 JP6376830 B2 JP 6376830B2 JP 2014099172 A JP2014099172 A JP 2014099172A JP 2014099172 A JP2014099172 A JP 2014099172A JP 6376830 B2 JP6376830 B2 JP 6376830B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal walls
- pair
- walls
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Investigating Or Analysing Materials By Optical Means (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Optical Integrated Circuits (AREA)
- Micromachines (AREA)
Description
非特許文献2には、ストライプ型や細線型、溝型、楔型、ギャップ型、配列金微粒子型など多くの型の導波路が開発されていることが記載されている。金属材料としては、なるべく光損失の小さいものが有利であり、銀の研究が多いが、安定性の高い金の導波路研究も活発である。
第2発明のプラズモン導波路素子は、所定間隔を開けて対向するように配置された一対の金属壁からなる導波路と、前記金属壁同士を接近または離間させるアクチュエータと、を備え、前記一対の金属壁は、光の入射側または出射側の一方の端部が固定されており、他方の端部が固定されておらず可動となっていることを特徴とする。
第3発明のプラズモン導波路素子は、第2発明において、前記アクチュエータは、前記一対の金属壁にそれぞれ逆符号または同符号の電荷を帯電させ、該金属壁の間に働く静電引力または静電斥力により、該金属壁同士を接近または離間させるものであることを特徴とする。
第4発明のプラズモン導波路素子は、第3発明において、前記アクチュエータは、一対の電極を備えており、前記一対の金属壁の一方は、前記一対の電極の一方に接続されており、前記一対の金属壁の他方は、前記一対の電極の他方に接続されていることを特徴とする。
第5発明のプラズモン導波路素子は、第4発明において、前記電極と、該電極に接続された前記金属壁とは、所定間隔を開けて対向するように配置されていることを特徴とする。
第6発明のプラズモン導波路素子の作製方法は、基板上に金属薄膜を成膜してチップを得る工程と、前記チップの基板側からエッチングして、導波路を構成する一対の金属壁の間の金属薄膜および基板を除去する工程と、前記チップの金属薄膜側からエッチングして、金属壁と電極とが所定間隔を開けて対向して配置されるように、該金属壁と該電極との間の金属薄膜を、接続部を残すように除去する工程と、を備えることを特徴とする。
第2発明によれば、一対の金属壁は、光の入射側または出射側の一方の端部同士の間隔が変化せず、他方の端部同士の間隔が変化する。そのため、導波路を光の伝搬方向に先細りに変形でき、光を集光することで導波路の出射側端部の局所的な電場強度を入射光よりも増強できる。
第3発明によれば、金属壁の間に働く静電引力または静電斥力により、金属壁同士を接近または離間させるので、アクチュエータを簡易な構造とすることができる。
第4発明によれば、一対の電極間に電圧を印加すれば、一対の金属壁にそれぞれ逆符号または同符号の電荷を帯電させることができるので、金属壁の間に働く静電引力または静電斥力により、金属壁同士を接近または離間させることができる。
第5発明によれば、電極に電圧を印加すれば、電極と金属壁とにそれぞれ同符号の電荷を帯電させることができるので、電極と金属壁との間に働く静電斥力により、金属壁を電極から離間させ、金属壁同士を接近させることができる。
第6発明によれば、金属壁の間のエッチングを基板側から行うことで、金属薄膜側からのエッチングが1回で済み、金属壁をなめらかな形状に形成することができる。
(第1実施形態)
本発明の第1実施形態に係るプラズモン導波路素子1は、厚さ100nm〜1mmの基板B上に、厚さ数百nm〜数十μmの金属薄膜Mを成膜したチップを、集束イオンビームなどにより図1および図2に示す構造に形成した、いわゆるNEMS(Nano Electro Mechanical System)である。ここで、基板Bとしては、絶縁体であり透光性を有する素材、例えば石英ガラス(SiO2)、窒化珪素(Si3N4)、炭化珪素(SiC)、酸化アルミニウム(Al2O3)などが用いられる。金属薄膜Mとしては、金、銀、アルミニウム、白金、銅、ナトリウム、酸化インジウムスズなどが用いられる。
まず、基板B上に金属薄膜Mを成膜してチップを得る。つぎに、集束イオンビームなどを用いて、金属壁11と金属壁12との間の金属薄膜Mをエッチングにより除去するとともに、金属壁11と電極21との間、および金属壁12と電極22との間の金属薄膜Mを、接続部23、24を残すようにエッチングにより除去する。
まず、基板B上に金属薄膜Mを成膜してチップを得る。つぎに、集束イオンビームなどを用いて、チップの基板側からエッチングして、金属壁11と金属壁12との間の金属薄膜Mおよび基板Bを除去する。つぎに、チップの金属薄膜側からエッチングして、金属壁11と電極21との間、および金属壁12と電極22との間の金属薄膜Mを、接続部23、24を残すように除去する。このような手順とすれば、金属壁11、12の間のエッチングを基板側から行うことで、金属薄膜側からのエッチングが1回で済み、金属壁11、12をなめらかな形状に形成することができる。
しかも、アクチュエータを含めたチップ全体をNEMSとして形成しているので、スケーリングメリットを活かした低電圧駆動や高速応答、高いフィルファクタが実現可能である。
上記第1実施形態に係るプラズモン導波路素子1は、導波路10の光の伝搬方向が基板Bに対して垂直方向であるが、これを基板Bに対して水平方向となる構造としてもよい。
図4および図5に示すように、本発明の第2実施形態に係るプラズモン導波路素子2は、所定間隔を開けて平行に対向するように配置された一対の金属壁11、12からなる導波路10と、一対の電極21、22と、一方の金属壁11と一方の電極21とを接続する接続部23と、他方の金属壁12と他方の電極22とを接続する接続部24とから構成されている。金属壁11、12は、その周囲の金属薄膜Mおよび基板Bが除去されており、接続部23、24で電極21、22と接続されることにより、片持ち状態で空中に支持されている。
金属壁11、12同士を接近または離間させるアクチュエータとしては、金属壁11、12の間に働く静電引力または静電斥力を利用したもの以外にも、金属壁11、12に外力を働かせ、金属壁11、12同士を接近または離間させるアクチュエータを採用してもよい。
(試料試験1)
まず、上記第1実施形態に係るプラズモン導波路素子1に相当する試料を作製した。
はじめに、真空蒸着装置を用いて、10-5Paの真空条件下で、厚さ1mmの石英ガラス基板(SiO2)上に厚さ3μmの金薄膜を成膜した。つぎに、集束イオンビームを用いて、表面側(金属薄膜側)からのみエッチングして、金属壁11と金属壁12との間の金属薄膜Mを除去するとともに、金属壁11と電極21との間、および金属壁12と電極22との間の金属薄膜Mを、接続部23、24を残すように除去することで、図1および図2に示すプラズモン導波路素子1の構造を作製した。ここで、金属壁11、12の厚さを200nm、高さ寸法を3μm、長さ寸法を10μm、金属壁11と金属壁12の間隔を300nmとした。接続部23、24の厚さを1.43μm、幅寸法を1μm、長さ寸法を10μmとした。また、電極21、22を100μm四方の矩形に形成した。
図7に示すように、所望の構造、寸法を有するプラズモン導波路素子を得ることができた。
より詳細には、顕微鏡下に試料を配置し、TM偏光保持した白色光を明視野系において照射した。
図10および図11に示すように、透過光共鳴ピーク波長は、印加電圧Vbが大きくなる(金属壁11、12同士の隙間が小さくなる)に従い長波長側へシフトすることが分かった。また、印加電圧が0Vの場合の短波長側に現れた第1ピークの波長は659.7nmであり、印加電圧が5Vの場合の第1ピークの波長は688.74nmであることから、5Vの電圧を印加すると透過光共鳴ピーク波長は約29nm(図10における第1ピークの矢印に相当する。)シフトすることが分かった。また、その他のピーク波長も同様なレッドシフトの特性を示すとともに、第2、第3および第4ピークの波長はおおよそ周期的に表れていることが分かった。
つぎに、2次元有限差分時間領域法を用いた数値計算によりプラズモン導波路素子の光学特性を評価した。
図12に示すように、数値計算におけるプラズモン導波路素子の構造を、SiO2基板上に金薄膜が形成された構造とした。ここで、金属壁11、12の厚さMWを300nm、高さ寸法Taを3.0μm、接続部23、24の厚さTbを1.0μmとした。また、作製した試料の金属壁11、12の先端形状は作製過程の影響から曲率を帯びていたことから(図7参照)、本数値計算においても金属壁11、12の角部の曲率半径Crを100nmとした。金属壁11、12の固定された端部(下端部)同士の間隔を固定端部間隔Gb、可動である端部(上端部)同士の間隔を可動端部間隔Gtとした。また、SiO2基板の屈折率を1.45とした。金の誘電率として、A.D.Rakicらの実験データ(Rakic, A. D., Djurisic, A. B., Elazar, J. M. & Majewski, M. L. Optical Properties of Metallic Films for Vertical-Cavity Optoelectronic Devices. Appl. Opt. 37, 5271-5283 (1998))をドルーデ・ローレンツモデルで表現したものを用いた。
そして、固定端部間隔Gbを300nmとし、可動端部間隔Gtを300nm〜2nmの間で変化させ、それぞれの条件における導波路からの透過光スペクトルを遠方解により算出した。
なお、2次元有限差分時間領域法におけるメッシュ間隔は、Gtが300、200、100、50nmのときは金属壁11、12が対向する方向(x方向)および金属壁11、12の高さ方向(z方向)にそれぞれ5nmとした。Gtが10、2nmのときは金属壁11、12間におけるメッシュ間隔を、x方向に1.0〜5.0nm、z方向に0.2〜5.0nmの不均一メッシュとした。
図13に示すように、短波長側に現れた第1ピークの波長は628.35nmであり、続いて第2、第3および第4ピークの波長がそれぞれ705.41nm、814.70nm、991.25nmであった。可動端部間隔Gtを300nm、10nm、2nmと変化させる(印加電圧が大きくなることに相当する)に従い、Gt=10nmおよび2nmの場合の第1ピークの波長は、それぞれ650.36nm、703.18nmと長波長側へシフトすることが分かった。また、その他のピーク波長も同様な特性を示した。さらに、第2、第3および第4ピークの波長はおおよそ周期的に表れており、また、電界強度分布からも反射部(固定及び可動端部)によるファブリー・ペロー共振であることを確認した。
以上のように、試料試験と数値計算の双方において、共鳴ピーク波長のレッドシフトとファブリー・ペロー共振が確認された。
なお、試料試験と数値計算において、透過光スペクトルに若干の違いが見られるが、これは、試料における金属壁の角の削れや、金属壁の厚み、高さ、ギャップなどの若干のばらつきに起因すると考えられる。
上記2次元有限差分時間領域法を用いた数値計算1において、固定端部間隔Gbを300nmとし、可動端部間隔Gtを300nm〜2nmの間で変化させ、電場強度の観測点における入射光の電場強度|Ei|に対する出射光の電場強度|Eo|を算出した。その余の条件は、数値計算1と同様である。
以上より、本発明に係るプラズモン導波路素子は、導波路10の出射側端部の局所的な電場強度を入射光よりも増強できることを明らかにした。
つぎに、上記試料試験1におけるプラズモン導波路素子の作製方法を改良して、試料を作製した。
はじめに、真空蒸着装置を用いて、10-5Paの真空条件下で、厚さ100nmの窒化珪素基板(Si3N4)上に厚さ1.46μmの金薄膜を成膜した。つぎに、集束イオンビームを用いて、裏面側(基板側)からエッチングして、金属壁11と金属壁12との間の金属薄膜Mおよび基板Bを除去した後、表面側(金属薄膜側)からエッチングして、金属壁11と電極21との間、および金属壁12と電極22との間の金属薄膜Mを、接続部23、24を残すように除去することで、プラズモン導波路素子の構造を作製した。ここで、金属壁11、12の厚さを200nm、高さ寸法を1.46μm、長さ寸法を10μm、金属壁11と金属壁12の間隔を300nmとした。接続部23、24の厚さを400nm、幅寸法を200nm、長さ寸法を10μmとした。また、電極21、22を100μm四方の矩形に形成した。
図15に示すように、所望の構造、寸法を有するプラズモン導波路素子を得ることができた。また、試料試験1の場合(図7参照)に比べて、金属壁11、12をなめらかな形状に形成することができた。具体的には、試料試験1の場合には金属壁11、12の頂部に凹凸が確認されたが、試料試験2の場合には金属壁11、12の頂部が真っ直ぐになっている。これは、金属壁11、12の間のエッチングを裏面側(基板側)から行うことで、表面側(金属薄膜側)からのエッチングが1回で済み、金属壁11、12の頂部へのビームの影響を少なくできたためと考えられる。
ここで、試料の電極21、22間には、ファンクションジェネレータを用いて1V刻みで0V〜10Vの電圧Vbを印加した。
図16に示すように、透過光共鳴ピーク波長は、試料試験1の場合と同様に、印加電圧Vbが大きくなる(金属壁11、12同士の隙間が小さくなる)に従い長波長側へシフトすることが分かった。また、試料試験1の場合(図10参照)に比べて、ピークの半値幅が狭くなり、ピークの数が少なくなる(波長400〜1,000nmの範囲で1つまたは2つのピーク)ことが分かった。ピークの波長は、金属壁11、12の高さにも依存する。試料試験2では金属壁11、12の頂部が滑らかであるため、高さ寸法が均一となっている。そのため、複数のピークが混在することなく、ピークの半値幅が狭くなり、ピークの数が少なくなると考えられる。このようにピークが鋭くなることで、透過光の波長の選択性が向上し、素子として扱いやすくなる。
10 導波路
11、12 金属壁
21、22 電極
23、24 接続部
Claims (6)
- 所定間隔を開けて対向するように配置された一対の金属壁からなる導波路と、
前記金属壁同士を接近または離間させるアクチュエータと、を備え、
前記アクチュエータは、前記一対の金属壁にそれぞれ逆符号または同符号の電荷を帯電させ、該金属壁の間に働く静電引力または静電斥力により、該金属壁同士を接近または離間させるものであり、
前記アクチュエータは、一対の電極を備えており、
前記一対の金属壁の一方は、前記一対の電極の一方に接続されており、
前記一対の金属壁の他方は、前記一対の電極の他方に接続されており、
前記電極と、該電極に接続された前記金属壁とは、所定間隔を開けて対向するように配置されている
ことを特徴とするプラズモン導波路素子。 - 所定間隔を開けて対向するように配置された一対の金属壁からなる導波路と、
前記金属壁同士を接近または離間させるアクチュエータと、を備え、
前記一対の金属壁は、光の入射側または出射側の一方の端部が固定されており、他方の端部が固定されておらず可動となっている
ことを特徴とするプラズモン導波路素子。 - 前記アクチュエータは、前記一対の金属壁にそれぞれ逆符号または同符号の電荷を帯電させ、該金属壁の間に働く静電引力または静電斥力により、該金属壁同士を接近または離間させるものである
ことを特徴とする請求項2記載のプラズモン導波路素子。 - 前記アクチュエータは、一対の電極を備えており、
前記一対の金属壁の一方は、前記一対の電極の一方に接続されており、
前記一対の金属壁の他方は、前記一対の電極の他方に接続されている
ことを特徴とする請求項3記載のプラズモン導波路素子。 - 前記電極と、該電極に接続された前記金属壁とは、所定間隔を開けて対向するように配置されている
ことを特徴とする請求項4記載のプラズモン導波路素子。 - 基板上に金属薄膜を成膜してチップを得る工程と、
前記チップの基板側からエッチングして、導波路を構成する一対の金属壁の間の金属薄膜および基板を除去する工程と、
前記チップの金属薄膜側からエッチングして、金属壁と電極とが所定間隔を開けて対向して配置されるように、該金属壁と該電極との間の金属薄膜を、接続部を残すように除去する工程と、を備える
ことを特徴とするプラズモン導波路素子の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014099172A JP6376830B2 (ja) | 2013-05-15 | 2014-05-13 | プラズモン導波路素子、およびその作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013102667 | 2013-05-15 | ||
JP2013102667 | 2013-05-15 | ||
JP2014099172A JP6376830B2 (ja) | 2013-05-15 | 2014-05-13 | プラズモン導波路素子、およびその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014240957A JP2014240957A (ja) | 2014-12-25 |
JP6376830B2 true JP6376830B2 (ja) | 2018-08-22 |
Family
ID=52140217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014099172A Expired - Fee Related JP6376830B2 (ja) | 2013-05-15 | 2014-05-13 | プラズモン導波路素子、およびその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6376830B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0205794D0 (en) * | 2002-03-12 | 2002-04-24 | Montelius Lars G | Mems devices on a nanometer scale |
JP2005221917A (ja) * | 2004-02-09 | 2005-08-18 | Fuji Photo Film Co Ltd | 電気機械式光シャッター素子及び光シャッターアレイ |
JP4627168B2 (ja) * | 2004-09-24 | 2011-02-09 | 日本電信電話株式会社 | 機能デバイスの作製方法および機能デバイス |
JP4589804B2 (ja) * | 2005-05-23 | 2010-12-01 | 株式会社リコー | 偏光制御素子および偏光制御素子の偏光制御方法 |
JP4958041B2 (ja) * | 2007-01-19 | 2012-06-20 | 株式会社東芝 | 回折格子、光変調器及び表示装置 |
JP2011099936A (ja) * | 2009-11-04 | 2011-05-19 | Toyohashi Univ Of Technology | サブ波長格子及び表示装置 |
JP5548563B2 (ja) * | 2010-09-14 | 2014-07-16 | ヤマハ株式会社 | ナノシートトランスデューサ |
JP6094961B2 (ja) * | 2012-02-08 | 2017-03-15 | 国立大学法人 香川大学 | プラズモンチップ |
-
2014
- 2014-05-13 JP JP2014099172A patent/JP6376830B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014240957A (ja) | 2014-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Andersen et al. | Hybrid plasmonic bullseye antennas for efficient photon collection | |
Smith et al. | Gap and channeled plasmons in tapered grooves: a review | |
Choi et al. | Compressing surface plasmons for nano-scale optical focusing | |
Zhou et al. | High-efficiency shallow-etched grating on GaAs membranes for quantum photonic applications | |
Perahia et al. | Electrostatically tunable optomechanical “zipper” cavity laser | |
US10133097B2 (en) | On-chip optical polarization controller | |
Boltasseva et al. | Triangular metal wedges for subwavelength plasmon-polariton guiding at telecom wavelengths | |
JP4278597B2 (ja) | 光制御素子 | |
JP6094961B2 (ja) | プラズモンチップ | |
KR20140049316A (ko) | 그래핀 광소자 | |
JP6598184B2 (ja) | カラーフィルタならびにこれを使用する発光装置および表示装置 | |
US9052450B2 (en) | Nano-fabricated plasmonic optical transformer | |
US7474810B2 (en) | Method and apparatus for controlling light flux with sub-micron plasmon waveguides | |
Pan et al. | Metallic nanowires for subwavelength waveguiding and nanophotonic devices | |
US20080192327A1 (en) | Method and system for speckle reduction using an active device | |
US7609932B1 (en) | Slot waveguide structure | |
US20140090118A1 (en) | Probes for multidimensional nanospectroscopic imaging and methods of fabrication thereof | |
JP6376830B2 (ja) | プラズモン導波路素子、およびその作製方法 | |
US7805826B1 (en) | Fabrication of slot waveguide | |
CN112596153B (zh) | 一种片上亚波长束缚波导及其制备方法 | |
Ng et al. | Design and fabrication of suspended indium phosphide waveguides for MEMS-actuated optical buffering | |
Nguyen et al. | Electrostatic modulation of a photonic crystal resonant filter | |
Yamaguchi et al. | Electrically driven plasmon chip: Active plasmon lens in the visible range | |
KR20230016649A (ko) | 광파이버 상의 동조 가능 나노회로 및 도파관 시스템과 방법 | |
JP5309297B2 (ja) | 光導波路デバイス及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6376830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |