JP6364114B2 - 超音波探触子およびそれを備える超音波診断装置 - Google Patents

Description

本発明は、超音波探触子およびそれを備える超音波診断装置に関する。

超音波診断装置は、Ｘ線ＣＴ（Computed Tomography）装置やＭＲＩ（Magnetic Resonance Imaging）装置等とともに、生体内を容易かつリアルタイムに観察することができる装置として広く利用されている。さらに、近年においては、従来の画像診断から、穿刺観察、造影剤観察などの治療支援への活用によりその用途を拡大しており、かかる背景からも、超音波診断装置では、従来にも増した高画質化が求められている。

超音波診断装置において、超音波探触子の駆動信号の立ち上りのスルーレートと立下りのスルーレートとが異なると、断層像や血流像に虚像（アーチファクト）が発生する。そのため、駆動信号の立ち上がりのスルーレートと立下りのスルーレートとが等しくなるように、調整可能とするのが好ましい。

スルーレートを調整可能な出力回路として特許文献１には、スルーレートを調整可能な電気波形生成回路であって、複数の出力回路と、出力回路を制御する内部回路と、出力回路と同じ構成となるレプリカゲートと、レプリカゲートの出力タイミングを制御するスルーレート調整用パルス発生部と、レプリカゲートのスルーレートを制御するスイッチ部と、レプリカゲートの出力信号をモニタする観測端子と、を有し、観測端子でレプリカゲートの出力波形をモニタして、所望のスルーレートになるようにスイッチ部でスルーレートを調整する電気波形生成回路が開示されている。

特開２００１−１１９２７７号公報

超音波診断装置の超音波探触子の寸法は、様々な要素に依存するが、その１つとして超音波を発する振動子を駆動、または振動子から発する電気信号を受信する回路サイズに依存する。検査士の持ち易さや身体へのあて易さなどの超音波探触子の使い勝手を良くするには、回路を所定のサイズ内に収めることが求められる。特許文献１の回路では、レプリカゲートの出力信号を観測するモニタ装置と、観測した波形から所望のスルーレートを得るための制御値を算出する演算装置を搭載する必要があり、回路サイズが大きくなり、超音波探触子に用いても所望の超音波探触子の寸法が得られない。

そこで本発明は、超音波探触子の寸法および回路サイズを抑えながら、 スルーレートを調整することができる超音波探触子を提供することを目的とする。

本願は、上記課題を解決する手段を複数含んでいるが、本発明の超音波探触子の一例を挙げるならば、
振動子と、
低電圧トランジスタと高電圧トランジスタとのカレント・ミラーから成り、前記振動子に前記高電圧トランジスタが接続される振動子駆動部と、前記振動子駆動部の低電圧トランジスタに動作電流を供給する電流源から構成される送波回路と、
前記振動子駆動部と同じ構成である送波回路駆動部レプリカと、前記送波回路駆動部レプリカに一定の電流を供給するバイアス部と、前記送波回路駆動部レプリカの低電圧トランジスタに流れる電流をコピーして取り出す観測部とから構成される補正部と、
前記観測部で取り出した電流値と同じ電流値が流れるように、前記送波回路の電流源に信号を渡す分配部と、
を有するものである。

本発明によれば、超音波探触子の寸法および回路サイズを抑えながら、 スルーレートを調整することができる超音波探触子を提供することができる。

上記した以外の課題、構成、および効果は、以下の実施形態の説明により明らかにされる。

本発明の実施例１に係る超音波診断装置の概略を示した図である。 図１の、超音波探触子の２ＤアレイＩＣを説明する図である。 送波回路のスルーレート補償を説明する図である。 本発明の実施例１の、送波回路およびスルーレート補償回路のブロック構成例を示した図である。 図４の送波回路の一例を示した図である。 図４の補正部の回路例を示した図である。 図４の分配部の回路例を示した図である。 図４のスルーレート補償のシミュレーション結果を示した図である。 本発明の実施例２の、送波回路およびスルーレート補償回路のブロック構成例を示した図である。 図９のスルーレート設定部の回路例を示した図である。 本発明の実施例３の、補正部の回路例を示した図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための各図において、同一の機能を有する要素には同一の名称、符号を付して、その繰り返しの説明を省略する。

図１は、本発明の実施例１に係る超音波診断装置を示した図である。図１に示すように、超音波診断装置は、装置本体１１と、超音波探触子１２とを有している。

装置本体１１は、その筺体内部に、例えば、当該超音波診断装置の全体の制御を行うＣＰＵ（Central Processor Unit）と、ＣＰＵが実行するプログラム等を記憶したＨＤＤ（Hard Disk Drive）や処理するデータを一時記憶するＲＡＭなどの記憶装置と、外部装置と通信するための通信ＩＦ（ＩＦ：InterFace）装置とを有している。また、装置本体１１は、その筐体内部に、例えば、各種の電源回路と、超音波プローブからの信号を画像処理する画像処理回路とを有している。また、装置本体１１は、例えば、キーボードやマウス等の入力装置と、液晶ディスプレイ装置等の出力装置とを有している。入力装置は、例えば、液晶ディスプレイ装置に設けられたタッチパネルであってもよい。装置本体１１は、底面に取り付けられたキャスタ等により、床面上を自在に移動可能な構造となっている。

超音波探触子１２は、２Ｄ（Dimension）アレイ振動子１２ａと、２ＤアレイＩＣ（Integrated Circuit）１２ｂとを有している。２Ｄアレイ振動子１２ａは、超音波探触子１２の人体と接触する側の面において、超音波を発する複数の振動子を有している。２Ｄアレイ振動子１２ａの複数の振動子は、２次元（平面状）に配置されている。
２ＤアレイＩＣ１２ｂは、２Ｄアレイ振動子１２ａに対向するようにして、２Ｄアレイ振動子１２ａの振動子を駆動する回路を複数有している。２ＤアレイＩＣ１２ｂの複数の回路は、２次元に配置されている。
２ＤアレイＩＣ１２ｂの複数の回路は、２Ｄアレイ振動子１２ａの複数の振動子に対応して設けられている。例えば、２ＤアレイＩＣ１２ｂの１つの回路は、２Ｄアレイ振動子１２ａの１つの振動子と電気的に接続されている。

図２は、図１の２ＤアレイＩＣを説明する図である。図２には、図１に示した２ＤアレイＩＣ１２ｂが示してある。図２の下部に示すように、２ＤアレイＩＣ１２ｂは、複数のサブアレイ２１と、周辺回路２２，２３とを有している。
サブアレイ２１と周辺回路２２，２３は、例えば、１つのＩＣチップ上に形成される。図２では、ＩＣ上に４０個（Ｓ００〜Ｓ３９）のサブアレイ２１が形成されている。また、図２では、ＩＣ上に２個の周辺回路２２，２３が形成されている。
周辺回路２２，２３は、図示していないが、装置本体１１と通信を行うためのＩＦ回路を有している。また、周辺回路２２，２３は、図示していないが、装置本体１１からの指示に基づいて、複数のサブアレイ２１を制御する制御回路を有している。

図２の上部左側に示すように、複数のサブアレイ２１のそれぞれは、複数の素子回路３１を有している。図２では、「Ｓ００」のサブアレイ２１の素子回路３１の例が示してある。１個のサブアレイ２１は、６４個（ＥＬ００〜ＥＬ６３）の素子回路３１を有している。
２Ｄアレイ振動子１２ａの複数の振動子は、高画質化の要求に応じて小型化され、その数が増加している。それに伴い、素子回路３１の数は、例えば、約１万個に達する。そのため、素子回路３１のサイズおよび消費電力の低減は、重要である。なお、図２では、図示を簡略化し、４０個（Ｓ００〜Ｓ３９）×６４個（ＥＬ００〜ＥＬ６３）の素子回路３１の例を示している。

図２の上部右側に示すように、複数の素子回路３１のそれぞれは、遅延制御回路３２と、送波回路３３と、受信回路３４とを有している。図２では、「ＥＬ１４」の素子回路３１の回路ブロック例が示してある。なお、図２には、素子回路３１と接続される、２Ｄアレイ振動子１２ａの振動子４１も示してある。
同じ行の素子回路３１（例えば、ＥＬ００〜ＥＬ０７等）は、周辺回路２２，２３が有する、図示していない共通低圧電源回路および共通高圧電源回路と接続されている。例えば、同じ行の素子回路３１は、低圧の正負一対の電源配線に接続されている。また、同じ行の素子回路３１は、高圧の正負一対の電源配線に接続されている。以下では、低圧の正側電源配線を電源ＶＤＤと呼び、低圧の負側電源配線を電源ＶＳＳと呼ぶことがある。また、高圧の正側電源配線を電源ＨＶＤＤと呼び、高圧の負側電源配線を電源ＨＶＳＳと呼ぶことがある。
遅延制御回路３２は、装置本体１１からの制御に応じて、送波回路３３から出力される、振動子４１を駆動する駆動信号の出力タイミングを制御する。例えば、遅延制御回路３２は、２Ｄアレイ振動子１２ａの複数の振動子から出力される、複数の超音波のフォーカスポイント（超音波が重なり合うポイント）を走査するように、送波回路３３が出力する駆動信号の出力タイミングを制御する。また、遅延制御回路３２は、例えば、２Ｄアレイ振動子１２ａの複数の振動子が受信する複数の反射波から、ターゲットの適切な画像が得られるよう、受信回路３４の受信タイミングを制御する。遅延制御回路３２は、受信回路３４によって受信された反射波の信号を装置本体１１に送信する。これにより、装置本体１１は、遅延制御回路３２から受信した信号を画像処理し、ターゲットの画像を出力装置に表示することができる。
送波回路３３は、遅延制御回路３２から出力される信号に基づいて、振動子４１を駆動する駆動信号を出力する。送波回路３３は、振動子４１に出力する駆動信号の振幅を可変することができる。また、送波回路３３は、振動子４１に出力する駆動信号のスルーレートを調整できるようになっている。
受信回路３４は、振動子４１によって受信された信号を増幅して、遅延制御回路３２に出力する。

図３は、図２の送波回路のスルーレート補償を説明する図である。図３には、送波回路３３が振動子４１に出力する駆動信号の波形Ｗ１が示してある。
駆動信号の立ち上りのスルーレートと、立下りのスルーレートとが異なると、断層像や血流像に虚像（アーチファクト）が発生する。そのため、送波回路３３は、駆動信号の立ち上がりのスルーレートと立下りのスルーレートとが等しくなるように、調整できるようになっている。例えば、送波回路３３は、図３の矢印Ａ１に示す駆動信号の立下りのスルーレートと、矢印Ａ２に示す駆動信号の立ち上りのスルーレートとを調整できるようになっている。立ち上りのスルーレートと立下りのスルーレートを調整し、差異が縮小するように補償することで、虚像（アーチファクト）を低減することができる。

図４は、図２の送波回路およびスルーレート補償回路のブロック構成例を示した図である。
図４に示すように、補正部５０は、送波回路駆動部レプリカ５１と、レプリカバイアス部５２と、観測部５３とを有する。補正部５０は周辺回路２２、２３に配置され、例えば２ＤアレイＩＣに１回路のみ搭載され、補正部５０が生成したスルーレートが補償された送波回路３３の駆動電流は分配部５４で分配され、それぞれの送波回路３３に伝送される。分配部５４は例えば、周辺回路２２、２３に配置され、行または列方向の電気配線を通して送波回路３３に伝送される。図４では、行方向の電気配線を通した伝送を示している。
また、図示していないが補正部５０が出力するスルーレートの補償駆動電流は、立ち上りの補償駆動電流と、立下りの補償駆動電流の２つがあり、分配部５４も立ち上りの補償駆動電流と、立下りの補償駆動電流を送波回路３３に伝送する。また、分配部５４は、消費電力を削減するため、入力される補償駆動電流を電圧に変換して、それぞれの送波回路３３に電圧信号を補償駆動信号として伝送する。

図５は、図４の送波部の回路例を示した図である。
図５に示すように送波回路３３は、振動子４１に正側の高電圧であるＨＶＤＤを印加する振動子駆動部ａ（６１ａ）と、振動子駆動部ａの駆動電流を生成する高耐圧電流源６２ａと、高耐圧電流源６２ａをＯＮ／ＯＦＦ制御する送波制御回路６３ａとを有し、送波制御信号ａがイネーブルされると補償駆動信号ａが高耐圧電流源６２ａのトランジスタ６６ａに印加され、トランジスタ６６ａは補償駆動信号ａの値に係る電流を振動子駆動部ａ（６１ａ）に流し、振動子駆動部ａ（６１ａ）は、高耐圧電流源６２ａの電流に係る値の電流を振動子４１に流し込む。なお、振動子駆動部ａの左側のトランジスタは低電圧トランジスタで、右側の振動子４１が接続されているトランジスタは高電圧トランジスタであり、低電圧トランジスタと高電圧トランジスタでカレント・ミラー構成をとる。

また、送波回路３３は振動子４１に負側の高電圧であるＨＶＳＳを印加する振動子駆動部ｂ（６１ｂ）と、振動子駆動部ｂの駆動電流を生成する高耐圧電流源６２ｂと、高耐圧電流源６２ｂをＯＮ／ＯＦＦ制御する送波制御回路６３ｂとを有し、送波制御信号ｂがイネーブルされると補償駆動信号ｂが高耐圧電流源６２ｂのトランジスタ６６ｂに印加され、トランジスタ６６ｂは補償駆動信号ｂの値に係る電流を振動子駆動部ｂ（６１ｂ）に流し込み、振動子駆動部ｂは、高耐圧電流源６２ｂの電流に係る値の電流を振動子４１から引き出す。なお、振動子駆動部ｂ（６１ｂ）の左側のトランジスタは低電圧トランジスタで、右側の振動子４１が接続されているトランジスタは高電圧トランジスタであり、低電圧トランジスタと高電圧トランジスタでカレント・ミラー構成をとる。

また、送波回路３３はＲＺ部６５を有し、送波制御信号ｃがイネーブルされると振動子４１にＧＮＤの電位を印加する。

図６は、図４の補正部の回路例を示した図である。
図６に示すように、補正部５０は、立ち上りのスルーレートを補償する駆動電流を生成する送波回路駆動部レプリカａ（５１ａ）と、送波回路駆動部レプリカａに駆動電流を供給するバイアス部ａ（５２ａ）と、送波回路駆動部レプリカａで得られた補償駆動電流ａをコピーして取り出す観測部ａ（５３ａ）とを有する。送波回路駆動部レプリカａ（５１ａ）は振動子駆動部ａ（６１ａ）と同じ構成である。

ここで、低電圧トランジスタ７０ａと高電圧トランジスタ７２ａに流れる電流の比を１：Ｍ（カレント・ミラー比）とする。送波回路駆動部レプリカａ（５１ａ）はカレント・ミラーの構成をとっているが、低電圧トランジスタと高電圧トランジスタで構成しているため、ＩＣの製造時に発生する製造ばらつきや、ＩＣ動作中の温度によりカレント・ミラー比（１：Ｍ）が変動する。この変動率Ｅを考慮したカレント・ミラー比は１：Ｅ×Ｍとなる。従って、低電圧トランジスタ７０ａの電流をＩｄｒｖ＿ａで表すと、高電圧トランジスタ７２ａに流れる電流は、

となる。ところで、バイアス部ａ（５２ａ）の基準電流源で低電圧トランジスタ７０ａと高電圧トランジスタ７２ａに流れる電流の合計値は一定値（Ｉｒｅｆ）となる。

式１と式２からＩｄｒｖ＿ａは

となる。観測部ａ（５３ａ）のトランジスタ７１ａは低電圧トランジスタ７０ａと同じサイズのトランジスタであり、カレント・ミラー構成をとる。このため、観測部ａ（５３ａ）でＩｄｒｖ＿ａをコピーすることができる。コピーしたＩｄｒｖ＿ａは分配部５４に渡され、補償駆動信号ａに変換され、それぞれの送波回路の高耐圧電流源６２ａに伝送される。高耐圧電流源６２ａでは補償駆動信号ａからＩｄｒｖ＿ａの電流に変換し、振動子駆動部ａ（６１ａ）の低電圧トランジスタに与える。ここで、振動子駆動部ａ（６１ａ）と送波回路駆動部レプリカａ（５１ａ）は同じ構成であるため、低電圧トランジスタにＩｄｒｖ＿ａが与えられると、高電圧トランジスタに流れる電流Ｉｏｕｔ＿ａは、

となり、変動率Eに依存せずに一定である基準電流Irefが流れる。なお、振動子４１は等価的に容量と抵抗の並列回路と見なせるため、スルーレートは流し込まれる電流で決まる。これにより、ＩＣの製造時に発生する製造ばらつきや、ＩＣ動作中の温度による変動に対して立ち上りのスルーレートを補償することが可能である。

また、補正部５０は、立ち下がりのスルーレートを補償する駆動電流を生成する送波回路駆動部レプリカｂ（５１ｂ）と、送波回路駆動部レプリカｂに駆動電流を供給するバイアス部ｂ（５３ｂ）と、送波回路駆動部レプリカｂ（５１ｂ）で得られた補償駆動電流ｂをコピーして取り出す観測部ｂ（５３ｂ）とを有する。送波回路駆動部レプリカｂ（５１ｂ）は振動子駆動部ｂ（６１ｂ）と同じ構成である。

ここで、低電圧トランジスタ７０ｂと高電圧トランジスタ７２ｂに流れる電流の比を１：Ｍ（カレント・ミラー比）とする。上述と同様に、送波回路駆動部レプリカｂ（５１ｂ）はカレント・ミラーの構成をとっているが、低電圧トランジスタと高電圧トランジスタで構成しているため、ＩＣの製造時に発生する製造ばらつきや、ＩＣ動作中の温度によりカレント・ミラー比（１：Ｍ）が変動する。この変動率Ｅを考慮したカレント・ミラー比は１：Ｅ×Ｍとなる。従って、低電圧トランジスタ７０ｂの電流をＩｄｒｖ＿ｂで表すと、高電圧トランジスタ７２ｂに流れる電流は、

となる。ところで、バイアス部ｂ（５２ｂ）の基準電流源で低電圧トランジスタ７０ｂと高電圧トランジスタ７２ｂに流れる電流の合計値は一定値（Ｉｒｅｆ）となる。

式５と式６からＩｄｒｖ＿ｂは

となる。観測部b（５３ｂ）のトランジスタ７１bは低電圧トランジスタ７０bと同じサイズのトランジスタであり、カレント・ミラー構成をとる。このため、観測部b（５３ｂ）でＩｄｒｖ＿ｂをコピーすることができる。コピーしたＩｄｒｖ＿ｂは分配部５４に渡され、補償駆動信号ｂに変換され、それぞれの送波回路の高耐圧電流源６２ｂに伝送される。高耐圧電流源６２ｂでは補償駆動信号ｂからＩｄｒｖ＿ｂの電流に変換し、振動子駆動部ｂ（６１ｂ）の低電圧トランジスタに与える。ここで、振動子駆動部ｂ（６１ｂ）と送波回路駆動部レプリカｂ（５１ｂ）は同じ構成であるため、低電圧トランジスタにＩｄｒｖ＿ｂが与えられると、高電圧トランジスタに流れる電流Ｉｏｕｔ＿ｂは、

となり、変動率Eに依存せずに一定である基準電流Irefが流れる。なお、上記したとおり、振動子４１は等価的に容量と抵抗の並列回路と見なせるため、スルーレートは取り出される電流で決まる。これにより、ＩＣの製造時に発生する製造ばらつきや、ＩＣ動作中の温度による変動に対して立ち下がりのスルーレートを補償することが可能である。

図７は、図４の分配部の回路例を示した図である。
図７に示すように、分配部５４は補正部５０から入力される立ち上りのスルーレートを補償する補償駆動電流ａを補償駆動信号ａに変換する低電圧トランジスタ８０ａと、立下がりのスルーレートを補償する補償駆動電流ｂを補償駆動信号ｂに変換する低電圧トランジスタ８０ｂと、を有する。
低電圧トランジスタ８０ａのドレインとゲートを短絡し、補償駆動電流ａをドレインに流し込むことで発生するゲート電圧を補償駆動信号ａとして、それぞれの送波回路へ伝送する。ここで、低電圧トランジスタ８０ａと送波回路の高耐圧電流源のトランジスタ６６ａは、同じトランジスタサイズであり、カレント・ミラー構成をとる。これにより、低電圧トランジスタ８０ａに入力された補償駆動電流ａと同じ電流がトランジスタ６６ａに流すことができる。
また、低電圧トランジスタ８０ｂのドレインとゲートを短絡し、補償駆動電流ｂをドレインから引き出すことで発生するゲート電圧を補償駆動信号ｂとして、それぞれの送波回路へ伝送する。ここで、低電圧トランジスタ８０ｂと送波回路の高耐圧電流源のトランジスタ６６ｂは、同じトランジスタサイズであり、カレント・ミラー構成をとる。これにより、低電圧トランジスタ８０ｂに入力された補償駆動電流ｂと同じ電流がトランジスタ６６ｂに流すことができる。

図８は、図４のスルーレート補償のシミュレーション結果を示した図である。
図８は、ＩＣの動作温度３点で、それぞれ半導体プロセス変動を５点分（Ｔｙｐｉｃａｌ、ｆａｓｔ−ｆａｓｔ、ｓｌｏｗ−ｓｌｏｗ、ｆａｓｔ−ｓｌｏｗ、ｓｌｏｗ−ｆａｓｔ）の合計１５点で駆動信号の立ち上りと立下りの遷移時間の差がどのくらいあるかを示している。本発明の補償がある場合の標準偏差は０．９ｎｓと、無い場合の標準偏差５．２４ｎｓに対して約１／５に低減できる。

本実施例によれば、超音波探触子の寸法および回路サイズを抑えながら、スルーレートを調整することができる。

振動子の駆動信号のスルーレートは、装置から制御できることが望ましい。超音波断層像の画質は、駆動信号のスルーレートの他に、振動子の特性や超音波信号の整相方法などの要因にも影響するため、これらの特性に合う所望のスルーレートに設定できる必要があるためである。実施例２では、設定した所望のスルーレートから立ち上りのスルーレートと立下りのスルーレートを補償する回路について説明する。

図９は、実施例２に係る送波回路およびスルーレート補償回路のブロック例を示した図である。
図９に示すように、周辺回路２２，２３は、スルーレート設定部１００を有している。スルーレート設定部１００は、補正部５０の出力信号が入力される。スルーレート設定部１００の出力は分配部５４の入力に接続される。

図１０は、実施例２に係るスルーレート設定部の回路例を示した図である。
図１０に示すように、スルーレート設定部１００は、立ち上りのスルーレートを設定するスルーレート設定部ａ（１００ａ）と、立下りのスルーレートを設定するスルーレート設定部ｂ（１００ｂ）を有する。

スルーレート設定部ａ（１００ａ）には、補正部５０から出力される補償駆動電流ａが入力される。スルーレート設定部ａ（１００ａ）の出力は、図７に示す分配部５４の立ち上り信号入力に接続される。スルーレート設定部ａ（１００ａ）は、いくつかの同サイズのトランジスタを並列接続して構成されるトランジスタ群１１０ａと、１１１ａから１１ＮａのＮ個のトランジスタ群を有する。図１０には、トランジスタ群１１０ａ、１１１ａ、１１２ａ、１１Ｎａのみを示している。トランジスタ群１１０ａのドレインとゲートは接続され、ドレインに補償駆動電流ａが流し込まれる。トランジスタ群１１０ａと、１１１ａから１１Ｎａのトランジスタ群を構成する１個のトランジスタのサイズは同じサイズである。トランジスタ群１１０ａのゲートとトランジスタ群１１１ａから１１Ｎａのゲートはスイッチを通して接続される。このスイッチはＮｂｉｔのスルーレート制御信号でＯＮ／ＯＦＦされる。例えば、トランジスタ群１１０ａを構成するトランジスタの数がＴ＿ｒ、トランジスタ群１１１ａを構成するトランジスタ群のトランジスタの数がＴ＿１とすると、トランジスタ群１１０ａとトランジスタ群１１１ａの間のスイッチがＯＮすると、この２つのトランジスタ群はＴ＿ｒ対Ｔ＿１の比率のカレント・ミラーを構成する。また、トランジスタ群１１０ａとトランジスタ群１１１ａおよび１１２ａの間のスイッチがＯＮすると、Ｔ＿ｒ対（Ｔ＿１＋Ｔ＿２）の比率のカレント・ミラーを構成する。つまり、スルーレート設定部ａ（１００ａ）はスルーレート制御信号で比率を制御できるカレント・ミラーである。スルーレート設定部ａ（１００ａ）が出力する電流Ｉｃｎｔ＿ａは

である。ここで、Ｔ＿ｔはトランジスタ群１１１ａから１１Ｎａのうちで、スイッチがＯＮしているトランジスタ群を構成する全トランジスタ数である。
このスルーレート設定部ａ（１００ａ）の出力電流Ｉｃｎｔ＿ａが分配部５４を通して、それぞれの送波回路３３に伝送される。したがって、送波回路３３の振動子駆動部ａ（６１ａ）の高電圧トランジスタに流れる電流Ｉｏｕｔ＿ａは、

と基準電流Ｉｒｅｆを（Ｔ＿ｔ／Ｔ＿ｒ）倍した値となる。
振動子４１は等価的に容量と抵抗の並列回路と見なせるため、スルーレートは流入する電流で決まる。つまり、スルーレート制御信号でＴ＿ｔの値を制御することで、Ｉｏｕｔ＿ａを調整し、立ち上りスルーレートを変えることができる。

また、スルーレート設定部ｂ（１００ｂ）には、補正部５０から出力される補償駆動電流ｂが入力される。スルーレート設定部ｂ（１００ｂ）の出力は、図７に示す分配部５４の立下り信号入力に接続される。スルーレート設定部ｂ（１００ｂ）は、いくつかの同サイズのトランジスタを並列接続して構成されるトランジスタ群１１０ｂと、１１１ｂから１１ＮｂのＮ個のトランジスタ群を有する。図１０には、トランジスタ群１１０ｂ、１１１ｂ、１１２ｂ、１１Ｎｂのみを示している。トランジスタ群１１０ｂのドレインとゲートは接続され、ドレインに補償駆動電流ｂが流し込まれる。トランジスタ群１１０ｂと、１１１ｂから１１Ｎｂのトランジスタ群を構成する１個のトランジスタのサイズは同じサイズである。トランジスタ群１１０ｂのゲートとトランジスタ群１１１ｂから１１Ｎｂのゲートはスイッチを通して接続される。このスイッチはＮｂｉｔのスルーレート制御信号でＯＮ／ＯＦＦされる。例えば、トランジスタ群１１０ｂを構成するトランジスタの数がＴ＿ｒ、トランジスタ群１１１ｂを構成するトランジスタ群のトランジスタの数がＴ＿１とすると、トランジスタ群１１０ｂとトランジスタ群１１１ｂの間のスイッチがＯＮすると、この２つのトランジスタ群はＴ＿ｒ対Ｔ＿１の比率のカレント・ミラーを構成する。また、トランジスタ群１１０ｂとトランジスタ群１１１ｂおよび１１２ｂの間のスイッチがＯＮすると、Ｔ＿ｒ対（Ｔ＿１＋Ｔ＿２）の比率のカレント・ミラーを構成する。つまり、スルーレート設定部ｂ（１００ｂ）はスルーレート制御信号で比率を制御できるカレント・ミラーである。スルーレート設定部ｂ（１００ｂ）が出力する電流Ｉｃｎｔ＿ｂは

である。ここで、Ｔ＿ｔはトランジスタ群１１１ｂから１１Ｎｂのうちで、スイッチがＯＮしているトランジスタ群を構成する全トランジスタ数である。
このスルーレート設定部ｂ（１００ｂ）の出力電流Ｉｃｎｔ＿ｂが分配部５４を通して、それぞれの送波回路３３に伝送される。したがって、送波回路３３の振動子駆動部ｂ（６１ｂ）の高電圧トランジスタに流れる電流Ｉｏｕｔ＿ｂは、

と基準電流Ｉｒｅｆを（Ｔ＿ｔ／Ｔ＿ｒ）倍した値となる。
振動子４１は等価的に容量と抵抗の並列回路と見なせるため、スルーレートは引き出される電流で決まる。つまり、スルーレート制御信号でＴ＿ｔの値を制御することで、Ｉｏｕｔ＿ｂを調整し、立下りスルーレートを変えることができる。

本実施例によれば、スルーレート制御信号に基づいて、立ち上りのスルーレートおよび立ち下がりのスルーレートを変えることができる。

立ち上りスルーレートと立下りスルーレートの差異は、より小さい方が望ましい。実施例３では、スルーレート補償を高精度にした回路について説明する。
図１１は、実施例３に係る補正部の回路例を示した図である。

図１１に示すように、実施例３に係る補正部５０は、トランジスタ１２０ａ、１２１ａ、１２２ａ、１２０ｂ、１２１ｂ、１２２ｂを有する。
トランジスタ１２０ａは、トランジスタ７０ａと同じサイズであり、トランジスタ１２０ａとトランジスタ７０ａは１対１のカレント・ミラーを構成する。つまり、トランジスタ１２０ａにはＩｄｒｖ＿ａのドレイン電流が流れる。トランジスタ１２１ａのドレインとゲートは接続され、ドレインにトランジスタ１２０ａのドレイン電流が流入される。また、トランジスタ１２２ａのサイズはトランジスタ１２１ａと同じであり、トランジスタ１２１ａとトランジスタ１２２ａは１対１のカレント・ミラーを構成する。したがって、トランジスタ１２２ａにはＩｄｒｖ＿ａの電流が流れる。高電圧トランジスタ７２ａに流れる電流をＥ＊Ｍ＊Ｉｄｒｖ＿ａ（Ｍはトランジスタ７０ａと高電圧トランジスタ７２ａの倍率、Ｅは変動率）とすると、

となるため、

となる。実施例１の式３では、Ｅ＊Ｍ＞＞１の近似分で誤差が発生しているが、式１３では近似分の誤差は発生しない。つまり、立ち上りのスルーレートの補正精度を向上できる。
また、トランジスタ１２０ｂは、トランジスタ７０ｂと同じサイズであり、トランジスタ１２０ｂとトランジスタ７０ｂは１対１のカレント・ミラーを構成する。つまり、トランジスタ１２０ｂにはＩｄｒｖ＿ｂのドレイン電流が流れる。トランジスタ１２１ｂのドレインとゲートは接続され、ドレインにトランジスタ１２０ｂのドレイン電流が引き出される。また、トランジスタ１２２ｂのサイズはトランジスタ１２１ｂと同じであり、トランジスタ１２１ｂとトランジスタ１２２ｂは１対１のカレント・ミラーを構成する。したがって、トランジスタ１２２ｂにはＩｄｒｖ＿ｂの電流が流れる。高電圧トランジスタ７２ｂに流れる電流をＥ＊Ｍ＊Ｉｄｒｖ＿ｂ（Ｍはトランジスタ７０ｂと高電圧トランジスタ７２ｂの倍率、Ｅは変動率）とすると、

となるため、

となる。実施例１の式７では、Ｅ＊Ｍ＞＞１の近似分で誤差が発生しているが、式１３では近似分の誤差は発生しない。つまり、立下りのスルーレートの補正精度を向上できる。

本実施例によれば、高精度にスルーレート補償を行うことができる。

本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するためにシステム全体を詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。

１１：装置本体
１２：超音波探触子
１２ａ：２Ｄアレイ振動子
１２ｂ：２ＤアレイＩＣ
２１：サブアレイ
２２，２３：周辺回路
３１：素子回路
３２：遅延制御回路
３３：送波回路
３４：受信回路
４１：振動子
５０：補正部
５１：送波回路駆動部レプリカ
５２：レプリカバイアス部
５３：観測部
５４：分配部
６１ａ：振動子駆動部ａ
６１ｂ：振動子駆動部ｂ
６２ａ：高耐圧電流源ａ
６２ｂ：高耐圧電流源ｂ
６３ａ：送波制御回路ａ
６３ｂ：送波制御回路ｂ
６５：ＲＺ回路
１００：スルーレート設定部

Claims (7)

1. 振動子と、
   低電圧トランジスタと高電圧トランジスタとのカレント・ミラーから成り、前記振動子に前記高電圧トランジスタが接続される振動子駆動部と、前記振動子駆動部の低電圧トランジスタに動作電流を供給する電流源から構成される送波回路と、
   前記振動子駆動部と同じ構成である送波回路駆動部レプリカと、前記送波回路駆動部レプリカに一定の電流を供給するバイアス部と、前記送波回路駆動部レプリカの低電圧トランジスタに流れる電流をコピーして取り出す観測部とから構成される補正部と、
   前記観測部で取り出した電流値と同じ電流値が流れるように、前記送波回路の電流源に信号を渡す分配部と、
   を有する超音波探触子。
2. 請求項１に記載の超音波探触子において、
   前記送波回路と前記補正部とは、同一のＩＣチップ上に形成されていることを特徴とする超音波探触子。
3. 請求項１に記載の超音波探触子において、
   前記観測部は低電圧トランジスタを有し、
   前記観測部の低電圧トランジスタと前記送波回路駆動部レプリカの低電圧トランジスタとでカレント・ミラーを構成することを特徴とする超音波探触子。
4. 請求項１に記載の超音波探触子において、
   前記分配部と前記送波回路の電流源はトランジスタを有し、
   前記分配部のトランジスタのドレインに前記観測部の出力電流が与えられるとともに、前記分配部のトランジスタと前記送波回路の電流源のトランジスタとでカレント・ミラーを構成することを特徴とする超音波探触子。
5. 請求項１に記載の超音波探触子において、
   前記分配部の出力が、複数の前記送波回路に接続されることを特徴とする超音波探触子。
6. 請求項１に記載の超音波探触子において、
   前記補正部と前記分配部との間に、スルーレート設定信号に基づいて、前記振動子の駆動信号のスルーレートを設定するスルーレート設定部を備えることを特徴とする超音波探触子。
7. 請求項１〜６のいずれか一つに記載の超音波探触子を備える超音波診断装置。

Images