JP6363852B2 - 駆動回路 - Google Patents

Description

本発明は、駆動回路に関する。

有機ＥＬ素子は、バックライトが不要の自発光デバイスであり、また、表示装置として用いた場合には、現在主流となっている液晶やプラズマの表示装置に比べ、高輝度、高精細な表示が可能となり、液晶表示装置に比べて視野角も広い等の優れた特徴を有することから、今後テレビや携帯電話のディスプレイ等としての利用の拡大や、照明装置としての利用が期待されている素子である。

有機ＥＬ素子は、陽極と陰極との間に発光性有機化合物を含んで形成される発光層を含む１種または複数種の層を挟んだ構造を持ち、陽極から注入されたホールと陰極から注入された電子が再結合する時のエネルギーを利用して発光性有機化合物を励起させ、発光を得るものである。有機ＥＬ素子は電流駆動型の素子であり、流れる電流をより効率的に活用するため、素子構造が種々改良され、また、素子を構成する層の材料についても種々検討されている。

有機ＥＬ素子は、陰極と陽極との間に、電子輸送層、発光層、正孔輸送層等の複数の層が積層された構造を有しており、各層を構成するのに適した材料について、研究、開発が行われている。

ところで、陰極と陽極との間の層が全て有機化合物で形成された有機ＥＬ素子は、結果として酸素や水によって劣化しやすく、これらの侵入を防ぐために厳密な封止が不可欠である。このことは、有機ＥＬ素子の製造工程を煩雑なものとする原因となっている。これに対し、陰極と陽極との間の層の一部が無機酸化物で形成された有機無機ハイブリッド型の電界発光素子（ＨＯＩＬＥＤ素子）が提案されている。この素子では、正孔輸送層、電子輸送層を無機酸化物に変えることで、陰極として導電性酸化物電極であるＦＴＯやＩＴＯ、陽極として金を使用することが可能になった。このことは素子駆動の観点からは電極に対する制約がなくなったことを意味する。結果、アルカリ金属やアルカリ金属化合物等、仕事関数の小さな金属を用いる必要がなくなり、厳密な封止無しで発光させることが可能となっている。加えてこのＨＯＩＬＥＤ素子は、陰極が基板直上にあることが標準であり、電源に接続される上部電極に陽極がくる逆構造という特徴を有している。酸化物ＴＦＴの発展に伴い、大型有機ＥＬディスプレイへの適用が検討される中、ｎ型である酸化物ＴＦＴの特徴から逆構造の有機ＥＬが注目されて来ている。本ＨＯＩＬＥＤ素子は逆構造の有機ＥＬ素子の候補として発展が期待されている（例えば、特許文献１参照）。

一方、有機ＥＬ素子で高輝度、高コントラストな表示を行うためには、薄膜トランジスタ（ＴＦＴ）によりアクティブ駆動を行うことが必要である。有機ＥＬ素子は電流値に応じて発光強度が変化する発光素子であり、マトリクス状に配置したピクセルごとの有機ＥＬ素子にＴＦＴを用いて電流を流して発光させることにより画像を表示する装置を構成することができる。近年、ディスプレイ駆動素子等に活用することを目的とした薄膜トランジスタ（以下、ＴＦＴと称することもある）として、インジウム、ガリウムおよび亜鉛を含む酸化物半導体（酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ_４（ＩＧＺＯ）））や酸化亜鉛（ＺｎＯ）等の酸化物半導体をチャネルに用いたＴＦＴおよびその製造方法についての研究が盛んであり、実機にも種々適用されている。ＩＧＺＯ等の酸化物半導体を用いたＴＦＴは一般にｎ型となる。

このような酸化物半導体をチャネルに用いたＴＦＴは、液晶ディスプレイや有機ＥＬディスプレイの駆動用素子として周知のアモルファスシリコン（ａ−Ｓｉ）をチャネルに用いたＴＦＴよりも移動度が大きいという利点を有している。

また、酸化物半導体はスパッタリング等を用いて室温で成膜できるので、酸化物半導体をチャネルに用いたＴＦＴを、ガラス基板だけではなくポリエチレンナフタレート（ＰＥＮ）やポリエーテルスルホン（ＰＥＳ）等の樹脂基板上に形成することも可能となる。

また、有機ＥＬ素子を用いた表示装置は、基本構成として、１つのピクセルの中に駆動用トランジスタとピクセル選択用トランジスタ（以降、選択用トランジスタ）の２つのトランジスタ（ＴＦＴ）を有する。選択用トランジスタは発光させるピクセルを選択するためのスイッチの役割を担うトランジスタであり、駆動用トランジスタはピクセルを発光させるために有機ＥＬ素子に電流を流す役割を担うトランジスタである。また、保持容量が駆動用トランジスタのゲート電極とソース電極とに接続される。保持容量は、選択用トランジスタがオンになった際にデータラインに印加された電圧を取り込み（書き込み）、次に選択用トランジスタがオンになるまでの１フィールドの間、その電位を駆動用トランジスタのゲート電位に印加し続けるための容量である。この保持容量を備えることにより、各ピクセルでは書込後もほぼ一定の電流を通常の有機ＥＬ素子に流し続けることができ、ディスプレイの輝度を向上させることができる。

一般にピクセル内のＴＦＴは、移動度や閾値などの特性ばらつきが存在するため、表示装置内のピクセルでは輝度にばらつきを生じて、表示画像の画質劣化につながる。この課題を改善するため、種々のばらつき補正回路が提案されている（例えば、特許文献２、非特許文献１参照）。

国際公開第２０１３／１５７４５１号 特開２０１０−１４５８９３号公報

R. M. A. Dawson, et al., "Design of an Improved Pixel for a Polysilicon Active-Matrix Organic LED Display", SID'98 Digest, 4.2, pp.11-14(1998)

上述したように、逆構造の有機ＥＬ素子は厳密な封止無しで長寿命という特徴を有し、また、酸化物半導体を用いることにより、比較的簡単な方法で高い移動度を有するＴＦＴを作製することができる。そこで逆構造有機ＥＬ素子と酸化物半導体を用いたＴＦＴを組み合わせることにより、厳密な封止無しで長寿命かつ高性能な有機ＥＬディスプレイを実現することが可能となる。しかし酸化物半導体を用いたＴＦＴは閾値のばらつきを有するため、そのままではディスプレイの画素ばらつきを招き、画質劣化が生じる。そこで、画素ばらつきの要因となる酸化物ＴＦＴの閾値のばらつきを補正することが必要となる。

しかしながら、特許文献２の閾値補正回路は、逆構造の有機ＥＬ素子に対応した回路ではなく、通常の有機ＥＬ素子に対応した回路である。このような閾値補正回路をそのまま逆構造の有機ＥＬ素子に用いることはできない。また、仮に駆動トランジスタのドレイン電極側に逆構造の有機ＥＬ素子を接続した場合に、どのような駆動波形を印加しても、駆動トランジスタのばらつきを補正することはできない。

また、非特許文献１の閾値補正回路は、ｐ型駆動トランジスタと通常の有機ＥＬ素子とを組み合わせた画素における閾値補正回路であるため、このままでは逆構造の有機ＥＬ素子を接続しても閾値を補正することはできない。

そこで、アノードが電源に接続される有機無機ハイブリッド型の電界発光素子を均一に駆動することができる駆動回路を提供することを目的とする。

本発明の実施の形態の駆動回路は、アノードが電源に接続される有機ＥＬ素子のカソードにドレインが接続されるｎチャネル型の駆動用ＴＦＴと、前記駆動用ＴＦＴのソースにドレインが接続され、基準電位点にソースが接続される第１制御ＴＦＴと、ドレイン又はソースの一方がデータ線に接続される選択用ＴＦＴと、前記選択用ＴＦＴのドレイン又はソースの他方に一端が接続され、前記駆動用ＴＦＴのゲートに他端が接続される第１キャパシタと、前記駆動用ＴＦＴのゲートと前記第１キャパシタの他端とに一端が接続され、他端が前記第１制御ＴＦＴのドレインに接続される第２キャパシタと、ドレイン又はソースの一方が前記第１キャパシタの他端、前記第２キャパシタの一端、及び前記駆動用ＴＦＴのゲートに接続され、ドレイン又はソースの他方が所定の負の電位点に接続される、第２制御ＴＦＴと、ドレイン又はソースの一方が前記第１キャパシタの前記一端に接続され、ドレイン又はソースの他方が前記第２キャパシタの前記他端に接続される、第３制御ＴＦＴと、ドレイン又はソースの一方が前記電源に接続され、ドレイン又はソースの他方が前記駆動用ＴＦＴのドレインに接続されることにより、前記有機ＥＬ素子に並列に接続される第４制御ＴＦＴとを含み、前記第１制御ＴＦＴをオンにするとともに前記選択用ＴＦＴ、前記第２制御ＴＦＴ、前記第３制御ＴＦＴ及び前記第４制御ＴＦＴをオフにすることによって前記駆動用ＴＦＴをオンにした状態から、前記第１制御ＴＦＴをオフにするとともに前記第２制御ＴＦＴ、前記第３制御ＴＦＴ、及び前記第４制御ＴＦＴをオンにすることにより、前記第１キャパシタ及び前記第２キャパシタに前記駆動用ＴＦＴのゲート・ソース間の閾値電圧を保持させる閾値設定期間と、前記閾値設定期間の終了後に、前記第１制御ＴＦＴをオンにするとともに前記第２制御ＴＦＴ及び前記第４制御ＴＦＴをオフにすることにより、前記駆動用ＴＦＴのゲート電圧を黒レベルのデータに対応する基準電圧に設定する黒レベル設定期間と、前記黒レベル設定期間の終了後に、前記第３制御ＴＦＴをオフにするとともに前記選択用ＴＦＴをオンにすることにより、前記選択用ＴＦＴを介して所定電圧のデータを前記第２キャパシタに書き込む書込期間と、前記書込期間の終了後に、前記選択用ＴＦＴをオフすることにより、前記有機ＥＬ素子を発光させる発光期間とによる駆動を行う。

アノードが電源に接続される有機無機ハイブリッド型の電界発光素子を均一に駆動することができる駆動回路を提供することができる。

実施の形態１の駆動回路を含むディスプレイ１００の１ピクセル分の回路を示す図である。 実施の形態１の駆動回路による駆動方法を示すタイミングチャートである。 比較用の駆動回路を含むディスプレイ１０の１ピクセル分の回路を示す図である。 比較用の駆動回路による駆動方法を示すタイミングチャートである。 実施の形態２の駆動回路を含むディスプレイ２００の１ピクセル分の回路を示す図である。 実施の形態２の駆動回路による駆動方法を示すタイミングチャートである。 実施の形態３の駆動回路を含むディスプレイ３００の１ピクセル分の回路を示す図である。 実施の形態３の駆動回路による駆動方法を示すタイミングチャートである。

以下、本発明の駆動回路を適用した実施の形態について説明する。

＜実施の形態１＞
図１は、実施の形態１の駆動回路を含むディスプレイ１００の１ピクセル分の回路を示す図である。

ディスプレイ１００は、逆構造型の有機ＥＬ素子（inverted Organic LED: ｉＯＬＥＤ）１１０、駆動トランジスタＤｒ−ＴＦＴ、選択用トランジスタＳｗ−ＴＦＴ、制御用トランジスタＡｚ−ＴＦＴ、Ｂｚ−ＴＦＴ、Ｃｚ−ＴＦＴ、Ｄｚ−ＴＦＴ、保持容量Ｃｓ、閾値補正用容量Ｃｔを含む。

実施の形態１の駆動回路は、ディスプレイ１００から有機ＥＬ素子１１０を除いた回路構成を有する。実施の形態１の駆動回路が含む６つのＴＦＴ(Thin Film Transistor)は、すべてInGaZnO₄(IGZO)等のようなｎチャネル型（ｎ型）のＴＦＴである。６つのＴＦＴの駆動制御は、図示しない制御部が行う。制御部は、例えば、ＣＰＵ(Central Processing Unit)及びメモリを含むコンピュータによって実現される。

これらのうち、制御用トランジスタＤｚ−ＴＦＴは、第１制御ＴＦＴの一例である。制御用トランジスタＡｚ−ＴＦＴは、第２制御ＴＦＴの一例である。制御用トランジスタＢｚ−ＴＦＴは、第３制御ＴＦＴの一例である。制御用トランジスタＣｚ−ＴＦＴは、第４制御ＴＦＴの一例である。

また、閾値補正用容量Ｃｔは、第１キャパシタの一例である。保持容量Ｃｓは、第２キャパシタの一例である。

なお、ここでは、選択用トランジスタＳｗ−ＴＦＴと制御用トランジスタＢｚ−ＴＦＴについては、左右の端子のどちらがドレイン又はソースであっても構わないが、説明の便宜上、図中左側に位置する端子がドレインで、図中右側に位置する端子がソースであることとして説明を行う。

有機ＥＬ素子１１０は、アノードが電源Ｖｄｄに接続され、カソードが駆動用トランジスタＤｒ−ＴＦＴのドレインに接続される。

駆動用トランジスタＤｒ−ＴＦＴは、ドレインが有機ＥＬ素子１１０のカソードと、制御用トランジスタＣｚ−ＴＦＴのソースとに接続され、ソースがノードＶｓに接続され、ゲートがノードＶｇに接続される。駆動用トランジスタＤｒ−ＴＦＴは、有機ＥＬ素子１１０に電流を流すために設けられている。

なお、ノードＶｇとノードＶｓは、それぞれ、駆動用トランジスタＤｒ−ＴＦＴのゲートとソースに接続される電位点である。

選択用トランジスタＳｗ−ＴＦＴは、ドレインがデータ線に接続されデータＤａｔａが入力され、ソースはノードＶｔに接続される。また、選択用トランジスタＳｗ−ＴＦＴのゲートは選択線に接続され、ゲート信号Ｇｓｅｌが入力される。

なお、ノードＶｔは、選択用トランジスタＳｗ−ＴＦＴのソース、閾値補正用容量Ｃｔの一端、及び制御用トランジスタＢｚ−ＴＦＴのドレインが接続される電位点である。

保持容量Ｃｓは、駆動用トランジスタＤｒ−ＴＦＴのゲート・ソース間に接続される。換言すれば、保持容量Ｃｓは、ノードＶｇとノードＶｓの間に接続される。保持容量Ｃｓは、駆動用トランジスタＤｒ−ＴＦＴのゲート−ソース間電圧を保持するために設けられる。

閾値補正用容量Ｃｔは、選択用トランジスタＳｗ−ＴＦＴのソースとノードＶｇとの間に接続される。ここで、駆動用トランジスタＤｒ−ＴＦＴのゲート電圧Ｖｇは、駆動用トランジスタＤｒ−ＴＦＴがオフにされるときに負の電圧になる。一方、データＤａｔａは、例えば、白を表示する場合には５Ｖ、黒を表示する場合には０Ｖになる。閾値補正用容量Ｃｔは、選択用トランジスタＳｗ−ＴＦＴとノードＶｇとの間のバッファになり、駆動用トランジスタＤｒ−ＴＦＴの閾値電圧（負電圧）の補正を実現するために設けられている。

制御用トランジスタＡｚ−ＴＦＴは、ドレインがノードＶｇに接続され、ソースが電源Ｖｓｉに接続され、ゲートにゲート信号Ｇａｚが入力される。電源Ｖｓｉは、駆動用トランジスタＤｒ−ＴＦＴの閾値電圧よりも十分に低い負電圧を出力する電源である。例えば、電源Ｖｓｉの出力電圧Ｖｓｉは、−１０Ｖである。

制御用トランジスタＢｚ−ＴＦＴは、ドレインがノードＶｔに接続され、ソースがノードＶｓに接続され、ゲートにゲート信号Ｇｂｚが入力される。制御用トランジスタＢｚ−ＴＦＴは、駆動用トランジスタＤｒ−ＴＦＴの閾値電圧を補正するにあたり、保持容量Ｃｓと閾値補正用容量Ｃｔの接続状態を切り替えるために設けられている。

制御用トランジスタＣｚ−ＴＦＴは、ドレインが電源Ｖｄｄに接続され、ソースが駆動用トランジスタＤｒ−ＴＦＴのドレインに接続され、ゲートにゲート信号Ｇｃｚが入力される。制御用トランジスタＣｚ−ＴＦＴは、有機ＥＬ素子１１０と並列に接続されている。

制御用トランジスタＤｚ−ＴＦＴは、ドレインがノードＶｓに接続され、ソースが接地され、ゲートにゲート信号Ｇｄｚが入力される。制御用トランジスタＤｚ−ＴＦＴは、駆動用トランジスタＤｒ−ＴＦＴの閾値電圧を補正するにあたり、保持容量Ｃｓと閾値補正用容量Ｃｔへの充電経路を確保するために設けられている。また、発光期間において有機ＥＬ素子１１０に電流を流すために用いられる。

なお、有機ＥＬ素子１１０は、電極に挟まれた構造を取るため、実際にはダイオードの記号に容量が並列に接続された等価回路の構成を有するが、ここでは簡易的に有機ＥＬ素子１１０に付随する容量に関する図中の表記は全て省略するものとする。

図２は、実施の形態１の駆動回路による駆動方法を示すタイミングチャートである。ここでは、保持容量Ｃｓの電極間電圧を電圧Ｖｃｓと記す。電圧Ｖｃｓは、ノードＶｓに対するノードＶｇの電圧を表す。また、タイミングチャートにおいて破線で示す横軸は、電圧が０Ｖのレベルを示す。

まず、前提条件として、データの書き込みが始まる時刻ｔ１以前では、ゲート信号Ｇａｚ、Ｇｂｚ、ＧｃｚはＬ(Low)レベル（０Ｖ）、ゲート信号ＧｄｚはＨ(High)レベルであり、制御用トランジスタＡｚ−ＴＦＴ、Ｂｚ−ＴＦＴ、Ｃｚ−ＴＦＴはオフ、制御用トランジスタＤｚ−ＴＦＴはオンである。このとき、駆動用トランジスタＤｒ−ＴＦＴのゲート電圧Ｖｇは所定の正電圧であり、駆動用トランジスタＤｒ−ＴＦＴはオンにされている。

時刻ｔ１において当該画素が書き込みのタイミングになると、まず、制御用トランジスタＤｚ−ＴＦＴのゲート信号ＧｄｚがＨ(High)レベルからＬ(Low)レベルになることにより、制御用トランジスタＤｚ−ＴＦＴがオフにされた直後に、制御用トランジスタＡｚ−ＴＦＴ，Ｂｚ−ＴＦＴのゲート信号Ｇａｚ、ＧｂｚがＨレベルに立ち上がることにより、制御用トランジスタＡｚ−ＴＦＴ、Ｂｚ−ＴＦＴがオンになる。

時刻ｔ１と同時か、やや遅れて制御用トランジスタＣｚ−ＴＦＴのゲート信号ＧｃｚがＨレベルに立ち上がることにより制御用トランジスタＣｚ−ＴＦＴがオンになる。また、選択用トランジスタＳｗ−ＴＦＴのゲート信号ＧｓｅｌはＬレベルに保持され、選択用トランジスタＳｗ−ＴＦＴはオフの状態に保持される。

これにより、保持容量Ｃｓと閾値補正用容量Ｃｔとは両端がともに同電位となり、かつ、並列に接続された状態になる。そのため、駆動用トランジスタＤｒ−ＴＦＴを流れる電流は、電源Ｖｄｄから制御用トランジスタＣｚ−ＴＦＴを通り、駆動用トランジスタＤｒ−ＴＦＴを通り、保持容量Ｃｓと閾値補正用容量Ｃｔの並列容量を通り、制御用トランジスタＡｚ−ＴＦＴを通って電源Ｖｓｉに向かって流れる。電源Ｖｓｉは、上述のように、駆動用トランジスタＤｒ−ＴＦＴの閾値電圧Ｖｔｈよりも低い電圧である。

また、駆動用トランジスタＤｒ−ＴＦＴのゲート電圧Ｖｇとソース電圧との間の電圧（Ｖｇ−Ｖｓ）、すなわち保持容量Ｃｓに印加される電圧Ｖｃｓは、駆動用トランジスタＤｒ−ＴＦＴの閾値電圧Ｖｔｈよりも高いか、等しくなる。電圧Ｖｃｓが閾値電圧Ｖｔｈよりも高い場合には駆動用トランジスタＤｒ−ＴＦＴのドレイン−ソース間に上記のルートで電流が流れて保持容量Ｃｓと閾値補正用容量Ｃｔが充電される。その結果、保持容量Ｃｓの電圧Ｖｃｓは徐々に低下していく。

保持容量Ｃｓの電圧Ｖｃｓが駆動用トランジスタＤｒ−ＴＦＴの閾値電圧Ｖｔｈになる（等しくなる）まで低下すると、駆動用トランジスタＤｒ−ＴＦＴには電流が流れなくなり、保持容量Ｃｓと閾値補正用容量Ｃｔの充電は停止する。その結果、保持容量Ｃｓと閾値補正用容量Ｃｔには閾値電圧Ｖｔｈと等しい電圧が保持されることとなる。以上が時刻ｔ１からｔ２までの閾値設定期間（I）である。

次に、時刻ｔ２において、ゲート信号Ｇａｚ、Ｇｃｚを制御して制御用トランジスタＡｚ−ＴＦＴ及びＣｚ−ＴＦＴをオフにする。これにより、保持容量Ｃｓと閾値補正用容量Ｃｔは、両端子間の電圧を閾値電圧Ｖｔｈに保ったまま、フローティング状態となる。

時刻ｔ２の直後にゲート信号ＧｄｚがＨレベルに立ち上がることによって制御用トランジスタＤｚ−ＴＦＴをオンにすることにより、保持容量Ｃｓの一端の電位であるノードＶｓの電位が接地電位（０Ｖ）まで上昇して定まる。また、これに伴ってノードＶｇ、ノードＶｔの電位も決定される。

この場合には、接地電位（０Ｖ）はＤａｔａの黒レベルに相当する電圧に設定されている。このときノードＶｇは、Ｄａｔａが黒レベルのときの駆動用トランジスタＤｒ−ＴＦＴのゲート電圧になる。Ｄａｔａが黒レベルのときの駆動用トランジスタＤｒ−ＴＦＴのゲート電圧とは、閾値電圧にずれがない場合において、黒を表示するために駆動用トランジスタＤｒ−ＴＦＴのゲートに印加する電圧のことである。以上で、時刻ｔ２からｔ３までの黒レベル設定期間（II）が終了する。

なお、ここではノードＶｓとノードＶｔの電位を制御用トランジスタＤｚ−ＴＦＴをオンにすることによって決めたが、制御用トランジスタＤｚ−ＴＦＴをオフにして、選択用トランジスタＳｗ−ＴＦＴをオンにして、Ｄａｔａ信号の電圧を黒レベルに相当する電位（０Ｖ）に設定することによって行ってもよい。

次に、時刻ｔ３において、ゲート信号ＧｂｚをＬレベルに立ち下げて制御用トランジスタＢｚ−ＴＦＴをオフにした後に、ゲート信号ＧｓｅｌをＨレベルに立ち上げて選択用トランジスタＳｗ−ＴＦＴをオンにするとともに、Ｄａｔａ信号を所望の電圧に設定する。これにより、閾値補正用容量Ｃｔを通してノードＶｇの電圧が上昇し、保持容量Ｃｓの電圧Ｖｃｓに相当する電流が駆動用トランジスタＤｒ−ＴＦＴに流れるとともに、有機ＥＬ素子１１０と制御用トランジスタＤｚ−ＴＦＴにも同電流が流れる。

選択用トランジスタＳＷ−ＴＦＴと制御用トランジスタＤｚ−ＴＦＴはオンであるため、Ｄａｔａ線と接地電位点との間には保持容量Ｃｓ、閾値補正用容量Ｃｔが直列に入っている形となっている。

そのため、Ｄａｔａ信号の電圧を変化させた際のノードＶｇの電圧の変化分は、Ｄａｔａ信号の電圧の変化分を保持容量Ｃｓと閾値補正用容量Ｃｔで分配した形となり、有機ＥＬ素子１１０を流れる電流は、黒レベルを０Ｖとして、Ｄａｔａ信号の電圧に比例した形で正しく制御できることになる。以上で、時刻ｔ３からｔ４までの書込期間（III）が終了する。

そして、時刻ｔ４からは、ゲート信号ＧｓｅｌをＬレベルに立ち下げて選択用トランジスタＳｗ−ＴＦＴをオフにすることにより、その画素に対する次の制御があるまで有機ＥＬ素子１１０は発光を続ける。これが発光期間（IV）である。

以上、実施の形態の駆動回路によれば、時刻ｔ１からｔ２までの閾値設定期間（I）において、電源Ｖｄｄから制御用トランジスタＣｚ−ＴＦＴ、駆動用トランジスタＤｒ−ＴＦＴ、保持容量Ｃｓと閾値補正用容量Ｃｔ、制御用トランジスタＡｚ−ＴＦＴを通って電源Ｖｓｉに向かって電流を流すことにより、保持容量Ｃｓと閾値補正用容量Ｃｔを充電する。

そして、電源Ｖｓｉの出力電圧は、駆動用トランジスタＤｒ−ＴＦＴの閾値電圧Ｖｔｈよりも低い電圧である。

このため、保持容量Ｃｓの電圧Ｖｃｓが駆動用トランジスタＤｒ−ＴＦＴの閾値電圧Ｖｔｈになるまで低下した時点で駆動用トランジスタＤｒ−ＴＦＴがオフになり、保持容量Ｃｓと閾値補正用容量Ｃｔには閾値電圧Ｖｔｈと等しい電圧が保持される。そして、このような駆動をすべての画素に対して行う。

従って、アノードが電源Ｖｄｄに接続される有機ＥＬ素子１１０を均一に駆動することができる駆動回路を提供することができる。

ここで、図３及び図４を用いて、比較用の駆動回路による有機ＥＬ素子１１０の駆動について説明する。

図３は、比較用の駆動回路を含むディスプレイ１０の１ピクセル分の回路を示す図である。図３に示す駆動回路は、非特許文献１に記載されている回路である。

図３において、有機ＥＬ素子１１０のカソードは、制御用トランジスタＴＦＴ−Ｂのドレインに接続されており、制御用トランジスタＴＦＴ−Ｂのソースは駆動用トランジスタのドレインと制御用トランジスタＴＦＴ−Ａのソースに接続されている。制御用トランジスタＴＦＴ−Ａのドレインは、ノードＶｇに接続されている。

図４は、比較用の駆動回路による駆動方法を示すタイミングチャートである。

図４に示すように、制御用トランジスタＴＦＴ−Ａ、ＴＦＴ−Ｂのゲートに入力するゲート信号ＡＺ、ＡＺＢを制御して、電源Ｖｄｄから制御用トランジスタＴＦＴ−Ｂのドレイン・ソース間、制御用トランジスタＴＦＴ−Ａのドレイン・ソース間を経て保持容量Ｃｓを充電しても、保持容量Ｃｓの電圧は、駆動用トランジスタＤｒ−ＴＦＴのソースに対してゲートが高い電圧になる。

従って、駆動用トランジスタＤｒ−ＴＦＴのソースに対してゲートの電圧を低くすることはできず、InGaZnO₄(IGZO)等のようなｎチャネル型（ｎ型）のＴＦＴを駆動用トランジスタＤｒ−ＴＦＴとして用いる場合には、閾値電圧の補正を正しく行うことができない。通常ＩＧＺＯなどのｎ型トランジスタは閾値電圧が通常負（ノーマリオン）であるため、図３に示す駆動回路では正しく閾値電圧を補正ができない。すなわち、すべての画素で考えると、有機ＥＬ素子１１０の発光にばらつきが生じる。

従って、図１に示す実施の形態１の駆動回路を図２に示すように駆動することにより、アノードが電源Ｖｄｄに接続される逆構造の有機ＥＬ素子１１０を均一に駆動することができる駆動回路を提供することができる。なお、以上ではすべてのＴＦＴがｎチャネル型である形態について説明したが、駆動トランジスタＤｒ−ＴＦＴ以外は、ｐチャネル型であってもよい。

＜実施の形態２＞
図５は、実施の形態２の駆動回路を含むディスプレイ２００の１ピクセル分の回路を示す図である。

ディスプレイ２００は、逆構造型の有機ＥＬ素子（ｉＯＬＥＤ）１１０、駆動トランジスタＤｒ−ＴＦＴ、選択用トランジスタＳｗ−ＴＦＴ、制御用トランジスタＡｚ−ＴＦＴ、Ｂｚ−ＴＦＴ、Ｃｚ−ＴＦＴ、ダイオードＤｉ、保持容量Ｃｓ、閾値補正用容量Ｃｔを含む。

実施の形態２の駆動回路は、実施の形態１の駆動回路の制御用トランジスタＤｚ−ＴＦＴをダイオードＤｉに置き換えた構成を有する。

図６は、実施の形態２の駆動回路による駆動方法を示すタイミングチャートである。図６に示すタイミングチャートは、図２に示すタイミングチャートからゲート信号Ｇｄｚを取り除き、黒レベル設定期間（II）の動作を変更したものである。その他の動作は図２に示すタイミングチャートと同様である。

図６に示すように、時刻ｔ２において、閾値設定期間（I）から引き続き選択用トランジスタＳｗ−ＴＦＴをオンにして、Ｄａｔａ信号の電圧を黒レベルに相当する電位（０Ｖ）に設定している。

これにより、実施の形態１の動作における時刻ｔ２からｔ３までのノードＶｇ、Ｖｓ，Ｖｔ、電圧Ｖｃｓと同様の電圧を得ている。

従って、実施の形態２によれば、アノードが電源Ｖｄｄに接続される有機ＥＬ素子１１０を均一に駆動することができる駆動回路を提供することができ、また、実施の形態１の駆動回路よりもＴＦＴを１つ減らすことができる。

なお、ＴＦＴの数を減らすことにはならないが、ダイオードＤｉの代わりに、制御用トランジスタＤｚ−ＴＦＴ（図１参照）のゲートとドレインを接続してダイオード接続にしてもよい。

＜実施の形態３＞
図７は、実施の形態３の駆動回路を含むディスプレイ３００の１ピクセル分の回路を示す図である。

ディスプレイ３００は、逆構造型の有機ＥＬ素子（ｉＯＬＥＤ）１１０、駆動トランジスタＤｒ−ＴＦＴ、選択用トランジスタＳｗ−ＴＦＴ、制御用トランジスタＡｚ−ＴＦＴ、Ｂｚ−ＴＦＴ、ダイオードＤｉ、保持容量Ｃｓ、閾値補正用容量Ｃｔを含む。

実施の形態３の駆動回路は、実施の形態２の駆動回路の制御用トランジスタＣｚ−ＴＦＴを取り除いた構成を有する。

図８は、実施の形態３の駆動回路による駆動方法を示すタイミングチャートである。図８に示すタイミングチャートは、図６に示すタイミングチャートからゲート信号Ｇｃｚを取り除いたものである。その他の動作は図２、６に示すタイミングチャートと同様である。

実施の形態３では、黒レベル設定期間（II）において、実施の形態２では制御用トランジスタＣｚ−ＴＦＴに流す電流を有機ＥＬ素子１１０に流している。これにより、厳密には有機ＥＬ素子１１０は若干発光するが、閾値補正を行う間のみであり、画像表示のための発光に比べて極めて弱いため、表示画像にはほとんど影響を与えない。

従って、実施の形態３によれば、アノードが電源Ｖｄｄに接続される有機ＥＬ素子１１０を均一に駆動することができる駆動回路を提供することができ、また、実施の形態２の駆動回路よりもＴＦＴを１つ減らすことができる。

以上、本発明の例示的な実施の形態の駆動回路について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

１００、２００、３００ ディスプレイ
１１０ 有機ＥＬ素子
Ｄｒ−ＴＦＴ 駆動トランジスタ
Ｓｗ−ＴＦＴ 選択用トランジスタ
Ａｚ−ＴＦＴ、Ｂｚ−ＴＦＴ、Ｃｚ−ＴＦＴ、Ｄｚ−ＴＦＴ 制御用トランジスタ
Ｃｓ 保持容量
Ｃｔ 閾値補正用容量

Claims (2)

1. アノードが電源に接続される有機ＥＬ素子のカソードにドレインが接続されるｎチャネル型の駆動用ＴＦＴと、
   前記駆動用ＴＦＴのソースにドレインが接続され、基準電位点にソースが接続される第１制御ＴＦＴと、
   ドレイン又はソースの一方がデータ線に接続される選択用ＴＦＴと、
   前記選択用ＴＦＴのドレイン又はソースの他方に一端が接続され、前記駆動用ＴＦＴのゲートに他端が接続される第１キャパシタと、
   前記駆動用ＴＦＴのゲートと前記第１キャパシタの他端とに一端が接続され、他端が前記第１制御ＴＦＴのドレインに接続される第２キャパシタと、
   ドレイン又はソースの一方が前記第１キャパシタの他端、前記第２キャパシタの一端、及び前記駆動用ＴＦＴのゲートに接続され、ドレイン又はソースの他方が所定の負の電位点に接続される、第２制御ＴＦＴと、
   ドレイン又はソースの一方が前記第１キャパシタの前記一端に接続され、ドレイン又はソースの他方が前記第２キャパシタの前記他端に接続される、第３制御ＴＦＴと、
   ドレイン又はソースの一方が前記電源に接続され、ドレイン又はソースの他方が前記駆動用ＴＦＴのドレインに接続されることにより、前記有機ＥＬ素子に並列に接続される第４制御ＴＦＴと
   を含み、
   前記第１制御ＴＦＴをオンにするとともに前記選択用ＴＦＴ、前記第２制御ＴＦＴ、前記第３制御ＴＦＴ及び前記第４制御ＴＦＴをオフにすることによって前記駆動用ＴＦＴをオンにした状態から、前記第１制御ＴＦＴをオフにするとともに前記第２制御ＴＦＴ、前記第３制御ＴＦＴ、及び前記第４制御ＴＦＴをオンにすることにより、前記第１キャパシタ及び前記第２キャパシタに前記駆動用ＴＦＴのゲート・ソース間の閾値電圧を保持させる閾値設定期間と、
   前記閾値設定期間の終了後に、前記第１制御ＴＦＴをオンにするとともに前記第２制御ＴＦＴ及び前記第４制御ＴＦＴをオフにすることにより、前記駆動用ＴＦＴのゲート電圧を黒レベルのデータに対応する基準電圧に設定する黒レベル設定期間と、
   前記黒レベル設定期間の終了後に、前記第３制御ＴＦＴをオフにするとともに前記選択用ＴＦＴをオンにすることにより、前記選択用ＴＦＴを介して所定電圧のデータを前記第２キャパシタに書き込む書込期間と、
   前記書込期間の終了後に、前記選択用ＴＦＴをオフすることにより、前記有機ＥＬ素子を発光させる発光期間と
   による駆動を行う、駆動回路。
2. アノードが電源に接続される有機ＥＬ素子のカソードにドレインが接続されるｎチャネル型の駆動用ＴＦＴと、
   前記駆動用ＴＦＴのソースにドレインが接続され、基準電位点にソースが接続される第１制御ＴＦＴと、
   ドレイン又はソースの一方がデータ線に接続される選択用ＴＦＴと、
   前記選択用ＴＦＴのドレイン又はソースの他方に一端が接続され、前記駆動用ＴＦＴのゲートに他端が接続される第１キャパシタと、
   前記駆動用ＴＦＴのゲートと前記第１キャパシタの他端とに一端が接続され、他端が前記第１制御ＴＦＴのドレインに接続される第２キャパシタと、
   ドレイン又はソースの一方が前記第１キャパシタの他端、前記第２キャパシタの一端、及び前記駆動用ＴＦＴのゲートに接続され、ドレイン又はソースの他方が所定の負の電位点に接続される、第２制御ＴＦＴと、
   ドレイン又はソースの一方が前記第１キャパシタの前記一端に接続され、ドレイン又はソースの他方が前記第２キャパシタの前記他端に接続される、第３制御ＴＦＴと
   を含み、
   前記第１制御ＴＦＴをオンにするとともに前記選択用ＴＦＴ、前記第２制御ＴＦＴ、及び前記第３制御ＴＦＴをオフにすることによって前記駆動用ＴＦＴをオンにした状態から、前記第１制御ＴＦＴをオフにするとともに前記第２制御ＴＦＴ及び前記第３制御ＴＦＴをオンにすることにより、前記第１キャパシタ及び前記第２キャパシタに前記駆動用ＴＦＴのゲート・ソース間の閾値電圧を保持させる閾値設定期間と、
   前記閾値設定期間の終了後に、前記第１制御ＴＦＴをオンにするとともに前記第２制御ＴＦＴをオフにすることにより、前記駆動用ＴＦＴのゲート電圧を黒レベルのデータに対応する基準電圧に設定する黒レベル設定期間と、
   前記黒レベル設定期間の終了後に、前記第３制御ＴＦＴをオフにするとともに前記選択用ＴＦＴをオンにすることにより、前記選択用ＴＦＴを介して所定電圧のデータを前記第２キャパシタに書き込む書込期間と、
   前記書込期間の終了後に、前記選択用ＴＦＴをオフすることにより、前記有機ＥＬ素子を発光させる発光期間と
   による駆動を行う、駆動回路。

Images