JP6361536B2 - スイッチング素子の駆動装置 - Google Patents

Description

本発明は、スイッチング素子のスイッチング動作で電力変換を行うスイッチング素子の駆動装置に関するものである。

例えば、直流電圧と交流電圧との間で電力変換を行う交流モータ用の電力変換回路として、電源線間に１相分につき上アーム用と下アーム用の一対のスイッチング素子が直列接続されて構成されたものが知られている。この種の電力変換回路では、上下アームのスイッチング素子が交互に駆動されることで、直流電圧と交流電圧との間で電力を変換する。

ところで、上アーム用と下アーム用の一対のスイッチング素子の双方がオン状態になると、直流電源を短絡する電流経路が形成されることによるデッドショートが生じる。このため、上アーム用の指令信号のオン期間と下アーム用の指令信号のオン期間との間にデッドタイムを設け、上アーム用と下アーム用の一対のスイッチング素子の双方が所定期間だけオフ状態になるようにして、デッドショートが生じることを抑制している。

また、スイッチング素子のオンオフの切り替えが実施される際にサージ電圧や電力損失が発生することが懸念される。そのため、サージ電圧や電力損失に影響する電力変換回路の電源電圧などのパラメータの値に基づいて、スイッチング素子のオンオフの切り替えが実施される際の切替速度を可変に設定している。これにより、スイッチング素子をサージ電圧から保護しつつ、電力損失の低減を図っている（特許文献１参照）。

特開２０１１−１０４４１号公報

ところで、スイッチング素子の切替速度が変更されると、指令信号に設けられたデッドタイムに対して一対のスイッチング素子が実際に共にオフ状態となる実デッドタイムが変化する。このため、実デッドタイムが長期化することによる電力損失の増大及びトルク制御性の悪化や、実デッドタイムが消失することによるデッドショートの発生といった不都合が懸念される。そこで、電力損失の増大及びトルク制御性の悪化や、デッドショートの発生を抑制するための処置が必要となると考えられる。また、切替速度の設定機能や、それ以外にデッドタイムに関する補正機能等を実現する上では、信号の伝達処理や構成等が煩雑になることが懸念される。

本発明は、上記問題を解決するためになされたものであり、所望とするデッドタイム補正機能を簡易に実現できるスイッチング素子の駆動装置を提供することにある。

本発明のスイッチング素子の駆動装置は、上アーム及び下アームに設けられ直列接続体をなす一対のスイッチング素子のオン及びオフを指令する指令信号であって、一対のスイッチング素子を共にオフ状態にするデッドタイムを含む指令信号を生成する制御部と、制御部にて生成された指令信号を入力し、該指令信号に基づいてスイッチング素子をオンオフさせる駆動部と、を備える。また、スイッチング素子のオン時及びオフ時の少なくとも一方の切替速度を可変に設定するための速度調整パラメータを取得する取得手段と、取得手段により取得した速度調整パラメータに基づいて、切替速度を可変に設定する速度設定手段と、取得手段により取得した速度調整パラメータ、及び速度設定手段により設定した切替速度のいずれかに基づいて、スイッチング素子がオン動作又はオフ動作を開始する際の開始タイミングを補正する補正手段と、を備え、制御部及び駆動部のいずれかに、取得手段、速度設定手段及び補正手段が設けられていることを特徴とする。

速度調整パラメータに基づいて、スイッチング素子の切替速度が可変に設定されるとともに、その切替速度の変化に対応して、オン動作又はオフ動作を開始する際の開始タイミングが補正される。この場合、切替速度が変化される場合であっても、一対のスイッチング素子が実際に共にオフ状態となる期間（実デッドタイム）を適正な期間に保持することができる。

また、制御部及び駆動部のいずれか一方に、速度調整パラメータを取得するパラメータ取得機能と、スイッチング素子の切替速度を設定する切替速度設定機能と、一対のスイッチング素子のオン動作とオフ動作を開始する際の開始タイミングを補正するデッドタイム補正機能とを持たせる構成とした。このため、デッドタイム補正機能を含む上記各機能を実現する場合において、その機能実現のために制御部と駆動部との間で信号の伝達が増大することを抑制することができる。これにより、上記３機能を具備するスイッチング素子の駆動装置を簡易に実現できることとなる。例えば、パラメータ取得機能と切替速度設定機能とを制御部と駆動部とのいずれかに備える場合に、その２機能を備える側に対して、新たにデッドタイム補正機能の追加を行えばよく、所望とするデッドタイム補正機能を簡易に実現できる。

実施形態におけるシステム構成図。 制御部及びドライブユニットの構成図。 デッドタイム補正の概要を示す図。 Ｖｄｃと遅延時間Ｔｄとの関係を示す図。 デッドタイム補正の処理手順を示すフローチャート。 デッドタイム補正の態様を示すタイムチャート。 制御部及びドライブユニットの構成図。 Ｖｃｅｓａｔと遅延時間Ｔｄとの関係を示す図。 デッドタイム補正の処理手順を示すフローチャート。

（第１実施形態）
以下、本発明を具体化した第１の実施形態を図面に基づいて説明する。本実施形態のスイッチング素子の駆動装置は、交流のモータジェネレータ（以下、モータと称する）を備える電力変換システムに適用される。

図１において、電力変換システム１００は、モータ１１、直流電源１０、電力変換装置としてのコンバータ２０及びインバータ３０、制御部５０、ドライブユニット２５，６０を備えて構成されている。モータ１１は、３相同期型又は３相誘導型の回転機である。インバータ３０はモータ１１に接続されるとともに、コンバータ２０を介して直流電源１０に接続されている。コンバータ２０とインバータ３０との間には、インバータ３０に印加される電源電圧Ｖｄｃ（いわゆるシステム電圧）を平滑化する平滑コンデンサ２２とＶｄｃを検出する電圧検出部２３が設けられている。モータ１１とインバータ３０との間には、インバータ３０からモータ１１へ出力される出力電流Ｉｏｕｔを検出する電流検出部３１が設けられている。直流電源１０は、高電圧電源であり、リチウムイオン電池、ニッケル水素電池などの充放電可能な二次電池、キャパシタなどが用いられる。制御部５０及びドライブユニット６０がスイッチング素子の駆動装置に相当する。

コンバータ２０は、昇圧及び降圧が可能なＤＣＤＣコンバータであり、モータ１１の力行時には、直流電源１０からの電圧を昇圧して、インバータ３０へ供給する。モータ１１の回生時には、モータ１１の発電により発生した電圧（直流電圧に変換後の電圧）を降圧して、直流電源１０を充電する。詳しくは、コンバータ２０は、リアクトル２１、スイッチング素子Ｑ１，Ｑ２、ダイオードＤ１，Ｄ２を備えている。スイッチング素子Ｑ１，Ｑ２は直列接続されている。ダイオードＤ１，Ｄ２は、各スイッチング素子Ｑ１，Ｑ２に対して、エミッタ側からコレクタ側に電流を流すようにそれぞれ逆並列に接続されている。リアクトル２１は、スイッチング素子Ｑ１，Ｑ２の間と、直流電源１０に接続されている。

コンバータ２０は、インバータ３０に印加されるＶｄｃを所定の電圧範囲で調整する。この場合、コンバータ２０は、直流電源１０の電圧を下限値として、その下限値から所定の電圧の上限値までインバータ３０のＶｄｃを調整する。

インバータ３０は、Ｕ相アーム、Ｖ相アーム、Ｗ相アームを備えている。各相アームは、２つずつ直列接続されたスイッチング素子Ｑ１１〜Ｑ１６と、各スイッチング素子Ｑ１１〜Ｑ１６に対してそれぞれ逆並列に接続されたダイオードＤ１１〜Ｄ１６を備えて構成されている。

詳しくは、Ｕ相アームは、スイッチング素子Ｑ１１，Ｑ１４及びダイオードＤ１１，Ｄ１４を備えている。Ｖ相アームは、スイッチング素子Ｑ１２，Ｑ１５及びダイオードＤ１２，Ｄ１５を備えている。Ｗ相アームは、スイッチング素子Ｑ１３，Ｑ１６及びダイオードＤ１３，Ｄ１６を備えている。以上の構成において、インバータ３０の各相アームの上アーム用と下アーム用との中間点は、それぞれモータ１１に接続されている。

電力変換装置を構成する各スイッチング素子Ｑ１，Ｑ２，Ｑ１１〜Ｑ１６には、ＩＧＢＴ素子が用いられる。これ以外にも各スイッチング素子Ｑ１，Ｑ２，Ｑ１１〜Ｑ１６には、ＭＯＳ−ＦＥＴ、バイポーラトランジスタ等を用いてもよい。

各スイッチング素子Ｑ１，Ｑ２，Ｑ１１〜Ｑ１６には、感温ダイオードよりなる温度検出部２４が設けられており、温度検出部２４は各スイッチング素子Ｑ１，Ｑ２，Ｑ１１〜Ｑ１６の素子温度Ｔを検出する。

制御部５０は、低電圧バッテリ（図示略）を電源とし、ＣＰＵ、ＲＯＭ、ＲＡＭ等からなるマイクロコンピュータを主体として構成されている。制御部５０は、モータ１１の制御量をその指令値に制御すべく、コンバータ２０、インバータ３０の各スイッチング素子Ｑ１，Ｑ２，Ｑ１１〜Ｑ１６をオンオフ制御するためのパルス状の指令信号を生成する。

本実施形態では、モータ１１の制御量としてトルク指令値ＴＲを使用する。制御部５０は、トルク指令値ＴＲを受け、ＶｄｃやＩｏｕｔ等のモータ１１の出力トルクを調整するためのトルク調整パラメータに基づいて、スイッチング素子Ｑ１，Ｑ２，Ｑ１１〜Ｑ１６のオンオフを制御するパルス状の指令信号を生成する。なお、トルク指令値ＴＲは、車両の制御を統括する上位の制御装置（ＥＣＵ）（図示略）から入力される。

また、上アームスイッチング素子Ｑ１１〜Ｑ１３と下アームスイッチング素子Ｑ１４〜Ｑ１６が共にオン状態になると、直流電源１０を短絡する電流経路が形成されることによるデッドショートが生じる。このため、上アームスイッチング素子Ｑ１１〜Ｑ１３の指令信号のオン期間と下アームスイッチング素子Ｑ１４〜Ｑ１６の指令信号のオン期間との間にデッドタイムを設け、上下アームの一対のスイッチング素子Ｑ１１〜Ｑ１６の双方が所定期間だけオフ状態になるようにして、デッドショートが生じることを抑制している。

制御部５０は、モータ１１の駆動に際し、トルク調整パラメータに基づき、コンバータ２０の各スイッチング素子Ｑ１，Ｑ２をオンオフさせるオンオフ比（例えばデューティ比）を算出し、指令信号を生成する。この指令信号に基づいてスイッチング素子Ｑ１，Ｑ２がオンオフされることによりＶｄｃが制御される。

コンバータ２０の各スイッチング素子Ｑ１，Ｑ２にはドライブユニット２５がそれぞれ接続され、インバータ３０の各スイッチング素子Ｑ１１〜Ｑ１６には、ドライブユニット６０が接続されている。ドライブユニット２５，６０は、１チップ化された半導体集積回路や低電圧電源を備えて構成されており、制御部５０から入力されたパルス状の指令信号から、各スイッチング素子Ｑ１，Ｑ２，Ｑ１１〜Ｑ１６のゲートを駆動するゲート駆動信号を生成したり、スイッチング素子Ｑ１，Ｑ２，Ｑ１１〜Ｑ１６の駆動状態を監視したりする。

各ドライブユニット２５，６０と制御部５０との間の信号伝送は、インターフェース１８を介して行われる。インターフェース１８は、高電圧の直流電源１０を備える高電圧システムと低電圧バッテリ（図示略）を備える低電圧システムとの間を電気的に絶縁することで、コンバータ２０及びインバータ３０に供給される高い駆動電圧（例えば数１００Ｖ）から、制御部５０を保護するためのものであり、例えば、光絶縁素子（フォトカプラ）などが使用される。

ここで、図２に、制御部５０及びドライブユニット６０の概略構成図を示す。なお、図２には、便宜上、スイッチング素子Ｑ１１に対する構成を例示するが、各スイッチング素子Ｑ１１〜Ｑ１６についても同様の構成を有している。

制御部５０は、電圧検出部２３からＶｄｃを取得し、電流検出部３１からＩｏｕｔを取得する。そして、Ｖｄｃ及びＩｏｕｔに基づいて指令信号を生成する。また、制御部５０は、温度検出部２４から素子温度Ｔを入力し、素子温度Ｔに基づいて、出力電力を制限する。また、制御部５０はメモリ５１を備えている。メモリ５１には、個々のスイッチング素子Ｑ１，Ｑ２，Ｑ１１〜Ｑ１６の特性のばらつき等が記憶されている。

ドライブユニット６０は、ゲート駆動部６１と過電流保護部６２を備えている。ゲート駆動部６１は、制御部５０から入力されたパルス状の指令信号に基づいて、各スイッチング素子Ｑ１１〜Ｑ１６のオンオフを制御するゲート駆動信号を出力する。すなわち、ゲート駆動部６１は、パルス状の指令信号のオン指令によりスイッチング素子Ｑ１１〜Ｑ１６の駆動電圧（ゲート電圧Ｖｇ）を上昇させ、指令信号のオフ指令によりスイッチング素子Ｑ１１〜Ｑ１６のＶｇを低下させるようにゲート駆動信号を出力する。

過電流保護部６２は、スイッチング素子Ｑ１１〜Ｑ１６のコレクタエミッタ間電圧Ｖｃｅ（素子電圧）の飽和電圧Ｖｃｅｓａｔ又はコレクタエミッタ間電流Ｉｃｅ（素子電流）を取得するとともに、Ｖｃｅｓａｔが所定の過電圧閾値以上であると判定された場合、又はＩｃｅが所定の過電流閾値以上であると判定された場合に、スイッチング素子Ｑ１１〜Ｑ１６を強制的にオフ状態に切り替える。これにより、短絡等に起因して過電流が生じる際に、いち早い対応が可能となる。

次に、制御部５０が行う切替速度の設定について説明する。切替速度は、スイッチング素子Ｑ１１〜Ｑ１６のスイッチング動作の際に発生するサージ電圧や電力損失の値に相関するパラメータ（速度調整パラメータ）に基づいて設定される。本実施形態では、トルク調整パラメータであるＶｄｃを速度調整パラメータとして用い、そのＶｄｃに基づいて切替速度の設定が行われる構成とした。また、制御部５０が切替速度の情報をドライブユニット６０に出力することで、ドライブユニット６０はその情報に基づいてＶｇの上昇速度又は低下速度を変化させ、切替速度を変更する。

切替速度はＶｄｃが低いほど大きくなるように設定される。すなわち、切替速度が大きいほど、スイッチング素子Ｑ１１〜Ｑ１６のスイッチング動作の際に発生する電力損失は低減されるが、サージ電圧は増大する。この点、Ｖｄｃが低いときは、サージ電圧が増大しても、スイッチング素子Ｑ１１〜Ｑ１６を耐圧破壊に至らしめることはないため、切替速度を大きくし、電力損失が増大することを抑制する。なお、トルク調整パラメータであるＩｏｕｔに基づいて切替速度の設定が行われる構成としてもよい。また、Ｖｄｃ及びＩｏｕｔに基づいて切替速度の設定が行われる構成でもよい。

ここで、スイッチング素子Ｑ１１〜Ｑ１６の切替速度が変更されると、指令信号に設けられたデッドタイムに対して上下アームの一対のスイッチング素子Ｑ１１〜Ｑ１６が実際に共にオフ状態となる実デッドタイムが変化し、実デッドタイムが長期化することによる電力損失の増大及びトルク制御性の悪化や、実デッドタイムが消失することによるデッドショートの発生といった不都合が懸念される。

このため、スイッチング素子Ｑ１１〜Ｑ１６のオン動作又はオフ動作を開始する際の開始タイミングを補正（デッドタイム補正）することにより、実デッドタイムが適正な期間に保持されるようする。

本実施形態では、切替速度の設定機能が加えられた制御部５０に、さらにデッドタイム補正の機能を加える。この場合、制御部５０は、速度調整パラメータとしてのＶｄｃを用い、そのＶｄｃに基づいて指令信号の立上がり又は立下がりタイミングを変更することによりデッドタイム補正を行う。この構成によれば、新規にハード構成を設ける必要がない上、制御部５０とドライブユニット６０との間での信号の伝達が増大することを抑制しつつ、切替速度の設定とデッドタイム補正が実現される。上記の構成に加えて、メモリ５１に記憶されている個々のスイッチング素子Ｑ１１〜Ｑ１６の特性のばらつきを加味して、切替速度の設定やデッドタイム補正が行われるようにしてもよい。なお、Ｉｏｕｔに基づいてデッドタイム補正が行われる構成としてもよい。また、Ｖｄｃ及びＩｏｕｔに基づいてデッドタイム補正が行われる構成としてもよい。

図３を用いて、デッドタイム補正の概要を説明する。図３は、上下アームの一対のスイッチング素子Ｑ１１〜Ｑ１６において、一方がオンからオフに変化し、それに続いて他方がオフからオンに変化する際のスイッチング素子Ｑ１１〜Ｑ１６のＩｃｅの変化を示すタイムチャートである。図３（ａ）に、デッドタイム補正を実施しない場合を示し、図３（ｂ）に、デッドタイム補正を実施する場合を示す。なお、スイッチング素子Ｑ１１〜Ｑ１６の切替速度はＩｃｅに応じたものとなっており、Ｉｃｅが大きい場合に切替速度として小さい値が設定され（実線）、Ｉｃｅが小さい場合に切替速度として大きい値が設定されるようになっている（一点鎖線）。なお、図３（ａ）では、指令信号の立下がりタイミングを同一とし、切替速度が小さい場合と大きい場合とでオフ時におけるＩｃｅ減少開始のタイミングを同じにしている。また、指令信号の立上がりタイミングも同じにしているが、切替速度が小さい場合と大きい場合とでオン時におけるＶｇの上昇速度が相違することから、オン時のＩｃｅの上昇開始のタイミングを異ならせている。

図３（ａ）に示すように、デッドタイム補正を実施しない場合には、切替速度が小さければ実デッドタイムがＤ１となり、切替速度が大きければ実デッドタイムがＤ２となる。このとき、切替速度が小さい場合にデッドショートが生じないようにすべく、切替速度が小さい場合を基準に指令信号のデッドタイムが規定されており、切替速度が大きい場合には意図せず実デッドタイムが大きくなってしまう。

これに対し、図３（ｂ）に示すように、デッドタイム補正を実施する場合には、切替速度に基づく指令信号の補正により、実デッドタイムの調整が行われている。すなわち、切替速度が大きい場合には、指令信号の立上がりタイミングと立下がりタイミングを切替速度が小さい場合に対して遅らせることで、切替速度が大小異なっていても、実デッドタイムがいずれもＤ１となっている。このため、切替速度が大きい場合に意図せず実デッドタイムが大きくなることを抑制できるようになっている。

図４に、速度調整パラメータであるＶｄｃに対する遅延時間Ｔｄの関係を示す。遅延時間Ｔｄは、Ｖｄｃが低いほど大きく設定される。すなわち、制御部５０は、Ｖｄｃが低いほど切替速度を大きく設定するため、実デッドタイムが意図せず大きくなる。このため、制御部５０は、Ｖｄｃが低いほど遅延時間Ｔｄを大きく設定することで、切替速度が大きい場合であっても、切替速度が小さい場合の実デッドタイムに保持するようにしている。

次に、デッドタイムの補正処理について図５のフローチャートを用いて説明する。本処理は、スイッチング素子Ｑ１１〜Ｑ１６ごとに制御部５０により所定周期で繰り返し実行される。

まず、ステップＳ１１では、スイッチング素子Ｑ１１〜Ｑ１６のスイッチング制御に用いるパラメータとして、Ｖｄｃ、Ｉｏｕｔを取得する。ステップＳ１２では、Ｖｄｃ、Ｉｏｕｔに基づいて指令信号を生成する。ステップＳ１３では、速度調整パラメータであるＶｄｃに基づいて切替速度を設定する。

ステップＳ１４では、Ｖｄｃに基づいてデッドタイム補正の要否を判定する。このとき、Ｖｄｃが所定値以下であれば、デッドタイム補正を要すると判定する。ステップＳ１４でＮＯであればステップＳ１６に進む。ステップＳ１４でＹＥＳであればステップＳ１５に進む。ステップＳ１５では、ステップＳ１２で生成した指令信号に対して、Ｖｄｃに基づいてデッドタイム補正を実施する。このとき、Ｖｄｃに応じて遅延時間Ｔｄを設定し、その遅延時間Ｔｄにより指令信号の立上がり及び立下がりタイミングを補正する。なお、立上がりの遅延時間Ｔｄと立下りの遅延時間Ｔｄとは各々個別に設定される。ステップＳ１６では、指令信号と切替速度とをドライブユニット６０に出力する。この後、本処理を終了する。

次に、デッドタイム補正の態様について図６のタイミングチャートを用いて説明する。なお、図６には、切替速度が小さい場合を実線で示し、切替速度が大きい場合を一点鎖線で示している。

まず上アームスイッチング素子Ｑ１１〜Ｑ１３のオフ動作として、切替速度が小さい場合には、時刻ｔ１で、上アーム用の指令信号の立下がりが生じる。その際、上アームスイッチング素子Ｑ１１〜Ｑ１３のＶｇが低下し始め、その後、ミラー期間を経てＶｇがさらに低下する。そして、時刻ｔ３でＶｇがゲート電圧閾値Ｔｈを下回ることで、上アームスイッチング素子Ｑ１１〜Ｑ１３のＩｃｅが低下し始める。そしてその後、時刻ｔ７でＩｃｅがゼロになる。

これに対し、切替速度が大きい場合には、時刻ｔ１から遅延時間Ｔｄが経過した時刻ｔ２で、上アーム用の指令信号の立下がりが生じる。その際、上アームスイッチング素子Ｑ１１〜Ｑ１３のＶｇが低下し始め、その後、時刻ｔ５でＶｇがゲート電圧閾値Ｔｈを下回ることで、上アームスイッチング素子Ｑ１１〜Ｑ１３のＩｃｅが低下し始める。そしてその後、切替速度が小さい場合と同様に時刻ｔ７でＩｃｅがゼロになる。

また、下アームスイッチング素子Ｑ１４〜Ｑ１６のオン動作として、切替速度が小さい場合には、時刻ｔ４で、下アーム用の指令信号が立ち上がりが生じる。その際、時刻ｔ４で下アームスイッチング素子Ｑ１４〜Ｑ１６のＶｇが上昇し始め、その後、時刻ｔ７でＶｇがゲート電圧閾値Ｔｈを上回ることで、下アームスイッチング素子Ｑ１４〜Ｑ１６のＩｃｅが上昇し始める。

これに対して、切替速度が大きい場合には、時刻ｔ４から遅延時間Ｔｄが経過した時刻ｔ６で、下アーム用の指令信号の立上がりが生じる。その際、下アームスイッチング素子Ｑ１４〜Ｑ１６のＶｇが上昇し始め、その後、切替速度が小さい場合と同様に時刻ｔ７でＶｇがゲート電圧閾値Ｔｈを上回ることで、下アームスイッチング素子Ｑ１４〜Ｑ１６のＩｃｅが上昇し始める。本実施形態では、上アームスイッチング素子Ｑ１１〜Ｑ１３のオフ動作が完了した直後に、下アームスイッチング素子Ｑ１４〜Ｑ１６のオン動作が開始するようにした。このため、上下アームの一対のスイッチング素子Ｑ１１〜Ｑ１６が実際に共にオフ状態となる実デッドタイムはゼロとなる。なお、実デッドタイムはゼロよりも大きい微小時間であってもよい。

上記動作では、切替速度が大小異なるものの、上アームスイッチング素子Ｑ１１〜Ｑ１３のＩｃｅがゼロになるまでのタイミングと、下アームスイッチング素子Ｑ１４〜Ｑ１６のＩｃｅが上昇し始めるタイミングがそれぞれ一定のまま保持される。そのため、実デッドタイムを所望の時間にすることができる。

以上、詳述した本実施形態によれば、以下の優れた効果が得られる。

Ｖｄｃに基づいて、スイッチング素子Ｑ１１〜Ｑ１６の切替速度が可変に設定されるとともに、その切替速度の変化に対応して、オン動作又はオフ動作を開始する際の開始タイミングが補正される。この場合、切替速度が変化される場合であっても、一対のスイッチング素子Ｑ１１〜Ｑ１６が実際に共にオフ状態となる期間（実デッドタイム）を適正な期間に保持することができる。

また、制御部５０に、速度調整パラメータを取得するパラメータ取得機能と、スイッチング素子Ｑ１１〜Ｑ１６の切替速度を設定する切替速度の設定機能と、一対のスイッチング素子Ｑ１１〜Ｑ１６のオン動作とオフ動作を開始する際の開始タイミングを補正するデッドタイム補正機能とを持たせる構成とした。このため、デッドタイム補正機能を含む上記各機能を実現する場合において、その機能実現のために制御部５０とドライブユニット６０との間で信号の伝達が増大することを抑制することができる。これにより、上記３機能を具備するスイッチング素子Ｑ１１〜Ｑ１６の駆動装置を簡易に実現できることとなる。例えば、パラメータ取得機能と切替速度の設定機能を制御部５０とドライブユニット６０とのいずれかに備える場合に、その２機能を備える側に対して、新たにデッドタイム補正機能の追加を行えばよく、所望とするデッドタイム補正機能を簡易に実現できる。

制御部５０においてＶｄｃ及びＩｏｕｔに基づいて指令信号を生成する構成にあって、その指令信号を生成するハード構成を利用して切替速度の設定やデッドタイム補正の実施が可能となっている。そのため、デッドタイム補正を実施する上で、ハード構成の追加を要することはなくソフトウエアの追加のみでの対応が可能となる。

（第１実施形態の変形例）
・上記構成では、制御部５０において、速度調整パラメータであるＶｄｃ又はＩｏｕｔに基づいて切替速度の設定及びデッドタイム補正を実施する構成にしたが、これに代えて、速度調整パラメータであるＶｄｃ又はＩｏｕｔに基づいて切替速度の設定を実施するとともに、その切替速度に基づいてデッドタイム補正を実施する構成にしてもよい。

・図２において、制御部５０は、スイッチング素子Ｑ１１〜Ｑ１６の素子温度Ｔを温度検出部２４から取得し、その素子温度Ｔに基づいて、スイッチング素子Ｑ１１〜Ｑ１６の出力電力を制限する電力制限処理を実施するものである。また、制御部５０は、上記の素子温度Ｔの取得機能に加え、切替速度の設定機能及びデッドタイム補正機能を備えている。制御部５０は、切替速度の設定機能として、速度調整パラメータとしての素子温度Ｔに基づいて切替速度を可変に設定し、デッドタイム補正機能として、素子温度Ｔ及び切替速度のいずれかに基づいて、スイッチング素子Ｑ１１〜Ｑ１６のオン動作又はオフ動作を開始する際の開始タイミングを補正する。

・図２において、ドライブユニット６０は、スイッチング素子Ｑ１１〜Ｑ１６のコレクタエミッタ間電圧Ｖｃｅの飽和電圧Ｖｃｅｓａｔ又はコレクタエミッタ間電流Ｉｃｅに基づいて過電流の有無を判定し、その判定結果に基づいて過電流保護を実施するものである。制御部５０は、ドライブユニット６０からＶｃｅｓａｔ又はＩｃｅを取得する取得機能を備えるとともに、切替速度の設定機能及びデッドタイム補正機能を備えている。制御部５０は、切替速度の機能として、Ｖｃｅｓａｔ又はＩｃｅに基づいて切替速度を可変に設定し、デッドタイム補正機能として、Ｖｃｅｓａｔ又はＩｃｅと、切替速度とのいずれかに基づいて、スイッチング素子Ｑ１１〜Ｑ１６のオン動作又はオフ動作を開始する際の開始タイミングを補正する。

・ドライブユニット６０において、スイッチング素子Ｑ１１〜Ｑ１６の素子温度Ｔを温度検出部２４から取得し、その素子温度Ｔに基づいて、スイッチング素子Ｑ１１〜Ｑ１６の過熱保護を実施するようにしてもよい。この場合、制御部５０は、ドライブユニット６０から素子温度Ｔを取得する取得機能を備えるとともに、切替速度の設定機能及びデッドタイム補正機能を備えている。制御部５０は、切替速度の設定機能として、速度調整パラメータとしての素子温度Ｔに基づいて切替速度を可変に設定し、デッドタイム補正機能として、素子温度Ｔ及び切替速度のいずれかに基づいて、スイッチング素子Ｑ１１〜Ｑ１６のオン動作又はオフ動作を開始する際の開始タイミングを補正する。

上記各構成によれば、制御部５０又はドライブユニット６０が備えているハード構成を利用して切替速度の設定やデッドタイム補正の実施が可能となっている。そのため、デッドタイム補正を実施する上で、ハード構成の追加を要することはなくソフトウエアの追加のみでの対応が可能となる。

（第２実施形態）
以下、第２の実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。この実施形態では、ドライブユニット６０で、速度調整パラメータの取得と、切替速度の設定と、デッドタイム補正が行われる。

図７に、本実施形態における、制御部５０及びドライブユニット６０の構成図を示す。なお、図７には、便宜上、スイッチング素子Ｑ１１に対する構成を例示するが、各スイッチング素子Ｑ１１〜Ｑ１６についても同様の構成を有している。

制御部５０は、Ｖｄｃ及びＩｏｕｔに基づいて指令信号を生成し、ドライブユニット６０に出力する。ドライブユニット６０は、ゲート駆動部６１と過電流保護部６２を備えていることに加えて、過熱保護部６３と、切替速度設定部６４と、デッドタイム補正部６５を備えている。

過熱保護部６３は、温度検出部２４からスイッチング素子Ｑ１１〜Ｑ１６の素子温度Ｔを取得するとともに、素子温度Ｔが所定の過熱閾値以上であると判定されたときに、スイッチング素子Ｑ１１〜Ｑ１６を強制的にオフ状態に切り替えるものである。これにより、スイッチング素子Ｑ１１〜Ｑ１６が過熱状態になる際に、いち早い対応が可能となる。

切替速度設定部６４では、過電流保護部６２で用いるコレクタエミッタ間の飽和電圧Ｖｃｅｓａｔを利用し、Ｖｃｅｓａｔに基づいて切替速度の設定を実施する。つまり、速度調整パラメータとしてＶｃｅｓａｔが用いられ、切替速度はＶｃｅｓａｔが小さいほど大きくなるように設定される。なお、Ｖｃｅｓａｔは電源電圧Ｖｄｃに相当する値として用いられる。また、過電流保護部６２で用いるコレクタエミッタ間電流Ｉｃｅに基づいて切替速度の設定が行われる構成としてもよい。

デッドタイム補正部６５では、切替速度設定部６４と同様に、過電流保護部６２で用いるＶｃｅｓａｔを利用し、Ｖｃｅｓａｔに基づいてデッドタイム補正を実施する。このため、デッドタイム補正に関して、新規にハード構成を設ける必要がない上、制御部５０とドライブユニット６０との間での信号の伝達が増大することを抑制しつつ、切替速度の設定とデッドタイム補正が実現される。なお、過電流保護部６２で用いるコレクタエミッタ間電流Ｉｃｅに基づいてデッドタイム補正が行われる構成としてもよい。

ドライブユニット６０に設けられたデッドタイム補正は、制御部５０から入力した指令信号の立上がり又は立下がりに対して、スイッチング素子Ｑ１１〜Ｑ１６のオン動作又はオフ動作を開始するタイミングを遅延することにより行われる。

図８に、速度調整パラメータであるＶｃｅｓａｔに対する遅延時間Ｔｄの関係を示す。遅延時間Ｔｄは、Ｖｃｅｓａｔが低いほど大きく設定される。すなわち、ドライブユニット６０は、Ｖｃｅｓａｔが低いほど切替速度を大きく設定するため、実デッドタイムが意図せず大きくなる。このため、制御部５０は、Ｖｃｅｓａｔが低いほど遅延時間Ｔｄを大きく設定することで、切替速度が大きい場合であっても、切替速度が小さい場合の実デッドタイムに保持するようにしている。

次に、スイッチング動作を開始する際の遅延処理について図９のフローチャートを用いて説明する。本処理は、各スイッチング素子Ｑ１１〜Ｑ１６に設けられたドライブユニット６０により実行される。なお、本実施形態にかかるドライブユニット６０は、ハードウェアであるため、図９に示す処理は、実際にはロジック回路によって実行される。

まず、ステップＳ２１では、スイッチング素子Ｑ１１〜Ｑ１６がオフ状態であるか否かを判定する。ステップＳ２１でＮＯであれば本処理を終了し、ステップＳ２１でＹＥＳであればステップＳ２２に進む。

ステップＳ２２では、Ｖｃｅｓａｔを取得する。ステップＳ２３では、Ｖｃｅｓａｔに基づいて、オン動作開始時及びオフ動作開始時の遅延時間Ｔｄをそれぞれ設定する。例えば、Ｖｃｅｓａｔに応じてあらかじめ定められた複数の遅延時間Ｔｄのうちいずれかが選択される。

ステップＳ２４では、指令信号がオフ指令からオン指令に切り替わる立上がりのタイミングであるか否かを判定する。ステップＳ２４でＮＯであればそのまま待機し、ステップＳ２４でＹＥＳであればステップＳ２５に進む。ステップＳ２５では、指令信号の立上がりに対して、ステップＳ２３で設定されたオン動作側の遅延時間Ｔｄだけオン動作を開始するタイミングを遅延させる。

ステップＳ２６では、指令信号がオン指令からオフ指令に切り替わる立下がりのタイミングであるか否かを判定する。ステップＳ２６でＮＯであればそのまま待機し、ステップＳ２６でＹＥＳであればステップＳ２７に進む。

ステップＳ２７では、指令信号の立下がりに対して、ステップＳ２３で設定されたオフ動作側の遅延時間Ｔｄだけそのタイミングからオフ動作を開始するタイミングを遅延させる。この後、本処理を終了する。

本実施形態におけるデッドタイム補正によれば第１実施形態と同様に、切替速度が大きい場合と、切替速度が小さい場合とにおいて、同じタイミングでスイッチング素子Ｑ１１〜Ｑ１６のＩｃｅをゼロにすることができる。また、一対のスイッチング素子Ｑ１１〜Ｑ１６のうち他方がオンになる際も、同様に遅延処理をすることで、Ｉｃｅが流れ始めるタイミングを合わせることができる。

以上説明した本実施形態によれば、過電流保護の機能が付与されたドライブユニット６０のハード構成を利用して、ドライブユニット６０は切替速度の設定やデッドタイム補正の実施が可能となっている。そのため、デッドタイム補正を実施する上で、ハード構成の追加を要することはなく、デッドタイム補正機能を含む所望の機能を簡易に実現できる。

（第２実施形態の変形例）
・上記構成では、ドライブユニット６０において、速度調整パラメータであるＶｃｅｓａｔ又はＩｃｅに基づいて切替速度の設定及びデッドタイム補正を実施する構成にしたが、これに代えて、速度調整パラメータであるＶｃｅｓａｔ又はＩｃｅに基づいて切替速度の設定を実施するとともに、その切替速度に基づいてデッドタイム補正を実施する構成にしてもよい。

・図７において、ドライブユニット６０は、スイッチング素子Ｑ１１〜Ｑ１６の素子温度Ｔを温度検出部２４から取得し、素子温度Ｔに基づいて、スイッチング素子Ｑ１１〜Ｑ１６の過熱保護を実施するものである。また、ドライブユニット６０は、上記の取得機能に加え、切替速度の設定機能及びデッドタイム補正機能を備えている。ドライブユニット６０は、切替速度の設定機能として、速度調整パラメータとしての素子温度Ｔに基づいて切替速度を可変に設定し、デッドタイム補正機能として、素子温度Ｔ及び切替速度のいずれかに基づいて、スイッチング素子Ｑ１１〜Ｑ１６のオン動作又はオフ動作を開始する際の開始タイミングを補正する。

Ｑ１１〜Ｑ１６…スイッチング素子、５０…制御部、６０…ドライブユニット（駆動部）。

Claims (8)

1. 上アーム及び下アームに設けられ直列接続体をなす一対のスイッチング素子（Ｑ１１〜Ｑ１６）のオン及びオフを指令する指令信号であって、前記一対のスイッチング素子を共にオフ状態にするデッドタイムを含む指令信号を生成する制御部（５０）と、
   前記制御部にて生成された指令信号を入力し、該指令信号に基づいて前記スイッチング素子をオンオフさせる駆動部（６０）と、
   を備えるスイッチング素子の駆動装置であって、
   前記スイッチング素子のオン時及びオフ時の少なくとも一方の切替速度を可変に設定するための速度調整パラメータを取得する取得手段と、
   前記取得手段により取得した速度調整パラメータに基づいて、前記切替速度を可変に設定する速度設定手段と、
   前記取得手段により取得した速度調整パラメータ、及び前記速度設定手段により設定した切替速度のいずれかに基づいて、前記スイッチング素子がオン動作又はオフ動作を開始する際の開始タイミングを補正する補正手段と、
   を備え、
   前記制御部及び前記駆動部のいずれかに、前記取得手段、前記速度設定手段及び前記補正手段が設けられていることを特徴とするスイッチング素子の駆動装置。
2. 前記制御部は、前記一対のスイッチング素子に印加される電源電圧を電圧検出部（２３）から取得し、その電源電圧に基づいて前記指令信号を生成するものである一方、前記取得手段、前記速度設定手段及び前記補正手段を備えており、
   前記取得手段は、前記電源電圧を前記速度調整パラメータとして取得し、
   前記速度設定手段は、前記電源電圧に基づいて前記切替速度を可変に設定し、
   前記補正手段は、前記電源電圧及び前記切替速度のいずれかに基づいて、前記開始タイミングを補正する請求項１に記載のスイッチング素子の駆動装置。
3. 前記制御部は、前記一対のスイッチング素子のオンオフに応じて出力される出力電流を電流検出部（３１）から取得し、その出力電流に基づいて前記指令信号を生成するものである一方、前記取得手段、前記速度設定手段及び前記補正手段を備えており、
   前記取得手段は、前記出力電流を前記速度調整パラメータとして取得し、
   前記速度設定手段は、前記出力電流に基づいて前記切替速度を可変に設定し、
   前記補正手段は、前記出力電流及び前記切替速度のいずれかに基づいて、前記開始タイミングを補正する請求項１又は２に記載のスイッチング素子の駆動装置。
4. 前記制御部は、前記スイッチング素子の温度を温度検出部（２４）から取得し、その素子温度に基づいて、前記スイッチング素子の出力電力を制限する電力制限処理を実施するものである一方、前記取得手段、前記速度設定手段及び前記補正手段を備えており、
   前記取得手段は、前記素子温度を前記速度調整パラメータとして取得し、
   前記速度設定手段は、前記素子温度に基づいて前記切替速度を可変に設定し、
   前記補正手段は、前記素子温度及び前記切替速度のいずれかに基づいて、前記開始タイミングを補正する請求項１乃至３のいずれか１項に記載のスイッチング素子の駆動装置。
5. 前記駆動部は、前記スイッチング素子の温度を温度検出部（２４）から取得し、その素子温度に基づいて、前記スイッチング素子の過熱保護を実施するものであり、
   前記制御部は、前記取得手段、前記速度設定手段及び前記補正手段を備えており、
   前記取得手段は、前記駆動部から前記素子温度を前記速度調整パラメータとして取得し、
   前記速度設定手段は、前記素子温度に基づいて前記切替速度を可変に設定し、
   前記補正手段は、前記素子温度及び前記切替速度のいずれかに基づいて、前記開始タイミングを補正する請求項１乃至３のいずれか１項に記載のスイッチング素子の駆動装置。
6. 前記駆動部は、前記スイッチング素子に印加される素子電圧又は前記スイッチング素子に流れる素子電流に基づいて過電流の有無を判定し、その判定結果に基づいて過電流保護を実施するものであり、
   前記制御部は、前記取得手段、前記速度設定手段及び前記補正手段を備えており、
   前記取得手段は、前記駆動部から前記素子電圧又は前記素子電流を前記速度調整パラメータとして取得し、
   前記速度設定手段は、前記素子電圧又は前記素子電流に基づいて前記切替速度を可変に設定し、
   前記補正手段は、前記素子電圧又は前記素子電流と、前記切替速度とのいずれかに基づいて、前記開始タイミングを補正する請求項１乃至５のいずれか１項に記載のスイッチング素子の駆動装置。
7. 前記駆動部は、前記スイッチング素子に印加される素子電圧又は前記スイッチング素子に流れる素子電流に基づいて過電流の有無を判定し、その判定結果に基づいて過電流保護を実施するものである一方、前記取得手段、前記速度設定手段及び前記補正手段を備えており、
   前記取得手段は、前記素子電圧又は前記素子電流を前記速度調整パラメータとして取得し、
   前記速度設定手段は、前記素子電圧又は前記素子電流に基づいて前記切替速度を可変に設定し、
   前記補正手段は、前記素子電圧又は前記素子電流と、前記切替速度とのいずれかに基づいて、前記開始タイミングを補正する請求項１に記載のスイッチング素子の駆動装置。
8. 前記駆動部は、前記スイッチング素子の温度を温度検出部（２４）から取得し、その素子温度に基づいて、前記スイッチング素子の過熱保護を実施するものである一方、前記取得手段、前記速度設定手段及び前記補正手段を備えており、
   前記取得手段は、前記素子温度を前記速度調整パラメータとして取得し、
   前記速度設定手段は、前記素子温度に基づいて前記切替速度を可変に設定し、
   前記補正手段は、前記素子温度及び前記切替速度のいずれかに基づいて、前記開始タイミングを補正する請求項１又は７に記載のスイッチング素子の駆動装置。

Images