JP6354130B2 - Double-sided wiring board manufacturing method, double-sided wiring board, semiconductor device - Google Patents
Double-sided wiring board manufacturing method, double-sided wiring board, semiconductor device Download PDFInfo
- Publication number
- JP6354130B2 JP6354130B2 JP2013204854A JP2013204854A JP6354130B2 JP 6354130 B2 JP6354130 B2 JP 6354130B2 JP 2013204854 A JP2013204854 A JP 2013204854A JP 2013204854 A JP2013204854 A JP 2013204854A JP 6354130 B2 JP6354130 B2 JP 6354130B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal foil
- base substrate
- wiring pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、半導体素子等をプリント基板に接続する際に中間媒体として使用するインターポーザであって、プロセスの作業性と生産性を向上させ、且つボイドの発生を抑え信頼性と電気特性の優れた、板厚の薄い基材を使用した導通電極付き両面配線基板と、その簡便な製造方法に関するものである。 The present invention is an interposer that is used as an intermediate medium when connecting a semiconductor element or the like to a printed circuit board, improves the workability and productivity of the process, suppresses the generation of voids, and has excellent reliability and electrical characteristics. The present invention relates to a double-sided wiring board with a conductive electrode using a thin substrate and a simple manufacturing method thereof.
ウェハープロセスで製造される各種のメモリー、CMOS、CPU等の半導体素子は、電気的接続用の端子を有する。半導体素子が有する電気的接続用の端子のピッチと、半導体素子と電気的な接続がなされるべきプリント基板側の接続部のピッチとは、通常、そのスケールが数倍から数十倍程度異なる。
そのため、半導体素子とプリント基板を電気的に接続しようとする場合、インターポーザと称されるピッチ変換のための仲介用基板(半導体素子実装用基板)が使用される。仲介用基板を使用する際には、インターポーザの一方の面に半導体素子を実装し、他方の面または基板の周辺で、プリント基板との接続がとられる。
Semiconductor devices such as various memories, CMOS, and CPU manufactured by the wafer process have terminals for electrical connection. The pitch of the electrical connection terminals of the semiconductor element and the pitch of the connection portion on the printed circuit board side to be electrically connected to the semiconductor element usually differ by several to several tens of times.
Therefore, when the semiconductor element and the printed board are to be electrically connected, an intermediary board (semiconductor element mounting board) for pitch conversion called an interposer is used. When the intermediary board is used, a semiconductor element is mounted on one side of the interposer, and connection with the printed board is made on the other side or the periphery of the board.
半導体素子をプリント板に実装するためのインターポーザとしては、これまで、有機基板や有機ビルドアップ基板が用いられてきた。しかしながら、昨今のスマートフォンに代表されるような急速な電子機器の高性能化により、半導体素子を縦に積層する技術や、メモリーやロジックといった異なる半導体素子を同一基板上に並べて実装する3次元実装技術や、2.5次元実装技術の開発が必要不可欠となりつつある。これらの開発により、電子機器類のさらなる高速化・大容量化・低消費電力化等の実現が可能と考えられているが、半導体素子の高密度化に伴い、インターポーザにも、より微細な配線と狭ピッチの貫通電極の形成が求められている。 Until now, organic substrates and organic build-up substrates have been used as interposers for mounting semiconductor elements on printed boards. However, due to the rapid performance enhancement of electronic devices such as recent smartphones, technology for stacking semiconductor elements vertically and three-dimensional mounting technology for mounting different semiconductor elements such as memory and logic on the same substrate. In addition, development of 2.5-dimensional mounting technology is becoming indispensable. These developments are expected to enable electronic devices to achieve higher speeds, larger capacities, lower power consumption, etc. However, with the increase in the density of semiconductor devices, finer wiring is also used for interposers. Therefore, it is required to form through electrodes having a narrow pitch.
しかしながら、従来の有機材料を用いた基板では、樹脂の吸湿や熱膨張率(CTE)による伸縮が大きいため、貫通電極が狭ピッチになると、メモリーやロジックといった半導体チップとスケールを合わせた導通接続が難しいという問題があった。
そこで、近年では、基材にシリコンやガラスを用いるインターポーザの開発に大きな注目が集まっている。このインターポーザは、共に、有機基板を用いた際に問題となっていた吸湿やCTEの影響が小さくなるため、微細配線の形成に有利であり、また、高い加工性を有するため、内部に形成した微細な貫通穴を導電性物質で充填して、TSV(Through−Silicon Via)や、TGV(Through−Glass Via)と呼ばれる貫通電極が形成できる。
However, in conventional substrates using organic materials, the expansion and contraction of the resin due to moisture absorption and coefficient of thermal expansion (CTE) is large. There was a problem that it was difficult.
In recent years, therefore, much attention has been paid to the development of interposers that use silicon or glass as a base material. Both of these interposers are advantageous for the formation of fine wiring because the effects of moisture absorption and CTE, which are problems when using an organic substrate, are reduced, and they are formed inside because they have high workability. A through electrode called TSV (Through-Silicon Via) or TGV (Through-Glass Via) can be formed by filling fine through holes with a conductive material.
なお、基材にガラスを用いるインターポーザに関する技術としては、例えば、特許文献1に記載されているように、インターポーザ用のガラス基板の組成を規定して、ガラス基板自体の強度を向上させる技術がある。
また、上記のTGVに関する技術としては、例えば、特許文献2に記載されているように、TGVを導電性ペーストで充填し、ボイド発生を回避して導通電極を形成する技術がある。
In addition, as a technique regarding the interposer using glass as the base material, for example, as described in Patent Document 1, there is a technique for improving the strength of the glass substrate itself by defining the composition of the glass substrate for the interposer. .
In addition, as a technique related to the above TGV, for example, as described in Patent Document 2, there is a technique in which TGV is filled with a conductive paste and voids are avoided to form a conductive electrode.
上記の貫通電極は、配線長を短縮して、基板の表裏面の配線同士を最短距離で接続可能とするため、信号伝送速度の高速化等、優れた電気特性を実現することが可能となる。さらに、内部に配線を形成する構造のため、電子デバイスの小型化や高密度化にも有効な実装方法であることや、貫通電極の採用により多ピン並列接続が可能となり、様々な電子デバイスへの展開により、高速化や低消費電力化等を実現することが可能となる等、多数の利点を有する。 The above through electrode shortens the wiring length and enables the wiring on the front and back surfaces of the substrate to be connected at the shortest distance, so that it is possible to realize excellent electrical characteristics such as an increase in signal transmission speed. . Furthermore, due to the structure in which wiring is formed inside, it is an effective mounting method for downsizing and increasing the density of electronic devices, and through-electrodes enable multi-pin parallel connection, leading to various electronic devices. This has many advantages such as high speed and low power consumption.
両者を比較すると、シリコンインターポーザはガラスインターポーザよりも微細化が可能であり、また、配線やTSV形成プロセスが確立されている。一方、丸いシリコンウェハに四角いチップを配置するため、ウェハ周辺部が使用できないことや、真空装置のチャンバーに入るウェハサイズに制限があるため、1チップあたりの生産コストが高くなるという課題を有する。 Comparing the two, the silicon interposer can be made finer than the glass interposer, and a wiring and TSV formation process has been established. On the other hand, since square chips are arranged on a round silicon wafer, there are problems that the peripheral portion of the wafer cannot be used and the wafer size entering the chamber of the vacuum apparatus is limited, so that the production cost per chip increases.
また、TSVは、反応性ガスによるドライエッチングにより貫通穴を掘っていくため、加工時間が長いことや、非貫通で開けた穴に対し、裏面よりウェハを薄く削って貫通穴とする工程を含むこと等も、コストを上げる要因となっている。
また、ガラスインターポーザでは、シリコンウェハよりも大面積のガラス基板を使用することにより、有機基板の生産で使用されているプロセスにて生産が可能であり、1チップあたりの生産コストを安く抑える事が可能となる。
In addition, since TSV digs through holes by dry etching with reactive gas, it includes a long processing time and a process of making a through hole by scraping the wafer thinner than the back surface for holes that are not penetrated. This also increases the cost.
In addition, glass interposers can be produced in the process used in the production of organic substrates by using a glass substrate with a larger area than silicon wafers, and the production cost per chip can be kept low. It becomes possible.
また、TGVは、放電加工やレーザー加工等で、短時間で貫通穴を形成できることが有利な点である。
さらに、電気特性の面では、ガラスインターポーザは、基板自体がシリコンインターポーザと違って絶縁体のため、高速回路においても寄生素子発生の懸念が無く、より電気特性に優れる。そもそも、基板にガラスを用いると、絶縁膜を形成させる工程自体が必要ないため、絶縁信頼が高く工程の短縮も可能となる。
TGV is advantageous in that through holes can be formed in a short time by electric discharge machining, laser machining, or the like.
Furthermore, in terms of electrical characteristics, the glass interposer is an insulator, unlike the silicon interposer, so that there is no fear of the occurrence of parasitic elements even in high-speed circuits, and the electrical characteristics are more excellent. In the first place, when glass is used for the substrate, the process itself for forming the insulating film is not necessary, so that the insulation reliability is high and the process can be shortened.
しかしながら、上記のガラス基板は、シリコンウェハよりも低コストでインターポーザを生産可能となることが期待されるが、表面キズや端部のカケを起点としてガラスが破損し易く、ハンドリングが難しいという課題がある。また、インターポーザとしてのガラス基板は、厚みが薄くなり、さらに、基板全面に貫通穴が形成され、基板の強度が低下し、さらに、破損しやすくなっている。 However, the above glass substrate is expected to be able to produce an interposer at a lower cost than a silicon wafer, but the problem is that the glass is easily damaged due to surface scratches and edge cracks, and handling is difficult. is there. In addition, the glass substrate as an interposer is thin, and further, through holes are formed on the entire surface of the substrate, so that the strength of the substrate is reduced and the glass substrate is easily damaged.
また、上記のTGVにて、電解金属めっきによりスルーホールビアフィリングを行う際には、基板の厚さとビア径の比(アスペクト比)が大きくなると、電解金属めっき内にボイドが発生し易く、信頼性や電気特性が低くなるとった課題を抱えている。
本発明は、上記課題を解決するためになされたものであり、配線基板の製造であって、板厚の薄い基板に対する、めっきや洗浄乾燥等のプロセスの作業性と生産性を向上させ、且つボイドの無い貫通電極形成により、信頼性と電気特性が優れた両面配線基板を提供可能な製造方法と、その製造方法により製造した両面配線基板と、両面配線基板を使用した半導体装置を提供することを目的とする。
In addition, when performing through-hole via filling by electrolytic metal plating with the above TGV, if the ratio between the thickness of the substrate and the via diameter (aspect ratio) increases, voids are easily generated in the electrolytic metal plating, and the reliability is improved. It has a problem that the characteristics and electrical characteristics are lowered.
The present invention has been made to solve the above problems, and is a production of a wiring board, which improves workability and productivity of a process such as plating and washing / drying on a thin board, and To provide a manufacturing method capable of providing a double-sided wiring board excellent in reliability and electrical characteristics by forming a through electrode without voids, a double-sided wiring board manufactured by the manufacturing method, and a semiconductor device using the double-sided wiring board With the goal.
上記の目的を達成するために、本発明の一態様は、ガラス基板からなるベース基板の上に絶縁層と配線層とが交互に複数積層されて形成された両面配線基板の製造方法であって、
前記ベース基板の一方の面にベース基板よりも面積の大きい金属箔からなる金属箔層を形成した二枚の金属箔付き基板を、前記金属箔同士を対向させた状態で金属箔よりも面積の小さい剥離層を介して積層し、二枚の前記ベース基板の間、且つ前記金属箔及び前記剥離層よりも外周側に接着剤を塗工して接着層を形成して、前記二枚の金属箔付き基板を接着・固定してコア基板を作製する第1工程と、
前記コア基板を形成する前記ベース基板に、当該ベース基板の他方の面に開口して前記金属箔に達するとともに金属箔を貫通しないブラインドビアを形成し、前記ブラインドビア内に導通電極を形成し、さらに、前記ベース基板の他方の面上において前記導通電極と導通する位置に第一配線パターンを形成する第2工程と、
前記第一配線パターンの上に第一絶縁樹脂層を形成する第3工程と、
前記第一絶縁樹脂層に前記第一配線パターンと導通を取るブラインドビアを形成し、当該ブラインドビア内に導通電極を形成し、さらに、前記第一絶縁樹脂層上において前記第一配線パターンと導通を取るブラインドビア内に形成した導通電極と導通する位置に配線パターンを形成し、当該第一配線パターンの上に絶縁樹脂層を形成する工程を必要な層の回数繰り返して配線層を形成する第4工程と、
前記コア基板に設定した切断位置で前記接着剤の塗工領域を切断することで、二枚の前記金属箔付き基板を分離して作成する第5工程と、
前記第5工程で作成した金属箔付き基板を用いて形成した片面配線基板に対し、前記金属箔を使用して導通電極に接続した配線パターンを形成して基板中間体とする第6工程と、
前記第6工程で形成した基板中間体の両面の最表面において絶縁樹脂層と配線パターンのランド部に開口部を形成し、当該開口部に接続パッドを形成する第7工程と、を有し、
前記第5工程では、前記切断位置を平面視で前記ベース基板と重ならない位置に設定することを特徴とする両面配線基板の製造方法である。
In order to achieve the above object, one embodiment of the present invention is a method for manufacturing a double-sided wiring board formed by alternately laminating a plurality of insulating layers and wiring layers on a base substrate made of a glass substrate. ,
Two substrates with metal foil in which a metal foil layer made of a metal foil having a larger area than the base substrate is formed on one surface of the base substrate, the area of which is larger than that of the metal foil in a state where the metal foils face each other. Laminating through a small release layer, applying an adhesive between the two base substrates and on the outer peripheral side of the metal foil and the release layer to form an adhesive layer, the two metals A first step of fabricating a core substrate by bonding and fixing a substrate with foil;
In the base substrate that forms the core substrate, a blind via that opens on the other surface of the base substrate and reaches the metal foil and does not penetrate the metal foil is formed, and a conductive electrode is formed in the blind via, A second step of forming a first wiring pattern at a position where the conductive electrode is electrically connected to the other surface of the base substrate;
A third step of forming a first insulating resin layer on the first wiring pattern;
A blind via is formed in the first insulating resin layer to be electrically connected to the first wiring pattern, a conductive electrode is formed in the blind via, and the first wiring pattern is electrically connected to the first insulating resin layer. Forming a wiring pattern at a position where it is electrically connected to the conductive electrode formed in the blind via, and forming a wiring layer by repeating the process of forming an insulating resin layer on the first wiring pattern as many times as necessary. 4 steps,
By cutting the adhesive coating region at the cutting position set on the core substrate, the fifth step of separating and creating two substrates with the metal foil,
A sixth step of forming a wiring pattern connected to the conductive electrode using the metal foil to form a substrate intermediate for the single-sided wiring substrate formed using the substrate with metal foil created in the fifth step;
The opening is formed at the outermost surface of both sides of the substrate intermediates formed in the sixth step to the land portion of the wiring pattern and the insulating resin layer, possess a seventh step of forming a connecting pad to the opening, and
In the fifth step, the cutting position is set to a position that does not overlap the base substrate in plan view .
また、本発明の一態様は、ガラス基板からなるベース基板の上に絶縁層と配線層とが交互に複数積層されて形成された両面配線基板の製造方法であって、
前記ベース基板の一方の面にベース基板よりも面積の大きい金属箔からなる金属箔層を形成した二枚の金属箔付き基板を、前記金属箔同士を対向させた状態で金属箔よりも面積の小さい剥離層を介して積層し、二枚の前記ベース基板の間、且つ前記金属箔及び前記剥離層よりも外周側に接着剤を塗工して接着層を形成して、前記二枚の金属箔付き基板を接着・固定してコア基板を作製する第1工程と、
前記コア基板を形成する前記ベース基板に、当該ベース基板の他方の面に開口して前記金属箔に達するとともに金属箔を貫通しないブラインドビアを形成し、前記ブラインドビア内に導通電極を形成し、さらに、前記ベース基板の他方の面上において前記導通電極と導通する位置に第一配線パターンを形成する第2工程と、
前記第一配線パターンの上に第一絶縁樹脂層を形成する第3工程と、
前記第一絶縁樹脂層に前記第一配線パターンと導通を取るブラインドビアを形成し、当該ブラインドビア内に導通電極を形成し、さらに、前記第一絶縁樹脂層上において前記第一配線パターンと導通を取るブラインドビア内に形成した導通電極と導通する位置に配線パターンを形成し、当該第一配線パターンの上に絶縁樹脂層を形成する工程を必要な層の回数繰り返して配線層を形成する第4工程と、
前記コア基板に設定した切断位置で前記接着剤の塗工領域を切断することで、二枚の前記金属箔付き基板を分離して作成する第5工程と、
前記金属箔をパターニングした配線パターンを形成することで配線基板中間体を形成する第6工程と、
前記第6工程で形成した配線基板中間体の両面の絶縁樹脂層に、接続パッドを形成する開口部と当該開口部に繋がった配線パターンを形成する第7工程と、を有し、
前記第5工程では、前記切断位置を平面視で前記ベース基板と重ならない位置に設定することを特徴とする両面配線基板の製造方法である。
One embodiment of the present invention is a method for producing a double-sided wiring board formed by alternately laminating a plurality of insulating layers and wiring layers on a base substrate made of a glass substrate ,
Two substrates with metal foil in which a metal foil layer made of a metal foil having a larger area than the base substrate is formed on one surface of the base substrate, the area of which is larger than that of the metal foil in a state where the metal foils face each other. Laminating through a small release layer, applying an adhesive between the two base substrates and on the outer peripheral side of the metal foil and the release layer to form an adhesive layer, the two metals A first step of fabricating a core substrate by bonding and fixing a substrate with foil;
In the base substrate that forms the core substrate, a blind via that opens on the other surface of the base substrate and reaches the metal foil and does not penetrate the metal foil is formed, and a conductive electrode is formed in the blind via, A second step of forming a first wiring pattern at a position where the conductive electrode is electrically connected to the other surface of the base substrate;
A third step of forming a first insulating resin layer on the first wiring pattern;
A blind via is formed in the first insulating resin layer to be electrically connected to the first wiring pattern, a conductive electrode is formed in the blind via, and the first wiring pattern is electrically connected to the first insulating resin layer. Forming a wiring pattern at a position where it is electrically connected to the conductive electrode formed in the blind via, and forming a wiring layer by repeating the process of forming an insulating resin layer on the first wiring pattern as many times as necessary. 4 steps,
By cutting the adhesive coating region at the cutting position set on the core substrate, the fifth step of separating and creating two substrates with the metal foil,
A sixth step of forming a wiring board intermediate by forming a wiring pattern obtained by patterning the metal foil;
The insulating resin layer of the double-sided wiring board intermediate formed in the sixth step, a seventh step of forming a wiring pattern connected to the opening and the opening for forming the connecting pads, was perforated,
In the fifth step, the cutting position is set to a position that does not overlap the base substrate in plan view .
また、本発明の一態様は、前記接続パッドを形成する開口部の配線パターンの表面に、ニッケル、金、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛の単体金属、または、前記単体金属を積層してなる金属層を形成することを特徴とする両面配線基板の製造方法である。
また、本発明の一態様は、前記金属箔は、金属からなり、その厚さが10μm以下であることを特徴とする両面配線基板の製造方法である。
In one embodiment of the present invention, the surface of the wiring pattern of the opening that forms the connection pad has a single metal of nickel, gold, tin, tin silver, tin silver copper, tin copper, tin bismuth, tin lead, or A method for producing a double-sided wiring board, wherein a metal layer formed by laminating the single metals is formed.
One embodiment of the present invention is the method for manufacturing a double-sided wiring board, wherein the metal foil is made of metal and has a thickness of 10 μm or less.
また、本発明の一態様は、前記導通電極及び前記配線パターンを形成する導通材料は、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、鉄、または、これらの金属を含む化合物のうちいずれか一つであることを特徴とする両面配線基板の製造方法である。
また、本発明の一態様は、前記ベース基板は、ガラス基板または有機基板からなり、
前記ベース基板の厚さは、0.05mm以上0.4mm以下の範囲内であることを特徴とする両面配線基板の製造方法である。
In one embodiment of the present invention, the conductive material for forming the conductive electrode and the wiring pattern may be any of copper, silver, gold, nickel, platinum, palladium, ruthenium, iron, or a compound containing these metals. It is a manufacturing method of the double-sided wiring board characterized by these.
In one embodiment of the present invention, the base substrate is a glass substrate or an organic substrate,
In the method of manufacturing a double-sided wiring board, the thickness of the base substrate is in a range of 0.05 mm or more and 0.4 mm or less.
また、本発明の一態様は、前記ベース基板の熱膨張率(CTE)は、15ppm/℃以下であることを特徴とする両面配線基板の製造方法である。 Another embodiment of the present invention is the method for manufacturing a double-sided wiring board, wherein the coefficient of thermal expansion (CTE) of the base substrate is 15 ppm / ° C. or less .
本発明の一態様であれば、配線基板の製造であって、板厚の薄い基板において、製造工程のハンドリング性を向上させることが可能であるとともに、作業性と生産性が高く、且つ信頼性と電気特性が優れた導通電極を有する両面配線基板を簡便に提供することが可能となる。 According to one embodiment of the present invention, it is a manufacturing of a wiring board, and it is possible to improve the handling of the manufacturing process in a thin board, and the workability and productivity are high, and the reliability is high. It is possible to easily provide a double-sided wiring board having a conductive electrode with excellent electrical characteristics.
以下、本発明の実施形態(以下、「本実施形態」と記載する)について、図面を参照しつつ説明する。
(両面配線基板の構成)
図1は、本実施形態の両面配線基板の概略構成を示す図であり、両面配線基板を側方から見た断面模式図である。
Hereinafter, an embodiment of the present invention (hereinafter referred to as “the present embodiment”) will be described with reference to the drawings.
(Configuration of double-sided wiring board)
FIG. 1 is a diagram showing a schematic configuration of a double-sided wiring board according to the present embodiment, and is a schematic cross-sectional view of the double-sided wiring board as viewed from the side.
図1中に示すように、両面配線基板100は、ベース基板11の両面に、金属箔を使用して形成した第一配線パターン17aを有しており、ベース基板11の両面に対し、ベース基板11を貫通して形成した第一ブラインドビア46a内に形成した第一導通電極15aによって、導通を確保している。
ベース基板11の両面に形成した第一配線パターン17a上には、それぞれ、絶縁樹脂層19と、第二配線パターン17bが積層形成され、第一配線パターン17aと第二配線パターン17bは、絶縁樹脂層19内に形成した第二ブラインドビア46a内に形成した第二導通電極15bを介して、導通を有している。
As shown in FIG. 1, the double-
An insulating
さらに、両面配線基板100は、必要に応じて、配線パターン17と絶縁樹脂層19を必要な層数で積層し、最表面にソルダーレジスト111からなる接続パッドを形成している。なお、図1中には、両面配線基板100の一例を図示しており、両面配線基板100の構成は、図1中に示す構成で特に規定するものではない。
Further, in the double-
(半導体装置の構成)
次に、図1を参照しつつ、図2を用いて、両面配線基板1を用いて形成した半導体装置の構成について説明する。
図2は、本実施形態の半導体装置の概略構成を示す図であり、半導体装置を側方から見た断面模式図である。
(Configuration of semiconductor device)
Next, the configuration of the semiconductor device formed using the double-sided wiring substrate 1 will be described with reference to FIG.
FIG. 2 is a diagram showing a schematic configuration of the semiconductor device of the present embodiment, and is a schematic cross-sectional view of the semiconductor device as viewed from the side.
図2中に示すように、半導体装置200は、両面配線基板100の一方の面(図2中では、上側の面)に、ハンダボール212により接続して、半導体素子215を搭載している。また、両面配線基板100は、他方の面(図2中では、下側の面)をハンダボール212により接続して、プリント基板(図示せず)に搭載する。
なお、図2中には、半導体装置200一例を図示しており、半導体装置200の構成(半導体素子215の形状、両面配線基板100と半導体素子215及びプリント基板との接続方式)は、図2中に示す構成で特に規定するものではない。
As shown in FIG. 2, the
2 illustrates an example of the
(両面配線基板1の製造方法)
以下、図1及び図2を参照しつつ、図3から図14を用いて、両面配線基板1の製造方法について説明する。
両面配線基板1の製造方法は、第1工程から第7工程を有する。
・第1工程
第1工程では、図3中に示すように、ベース基板11の一方の面に金属箔32で金属箔層を形成した金属箔付き基板418を二枚用い、二枚の金属箔付き基板418を、金属箔32同士を対向させた状態で、金属箔32よりも面積の小さい剥離層33を介して積層する。さらに、二枚のベース基板11の間、且つ金属箔32及び剥離層33よりも外周側の空間に接着剤を塗工して接着層34を形成し、二枚の金属箔付き基板418を接着・固定して、コア基板300を作製する。なお、図3は、両面配線基板1の製造方法の概念図であり、第1工程を示す図である。
(Method for manufacturing double-sided wiring board 1)
Hereinafter, a method for manufacturing the double-sided wiring board 1 will be described with reference to FIGS. 1 and 2 and FIGS. 3 to 14.
The method for manufacturing the double-sided wiring board 1 includes first to seventh steps.
First Step In the first step, as shown in FIG. 3, two metal foil-coated
ここで、金属箔層は、金属箔32を、接着剤や有機樹脂を介してベース基板11に貼り合わせる方法や、スパッタやめっきによりベース基板11に成膜する方法を用いて形成する。
第1工程によりコア基板300を作製することで、板厚の薄いベース基板11の強度を上げて、ハンドリング性を向上することができる。
Here, the metal foil layer is formed using a method in which the
By producing the
また、第1工程により作製するコア基板300は、後工程において、コア基板300の両面に配線パターンと絶縁樹脂層とを必要層数積層した配線層を形成した後、金属箔層の間で二枚の金属箔付き基板418同士を容易に分離させて、一枚の金属箔付き基板418を得る必要がある。
このため、接着層34を形成する際には、二枚のベース基板11の間、且つ金属箔32及び剥離層33よりも外周側の空間に接着剤を塗工、すなわち、金属箔32の外周の領域に接着剤を塗工し、二枚の金属箔付き基板418を、金属箔32同士を対向させた状態で積層して接着・固定し、コア基板300を作製する。
Further, the
For this reason, when the
なお、ベース基板11に対する金属箔32の大きさは、特に規定する必要は無く、ベース基板11の大きさと、接着層34を形成する接着剤の塗工領域に合わせて設定すればよい。
また、接着層34を形成する接着剤の塗工領域は、第5工程で切断して残す領域よりも外側の領域に設ければよい。これは、コア基板300の両面に配線層を形成した後、コア基板300の接着剤を塗工した領域よりも内側で切断することで、容易に二枚の金属箔付き基板418を作成することが可能となるためである。
Note that the size of the
Further, the adhesive coating area for forming the
また、剥離層33の大きさは、第5工程で切断して残す領域よりも大きく、接着剤の塗工領域より内側の領域に相当する大きさとする。また、剥離層33の材料は、コア基板300の状態では、金属箔32同士を保持する粘着性を有し、コア基板300を断裁した後、容易に剥離できる材料を選定すればよい。また、剥離層33の材料は、特に規定しないが、配線層のプロセス温度で変性しない材料が望ましく、シリコーン系離形材やフッ素離形材等が使用可能である。
Also, the size of the
・第2工程
第2工程では、図4から図6中に示すように、コア基板300を形成するベース基板11に、ベース基板11の他方の面に開口して金属箔32に達するとともに金属箔32を貫通しないブラインドビア46を形成した後、ブラインドビア46内に導通電極15を形成する。さらに、ベース基板11の他方の面上において、導通電極15と導通する位置に第一配線パターン17aを形成する。なお、図4は、両面配線基板1の製造方法の概念図であり、第2工程において、ベース基板11にブラインドビア46を形成した状態を示す図である。
Second Step In the second step, as shown in FIGS. 4 to 6, the
ベース基板11へのブラインドビア46の形成方法は特に規定しないが、放電加工、炭酸ガスやYAGやエキシマ等のレーザー加工、サンドブラスト加工、ドライエッチング加工、ウェットエッチング加工等が使用可能である。
なお、ベース基板11へブラインドビア46を形成した後、ビアボトム部の接着剤成分を除去して導通電極との電気的接続性を得るために、プラズマによるドライ洗浄や、アルカリ溶液を使用したウェット法により、ビアボトム部のデスミアを行うことが好適である。
Although the method for forming the blind via 46 on the
In addition, after forming the blind via 46 on the
また、図5中に示すように、ベース基板11へブラインドビア46を形成した後、ベース基板11の他方の面に感光性レジスト48を形成する。なお、図5は、両面配線基板1の製造方法の概念図であり、第2工程において、ベース基板11の他方の面に感光性レジスト48を形成した状態を示す図である。
Further, as shown in FIG. 5, after forming the blind via 46 on the
ベース基板11の他方の面に感光性レジスト48を形成した後、図6中に示すように、導通電極15と第一配線パターン17aを形成する。なお、図6は、両面配線基板1の製造方法の概念図であり、第2工程において、導通電極15と第一配線パターン17aを形成した状態を示す図である。
ここで、第一配線パターン17aの形成方法は、特に規定しないが、セミアディティブ法や、導電性インキを使用した印刷法等を用いることが可能である。
After the photosensitive resist 48 is formed on the other surface of the
Here, a method for forming the
・第3工程
第3工程では、図7中に示すように、第一配線パターン17aの上に、第一絶縁樹脂層19aを形成する。なお、図7は、両面配線基板1の製造方法の概念図であり、第3工程を示す図である。
第3工程において、導通電極15と第一配線パターン17aの上に、第一絶縁樹脂層19aを形成することにより、第4工程で第一絶縁樹脂層19aの表面に形成する第二配線パターン17bとの絶縁性を確保することが可能となる。
Third Step In the third step, as shown in FIG. 7, a first insulating
In the third step, the second
・第4工程
第4工程では、図8中に示すように、第一絶縁樹脂層19aに、第一配線パターン17aと導通を取るブラインドビアを形成し、このブラインドビア内に導通電極を形成する。さらに、第一絶縁樹脂層19a上において、第一配線パターン17aと導通を取るブラインドビア内に形成した導通電極と導通する位置に、配線パターンを形成する。そして、これらの上に絶縁樹脂層を形成することを必要層数繰り返して、配線層を形成する。なお、図8は、両面配線基板1の製造方法の概念図であり、第4工程を示す図である。
-4th process In a 4th process, as shown in FIG. 8, the blind via which connects with the
第4工程では、第一配線パターン17aと、第一絶縁樹脂層19a上に形成した配線パターンとの導通を確保する必要があるため、第一絶縁樹脂層19aのうち第一配線パターン17a上となる位置に、ブラインドビアを形成する。
また、第4工程では、図8中に示すように、コア基板300の最表面を、絶縁性の樹脂層で被覆する。ここで、本実施形態では、図8中に示すように、最表面の樹脂層としてソルダーレジスト111を用いるが、最表面の樹脂層としては、第一絶縁樹脂層19aと同じもの等を、製品に合わせて選定してもよい。
In the fourth step, since it is necessary to ensure conduction between the
In the fourth step, as shown in FIG. 8, the outermost surface of the
また、ブラインドビアと導通電極と配線パターンと絶縁樹脂層からなる層の層数は、製品に合わせて必要層数繰り返して形成するものとする。
なお、図8中では、導通電極がオフセットしているが、ブラインドビアをフィリングして、直上に配線パターン同士を接続する構成とすることも可能である。
Further, the number of layers including the blind via, the conductive electrode, the wiring pattern, and the insulating resin layer is repeatedly formed according to the required number of layers according to the product.
In FIG. 8, the conductive electrodes are offset, but it is also possible to fill the blind vias and connect the wiring patterns directly above.
・第5工程
第5工程では、図9中に示すように、コア基板300に設定した切断位置で、接着層34を形成する接着剤の塗工領域を切断することで、二枚の金属箔付き基板418を分離して作成する。なお、図9は、両面配線基板1の製造方法の概念図であり、第5工程を示す図である。また、図9中には、最表面に配置した保護フィルムを、符号「414」で示す。
-5th process In a 5th process, as shown in FIG. 9, two metal foils are cut | disconnected by cut | disconnecting the application area | region of the adhesive agent which forms the
コア基板300を切断位置316で切断する際には、接着層34と金属箔32を切断し、金属箔32の間の剥離層33より分離することで、ベース基板11の一方の面に配線層を形成した二枚の金属箔付き基板418を製造する。
コア基板300の切断方法としては、打ち抜き加工機や、レーザー加工機、ダイシング加工機等、ベース基板11や金属箔32を切断加工可能な工法を選定すればよい。
When the
As a cutting method of the
この場合、例えば、ベース基板11をガラス基板とすると、打ち抜き加工方式とガラス基板の組み合わせでは、ガラス基板が割れてしまう為、金属箔32の面積をガラス基板よりも大きくし、金属箔32部分で切断すればよい。
また、コア基板300の切断位置316としては、ベース基板11及び金属箔32のうちベース基板11のみを切断する位置と、ベース基板11及び金属箔32を切断する位置を、切断方法とベース基板11の加工性に応じて設定すればよい。
In this case, for example, if the
In addition, as the
コア基板300の切断位置316を、ベース基板11及び金属箔32のうちベース基板11のみを切断する位置に設定した場合とは、例えば、図10中に示すように、金属箔付き基板418の製品外形より大きいベース基板11を使用してコア基板300を形成した場合であり、製品外形の大きさにコア基板300を切断する場合である。この場合、製品外形より大きい剥離層33を使用し、剥離層33よりも外の領域を、接着層34がロの字に囲む状態で、コア基板300を切断する。なお、図10は、コア基板300を切断する方法を示す図であり、ベース基板11及び金属箔32のうちベース基板11のみを切断する場合の概念図である。
The case where the
一方、コア基板300の切断位置316を、ベース基板11及び金属箔32を切断する位置に設定した場合とは、例えば、図11中に示すように、ベース基板11の大きさが金属箔付き基板418の製品外形に相当する場合である。この場合、ベース基板11よりも大きい金属箔32を使用してコア基板300を形成しており、ベース基板11よりも大きい剥離層33を使用し、金属箔32の剥離層33よりも外の領域を、接着層34がロの字に囲む状態で、コア基板300を切断する。すなわち、コア基板300の切断位置316は、金属箔32の剥離層33の上の部分になる。なお、図11は、コア基板300を切断する方法を示す図であり、ベース基板11及び金属箔32を切断する場合の概念図である。
On the other hand, when the
・第6工程
第6工程では、図12及び図13中に示すように、第5工程で製造した金属箔付き基板418を用いて形成した片面配線基板417に対し、金属箔32を使用して導通電極に接続した配線パターン17を形成して、基板中間体とする。
また、第6工程では、特に図示しないが、金属箔32をパターニングした配線パターン17を形成することで、配線基板中間体を形成してもよい。
-6th process In 6th process, as shown in FIG.12 and FIG.13,
In the sixth step, although not particularly illustrated, the wiring substrate intermediate may be formed by forming the
具体的には、第5工程でベース基板11の一方の面に配線層を形成した金属箔付き基板418を製造した後、図12中に示すように、ベース基板11の他方の面に感光性レジスト48を形成する。そして、図13中に示すように、金属箔32を使用して、第5工程でベース基板11の他方の面に配線パターン17を形成する。このとき、ベース基板11のブラインドビア46内の導通電極15と電気的に接続した配線パターン17を形成することで、ベース基板11の両面で導通のとれた配線基板中間体を形成することが可能となる。なお、図12及び図13は、両面配線基板1の製造方法の概念図であり、第6工程を示す図である。
Specifically, after manufacturing a
ここで、金属箔32を使用した配線パターン17の形成方法としては、サブトラクティブ法やセミアディティブ法等が使用可能である。
また、金属箔32の材質は、導電性や加工性や入手の容易さにより、銅、錫銅、ニッケル等の金属、または、その積層物が使用可能である。この場合、金属箔32を使用した配線パターン17の形成方法としては、金属材料の圧延やスパッタ法や蒸着法等のドライ成膜が使用可能である。
Here, as a method of forming the
The
また、金属箔32を使用した配線パターン17の厚さは、サブトラクティブ法にて細線の形成が可能な10μm以下、セミアディティブ法に対しては1μm程度が望ましい。また、セミアディティブ法にて、より厚い金属箔をエッチングにより1μm程度まで薄くして使用することも可能である。
なお、金属箔32の面の配線層としては、裏面と同様に、製品に合わせた必要層数、絶縁樹脂層とブラインドビアと導通電極と配線パターンを形成すれば良い。
Further, the thickness of the
As the wiring layer on the surface of the
・第7工程
第7工程では、図14中に示すように、第6工程で形成した基板中間体の両面の最表面において、絶縁樹脂層と配線パターンのランド部に開口部を形成し、この開口部に接続パッドを形成する。
また、第7工程では、第6工程で配線基板中間体を形成した場合、特に図示しないが、配線基板中間体の両面の絶縁樹脂層に、接続パッド用開口部と接続パッド用開口部に繋がった配線パターンを形成してもよい。なお、図14は、両面配線基板1の製造方法の概念図であり、第7工程を示す図である。
-7th process In the 7th process, as shown in FIG. 14, in the outermost surface of both surfaces of the board | substrate intermediate body formed at the 6th process, an opening part is formed in the land part of an insulating resin layer and a wiring pattern, and this A connection pad is formed in the opening.
In the seventh step, when the wiring board intermediate is formed in the sixth step, although not particularly shown, the connection pad opening and the connection pad opening are connected to the insulating resin layers on both sides of the wiring board intermediate. A wiring pattern may be formed. In addition, FIG. 14 is a conceptual diagram of the manufacturing method of the double-sided wiring board 1, and is a figure which shows a 7th process.
また、金属箔32の面の配線基板の最表面は、絶縁性の樹脂層で被覆し、最表面の樹脂層は絶縁樹脂と同じでも、ソルダーレジストでも製品に合わせて選定すればよい。なお、図14中には、一例として、最表面の樹脂層としてソルダーレジスト111を選定した場合を示す。
また、第7工程では、両面配線基板の絶縁樹脂に、下層の配線電極と導通を取る為の開口部である導通パッド413と、半導体素子接続パッドを形成する。
この場合、接続パッド用開口部の配線パターン表面に、ニッケル、金、錫、錫銀、錫銀銅、錫銅、錫ビスマス、錫鉛の単体金属、または、単体金属を積層してなる金属層を形成する。ここで、金属層を形成する金属としては、被接合材料側の接続パッドや接続方式に合わせて、電気的に接続安定性の高い材料を選定すればよい。
Further, the outermost surface of the wiring board on the surface of the
In the seventh step, a
In this case, a single layer of nickel, gold, tin, tin silver, tin silver copper, tin copper, tin bismuth, tin lead, or a metal layer obtained by laminating a single metal on the surface of the wiring pattern of the connection pad opening Form. Here, as the metal forming the metal layer, a material having high electrical connection stability may be selected in accordance with the connection pad and the connection method on the bonded material side.
なお、ブラインドビア46内の導通電極15及び配線パターン17を形成する導通材料としては、例えば、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、鉄またはこれらの金属を含む化合物のいずれかから選択することが可能である。
また、導通電極15や配線パターン17の形成方式は、スパッタ等のドライ法や、化学めっきや電解めっき等のウェット法や、導電性インキを使用した印刷法等を用いることが可能である、各工法に応じた導電材料を使用すればよい。
The conductive material for forming the
The
また、電解めっき法では、基板のスルーホール部にめっき形成する場合に、アスペクト比が高い場合、スルーホールの両端が先に塞がり、ボイドを生じてしまう。
本発明のブラインドビア46の場合、高アスペクト比の穴に対し、ボイドを発生を抑制してめっきアップする事が可能であり、ボイドのない導通電極15を得ることが可能である。ここで、ボイドは、抵抗の上昇による電気特性が悪化や断線などを引き起こす原因となり、ボイドのない導通電極15の形成が重要である。
In the electroplating method, when plating is formed on the through-hole portion of the substrate, if the aspect ratio is high, both ends of the through-hole are closed first and voids are generated.
In the case of the blind via 46 of the present invention, it is possible to perform plating up while suppressing the generation of voids with respect to a high aspect ratio hole, and it is possible to obtain a
また、ベース基板11の材料としては、例えば、ガラス基板や、アクリル樹脂やポリイミド樹脂やプリプレグなどの有機基板等が使用可能である。
また、ベース基板11の厚さは、0.05mm以上0.45mm以下の範囲内とすることが好適である。その理由を、以下に示す。
ベース基板11の厚さが0.45mmよりも厚くなると、両面配線基板100の剛性が高くなるため、基板単体で製造時のハンドリングが容易になり、本発明の技術を展開する必要が無いためである。また、ベース基板11の厚さが0.4mm以下になると、ベース基板11の撓みが大きくなる為、基板単体ではハンドリングが難しくなる。また、二枚の金属箔付き基板418を貼り合せることで、コア基板300として剛性が高くなり、製造時のハンドリングが容易になる。
Moreover, as a material of the
The thickness of the
If the thickness of the
また、コア基板300の端部を切断し分離する際、剥離層33を境に二枚の片面配線形成基板の端部を外側に反らせて、徐々に剥離する必要がある。このとき、ベース基板11の厚さが0.45mmよりも厚くなると、剛性が高く反らせにくくなるため、この観点からも、ベース基板11の厚さは0.4mm以下が望ましい。
また、両面配線基板100のコア基板300に形成するブラインドビア46内の導通電極15の距離は、短いことが求められており、この点においても、ベース基板11の厚さは薄いものが必要である。
Further, when the end portion of the
In addition, the distance between the
また、金属箔付き基板418を形成するまでは、コア基板300を単体でハンドリングする必要があり、剛性の得られる基板の厚みが必要である。また、接着層34を介して金属箔32と貼り合せる際、接着層34や有機樹脂の厚みが約0.005mm程度、接着層34や有機樹脂の熱膨張率がベース基板11の10倍程度であり、接着層34や有機樹脂の硬化収縮でベース基板11の変形を回避するためにも、ベース基板11の厚さは接着層34の厚みの10倍である0.05mm以上は必要である。
Further, until the
また、本発明は、剛性が低く、厚さの薄い両面配線基板100への展開を想定している。
以上により、ベース基板11の厚さは、0.05mm以上0.45mm以下の範囲内とすることが好適である。なお、ベース基板11の厚さは、例えば、マイクロメータにて測定する。
In addition, the present invention assumes development on a double-
As described above, the thickness of the
また、本実施形態の両面配線基板100は、シリコン基板からなる半導体素子や、プリント基板と接続して使用することを想定している。半導体素子とプリント基板の熱膨張率は、それぞれ、2−3ppm/℃、10−15ppm/℃であり、実装する際の熱膨張による反りによる導通破壊を回避するためには、ベース基板11の熱膨張率は、半導体素子とプリント基板の間にあることが望ましい。これは、プリント基板の熱膨張率の上限が15ppm/℃であることより、ベース基板11の熱膨張率は、15ppm/℃以下、望ましくは、接続するプリント基板より低い熱膨張率であればよい。また、ベース基板11の熱膨張率の下限は、半導体素子の上限の3ppm/℃よりも高ければよい。なお、ベース基板11の熱膨張率は、例えば、ベース基板11をガラス基板とした場合は、JIS R3102に従い、TMAにて測定する。一方、ベース基板11を有機基板とした場合は、JIS K7197に従い、TMAにて測定する。
Further, it is assumed that the double-
上記の工程(第1〜第7工程)で製造した両面配線基板100は、両面の配線パターン間で、高い導通信頼性を実現することが可能となる。
また、両面配線基板100に半導体素子215を搭載して形成した半導体装置200は、接続対象である半導体素子やプリント基板との間で金属材料を最適化することで、高い接続強度を得るとともに、実装時の熱変形の最適化により、高い接続信頼性を実現することが可能となる。
The double-
In addition, the
以下、本発明の実施例について、図1から図14を参照しつつ、図15から図19を用いるとともに、比較例に基づく比較結果を用いて説明する。なお、以下に、本発明の実施例及び比較例を示すが、本発明は、これに限定されるものではない。また、図15から図19は、比較例の両面配線基板1の製造方法の概念図である。 Hereinafter, examples of the present invention will be described using FIGS. 15 to 19 and comparison results based on comparative examples with reference to FIGS. 1 to 14. In addition, although the Example and comparative example of this invention are shown below, this invention is not limited to this. 15 to 19 are conceptual diagrams of a method for manufacturing the double-sided wiring board 1 of the comparative example.
(実施例)
ベース基板11は、厚さ0.2mmt、大きさ300×400mm、熱膨張率4ppm/℃の低膨張ガラスにて設計した。
金属箔32は、スパッタにて、Ti膜とCu膜を、それぞれ、0.1μm厚、0.2μm厚にて積層して形成し、ベース基板11の周辺部より3mmずつ内側の領域にて設計した。
片面配線基板417の製品外形は、270×370mmとし、この位置をコア基板300の切断位置316として設計した。そして、コア基板300の両面を保護フィルム414でラミネートした後、ダイシング装置でコア基板300の切断位置316を断裁し、二枚の片面配線基板417を得た。その後、片面配線基板417の金属箔層のTi/Cuスパッタ膜をシード層として使用し、ポジ型の感光性レジスト48を塗工、露光、現像して、配線パターン17の部分が開口したレジストパターンを形成した。
(Example)
The
The
The product outer shape of the single-
剥離層33には、50μm厚のシリコーン樹脂フィルムを使用した。また、片面配線基板417の製品外形に対し、5mmずつ広いものにて設計した。
接着層34は、アクリル系接着剤にて設計した。
絶縁樹脂層19には、エポキシ系樹脂からなるABFを使用し、銅配線上で10μm厚にて設計した。
For the
The
For the insulating
配線パターン17は、シード層に、Ti/Cuスパッタ膜、または、無電解銅めっきを使用し、配線パターン17の厚付けには電解銅めっきを行い、セミアディティブ法により設計した。このとき、ブラインドビア46内の導通電極15は、コンフォーマルめっきにて設計した。
また、配線パターン17は、ベース基板11に電解銅めっきを9μm厚で形成し、感光性レジスト48を溶解除去し、Ti/Cuスパッタ膜をエッチング除去して形成した。
The
The
また、配線パターン17のLS値は10μm、銅配線の厚みは8μmにて設計した。
感光性レジスト48はポジ型とし、塗工、露光、現像して、配線パターン17に相当する部分が開口したレジストパターンを形成した。
ブラインドビア46の形成には、UV−YAGレーザーを使用し、ガラス基板(ベース基板11)に対してはピコ秒レーザーを使用した。ブラインドビア46のTop径は、50μmφにて設計した。また、レーザー加工にて生じたブラインドビア46内の塵は、アルカリ水溶液系の処理液でデスミアしてクリーニングした。
The LS value of the
The photosensitive resist 48 was a positive type and was coated, exposed and developed to form a resist pattern having an opening corresponding to the
A UV-YAG laser was used to form the blind via 46, and a picosecond laser was used for the glass substrate (base substrate 11). The top diameter of the blind via 46 was designed to be 50 μmφ. The dust in the blind via 46 generated by laser processing was cleaned by desmearing with an alkaline aqueous processing solution.
導通パッド部413はNi/Auめっきにて設計し、半導体素子215とはハンダによる接続を想定した。また、導通パッド部413は、ベース基板11に無電解銅めっきにてシード層を形成し、セミアディティブ法により配線パターン17を形成した後、感光性のソルダーレジスト11を積層し露光、現像を行って形成した。なお、実施例では、片面の配線パターン17の層数を二層としたが、特に限定するものではない。
また、両面の導通パッド413の表面には、それぞれ、Ni/Auの表面処理を行い、実施例の両面配線基板100を製造した。
The
Further, Ni / Au surface treatment was performed on the surfaces of the
(実施例の評価)
実施例の両面配線基板100では、ベース基板11として0.2mmt厚のガラス基板を使用し、両面の配線パターン17間で導通信頼性が高く、且つ、両面配線基板100のセミアディティブ法や洗浄乾燥等、基板が破損し易い工程での加工を可能とする両面配線基板100の製造方法と、両面配線基板100を得ることが可能であることが確認された。
(Evaluation of Examples)
In the double-
(比較例)
ベース基板11としては、厚さ0.5mmt、大きさ300×400mm、熱膨張率4ppm/℃の低膨張ガラスを使用した。
絶縁樹脂層19には、エポキシ系樹脂からなるABFを使用し、銅配線上で10μm厚にて設計した。
ガラス基板のスルーホール形成には、ピコ秒レーザーを使用し、ブラインドビア46の形成には、UV−YAGレーザーを使用した。スルーホールとブラインドビア46のTop径、はそれぞれ、80μmφと50μmφにて設計した。
(Comparative example)
As the
For the insulating
A picosecond laser was used to form a through hole in the glass substrate, and a UV-YAG laser was used to form the blind via 46. The top hole diameter of the through hole and the blind via 46 was designed to be 80 μmφ and 50 μmφ, respectively.
配線パターン17は、シード層に、Ti/Cuスパッタ膜または無電解銅めっきを使用し、配線パターン17の厚付けには、電解銅めっきを行い、セミアディティブ法により形成した。
スパッタ膜は、Ti膜とCu膜を、それぞれ、0.1μm厚、0.2μm厚にて設計した。このとき、ブラインドビア46内の導通電極15は、THコンフォーマルめっきにて形成した。
配線パターン17のLS値は10μm、銅配線の厚みは8μmにて設計した。
The
As the sputtered film, a Ti film and a Cu film were designed with a thickness of 0.1 μm and a thickness of 0.2 μm, respectively. At this time, the
The
(比較例の製造方法)
比較例の両面配線基板100を製造する際には、まず、図15中に示すように、ガラス基板(ベース基板11)にスルーホールを形成した。この際、レーザーの加工定盤518をレーザー光にて加工しない様に、ガラス基板を3mm浮かせ、多点で保持する専用治具で保持した為、専用治具の接触する部分にはスルーホールを配置できない領域を生じた。また、ガラス基板が厚い為、加工時間が長くなった。
(Manufacturing method of comparative example)
When manufacturing the double-
次に、図16中に示すように、ベース基板11の両面に、Ti/Cuスパッタ膜をシード層として形成し、ポジ型の感光性レジスト48を塗工、露光、現像して、配線パターンに相当する部分が開口したレジストパターンを形成した。
そして、図17中に示すように、ベース基板11の両面に電解銅めっきを9μm厚で形成し、さらに、感光性レジスト48を溶解除去し、Ti/Cuスパッタ膜をエッチング除去し、配線パターン17を形成した。
Next, as shown in FIG. 16, a Ti / Cu sputtered film is formed as a seed layer on both surfaces of the
Then, as shown in FIG. 17, electrolytic copper plating is formed on both surfaces of the
次に、図18中に示すように、ベース基板11の両面に絶縁樹脂層19を積層形成し、その形成した絶縁樹脂層19にUV−YAGにてブラインドビア46を形成し、レーザー加工にて生じたブラインドビア46内の塵を,アルカリ水溶液系の処理液でデスミアしてクリーニングした。
最後に、図19中に示すように、ベース基板11の両面に、無電解銅めっきにてシード層を形成し、セミアディティブ法により配線パターン17を形成した後、感光性のソルダーレジスト11を積層して露光、現像を行い、導通パッド部413を形成した。なお、両面の導通パッド413の表面には、Ni/Auの表面処理を行い、比較例の両面配線基板100を製造した。
Next, as shown in FIG. 18, insulating resin layers 19 are laminated on both surfaces of the
Finally, as shown in FIG. 19, a seed layer is formed on both surfaces of the
(比較例の評価)
比較例の製造方法では、両面の配線パターン17間で導通の取れた配線パターン17を得ることはできた。しかしながら、両面配線板のセミアディティブ法や洗浄乾燥など、ベース基板11が破損しないガラス基板の剛性を得るために、ベース基板11が厚くなり、また、スルーホールの穴径が大きくなったため、高密度、高精細を実現できなかったことが確認された。また、配線パターン17を配置できない領域を生じ、一枚のコア基板300から取れる製品の面積比率が低くなるといった不具合を生じたことが確認された。
(Evaluation of comparative example)
In the manufacturing method of the comparative example, it was possible to obtain a
本発明は、3次元実装や2.5次元実装における電子機器の高機能化、高速化に対応可能な両面配線基板の製造方法として利用可能である。 The present invention can be used as a method for manufacturing a double-sided wiring board that can cope with higher functionality and higher speed of electronic devices in three-dimensional mounting and 2.5-dimensional mounting.
11 ベース基板
15 導通電極
17 配線パターン
19 絶縁樹脂層
32 金属箔
33 剥離層
34 接着層
46 ブラインドビア
48 感光性レジスト
100 両面配線基板
111 ソルダーレジスト
200 半導体装置
212 ハンダボール
215 半導体素子
300 コア基板
316 切断位置
413 導通パッド
414 保護フィルム
417 片面配線基板
418 金属箔付き基板
DESCRIPTION OF
Claims (7)
前記ベース基板の一方の面にベース基板よりも面積の大きい金属箔からなる金属箔層を形成した二枚の金属箔付き基板を、前記金属箔同士を対向させた状態で金属箔よりも面積の小さい剥離層を介して積層し、二枚の前記ベース基板の間、且つ前記金属箔及び前記剥離層よりも外周側に接着剤を塗工して接着層を形成して、前記二枚の金属箔付き基板を接着・固定してコア基板を作製する第1工程と、
前記コア基板を形成する前記ベース基板に、当該ベース基板の他方の面に開口して前記金属箔に達するとともに金属箔を貫通しないブラインドビアを形成し、前記ブラインドビア内に導通電極を形成し、さらに、前記ベース基板の他方の面上において前記導通電極と導通する位置に第一配線パターンを形成する第2工程と、
前記第一配線パターンの上に第一絶縁樹脂層を形成する第3工程と、
前記第一絶縁樹脂層に前記第一配線パターンと導通を取るブラインドビアを形成し、当該ブラインドビア内に導通電極を形成し、さらに、前記第一絶縁樹脂層上において前記第一配線パターンと導通を取るブラインドビア内に形成した導通電極と導通する位置に配線パターンを形成し、当該第一配線パターンの上に絶縁樹脂層を形成する工程を必要な層の回数繰り返して配線層を形成する第4工程と、
前記コア基板に設定した切断位置で前記接着剤の塗工領域を切断することで、二枚の前記金属箔付き基板を分離して作成する第5工程と、
前記第5工程で作成した金属箔付き基板を用いて形成した片面配線基板に対し、前記金属箔を使用して導通電極に接続した配線パターンを形成して基板中間体とする第6工程と、
前記第6工程で形成した基板中間体の両面の最表面において絶縁樹脂層と配線パターンのランド部に開口部を形成し、当該開口部に接続パッドを形成する第7工程と、を有し、
前記第5工程では、前記切断位置を平面視で前記ベース基板と重ならない位置に設定することを特徴とする両面配線基板の製造方法。 A method of manufacturing a double-sided wiring board formed by alternately laminating a plurality of insulating layers and wiring layers on a base substrate made of a glass substrate,
Two substrates with metal foil in which a metal foil layer made of a metal foil having a larger area than the base substrate is formed on one surface of the base substrate, the area of which is larger than that of the metal foil in a state where the metal foils face each other. Laminating through a small release layer, applying an adhesive between the two base substrates and on the outer peripheral side of the metal foil and the release layer to form an adhesive layer, the two metals A first step of fabricating a core substrate by bonding and fixing a substrate with foil;
In the base substrate that forms the core substrate, a blind via that opens on the other surface of the base substrate and reaches the metal foil and does not penetrate the metal foil is formed, and a conductive electrode is formed in the blind via, A second step of forming a first wiring pattern at a position where the conductive electrode is electrically connected to the other surface of the base substrate;
A third step of forming a first insulating resin layer on the first wiring pattern;
A blind via is formed in the first insulating resin layer to be electrically connected to the first wiring pattern, a conductive electrode is formed in the blind via, and the first wiring pattern is electrically connected to the first insulating resin layer. Forming a wiring pattern at a position where it is electrically connected to the conductive electrode formed in the blind via, and forming a wiring layer by repeating the process of forming an insulating resin layer on the first wiring pattern as many times as necessary. 4 steps,
By cutting the adhesive coating region at the cutting position set on the core substrate, the fifth step of separating and creating two substrates with the metal foil,
A sixth step of forming a wiring pattern connected to the conductive electrode using the metal foil to form a substrate intermediate for the single-sided wiring substrate formed using the substrate with metal foil created in the fifth step;
A seventh step of forming an opening in the land portion of the insulating resin layer and the wiring pattern on the outermost surfaces of both sides of the substrate intermediate formed in the sixth step, and forming a connection pad in the opening;
In the fifth step, the cutting position is set to a position that does not overlap the base substrate in plan view.
前記ベース基板の一方の面にベース基板よりも面積の大きい金属箔からなる金属箔層を形成した二枚の金属箔付き基板を、前記金属箔同士を対向させた状態で金属箔よりも面積の小さい剥離層を介して積層し、二枚の前記ベース基板の間、且つ前記金属箔及び前記剥離層よりも外周側に接着剤を塗工して接着層を形成して、前記二枚の金属箔付き基板を接着・固定してコア基板を作製する第1工程と、
前記コア基板を形成する前記ベース基板に、当該ベース基板の他方の面に開口して前記金属箔に達するとともに金属箔を貫通しないブラインドビアを形成し、前記ブラインドビア内に導通電極を形成し、さらに、前記ベース基板の他方の面上において前記導通電極と導通する位置に第一配線パターンを形成する第2工程と、
前記第一配線パターンの上に第一絶縁樹脂層を形成する第3工程と、
前記第一絶縁樹脂層に前記第一配線パターンと導通を取るブラインドビアを形成し、当該ブラインドビア内に導通電極を形成し、さらに、前記第一絶縁樹脂層上において前記第一配線パターンと導通を取るブラインドビア内に形成した導通電極と導通する位置に配線パターンを形成し、当該第一配線パターンの上に絶縁樹脂層を形成する工程を必要な層の回数繰り返して配線層を形成する第4工程と、
前記コア基板に設定した切断位置で前記接着剤の塗工領域を切断することで、二枚の前記金属箔付き基板を分離して作成する第5工程と、
前記金属箔をパターニングした配線パターンを形成することで配線基板中間体を形成する第6工程と、
前記第6工程で形成した配線基板中間体の両面の絶縁樹脂層に、接続パッドを形成する開口部と当該開口部に繋がった配線パターンを形成する第7工程と、を有し、
前記第5工程では、前記切断位置を平面視で前記ベース基板と重ならない位置に設定することを特徴とする両面配線基板の製造方法。 A method of manufacturing a double-sided wiring board formed by alternately laminating a plurality of insulating layers and wiring layers on a base substrate made of a glass substrate,
Two substrates with metal foil in which a metal foil layer made of a metal foil having a larger area than the base substrate is formed on one surface of the base substrate, the area of which is larger than that of the metal foil in a state where the metal foils face each other. Laminating through a small release layer, applying an adhesive between the two base substrates and on the outer peripheral side of the metal foil and the release layer to form an adhesive layer, the two metals A first step of fabricating a core substrate by bonding and fixing a substrate with foil;
In the base substrate that forms the core substrate, a blind via that opens on the other surface of the base substrate and reaches the metal foil and does not penetrate the metal foil is formed, and a conductive electrode is formed in the blind via, A second step of forming a first wiring pattern at a position where the conductive electrode is electrically connected to the other surface of the base substrate;
A third step of forming a first insulating resin layer on the first wiring pattern;
A blind via is formed in the first insulating resin layer to be electrically connected to the first wiring pattern, a conductive electrode is formed in the blind via, and the first wiring pattern is electrically connected to the first insulating resin layer. Forming a wiring pattern at a position where it is electrically connected to the conductive electrode formed in the blind via, and forming a wiring layer by repeating the process of forming an insulating resin layer on the first wiring pattern as many times as necessary. 4 steps,
By cutting the adhesive coating region at the cutting position set on the core substrate, the fifth step of separating and creating two substrates with the metal foil,
A sixth step of forming a wiring board intermediate by forming a wiring pattern obtained by patterning the metal foil;
An insulating resin layer on both surfaces of the wiring board intermediate formed in the sixth step, and a seventh step of forming an opening for forming a connection pad and a wiring pattern connected to the opening,
In the fifth step, the cutting position is set to a position that does not overlap the base substrate in plan view.
7. The method for manufacturing a double-sided wiring board according to claim 1, wherein the base substrate has a coefficient of thermal expansion of 15 ppm / ° C. or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013204854A JP6354130B2 (en) | 2013-09-30 | 2013-09-30 | Double-sided wiring board manufacturing method, double-sided wiring board, semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013204854A JP6354130B2 (en) | 2013-09-30 | 2013-09-30 | Double-sided wiring board manufacturing method, double-sided wiring board, semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015070186A JP2015070186A (en) | 2015-04-13 |
JP6354130B2 true JP6354130B2 (en) | 2018-07-11 |
Family
ID=52836574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013204854A Expired - Fee Related JP6354130B2 (en) | 2013-09-30 | 2013-09-30 | Double-sided wiring board manufacturing method, double-sided wiring board, semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6354130B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6744202B2 (en) * | 2016-12-06 | 2020-08-19 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4287133B2 (en) * | 2002-12-11 | 2009-07-01 | 大日本印刷株式会社 | Manufacturing method of through-hole wiring board |
JP2006049660A (en) * | 2004-08-06 | 2006-02-16 | Cmk Corp | Manufacturing method of printed wiring board |
JP5410660B2 (en) * | 2007-07-27 | 2014-02-05 | 新光電気工業株式会社 | WIRING BOARD AND ITS MANUFACTURING METHOD, ELECTRONIC COMPONENT DEVICE AND ITS MANUFACTURING METHOD |
JP5029911B2 (en) * | 2008-04-02 | 2012-09-19 | 日立化成工業株式会社 | Circuit forming support substrate, semiconductor element mounting package substrate, and substrate manufacturing method |
-
2013
- 2013-09-30 JP JP2013204854A patent/JP6354130B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015070186A (en) | 2015-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI670803B (en) | Interposer, semiconductor device, interposer manufacturing method, and semiconductor device manufacturing method | |
JP5010737B2 (en) | Printed wiring board | |
JP5451719B2 (en) | Wiring board and semiconductor package | |
JP6394136B2 (en) | Package substrate and manufacturing method thereof | |
KR101077380B1 (en) | A printed circuit board and a fabricating method the same | |
JP6840935B2 (en) | Wiring circuit board manufacturing method | |
JPWO2007126090A1 (en) | CIRCUIT BOARD, ELECTRONIC DEVICE DEVICE, AND CIRCUIT BOARD MANUFACTURING METHOD | |
JP2005310946A (en) | Semiconductor device | |
KR20100043547A (en) | Coreless substrate having filled via pad and a fabricating method the same | |
KR100797682B1 (en) | Method for manufacturing printed circuit board | |
JPWO2010052942A1 (en) | Electronic component built-in wiring board and manufacturing method thereof | |
JP4982779B2 (en) | Manufacturing method of package substrate | |
JP4890959B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR PACKAGE | |
KR20090106708A (en) | High density substrate and manufacturing method thereof | |
US20140332253A1 (en) | Carrier substrate and manufacturing method thereof | |
JP2008181977A (en) | Package, manufacturing method thereof, semiconductor device using the same, and manufacturing method of semiconductor device using the same | |
JP2013070009A (en) | Printed circuit board and method for manufacturing the same | |
JP2010226075A (en) | Wiring board and method for manufacturing the same | |
JP2014082441A (en) | Multi-layer type coreless substrate and method of manufacturing the same | |
US9491871B2 (en) | Carrier substrate | |
WO2016114133A1 (en) | Interposer, semiconductor device, and method for manufacture thereof | |
KR101167429B1 (en) | Method for manufacturing the semiconductor package | |
JP2017005081A (en) | Interposer, semiconductor device, and method of manufacturing them | |
JP2015198093A (en) | Interposer, semiconductor device, method of manufacturing interposer, and method of manufacturing semiconductor device | |
JP2010034430A (en) | Wiring board and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180313 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6354130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |