JP6327892B2 - 撮像装置及びその制御方法 - Google Patents

撮像装置及びその制御方法 Download PDF

Info

Publication number
JP6327892B2
JP6327892B2 JP2014051587A JP2014051587A JP6327892B2 JP 6327892 B2 JP6327892 B2 JP 6327892B2 JP 2014051587 A JP2014051587 A JP 2014051587A JP 2014051587 A JP2014051587 A JP 2014051587A JP 6327892 B2 JP6327892 B2 JP 6327892B2
Authority
JP
Japan
Prior art keywords
frame
image
flash
band
frames
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014051587A
Other languages
English (en)
Other versions
JP2015177303A (ja
Inventor
武範 小布施
武範 小布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014051587A priority Critical patent/JP6327892B2/ja
Publication of JP2015177303A publication Critical patent/JP2015177303A/ja
Application granted granted Critical
Publication of JP6327892B2 publication Critical patent/JP6327892B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Description

本発明は、デジタル一眼レフカメラやデジタルビデオカメラ等の撮像装置及びその制御方法に関し、特に、特に動画を撮影する際の制御技術に関する。
近年、デジタルビデオカメラに代表される撮像装置の撮像素子として、CMOS型イメージセンサ(以下「CMOSセンサ」という)が広く用いられるようになってきている。CMOSセンサは、水平ラインを順次露光し、ライン毎に映像信号を順次読み出して1つのフレームを生成するローリングシャッタ方式を採用したものが主流である。
このようなローリングシャッタ方式のCMOSセンサでは、ライン毎の露光タイミングと読み出し時間とにずれが生じる。そのため、撮影中にストロボ光のような発光期間の短い外部閃光が被写体に対して照射されると、画面の上下で明るさが分割されたような画像が生成することがある。このような外部閃光によってフレーム内に発生する帯状の明るさの段差は「フラッシュバンド」と呼ばれており、フラッシュバンドを補正するための技術が、種々、提案されている。
例えば、特許文献1には、フラッシュバンドが発生している2又はそれ以上のフレームの輝度を比較し、その比較結果に基づいて画像合成処理を行い、全面閃光画像を生成する方法が記載されている。また、特許文献2には、映像撮影用の撮像素子とは別に、フラッシュバンド検出用の光量センサを設けてフラッシュバンドを検出し、映像上のフラッシュバンド位置にゲインをかけることによってフラッシュバンドを補正する方法が記載されている。
特開2012−156634号公報 特開2010−263533号公報
しかしながら、画像合成に用いる2フレームの間には時間的なずれがある。そのため、上記特許文献1に記載された技術では、特に高速で動いている動体を被写体に含む場合には、合成処理によって、動体が離散されたような、画像の雰囲気に違和感のある画像が生成されることがある。一方、上記特許文献2に記載された技術では、フラッシュバンドが発生している領域と発生していない領域に別々にゲインをかけるため、画面によっては一部だけノイズが多い画像になってしまうという問題がある。また、白飛びしている領域に負のゲインをかけることによって、違和感のある映像になってしまうという問題もある。
本発明は、フラッシュバンドを補正する際に、被写体に動体を含む場合でも画像の雰囲気に違和感を与えることなく、また、画像内で部分的にノイズ量が変化することを抑制した全面閃光画像を生成することを可能にする技術を提供することを目的とする。
本発明に係る撮像装置は、部装置へ出力する映像のフレームレートよりも高速のフレームレートで信号を読み出すことができる撮像素子と、前記撮像素子のフレームレートと露光期間とを合わせて前記撮像素子から信号を読み出す制御手段と、前記撮像素子から出力されたフレームにフラッシュバンドが発生しているか否かを検出する検出手段と、前記撮像素子から出力された連続する少なくとも3フレームを記憶する記憶手段と、前記撮像素子のフレームレートを前記映像のフレームレートに変換するための所定のパターンに従うと前記フラッシュバンドが発生したフレームが前記外部装置へ出力されることになる場合に、前記記憶手段に記憶されたフレームのうちフラッシュバンドが発生したフレームに時系列で近く、且つ、フラッシュバンドが発生していないフレームを全面閃光画像のフレームへ補正する補正手段と、記補正手段から取得したフレームの中からフラッシュバンドが発生していないフレーム及び前記全面閃光画像のフレームを選択することでフレームレート変換した映像を前記外部装置へ出力する変換手段とを備えることを特徴とする。
本発明では、フラッシュバンドが発生したフレームの輝度情報を用いてフラッシュバンドが発生していないフレームの画像を補正することによって全面閃光画像を生成し、記憶や表示等を行う。こうして、複数のフレームを合成する従来手法を採らないことにより、被写体に動体を含む場合でも画像の雰囲気に違和感を与えることない映像を記憶、表示等することができる。また、フラッシュバンドが発生していないフレームの画像全体を補正するため、画像内で部分的にノイズ量が変化することを抑制することができ、違和感のない質感の全面閃光画像を生成することができる。
本発明の実施形態に係る撮像装置100の概略構成を示すブロック図である。 撮像素子(高速読み出し可能なCMOSセンサ)からの読み出したフレームを記憶・出力部へ入力する形態の一例を模式的に示す図である。 図2の形態において撮影中に外部閃光が発生した場合に撮像素子から読み出されて記憶・出力部へ至るまでのフレーム処理の流れを模式的に示す図である。 図3に示したフレーム処理を説明するフローチャートである。 フラッシュバンドが発生していないフレームから全面閃光画像を生成する方法を模式的に示す図である。 撮像素子(高速読み出し可能なCMOSセンサ)からの読み出したフレームを記憶・出力部へ入力する形態の別の例を模式的に示す図である。 図6の形態において撮影中に外部閃光が発生した場合に撮像素子から読み出されて記憶・出力部へ至るまでのフレーム処理の流れを模式的に示す図である。
以下、本発明の実施形態について、添付図面を参照して詳細に説明する。
図1は、本発明の実施形態に係る撮像装置100の概略構成を示すブロック図である。撮像装置100は、典型的には、動画撮影機能を備えるデジタルスチルカメラやデジタルビデオカメラであるが、これに限られず、カメラ機能(撮像素子を用いて映像を取得する撮影機能)を備える各種の電子機器であってもよい。例えば、撮像装置100は、カメラ機能付き携帯通信端末(携帯電話、スマートフォン等)、カメラ機能付き携帯型コンピュータ(タブレット端末)、カメラ機能付き携帯ゲーム機等であってもよい。
撮像装置100は、光学レンズ101、撮像素子102、画像取得部103、閃光検出部104、画像補正部105、システム制御部106、撮像素子制御部107、フォーマット変換部108、記憶・出力部109及びフレームメモリ110を備える。
光学レンズ101は、被写体からの反射光を取り込み、被写体像を撮像素子102に結像させる。光学レンズ101は、具体的には、被写体に対してピントを合わせるためのフォーカスレンズ、焦点距離を変化させるためのズームレンズ等を含む。光学レンズ101を撮影光学系は、不図示であるが、光量や被写界深度を調節する絞り機構等を備える。
撮像素子102は、光学レンズ101により結像した被写体像(光学像)を電気信号に変換して、画像取得部103へ供給する。本実施形態では、撮像素子102はCMOSセンサであるとし、その特性の詳細については後述する。
画像取得部103は、撮像素子102から取得した映像信号であるアナログ信号をA/D変換によりデジタル信号に変換し、更に輝度レベル補正処理やホワイトバランス処理等を含む所定の現像処理を行って、フレーム毎に画像(画像情報、画像データ)を生成する。閃光検出部104は、画像取得部103から取得した画像に、ストロボ光(フラッシュ光)等の外部閃光がフッシュバンドとして現れているか否かを検出し、検出結果をシステム制御部106へ送信する。また、閃光検出部104は、フラッシュバンドを検出したフレームに対して、フラッシュバンドが発生していることを示すフラグ(以下「FB検出フラグ」という)を付加する。
画像補正部105は、閃光検出部104によってフラッシュバンドが発生しているとの検出結果を受けた場合に、フラッシュバンドが発生しているフレームの画像情報を用いて、フラッシュバンドが発生していないフレームの画像から全面閃光画像を生成する。システム制御部106は、不図示のCPUと、CPUが実行する各種のプログラムを格納したROMと、CPUのワークエリアとして用いられると共にCPUの演算処理中の各種の演算値やパラメータを記憶するRAM等を有する。システム制御部106は、撮像装置100に対する使用者の操作に応じて撮像装置100の動作を決定し、各機能ブロックの動作を制御することにより撮像装置100の全体的動作の制御を行う。
撮像素子制御部107は、システム制御部106の制御下において、撮像素子102の駆動に関する制御を行う。例えば、露光期間(シャッタスピード、信号(電荷)の蓄積時間)を決定し、垂直同期信号VDを撮像素子102へ入力する制御等を行う。フォーマット変換部108は、画像補正部105から取得する画像のフレームレートと記憶・出力部109のフレームレートとが異なる場合に、記憶・出力部109のフレームレートに合うように、撮像素子102から出力されたフレームの間引き処理等を行う。画像補正部105から出力される画像のフレームレートは、撮像素子102から信号を読み出すフレームレートと同じである。記憶・出力部109は、フォーマット変換部108から供給される映像信号(画像信号)を、不図示の記憶媒体へ記憶する処理や不図示の表示装置へ出力する処理を行う。フレームメモリ110は、少なくとも3フレーム分の画像を記憶する。
撮像装置100が備える撮像素子102は、前述の通り、CMOSセンサである。本実施形態では、1フレーム分の信号を読み出すことができる時間を一般的な表示装置に用いられるフレームレートである59.94fps(垂直同期信号VDが16.67ms)よりも速い、高速読み出し可能なCMOSセンサを使用する。
<第1のフラッシュバンド補正例>
図2は、撮像素子102(高速読み出し可能なCMOSセンサ)からの読み出したフレームを記憶・出力部109へ入力する形態の一例を模式的に示す図である。図2では、横軸に時間を、縦軸に垂直方向ライン数を取っており、外部閃光の発生タイミングと出力画像との関係が示されている。横軸に示されている垂直同期信号VDは、撮像素子102に入力されるタイミングで示されている。
図2は、撮像素子102のフレームレート(信号読み出しレート)を120fpsとし、記憶・出力部109へのフレームの入力レート(記憶・出力部109からのフレームの出力レートと同じ)を60fpsとした場合の形態を示している。つまり、撮像素子102は、記憶・出力部109のフレームレートの2倍の高速読み出しを行う。
本実施形態では、撮像素子制御部107は、撮像素子102の露光期間とフレームレートとを合わせて、撮像素子102からの信号読み出しを行う。図2の例では、撮像素子102の露光期間と撮像素子102のフレームレートとは共に1/120秒に設定されており、そのため、画像取得部103には、1/120秒毎にフレームが入力される。記憶・出力のためのフレームレートは1/60秒であるから、フォーマット変換部108では、画像取得部103に入力された2フレームのうちの1フレームを記憶・出力部109へ出力する。即ち、フォーマット変換部108は、取得したフレームを1つ飛びに間引くパターンで記憶・出力部109へ出力し、これにより、連続する2フレームのうちの1フレームは使用しないフレームとなる。
図3は、図2の形態において撮影中に外部閃光が発生した場合に撮像素子102から読み出されて記憶・出力部109へ至るまでのフレームに対する処理(画像処理)の流れを模式的に示す図である。図3では「フラッシュバンド」を「FB」と略記しており、後述する図4,6,7においても同様の表記を用いている。
撮像素子102のフレームレートと露光期間とが同一である撮影中に外部閃光が発生すると、2フレームにまたがってフラッシュバンドが発生する。したがって、図3に示すように外部閃光1及び外部閃光2のタイミングで外部閃光が発生すると、画像取得部103により生成されるフレーム301,302,303,304にはフラッシュバンドが発生する。なお、フレーム301,302,303,304の出力画像の下部の黒く塗り潰した部分が、フラッシュバンドの発生領域(高輝度領域)を示しており、以下の説明では、他の出力画像でも同様の表示を用いるものとする。
閃光検出部104は、フレーム301〜304にフラッシュバンドが発生したことを示す情報をシステム制御部106及び画像補正部105へ通知する。フレームメモリ110は、閃光検出部104から画像補正部105へ入力されるフレームを過去の3フレームにわたって記憶することができる。そこで、画像補正部105は、記憶・出力部109に出力する予定であったフレームがフラッシュバンド発生フレームとなった場合に、フラッシュバンド発生フレームに最も時系列が近く、且つ、フラッシュバンドが発生していないフレームから、全面閃光画像(生成方法については後述する)を生成する。
具体的には、図2に示したフレームの間引きパターンに従えば、フレーム320の次に記憶・出力部109に出力する予定のフレームは、フレーム301となる。しかし、フレーム301にはフラッシュバンドが発生している。そこで、画像補正部105は、フレーム301に時系列で近く、且つ、フラッシュバンドが発生していないフレーム321を、フレーム301,302の輝度情報に基づいて補正することにより、全面閃光画像であるフレーム311を生成する。同様に、フレーム311の次に記憶・出力部109に出力する予定のフレーム位置にフラッシュバンドが発生したフレーム304が来ている。よって、画像補正部105は、フレーム304に時系列で近く、且つ、フラッシュバンドが発生していないフレーム322を、フレーム303,304の輝度情報に基づいて補正することにより、全面閃光画像であるフレーム312を生成する。
フォーマット変換部108は、画像補正部105から、フレームと共にそのフレームについての情報(フラッシュバンドが発生したフレームであることや補正により生成された全面閃光画像であること等)を取得する。フォーマット変換部108は、取得したフレームからフラッシュバンドが発生していないフレーム(全面閃光画像のフレームを含む)を選択し、定められたフレームレートで記憶・出力部109へ供給する。
図4は、図3に示したフレーム処理を説明するフローチャートである。図4の各処理は、システム制御部106が有するCPUが、ROMに格納された所定のプログラムをRAMに展開し、撮像装置100の各機能ブロックを制御することにより実行される。
ステップS401において、システム制御部106は、撮像装置100がフラッシュバンド補正モードに設定されているか否かを判定する。システム制御部106は、フラッシュバンド補正モードである場合(S401でYES)、処理をステップS402へ進め、フラッシュバンド補正モードではない場合(S401でNO)、処理をステップS406へ進める。
ステップS402では、画像補正部105が、閃光検出部104からの受信フレームにFB検出フラグが付加されているか否かを判定する。画像補正部105は、FB検出フラグが付加されている場合(S402でYES)、処理をステップS403へ進め、FB検出フラグが付加されていない場合(S402でNO)、処理をステップS406へ進める。ステップS403において、画像補正部105は、FB検出フラグが付加されている受信フレームが、記憶・出力対象であるか否かを判定する。画像補正部105は、記憶・出力対象である場合(S403でYES)、処理をステップS404へ進め、記憶・出力対象でない場合(S403でNO)、処理をステップS408へ進める。
ステップS404では、画像補正部105が、フレームメモリ110に記憶されているフレームから、フラッシュバンドの発生しておらず、且つ、FB検出フラグが付加された受信フレームに時系列で最も近いフレームを抜き出し、全面閃光画像を生成する。続くステップS405では、フォーマット変換部108が、ステップS404で生成した全面閃光画像を記憶・出力部109へ出力する。
一方、ステップS406では、フォーマット変換部108が、画像補正部105から受信したフレームが記憶・出力対象であるか否かを判定する。画像補正部105は、記憶・出力対象である場合(S406でYES)、処理をステップS407へ進め、記憶・出力対象でない場合(S406でNO)、処理をステップS408へ進める。ステップS407では、フォーマット変換部108が、ステップS406の判定を行ったフレームを記憶・出力部109へ出力する。
ステップS405,S407の後に、処理はステップS408へ進められる。ステップS408の「次フレームへ」は、次のフレームについてステップS401からの処理を行うことを示しており、次のフレームがなくなると(撮影が終了すると)、本処理は終了となる。
図5を参照して、ステップS404でのフラッシュバンドが発生したフレームの画像を用いてフラッシュバンドが発生していないフレームの画像から全面閃光画像を生成する方法について説明する。図5には、フレームメモリ110に記憶された連続した3フレームが横軸の時間軸に沿って模式的に示されている。
図5(a)は、フラッシュバンドが発生した1フレーム目が記憶・出力対象フレームである場合を表している。図5(a)の左フレーム、中央フレーム、右フレームはそれぞれ、図3のフレーム321,301,302に対応する。この場合、時系列で最も近いフラッシュバンドの発生していないフレームは左フレームである。よって、フラッシュバンドの発生していない左フレームを全面閃光画像に補正するために、中央フレームと右フレームにおいてフラッシュバンドが発生している各領域との輝度差を比較する。そして、得られた輝度差を用いて左フレームの画像データにかけるゲイン及びオフセット量を決定し、全面閃光画像を生成する。
図5(b)は、フラッシュバンドが発生した2フレーム目が記憶・出力対象フレームである場合を表している。図5(b)の左フレーム、中央フレーム、右フレームはそれぞれ、図3のフレーム303,304,322に対応する。この場合、時系列で最も近いフラッシュバンドの発生していないフレームは右フレームである。よって、フラッシュバンドの発生していない右フレームを全面閃光画像に補正するために、中央フレームと左フレームにおいてフラッシュバンドが発生している各領域との輝度差を比較する。そして、得られた輝度差を用いて右フレームの画像データにかけるゲイン及びオフセット量を決定し、全面閃光画像を生成する。
以上の説明の通り、本例では、外部閃光によりフレームの画像にフラッシュバンドが発生したとき、複数フレームの合成方法を用いずに、時系列で最も近く、フラッシュバンドが発生していないフレームの画像から全面閃光画像を生成して、記憶や表示を行う。これにより、フレーム内に時間差とノイズの異なる領域がなくなるため、被写体に動きの速い動体等を含む場合でも、違和感のない映像を得ることができる。
<第2のフラッシュバンド補正例>
第1のフラッシュバンド補正例では、撮像素子102が記憶・出力部109のフレームレートの2倍の高速読み出しを行う場合について説明した。これに対して、ここでは、撮像素子102が記憶・出力部109のフレームレートの4倍の高速読み出しを行う場合について説明する。
図6は、撮像素子102のフレームレートを120fpsとし、記憶・出力部109へのフレームの入力レートを30fpsとした場合の形態を示している。つまり、撮像素子102は、記憶・出力部109のフレームレートの4倍の高速読み出しを行う。図6では、図2と同様に、横軸に時間を、縦軸に垂直方向ライン数を取っており、外部閃光の発生タイミングと出力画像との関係が示されている。また、横軸に示されている垂直同期信号VDは、撮像素子102に入力されるタイミングで示されている。
撮像素子制御部107は、図2の例と同様に、撮像素子102の露光期間と撮像素子102のフレームレートとを合わせて、撮像素子102からの信号読み出しを行う。図6の例でも、撮像素子102の露光期間と撮像素子102のフレームレートとは共に1/120秒に設定されており、そのため、画像取得部103には、1/120秒毎にフレームが入力される。記憶・出力のためのフレームレートは1/30秒であるから、フォーマット変換部108は、画像取得部103に入力された4フレームのうちの3フレームを間引いて、残りの1フレームを記憶・出力部109へ出力する。
図7は、図6の形態において撮影中に外部閃光が発生した場合に撮像素子102から読み出されて記憶・出力部109へ至るまでのフレームに対する処理(画像処理)の流れを模式的に示す図である。撮像素子102の1フレーム分の信号読み出し時間と露光期間とが同一である撮影中に外部閃光が発生すると、2フレームにまたがってフラッシュバンドが発生する。したがって、図7に示すように外部閃光1及び外部閃光2のタイミングで外部閃光が発生すると、画像取得部103により生成されるフレーム701,702,703,704にはフラッシュバンドが発生する。
フレームメモリ110は、先に説明した第1のフラッシュバンド補正例と同様に、閃光検出部104から画像補正部105へ入力されるフレームを過去の3フレームにわたって記憶する。外部閃光1のタイミングでは、フラッシュバンドが発生したフレーム701,702のいずれも記憶・出力対象フレームではない。しかし、外部閃光があったことを映像に残すために、画像補正部105は、記憶・出力対象フレームに時系列的に最も近いフレーム721から全面閃光画像のフレーム711を生成し、フォーマット変換部108(記憶・出力部109)へと出力するようにする。
外部閃光2のタイミングでは、フラッシュバンドが発生したフレーム703,704のうち、時系列で後ろに位置するフレーム704が記憶・出力対象フレームとなっている。そのため、フラッシュバンドが発生したフレーム703,704とフラッシュバンドが発生していないフレーム722について、図3に示したフレーム303,304,322に対する処理と同じ対処がなされる。つまり、フレーム722から全面閃光画像のフレーム712が生成され、記憶・出力部109へ入力される。
以上の説明の通り、本例では、外部閃光によりフラッシュバンドが発生したフレームが画像補正部105に入力されると、画像補正部105は、フラッシュバンドが発生したフレームが記憶・出力対象フレームではない場合でも、全面閃光画像を生成する。生成された全面閃光画像のフレームはフォーマット変換部108へと出力され、フォーマット変換部108は、全面閃光画像のフレームを必ず記憶・出力部109へと出力するようにする。これにより、外部閃光が発生したことを確実に映像に残すことができ、例えば、記者会見の場等のように頻繁にストロボ光が焚かれるシーンでの撮影において、その臨場感を損ねることのない映像の記憶が可能になる。また、本例でも、先に説明した第1のフラッシュバンド補正例と同じ効果を得ることができる。
以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。さらに、上述した各実施形態は本発明の一実施形態を示すものにすぎず、各実施形態を適宜組み合わせることも可能である。
本発明は以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)をネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムコードを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することになる。
102 撮像素子
103 画像取得部
104 閃光検出部
105 画像補正部
106 システム制御部
107 撮像素子制御部
108 フォーマット変換部
109 記憶・出力部
110 フレームメモリ

Claims (8)

  1. 部装置へ出力する映像のフレームレートよりも高速のフレームレートで信号を読み出すことができる撮像素子と、
    前記撮像素子のフレームレートと露光期間とを合わせて前記撮像素子から信号を読み出す制御手段と、
    前記撮像素子から出力されたフレームにフラッシュバンドが発生しているか否かを検出する検出手段と、
    前記撮像素子から出力された連続する少なくとも3フレームを記憶する記憶手段と、
    前記撮像素子のフレームレートを前記映像のフレームレートに変換するための所定のパターンに従うと前記フラッシュバンドが発生したフレームが前記外部装置へ出力されることになる場合に、前記記憶手段に記憶されたフレームのうちフラッシュバンドが発生したフレームに時系列で近く、且つ、フラッシュバンドが発生していないフレームを全面閃光画像のフレームへ補正する補正手段と、
    記補正手段から取得したフレームの中からフラッシュバンドが発生していないフレーム及び前記全面閃光画像のフレームを選択することでフレームレート変換した映像を前記外部装置へ出力する変換手段とを備えることを特徴とする撮像装置。
  2. 前記変換手段は、前記全面閃光画像のフレームを取得したときには、必ず、前記全面閃光画像のフレームを前記外部装置へ出力することを特徴とする請求項1に記載の撮像装置。
  3. 前記補正手段は、前記フラッシュバンドが発生していないフレームの輝度を前記フラッシュバンドが発生したフレームにいてフラッシュバンドが発生している領域の輝度に合わせるように、前記フラッシュバンドが発生していないフレームにかけるゲインとオフセット量を決定することを特徴とする請求項1又は2に記載の撮像装置。
  4. 前記撮像素子は、CMOSセンサであることを特徴とする請求項1乃至のいずれか1項に記載の撮像装置。
  5. 外部装置へ出力する映像のフレームレートよりも高速のフレームレートで信号を読み出すことができる撮像素子を備える撮像装置の制御方法であって、
    前記撮像素子のフレームレートと露光期間とを合わせて前記撮像素子から信号を読み出す読み出しステップと、
    前記読み出しステップで読み出されフレームにフラッシュバンド現れているか否かを検出する検出ステップと、
    前記読み出しステップで読み出された連続する少なくとも3フレームを記憶手段に記憶する記憶ステップと、
    前記撮像素子のフレームレートを前記映像のフレームレートに変換するための所定のパターンに従うと前記フラッシュバンドが発生したフレームが前記外部装置へ出力されることになる場合に、前記記憶手段に記憶されたフレームのうちフラッシュバンドが発生したフレームに時系列で近く、且つ、フラッシュバンドが発生していないフレームを全面閃光画像のフレームへ補正する補正ステップと、
    記補正ステップを通して取得したフレームの中からフラッシュバンドが発生していないフレームの画像及び前記全面閃光画像のフレームを選択することでフレームレート変換した映像を前記外部装置へ出力する変換ステップとを有することを特徴とする撮像装置の制御方法。
  6. 前記変換ステップでは、前記全面閃光画像のフレームを取得したときには、必ず、前記全面閃光画像のフレームを前記外部装置へ出力することを特徴とする請求項に記載の撮像装置の制御方法。
  7. 撮影で得た映像を出力する撮像装置であって、
    撮像素子と、
    映像出力のフレームレートよりも高速のフレームレートで前記撮像素子から画像信号を読み出す読出手段と、
    前記読出手段によって読み出された画像信号を連続する少なくとも3フレーム以上の複数フレームを記憶するメモリと、
    前記メモリに記憶された前記複数フレームについてフラッシュバンドが発生しているか否かを検出する検出手段と、
    前記メモリに記憶された前記複数フレームから、前記映像のフレームに用いるフレームを選択することによってフレームレートの変換を行う変換手段と、
    前記変換手段によって選択されたフレームの画像信号を補正する補正手段と、を備え、
    前記変換手段は、前記メモリに記憶された前記複数フレームにフラッシュバンドが検出されたフレームが含まれる場合は、フラッシュバンドが検出されなかったフレームを選択し、
    前記補正手段は、前記変換手段によって選択されたフラッシュバンドが検出されなかったフレームの画像信号を補正して、全面閃光画像のフレームとして出力することを特徴とする撮像装置。
  8. 前記補正手段は、前記メモリに記憶された複数フレームのうちフラッシュバンドが検出されたフレームの画像信号の輝度情報を用いて、前記選択されたフラッシュバンドが検出されなかったフレームの画像信号を補正することを特徴とする請求項7に記載の撮像装置。
JP2014051587A 2014-03-14 2014-03-14 撮像装置及びその制御方法 Active JP6327892B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014051587A JP6327892B2 (ja) 2014-03-14 2014-03-14 撮像装置及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014051587A JP6327892B2 (ja) 2014-03-14 2014-03-14 撮像装置及びその制御方法

Publications (2)

Publication Number Publication Date
JP2015177303A JP2015177303A (ja) 2015-10-05
JP6327892B2 true JP6327892B2 (ja) 2018-05-23

Family

ID=54256089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014051587A Active JP6327892B2 (ja) 2014-03-14 2014-03-14 撮像装置及びその制御方法

Country Status (1)

Country Link
JP (1) JP6327892B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017225072A (ja) * 2016-06-17 2017-12-21 キヤノン株式会社 撮像装置、その制御方法、及びプログラム
JP6664121B2 (ja) * 2016-12-27 2020-03-13 パナソニックIpマネジメント株式会社 撮像装置、および、カメラ
JP7236916B2 (ja) * 2019-04-03 2023-03-10 キヤノン電子管デバイス株式会社 放射線検出器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5304080B2 (ja) * 2008-07-30 2013-10-02 株式会社ニコン 画像再生装置および画像再生プログラム
JP5144481B2 (ja) * 2008-12-02 2013-02-13 富士フイルム株式会社 撮像装置及び撮像方法

Also Published As

Publication number Publication date
JP2015177303A (ja) 2015-10-05

Similar Documents

Publication Publication Date Title
JP5643563B2 (ja) 画像処理装置及びその制御方法
WO2015194091A1 (ja) 撮像装置および撮像方法
JP6261397B2 (ja) 撮像装置及びその制御方法
JP6327892B2 (ja) 撮像装置及びその制御方法
JP5581728B2 (ja) 画像処理装置及び方法、並びにプログラム
JP4953770B2 (ja) 撮像装置
JP2017225072A (ja) 撮像装置、その制御方法、及びプログラム
KR20140116014A (ko) 화상 취득 장치, 화상 취득 방법 및 기록매체
JP6652303B2 (ja) フラッシュバンド判定装置、その制御方法、および制御プログラム、並びに撮像装置
JP2019208168A (ja) 撮像装置およびその制御方法ならびにプログラム
JP7246894B2 (ja) 撮像装置およびその制御方法
JP2015041901A (ja) 画像処理装置、その制御方法、および制御プログラム、並びに撮像装置
JP2008160620A (ja) 画像処理装置および撮像装置
JP2016076771A (ja) 撮像装置
JP6718256B2 (ja) 画像処理装置、撮像装置およびそれらの制御方法ならびにプログラム
JP7134601B2 (ja) 画像処理装置、画像処理方法、撮像装置及び撮像装置の制御方法
JP6659163B2 (ja) フラッシュバンド判定装置、その制御方法、およびプログラム
JP6075829B2 (ja) 撮像装置、カメラシステム、撮像装置の制御方法、プログラム、記憶媒体
JP6808365B2 (ja) 撮像装置、その制御方法、及びプログラム
US20240267621A1 (en) Control apparatus, control method, and image capture apparatus
US20150381899A1 (en) Image processing apparatus and image processing method for synthesizing plurality of images
JP2022138536A (ja) 画像処理装置、画像処理方法、撮像装置、プログラムおよび記録媒体
JP6376769B2 (ja) 撮像装置及びその制御方法
JP6039726B2 (ja) 撮像装置及びその制御方法
JP2016092794A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180417

R151 Written notification of patent or utility model registration

Ref document number: 6327892

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151