JP6326647B2 - Lead frame for mounting a semiconductor element and manufacturing method thereof - Google Patents

Lead frame for mounting a semiconductor element and manufacturing method thereof Download PDF

Info

Publication number
JP6326647B2
JP6326647B2 JP2015031315A JP2015031315A JP6326647B2 JP 6326647 B2 JP6326647 B2 JP 6326647B2 JP 2015031315 A JP2015031315 A JP 2015031315A JP 2015031315 A JP2015031315 A JP 2015031315A JP 6326647 B2 JP6326647 B2 JP 6326647B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor element
lead
mounting
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015031315A
Other languages
Japanese (ja)
Other versions
JP2016154161A (en
Inventor
竜二 大川内
竜二 大川内
Original Assignee
大口マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大口マテリアル株式会社 filed Critical 大口マテリアル株式会社
Priority to JP2015031315A priority Critical patent/JP6326647B2/en
Publication of JP2016154161A publication Critical patent/JP2016154161A/en
Application granted granted Critical
Publication of JP6326647B2 publication Critical patent/JP6326647B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49433Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、半導体素子搭載用リードフレーム及びその製造方法に関する。   The present invention relates to a semiconductor device mounting lead frame and a method for manufacturing the same.

半導体パッケージは、多ピン化、小型化、薄化の要求から、半田ボールを使用したBGA(Ball Grid Array)パッケージや半導体素子の下にアウターリードを配置したCSP(Chip Size Package)等のさまざまなパッケージが提案され、用いられている。   Semiconductor packages come in various types such as BGA (Ball Grid Array) packages using solder balls and CSP (Chip Size Package) in which outer leads are arranged under the semiconductor elements, in response to demands for multi-pin, miniaturization and thinning. Packages have been proposed and used.

その中でも、比較的安価で上述の要求に対応できる方法として、金属材料であるリードフレームを利用したQFN(Quad Flat Non−lead)タイプのパッケージが知られている。   Among them, a QFN (Quad Flat Non-lead) type package using a lead frame that is a metal material is known as a method that is relatively inexpensive and can meet the above-described requirements.

QFNタイプの半導体パッケージは、金属材料を用いて、中央に形成されたダイパッド部に半導体素子を搭載し、その周辺にエリアアレイ状にリード部を配置し、リード部の表面側は半導体素子とワイヤで繋ぐ内部接続部となり、その裏面側は外部接続部となる半導体パッケージである。リード部の上下(表裏)面を内部接続部と外部接続端子部にそれぞれ使用することにより、多ピン化、小型化、薄化を実現している。   A QFN type semiconductor package uses a metal material, a semiconductor element is mounted on a die pad portion formed in the center, and lead portions are arranged in an area array around the die pad portion. The semiconductor package becomes an internal connection part connected at the back, and the back side thereof becomes an external connection part. By using the upper and lower (front and back) surfaces of the lead part for the internal connection part and the external connection terminal part, respectively, a large number of pins, miniaturization and thinning are realized.

そして特許文献1には、金属材料としてリードフレーム用の銅材に貴金属のめっきを施す工程と、裏面に耐エッチングレジスト膜を成形した後、表面のめっき層をエッチングマスクとして用いてハーフエッチング加工する工程と、リードフレーム材に所定の半導体素子を搭載し、半導体素子と金属めっき層をワイヤボンディングする工程と、樹脂封止する工程と、リードフレーム材の裏面に形成した耐エッチングレジストを除去する工程と、貴金属めっき層をエッチングマスクとして使用して裏面をエッチング加工し、外部接続部を独立させる工程と、を有する半導体パッケージの製造方法が示されている。   Patent Document 1 discloses a step of plating a noble metal on a copper material for a lead frame as a metal material, and after forming an etching resistant resist film on the back surface, half-etching is performed using the plating layer on the surface as an etching mask. A step of mounting a predetermined semiconductor element on the lead frame material, wire bonding the semiconductor element and the metal plating layer, a step of resin sealing, and a step of removing the etching resistant resist formed on the back surface of the lead frame material And a step of etching the back surface using the noble metal plating layer as an etching mask and making the external connection portion independent, showing a method for manufacturing a semiconductor package.

同様に、特許文献2には、表面側にハーフエッチング加工を施した半導体素子搭載用リードフレームを用いて、表面側に半導体素子を搭載し樹脂封止した後、裏面側をエッチング加工して半導体素子搭載用リードフレームの不要な部分を除去するようにして製造する半導体パッケージが記載されている。   Similarly, in Patent Document 2, a semiconductor element mounting lead frame having a half etching process on the front surface side is used to mount a semiconductor element on the front surface side and encapsulate the resin, and then etching the back surface side to form a semiconductor. A semiconductor package manufactured by removing an unnecessary portion of an element mounting lead frame is described.

特開2011−100899号公報JP 2011-1000089 A 特開2014−165242号公報JP 2014-165242 A

ところで、QFN等の一般的な半導体パッケージ用リードフレームでは、半導体素子を搭載するダイパッド部及びワイヤボンディングするリード部とリードフレームの枠部とを、連結片で連結し、ダイパッド部及びリード部がリードフレーム外枠から脱落を防止する必要がある。   By the way, in a general semiconductor package lead frame such as QFN, a die pad portion for mounting a semiconductor element, a lead portion for wire bonding, and a frame portion of the lead frame are connected by a connecting piece, and the die pad portion and the lead portion are leads. It is necessary to prevent dropping from the outer frame.

しかしながら、特許文献1に記載されている半導体パッケージにおいては、素子搭載面側にはハーフエッチング加工によって柱状形状が形成され、反対面はエッチング加工されず素材面のまま残されるため、ダイパッド部やリード部は、リードフレームの外枠と連結される必要がなく、自由な配置が可能である。よって、特許文献1では、半導体パッケージに必要なダイパッド部及びリード部のみを配置し、最小限の切断幅の間隔をおいて、複数のパッケージを配置している。なお、ダイパッドを必要としないパッケージも存在する。   However, in the semiconductor package described in Patent Document 1, a columnar shape is formed by half-etching on the element mounting surface side, and the opposite surface is not etched and remains as the material surface. The part does not need to be connected to the outer frame of the lead frame, and can be freely arranged. Therefore, in patent document 1, only the die pad part and lead part which are required for a semiconductor package are arrange | positioned, and the several package is arrange | positioned at the space | interval of the minimum cutting width. There are packages that do not require a die pad.

例えば、特許文献1では、図2に示されるように、半導体素子領域とその周りにリードを配置して1つの半導体パッケージを形成し、1つの樹脂封止ブロック内に複数の半導体パッケージを配置している。特許文献1の図2においては、1ブロックに4列×4段の計16個の半導体パッケージを配置し、1枚のリードフレームで4ブロック配置し、合計1枚のリードフレームで64個の半導体パッケージを配置している。   For example, in Patent Document 1, as shown in FIG. 2, a semiconductor element region and leads around it are arranged to form one semiconductor package, and a plurality of semiconductor packages are arranged in one resin-encapsulated block. ing. In FIG. 2 of Patent Document 1, a total of 16 semiconductor packages of 4 rows × 4 stages are arranged in one block, 4 blocks are arranged in one lead frame, and a total of 64 semiconductors in one lead frame. The package is arranged.

ところで、近年、半導体パッケージは、薄型化、小型化が進み、かつ、コストダウンが同時に要求されてきている。それに伴い、これら半導体パッケージに使用されるリードフレームについても当然同様の要求がきている。具体的には、一枚のリードフレーム対し、より高密度の配置とリードフレーム板厚の薄化である。   By the way, in recent years, semiconductor packages have been reduced in thickness and size, and cost reduction has been required at the same time. Along with this, there are naturally similar demands for lead frames used in these semiconductor packages. Specifically, the arrangement is higher density and the lead frame thickness is reduced with respect to one lead frame.

特許文献1に記載されたタイプのリードフレームは、上で説明したように、半導体素子搭載面からのハーフエッチング加工によって、柱状形状のダイパッド部やリード部を形成している。裏面側はエッチング加工されず全面素材面のまま残っているため、一般的なリードフレームよりも比較的強度は強いものの、半導体パッケージを高密度に配置したり、リードフレーム板厚を非常に薄く構成したりすると、設定によっては、リードフレームの加工中や搬送中ブロックの中央部が下側に反る変形が発生する場合がある。かかる変形は、リードフレームの生産に支障をきたす場合があり、また、後工程のダイボンディング工程、ワイヤボンディング工程での加工中や搬送中でも、同様の問題が当然に発生する。   As described above, the lead frame of the type described in Patent Literature 1 forms columnar die pad portions and lead portions by half-etching from the semiconductor element mounting surface. The back side is not etched and remains the entire material surface, so although it is relatively stronger than a general lead frame, semiconductor packages are arranged in high density and the lead frame plate thickness is very thin In some cases, depending on the setting, deformation may occur such that the central portion of the block of the lead frame is warped downward during processing of the lead frame. Such deformation may interfere with the production of the lead frame, and the same problem naturally occurs during processing and conveyance in the subsequent die bonding process and wire bonding process.

そこで、本発明は、一枚のリードフレームに対し高密度にダイパッド部及びリード部が配置されたり、リードフレーム板厚が極めて薄く構成されたりした場合であっても、リードフレームの加工中、後工程の加工中及び搬送中において、リードフレームに反り等の変形が発生することを防止可能な半導体素子搭載用リードフレーム及びその製造方法を提供することを目的とする。   Therefore, the present invention can be applied during the processing of the lead frame even when the die pad portion and the lead portion are arranged at a high density with respect to a single lead frame or the lead frame plate thickness is extremely thin. It is an object of the present invention to provide a lead frame for mounting a semiconductor element and a method for manufacturing the same, which can prevent the lead frame from being deformed such as warping during processing and conveyance.

上記目的を達成するため、本発明の一態様に係る半導体素子搭載用リードフレームは、金属板の表面側に窪み形状部分を形成することにより形成された柱状形状のダイパッド部及びリード部を有し、該ダイパッド部上に半導体素子を搭載するとともに該リード部上にボンディングワイヤを接続して前記表面側を樹脂封止した後、裏面側から前記金属板の不要部分を除去して形成される半導体パッケージの部品として用いられる半導体素子搭載用リードフレームであって、
前記樹脂封止を行う1つのブロック内に複数の前記半導体パッケージを形成可能に前記ダイパッド部及びリード部の組を複数設け、隣接する該ダイパッド部及びリード部の組同士の間の切断ライン上に、柱状形状の補強片を設ける。
In order to achieve the above object, a lead frame for mounting a semiconductor element according to one aspect of the present invention has a columnar die pad portion and a lead portion formed by forming a recessed portion on the surface side of a metal plate. A semiconductor device formed by mounting a semiconductor element on the die pad portion and connecting a bonding wire on the lead portion to seal the surface side with resin, and then removing unnecessary portions of the metal plate from the back side. A lead frame for mounting a semiconductor element used as a component of a package,
A plurality of sets of die pad portions and lead portions are provided so that a plurality of the semiconductor packages can be formed in one block for performing the resin sealing, and on a cutting line between adjacent pairs of the die pad portions and the lead portions. A columnar reinforcing piece is provided.

本発明の他の態様に係る半導体素子搭載用リードフレームの製造方法は、金属板の表面をハーフエッチング加工し、半導体素子を搭載するためのダイパッド部と、該ダイパッド部の周囲に配置され、前記半導体素子と電気的に接続されたボンディングワイヤの接続端子となるリード部と、隣接する該ダイパッド部及び該リード部の組同士の間に設けられる切断ライン上の少なくとも一部に設けられる補強片とを柱状に形成するハーフエッチング工程を有する。   According to another aspect of the present invention, there is provided a method of manufacturing a lead frame for mounting a semiconductor element, wherein the surface of a metal plate is half-etched, and a die pad part for mounting a semiconductor element is disposed around the die pad part, A lead portion serving as a connection terminal of a bonding wire electrically connected to the semiconductor element, and a reinforcing piece provided on at least a part of a cutting line provided between the adjacent die pad portion and the set of the lead portions; Has a half-etching step of forming a columnar shape.

本発明によれば、一枚のリードフレームに対し半導体パッケージを高密度に配置したり、リードフレーム板厚を極めて薄く構成したりした場合であっても、リードフレームの加工中、後工程の加工中や搬送中において、リードフレームに反り等の変形が発生することを防止することができる。   According to the present invention, even when semiconductor packages are arranged at a high density with respect to a single lead frame, or when the lead frame plate thickness is extremely thin, during the processing of the lead frame, the post-processing is performed. It is possible to prevent deformation such as warping of the lead frame during or during conveyance.

本発明の第1の実施形態に係る半導体素子搭載用リードフレームの一例を示した図である。図1(a)は、本発明の第1の実施形態に係る半導体素子搭載用リードフレームの一例を示した断面図である。図1(b)は、本発明の第1の実施形態に係るリードフレームを用いた半導体パッケージの一例を示した図である。図1(c)は、本発明の第1の実施形態に係る半導体素子搭載用リードフレームの一例の平面図である。It is the figure which showed an example of the lead frame for semiconductor element mounting concerning the 1st Embodiment of this invention. FIG. 1A is a cross-sectional view showing an example of a semiconductor element mounting lead frame according to the first embodiment of the present invention. FIG. 1B is a view showing an example of a semiconductor package using the lead frame according to the first embodiment of the present invention. FIG. 1C is a plan view of an example of a semiconductor element mounting lead frame according to the first embodiment of the present invention. 本発明の第1の実施形態に係るリードフレームの樹脂封止ブロックの一例の平面構成を示した図である。It is the figure which showed the plane structure of an example of the resin sealing block of the lead frame which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体素子搭載用リードフレームの製造方法の一例の前半の工程を示した図である。図3(a)は、金属板用意工程の一例を示した図である。図3(b)は、レジスト層形成工程の一例を示した図である。図3(c)は、第1のレジストマスク形成工程の一例を示した図である。図3(d)は、めっき工程の一例を示した図である。It is the figure which showed the process of the first half of an example of the manufacturing method of the lead frame for semiconductor element mounting concerning the 1st Embodiment of this invention. FIG. 3A is a diagram showing an example of a metal plate preparation process. FIG. 3B is a diagram showing an example of a resist layer forming process. FIG. 3C is a diagram illustrating an example of a first resist mask forming process. FIG. 3D is a diagram showing an example of the plating process. 本発明の第1の実施形態に係る半導体素子搭載用リードフレームの製造方法の一例の後半の工程を示した図である。図4(a)は、第2のレジストマスク形成工程の一例を示した図である。図4(b)は、ハーフエッチング工程の一例を示した図である。図4(c)は、レジストマスク剥離工程の一例を示した図である。It is the figure which showed the process of the second half of an example of the manufacturing method of the lead frame for semiconductor element mounting concerning the 1st Embodiment of this invention. FIG. 4A shows an example of a second resist mask forming process. FIG. 4B is a diagram showing an example of a half etching process. FIG. 4C is a diagram illustrating an example of a resist mask peeling process. 本発明の第2の実施形態に係る半導体素子搭載用リードフレーム100aの一例の平面構成を示した図である。It is the figure which showed the planar structure of an example of the lead frame 100a for semiconductor element mounting concerning the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る半導体素子搭載用リードフレーム100bの一例を示した図である。図6(a)は、本発明の第3の実施形態に係る半導体素子搭載用リードフレームの一例を示した断面図である。図6(b)は、本発明の第3の実施形態に係るリードフレームを用いた半導体パッケージの一例を示した図である。図6(c)は、本発明の第3の実施形態に係る半導体素子搭載用リードフレームの一例の平面図である。It is the figure which showed an example of the lead frame 100b for semiconductor element mounting concerning the 3rd Embodiment of this invention. FIG. 6A is a cross-sectional view showing an example of a semiconductor element mounting lead frame according to the third embodiment of the present invention. FIG. 6B is a view showing an example of a semiconductor package using the lead frame according to the third embodiment of the present invention. FIG. 6C is a plan view of an example of a semiconductor element mounting lead frame according to the third embodiment of the present invention.

以下、図面を参照して、本発明を実施するための形態の説明を行う。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

〔第1の実施形態〕
図1は、本発明の第1の実施形態に係る半導体素子搭載用リードフレームの一例を示した図である。図1(a)は、本発明の第1の実施形態に係る半導体素子搭載用リードフレームの一例を示した断面図であり、図1(b)は、本発明の第1の実施形態に係るリードフレームを用いた半導体パッケージの一例を示した図である。図1(c)は、本発明の第1の実施形態に係る半導体素子搭載用リードフレームの一例の平面図である。なお、図1(a)、(b)は、図1(c)のA−A’断面における断面図である。
[First Embodiment]
FIG. 1 is a diagram showing an example of a lead frame for mounting a semiconductor device according to the first embodiment of the present invention. FIG. 1A is a cross-sectional view showing an example of a semiconductor device mounting lead frame according to the first embodiment of the present invention, and FIG. 1B is a diagram according to the first embodiment of the present invention. It is the figure which showed an example of the semiconductor package using a lead frame. FIG. 1C is a plan view of an example of a semiconductor element mounting lead frame according to the first embodiment of the present invention. 1A and 1B are cross-sectional views taken along the line AA ′ in FIG.

図1(a)に示されるように、第1の実施形態に係る半導体素子搭載用リードフレーム100は、金属板10を用いて構成される。金属板10は、種々の金属材料から構成されてよいが、例えば、厚さ0.1mm〜0.15mmの銅又は銅合金から構成されてもよい。   As shown in FIG. 1A, the semiconductor element mounting lead frame 100 according to the first embodiment is configured using a metal plate 10. The metal plate 10 may be composed of various metal materials, but may be composed of, for example, copper or a copper alloy having a thickness of 0.1 mm to 0.15 mm.

本実施形態に係る半導体素子搭載用リードフレーム100は、ダイパッド部20と、リード部30と、補強片40と、めっき層70、71を有する。   The semiconductor element mounting lead frame 100 according to the present embodiment includes a die pad portion 20, a lead portion 30, a reinforcing piece 40, and plating layers 70 and 71.

ダイパッド部20は、半導体素子を搭載するための領域である。図1(b)において、ダイパッド部20の表面上に半導体素子110が搭載されており、全体として半導体パッケージ150を構成している。図1(b)に示されるように、ダイパッド部20は、1個の半導体パッケージ150に対し、通常、1個形成される。ダイパッド部20は、半導体パッケージ150の中央領域に形成される場合が多い。なお、金属板10は単一の金属材料から構成されているので、金属板10自体には表面及び裏面は特に存在しないが、本実施形態においては、便宜上、半導体素子110が搭載される半導体素子搭載面を表面又は表面側と呼び、その反対の面を裏面又は裏面側と呼ぶこととする。図1(a)、(b)においては、上面が表面であり、下面が裏面である。ダイパッド部20の表面側は、半導体素子を搭載する。   The die pad portion 20 is a region for mounting a semiconductor element. In FIG. 1B, a semiconductor element 110 is mounted on the surface of the die pad portion 20 to constitute a semiconductor package 150 as a whole. As shown in FIG. 1B, one die pad part 20 is usually formed for one semiconductor package 150. The die pad unit 20 is often formed in the central region of the semiconductor package 150. Since the metal plate 10 is made of a single metal material, the metal plate 10 itself does not have a front surface and a back surface, but in this embodiment, for convenience, a semiconductor element on which the semiconductor element 110 is mounted. The mounting surface is referred to as the front surface or the front surface side, and the opposite surface is referred to as the back surface or the back surface side. In FIGS. 1A and 1B, the upper surface is the front surface and the lower surface is the back surface. A semiconductor element is mounted on the surface side of the die pad portion 20.

リード部30は、ダイパッド部20の周囲に形成され、半導体素子110の端子からボンディングワイヤ120を用いて電気的に接続される接続端子である。リード部30は、1個のダイパッド部20の周囲に複数設けられるのが一般的であり、半導体素子110の端子と外部との電気的接続を行う役割を果たす。図1(b)、(c)に示すように、リード部30は、ダイパッド部20により接近した内側のリード部30と、ダイパッド部20からやや離れたリード部30とからなる二重環状に設けられてもよい。   The lead portion 30 is a connection terminal that is formed around the die pad portion 20 and is electrically connected from the terminal of the semiconductor element 110 using the bonding wire 120. In general, a plurality of lead portions 30 are provided around one die pad portion 20 and serve to electrically connect the terminals of the semiconductor element 110 to the outside. As shown in FIGS. 1B and 1C, the lead portion 30 is provided in a double annular shape including an inner lead portion 30 that is closer to the die pad portion 20 and a lead portion 30 that is slightly separated from the die pad portion 20. May be.

図1(a)に示すように、ダイパッド部20及びリード部30は、ハーフエッチング加工により窪み形状部60を形成することにより、柱状の形状を有して構成される。即ち、ハーフエッチング加工により、金属板10を貫通させずに、金属板10の表面から途中までを除去し、残部61を残した窪み形状部60を形成することにより、ハーフエッチング加工されていないダイパッド部20及びリード部30が相対的に柱状に突出した形状となる。ダイパッド部20及びリード部30は、残部61を介して互いに及び金属板10に連結されているので、金属板10から離脱するおそれは無い。即ち、半導体素子搭載用リードフレーム100は、表面側にハーフエッチング加工によって柱状形状にダイパッド部20及びリード部30を形成するが、裏面側はエッチング加工されず素材面のまま残されるため、リードフレーム100の状態では、ダイパッド部20やリード部30はリードフレーム100の外枠と連結する必要がなく、自由に配置することができる。よって、ダイパッド部20及びリード部30は自由な平面形状を有して構成することが可能であり、高密度にダイパッド部20及びリード部30を配置することも可能となる。このため、半導体パッケージ150に必要なダイパッド部20及びリード部30のみを配置し、最小限の切断幅の間隔をおいて、複数の半導体パッケージ150を配置することができる。   As shown in FIG. 1A, the die pad portion 20 and the lead portion 30 are configured to have a columnar shape by forming a hollow shape portion 60 by half etching. That is, a half-etched die pad that is not half-etched is formed by removing a part from the surface of the metal plate 10 without passing through the metal plate 10 and forming a hollow portion 60 leaving the remaining portion 61. The part 20 and the lead part 30 have a shape protruding relatively in a columnar shape. Since the die pad portion 20 and the lead portion 30 are connected to each other and the metal plate 10 via the remaining portion 61, there is no possibility of detachment from the metal plate 10. That is, the semiconductor element mounting lead frame 100 forms the die pad portion 20 and the lead portion 30 in a columnar shape by half-etching processing on the front surface side, but the back surface side is not etched and remains on the material surface. In the state of 100, the die pad part 20 and the lead part 30 do not need to be connected to the outer frame of the lead frame 100, and can be freely arranged. Therefore, the die pad portion 20 and the lead portion 30 can be configured to have a free planar shape, and the die pad portion 20 and the lead portion 30 can be arranged at high density. For this reason, it is possible to dispose only the die pad portion 20 and the lead portion 30 necessary for the semiconductor package 150 and dispose a plurality of semiconductor packages 150 with a minimum cutting width interval.

なお、図1(b)に示すように、後工程において半導体パッケージ150を製造する段階で残部61は除去され、ダイパッド部20とリード部30は互いに連結されていない独立した形状となるが封止樹脂130により固定される。   As shown in FIG. 1B, the remaining portion 61 is removed at the stage of manufacturing the semiconductor package 150 in a later step, and the die pad portion 20 and the lead portion 30 are not connected to each other but are sealed. It is fixed by the resin 130.

また、図1(a)〜(c)に示すように、ダイパッド部20及びリード部30の表面側及び裏面側には、めっき層70、71が各々形成される。図1(b)に示すように、ダイパッド部20は半導体素子を搭載し、リード部30の表面側は半導体パッケージ150の内部配線用の接続端子として機能し、裏面側は外部から接続される外部接続端子として機能する。よって、ダイパッド部20及びリード部30の両面にめっき層70、71が形成される。めっき層70、71は、一般的には、金(Au)、銀(Ag)、パラジウム(Pd)、白金(Pt)等の貴金属で構成され、貴金属めっきを行うことにより形成される。   Further, as shown in FIGS. 1A to 1C, plating layers 70 and 71 are formed on the front surface side and the back surface side of the die pad portion 20 and the lead portion 30, respectively. As shown in FIG. 1B, the die pad portion 20 mounts a semiconductor element, the front surface side of the lead portion 30 functions as a connection terminal for internal wiring of the semiconductor package 150, and the back surface side is externally connected from the outside. Functions as a connection terminal. Therefore, the plating layers 70 and 71 are formed on both surfaces of the die pad portion 20 and the lead portion 30. The plating layers 70 and 71 are generally composed of a noble metal such as gold (Au), silver (Ag), palladium (Pd), platinum (Pt), and are formed by performing noble metal plating.

図1(a)に示すように、外側のリード部30の更に外側には、補強片40が形成される。補強片40は、ダイパッド部20及びリード部30と同様、ハーフエッチング加工で形成され、柱状の形状を有する。図1(b)に示されるように、補強片40は、接続端子としては機能していない。よって、補強片40の表面側及び裏面側の両面には、めっき層70、71は形成されていない。補強片40は、リードフレーム100を補強するために設けられた構造体であり、リードフレーム100が反って変形することを防止するために設けられる。即ち、上述のように、ダイパッド部20及びリード部30は、残部61を介して互いに連結され、また金属板10とも連結されているが、近年の薄化の要請により、残部61の厚さを金属板10の10〜30%程度(エッチング深さ90〜70%程度)にすることが半導体パッケージ150の製造業者から求められる場合がある。即ち、半導体パッケージ150の製造業者の方で、樹脂封止後のエッチング量をなるべく少なくする観点から、そのような要請を受ける場合がある。金属板10の厚さが例えば0.1mm〜0.15mmとすると、その10%は、10〜15μmとなる。10〜15μmの厚さでは、残部61の強度が十分ではなく、リードフレーム100が残部61で反ってしまう変形を発生する場合がある。半導体パッケージの配置や切断幅等にもよるが、変形は、リードフレーム100の厚さが薄く、ハーフエッチング加工の深さが深い程発生が起こりやすい。特に、板厚が0.1mmあるいは0.125mmで、ハーフエッチング70%〜90%の場合、ハーフエッチングされた部分の残りの厚さが0.01m〜0.0375mmとなり変形が多発しやすい。   As shown in FIG. 1A, a reinforcing piece 40 is formed on the outer side of the outer lead portion 30. Similar to the die pad portion 20 and the lead portion 30, the reinforcing piece 40 is formed by half-etching and has a columnar shape. As shown in FIG. 1B, the reinforcing piece 40 does not function as a connection terminal. Therefore, the plating layers 70 and 71 are not formed on both the front side and the back side of the reinforcing piece 40. The reinforcing piece 40 is a structure provided to reinforce the lead frame 100 and is provided to prevent the lead frame 100 from being warped and deformed. That is, as described above, the die pad portion 20 and the lead portion 30 are connected to each other through the remaining portion 61 and are also connected to the metal plate 10. However, due to the recent demand for thinning, the thickness of the remaining portion 61 is increased. The manufacturer of the semiconductor package 150 may require about 10 to 30% of the metal plate 10 (etching depth of about 90 to 70%). That is, the manufacturer of the semiconductor package 150 may receive such a request from the viewpoint of reducing the etching amount after resin sealing as much as possible. If the thickness of the metal plate 10 is 0.1 mm to 0.15 mm, for example, 10% is 10 to 15 μm. When the thickness is 10 to 15 μm, the strength of the remaining portion 61 is not sufficient, and the lead frame 100 may be deformed such that the remaining portion 61 warps. Although depending on the arrangement and cutting width of the semiconductor package, the deformation is more likely to occur as the lead frame 100 is thinner and the half-etching depth is deeper. In particular, when the plate thickness is 0.1 mm or 0.125 mm and the half etching is 70% to 90%, the remaining thickness of the half etched portion is 0.01 m to 0.0375 mm, and deformation tends to occur frequently.

かかる場合に、リード部30の外側に枠を形成するように補強片40を設けることにより、リードフレーム100を補強し、反りの発生を防止又は低減することができる。よって、補強片40は、十分な厚さを有して形成され、ダイパッド部20及びリード部30の少なくとも一方と同じ厚さを有して構成される。よって、ダイパッド部20とリード部30とが同じ厚さの場合には、補強片40は両者と同じ厚さに構成される。かかる補強片40を設けることにより、リードフレーム100の加工中、半導体パッケージ150の加工中や搬送中におけるリードフレーム40の反りによる変形を防止し、薄化の要請に十分応えることができる。   In such a case, by providing the reinforcing piece 40 so as to form a frame outside the lead portion 30, the lead frame 100 can be reinforced and the occurrence of warpage can be prevented or reduced. Therefore, the reinforcing piece 40 is formed with a sufficient thickness and is configured to have the same thickness as at least one of the die pad portion 20 and the lead portion 30. Therefore, when the die pad portion 20 and the lead portion 30 have the same thickness, the reinforcing piece 40 is configured to have the same thickness as both. By providing such a reinforcing piece 40, deformation due to warping of the lead frame 40 during processing of the lead frame 100, during processing of the semiconductor package 150, or during transportation can be prevented, and the request for thinning can be sufficiently met.

補強片40は、半導体パッケージ150の切断ライン50上に設けられる。半導体パッケージ150は、リードフレーム100のダイパッド部20の表面上に半導体素子110を搭載し、半導体素子110の端子をワイヤボンディングによりリード部30に接続した後、封止樹脂130で封止することにより形成される。そして、樹脂封止が終わった後は、残部61がエッチング加工により除去され、図1(b)に示すような半導体パッケージ150に個片化されるが、補強片40は、隣接する半導体パッケージ150同士の間に設けられた切断ライン50上に設けられる。図1(b)に示すように、エッチング加工により、補強片40の裏面側の露出部分は除去されるが、樹脂封止された表面側の部分は半導体パッケージ150内に残ってしまう。しかしながら、補強片40は、リードフレーム100の製造時や半導体パッケージ150の製造時には反りを防止する観点から必要であるが、半導体パッケージ150の製造後は、何らの役割も果たさない不要な金属片である。そこで、本実施形態においては、補強片40を、半導体パッケージ150が個片化される際の切断ライン50上に設け、半導体パッケージ150の個片化の際に、その大部分又は総てを切断除去可能な構成とした。これにより、個片化された半導体パッケージ150内に補強片40を残すことなく半導体パッケージ150を完成させることができる。   The reinforcing piece 40 is provided on the cutting line 50 of the semiconductor package 150. In the semiconductor package 150, the semiconductor element 110 is mounted on the surface of the die pad portion 20 of the lead frame 100, the terminals of the semiconductor element 110 are connected to the lead portion 30 by wire bonding, and then sealed with a sealing resin 130. It is formed. After the resin sealing is completed, the remaining portion 61 is removed by etching and separated into semiconductor packages 150 as shown in FIG. 1B, but the reinforcing pieces 40 are adjacent to the adjacent semiconductor packages 150. It is provided on a cutting line 50 provided between them. As shown in FIG. 1B, the exposed portion on the back surface side of the reinforcing piece 40 is removed by etching, but the front surface portion sealed with resin remains in the semiconductor package 150. However, the reinforcing piece 40 is necessary from the viewpoint of preventing warpage during the manufacture of the lead frame 100 and the semiconductor package 150, but is an unnecessary metal piece that does not play any role after the semiconductor package 150 is manufactured. is there. Therefore, in the present embodiment, the reinforcing piece 40 is provided on the cutting line 50 when the semiconductor package 150 is singulated, and most or all of the reinforcing piece 40 is cut when the semiconductor package 150 is singulated. The configuration is removable. Thereby, the semiconductor package 150 can be completed without leaving the reinforcing piece 40 in the separated semiconductor package 150.

図1(a)〜(c)に示すように、補強片40は、切断ライン50の幅よりも狭い幅を有して構成されることが好ましい。これにより、半導体パッケージ150の個片化の際、補強片40を確実に除去することができる。但し、補強片40が、切断ライン50の幅よりも狭いことは必ずしも必須ではない。補強片40が切断ライン50の幅よりも広い場合であっても、補強片40が切断ライン50上に設けられている限り、半導体パッケージ150を個片化する際、補強片40の大部分は除去され、補強片40の一部しか半導体パッケージ150内には残らないので、特段の悪影響は無いからである。しかしながら、上述のように、補強片40の幅は切断ライン50の幅よりも狭いことが好ましいので、以下の例では、補強片40の幅が切断ライン50の幅よりも狭い例を中心に挙げて説明する。但し、これは、補強片40の幅が切断ライン50の幅よりも広い実施形態を除外する趣旨ではない。   As shown in FIGS. 1A to 1C, the reinforcing piece 40 is preferably configured to have a width narrower than the width of the cutting line 50. Thereby, the reinforcing piece 40 can be reliably removed when the semiconductor package 150 is separated. However, it is not always essential that the reinforcing piece 40 is narrower than the width of the cutting line 50. Even when the reinforcing piece 40 is wider than the width of the cutting line 50, as long as the reinforcing piece 40 is provided on the cutting line 50, when the semiconductor package 150 is singulated, most of the reinforcing piece 40 is This is because only a part of the reinforcing piece 40 is removed and remains in the semiconductor package 150, and there is no particular adverse effect. However, as described above, the width of the reinforcing piece 40 is preferably narrower than the width of the cutting line 50. Therefore, in the following example, the example in which the width of the reinforcing piece 40 is narrower than the width of the cutting line 50 will be mainly described. I will explain. However, this is not intended to exclude an embodiment in which the width of the reinforcing piece 40 is wider than the width of the cutting line 50.

図2は、本発明の第1の実施形態に係るリードフレームの樹脂封止ブロックの一例の平面構成を示した図である。図2に示すように、1個の半導体パッケージ150に対応するダイパッド部20及びリード部30の組を有する1個のリードフレーム80が複数個配置され、全体として集合体のリードフレーム100を構成している。リードフレーム80が行列状に2次元で配置され、集合体としてのリードフレーム100が構成されている。   FIG. 2 is a diagram illustrating a planar configuration of an example of a resin sealing block of the lead frame according to the first embodiment of the present invention. As shown in FIG. 2, a plurality of one lead frame 80 having a set of the die pad portion 20 and the lead portion 30 corresponding to one semiconductor package 150 are arranged to constitute a collective lead frame 100 as a whole. ing. Lead frames 80 are two-dimensionally arranged in a matrix, and a lead frame 100 as an aggregate is configured.

図2においては、縦4個、横4個の合計16個のリードフレーム80が配置されて示されているが、この4×4=16個のリードフレーム80は、1つの樹脂封止のブロックであり、16個のリードフレーム80の全体を覆うように連続的に樹脂封止が行われる。樹脂封止ブロック90内において、隣接するリードフレーム80同士の間の切断ライン50上に補強片40が設けられる。切断ライン50は、図2には図示されていないが、図1(a)〜(c)において説明したように、補強片40を含むように切断ライン50が設けられている。補強片40は、金属板10の幅方向(図2において縦方向)及び長手方向(図2において横方向)の双方において設けられ、格子状に補強片40が配置されている。即ち、樹脂封止ブロック90内で隣接する総てのリードフレーム80同士の間の切断ライン50上に、縦横に補強片40が設けられている。これにより、リードフレーム100の強度を維持し、リードフレーム100が変形するのを防止することができる。なお、樹脂封止ブロック90の周囲には、金属板10の枠状部分11が設けられており、外側から樹脂封止ブロック90全体を保持している。樹脂封止ブロック90は、金属板10の長手方向に沿って連続的に複数配置されてよく、各々の樹脂封止ブロック90が、同様の構成を有してよい。   In FIG. 2, a total of 16 lead frames 80 of 4 vertical and 4 horizontal are shown, but this 4 × 4 = 16 lead frames 80 are one resin-sealed block. The resin sealing is continuously performed so as to cover the entire 16 lead frames 80. In the resin sealing block 90, the reinforcing piece 40 is provided on the cutting line 50 between the adjacent lead frames 80. Although the cutting line 50 is not illustrated in FIG. 2, the cutting line 50 is provided so as to include the reinforcing piece 40 as described in FIGS. 1A to 1C. The reinforcing pieces 40 are provided in both the width direction (vertical direction in FIG. 2) and the longitudinal direction (horizontal direction in FIG. 2) of the metal plate 10, and the reinforcing pieces 40 are arranged in a lattice shape. That is, the reinforcing pieces 40 are provided vertically and horizontally on the cutting line 50 between all the adjacent lead frames 80 in the resin sealing block 90. Thereby, the strength of the lead frame 100 can be maintained and the lead frame 100 can be prevented from being deformed. In addition, the frame-shaped part 11 of the metal plate 10 is provided around the resin sealing block 90 and holds the entire resin sealing block 90 from the outside. A plurality of resin sealing blocks 90 may be continuously arranged along the longitudinal direction of the metal plate 10, and each resin sealing block 90 may have the same configuration.

また、補強片40の幅は、上限は(切断ライン50の幅−0.05mm)であり、下限は0.05mmである。補強片40の幅が(切断ライン50の幅−0.05mm)を超えると、切断時、補強片40がバリとして半導体パッケージ150側に残る可能性がある。一方、補強片40の幅が、0.05mm未満では、補強片40の効果がなく、反りによる不具合や変形が発生する。よって、補強片40の幅は、好ましくは、(切断ライン50の幅−0.1mm)程度である。   The upper limit of the width of the reinforcing piece 40 is (the width of the cutting line 50−0.05 mm), and the lower limit is 0.05 mm. If the width of the reinforcing piece 40 exceeds (the width of the cutting line 50−0.05 mm), the reinforcing piece 40 may remain on the semiconductor package 150 side as a burr at the time of cutting. On the other hand, if the width of the reinforcing piece 40 is less than 0.05 mm, the effect of the reinforcing piece 40 is not obtained, and problems and deformations due to warpage occur. Therefore, the width of the reinforcing piece 40 is preferably about (the width of the cutting line 50−0.1 mm).

次に、図3及び図4を用いて、本発明の第1の実施形態に係る半導体素子搭載用リードフレームの製造方法について説明する。図3は、本発明の第1の実施形態に係る半導体素子搭載用リードフレームの製造方法の一例の前半の工程を示した図であり、図4は、本発明の第1の実施形態に係る半導体素子搭載用リードフレームの製造方法の一例の後半の工程を示した図である。   Next, a method for manufacturing a lead frame for mounting a semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 3 is a diagram illustrating the first half of an example of a method for manufacturing a semiconductor device mounting lead frame according to the first embodiment of the present invention, and FIG. 4 is related to the first embodiment of the present invention. It is the figure which showed the process of the second half of an example of the manufacturing method of the lead frame for semiconductor element mounting.

図3(a)は、金属板用意工程の一例を示した図である。金属板用意工程においては、半導体素子搭載用リードフレーム100の材料となる金属板10が用意される。金属板10は、用途に応じて種々の板状の金属材料が用いられてよいが、例えば、厚さ0.1mm〜0.15mmの銅又は銅合金からなる金属板10を使用してもよい。   FIG. 3A is a diagram showing an example of a metal plate preparation process. In the metal plate preparation step, a metal plate 10 that is a material for the semiconductor element mounting lead frame 100 is prepared. As the metal plate 10, various plate-like metal materials may be used depending on the application. For example, a metal plate 10 made of copper or a copper alloy having a thickness of 0.1 mm to 0.15 mm may be used. .

図3(b)は、レジスト層形成工程の一例を示した図である。レジスト層形成工程においては、まず、金属板10の表面の異物や不純物を取り除く前処理を行い、両面にレジスト層140、141を形成する。通常は、市販されているドライフィルムレジストをラミネーターにて貼着する。   FIG. 3B is a diagram showing an example of a resist layer forming process. In the resist layer forming step, first, pretreatment for removing foreign matters and impurities on the surface of the metal plate 10 is performed to form resist layers 140 and 141 on both sides. Usually, a commercially available dry film resist is stuck with a laminator.

図3(c)は、第1のレジストマスク形成工程の一例を示した図である。第1のレジストマスク形成工程においては、表面側(半導体素子搭載面側)と裏面側(外部接続部側)に必要なめっきを形成するためのレジストマスク144、145を形成する。このレジストマスク144、145の形成は、一般的な方法であり、所定のパターンが形成された露光用マスクを用いてレジスト層140、141を露光し、現像することで開口部142、143を形成し、両面にレジストマスク144、145を形成する。   FIG. 3C is a diagram illustrating an example of a first resist mask forming process. In the first resist mask forming step, resist masks 144 and 145 for forming necessary plating on the front surface side (semiconductor element mounting surface side) and the back surface side (external connection portion side) are formed. The formation of the resist masks 144 and 145 is a general method, and the resist layers 140 and 141 are exposed and developed using an exposure mask on which a predetermined pattern is formed, so that the openings 142 and 143 are formed. Then, resist masks 144 and 145 are formed on both sides.

図3(d)は、めっき工程の一例を示した図である。めっき工程においては、形成したレジストマスク144、145の開口部142、143から露出している金属板10に、一般的なめっき前処理を行ってから必要なめっき層70、71を形成し、レジストマスク144、145を剥離する。めっき層70、71は、種々の金属材料を用いてよいが、金(Au)、銀(Ag)、パラジウム(Pd)、白金(Pt)等の貴金属をめっき層70、71として用いてもよい。   FIG. 3D is a diagram showing an example of the plating process. In the plating step, the necessary plating layers 70 and 71 are formed on the metal plate 10 exposed from the openings 142 and 143 of the formed resist masks 144 and 145 after performing general plating pretreatment, and the resist is formed. The masks 144 and 145 are peeled off. Although various metal materials may be used for the plating layers 70 and 71, noble metals such as gold (Au), silver (Ag), palladium (Pd), and platinum (Pt) may be used as the plating layers 70 and 71. .

次に、図4を用いて、第1の実施形態に係る半導体素子搭載用リードフレームの製造方法の一例の後半の工程について説明する。   Next, with reference to FIG. 4, the latter half of the process for producing the semiconductor element mounting lead frame according to the first embodiment will be described.

図4(a)は、第2のレジストマスク形成工程の一例を示した図である。第2のレジストマスク形成工程においては、図3(b)、(c)と同様にめっき層70、71が形成された金属板10の両面に再びレジスト層146、147を形成し、露光、現像することにより、表面側は、半導体素子搭載用リードフレーム100のパターンであって、形成しためっき層70より広い範囲を覆うレジストマスク149を形成する。なお、レジストマスク149の形成は、レジスト層146に開口部148を形成することにより行う。また、裏面側は、全面を覆うレジストマスク147を形成する。   FIG. 4A shows an example of a second resist mask forming process. In the second resist mask formation step, resist layers 146 and 147 are formed again on both surfaces of the metal plate 10 on which the plating layers 70 and 71 are formed in the same manner as in FIGS. 3B and 3C, and exposure and development are performed. As a result, a resist mask 149 is formed on the front surface side, which is a pattern of the semiconductor element mounting lead frame 100 and covers a wider area than the formed plating layer 70. Note that the resist mask 149 is formed by forming an opening 148 in the resist layer 146. On the back side, a resist mask 147 is formed to cover the entire surface.

ここで、ワイヤボンディングされるリード部30となる部分のレジスト層146とダイパッド部20となる部分のレジスト層146は、ハーフエッチング加工によって金属板10を溶解処理した際に、既に形成したリード部30やダイパッド部20のめっき層70より金属板10の表面が広く残るように設定する。そうすることで、めっき層70の一部がバリとなったり欠損したりして、後工程で不具合を生じることを防止することができる。   Here, the portion of the resist layer 146 to be the lead portion 30 to be wire-bonded and the portion of the resist layer 146 to be the die pad portion 20 are already formed when the metal plate 10 is dissolved by half etching. In addition, the surface of the metal plate 10 is set wider than the plating layer 70 of the die pad portion 20. By doing so, it can prevent that a part of plating layer 70 becomes a burr | flash or lose | deletes, and produces a malfunction in a post process.

また、ダイパッド部20とリード部30との組からなる個々のリードフレーム80の間の切断ライン50となる領域にもレジスト層146がレジストマスク149のパターンの一部として残される。かかる領域に補強片40が形成されることになる。補強片40は、図2において示したように、隣接するリードフレーム80同士の切断ライン50上に形成され、ダイパッド部20及びリード部30の周囲を囲むように、格子状に形成される。エッチング用のレジストマスク149は、補強片40の幅になるようにレジスト層146を設定する。   In addition, the resist layer 146 is left as a part of the pattern of the resist mask 149 also in the region that becomes the cutting line 50 between the individual lead frames 80 formed of the die pad portion 20 and the lead portion 30. The reinforcing piece 40 is formed in such a region. As shown in FIG. 2, the reinforcing piece 40 is formed on the cutting line 50 between the adjacent lead frames 80 and is formed in a lattice shape so as to surround the periphery of the die pad portion 20 and the lead portion 30. The resist layer 146 is set so that the resist mask 149 for etching has the width of the reinforcing piece 40.

なお、めっき層70が形成された金属板10の表面にレジスト層146を形成せず、裏面側は全面を覆うレジストマスク147を形成して、表面のめっき層70をエッチング用マスクとして使用することも可能である。この場合には、裏面のみレジスト層(レジストマスク)147を形成すればよい。また、表面側のめっき層70は、レジストマスク149と同様の領域を覆うように、レジスト層146と同一のパターンで形成してもよい。この場合、補強片40の形成部の上面は、図3(c)の工程では開口部となり、図3(d)の工程ではめっき層70が形成される。   Note that the resist layer 146 is not formed on the surface of the metal plate 10 on which the plating layer 70 is formed, and a resist mask 147 covering the entire surface is formed on the back side, and the plating layer 70 on the surface is used as an etching mask. Is also possible. In this case, a resist layer (resist mask) 147 may be formed only on the back surface. Further, the plating layer 70 on the front surface side may be formed in the same pattern as the resist layer 146 so as to cover the same region as the resist mask 149. In this case, the upper surface of the formation part of the reinforcing piece 40 becomes an opening in the process of FIG. 3C, and the plating layer 70 is formed in the process of FIG.

図4(b)は、ハーフエッチング工程の一例を示した図である。ハーフエッチング工程においては、形成したレジストマスク147、149をエッチングマスクとして、ハーフエッチング加工を行う。ハーフエッチング工程では、金属板10の厚さの半分程度から90%程度の深さまでハーフエッチングを行う。このハーフエッチングの程度は、後工程で行われる裏面側からのエッチングを考慮して任意に選択可能である。   FIG. 4B is a diagram showing an example of a half etching process. In the half etching process, half etching is performed using the formed resist masks 147 and 149 as etching masks. In the half etching step, half etching is performed from about half the thickness of the metal plate 10 to a depth of about 90%. The degree of this half-etching can be arbitrarily selected in consideration of the etching from the back side that is performed in a later step.

表面側から金属板10のハーフエッチング加工を行うことにより、リード部30となる箇所は、側面に窪み形状部60を有する柱状形状に形成される。リード部30の上面は、上面の平面形状よりも小さなエリアにワイヤボンディング用のめっき層70が形成された構成となり、下面は外部接続用のめっき層71が形成された構成となり、外部接続端子として機能する。   By performing half-etching processing of the metal plate 10 from the front surface side, a portion to be the lead portion 30 is formed in a columnar shape having a recessed portion 60 on the side surface. The upper surface of the lead part 30 has a configuration in which a plating layer 70 for wire bonding is formed in an area smaller than the planar shape of the upper surface, and the lower surface has a configuration in which a plating layer 71 for external connection is formed. Function.

同様に、ダイパッド部20となる箇所も、側面に窪み形状部60が形成された柱状形状に構成され、上面にめっき層70が形成された半導体素子110搭載用の領域となる。このように、ハーフエッチング加工により、柱状形状を有するダイパッド部20及びリード部30が形成される。   Similarly, the portion that becomes the die pad portion 20 is also a region for mounting the semiconductor element 110 having a columnar shape with the recessed portion 60 formed on the side surface and the plating layer 70 formed on the upper surface. In this way, the die pad portion 20 and the lead portion 30 having a columnar shape are formed by half etching.

また、補強片40となる箇所も、側面に窪み形状部60が形成された柱状形状に構成される。補強片40は、端子としての機能は不要であるので、表面にめっき層70は形成されていない点でリード部30と異なっているが、リード部30と同様にハーフエッチング加工で形成されるので、リード部30と類似した柱状形状に構成される。但し、補強片40の幅は、切断ライン50に含まれることが好ましいので、切断ライン50の幅との関係でその幅が定められる。一般的には、リード部30の幅又は径よりも小さい幅を有する。   Moreover, the location used as the reinforcement piece 40 is also comprised by the columnar shape in which the hollow shape part 60 was formed in the side surface. Since the reinforcing piece 40 does not need a function as a terminal, it is different from the lead part 30 in that the plating layer 70 is not formed on the surface. However, the reinforcing piece 40 is formed by half-etching like the lead part 30. A columnar shape similar to the lead portion 30 is formed. However, since the width of the reinforcing piece 40 is preferably included in the cutting line 50, the width is determined in relation to the width of the cutting line 50. Generally, it has a width smaller than the width or diameter of the lead portion 30.

図4(c)は、レジストマスク剥離工程の一例を示した図である。レジストマスク剥離工程においては、表面側のレジストマスク149及び裏面側のレジストマスク147を剥離することにより、第1の実施形態に係る半導体素子搭載用リードフレーム100が完成する。なお、レジストマスク147、149の剥離は、所定の剥離液を用いて行ってよい。   FIG. 4C is a diagram illustrating an example of a resist mask peeling process. In the resist mask peeling step, the front-side resist mask 149 and the back-side resist mask 147 are peeled to complete the semiconductor element mounting lead frame 100 according to the first embodiment. Note that the resist masks 147 and 149 may be peeled using a predetermined stripping solution.

なお、完成して半導体素子搭載用リードフレーム100は、後工程において半導体パッケージ150を製造する際の部品として用いられる。具体的には、後工程では、半導体素子110をダイパッド部20上に搭載し、ボンディングワイヤ120でワイヤボンディングを行い、封止樹脂130で封止した後、裏面側からエッチング加工を行って柱状のリード部30と略角柱形状のダイパッド部20とを独立させる。そして、個々の半導体パッケージ150に切断して、半導体パッケージ150が得られる。その際、切断ライン50上に形成された補強片40は除去され、完成した半導体パッケージ150内には補強片40は残留しない。   The completed semiconductor element mounting lead frame 100 is used as a component for manufacturing the semiconductor package 150 in a subsequent process. Specifically, in the post-process, the semiconductor element 110 is mounted on the die pad portion 20, wire bonding is performed with the bonding wire 120, sealing is performed with the sealing resin 130, and etching is performed from the back side to form a columnar shape. The lead portion 30 and the substantially prismatic die pad portion 20 are made independent. Then, the semiconductor package 150 is obtained by cutting into individual semiconductor packages 150. At this time, the reinforcing piece 40 formed on the cutting line 50 is removed, and the reinforcing piece 40 does not remain in the completed semiconductor package 150.

また、ダイパッド部20の領域を確保した上で、リード部30のみを配置しダイパッドを必要としない半導体パッケージ150もあり、そのような半導体パッケージ150にも半導体素子搭載用リードフレーム100を用いることができる。   In addition, there is a semiconductor package 150 in which only the lead part 30 is arranged and a die pad is not required after securing the area of the die pad part 20, and the semiconductor element mounting lead frame 100 is also used for such a semiconductor package 150. it can.

本発明の第1の実施形態に係る半導体素子搭載用リードフレーム100及びその製造方法によれば、ダイパッド部20及びリード部30を形成する際に併せて補強片40を形成することができ、工程数を増加させることなく、半導体素子搭載用リードフレーム100の変形を防止することができる。また、補強片40は、同一の樹脂封止ブロック90内において、隣接する総てのリードフレーム80同士の間に設けられているので、半導体素子搭載用リードフレーム100の強度を確実に高めることができ、加工、搬送時の反り等の変形を確実に防止することができる。   According to the lead frame 100 for mounting a semiconductor element and the manufacturing method thereof according to the first embodiment of the present invention, the reinforcing piece 40 can be formed at the same time when the die pad portion 20 and the lead portion 30 are formed. The deformation of the semiconductor element mounting lead frame 100 can be prevented without increasing the number. Further, since the reinforcing piece 40 is provided between all adjacent lead frames 80 in the same resin sealing block 90, the strength of the lead frame 100 for mounting a semiconductor element can be reliably increased. It is possible to reliably prevent deformation such as warping during processing and conveyance.

〔第2の実施形態〕
図5は、本発明の第2の実施形態に係る半導体素子搭載用リードフレーム100aの一例の平面構成を示した図である。
[Second Embodiment]
FIG. 5 is a diagram showing a planar configuration of an example of a semiconductor element mounting lead frame 100a according to the second embodiment of the present invention.

図5に示すように、第2の実施形態に係る半導体素子用リードフレーム100aは、補強片40aが格子状ではなく、金属板10の幅方向にのみ設けられている点で、第1の実施形態に係る半導体素子搭載用リードフレーム100と異なっている。このように、補強片40aは、金属板10の板厚やハーフエッチングの設定、個々のリードフレーム80の配置等によっては、金属板10の短手方向(幅方向)のみに配置してもよい。リードフレーム100aの加工時や搬送時、あるいは、シート状に切断した後のリードフレーム100aの検査、包装等時、短手方向(幅方向)に挟む力が加わることがあり、この方向に変形が生じる場合がある。半導体素子110を搭載する工程、ボンディング工程等でも同様である。このようなリードフレーム100aには、短手方向(幅方向)のみに配置することが有効である。   As shown in FIG. 5, the lead frame 100a for a semiconductor device according to the second embodiment is the first embodiment in that the reinforcing pieces 40a are not in a lattice shape but are provided only in the width direction of the metal plate 10. This is different from the semiconductor element mounting lead frame 100 according to the embodiment. As described above, the reinforcing piece 40a may be arranged only in the short direction (width direction) of the metal plate 10 depending on the thickness of the metal plate 10 and the setting of half etching, the arrangement of the individual lead frames 80, and the like. . When the lead frame 100a is processed or transported, or when the lead frame 100a is cut into a sheet, inspection, packaging, or the like may be applied with a pinching force in the short direction (width direction). May occur. The same applies to the process of mounting the semiconductor element 110, the bonding process, and the like. It is effective to arrange such a lead frame 100a only in the short direction (width direction).

第2の実施形態に係る半導体素子搭載用リードフレーム100aの製造方法は、第1の実施形態に係る半導体素子搭載用リードフレーム100の製造方法とほぼ同様であるが、図4(a)で説明した第2のレジストマスク形成工程において、補強片40を形成するためのレジストマスク149の開口部148のパターンを、格子状ではなく、図5に示すように幅方向の直線パターンに形成すればよい。残りの工程は、第1の実施形態に係る半導体素子搭載用リードフレーム100の製造方法と同様の工程を行えばよいので、その説明を省略する。   The manufacturing method of the semiconductor element mounting lead frame 100a according to the second embodiment is substantially the same as the manufacturing method of the semiconductor element mounting lead frame 100 according to the first embodiment, but will be described with reference to FIG. In the second resist mask forming step, the pattern of the opening 148 of the resist mask 149 for forming the reinforcing piece 40 may be formed in a linear pattern in the width direction as shown in FIG. . The remaining steps may be performed in the same manner as the manufacturing method of the semiconductor element mounting lead frame 100 according to the first embodiment, and the description thereof is omitted.

第2の実施形態に係る半導体素子搭載用リードフレーム100a及びその製造方法によれば、金属板10の幅方向に特に大きな力が加わる場合に、有効かつ効率的に半導体素子搭載用リードフレーム100aを補強することができる。   According to the semiconductor element mounting lead frame 100a and the manufacturing method thereof according to the second embodiment, the semiconductor element mounting lead frame 100a is effectively and efficiently applied when a particularly large force is applied in the width direction of the metal plate 10. Can be reinforced.

〔第3の実施形態〕
図6は、本発明の第3の実施形態に係る半導体素子搭載用リードフレーム100bの一例を示した図である。図6(a)は、本発明の第3の実施形態に係る半導体素子搭載用リードフレームの一例を示した断面図であり、図6(b)は、本発明の第3の実施形態に係るリードフレームを用いた半導体パッケージの一例を示した図である。図6(c)は、本発明の第3の実施形態に係る半導体素子搭載用リードフレームの一例の平面図である。なお、図6(a)、(b)は、図6(c)のB−B’断面における断面図である。
[Third Embodiment]
FIG. 6 is a diagram showing an example of a semiconductor element mounting lead frame 100b according to the third embodiment of the present invention. FIG. 6A is a cross-sectional view showing an example of a semiconductor element mounting lead frame according to the third embodiment of the present invention, and FIG. 6B is a diagram according to the third embodiment of the present invention. It is the figure which showed an example of the semiconductor package using a lead frame. FIG. 6C is a plan view of an example of a semiconductor element mounting lead frame according to the third embodiment of the present invention. FIGS. 6A and 6B are cross-sectional views taken along the line BB ′ of FIG. 6C.

図6(a)、(b)に示されるように、第3の実施形態に係る半導体素子搭載用リードフレーム100bは、補強片40bの高さが、ダイパッド部20及びリード部30の高さよりも低く構成されている点で、第1の実施形態に係る半導体素子搭載用リードフレーム100と異なっている。   6A and 6B, in the lead frame 100b for mounting a semiconductor element according to the third embodiment, the height of the reinforcing piece 40b is higher than the height of the die pad portion 20 and the lead portion 30. The semiconductor device mounting lead frame 100 is different from the semiconductor device mounting lead frame 100 according to the first embodiment in that the configuration is low.

このように、補強片40bの厚さは、ダイパッド部20やリード部30より薄く、かつハーフエッチングされた窪み形状部分60より厚く設定してもよい。好ましくは、補強片40bの厚さは、ハーフエッチングされた窪み形状部分60より0.02mm〜0.05mm厚く設定する。これらの場合、補強片40bは、半導体素子110を搭載し、ワイヤボンディングし、封止樹脂130で封止した後、裏面側からのエッチング加工時、同時にエッチング加工されるため除去されるか、あるいは、一部は封止樹脂内に残るものの補強片40bの厚さは薄い状態である。このため、金属板10を切断する切断時の負荷を低減することができ、切断部品の消耗を抑制することができる。また、切断時の工具の破損防止にもなる。特に、切断幅が狭い設定のタイプには、切断時の負荷が減少され工具の破損防止になるため有効である。なお、補強片40bの厚さは、ハーフエッチングされた部分より0.03mm前後厚く設定することがより好ましい。   Thus, the thickness of the reinforcing piece 40b may be set to be thinner than the die pad portion 20 and the lead portion 30 and thicker than the hollow-shaped portion 60 that has been half-etched. Preferably, the thickness of the reinforcing piece 40b is set to be 0.02 mm to 0.05 mm thicker than the half-etched hollow portion 60. In these cases, the reinforcing piece 40b is removed because the semiconductor element 110 is mounted, wire-bonded, sealed with the sealing resin 130, and etched simultaneously with the etching from the back side. Although a part remains in the sealing resin, the thickness of the reinforcing piece 40b is thin. For this reason, the load at the time of cutting | disconnecting the metal plate 10 can be reduced, and consumption of a cutting component can be suppressed. It also prevents the tool from being damaged during cutting. In particular, the type with a narrow cutting width is effective because the load during cutting is reduced and the tool is prevented from being damaged. The thickness of the reinforcing piece 40b is more preferably set to be about 0.03 mm thicker than the half-etched portion.

なお、他の構成については、第1及び第2の実施形態に係る半導体素子搭載用リードフレーム100、100aと同様であるので、その説明を省略する。また、第3の実施形態に係る半導体素子搭載用リードフレーム100bは、補強片40bの平面構成は、第1の実施形態に係る半導体素子搭載用リードフレーム100と同様に格子状であってもよいし、第2の実施形態に係る半導体素子搭載用リードフレーム100aと同様に金属板10の幅方向にのみ直線状に延びて設けられた構成であってもよい。   Since other configurations are the same as those of the semiconductor element mounting lead frames 100 and 100a according to the first and second embodiments, description thereof will be omitted. Further, in the lead frame 100b for mounting a semiconductor element according to the third embodiment, the planar configuration of the reinforcing piece 40b may be a lattice like the lead frame 100 for mounting a semiconductor element according to the first embodiment. However, it may be configured to extend linearly only in the width direction of the metal plate 10 as in the semiconductor element mounting lead frame 100a according to the second embodiment.

第3の実施形態に係る半導体素子搭載用リードフレーム100bの製造方法は、補強片40bを形成するエッチング用レジストマスク149を、スリット状またはドット状に構成し、この配置密度を変えることにより行う。スリット状またはドット状のレジスト層の配置密度が高く、開口部の配置密度が低い場合、エッチング液が材料表面に到達する量が減少しエッチングする量が減少する。スリット状またはドット状のレジスト層の配置密度が低く、開口部の配置密度が高い場合には、エッチング液が材料表面に到達する量が増加し、レジスト層で覆われていない開口部の厚さに近づく。また、エッチング液の濃度、エッチング液の吹き出し方向等各種条件を考慮し、補強片40bの高さが適切になるように、スリット又はドットの配置密度を設定する。   The manufacturing method of the semiconductor element mounting lead frame 100b according to the third embodiment is performed by configuring the etching resist mask 149 for forming the reinforcing piece 40b in a slit shape or a dot shape and changing the arrangement density. When the arrangement density of the slit-like or dot-like resist layer is high and the arrangement density of the openings is low, the amount of the etching solution reaching the material surface is reduced and the amount of etching is reduced. When the arrangement density of slit-like or dot-like resist layers is low and the arrangement density of the openings is high, the amount of the etching solution reaching the material surface increases, and the thickness of the openings not covered with the resist layer Get closer to. Further, the arrangement density of the slits or dots is set so that the height of the reinforcing piece 40b is appropriate in consideration of various conditions such as the concentration of the etching solution and the blowing direction of the etching solution.

第3の実施形態に係る半導体素子搭載用リードフレーム100b及びその製造方法によれば、半導体パッケージを個片化する際、切断が容易な半導体素子用リードフレーム100bを提供することができる。   According to the semiconductor element mounting lead frame 100b and the manufacturing method thereof according to the third embodiment, it is possible to provide the semiconductor element lead frame 100b that can be easily cut when the semiconductor package is separated.

〔実施例〕
次に、本発明の実施形態に係る半導体素子搭載用リードフレーム及びその製造方法を実施した実施例について説明する。
〔Example〕
Next, examples in which the semiconductor element mounting lead frame and the manufacturing method thereof according to the embodiment of the present invention are implemented will be described.

(実施例1)
金属板として、厚さ0.1mmの銅系合金材(古河電気工業株式会社製EFTEC64−T)を用いて、両面にドライフィルムレジスト(旭化成イーマテリアルズ株式会社製AQ−2558)をラミネートした。
Example 1
A dry film resist (AQ-2558, manufactured by Asahi Kasei E-Materials Co., Ltd.) was laminated on both sides using a 0.1 mm-thick copper-based alloy material (EFTEC64-T manufactured by Furukawa Electric Co., Ltd.) as the metal plate.

そして、表面側のリード部に形成するめっきエリアを0.5mm□の四角形状、半導体素子搭載部に形成するめっきエリアは角部に半径0.2mmとなる4mm□の四角形状、そして裏面側の外部接続部に形成するめっきエリアは、0.5mm□の四角形状、ダイパッド部にも角部が半径0.1mmとなる4mm□の四角形状が開口されるレジストマスクを形成するようなパターンで両面に露光を行い、現像してめっきが必要な部分が開口されたレジストマスクを形成した。   The plating area formed on the lead portion on the front surface side is a square shape of 0.5 mm □, the plating area formed on the semiconductor element mounting portion is a square shape of 4 mm □ with a radius of 0.2 mm, and the back surface side The plating area to be formed on the external connection part is a pattern that forms a resist mask having a square shape of 0.5 mm □ and a square shape of 4 mm □ having a radius of 0.1 mm on the die pad part. Then, the resist mask was exposed and developed to form a resist mask having openings where plating is required.

次に、形成したレジストマスクの開口部から露出している金属板に、酸化膜等を除去するめっき前処理を行い、Niを1μm、Pdを0.07μm、Auを0.003μmの厚さで順次めっきを施し、レジストマスクを剥離した。   Next, the metal plate exposed from the opening of the formed resist mask is subjected to a pre-plating process for removing an oxide film and the like, with a thickness of 1 μm for Ni, 0.07 μm for Pd, and 0.003 μm for Au. Sequential plating was performed, and the resist mask was peeled off.

次に、めっきが形成された金属板の両面に、前述と同じドライフィルムレジストをラミネートし、裏面側は全面を覆うレジストマスクとした。また、表面側は、形成しためっきより片側で50μm大きく覆うようにした。また、補強片を配置する所にレジストマスクを形成した。なお、今回パターンは、リードフレーム1枚で樹脂封止するブロックが4つあり、1ブロックには、1半導体パッケージが4列、4段、計16個を配置した。   Next, the same dry film resist as described above was laminated on both surfaces of the metal plate on which plating was formed, and the back side was used as a resist mask covering the entire surface. Moreover, the surface side was made to cover 50 μm larger on one side than the formed plating. Further, a resist mask was formed where the reinforcing piece was to be placed. In this pattern, there are four blocks that are resin-sealed by one lead frame, and one semiconductor package is arranged in four rows and four stages, for a total of 16 blocks.

補強片は、半導体パッケージの切断ライン上に、1ブロックに格子状にリードフレームの長手方向に3ヶ所、短手方向に3ヶ所配置した。切断幅は、0.2mmであり、補強片幅は、0.05mmとした。補強片の高さは、リード部やダイパッド部と同じ高さにした。   Reinforcing pieces were arranged on the cutting line of the semiconductor package in three blocks in the longitudinal direction of the lead frame and three in the short direction in a grid pattern on one block. The cutting width was 0.2 mm, and the reinforcing piece width was 0.05 mm. The height of the reinforcing piece was set to the same height as the lead part and the die pad part.

次に、液温40℃のエッチング液を用いて、スプレー圧0.1〜0.2MPaで2分間エッチング加工を行い、表面側から約70μmの深さまでハーフエッチング加工を行い、リード部となる柱状形状と半導体素子搭載するダイパッド部となる略角柱状形状及び補強片となる柱状形状を形成した。   Next, using an etching solution with a liquid temperature of 40 ° C., etching is performed for 2 minutes at a spray pressure of 0.1 to 0.2 MPa, half-etching is performed from the surface side to a depth of about 70 μm, and the columnar shape that becomes the lead portion A shape and a substantially prismatic shape serving as a die pad portion for mounting a semiconductor element and a columnar shape serving as a reinforcing piece were formed.

その後、両面のレジストマスクを剥離することで本発明の半導体素子搭載用リードフレームが得られた。この間、反り等の変形の発生はなかった。また、次工程である検査工程及び包装・梱包工程での反り等の変形の発生はなかった。   Then, the lead frame for mounting a semiconductor element of the present invention was obtained by peeling off the resist masks on both sides. During this time, deformation such as warpage did not occur. Moreover, there was no deformation such as warpage in the inspection process and the packaging / packing process, which are the next processes.

この半導体素子搭載用リードフレームに、銀ペーストを用いて半導体素子を搭載し、直径20μmのボンディングワイヤで半導体素子のバンプとリード部を接続した。その後エポキシ系の封止樹脂を用いて樹脂封止した後、アルカリ性の銅エッチング液で裏面側に形成しためっき層をエッチングマスクとしてエッチング処理した。   A semiconductor element was mounted on the lead frame for mounting the semiconductor element using a silver paste, and the bumps of the semiconductor element and the lead portion were connected with a bonding wire having a diameter of 20 μm. Then, after sealing with an epoxy-based sealing resin, an etching process was performed using the plating layer formed on the back side with an alkaline copper etching solution as an etching mask.

その後、切断工程にて個々のパッケージサイズに切断し、半導体パッケージが得られた。この間の加工時や搬送時に反り等の変形は発生しなかった。   Then, it cut | disconnected to each package size at the cutting process, and the semiconductor package was obtained. No deformation such as warping occurred during processing or conveyance during this time.

(実施例2)
実施例2は、補強片の配置を、半導体パッケージの切断ライン上に1ブロックの短手方向に3ヶ所のみ配置した。その他は、実施例1と同じである。
(Example 2)
In Example 2, the reinforcing pieces were arranged at only three locations in the short direction of one block on the cutting line of the semiconductor package. Others are the same as the first embodiment.

エッチング加工時や搬送時、あるいは、次工程である検査工程及び包装・梱包工程での反り等の変形の発生はなかった。また、半導体素子搭載から切断し半導体パッケージが得られるまでの間、加工時や搬送時に反り等の変形は発生しなかった。   There was no occurrence of deformation such as warpage during the etching process, during conveyance, or in the next inspection process and packaging / packing process. In addition, deformation such as warping did not occur during processing or transportation until the semiconductor package was obtained by cutting from mounting the semiconductor element.

(実施例3)
実施例3は、補強片の高さを、ハーフエッチングされた部分より0.03mm厚くした。また、補強片を形成するエッチング用レジストは、スリット状配置し、この配置密度を、エッチング液の濃度、エッチング液の吹き出し方向等各種条件を考慮し、補強片の高さがハーフエッチングされた部分より0.03mm厚くなるように設定した。その他は、実施例1と同じである。
(Example 3)
In Example 3, the height of the reinforcing piece was 0.03 mm thicker than the half-etched portion. The etching resist forming the reinforcing piece is arranged in a slit shape, and the arrangement density is a portion where the height of the reinforcing piece is half-etched in consideration of various conditions such as the concentration of the etching solution and the blowing direction of the etching solution. The thickness was set to be 0.03 mm thicker. Others are the same as the first embodiment.

エッチング加工時や搬送時、あるいは、次工程である検査工程及び包装・梱包工程での反り等の変形の発生はなかった。また、半導体素子搭載から切断し半導体パッケージが得られるまでの間、加工時や搬送時に反り等の変形は発生しなかった。   There was no occurrence of deformation such as warpage during the etching process, during conveyance, or in the next inspection process and packaging / packing process. In addition, deformation such as warping did not occur during processing or transportation until the semiconductor package was obtained by cutting from mounting the semiconductor element.

なお、樹脂封止後、裏面側からのエッチング加工時、補強片の一部は封止樹脂内に残るところもあった。切断後、半導体パッケージに補強片が付着しているものはなかった。   In addition, after resin sealing, at the time of etching processing from the back side, some of the reinforcing pieces remained in the sealing resin. After cutting, no semiconductor package had any reinforcing pieces attached.

(実施例4)
実施例4は、補強片の高さを、ハーフエッチングされた部分より0.02mm厚くした。また、補強片を形成するエッチング用レジストは、スリット状配置し、この配置密度を、エッチング液の濃度、エッチング液の吹き出し方向等各種条件を考慮し、補強片の高さがハーフエッチングされた部分より0.02mm厚くなるように設定した。その他は、実施例1と同じである。
Example 4
In Example 4, the height of the reinforcing piece was 0.02 mm thicker than the half-etched portion. The etching resist forming the reinforcing piece is arranged in a slit shape, and the arrangement density is a portion where the height of the reinforcing piece is half-etched in consideration of various conditions such as the concentration of the etching solution and the blowing direction of the etching solution. The thickness was set to be 0.02 mm thicker. Others are the same as the first embodiment.

エッチング加工時や搬送時、あるいは、次工程である検査工程及び包装・梱包工程での反り等の変形の発生はなかった。また、半導体素子搭載から切断し半導体パッケージが得られるまでの間、加工時や搬送時に反り等の変形は発生しなかった。   There was no occurrence of deformation such as warpage during the etching process, during conveyance, or in the next inspection process and packaging / packing process. In addition, deformation such as warping did not occur during processing or transportation until the semiconductor package was obtained by cutting from mounting the semiconductor element.

なお、樹脂封止後、裏面側からのエッチング加工時、補強片は除去されていた。   In addition, the reinforcement piece was removed at the time of the etching process from the back side after resin sealing.

(実施例5)
実施例5は、補強片の幅を0.1mmとした。その他は、実施例1と同じである。
(Example 5)
In Example 5, the width of the reinforcing piece was 0.1 mm. Others are the same as the first embodiment.

エッチング加工時や搬送時、あるいは、次工程である検査工程及び包装・梱包工程での反り等の変形の発生はなかった。また、半導体素子搭載から切断し半導体パッケージが得られるまでの間、加工時や搬送時に反り等の変形は発生しなかった。   There was no occurrence of deformation such as warpage during the etching process, during conveyance, or in the next inspection process and packaging / packing process. In addition, deformation such as warping did not occur during processing or transportation until the semiconductor package was obtained by cutting from mounting the semiconductor element.

(比較例1)
比較例1は、補強片を配置しない設定で、その他は実施例1と同じである。
(Comparative Example 1)
The comparative example 1 is the setting which does not arrange | position a reinforcement piece, and others are the same as Example 1. FIG.

エッチング加工や搬送時、リードフレームの短手方向の中央部が下方向に反り、一部が装置に部品と接触して変形が発生した。   At the time of etching processing and conveyance, the center part of the short direction of the lead frame warped downward, and a part of the apparatus contacted the part and the deformation occurred.

(比較例2)
比較例2は、補強片の高さを、ハーフエッチングされた部分より0.01mm厚くした。また、補強片を形成するエッチング用レジストは、スリット状配置し、この配置密度を、エッチング液の濃度、エッチング液の吹き出し方向等各種条件を考慮し、補強片の高さがハーフエッチングされた部分より0.01mm厚くなるように設定した。その他は、実施例1と同じである。
(Comparative Example 2)
In Comparative Example 2, the height of the reinforcing piece was made 0.01 mm thicker than the half-etched portion. The etching resist forming the reinforcing piece is arranged in a slit shape, and the arrangement density is a portion where the height of the reinforcing piece is half-etched in consideration of various conditions such as the concentration of the etching solution and the blowing direction of the etching solution. The thickness was set to be 0.01 mm thicker. Others are the same as the first embodiment.

エッチング加工や搬送時、リードフレームの短手方向の中央部が下方向に反り、一部が装置に部品と接触して変形が発生した。   At the time of etching processing and conveyance, the center part of the short direction of the lead frame warped downward, and a part of the apparatus contacted the part and the deformation occurred.

このように、実施例1〜5と比較例1、2とを比較すると、比較例1、2では、エッチング加工は搬送時にリードフレームの変形が発生したのに対し、実施例1〜5では、エッチング加工は搬送時にリードフレームの反り等の変形は発生しなかった。これにより、補強片を設けた実施例1〜5に係るリードフレームによれば、リードフレームの反り等の変形の発生を防止できることが示された。   As described above, when Examples 1 to 5 and Comparative Examples 1 and 2 are compared, in Comparative Examples 1 and 2, the etching process caused deformation of the lead frame during conveyance, whereas in Examples 1 to 5, In the etching process, deformation such as warping of the lead frame did not occur during transportation. Thereby, according to the lead frame which concerns on Examples 1-5 which provided the reinforcement piece, it was shown that generation | occurrence | production of deformation | transformation, such as curvature of a lead frame, can be prevented.

以上説明したように、本発明の実施形態に係る半導体素子搭載用リードフレーム及びその製造方法によれば、隣り合う半導体パッケージの切断ラインに沿って、柱状の補強片を配置することにより、一枚のリードフレームに対し半導体パッケージを高密度に配置あるいは、リードフレーム板厚の薄化より、リードフレームの加工中や後工程の加工中や搬送中でのリードフレームのブロックの中央部が下側に反る変形を防止することができる。   As described above, according to the lead frame for mounting a semiconductor element and the method for manufacturing the same according to the embodiment of the present invention, one columnar reinforcing piece is disposed along the cutting line of the adjacent semiconductor package. Due to the high density of the semiconductor package with respect to the lead frame or the thinning of the lead frame thickness, the center part of the lead frame block during the processing of the lead frame, during the post-processing, or during transportation is on the lower side. Warping deformation can be prevented.

この補強片は、切断幅より狭く設定することにより、この補強片は半導体パッケージを切断する時、同時に除去されるため、半導体パッケージ内には残ることはない。   By setting the reinforcing piece to be narrower than the cutting width, the reinforcing piece is removed at the same time when the semiconductor package is cut, so that it does not remain in the semiconductor package.

また、補強片の厚さの設定を材料板厚より薄くかつ前記ハーフエッチングされた部分より厚く設定し、樹脂封止した後、裏面側をエッチング加工する際、補強片も同時にエッチング加工して除去できる高さに設定すれば、切断時の負荷を低減することができ、切断部品の消耗を抑制することができる。また、切断時の工具の破損防止にもなる。   Also, the thickness of the reinforcing piece is set to be thinner than the material plate thickness and thicker than the half-etched part, and after the resin is sealed, when the back side is etched, the reinforcing piece is simultaneously etched and removed. If the height is set to a height that can be cut, the load during cutting can be reduced, and consumption of cut parts can be suppressed. It also prevents the tool from being damaged during cutting.

以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。   The preferred embodiments and examples of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments and examples, and the above-described embodiments and examples can be performed without departing from the scope of the present invention. Various modifications and substitutions can be made to the embodiments.

10 金属板
11 枠状部分
20 ダイパッド部
30 リード部
40、40a、40b 補強片
50 切断ライン
60 窪み形状部分
70、71 めっき層
80、100 リードフレーム
90 樹脂封止ブロック
110 半導体素子
120 ボンディングワイヤ
130 封止樹脂
140〜149 レジストマスク
150 半導体パッケージ
DESCRIPTION OF SYMBOLS 10 Metal plate 11 Frame-shaped part 20 Die pad part 30 Lead part 40, 40a, 40b Reinforcing piece 50 Cutting line 60 Indented part 70, 71 Plating layer 80, 100 Lead frame 90 Resin sealing block 110 Semiconductor element 120 Bonding wire 130 Sealing Resin 140 to 149 Resist mask 150 Semiconductor package

Claims (13)

金属板の表面側に窪み形状部分を形成することにより形成された柱状形状のダイパッド部及びリード部を有し、該ダイパッド部上に半導体素子を搭載するとともに該リード部上にボンディングワイヤを接続して前記表面側を樹脂封止した後、裏面側から前記金属板の不要部分を除去して形成される半導体パッケージの部品として用いられる半導体素子搭載用リードフレームであって、
前記樹脂封止を行う1つのブロック内に複数の前記半導体パッケージを形成可能に前記ダイパッド部及びリード部の組を複数設け、隣接する該ダイパッド部及びリード部の組同士の間の切断ライン上に、柱状形状の補強片を設けた半導体素子搭載用リードフレーム。
It has a column-shaped die pad part and a lead part formed by forming a hollow part on the surface side of the metal plate, and a semiconductor element is mounted on the die pad part and a bonding wire is connected on the lead part. A semiconductor element mounting lead frame used as a component of a semiconductor package formed by removing unnecessary portions of the metal plate from the back surface side after resin sealing the front surface side,
A plurality of sets of die pad portions and lead portions are provided so that a plurality of the semiconductor packages can be formed in one block for performing the resin sealing, and on a cutting line between adjacent pairs of the die pad portions and the lead portions. A semiconductor element mounting lead frame provided with columnar reinforcing pieces.
前記補強片は、前記金属板の幅方向に延びる前記切断ライン上にのみ設けられた請求項1に記載の半導体素子搭載用リードフレーム。   The lead frame for mounting a semiconductor element according to claim 1, wherein the reinforcing piece is provided only on the cutting line extending in the width direction of the metal plate. 前記補強片は、前記金属板の幅方向に延びる前記切断ライン及び前記金属板の長手方向に延びる前記切断ラインの双方に格子状に設けられた請求項1に記載の半導体素子搭載用リードフレーム。   2. The lead frame for mounting a semiconductor element according to claim 1, wherein the reinforcing pieces are provided in a lattice shape on both the cutting line extending in the width direction of the metal plate and the cutting line extending in the longitudinal direction of the metal plate. 前記補強片は、前記切断ラインの幅よりも狭い幅を有する請求項1乃至3のいずれか一項に記載の半導体素子搭載用リードフレーム。   The lead frame for mounting a semiconductor element according to any one of claims 1 to 3, wherein the reinforcing piece has a width narrower than a width of the cutting line. 前記補強片の厚さは、前記ダイパッド部及び前記リード部の少なくとも一方の厚さと同じである請求項1乃至4のいずれか一項に記載の半導体素子搭載用リードフレーム。   5. The lead frame for mounting a semiconductor element according to claim 1, wherein a thickness of the reinforcing piece is the same as a thickness of at least one of the die pad portion and the lead portion. 前記補強片の厚さは、前記ダイパッド部及び前記リード部よりも薄く、前記窪み形状部分よりも厚い請求項1乃至4のいずれか一項に記載の半導体素子搭載用リードフレーム。   5. The lead frame for mounting a semiconductor element according to claim 1, wherein the reinforcing piece is thinner than the die pad portion and the lead portion and thicker than the hollow portion. 半導体素子搭載用リードフレームの製造方法であって、
金属板の表面をハーフエッチング加工し、半導体素子を搭載するためのダイパッド部と、該ダイパッド部の周囲に配置され、前記半導体素子と電気的に接続されたボンディングワイヤの接続端子となるリード部と、隣接する該ダイパッド部及び該リード部の組同士の間に設けられる切断ライン上の少なくとも一部に設けられる補強片とを柱状に形成するハーフエッチング工程を有する半導体素子搭載用リードフレームの製造方法。
A manufacturing method of a lead frame for mounting a semiconductor element,
A die pad portion for mounting a semiconductor element by half-etching the surface of the metal plate, and a lead portion which is disposed around the die pad portion and serves as a connection terminal of a bonding wire electrically connected to the semiconductor element; A method of manufacturing a lead frame for mounting a semiconductor element, comprising: a half-etching step of forming a reinforcing piece provided in at least a part on a cutting line provided between the adjacent die pad part and the pair of lead parts in a columnar shape .
前記補強片の幅を、前記切断ラインの幅よりも狭く形成する請求項7に記載の半導体素子搭載用リードフレームの製造方法。   The method of manufacturing a lead frame for mounting a semiconductor element according to claim 7, wherein a width of the reinforcing piece is formed narrower than a width of the cutting line. 前記補強片を、前記金属板の幅方向の前記切断ライン上にのみ形成する請求項7又は8に記載の半導体素子搭載用リードフレームの製造方法。   9. The method of manufacturing a lead frame for mounting a semiconductor element according to claim 7, wherein the reinforcing piece is formed only on the cutting line in the width direction of the metal plate. 前記補強片を、前記金属板の幅方向の前記切断ライン上及び前記金属板の長手方向の前記切断ライン上の双方に形成する請求項7又は8に記載の半導体素子搭載用リードフレームの製造方法。   9. The method of manufacturing a lead frame for mounting a semiconductor element according to claim 7, wherein the reinforcing pieces are formed both on the cutting line in the width direction of the metal plate and on the cutting line in the longitudinal direction of the metal plate. . 前記ダイパッド部及び前記リード部の前記表面及び裏面にめっき層を形成するめっき工程を更に有する請求項7乃至10のいずれか一項に記載の半導体素子搭載用リードフレームの製造方法。   The method for manufacturing a lead frame for mounting a semiconductor element according to any one of claims 7 to 10, further comprising a plating step of forming plating layers on the front and back surfaces of the die pad portion and the lead portion. 前記めっき工程は前記ハーフエッチング工程よりも前に行われ、前記ハーフエッチング工程は、前記ダイパッド部及び前記リード部の前記表面に形成された前記めっき層を前記表面側のエッチングマスクとして用いることにより行われる請求項11に記載の半導体素子搭載用リードフレームの製造方法。   The plating step is performed before the half etching step, and the half etching step is performed by using the plating layer formed on the surface of the die pad part and the lead part as an etching mask on the surface side. A method of manufacturing a lead frame for mounting a semiconductor device according to claim 11. 前記ダイパッド部及び前記リード部の形成領域はレジスト層で覆われ、前記補強片の形成領域はスリット状又はドット状のレジスト層で覆われた状態で前記ハーフエッチング加工が行われ、前記補強片は前記ダイパッド部及び前記リード部よりも低い柱状に形成される請求項7乃至12のいずれか一項に記載の半導体素子搭載用リードフレームの製造方法。   The forming region of the die pad part and the lead part is covered with a resist layer, the forming part of the reinforcing piece is covered with a slit-like or dot-like resist layer, the half-etching process is performed, and the reinforcing piece is The method for manufacturing a lead frame for mounting a semiconductor element according to claim 7, wherein the lead frame is formed in a columnar shape lower than the die pad portion and the lead portion.
JP2015031315A 2015-02-20 2015-02-20 Lead frame for mounting a semiconductor element and manufacturing method thereof Active JP6326647B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015031315A JP6326647B2 (en) 2015-02-20 2015-02-20 Lead frame for mounting a semiconductor element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015031315A JP6326647B2 (en) 2015-02-20 2015-02-20 Lead frame for mounting a semiconductor element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2016154161A JP2016154161A (en) 2016-08-25
JP6326647B2 true JP6326647B2 (en) 2018-05-23

Family

ID=56761263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015031315A Active JP6326647B2 (en) 2015-02-20 2015-02-20 Lead frame for mounting a semiconductor element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6326647B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424937B (en) * 2017-03-21 2019-09-24 池州华宇电子科技有限公司 A kind of multi-chip integrates packaging method
US20210134757A1 (en) * 2019-11-04 2021-05-06 Xilinx, Inc. Fanout integration for stacked silicon package assembly

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004023007A (en) * 2002-06-20 2004-01-22 Sony Corp Semiconductor package, lead frame of semiconductor package, manufacturing method of semiconductor package
JP5214911B2 (en) * 2006-12-27 2013-06-19 株式会社デンソー Mold package manufacturing method
JP2009164232A (en) * 2007-12-28 2009-07-23 Mitsui High Tec Inc Semiconductor device and manufacturing method thereof, and lead frame and manufacturing method thereof
JP5910909B2 (en) * 2011-03-29 2016-04-27 大日本印刷株式会社 Semiconductor device and manufacturing method of semiconductor device
JP5807800B2 (en) * 2010-11-18 2015-11-10 大日本印刷株式会社 Leadframe and leadframe manufacturing method
JP5899614B2 (en) * 2010-11-26 2016-04-06 大日本印刷株式会社 Leadframe and leadframe manufacturing method
JP5930843B2 (en) * 2012-05-24 2016-06-08 Shマテリアル株式会社 Lead frame and manufacturing method thereof

Also Published As

Publication number Publication date
JP2016154161A (en) 2016-08-25

Similar Documents

Publication Publication Date Title
US9735106B2 (en) Semiconductor lead frame, semiconductor package, and manufacturing method thereof
US20030045032A1 (en) Leadframe, method of manufacturing the same, semiconductor device using the same, and method of manufacturing the device
JP2001320007A (en) Frame for resin sealed semiconductor device
US20120007234A1 (en) Semiconductor package without chip carrier and fabrication method thereof
JP6319644B2 (en) Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device
US7683462B2 (en) Chip package structure
JP4984253B2 (en) Manufacturing method of semiconductor device and manufacturing method of substrate for semiconductor device
JP6326647B2 (en) Lead frame for mounting a semiconductor element and manufacturing method thereof
US10381292B2 (en) Lead frame and method of manufacturing lead frame
JP5971531B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
US8258608B2 (en) Lead frame and intermediate product of semiconductor device
JP5467506B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP4418764B2 (en) Manufacturing method of resin-encapsulated semiconductor package
US20200258822A1 (en) High i/o density flip-chip qfn
TW202036806A (en) Substrate for mounting semiconductor element
JP5585637B2 (en) Resin-encapsulated semiconductor device frame
JP2001320008A (en) Frame for resin sealed semiconductor device
JP2014138155A (en) Semiconductor element mounting substrate and semiconductor device
US20230197580A1 (en) Lead frame, method of making lead frame, semiconductor apparatus, and method of making semiconductor apparatus
JP6168589B2 (en) Semiconductor device mounting substrate and manufacturing method thereof
JP2002026192A (en) Lead frame
JP5807815B2 (en) Semiconductor device and manufacturing method thereof, and substrate for semiconductor device and manufacturing method thereof
JP5403435B2 (en) Semiconductor device and manufacturing method thereof, and substrate for semiconductor device and manufacturing method thereof
JP2014175578A (en) Semiconductor device packaging lead frame
JP2013062549A (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180322

R150 Certificate of patent or registration of utility model

Ref document number: 6326647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350