JP6324130B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP6324130B2
JP6324130B2 JP2014054185A JP2014054185A JP6324130B2 JP 6324130 B2 JP6324130 B2 JP 6324130B2 JP 2014054185 A JP2014054185 A JP 2014054185A JP 2014054185 A JP2014054185 A JP 2014054185A JP 6324130 B2 JP6324130 B2 JP 6324130B2
Authority
JP
Japan
Prior art keywords
defective pixel
detection
defective
correction
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014054185A
Other languages
English (en)
Other versions
JP2015177468A (ja
Inventor
荒井 達也
達也 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014054185A priority Critical patent/JP6324130B2/ja
Publication of JP2015177468A publication Critical patent/JP2015177468A/ja
Application granted granted Critical
Publication of JP6324130B2 publication Critical patent/JP6324130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、撮像装置及びその制御方法に関する。
長時間露光撮影は、撮像素子における電荷蓄積時間を長くすることによって露光時間を長くし、これによって低照度下でもストロボなどの補助照明を使用することなく撮影できるようにする技術として知られている。
一方、CCD等の固体撮像素子においては、いわゆる暗電流の存在などによる暗出力が存在し、これが画像信号に重畳されるために画質劣化の要因となっている。この暗出力レベルが大きい画素が存在する場合は、欠陥画素としてその出力情報は用いず、近隣画素の出力情報を用いて情報を補間することが行われている。例えば、所定の標準露光時間で暗出力を評価し、そのレベルが大きい画素については欠陥画素として上記したような欠陥画素補正を適用する。
ところで、欠陥画素は温度依存や経時変化を伴うため、欠陥画素の評価を工場出荷前に行うだけでは不十分である。そこで、電源オン直後にアイリスを閉じることで受光面を遮光し、カメラの使用に先立って暗出力を評価することで欠陥画素を検出して、欠陥画素補正を行うことが知られている(特許文献1参照)。
このように工場出荷後の完成品としてのカメラ装置において欠陥画素を検出して補正する場合、検出された欠陥画素のアドレスを一旦カメラ内の所定のメモリ領域に登録し、登録されたアドレス情報をもとに周辺画素情報による補正処理を行うことになる。
特開平6−038113 特開2003−198946
ところで、CMOS型撮像素子については、CCD型撮像素子と比べて欠陥画素が多く発生する傾向にある。ここで補正可能上限個数を超えた欠陥画素が存在する場合、全ての欠陥画素を補正することができず、欠陥画素信号を含んだ撮像信号が出力されることになる。
そこで、補正処理数の最大値を越えた欠陥画素対策として、欠陥レベルの大きい画素を優先して選択的に処理し、欠陥レベルの小さい画素については、そのまま補正せずに出力することにより、できるだけ画質の劣化を抑制している(特許文献2参照)。しかしながら、この方法では補正が必要な全ての欠陥画素を補正できないため、画質の劣化を完全に抑制することは出来ない。
本発明の目的は、欠陥画素情報を記憶する記憶容量が限られており、欠陥画素の個数が補正可能上限個数を超えた場合でも、より多くの欠陥画素出力信号を補正することである。
本発明は、上記課題を解決するためになされたものであり、被写体を撮像して被写体画像信号を出力する撮像素子と、前記撮像素子を遮光した状態で得られる遮光画像信号に基づいて前記撮像素子の欠陥画素を検出する検出手段と、前記検出手段により検出された前記欠陥画素に関する情報を記憶する記憶手段と、前記記憶手段に記憶された前記欠陥画素に関する情報に基づいて前記遮光画像信号および前記被写体画像信号に含まれる前記欠陥画素の出力信号を補正する補正手段と、前記検出手段による検出処理、前記記憶手段による記憶処理および前記補正手段による補正処理を繰り返すように制御する制御手段と、
を有することを特徴とする。
また、被写体を撮像して被写体画像信号を出力する撮像素子を備えた撮像装置の制御方法であって、前記撮像素子を遮光した状態で得られる遮光画像信号に基づいて前記撮像素子の欠陥画素を検出する検出工程と、前記検出工程により検出された前記欠陥画素に関する情報を記憶する記憶工程と、前記記憶工程において記憶された前記欠陥画素に関する情報に基づいて前記遮光画像信号および前記被写体画像信号に含まれる前記欠陥画素の出力信号を補正する補正工程と、を有し、前記検出工程、前記記憶工程および前記補正工程を繰り返すように制御することを特徴とする。
本発明によれば、欠陥画素情報を記憶する記憶容量が限られている場合でも、より多くの欠陥画素の出力信号を補正することができる。
実施例に係る撮像装置の全体ブロック図である。 実施例1の欠陥画素検出処理を示すフローチャートである。 実施例1の全体制御回路と欠陥画素回路との間の通信の流れを示すブロック図である。 aは実施例1の補正処理前の黒画像の信号レベルの分布を模式的に示した図である。bは実施例1の閾値Thで補正処理した後の黒画像の信号レベルの分布を模式的に示した図である。 実施例2の欠陥画素検出処理を示すフローチャートである。 黒画像を分割した様子を模式的に示した図である。 実施例3の欠陥画素検出処理を示すフローチャートである。
以下、図面を参照して本発明の実施形態を詳細に説明する。なお、以下に説明する実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施形態に限定されるものではない。
(実施例1)
図1は、本発明の実施例1に係る撮像装置の概略構成を示すブロック図である。図1において、撮影レンズ101は、レンズ制御部102より制御される。レンズ制御部102は、全体制御回路112による制御に基づいて、撮影レンズ101のフォーカスやズーム、絞りを制御する。なお、図1では、撮影レンズ101を1つのレンズとして表しているが、実際にはフォーカスレンズやズームレンズ、絞り等が含まれる。メカニカルシャッタ103は、撮像素子105への光を露光/遮光する。シャッタ駆動部104は、撮影時にメカニカルシャッタ103を駆動して、被写体の光を一定期間撮像素子105に露光させる。
固体撮像素子105は、被写体を撮像して光信号を電気信号に変換し、被写体画像信号として出力する。タイミング発生部106は、全体制御回路112による制御に基づいて撮像素子105を駆動し、撮影時の蓄積時間などを変更することができる。撮像素子105から出力された画像信号は、欠陥画素検出回路108を備える画像処理回路107に取り込まれる。欠陥画素検出回路108は、撮像素子105から出力された画像信号から撮像素子105の欠陥画素を検出する機能を備える。
また、欠陥画素検出回路108は、欠陥画素検出回路108で検出された欠陥画素に関する情報を一時的に記憶するためのRAM109を備える。画像処理回路107は、露出条件算出回路110も備える。露出条件算出回路110は、入力された画像信号から適正露出を算出し、出された露出条件は全体制御回路112に伝達される。画像処理回路107では、画像信号のゲイン制御やデジタル信号への変換を行うとともに、ガンマ処理やホワイトバランス処理などの各種信号処理を行う。これらの処理に際し、メモリ111との間で画像信号の書き込み/読み出し処理を行う。
また、画像処理回路107から出力される画像は、LCD113にて表示することも可能となっている。画像処理回路107で所定の画像処理が施された画像データは、画像変換回路114において圧縮処理され、メモリカード115に書き込まれる。画像変換回路114は、画像処理回路107から出力される画像データを圧縮してメモリカード115へ出力する機能と、メモリカード115より読み出した画像データを伸長して画像処理回路107へ出力する機能を有している。
また、全体制御回路112は、画像処理回路107にて処理された信号を用いて、TTL(スルー・ザ・レンズ)方式のオートフォーカス(AF)制御、自動露出(AE)制御、フラッシュプリ発光(EF)制御等の処理を行う。なお、画像撮影時の露出条件については、露出条件算出回路110の算出結果などから撮影に適した条件を、レンズ駆動部102やタイミング発生部106に指示する。操作部117は、例えば、レリーズボタンやモード切り換えダイヤルなど、撮影者が撮像装置に指示を入力するための操作部であり、その入力内容は、全体制御回路112に通知される。
図2は、本実施形態の欠陥画素検出処理を示すフローチャートである。以下、欠陥画素検出処理について説明する。ステップS201でユーザーの指示により撮影が開始されると、ステップS202で露出条件算出回路110により露出条件を算出し、算出された露出条件で被写体の撮影を行う。ステップS203では、ステップS202で算出された露出条件と同条件で、メカニカルシャッタを閉じた状態(すなわち、撮像素子105を遮光した状態)で撮影動作を行い、黒画像(すなわち遮光画像信号)を取得する。
以下、ステップS204からは欠陥画素検出の動作となる。欠陥画素検出方法については後ほど詳しく説明する。ステップS204では、RAM109に記憶されている欠陥画素数nを0として初期化を行なう。ステップS205では、欠陥画素の検出を行なう際に欠陥画素か否かを判別する閾値Thを初期値Th0に設定する。
ここで設定される閾値Th0は、補正が必要な全ての欠陥画素を検出するための閾値とする。閾値Th0は、事前に工場出荷時などに設定された値でも良いし、取得した画像から算出される値でもよい。また、閾値Th0は、条件によらず固定の値としても良いし、撮影条件毎や撮影モード毎に値を変更しても良い。
ステップS206では、欠陥画素検出回路108内で撮像素子105から出力される黒画像の画素信号レベルと欠陥画素閾値Th0とを比較することで、閾値Th0よりも出力信号レベルが大きい画素を欠陥画素として検出する。そして、欠陥画素として検出された画素の個数n1をカウントし、検出された欠陥画素の個数n1をRAM109に欠陥画素数nとして記憶する。この時点では、検出された欠陥画素の画素アドレス等は記憶されず、検出された欠陥画素の個数n1のみが記憶される。
ステップS207では、RAM109に記憶された欠陥画素の個数n1が補正可能上限個数(所定数)mを超えているか否かを判別する。ここで判定に用いる補正可能上限個数mとは、RAM109に記憶することができる欠陥画素データの上限個数を示している。欠陥画素の個数n1と補正可能上限個数mの比較を行うことで、検出された全ての欠陥画素データがRAM109に記憶できるか否かを判断する。
ステップS207で検出された欠陥画素の個数n1が補正可能上限個数mを超えている場合、つまり全ての欠陥画素データをRAM109に記憶することができない場合には、ステップS208に進む。そして、ステップS208では、欠陥画素検出閾値Thをαだけ上げて、再度、ステップS206からステップS207の処理を繰り返す。
閾値を上げて検出を行なうことで、閾値Thよりも信号レベルが大きく、閾値Th+α以下である画素は欠陥画素として検出されず、閾値Th+αよりも信号レベルが大きい画素だけを欠陥画素として検出する。つまり、閾値を上げることで欠陥画素の検出数が減り、検出された全ての欠陥画素データをRAM109に記憶することができるようになる。
ここで、ステップS208におけるαの値は任意に設定される。例えば、αの値を固定値としても良いし、状況に応じてαの値を変更してもよい。状況に応じてαの値を変更する例としては、次のような場合が考えられる。すなわち、検出された欠陥画素の個数n1が補正可能上限個数mをぎりぎりで超えている場合は、αの値を例えば10LSBに設定する。また、検出された欠陥画素の個数n1が補正可能上限個数mを大幅に超えている場合は、αの値を例えば50LSBに変更すれば良い。
ステップS207で検出された欠陥画素の個数n1が補正可能上限個数mを超えていない場合、つまり検出された全ての欠陥画素データがRAMに記憶できる場合には、ステップS209に進んで、欠陥画素のアドレス情報、欠陥レベル情報等の欠陥画素データをRAM109に記憶する記憶処理を実行する。ステップS210において、RAM109に記憶された欠陥画素データを用いて被写体画像データに含まれる欠陥画素を補正する。欠陥画素の補正方法としては、欠陥画素と判断された画素の出力信号は用いず、近隣画素(周辺画素)の出力信号を用いて欠陥画素を補間する方法などが挙げられる。
ステップS211において、設定されている欠陥画素検出閾値Thが初期閾値Th0であるか否かを判断する。ここでは、補正が必要な全ての欠陥画素が検出されたか否かを判断する。前述したように、閾値Th0は補正が必要な全ての欠陥画素を検出するための閾値であるため、検出閾値Thが初期閾値Th0と一致するということは、全ての欠陥画素が検出されたことを意味する。
ステップS211において、設定されている欠陥画素検出閾値Thが初期閾値Th0ではない場合、つまり、補正が必要な全ての欠陥画素が検出されていない場合には、ステップS212に進み、RAM109に記憶されている欠陥画素データを用いて黒画像データ(遮光画像信号)に含まれる欠陥画素を補正する。
黒画像における欠陥画素の補正方法としては、被写体画像の補正と同じように、近隣画素の出力信号を用いて補間してもよいし、補正を簡単化するために、黒レベルの基準値をそのまま欠陥画素の信号値としてもよい。
ステップS212で黒画像の欠陥画素補正が終了すると、再度ステップS204からステップS210の処理を繰り返す。この際、ステップS212で欠陥画素の補正が行われた黒画像を用いて、欠陥画素の検出が行なわれる。また、ステップS211で欠陥画素検出閾値Thが初期閾値Th0である場合、つまり補正が必要な全ての欠陥画素が検出された場合には、ステップS213に進んで処理を終了する。
次に、欠陥画素を検出する際の全体制御回路112と欠陥画素検出回路108の間のデータ通信について説明する。図3は、全体制御回路112と欠陥画素検出回路108との間の通信の流れを示すブロック図である。
まず、全体制御回路112から欠陥画素検出回路108に欠陥検出開始指示Q1と欠陥検出閾値Q2が出力される。欠陥画素検出回路108は、欠陥検出閾値Q2に基づいて撮像素子105から出力される黒画像信号の各信号レベルを評価し、欠陥画素であると検出した画素の個数Q3(すなわちn1)を全体制御回路112に通知する。そして、全体制御回路112からのアドレス要求Q4に対して、検出した欠陥画素のアドレスQ5を全体制御回路112に通知し、さらに検出終了報告Q6を通知して終了する。
次に、欠陥画素検出閾値の設定方法について、模式的に説明する。図4aは、欠陥画素を補正処理する前の黒画像の信号レベルの累積分布を模式的に示した図である。また、図4bは、欠陥画素を補正処理した後の黒画像の信号レベルの累積分布を模式的に示した図である。
図4a、図4bにおいて、横軸は画素の信号レベルを示す。ここで信号レベルは10bitで表現され、最大1024LSBである。また、縦軸は累積画素数を示している。信号レベルが閾値Th0以下である領域aに含まれる画素は正常画素であり、信号レベルが閾値Th0より大きい領域bに含まれる画素は欠陥画素である。そして、黒画像の信号レベルが大きい(すなわち、横軸上で右方向に位置する)ほど、欠陥レベルの大きい欠陥画素であることを意味する。
図4aに示す補正処理前の黒画像の信号レベルの分布では、閾値Th0より信号レベルが大きい領域bに含まれる画素の個数が、補正可能上限個数mを超えているため、閾値Th0よりも信号レベルが大きい画素をすべてRAM109に記憶することができない。すなわち、検出された欠陥画素をすべて補正することができない。
そこで、欠陥画素として検出される画素数が補正可能上限個数mを超えない画素数となるまで閾値Thを大きくしていき、欠陥画素として検出される画素数が補正可能上限個数mを超えない画素数になった段階で、信号レベルが閾値Thより大きい領域cに含まれる画素を欠陥画素として、被写体画像に含まれる欠陥画素を補正する。また、同様にして黒画像に含まれる欠陥画素を補正する。
被写体画像と黒画像の欠陥画素補正が終了すると、欠陥画像検出閾値Thを閾値Th0まで下げ、欠陥画素が補正された黒画像を用いて、再度、欠陥画素を検出する。図4bでは、図4aの領域cに含まれていた画素を欠陥画素として補正したことにより、図4aの領域cに含まれていた画素の信号レベルが図4bにおける領域aの信号レベルとなる。
そのため、図4bの領域bに含まれる画素の個数が補正可能上限個数mを下回り、領域bに含まれる画素をすべて欠陥画素として検出することができる。そして、信号レベルが閾値Th0より大きい領域bに含まれる画素を欠陥画素として、被写体画像に含まれる欠陥画素を補正する。
このように黒画像を用いた欠陥画素の検出と補正を複数回に分けて行なうことで、図4aの領域bに含まれる全ての欠陥画素を補正することができる。なお、本実施例では、欠陥画素検出を簡単化するために、黒画像による欠陥画素の検出を行なっている。これは、黒画像における正常画素の信号値が基準黒レベルと同等の値となることで、欠陥画素の検出を出力された信号値のまま行なうことができ、周囲画素との差分を算出するなどの処理が不要となるためである。
以上説明したように、本実施例の欠陥画素処理方法では複数回に分けて欠陥画素の検出を行なうとともに被写体画像と黒画像を補正することで、補正が必要な全ての欠陥画素を補正することができる。
(実施例2)
実施例1では、補正が必要な全ての欠陥画素の補正を行なうために、検出と補正を繰り返す処理について説明したが、より多くの欠陥画素が発生する場合には、欠陥画素検出初期閾値Th0に達するまで補正を行なうと過補正となり、画質がより悪化してしまうことがある。つまり、画質の悪化を抑えるためには、欠陥画素の補正個数がある一定数を超えないようにする必要がある。
そこで、本実施例においては、欠陥画素の補正許容数を考慮する。ここでいう補正許容数とは、欠陥画素の補正を行なっても画質が悪化しない個数を示している。補正許容数については撮影する被写体や補正処理の性能によっても異なるが、一般的には、補正個数が総画素数の10%程度を超えてくると画質が悪化すると考えられている。
図5は、本実施例の欠陥画素検出処理を示すフローチャートである。以下、欠陥画素検出処理について説明する。ステップS501からステップS503は、図2のステップS201からステップS203と同様の処理であるため、ここでは説明を省略する。ステップS504において、欠陥画素として検出された検出総数Nを初期値0に設定する。
ステップS505からステップS510についても、図2のステップS204からステップS209と同様の処理であるため、ここでは説明を省略する。ステップS511では、総画素数Nに検出された欠陥画素の個数n1を加算することで、黒画像から検出した欠陥画素の検出総数Nを算出する。検出総数Nは、繰り返し検出された欠陥画素の総検出数を表している。
ステップS512では、ステップS511で算出した検出総数Nと補正許容数Mとの比較を行うことで、検出総数Nが補正許容数Mを超えているか否かを判定する判定処理を実行する。ステップS512において、検出総数Nが補正許容数Mを超えていない場合には、ステップS513からステップS515の処理を行なう。
ステップS513からステップS515の処理についても、図2のステップS210からステップS212と同様の処理であるため、ここでは説明を省略する。また、ステップS512において、補正総数Nが補正許容数Mを超えている場合には、ステップS516に進んで処理を終了する。
以上説明した通り、本実施例の欠陥画素処理方法では、欠陥画素の検出と補正を行なう際に、補正許容数を超えないようにすることで、過度な補正による画質の劣化を抑えることができる。
(実施例3)
実施例2では、画像全体で検出総数が補正許容数を超えないようにする処理について説明した。しかし、欠陥画素は画像内の特定の領域に固まることがあるため、本実施例では、画像内で所定の領域毎に補正許容数を設定する場合について説明する。
図6は、欠陥画素検出に用いる黒画像を4分割した様子を模式的に示した図である。また、図7は、本実施例の欠陥画素検出処理を示すフローチャートである。本実施例では、図6で示したように黒画像を4つの領域に分割し、それぞれの領域毎に補正許容数を設定したうえで、欠陥画素の検出を行なう。図6の場合には、黒画像を4等分してそれぞれの領域に1から4の番号を割り当てている。以下、欠陥画素検出処理について説明する。
図7のステップS701からステップS703は、図5のステップS501からステップS503と同様の処理であるため、ここでは説明を省略する。ステップS704において、検出領域Eを設定する。ここでは、図6の領域1から順に検出を行なっていくため、E=1を設定する。
ステップS705からステップS716についても、図5のステップS504からステップS515と同様の処理であるため、ここでは説明を省略する。ステップS717では、検出領域Eが最後の検出領域Efであるか否かを判別する。図6の黒画像の場合には、最後の検出領域Efは4となる。
ステップS717において、まだ最後の検出領域まで至っていない場合には、ステップS718で次の領域へ移り、ステップS705からステップS716の処理を繰り返す。また、ステップS717において、最後の検出領域の欠陥画素検出を行なった場合には、ステップS719に進んで処理を終了する。
以上説明した通り、本実施例の欠陥画素処理方法では、領域毎に欠陥画素検出処理を行い、補正許容数を超えないようにすることで、特定の領域での過度な補正を抑えることができる。
(その他の実施例)
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
105 撮像素子
107 画像処理回路
108 欠陥画素検出回路
109 RAM
112 全体制御回路

Claims (9)

  1. 被写体を撮像して被写体画像信号を出力する撮像素子と、
    前記撮像素子を遮光した状態で得られる遮光画像信号に基づいて前記撮像素子の欠陥画素を検出する検出手段と、
    前記検出手段により検出された前記欠陥画素に関する情報を記憶する記憶手段と、
    前記記憶手段に記憶された前記欠陥画素に関する情報に基づいて前記遮光画像信号および前記被写体画像信号に含まれる前記欠陥画素の出力信号を補正する補正手段と、
    前記検出手段による検出処理、前記記憶手段による記憶処理および前記補正手段による補正処理を繰り返すように制御する制御手段と、
    を有することを特徴とする撮像装置。
  2. 前記制御手段は、前記検出手段により前記撮像素子の全ての欠陥画素を検出するまで、前記検出手段による検出処理、前記記憶手段による記憶処理および前記補正手段による補正処理を繰り返すように制御することを特徴とする請求項1に記載の撮像装置。
  3. 前記制御手段は、前記検出手段によって検出された前記欠陥画素の画素数が所定数を超えている場合に、前記欠陥画素検出手段の検出閾値を変更するように制御することを特徴とする請求項1または2に記載の撮像装置。
  4. 前記制御手段は、前記検出手段により検出される前記欠陥画素の画素数が補正許容数を超えているか否かを判定することを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置。
  5. 前記制御手段は、前記判定処理を領域毎に行なうことを特徴とする請求項4に記載の撮像装置。
  6. 前記検出手段は、前記遮光画像信号が所定の閾値よりも大きい場合に、その画素を欠陥画素として検出することを特徴とする請求項1乃至5のいずれか1項に記載の撮像装置。
  7. 前記補正手段は、前記欠陥画素の出力を前記欠陥画素の周辺画素の出力で置き換えることを特徴とする請求項1乃至6のいずれか1項に記載の撮像装置。
  8. 前記補正手段は、前記欠陥画素の出力を所定の黒レベルで置き換えることを特徴とする請求項1乃至6のいずれか1項に記載の撮像装置。
  9. 被写体を撮像して被写体画像信号を出力する撮像素子を備えた撮像装置の制御方法であって、
    前記撮像素子を遮光した状態で得られる遮光画像信号に基づいて前記撮像素子の欠陥画素を検出する検出工程と、
    前記検出工程により検出された前記欠陥画素に関する情報を記憶する記憶工程と、
    前記記憶工程において記憶された前記欠陥画素に関する情報に基づいて前記遮光画像信号および前記被写体画像信号に含まれる前記欠陥画素の出力信号を補正する補正工程と、を有し、
    前記検出工程、前記記憶工程および前記補正工程を繰り返すように制御することを特徴とする撮像装置の制御方法。
JP2014054185A 2014-03-17 2014-03-17 撮像装置 Active JP6324130B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014054185A JP6324130B2 (ja) 2014-03-17 2014-03-17 撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014054185A JP6324130B2 (ja) 2014-03-17 2014-03-17 撮像装置

Publications (2)

Publication Number Publication Date
JP2015177468A JP2015177468A (ja) 2015-10-05
JP6324130B2 true JP6324130B2 (ja) 2018-05-16

Family

ID=54256194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014054185A Active JP6324130B2 (ja) 2014-03-17 2014-03-17 撮像装置

Country Status (1)

Country Link
JP (1) JP6324130B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336400A (ja) * 2003-05-08 2004-11-25 Olympus Corp 画像処理装置、この画像処理装置を用いた電子カメラ、画像処理方法、及び画像処理プログラム
JP4500146B2 (ja) * 2004-10-14 2010-07-14 パナソニック株式会社 画像補正装置および画像補正方法
JP4874843B2 (ja) * 2007-03-22 2012-02-15 富士フイルム株式会社 放射線画像撮影方法および放射線画像撮影装置
JP2013016901A (ja) * 2011-06-30 2013-01-24 Nikon Corp 撮像装置

Also Published As

Publication number Publication date
JP2015177468A (ja) 2015-10-05

Similar Documents

Publication Publication Date Title
JP4618100B2 (ja) 撮像装置、撮像方法、およびプログラム
JP2010147816A (ja) 撮像装置及びその制御方法
JP6659162B2 (ja) 撮像装置、撮像装置の制御方法及びプログラム
JP2007225763A (ja) 撮像装置および撮像方法、並びにプログラム
JP2017224885A (ja) 撮像装置、その制御方法、及びプログラム
US10972676B2 (en) Image processing method and electronic device capable of optimizing hdr image by using depth information
JP2017055308A (ja) 撮像装置及びその制御方法
JP2012120152A (ja) 撮像装置及びその制御方法
JP6652303B2 (ja) フラッシュバンド判定装置、その制御方法、および制御プログラム、並びに撮像装置
JP2009021815A (ja) 撮像装置及びその制御方法
JP6324130B2 (ja) 撮像装置
JP2019080261A (ja) 撮像装置
JP2015114544A5 (ja)
JP6294607B2 (ja) 撮像装置およびその制御方法、プログラム並びに記憶媒体
US10594912B2 (en) Flash band determination device for detecting flash band, method of controlling the same, storage medium, and image pickup apparatus
JP2018042089A (ja) 撮像装置及びその制御方法、プログラム
JP2007028496A (ja) 画像処理装置、画像処理方法、プログラムおよび記憶媒体
JP5188325B2 (ja) 撮像装置及び撮像装置の制御方法
JP6218408B2 (ja) 画像処理装置、画像処理方法及びプログラム
JP5479202B2 (ja) 撮像装置及び制御方法
JP5404217B2 (ja) 撮像装置及びその制御方法
JP2019022027A (ja) 画像処理装置
JP6720721B2 (ja) 画像データ取得システム
JP2007129328A (ja) 撮像装置
JP5147537B2 (ja) 撮像装置、及び撮像装置の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180410

R151 Written notification of patent or utility model registration

Ref document number: 6324130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151