JP6309123B2 - プリディストーションを利用する無線通信のための装置及び方法 - Google Patents

プリディストーションを利用する無線通信のための装置及び方法 Download PDF

Info

Publication number
JP6309123B2
JP6309123B2 JP2017025505A JP2017025505A JP6309123B2 JP 6309123 B2 JP6309123 B2 JP 6309123B2 JP 2017025505 A JP2017025505 A JP 2017025505A JP 2017025505 A JP2017025505 A JP 2017025505A JP 6309123 B2 JP6309123 B2 JP 6309123B2
Authority
JP
Japan
Prior art keywords
signal
filter
predistortion
circuit
group delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017025505A
Other languages
English (en)
Other versions
JP2017108446A (ja
Inventor
パシャ−コジョーリ・マジド
メイデン・リチャード
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2017108446A publication Critical patent/JP2017108446A/ja
Application granted granted Critical
Publication of JP6309123B2 publication Critical patent/JP6309123B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2614—Peak power aspects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45332—Indexing scheme relating to differential amplifiers the AAC comprising one or more capacitors as feedback circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03414—Multicarrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/03503—Tapped delay lines time-recursive as a combination of feedback and prediction filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Description

開示の内容
〔関連出願情報〕
本出願は、参照により開示が全体として本明細書に組み込まれる、２０１１年９月１５日出願の米国仮特許出願第６１／５３５，２０８号の優先権を主張するものである。
〔発明の背景〕
１．発明の分野
本発明は、概して、プリディストーション線形化通信システム（predistortion linearized communication systems）および関連する方法に関する。より具体的には、本発明は、地上波通信ネットワーク（terrestrial communication networks）のために狭帯域の帯域通過フィルターを備えた送信機に関する。
２．先行技術の説明および関連する背景情報
無線ネットワークのオペレーターは、スペクトルが減少する問題に絶えず直面している。より大きな都市環境で見られるもののような、高密度のマーケットでは、利用可能なスペクトルの利用可能なあらゆるｋＨｚが、モバイルユーザ機器（「ＵＥ」）と基地局（「ＢＳ」）との間の音声およびデータトラフィックを提供するために、割り当てられ、使用されてきた。無線容量を増大するため、ネットワークのオペレーターは、キャリアを追加し、かつ／またはセル・サイトを分割せざるを得ないが、最終的に、干渉限界に達しているか、または、別のＢＳおよびその関連設備（例えば、タワー、備品、アンテナなど）をインストールし得る適切な場所を見つけられないでいる。有用なスペクトルの量をさらに複雑化し制限するものは、無線ネットワークのオペレーターに課せられる規制上の干渉要件（regulatory interference requirements）である。ＦＣＣにより命じられたものなどの、規制上の要件は、その割り当てられた周波数分配内で動作するＢＳの送信機から、近くの通信サービスに対して許容され得る、有害な干渉の量を明記している。ほとんどの場合、近くの通信スペクトルにおいてＢＳの送信機により生じる有害な干渉レベルのうち検出されるレベルは、実質的に減衰されなければならず、また、規定されたレベルを超えてはならない。ある量の有害な干渉が、隣接する通信帯域へ流れ込むのを避けるために、ＢＳの送信機は通常、歪み生成物（distortion products）を最小限に保つ、高度に線形の送信機を使用する。高度に線形の送信機は、できるだけ線形動作を維持しなければならない電力増幅器を利用し、電力増幅器は、可能な入力信号振幅の範囲を与えられた線形領域内部で動作するように設計される。しかしながら、入力信号が、電力増幅器を線形領域外で動作させる振幅を有する場合、電力増幅器は、その信号に、非線形の成分または歪みを導入する。概して、電力増幅器は、圧縮閾値（compression threshold）を有するものとして特徴付けられ、圧縮閾値を上回る振幅を有する入力信号は、増幅器の出力時に切り落とされる（clipped）。増幅した入力信号を歪ませることに加えて、入力信号の切り落としまたは非線形増幅により、スペクトルの再生が生じ、これは、隣接する周波数帯域での通信サービスに干渉し得る。非線形歪みの問題は、非常に大きなピーク対平均電力比（「ＰＡＲ」）を有する送信信号の高電力増幅を提供する、無線通信システムでは、非常に一般的である。符号分割多重アクセス（「ＣＤＭＡ」）システムの、ＰＡＲが大きな信号の一例では、単一の１．２５ＭＨｚ幅のキャリアは、典型的には、１１．３ｄＢのＰＡＲを有し得る。別の例の直交周波数分割多重（「ＯＦＤＭ」）では、マルチキャリア信号が、最大で２０ｄＢのＰＡＲを有し得る。
残念ながら、ＢＳ増幅器の効率性は、その線形性と反比例する。より高度の線形性を達成するために、増幅器は、ＡＢ級で動作するようにバイアスをかけられる。多くの技術および増幅器トポロジーが、増幅器のＲＦ‐ＤＣ効率性を最大化するために使用されるが、現代の無線通信システムが要求する線形性の要件は、ＡＢ級モードまたはＡＢとＣとの組み合わせの使用を規定している。したがって、ＤＣ電力のかなりの部分が、除去されなければならない熱として、増幅器により散逸させられる。典型的には、ＢＳ増幅器は、ヒートシンクおよびファンを使用して、ＲＦ電力装置から熱を除去するが、これは、基地局の設備に対し、コスト、サイズ、および重量をさらに加えるものである。よって、増幅器の線形性を下げずに増幅器の効率性を改善することを探求する上で、ＢＳ電力増幅器が生成する熱量を低減するために、多大な努力が行われてきた。
電力増幅器（「ＰＡ」）がその入力部においてＣＤＭＡ（または同様の信号）で動作されると、ＰＡは、所望の信号を増幅させ、望ましくない相互変調（「ＩＭ」）生成物を生成する。これらのＩＭ生成物は、ＰＡ出力がその飽和点まで駆動されると、急速に増加する。（プリディストーションなしで）ＰＡ出力時に所望の線形性を達成するために、ＰＡは、その飽和点（ＰＳＡＴ３ｄＢ）から、バックオフ出力電力レベル（backoff output power level）で動作しなければならない。残念ながら、バックオフ電力レベルでのＰＡ動作により、ＰＡの最大有効出力電力レベル（maximum useful output power level）が制限され、全範囲の出力信号ダイナミックレンジ（output signal dynamic range）は、十分、ＰＡ伝達曲線の線形領域内にある。しかしながら、このような動作点は、ＰＡの効率性に悪影響を及ぼす。従来のように構築されたＡＢ級のＰＡの１０％以下の効率性は、８〜９ｄＢのピーク対平均値比ＰＡＲを有する入力信号で動作する場合には珍しいことではなく、システムの線形性要件をかろうじて満たすに過ぎない。
デジタル・プリディストーション（「ＤＰＤ」）の最近の開発を鑑みると、ＤＰＤは、６０Ｗ以下の平均電力を送信するＡ／ＡＢ級のＰＡの、一般的に好まれる線形化法となってきている。ＤＰＤ線形化アプローチは、良好な線形性と共に高い効率性を示すことなど、これまで達成不可能であったいくつかの性能限界を解決するのに役立つ。これらの改善は、ピーク信号移行中にＰＡがそのＰＳＡＴ付近またはそれよりわずかに上で動作することを可能にするＤＰＤの動作点に由来する。ＤＰＤは通常、ＰＡの出力時に全体的な歪みを減少させるために、訂正信号が生成され、ＰＡを通じて入力信号と共に増幅される技術を使用する。ＤＰＤは、最適化されたＣＤＭＡ信号（ＩＳ−９５など）であってよく、これは、パイロット、ページング、同期および６つのトラフィックチャネル（pilot, paging, sync and 6 traffic channels）(直交符号８〜１３）のシングルキャリアＣＤＭＡについて、大きなＰＡＲ ９．７ｄＢ（ＣＣＤＦにおいて０．０１％の確率）を有する傾向がある。シングルチャネルＩＳ−９５は、１．２３ＭＨｚのチャネル帯域幅を有し、ＤＰＤは概して、三次ＩＭ生成物を減少させるように最適化される。このような適用では、ＤＰＤは、ＰＡを予歪することができ、結果として生じる隣接チャネル・リーク比（「ＡＣＬＲ」）は、８８５-ｋＨｚオフセットにおいて４８〜５０ｄＢｃであり、これは、典型的には、プリディストーションなしで動作するＰＡのＡＣＬＲ性能を１４ｄＢ以上上回る。同様に、ＤＰＤは、２０ＭＨｚの信号帯域にわたり、４キャリアＷＣＤＭＡ（登録商標）入力信号の相殺性能を提供するために最適化されることもできる。ＤＰＤ性能は、通常、ＤＰＤの有効性を潜在的に制限するＰＡの記憶効果により妨げられる。ＰＡ増幅段における記憶効果は、前の信号による、歪み成分の振幅および位相の変化として定義される。しかしながら、ＰＡが記憶効果を低減または制限する傾向のあるバイアス回路と共に設計される場合、ＤＰＤは、典型的には、５−ＭＨｚオフセットにおいて１３ｄＢ以上の相殺の４６〜４８ｄＢｃの範囲のＡＣＬＲを結果として生じる、４キャリアＷＣＤＭＡ信号について線形化をもたらし得る。大部分の適用では、ＡＢ級のＰＡで２５％超、およびドハティ型のＰＡでは４０％以上のＰＡ効率性が達成可能である。
ＤＰＤ線形化がＡＣＬＲ性能を提供し得ることを考えれば、隣接スペクトル内へのＩＭ生成物の追加的減衰は、帯域通過フィルターを設けることにより達成することができ、あるいはＦＤＤシステムの場合には、デュプレクサがＲＲＨの出力部に実装され得る。
典型的なＦＤＤの実装では、キャビティ・デュプレクサ（cavity duplexer）が、ＲＲＨの受信機と送信機との間に分離を生じ、また、隣接するスペクトル内への適切な程度のＴＸのＩＭ拒絶をもたらす。デュプレクサは、一般に、ＦＤＤのＲＲＨに必要であるので、それを含めることにより、さらなる出力挿入損失、および送信された信号品質におけるフィルターパスバンド応答リプルなど、多くの問題が生じる。フィルターパスバンド応答リプルは、ＣＤＭＡキャリアがフィルターロールオフまたは帯域端に近接して位置付けられる動作状況で、現れる。これは通常、ネットワークオペレーターがＣＤＭＡ（またはＷＣＤＭＡ）キャリアを、帯域端に非常に近接した、割り当てられた周波数スペクトルにおいて、設定する場合に生じる。このようなキャリア周波数が選択されると、フィルターロールオフ特徴の正味の影響は、ＣＤＭＡキャリア平坦度に影響を与え、これにより、Ｒｈｏ（ロー）（「ρ」）が悪化する。ＢＳのＲｈｏは、送信されるＣＤＭＡ信号の変調品質の尺度である、性能指数である。１．０のＲｈｏは、理想の送信信号と関連しており、ＣＤＭＡキャリアの電力の本質的にすべてが、マルチパスなしで、正確に送信される。ＣＤＭＡ規格は、＞０．９１２のＲｈｏを求めており、実際、ＢＳ送信機のＲｈｏ＞０．９４の測定値は、正常なＢＳ送信機動作を示している。
ＢＳ動作Ｗ−ＣＤＭＡエア規格（３ＧＰＰによる）について、ＢＳ送信機の品質は、以下の表にまとめることができる：
Figure 0006309123
エラーベクトルマグニチュードは、基準波形と測定された波形との間の差の尺度である。この差は、エラーベクトルと呼ばれる。いずれの波形も、帯域幅が３．８４ＭＨｚでロールオフα＝０．２２の、適合したルート・レイズド・コサイン・フィルターを通過する。次に、双方の波形は、エラーベクトルを最小限にするように、周波数、絶対位相、絶対振幅、およびチップクロックタイミングを選択することで、さらに改変される。ＥＶＭ結果は、パーセンテージ（「％」）として表わされる、平均エラーベクトルパワーと平均基準パワーとの比の平方根として定義される。３ＧＰＰ ＴＳ ３４．１２１のセクション５．１３および付録Ｂで定義されるように、試験セットにおけるＥＶＭ測定では、受信信号のＩＱ変調特徴を、理想的な信号と比較する。
ＢＳのＰＡの出力部における狭帯域通過フィルターの導入により、キャリアがフィルターロールオフに近接して位置付けられる場合は特に、ＣＤＭＡキャリア平坦度が悪化する。典型的な狭帯域通過フィルターはまた、フィルターロールオフ付近で、急速な群遅延変化を呈する傾向がある。振幅と、狭帯域通過フィルターにより導入される群遅延変動との組み合わせにより、ＲｈｏおよびＥＶＭパラメータが悪化する。
したがって、通信システムの性能を改善する必要性がある。

第１の態様では、本発明は、予歪線形化通信システムを提供し、このシステムは、デジタル通信信号を受信する入力部と、入力部に連結され、予歪された信号を出力するプレディストータと、予歪された信号を受信し、アップコンバートされたデジタル信号を出力する、プレディストータに連結されたアップコンバージョンモジュールと、を含む。予歪線形化通信システムは、アップコンバートされた信号を受信し、ＲＦ信号を出力する、アップコンバージョンモジュールに連結されたデジタル-アナログ変換器と、ＲＦ信号を受信し、フィルタリングされたＲＦ信号を出力する、デジタル-アナログ変換器に連結されたフィルターと、をさらに含む。プレディストータは、フィルターの特徴に基づいて、予歪された信号を出力する。
好適な実施形態では、プレディストータは、有限インパルス応答フィルターを含む。ある実施形態では、フィルターは、通過帯域フィルターであり、通信信号は、１つまたは複数の周波数帯域を有し、プレディストータは、通過帯域フィルターロールオフ特徴に対する周波数帯域の位置によって異なる、予歪信号を提供する。予歪線形化通信システムは、好ましくは、アップコンバージョンモジュールとデジタル-アナログ変換器との間に連結された、フィルター群遅延プレディストータをさらに含み、フィルター群遅延プレディストータは、アップコンバートされたデジタル信号において逆の群遅延を提供する。フィルター群遅延プレディストータは、好ましくは、無限インパルス応答フィルターを含む。無限インパルス応答フィルターは、好ましくは全通過無限インパルス応答フィルターである。このフィルターは、ＲＦ信号を受信し、出力ＲＦ信号を提供する、結合器キャビティフィルター（combiner cavity filter）を含んでよく、プレディストータは、キャビティフィルター挿入損失特徴を補正する。予歪線形化通信システムは、好ましくは、入力信号を受信し、入力信号にベースバンドフィルタリングをもたらす、チャネルフィルタリングおよびパルス整形モジュールをさらに含む。予歪線形化通信システムは、好ましくは、フィルター通過帯域プレディストータとアップコンバージョンモジュールとの間で連結された補間回路をさらに含む。
別の態様では、本発明は、デジタル通信信号を増幅するための予歪線形化通信システムを提供し、これは、マルチキャリアデジタル通信信号を受信する入力部と、入力部に連結され、マルチキャリアデジタル通信信号を受信する、入力処理モジュールと、を含み、入力処理モジュールは、複数のサンプリングされた入力信号を与える。複数のデジタルアップコンバータ回線経路がそれぞれ、入力処理モジュールから対応するサンプリングされた入力信号を受信し、各デジタルアップコンバータ回線経路は、対応するサンプリングされた入力信号を受信し、予歪された信号を出力する、フィルター通過帯域プレディストータと、フィルター通過帯域プレディストータに連結され、予歪された信号を受信し、アップコンバートされたデジタル信号を出力する、アップコンバージョンモジュールと、を含む。予歪線形化通信システムは、デジタルアップコンバータ回線経路それぞれから、アップコンバートされたデジタル信号を受信し、マルチキャリア複合信号を提供する加算器モジュールと、マルチキャリア複合信号を受信し、群遅延補正信号を提供する、フィルター群遅延プレディストータと、群遅延補正信号を受信し、ＲＦ信号を出力する、フィルター群遅延プレディストータに連結されたデジタル-アナログ変換器と、をさらに含む。通過帯域フィルターが、デジタル-アナログ変換器に連結され、ＲＦ信号を受信し、通過帯域ＲＦ信号を出力する。フィルター通過帯域プレディストータはそれぞれ、マルチキャリアデジタル通信信号に対する通過帯域フィルターの特徴に基づいて、予歪された信号を出力する。
好適な実施形態では、予歪線形化通信システムは、通過帯域ＲＦ信号を受信し、出力ＲＦ信号を提供する、結合器キャビティフィルターをさらに含む。デジタルアップコンバータ回線経路はそれぞれ、好ましくは、対応するサンプリングされた入力信号を受信し、サンプリングされた入力信号にベースバンドフィルタリングを提供する、チャネルフィルタリングおよびパルス整形モジュールをさらに含む。デジタルアップコンバータ回線経路のそれぞれは、好ましくは、フィルター通過帯域プレディストータとアップコンバージョンモジュールとの間に連結された補間回路をさらに含む。フィルター通過帯域プレディストータはそれぞれ、好ましくは、有限インパルス応答フィルターを含む。有限インパルス応答フィルターはそれぞれ、好ましくは、５個のタップを有する。フィルター群遅延プレディストータは、好ましくは、無限インパルス応答フィルターを含む。フィルター群遅延プレディストータはそれぞれ、好ましくは、全通過無限インパルス応答フィルターを含む。予歪線形化通信システムは、好ましくは、アップリンク信号を受信する、結合器キャビティフィルターに連結されたアップリンク信号経路をさらに含む。
別の態様では、本発明は、送信機の予歪線形化方法を提供する。この方法は、デジタル通信信号を受信することと、デジタル・プリディストーション係数を用いて、デジタル通信信号に基づいて予歪された信号を提供することと、予歪された信号に基づいて、アップコンバートされたデジタル信号を提供することと、を含む。この方法は、アップコンバートされた信号に基づいてＲＦ信号を提供することと、ＲＦ信号上の通過帯域フィルターにより通過帯域フィルタリングを提供することと、をさらに含む。デジタル・プリディストーション係数は、通過帯域フィルターおよび通信信号周波数の特徴に基づくものである。
好適な実施形態では、予歪線形化方法は、アップコンバートされた信号に対し群遅延予歪補正を提供することをさらに含む。
本発明のさらなる特徴および態様は、以下の詳細な説明に記載する。
デジタル予歪制御トランシーバーの概略ブロック図である。 予歪システムで使用される例示的な機能的要素の概略ブロック図である。 ある実施形態において複合ＦＩＲ（「有限インパルス応答」）フィルター構造で実装される通過帯域プレディストータの概略ブロック図である。 ある実施形態においてＩＩＲ（「有限インパルス応答」）全通過フィルター構造で実装されるフィルター群遅延プレディストータモジュールの概略ブロック図である。 ＤＰＤにより提供される出力帯域通過フィルターおよび補正の周波数応答プロットの表示である。 低いかまたは高いバンド端からオフセットされたＣＦ１に応じて、低周波数に位置付けられたＣＤＭＡキャリアに必要な、計算された振幅ＤＰＤの表示である。 狭帯域通過フィルター（セルラー８５０（Cellular 850））のシミュレーション振幅および群遅延特徴（Ｓ２１）の表示である。 狭帯域通過フィルター（セルラー８５０）のシミュレーション振幅および群遅延特徴低周波数の詳細の表示である。 出力スペクトル平坦度に対するＦＰＰＤの影響のシミュレーションである。
〔発明の詳細な説明〕
１つまたは複数の実施形態により、ＢＳのＰＡの出力部における狭帯域通過フィルターの前述した悪影響が解決され、出力スペクトルが改善される。好適な実施形態では、これは、フィルターロールオフ特徴に対するＣＤＭＡ（「ＷＣＤＭＡ」）キャリア位置（「Ｆｃ」）に応じ、プレディストータのデジタル・アップコンバージョン（「ＤＵＣ」）チェーンにおいてベースバンド信号をデジタルで予歪することにより達成される。
１つまたは複数の実施形態は、図面を参照して、以下で説明する。図１を参照すると、地上波無線通信システムのための、リモートラジオヘッド（「ＲＲＨ」）としても知られるＤＰＤ線形化トランシーバー１０が、一般的なシステムブロック図により図示されている。よって、これは、ＵＭＴＳ、ＣＤＭＡ−２０００、ＩＳ−９５、ＧＳＭ（登録商標）、ＧＰＲＳ、ＷｉＭＡＸ、ＨＳＰＡ、ＬＴＥおよび他のフォーマットといった、いくつかのエアインターフェースフォーマットをサポートすることができる。概して、ＲＲＨは、アンテナ３０８付近に配備されて、出力結合器３０６とアンテナ３０８との間の伝送路損失を最小化することができる。ＲＲＨは、コアネットワークに接続される基地局サーバー（「ＢＳＳ」、不図示）への、電源接続及びデータ接続を備えている。一般的な方法では、２Ｇ／３Ｇ／４Ｇ基地局が、光ファイバー接続でＲＲＨに接続される。ＣＰＲＩまたはＯＢＳＡＩ（他のフォーマットを使用することができる）を使用して、ＲＦおよび動作制御データを、ＲＲＨに、かつＲＲＨから運び、専用の地理的領域において無線サービスエリア（wireless coverage）を提供することができる。ＲＲＨは、適切なＩ／Ｏユニット５０を備えて、ＢＳＳとＲＲＨとの間に、フレキシブルなデジタルインターフェースおよび処理機能を与える。マイクロコントローラユニット（「ＭＣＵ」）６０が、ＲＲＨ内部でデータルーティング、制御、および設定義務を行うために設けられる。多くのアーキテクチャおよびインプリメンテーションが、ＲＲＨの動作に適切なＭＣＵ６０のためにうまく使用され得る。一般的に、ＭＣＵ６０は、ＭＣＵ６０のリアルタイム算定要件（real time computational requirements）に使用されるＳＤＲＡＭ８０と共に、オペレーティングシステム、プログラム、および固定パラメータが保存され得る、ＲＯＭ７０などの不揮発性記憶装置を備える。アップリンク（「ＵＬ」）および監視パスレシーバ（observation path receiver）の復号に加え、ＤＰＤ機能が、フィールドプログラマブルゲートアレイ（「ＦＰＧＡ」）９０に設けられる。ＦＰＧＡ９０は、カスタムデザインの特定用途向け集積回路（「ＡＳＩＣ」）と置き換えられてよく、ＡＳＩＣは、ＦＰＧＡにプログラミングされたすべての機能ではないにしても、多くの機能を、その回路の一部として組み込み得ることに注意されたい。残念ながら、十分にカスタムのＡＳＩＣは、従来のＦＰＧＡが提示する、その後の、いかなるアルゴリズムの変更または制御フロー変更も排除する。そのため、新しい分類のＡＳＩＣの最近の開発では、変更が必要な場合にはＤＰＤの実装にいくらかの自由度を与える組み合わせＡＳＩＣ-ＦＰＧＡ ＩＣを提供することにより、十分プログラム可能なＦＰＧＡから、セミカスタムの（または十分にカスタムの）ＡＳＩＣへの移行がより容易になっている。ＦＰＧＡ９０の詳細な説明は、後述する。
次に図１および図２を参照すると、ＦＰＧＡ９０は、ダウンリンク（「ＤＬ」）出力１４２をデジタル‐ＲＦトランシーバー３００のＴＸモジュール３０２に提供する。ＲＦトランシーバー３００は、例えば２ｘ２または４ｘ４のＭＩＭＯをサポートするために、複数の伝送路を提供するように配備され得るが、明瞭にするため、１つのみの伝送路が図示されていることに注意されたい。さらに、ＰＡ出力信号における出力非線形性を訂正するためにＤＰＤにより使用される監視受信路など、ＤＰＤの他の周知の特徴が、省略されている。ＴＸチェーンの出力は、出力デュプレクサ３０６内に連結され、ＲＲＨのＴＸ信号は、共通の送受信アンテナ３０８にさらに連結される。同時に、受信アップリンク（「ＵＬ」）経路信号は、アンテナ３０８から、デュプレクサ３０６を通じて、ＲＸチェーン３１０に連結される。やはり、ＴＸチェーンの場合のように、１つのみのＲＸチェーンが図示されているが、２ｘ２、４ｘ４のＭＩＭＯをサポートするために複数のＲＸチェーンが使用されてよく、あるいは、補助のセクター強化受信機が必要に応じて実装されてよいことが、理解されるであろう。ＲＸチェーン３１０のデジタル出力１４４は、ＦＰＧＡ９０のＲＸ ＦＰＧＡ１４６の部分に連結され、受信ＵＬ信号は、処理されて、ＲＲＨのＢＳＳインターフェースを介してコアネットワークにルーティングされる。
ＲＲＨのデジタル機能性は、論理素子（「ＬＥ」）マルチプライヤおよび内蔵メモリを収容するＦＰＧＡ９０に実装されている。処理されたＲＦベースバンドデータは、Ｉ／Ｏユニット５０から、いくつかのデジタルアップコンバーターチェーン（「ＤＵＣ」）１００のうちの１つの入力部内に受信される。ＲＲＨの配備設定に応じて、１つまたは複数のＤＵＣがあってよく、これらはそれぞれ、特定のＲＦキャリア周波数で使用される。受信された複合ＲＦベースバンド１０２データは、Ｉ／Ｑ入力処理モジュール１０４内に連結され、Ｉ／Ｑ入力処理モジュール１０４は、ＲＦキャリア周波数に応じて、Ｉ／ＱサンプルをそれぞれのＤＵＣ１００−１〜４に選択的にルーティングし、１．２５ＭＨｚの帯域幅用に設計されたチャネルフィルタリングを提供する。代替的なチャネル帯域幅フィルタリングは、送信信号規格に応じて、容易に可能である。ＣＰＲＩのＩ／Ｑ入力処理モジュール１０４の出力１０６−１〜４は、チャネルフィルター−パルスシェーパーモジュール１０８内に連結される。チャネルフィルタリング＋パルス整形モジュール１０８は、ＣＤＭＡ ２０００規格で定められるベースバンドフィルター特徴を提供する。チャネルフィルター−パルスシェーパーモジュール１０８の出力１１０は、フィルター通過帯域プレディストータ（「ＦＰＰＤ」）モジュール１１２に連結され、ＦＰＰＤモジュール１１２は、フィルターロールオフ特徴に対するキャリアの場所に基づいて、逆の振幅波形予歪を提供する。これについては、後述する。ＦＰＰＤモジュール１１２は、内挿１１６後に位置付けられてよいが、これにより、ＦＰＰＤ１１２を実装するのに必要な論理ゲートの数が増えることに注意されたい。ＦＦＰＤモジュール１１２の出力１１４は、内挿モジュール１１６内に連結され、内挿モジュール１１６の出力１１８は、数値制御発振器（「ＮＣＯ」）アップコンバージョンモジュール１２０に連結される。各ＤＵＣ１００−１〜ｎの出力１２６−１〜１２６−４は、マルチキャリア複合信号１３４がフィルター群遅延プレディストータ１３６モジュール（「ＦＧＤＰＤ」）を通じてさらに処理される加算器モジュール１３２の入力部１３０−１〜１３０−４にルーティングされる１２８−１〜ｎ。フィルター群遅延プレディストータ１３６モジュールは、逆の群遅延特徴を、マルチキャリア信号ストリーム内に提供し、出力結合器デュプレクサ３０６に存在する群遅延偏差を取り除く。フィルター群遅延プレディストータ１３６モジュールの出力１３８は、所望のＲＦ信号に変換され増幅されるように、ＴＸチェーン３０２のデジタル-アナログ変換器内に連結される（１４２）前に、波高因子（「ＣＦＲ」）およびデジタル・プリディストーション（「ＤＰＤ」）モジュール１４０内に連結される。
図３を参照すると、２キャリアＩＳ−９５ ＣＤＭＡ配備シナリオが、例として提示されているが、２つの隣接するＣＤＭＡキャリアの配備は、制限因子ではなく、任意の数または種類の（すなわちＬＴＥによるＩＳ−９５）のキャリアを配備することができる。図５では、ＴＸ‐ＡＮＴデュプレクサフィルター特徴（Ｓ２１損失およびＳ２１群遅延）が、８６２．２７５〜８６８．７２５ＭＨｚで割り当てられたＤＬ ＴＸバンドでの動作について、描かれているが、ＵＬ ＲＸ信号は、８１７〜８２４ＭＨｚの範囲である。８２４〜８６１．５ＭＨｚにおけるＴＸ信号の拒絶は、最低５０ｄＢで規定される。
Figure 0006309123
このようなデュプレクサ３０６がＴＸチェーン３０２の出力部に導入されると、ＣＤＭＡ送信信号のＲｈｏ(「ρ」)は、８６２．９０ＭＨｚで特に、実質的に損なわれる。この障害は、８６２．２７５〜８６３．５２５ＭＨｚで、フィルターＳ２１挿入損失および群遅延リプルにより生じる。フィルター特徴を補正するために、実施形態では、フィルターのＳ２１挿入損失および群遅延リプルを補正するデジタル・プリディストーション手段を利用する。各ＤＵＣ１００−１〜ｎは、その信号処理チェーンにデジタルフィルター通過帯域プレディストータモジュール１１２を含む。特定のＤＵＣ１００−１〜ｎにより処理されるキャリア周波数は既知であるため、フィルター通過帯域プレディストータモジュール１１２により提供される振幅補正の量は、ＣＤＭＡキャリアの周波数およびフィルターロールオフ特徴に基づいて計算され得る。振幅補正曲線のアレイが、図４に描かれ、これは、動作要件に応じて、ＦＰＰＤ１１２により選択され得る。
図２Ａに示すように、ＦＰＰＤ１１２は、複雑な有限インパルス応答フィルター構造を有し、複合加重入力サンプル（complex weighted input samples）ｘ（ｎ）１１０を取り、伝達関数Ｈ（ｚ）を有する複合加重出力サンプル（complex weighted output samples）ｙ（ｎ）１１４を有し、ｙ（ｎ）は、以下の式に従ってＨ（ｚ）で畳み込まれたｘ（ｎ）に等しい。式中、
ｎは、タップ数であり（この実施例では５）、
ｂは、複合加重係数であり、
ｚは、ｋ個のサンプル（ｋは整数）による遅延である。
Figure 0006309123
図２Ａは、例示的な通過帯域プレディストータ１１２を描く。入力ｘ（ｎ）１１０は、Ｚ‐１ユニット２０２ａおよびマルチプライヤ２０４ａの入力部に連結される。マルチプライヤ２０４ａは、入力１１０および係数ｂ（０）２０８ａを乗じて、生成物を加算器２０６に出力する。Ｚ‐１ユニット２０２ａの出力は、Ｚ‐１ユニット２０２ｂおよびマルチプライヤ２０４ｂの入力部に連結される。マルチプライヤ２０４ｂは、Ｚ‐１ユニット２０２ｂの入力および係数ｂ（１）２０８ｂを乗じて、生成物を加算器２０６に出力する。回路は、追加のタップを含むように拡張され得る。Ｚ‐１ユニット２０２ｎは、信号をマルチプライヤ２０４（ｎ＋１）に出力し、マルチプライヤ２０４（ｎ＋１）は、その信号をｂ（ｎ）２０８ｎと乗じて、加算器２０６に出力を与える。加算器２０６は、それぞれの信号を合算し、出力ｙ（ｎ）１１４を与える。
許容可能なＲｈｏ性能を維持するため、必要に応じて、デュプレクサごとの変動の調節、温度補正などと共に、このようなフィルター補正曲線を生成するために、当業者に既知の多くの方法が利用可能であることを、理解されたい。
１つまたは複数の実施形態は、好ましくは、狭帯域通過フィルター３０４により、低い段階の出力デュプレクサ（lesser degree output duplexer）３０６に導入された振幅応答を正規化するために、ＤＵＣ１００チェーンにおいて５タップＦＩＲ予歪補正フィルターを利用する。実施例は、セルラー８５０帯域において、特に８６２．２７５〜８６３．５２５ＭＨｚで動作するＤＰＤ線形化ＰＡを参照して作られるが、動作周波数は、工学的な選択の問題であり、１つまたは複数の実施形態を制限するものではないことを、理解されたい。同様に、デュプレクサＴＸ‐ＡＮＴ通過帯域の群遅延補正は、結合マルチキャリア信号１３４において群遅延補正を生じるために、全通過ＩＩＲフィルターを採用することで、ＦＧＤＰＤモジュール１３６により提供される。同様に、ＦＧＤＰＤモジュール１３６は、必要に応じて、ＦＰＧＡ９０のどこにでも移動されるか、または、ＤＵＣ１００−１〜４チェーン間で分布することができる。
図２Ｂに示すように、ＦＧＤＰＤ１３６は、有限インパルス応答全通過フィルター構造を有し、その二次セクションにおいて表わされ得る。ＦＧＤＰＤ１３６は、複合加重入力サンプルｘ（ｎ）を取り、伝達関数Ｈ（ｚ）を有する複合加重出力サンプルｙ（ｎ）を有し、ｙ（ｎ）は、以下の式に従ってＨ（ｚ）で畳み込まれたｘ（ｎ）に等しい。式中、
ｇは、補正複合スカラーゲイン値（compensating complex scalar gain value）であり、
Ｌは、タップ数であり（この実施例では５）、
ａ、ｂは、複合加重係数（極および零）であり、
ｚは、ｋのサンプルによる遅延である（ｋ＝１〜Ｌ）。
Figure 0006309123
図２Ｂに描くように、入力Ｘ（ｎ）１３４は、増幅器２１０の入力部に連結される。増幅器２１０の出力は、加算器２１２ａ、２１４ａなどのパスに連結されて２１２ｎおよび２１４ｎを含む。加算器２１２ａの出力はまた、Ｚ−１ユニット２２８ａに供給され、Ｚ−１ユニット２２８ａは次に、信号を、Ｚ−１ユニット２３０ａ、および第１のパスの双方に出力し、第１のパスは、信号を係数−ａ（１，ｋ）２１５ａと乗じて、生成物を加算器２２２ａに供給するマルチプライヤ２２４ａを含む。加算器２２２ａの出力は、加算器２１２ａに連結される。Ｚ−１ユニット２２８ａはまた、信号を係数ｂ（１，ｋ）２２７ａと乗じるマルチプライヤ２２６ａに出力を提供し、これは次に、出力を加算器２１６ａに提供する。Ｚ−１ユニット２３０ａは、信号を係数−ａ（２，ｋ）２２１ａと乗じて出力を加算器２２２ａに供給するマルチプライヤ２２０ａを含むパスに、信号を出力する。Ｚ−１ユニット２３０ａはまた、マルチプライヤ２１８ａを含むパスに信号を出力し、マルチプライヤ２１８ａは、信号を係数ｂ（２，ｋ）２１９ａと乗じて、出力を加算器２１６ａに供給する。加算器２１６ａの出力は、加算器２１４ａに連結される。
回路は、１つまたは複数の実施形態で再現され得る。最終段階では、加算器２１２ｎの出力は、Ｚ−１ユニット２２８ｎにも供給され、Ｚ−１ユニット２２８ｎは次に、信号を、Ｚ−１ユニット２３０ｎ、およびマルチプライヤ２２４ｎを含むパスの双方に出力し、マルチプライヤ２２４ｎは、信号を係数−ａ（１，Ｌ）２１５ｎと乗じて、生成物を加算器２２２ｎに供給する。加算器２２２ｎの出力は、加算器２１２ｎに連結される。Ｚ−１ユニット２２８ｎはまた、マルチプライヤ２２６ｎにも出力を提供し、マルチプライヤ２２６ｎは、信号を係数ｂ（１，Ｌ）２２７ｎと乗じて、これは次に、出力を加算器２１６ｎに提供する。Ｚ−１ユニット２３０ｎは、信号を、マルチプライヤ２２０ｎを含むパスに出力し、マルチプライヤ２２０ｎは、信号を係数−ａ（２，Ｌ）２１５ｎと乗じて、出力を加算器２２２ｎに提供する。Ｚ−１ユニット２３０ｎはまた、マルチプライヤ２１８ａを含むパスに信号を出力し、マルチプライヤ２１８ａは、信号を係数ｂ（２，Ｌ）と乗じて、出力を加算器２１６ｎに供給する。加算器２１６ｎの出力は、加算器２１４ｎに連結される。
補正の有効性は、以下の表で見ることができる。
Figure 0006309123
フィルター通過帯域プレディストータ補正１１２は、出力スペクトルで観察され得るが、群遅延補正１３６効果は、信号品質Rho（「ρ」）により定量化され得る。図６は、狭帯域通過フィルター（セルラー８５０）のシミュレーション振幅および群遅延特徴低周波数の詳細の表示である。図７は、出力スペクトル平坦度に対するＦＰＰＤ効果のシミュレーションである。
本発明は、主に、通過帯域フィルター性能を改善するためにデジタル・プリディストーションを採用する構造および方法として、主に説明されてきた。説明は、本明細書に開示された形態に本発明を限定することを意図していない。したがって、以下の関連技術の教示、スキル、および知識に一致した変形および改変は、本発明の範囲内である。本明細書に記載する実施形態は、本明細書に開示される発明を実施することで知られるモードを説明し、当業者が、等価な実施形態または代替的な実施形態において、また、本発明の特定の適用または使用により必要と考えられるさまざまな改変と共に、本発明を利用できるようにすることがさらに意図されている。
参照符号リスト
アイテム：説明
１０ リモートラジオヘッド（ＲＲＨ）
５０ Ｉ／Ｏユニット
６０ マイクロコントローラユニット（ＭＣＵ）
７０ 読み出し専用メモリＲＯＭ（不揮発性記憶装置−フラッシュメモリ）
８０ ダイナミック・ランダム・アクセス・メモリＳＤＲＡＭ
９０ フィールドプログラマブルゲートアレイ（ＦＰＧＡ）またはセミカスタムＡＳＩＣ
１００ デジタルアップコンバータ(ＤＵＣ） １つまたは複数 −１；−２；−ｎ
１０２ ＤＵＣ入力ポート
１０４ ＣＰＲＩ Ｉ／Ｏフィルタリングおよび処理
１０６ １０４の出力
１０８ チャネルフィルタリング＋パルス整形モジュール
１１０ １０８の出力
１１２ （ＦＰＰＤ）フィルター通過帯域プレディストータ
１１４ １１２の出力
１１６ 内挿モジュール
１１８ １１６の出力
１２０ 数値制御発振器（ＮＣＯ）アップコンバージョン
１２６ ＤＵＣ出力ポート
１２８ ＤＵＣからマルチキャリア加算器
１３２ マルチキャリア加算器−信号生成
１３４ １３２の出力
１３６ ＦＧＤＰＤ−フィルター群遅延予歪
１３８ １３６の出力
１４０ ＣＦＲ波高因子減少およびＤＰＤデジタル・プリディストーション
１４２ １４０の出力
３００ ＲＦトランシーバー（３００）
３０２ ＴＸモジュール（またはチェーン）がＤＰＤ（１４０）の観察パスを含む
３０６ デュプレクサ
３０８ 送受信アンテナ
３１０ 受信チェーン
１４４ 受信チェーン（３１０）からＦＰＧＡへのデジタル出力（ＡＤＣ）
１４６ 受信ＦＰＧＡブロック
２０２ａ〜ｎ Ｚ−１ユニット
２０４ａ〜ｎ マルチプライヤ
２０６ 加算器
２０８ａ〜ｎ 係数
２１０ 増幅器
２１２ａ〜ｎ 加算器
２１４ａ〜ｎ 加算器
２１５ａ〜ｎ 係数
２１６ａ〜ｎ 加算器
２１８ａ〜ｎ マルチプライヤ
２１９ａ〜ｎ 係数
２２０ａ〜ｎ マルチプライヤ
２２１ａ〜ｎ 係数
２２２ａ〜ｎ 加算器
２２４ａ〜ｎ マルチプライヤ
２２６ａ〜ｎ マルチプライヤ
２２７ａ〜ｎ 係数
２２８ａ〜ｎ Ｚ−１ユニット
２３０ａ〜ｎ Ｚ−１ユニット
〔実施の態様〕
（１） 予歪（predistortion）線形化通信システムにおいて、
デジタル通信信号を受信する入力部と、
前記入力部に連結され、予歪された信号（predistorted signal）を出力するプレディストータと、
前記プレディストータに連結され、前記予歪された信号を受信し、アップコンバートされたデジタル信号を出力する、アップコンバージョンモジュールと、
前記アップコンバージョンモジュールに連結され、前記アップコンバートされた信号を受信し、ＲＦ信号を出力する、デジタル-アナログ変換器と、
前記デジタル-アナログ変換器に連結され、前記ＲＦ信号を受信し、フィルタリングされたＲＦ信号を出力する、フィルターと、
を含み、
前記プレディストータは、前記フィルターの特徴に基づいて前記予歪された信号を出力する、予歪線形化通信システム。
（２） 実施態様１に記載の予歪線形化通信システムにおいて、
前記プレディストータは、有限インパルス応答フィルターを含む、予歪線形化通信システム。
（３） 実施態様２に記載の予歪線形化通信システムにおいて、
前記フィルターは、通過帯域フィルターであり、
前記通信信号は、１つまたは複数の周波数帯域を有し、
前記プレディストータは、前記通過帯域フィルターのロールオフ特徴に対する周波数帯域位置と共に変化する予歪信号を提供する、予歪線形化通信システム。
（４） 実施態様１に記載の予歪線形化通信システムにおいて、
前記アップコンバージョンモジュールと前記デジタル-アナログ変換器との間に連結されたフィルター群遅延プレディストータをさらに含み、
前記フィルター群遅延プレディストータは、前記アップコンバートされたデジタル信号において逆の群遅延を提供する、予歪線形化通信システム。
（５） 実施態様４に記載の予歪線形化通信システムにおいて、
前記フィルター群遅延プレディストータは、無限インパルス応答フィルターを含む、予歪線形化通信システム。
（６） 実施態様５に記載の予歪線形化通信システムにおいて、
前記無限インパルス応答フィルターは、全通過無限インパルス応答フィルターである、予歪線形化通信システム。
（７） 実施態様１に記載の予歪線形化通信システムにおいて、
前記フィルターは、前記ＲＦ信号を受信し、出力ＲＦ信号を提供する、結合器キャビティフィルターであり、
前記プレディストータは、キャビティフィルター挿入損失特徴を補正する、予歪線形化通信システム。
（８） 実施態様１に記載の予歪線形化通信システムにおいて、
前記入力信号を受信し、ベースバンドフィルタリングを前記入力信号に提供する、チャネルフィルタリングおよびパルス整形モジュールをさらに含む、予歪線形化通信システム。
（９） 実施態様１に記載の予歪線形化通信システムにおいて、
前記フィルター通過帯域プレディストータと前記アップコンバージョンモジュールとの間に連結された補間回路をさらに含む、予歪線形化通信システム。
（１０） デジタル通信信号を増幅するための予歪線形化通信システムにおいて、
マルチキャリアデジタル通信信号を受信する入力部と、
前記入力部に連結され、前記マルチキャリアデジタル通信信号を受信する、入力処理モジュールであって、複数のサンプリングされた入力信号を提供する、入力処理モジュールと、
複数のデジタルアップコンバータ回線経路であって、それぞれが、前記入力処理モジュールから、対応するサンプリングされた入力信号を受信し、各デジタルアップコンバータ回線経路は、
対応するサンプリングされた入力信号を受信し、予歪された信号を出力する、フィルター通過帯域プレディストータ、および、
前記フィルター通過帯域プレディストータに連結され、前記予歪された信号を受信し、アップコンバートされたデジタル信号を出力する、アップコンバージョンモジュール、
を含む、複数のデジタルアップコンバータ回線経路と、
前記デジタルアップコンバータ回線経路のそれぞれから前記アップコンバートされたデジタル信号を受信し、マルチキャリア複合信号を提供する、加算器モジュールと、
前記マルチキャリア複合信号を受信し、群遅延補正信号を提供する、フィルター群遅延プレディストータと、
前記フィルター群遅延プレディストータに連結され、前記群遅延補正信号を受信し、ＲＦ信号を出力する、デジタル-アナログ変換器と、
前記デジタル-アナログ変換器に連結され、前記ＲＦ信号を受信し、通過帯域ＲＦ信号を出力する、帯域通過フィルターと、
を含み、
前記フィルター通過帯域プレディストータはそれぞれ、前記マルチキャリアデジタル通信信号に対する前記帯域通過フィルターの特徴に基づいて、前記予歪された信号を出力する、予歪線形化通信システム。
（１１） 実施態様１０に記載の予歪線形化通信システムにおいて、
前記通過帯域ＲＦ信号を受信し、出力ＲＦ信号を提供する、結合器キャビティフィルターをさらに含む、予歪線形化通信システム。
（１２） 実施態様１０に記載の予歪線形化通信システムにおいて、
前記デジタルアップコンバータ回線経路のそれぞれは、前記対応するサンプリングされた入力信号を受信し、前記サンプリングされた入力信号に、ベースバンドフィルタリングを提供する、チャネルフィルタリングおよびパルス整形モジュールをさらに含む、予歪線形化通信システム。
（１３） 実施態様１０に記載の予歪線形化通信システムにおいて、
前記デジタルアップコンバータ回線経路のそれぞれは、前記フィルター通過帯域プレディストータと前記アップコンバージョンモジュールとの間に連結された補間回路をさらに含む、予歪線形化通信システム。
（１４） 実施態様１０に記載の予歪線形化通信システムにおいて、
前記フィルター通過帯域プレディストータのそれぞれは、有限インパルス応答フィルターを含む、予歪線形化通信システム。
（１５） 実施態様１４に記載の予歪線形化通信システムにおいて、
前記有限インパルス応答フィルターはそれぞれ、５つのタップを有する、予歪線形化通信システム。
（１６） 実施態様１０に記載の予歪線形化通信システムにおいて、
前記フィルター群遅延プレディストータは、無限インパルス応答フィルターを含む、予歪線形化通信システム。
（１７） 実施態様１６に記載の予歪線形化通信システムにおいて、
前記フィルター群遅延プレディストータはそれぞれ、全通過無限インパルス応答フィルターを含む、予歪線形化通信システム。
（１８） 実施態様１１に記載の予歪線形化通信システムにおいて、
前記結合器キャビティフィルターに連結され、アップリンク信号を受信する、アップリンク信号経路をさらに含む、予歪線形化通信システム。
（１９） 送信機の予歪線形化方法において、
デジタル通信信号を受信することと、
デジタル・プリディストーション係数を用いて、前記デジタル通信信号に基づいて予歪された信号を提供することと、
前記予歪された信号に基づいて、アップコンバートされたデジタル信号を提供することと、
前記アップコンバートされた信号に基づいて、ＲＦ信号を提供することと、
前記ＲＦ信号上の通過帯域フィルターにより通過帯域フィルタリングを提供することと、
を含み、
前記デジタル・プリディストーション係数は、前記通過帯域フィルターおよび前記通信信号の周波数の特徴に基づいている、方法。
（２０） 実施態様１９に記載の予歪線形化方法において、
前記アップコンバートされた信号に対し、群遅延予歪補正を提供することをさらに含む、方法。
特表２００７−５３６７７２号公報 米国特許出願公開第２００８／００４９８６８号明細書 特開２００４−１２８８３３号公報 表２００９−５４４２５４号公報

Claims (22)

  1. 無線通信用のデバイスである装置であって：
    複数のコンポーネント・キャリアに対するディジタル・ベースバンド・サンプルを予め歪ませ、各々のコンポーネント・キャリアについて、プレディストーション・ベースバンド信号を生成するプレディストーション回路であって、前記コンポーネント・キャリアに関連するロールオフ特性に基づいて、振幅補正を実行する、プレディストーション回路；
    前記プレディストーション・ベースバンド信号から、ディジタル・マルチキャリア信号を生成する結合回路；
    前記マルチキャリア信号に対して逆の群遅延特性を提供する群遅延（ＧＤ）プレディストーション回路；
    前記ＧＤプレディストーション回路の処理の後に、前記マルチキャリア信号の波高因子を減らす波高因子削減（ＣＦＲ）回路；及び
    ＣＦＲの後、送信のために、各々のコンポーネント・キャリアについて、前記マルチキャリア信号から、直交周波数分割多重（ＯＦＤＭ）信号を生成するトランシーバー回路；
    を有する装置。
  2. 前記ＧＤプレディストーション回路は、全通過無限インパルス応答（ＩＩＲ）フィルターを有する、請求項１に記載の装置。
  3. 前記トランシーバー回路は、出力バンドパス・フィルターを有し、
    前記ＧＤプレディストーション回路のＩＩＲフィルターは、前記出力バンドパス・フィルターの群遅延を補償するように構成されている、請求項２に記載の装置。
  4. 前記プレディストーション回路は、前記出力バンドパス・フィルターの振幅応答を補償するように構成される複素有限インパルス応答（ＦＩＲ）フィルター構造を有する、請求項３に記載の装置。
  5. 前記複素ＦＩＲフィルター構造は、前記出力バンドパス・フィルターのロールオフ特性に対して、各々のコンポーネント・キャリアの位置に基づく逆の振幅波形プレディストーションを提供するように構成される、請求項４に記載の装置。
  6. 前記トランシーバー回路は出力結合デュプレクサを更に含み、
    前記ＧＤプレディストーション回路のＩＩＲフィルターは、前記出力結合デュプレクサに存在する群遅延変動を補償するための群遅延補償を生成する、請求項３に記載の装置。
  7. 前記出力結合デュプレクサは、１つ又は複数のアンテナに結合されるように構成される、請求項６に記載の装置。
  8. ＣＦＲの後に、前記マルチキャリア信号をアナログ信号に変換し、以後の無線周波数信号の生成に備えるディジタル・アナログ変換器（ＤＡＣ）を更に有し、
    前記出力バンドパス・フィルターは、送信の前に前記無線周波数信号をフィルタリングするように構成されている、請求項３に記載の装置。
  9. 前記ＣＦＲ回路は、前記マルチキャリア信号のピーク対平均電力比（ＰＡＲ）を減らすように構成されている、請求項８に記載の装置。
  10. 前記プレディストーション回路は、前記コンポーネント・キャリアの各々に関連するロールオフ特性に基づいて、振幅補償を実行する、請求項１に記載の装置。
  11. 処理回路及びトランシーバー回路により実行される方法であって：
    複数のコンポーネント・キャリアに対するディジタル・ベースバンド・サンプルを予め歪ませ、各々のコンポーネント・キャリアについて、プレディストーション・ベースバンド信号を生成するステップであって、前記の予め歪ませることは、前記コンポーネント・キャリアに関連するロールオフ特性に基づく振幅補正を含む、ステップ；
    前記プレディストーション・ベースバンド信号から、ディジタル・マルチキャリア信号を生成するステップ；
    前記マルチキャリア信号に対して逆の群遅延（ＧＤ）特性を課すステップ；
    逆のＧＤを課した後に、前記マルチキャリア信号の波高因子を減らすステップ；及び
    高波因子の削減の後に、送信のために、各々のコンポーネント・キャリアについて、前記マルチキャリア信号から、直交周波数分割多重（ＯＦＤＭ）信号を生成するステップ；
    を有する方法。
  12. 逆の群遅延（ＧＤ）特性を課すことは、全通過無限インパルス応答（ＩＩＲ）フィルターにより実行される、請求項１１に記載の方法。
  13. 前記ＩＩＲフィルターは、バンドパス・フィルターの群遅延を補償するように構成されている、請求項１２に記載の方法。
  14. 前記の予め歪ませることは、前記バンドパス・フィルターの振幅応答を補償するように構成される複素有限インパルス応答（ＦＩＲ）フィルター構造により実行される、請求項１３に記載の方法。
  15. 前記複素ＦＩＲフィルター構造は、前記バンドパス・フィルターのロールオフ特性に対して、各々のコンポーネント・キャリアの位置に基づく逆の振幅波形プレディストーションを提供するように構成されている、請求項１４に記載の方法。
  16. 前記の予め歪ませることは、出力結合デュプレクサに存在する群遅延変動を補償するための群遅延補償を生成することを更に含む、請求項１３に記載の方法。
  17. 高波因子の削減の後に、前記マルチキャリア信号をアナログ信号に変換し、以後の無線周波数信号の生成に備えるステップを更に含み、
    前記バンドパス・フィルターは、送信の前に前記無線周波数信号をフィルタリングするように構成されている、請求項１３に記載の方法。
  18. 前記高波因子の削減は、前記マルチキャリア信号のピーク対平均電力比（ＰＡＲ）を減らすことを含む、請求項１７に記載の方法。
  19. 前記コンポーネント・キャリアの各々に関連するロールオフ特性に基づいて、振幅補償を実行するステップ；
    を更に有する請求項１１に記載の方法。
  20. 無線通信デバイスである装置であって：
    複数のコンポーネント・キャリアの各々に対するディジタル・ベースバンド・サンプルを予め歪ませ、各々のコンポーネント・キャリアについて、プレディストーション・ベースバンド信号を生成するプレディストーション回路であって、前記各々のコンポーネント・キャリアに関連するロールオフ特性に基づいて、振幅補正を実行する、プレディストーション回路；
    前記プレディストーション・ベースバンド信号から、ディジタル・マルチキャリア信号を生成する結合回路；
    前記マルチキャリア信号に対して逆の群遅延特性を提供する群遅延（ＧＤ）プレディストーション回路；
    前記ＧＤプレディストーション回路の処理の後に、前記マルチキャリア信号の波高因子を減らす波高因子削減（ＣＦＲ）回路；及び
    ＣＦＲの後、送信のために、各々のコンポーネント・キャリアについて、前記マルチキャリア信号から、直交周波数分割多重（ＯＦＤＭ）信号を生成する、出力バンドパス・フィルターを含むトランシーバー回路；
    を有する装置。
  21. 前記ＧＤプレディストーション回路は、前記出力バンドパス・フィルターの群遅延を補償するように構成される全通過無限インパルス応答（ＩＩＲ）フィルターを有し、
    前記プレディストーション回路は、前記出力バンドパス・フィルターの振幅応答を補償するように構成される複素有限インパルス応答（ＦＩＲ）フィルター構造を有する、
    請求項２０に記載の装置。
  22. 前記複素ＦＩＲフィルター構造は、前記出力バンドパス・フィルターのロールオフ特性に対して、各々のコンポーネント・キャリアの位置に基づく逆の振幅波形プレディストーションを提供するように構成される、請求項２１に記載の装置。
JP2017025505A 2011-09-15 2017-02-15 プリディストーションを利用する無線通信のための装置及び方法 Expired - Fee Related JP6309123B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161535208P 2011-09-15 2011-09-15
US61/535,208 2011-09-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014530895A Division JP6096198B2 (ja) 2011-09-15 2012-09-14 予歪線形化通信システム、予歪線形化方法、コンピュータプログラム及び記憶装置

Publications (2)

Publication Number Publication Date
JP2017108446A JP2017108446A (ja) 2017-06-15
JP6309123B2 true JP6309123B2 (ja) 2018-04-11

Family

ID=47880657

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014530895A Expired - Fee Related JP6096198B2 (ja) 2011-09-15 2012-09-14 予歪線形化通信システム、予歪線形化方法、コンピュータプログラム及び記憶装置
JP2017025505A Expired - Fee Related JP6309123B2 (ja) 2011-09-15 2017-02-15 プリディストーションを利用する無線通信のための装置及び方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014530895A Expired - Fee Related JP6096198B2 (ja) 2011-09-15 2012-09-14 予歪線形化通信システム、予歪線形化方法、コンピュータプログラム及び記憶装置

Country Status (6)

Country Link
US (2) US9210009B2 (ja)
EP (1) EP2756622A4 (ja)
JP (2) JP6096198B2 (ja)
KR (1) KR101947066B1 (ja)
CN (1) CN104205704B (ja)
WO (1) WO2013040465A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8401600B1 (en) 2010-08-02 2013-03-19 Hypres, Inc. Superconducting multi-bit digital mixer
CN104205704B (zh) 2011-09-15 2017-08-22 英特尔公司 数字预失真滤波器系统和方法
CN103974395B (zh) * 2013-01-29 2018-04-10 中兴通讯股份有限公司 一种基于低延时数字预失真前功率检测的功率调整方法及装置
JP6077914B2 (ja) * 2013-04-03 2017-02-08 日本電信電話株式会社 基地局システム、基地局通信方法及びベースバンドユニット
US9887714B2 (en) * 2014-07-04 2018-02-06 Telefonaktiebolaget Lm Ericsson (Publ) Remote radio head and associated method
US20160182099A1 (en) * 2014-12-23 2016-06-23 Honeywell International Inc. Systems and methods for efficient multi-channel satcom with dynamic power supply and digital pre-distortion
US10693527B2 (en) 2014-12-30 2020-06-23 Solid, Inc. Distributed antenna system including crest factor reduction module disposed at optimum position
WO2016108651A1 (ko) * 2014-12-30 2016-07-07 주식회사 쏠리드 분산 안테나 시스템에서의 cfr 배치 방법
US10383024B2 (en) * 2015-03-10 2019-08-13 Analog Devices, Inc. System and method for efficient fronthaul communication for wireless communication
US9706555B1 (en) * 2015-07-01 2017-07-11 Sprint Spectrum L.P. Optimizing wireless network capacity based on rho value
GB201518859D0 (en) * 2015-10-23 2015-12-09 Airbus Defence & Space Ltd High-efficiency amplifier
US9590668B1 (en) 2015-11-30 2017-03-07 NanoSemi Technologies Digital compensator
US10033413B2 (en) * 2016-05-19 2018-07-24 Analog Devices Global Mixed-mode digital predistortion
EP3523856A4 (en) 2016-10-07 2020-06-24 NanoSemi, Inc. DIGITAL BEAM ORIENTATION PREDISTORSION
EP3586439A4 (en) 2017-02-25 2021-01-06 NanoSemi, Inc. MULTI-BAND DIGITAL PRE-STORAGE DEVICE
US10141961B1 (en) 2017-05-18 2018-11-27 Nanosemi, Inc. Passive intermodulation cancellation
US10581470B2 (en) 2017-06-09 2020-03-03 Nanosemi, Inc. Linearization system
US11115067B2 (en) 2017-06-09 2021-09-07 Nanosemi, Inc. Multi-band linearization system
US10931318B2 (en) * 2017-06-09 2021-02-23 Nanosemi, Inc. Subsampled linearization system
US11323188B2 (en) 2017-07-12 2022-05-03 Nanosemi, Inc. Monitoring systems and methods for radios implemented with digital predistortion
US11303251B2 (en) 2017-10-02 2022-04-12 Nanosemi, Inc. Digital predistortion adjustment based on determination of load condition characteristics
KR101977783B1 (ko) * 2017-10-17 2019-05-13 주식회사 케이엠더블유 전력 증폭기 성능 보정 방법 및 그를 위한 장치
KR102402160B1 (ko) * 2017-12-04 2022-05-27 주식회사 케이엠더블유 엠아이엠오 안테나 장치
MX2020006129A (es) * 2017-12-14 2020-08-24 Ericsson Telefon Ab L M Linealizacion de amplificadores no lineales.
US10644657B1 (en) 2018-05-11 2020-05-05 Nanosemi, Inc. Multi-band digital compensator for a non-linear system
JP2021523629A (ja) 2018-05-11 2021-09-02 ナノセミ， インク．Ｎａｎｏｓｅｍｉ， Ｉｎｃ． 非線形システム用デジタル補償器
US11863210B2 (en) 2018-05-25 2024-01-02 Nanosemi, Inc. Linearization with level tracking
US10931238B2 (en) 2018-05-25 2021-02-23 Nanosemi, Inc. Linearization with envelope tracking or average power tracking
EP3804127A1 (en) 2018-05-25 2021-04-14 NanoSemi, Inc. Digital predistortion in varying operating conditions
KR20210063368A (ko) * 2018-09-26 2021-06-01 자일링크스 인코포레이티드 케이블 tv 증폭기에 대한 파고율 감소 방법 및 이를 위한 회로
US10992326B1 (en) 2020-05-19 2021-04-27 Nanosemi, Inc. Buffer management for adaptive digital predistortion
CN111817992B (zh) * 2020-07-09 2022-10-14 成都傅立叶电子科技有限公司 数字化通道群延时均衡器及其实现方法、装置
WO2022245323A1 (en) * 2021-05-20 2022-11-24 Meteksan Savunma Sanayi̇i̇ Anoni̇m Şi̇rketi̇ Filter combining system and method
FI20216045A1 (en) * 2021-10-08 2022-05-19 Nokia Solutions & Networks Oy SORTING CFR ERROR OF TRANSMISSION BELT
KR102602804B1 (ko) 2021-11-01 2023-11-15 고려대학교 산학협력단 주파수 가변 전치 왜곡 선형화기

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900778A (en) * 1997-05-08 1999-05-04 Stonick; John T. Adaptive parametric signal predistorter for compensation of time varying linear and nonlinear amplifier distortion
US6178210B1 (en) * 1998-03-06 2001-01-23 Motorola Method and apparatus for reducing data distortion and improving simulcast reception
JP4097430B2 (ja) * 1999-07-28 2008-06-11 富士通株式会社 歪補償機能を備えた無線装置
KR20010056500A (ko) * 1999-12-15 2001-07-04 서평원 전력증폭기의 왜곡 성분 검출장치
US7346134B2 (en) 2001-05-15 2008-03-18 Finesse Wireless, Inc. Radio receiver
JP3805221B2 (ja) * 2001-09-18 2006-08-02 株式会社日立国際電気 歪み補償装置
US6973141B1 (en) * 2001-10-04 2005-12-06 Wideband Semiconductors, Inc. Flexible multimode QAM modulator
US7313199B2 (en) * 2002-03-21 2007-12-25 Hypres, Inc. Power amplifier linearization
US6809587B2 (en) * 2002-04-23 2004-10-26 Mitec Telecom Inc. Active predistorting linearizer with agile bypass circuit for safe mode operation
EP1522151B1 (en) * 2002-06-07 2016-03-23 InterDigital Technology Corporation System and method for a direct conversion multi-carrier processor
US6879641B2 (en) * 2002-06-13 2005-04-12 Bigband Networks Bas, Inc. Transmit pre-equalization in a modem environment
JP2004040564A (ja) * 2002-07-04 2004-02-05 Fujitsu Ltd 電力増幅器の歪補償方法及びその装置
US20040042569A1 (en) * 2002-09-03 2004-03-04 Electro-Radiation Incorporated Method and apparatus to provide communication protection technology for satellite earth stations
JP4048534B2 (ja) * 2002-10-02 2008-02-20 富士通株式会社 多面イコライザフィルタ付き歪補償装置
CN1255938C (zh) * 2002-12-10 2006-05-10 株式会社Ntt都科摩 线性功率放大方法和线性功率放大器
US7149482B2 (en) * 2003-09-16 2006-12-12 Andrew Corporation Compensation of filters in radio transmitters
US7142831B2 (en) * 2003-12-18 2006-11-28 Kiomars Anvari Crest factor reduction and amplitude pre-distortion for multi-carrier signals
JP4255849B2 (ja) 2004-01-29 2009-04-15 株式会社エヌ・ティ・ティ・ドコモ べき級数型ディジタルプリディストータ
US20050226345A1 (en) * 2004-03-31 2005-10-13 Interdigital Technology Corporation Apparatus for reducing channel interference between proximate wireless communication units
DE102004029236B4 (de) * 2004-06-17 2006-08-03 Infineon Technologies Ag Verfahren und Vorrichtung zur Reduzierung des dynamischen Bereichs eines Funksignals
US7151405B2 (en) * 2004-07-14 2006-12-19 Raytheon Company Estimating power amplifier non-linearity in accordance with memory depth
JP4961661B2 (ja) 2004-09-10 2012-06-27 株式会社日立製作所 ディジタルプリディストーション型送信機および無線基地局
US7606322B2 (en) * 2004-10-07 2009-10-20 Microelectronics Technology Inc. Digital pre-distortion technique using nonlinear filters
US20060122814A1 (en) * 2004-12-03 2006-06-08 Beens Jason A Method and apparatus for digital signal processing analysis and development
CN100576724C (zh) * 2005-05-18 2009-12-30 株式会社Ntt都科摩 幂级数型前置补偿器及其控制方法
KR100622078B1 (ko) 2005-11-21 2006-09-13 주식회사 솔리토닉스 초지향성 스피커 시스템 및 신호처리 방법
US7962174B2 (en) 2006-07-12 2011-06-14 Andrew Llc Transceiver architecture and method for wireless base-stations
US8693525B2 (en) * 2006-07-14 2014-04-08 Qualcomm Incorporated Multi-carrier transmitter for wireless communication
US7983327B2 (en) * 2006-08-28 2011-07-19 Samsung Electronics Co., Ltd. Method and system for providing digital adaptive predistortion in a subscriber station
US8121203B1 (en) * 2006-10-25 2012-02-21 Altera Corporation Ranging code detection
US7787533B2 (en) * 2007-01-03 2010-08-31 Lockheed Martin Corporation Alternative method for equalizing DDS generated waveforms
US8005162B2 (en) * 2007-04-20 2011-08-23 Microelectronics Technology, Inc. Dynamic digital pre-distortion system
US7978749B2 (en) 2007-07-13 2011-07-12 Crestcom, Inc. Bandjamming multi-channel DSSS transmitter and method therefor
US7764146B2 (en) 2008-06-13 2010-07-27 Com Dev International Ltd. Cavity microwave filter assembly with lossy networks
KR101145830B1 (ko) * 2008-10-29 2012-05-17 주식회사 케이제이티 전치왜곡장치 및 간섭억제시스템 필터-유닛이 적용된 이동통신장치의 출력단
CN101459647B (zh) * 2009-01-09 2011-12-21 航天恒星科技有限公司 一种基于频带分割的开环数字基带预失真器及预失真方法
US8185065B2 (en) * 2009-10-15 2012-05-22 Crestcom, Inc. Transmitting unit that reduces PAPR using out-of-band distortion and method therefor
US8619903B2 (en) * 2010-10-14 2013-12-31 Kathrein-Werke Kg Crest factor reduction for a multicarrier-signal with spectrally shaped single-carrier cancelation pulses
US8478190B2 (en) * 2011-05-02 2013-07-02 Motorola Mobility Llc Multi-cell coordinated transmissions in wireless communication network
CN104205704B (zh) 2011-09-15 2017-08-22 英特尔公司 数字预失真滤波器系统和方法
US9401823B2 (en) * 2013-11-26 2016-07-26 Plusn Llc System and method for radio frequency carrier aggregation

Also Published As

Publication number Publication date
US20160112222A1 (en) 2016-04-21
CN104205704B (zh) 2017-08-22
KR101947066B1 (ko) 2019-02-12
JP2017108446A (ja) 2017-06-15
JP2014532327A (ja) 2014-12-04
KR20140103096A (ko) 2014-08-25
JP6096198B2 (ja) 2017-03-15
EP2756622A1 (en) 2014-07-23
US9432228B2 (en) 2016-08-30
EP2756622A4 (en) 2015-07-01
CN104205704A (zh) 2014-12-10
US9210009B2 (en) 2015-12-08
WO2013040465A1 (en) 2013-03-21
US20130070870A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
JP6309123B2 (ja) プリディストーションを利用する無線通信のための装置及び方法
JP4261367B2 (ja) ベースバンド変換を使用して送信機の性能を改善する方法および装置
EP3334040B1 (en) Segmented digital predistortion apparatus and methods
US9281972B2 (en) Multi-band radio-frequency digital predistortion
US20170047952A1 (en) Multi-band wide band power amplifier digital predistortion system
JP2014527372A (ja) マルチバンド送信機における単一の電力増幅器のための線形化
KR20100042243A (ko) 다차원 볼테라 시리즈 송신기 선형화
US10763806B2 (en) Envelope tracking method, system, and device employing the method
EP2658116A1 (en) Amplifier circuit
US7439895B1 (en) Linear amplifier using digital feedforward
US20050226345A1 (en) Apparatus for reducing channel interference between proximate wireless communication units
Gandhi et al. A digital signal processing solution for PA linearization and RF impairment correction for multi-standard wireless transceiver systems
CN105164986A (zh) 极高阶im校正技术
CN116982256A (zh) 用于支持在具有数字预失真和前馈线性化的发射机系统中的互调分量抑制的方法和装置
MXPA06011072A (es) Aparato para reducir interferencia de canal entre unidades de comunicacion inalambrica proximas

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180313

R150 Certificate of patent or registration of utility model

Ref document number: 6309123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees