JP6253200B2 - スイッチング電源装置 - Google Patents

Description

本発明は、入力電圧を所望の電圧に変換して電子機器等の負荷に供給するためのスイッチング電源装置に関する。

（従来の降圧チョッパー回路）
従来、入力電圧を低い電圧に変換して出力する非絶縁の降圧コンバータとして、降圧チョッパー回路が良く知られている。

図１５は従来の降圧チョッパー回路を示した回路ブロック図である。図１５に示すように、降圧チョッパー回路２００は、ＭＯＳ−ＦＥＴを用いた主スイッチング素子２０４、転流素子として機能するダイオード２０６、出力チョークコイル２０８、出力コンデンサ２１０及び制御回路２１２を備え、入力電源２０２から入力した所定の直流電圧をスイッチング制御により降圧して安定化した所定の直流電圧に変換して負荷２１４に出力する。

図１６は図１５の降圧チョッパー回路の動作波形であり、図１６（ａ）〜（ｄ）に分けて、ＭＯＳ−ＦＥＴを用いた主スイッチング素子２０４のゲート・ソース間電圧ＶＧＳ、ドレイン・ソース間電圧ＶＤＳ、ダイオード２０６のカソード・アノード間電圧ＶＫＡ、及び出力チョークコイル２０８を流れるチョークコイル電流ＩＬを示している。

主スイッチング素子２０４は、出力電圧を所定の設定電圧に保つデューティ制御によりオン、オフされており、主スイッチング素子２０４をオンした場合は出力チョークコイル２０８から出力コンデンサ２１０を通る経路でチョークコイル電流ＩＬを増加するように流して出力チョークコイル２０８に磁気的エネルギーを蓄え、主スイッチング素子２０２をオフした場合には出力チョークコイル２０８からのエネルギー放出により出力コンデンサ２１０及びダイオード２０６を通る経路でチョークコイル電流ＩＬを流す動作を繰り返している。

このような従来の降圧チョッパー回路は、他励式（固定周波数方式）と自励式（可変周波数方式）の２種類の制御方法があるが、自励式の降圧チョッパー回路は、入力電圧、出力電圧、および、出力電流の変化に対してスイッチング周波数が変化するため、計測機器等に用いる場合は、計測誤差を引き起こす。これは計測機器内に用いられているＡＤコンバータのサンプリング周期とスイッチング周波数の逓倍周波数が重なるとＡＤ変換誤差を発生させることによる。

このため、一般的には、ＡＤコンバータのサンプリング周期と重ならないように設定することができる固定周波数方式が好まれる。以下では固定周波数方式の降圧チョッパー回路を設計する場合についての従来技術を説明する。

（従来の降圧チョッパー回路における出力チョークコイル設計）
他励式の降圧チョッパー回路を高効率なコンバータにするための設計として、図１６（ｄ）に示すように、出力チョークコイル２０８のチョークコイル電流ＩＬを直流重畳させて用いるように設計されることが一般的である。このとき、チョークコイル電流ＩＬの電流振幅は、スイッチング電源装置の最大定格電流ＩｏＭＡＸの５０％以下に設定されている場合が多い。この設計は、以下の２点に着眼している。

（出力チョークコイルのコアロスの低減）
出力チョークコイルのコアに使用する磁性材料は、図１７に示したようなＢ−Ｈ曲線の特性を持つ。図１７のＸ軸は、磁場Ｈを表し、出力チョークコイルを流れる電流ＩＬに比例する。Ｙ軸は、磁束密度Ｂを表し、出力チョークコイルのコアに用いられている磁性材料内部の磁束密度である。

出力チョークコイルのコアは、外部から磁場Ｈを受けると、磁気を帯びて磁石になる（磁化される）。このとき、単位面積当たりのＮ極からＳ極へ向かう磁気の流れを磁束密度Ｂといい、磁石の強さを表す。外部磁場Ｈが強くなると磁束密度Ｂが増えていく。

まず、出力チョークコイルのコアに外部から磁場Ｈを与え、点Ｃまで磁化させたとする。次に、出力チョークコイルのコアを反対方向に磁化させる場合、点Ｄを通り点Ｆに磁化される曲線を移動する。これを再度、点Ｃに磁化する場合、点Ｇを通る曲線を移動する。この曲線を磁気ヒステリシス曲線と呼び、曲線内を移動する際には、エネルギーが消費され、損失（コアロス）が発生する。即ち、コアロスはコアに用いた磁性材料のヒステリシス損失である。

出力チョークコイルのコアロスは磁気ヒステリシス曲線の面積に比例するため、面積が少ないほど損失が少なくなる。そこで、一般的な降圧チョッパー回路では、出力チョークコイルの磁束密度の変化が小さくなるように設計することで、コアロスを低減する。

出力チョークコイルの磁束密度の変化が小さくなるようにするために、一般的な他励式の降圧チョッパー回路では、負荷電流が小さい領域から、出力チョークコイルが直流重畳するように設計を行い、出力チョークコイルの磁束密度の変化が小さくなるように用いられる。

（実効電流の低減による電流通過経路の抵抗成分による損失の低減）
出力チョークコイルを流れる電流を直流重畳させた状態では、出力チョークコイルの磁束密度変化が小さくなると同時に、電流経路の電流振幅も小さくなる。電流振幅を小さくすることで、実効電流を低減することができる。これにより、電流通過経路である半導体素子やチョークコイル巻線の抵抗成分による損失を低減することができる。

（従来の降圧チョッパーの同期整流化）
降圧チョッパー回路の効率を向上させる手段として、転流素子をダイオードではなく、ＭＯＳ−ＦＥＴ等のスイッチング素子を用いて同期整流を行うことが良く知られている。

図１８に従来の同期整流チョッパー回路を示す。図１８に示すように、同期整流降圧チョッパー回路２２０は、ＭＯＳ−ＦＥＴを用いた主スイッチング素子２０４、出力チョークコイル２０８、出力コンデンサ２１０及び制御回路２１２を備え、ＭＯＳ−ＦＥＴを用いた転流素子２２２を設けており、入力電源２０２から入力した所定の直流電圧をスイッチング制御により降圧して安定化した所定の直流電圧に変換して負荷２１４に出力する。

図１９は、図１８の同期整流降圧チョッパー回路の動作波形であり、図１９（ａ）〜（ｄ）に分けて、主スイッチング素子２０４及び転流素子２２２のゲート・ソース間電圧ＶＧＳ１、ＶＧＳ２、ドレイン・ソース間電圧ＶＤＳ１，ＶＤＳ２、及び出力チョークコイル２０８の電流ＩＬを示している。

同期整流降圧チョッパー回路２２０の制御は、図１９に示すように、一般的には、転流素子２２２のオフと主スイッチング素子２０４のオンの間に、両方ともオフとなるデッドタイムとなる期間Ａが設けられる。これは主スイッチング素子２０４のオフと転流素子２２２のオンを同時に行うと主スイッチング素子２０４と転流素子２２２が同時オンする期間が存在し、入力電源２０２を主スイッチング素子２０４と転流素子２２２の経路で短絡した期間が発生する。これを防止するためにデッドタイムとなる期間Ａが設けられる。

ここで、転流素子２２２のオフと主スイッチング素子２０４のオンの間に、主スイッチング素子２０４と転流素子２２２の両方がオフするデッドタイムとなる期間Ａを設けると、転流素子２２２の寄生ダイオード２２６に電流が流れる期間が発生する。寄生ダイオード２２６に電流が流れると、デッドタイムとなる期間Ａを過ぎて主スイッチング素子２０４がオンするときに、転流素子２２２の寄生ダイオード２２６に逆バイアス電圧が加わることでリカバリー動作が発生し、蓄積キャリアが移動して空乏層ができるまでのあいだ導通状態となる。

このため入力電源２０２を主スイッチング素子２０４及び転流素子２２２の寄生ダイオード２２６となる経路で短絡した状態となり、瞬間的に大きな貫通電流が流れる。この大きな貫通電流は、配線のインダクタンス成分にエネルギーを供給することになり、高電圧で高周波の電圧振動であるサージ電圧Ｖｓを発生させる。

特開２０１２−１００４９０号公報

図１５に示した従来の降圧チョッパー回路２００にあっては、出力チョークコイル２０８を直流重畳させる設計を行うことでコアロスを低減し、また、実効電流値を低下させることで導通損失を低減し、さらに、図１８に示した同期整流化によって導通損失の低減を行っている。

しかしながら、同期整流化した場合には、転流素子として使用するＭＯＳ−ＦＥＴに発生する寄生ダイオードのリカバリー動作によって貫通電流が発生して効率が低下し、また、ＭＯＳ−ＦＥＴにサージ電圧が印加されるため、ＭＯＳ−ＦＥＴは高い耐圧のものを必要とするが、耐圧が高いと導通抵抗が大きくなり、効率の低下を招いている。さらには、サージ電圧は高周波の電圧振動であるので、ノイズの発生源になるという問題がある。

一方、図１８に示した従来の同期整流降圧チョッパー回路２２０は、例えば、コンピュータ機器のマザーボード上のＣＰＵ等を駆動するスイッチング電源回路として良く用いられている。コンピュータ機器のマザーボードは、１２Ｖ程度と言った比較的低い電圧が給電されており、マザーボード上の同期整流降圧チョッパー回路は、１２Ｖ程度の低い電圧が入力される。

例えば、１２Ｖが入力される同期整流降圧チョッパー回路では、耐圧３０ＶのＭＯＳ−ＦＥＴが使用される。３０Ｖ耐圧のＭＯＳ−ＦＥＴは、寄生ダイオードのリカバリー特性が優れているため、高効率の同期整流降圧チョッパー回路を作ることができる。

しかしながら、特許文献１にあっては、降圧チョッパー回路で高い電圧を取り扱う例として、ＤＣ１５００ＶをＤＣ６００Ｖに降圧する例が開示されている。ここで、高い電圧が入力される降圧チョッパー回路に同期整流を適用すると、効率が著しく低下する。特に、耐圧２００Ｖ以上のＭＯＳ−ＦＥＴを用いた同期整流降圧チョッパー回路では、効率の低下やノイズの増大が見られる。これは耐圧２００Ｖ以上のＭＯＳ−ＦＥＴでは、寄生ダイオードのリカバリー特性が著しく悪いことによる。

そこで、高い電圧が入力される降圧チョッパー回路では、転流素子としてＭＯＳ−ＦＥＴの同期整流は用いられず、ファーストリカバリーダイオードのようなリカバリー特性の良いダイオードが用いられる。ファーストリカバリーダイオードは、順方向電圧降下による損失がＭＯＳ−ＦＥＴによる同期整流の損失よりも大きくなるが、高い電圧の降圧チョッパー回路は、通常は電流を小さくして用いられるため（電流が小さくても、電圧が高いため電力が大きい）、それぞれを比較した場合の損失差は小さい。

また、リカバリー動作による損失は、耐圧の高いＭＯＳ−ＦＥＴに発生する寄生ダイオードのリカバリー特性が悪いことから、これを止めて転流素子にファーストリカバリーダイオードを用いた方が小さくなる。しかし、ファーストリカバリーダイオードを用いた場合には、サージ電圧の発生を無くすことができないため、低ノイズのコンバータを作ることが難しい。

この問題を解決するため、特許文献１にあっては、主スイッチング素子として使用するソフトスイッチング回路が提案されている。このソフトスイッチング回路は、第１ダイオード、共振コンデンサ及び第２ダイオードを直列接続し、第１ダイオードと共振コンデンサの直列回路に半導体デバイスの第１スイッチを並列接続すると共に、共振コンデンサと第２ダイオードの直列回路に半導体デバイスの第２スイッチを並列接続し、第１及び第２スイッチの端子間の電圧ゼロ及び又は電流ゼロでオン、オフするソフトスイッチ動作を実現している。

しかしながら、このようなソフトスイッチング回路を用いた降圧チョッパー回路は、高効率で低ノイズのスイッチング電源装置を実現できるが、ソフトスイッチング回路が複雑で部品点数が増加し、高コストになってしまう問題がある。

本発明は、高耐圧の同期整流降圧チョッパー回路について、少ない部品点数でソフトスイッチング動作を実現して、高効率、低ノイズ及び低コストを可能とするスイッチング電源装置を提供することを目的とする。

（他励式のスイッチング電源装置）
本発明は、
入力電源の一端に主スイッチング素子の一端が接続され、
主スイッチング素子の他端に転流素子の一端と出力チョークコイルの一端が接続され、
出力チョークコイルの他端に出力コンデンサの一端が接続され、
出力コンデンサの他端と転流素子の他端と入力電源の他端が接続され、
スイッチング制御回路により、主スイッチング素子及び転流素子のオン、オフが制御される構成を持つ他励式の同期整流降圧チョッパー回路を用いたスイッチング電源装置であって、
出力チョークコイルのインダクタンスは、出力電流が定格値以下のときにスイッチングの１周期内において、出力チョークを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、
スイッチング制御回路は、スイッチング周波数発生回路を備え、スイッチング周波数発生回路が出力する所定の固定周波数に同期して、主スイッチング素子および転流素子を、デッドタイムを設けて相補的にオン、オフするように制御するものであり、更に、
出力チョークコイルの極性を検出して出力する極性検出回路と、
極性検出回路により出力チョークコイルの他端にプラス極性の電圧が発生している期間を検出しているときには、スイッチング制御回路が出力する主スイッチング素子のオン信号を保留してオフを継続するように制御することで、転流素子のサージ電圧の発生を抑制する主スイッチング素子オン保留制御回路と、
を備えたことを特徴とする。

スイッチング制御回路は、更に、スイッチングの１周期内に主スイッチング素子のオフ期間を設けるように制御し、
主スイッチング素子のオン期間の上限を決定することで最大出力電流を抑制する電流制限回路を備える。

（回生機能を備えたスイッチング電源装置）
本発明は、
入力電源の一端に主スイッチング素子の一端が接続され、
主スイッチング素子の他端に転流素子の一端と出力チョークコイルの一端が接続され、
出力チョークコイルの他端に出力コンデンサの一端が接続され、
出力コンデンサの他端と転流素子の他端と入力電源の他端が接続され、
スイッチング制御回路により、主スイッチング素子及び転流素子のオン、オフが制御される構成を持つ回生機能を備えた同期整流降圧チョッパー回路を用いたスイッチング電源装置であって、
出力チョークコイルのインダクタンスは、出力電流が定格値以下のときにスイッチングの１周期内において、出力チョークコイルを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、
スイッチング制御回路は、スイッチング周波数発生回路を備え、スイッチング周波数発生回路が出力する所定の固定周波数に同期して、主スイッチング素子および転流素子を、デッドタイムを設けて相補的にオン、オフすると共に、スイッチングの１周期内に転流素子のオフ期間を設けるように制御するものであり、更に、
出力チョークコイルの極性を検出して出力する極性検出回路と、
極性検出回路により出力チョークコイルの一端にプラス極性の電圧が発生している期間を検出しているときには、スイッチング制御回路が出力する転流素子のオン信号を保留してオフを継続するように制御することで、主スイッチング素子のサージ電圧の発生を抑制する転流素子オン保留制御回路と、
を備えたことを特徴とする。

（交流入力電圧を直流出力電圧に変換するスイッチング電源装置）
本発明のスイッチング電源装置は、同期整流降圧チョッパー回路の入力段に、入力した交流電圧を直流電圧に変換して出力する力率改善機能を備えた昇圧コンバータ回路を直列に接続し、
同期整流降圧チョッパー回路の出力段に、絶縁と電圧変換を行う非安定コンバータ回路を直列に接続したことを特徴とする。

（基本的な効果）
本発明は、入力電源の一端に主スイッチング素子の一端が接続され、主スイッチング素子の他端に転流素子の一端と出力チョークコイルの一端が接続され、出力チョークコイルの他端に出力コンデンサの一端が接続され、出力コンデンサの他端と転流素子の他端と入力電源の他端が接続される構成を持つ同期整流降圧チョッパー回路を用いたスイッチング電源装置に於いて、出力チョークコイルのインダクタンスは、出力電流が所定の定格値以下のときにスイッチングの１周期内において、出力チョークコイルを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、所定のスイッチング周期で主スイッチング素子および転流素子を、デッドタイムを設けて相補的にオン、オフするように制御するスイッチング制御回路を設けるようにしたため、出力電流が零から定格電流の範囲では、出力チョークコイルの電流がマイナス方向を向いている状態で転流素子をオフさせることで主スイッチング素子の寄生容量を引く抜くことができるように、出力チョークコイルのインダクタンスが設定されている。また、主スイッチング素子がオンする直前のタイミングでは、通常の降圧チョッパー回路と異なり転流素子の寄生ダイオードに電流が流れていないため、転流素子の寄生ダイオードにリカバリー電流が流れることがない。

この場合、通常の降圧チョッパー回路では用いられないような大きな電流振幅で出力チョークコイルを動作させることになるため、コアロスの増加による損失の増大や実効電流の増加による電流通過経路の抵抗成分による損失の増大が発生する。しかしながら、同期整流、リカバリー動作の抑制、ソフトスイッチング動作が実現できるため、スイッチング電源装置全体としての見た場合の損失が低減できる。

また、サージ電圧が発生しないため、通常の同期整流やダイオード整流を用いた降圧チョッパー回路よりも耐圧の低いＭＯＳ−ＦＥＴ等の半導体素子（オン抵抗の小さい素子）が使用可能となり、高効率化に寄与し、さらに、スイッチングノイズも低減できる。このような効果は、リカバリー特性の良くないＭＯＳ−ＦＥＴ等の半導体素子を主スイッチング素子や転流素子に用いなければならないような高い入力電圧で用いられる同期整流降圧チョッパー回路で顕著となる。

また、本発明のスイッチング電源装置の出力チョークコイルの電流と似たような電流が流れるスイッチング電源装置として、自励式（可変周波数方式）のスイッチング電源装置があるが、これは、出力チョークコイルの電流が臨界状態（ゼロとプラスの間で振幅させる）となるように制御されるため、入力電圧、出力電圧、出力電流の変化に対して、スイッチング周波数を可変させる必要があり、例えば、計測機器等に用いる場合は、計測誤差を引き起こす原因となる。これに対し、本発明のスイッチング電源装置は、スイッチング周波数が他励式（固定周波数方式）で制御されているため、本発明のスイッチング電源装置を計測機器等に用いても、計測誤差等の悪影響を及ぼすことがない。

（負荷過大電流に対するサージ発生防止による効果）
本発明は、入力電源の一端に主スイッチング素子の一端が接続され、主スイッチング素子の他端に転流素子の一端と出力チョークコイルの一端が接続され、出力チョークコイルの他端に出力コンデンサの一端が接続され、出力コンデンサの他端と転流素子の他端と入力電源の他端が接続される構成を持つ同期整流降圧チョッパー回路を用いたスイッチング電源装置に於いて、出力チョークコイルのインダクタンスは、出力電流が定格値以下のときにスイッチングの１周期内において、出力チョークを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、所定のスイッチング周期で主スイッチング素子および転流素子を、デッドタイムを設けて相補的にオン、オフするように制御するスイッチング制御回路と、出力チョークコイルの極性を検出して出力する極性検出回路と、極性検出回路により出力チョークコイルの他端にプラス極性の電圧が発生している期間を検出しているときには、制御回路が出力する主スイッチング素子のオン信号を保留してオフを継続するように制御する主スイッチング素子オン保留制御回路と、を設けるようにしたため、最大出力電流値以上の電流を流そうとした場合でも、転流素子の寄生ダイオードに電流が流れていない状態で、主スイッチング素子がオンすることになるため、サージ電圧を発生させることがない。

また、サージ電圧の発生が無いことから、主スイッチング素子及び転流素子として使用するＭＯＳ−ＦＥＴなどの半導体素子に低耐圧で導通抵抗の低い素子を用いることができ、低ノイズで高効率のスイッチング電源装置を実現することができる。

また、スイッチング制御回路は、スイッチング制御の１周期内に主スイッチング素子のオフ期間を設けて最大出力電流を制限する電流制限回路を設けるようにしたため、出力チョークコイルの電流ピーク値が、主スイッチング素子のオン時間で制限されてスイッチングの１周期以上にはならず、過大な電流が流れることを抑制する機能である過電流保護機能を併せ持つことになる。

（回生動作による効果）
本発明は、入力電源の一端に主スイッチング素子の一端が接続され、主スイッチング素子の他端に転流素子の一端と出力チョークコイルの一端が接続され、出力チョークコイルの他端に出力コンデンサの一端が接続され、出力コンデンサの他端と転流素子の他端と入力電源の他端が接続される構成を持つ同期整流降圧チョッパー回路を用いたスイッチング電源装置に於いて、出力チョークコイルのインダクタンスは、出力電流が定格値以下のときにスイッチングの１周期内において、出力チョークコイルを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、所定のスイッチング周期で主スイッチング素子および転流素子を、デッドタイムを設けて相補的にオン、オフすると共に、スイッチングの１周期内に転流素子のオフ期間を設けるように制御するスイッチング制御回路と、出力チョークコイルの極性を検出して出力する極性検出回路と、極性検出回路により出力チョークコイルの一端にプラス極性の電圧が発生している期間を検出しているときには、スイッチング制御回路が出力する転流素子のオン信号を保留してオフを継続するように制御する転流素子オン保留制御回路と、を設けるようにしたため、出力側から入力側に電力を回生する機能を備えた、低ノイズで高効率なスイッチング電源装置を実現可能とする。

この回生動作は、スイッチング電源装置が出力している出力電圧設定値よりも高い電圧をスイッチング電源装置の出力側に印加されている場合や、出力側に大容量のコンデンサを取り付けた状態で、出力電圧設定値を急に下げる場合等に発生する。

また、本発明のスイッチング電源装置は、回生動作を利用して、双方向スイッチング電源装置を作ることを可能とする。

また、本発明のスイッチング電源装置では、回生動作中においても、回生電流となる出力チョークコイルの電流がゼロを跨いで変化する状態であれば、主スイッチング素子および転流素子の寄生ダイオードにリカバリー電流が流れることが無いため、サージ電圧が発生しない。また、主スイッチング素子および転流素子の寄生容量の引き抜きが行われるため、ソフトスイッチング動作が実現できる。これにより、高効率、低ノイズの双方向スイッチング電源装置を実現可能とする。

また、大きな回生電流が流れた場合でも、主スイッチング素子の寄生ダイオードに電流が流れている最中に転流素子がオンすることがなくなるため、サージ電圧を発生させることがない。また、サージ電圧の発生がないため、主スイッチング素子や転流素子に低耐圧で導通抵抗の低いＭＯＳ―ＦＥＴ等の半導体素子を用いることができ、低ノイズで高効率で回生機能を持ったスイッチング電源装置を実現可能とする。

また、出力チョークコイルの回生電流のピーク値は、スイッチングの１周期以上にはならないように転流素子のオン時間で制限されるため、過大な回生電流が流れることを抑制する機能である回生過電流保護機能を併せ持つことになる。

（交流入力電圧を直流出力電圧に変換するスイッチング電源装置の効果）
本発明は、同期整流降圧チョッパー回路の入力段に、入力した交流電圧を直流電圧に変換して出力する力率改善機能を備えた昇圧コンバータ回路を直列に接続し、同期整流降圧チョッパー回路の出力段に、絶縁と電圧変換を行う非安定コンバータ回路を直列に接続するようにしたため、交流入力電圧を直流出力電圧に変換して負荷に供給するスイッチング電源装置として、さらに高効率で低ノイズとなるスイッチング電源装置を実現可能とする。

同期整流降圧チョッパー回路を用いたスイッチング電源装置の実施形態を示した回路ブロック図 図１について出力電流が零の場合の動作波形を示した説明図 図１について出力電流が大きい場合の動作波形を示した説明図 図１についてスイッチングの１周期の回路動作を期間Ａ〜Ｆに分けて示した説明図 過大出力電流に対するサージ電圧防止機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図 過大出力電流に対するサージ電圧防止機能がない場合の動作波形を示した説明図 図６の出力電流が定格電流を超えた期間Ｇ及び期間Ｈの回路動作を示した説明図 過大出力電流に対するサージ電圧防止機能を設けた図６の実施形態の動作波形を示した説明図 過大出力電流に対するサージ電圧防止機能と過電流保護機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図 過大回生電流に対するサージ電圧防止機能がない場合の回生電流が定格電流以下の場合と定格電流を超えた場合の動作波形を示した説明図 図１０の回生電流が定格電流を超えた期間Ｉ及び期間Ｊの回路動作を示した説明図 過大回生電流に対するサージ電圧防止機能と回生過電流保護機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図 図１２の実施形態の動作波形を示した説明図 本発明による同期整流降圧コンバータを用いた多段コンバータ構成のスイッチング電源装置の実施形態を示した回路ブロック図 転流素子にダイオードを用いた従来の降圧チョッパー回路を示した回路ブロック図 図１５の動作波形を示した説明図 出力チョークコイルのコアにおけるＢ−Ｈ曲線を示したグラフ図 従来の同期整流降圧チョッパー回路を示した回路ブロック図 図１８の動作波形を示した説明図

［スイッチング電源装置の構成］
図１は同期整流方式の降圧チョッパー回路を用いたスイッチング電源装置の実施形態を示した回路ブロック図である。

図１に示すように、本実施形態のスイッチング電源装置は、入力電源１２の入力電圧を同期整流降圧チョッパー回路１０により所望の出力電圧に変換し、電子機器等の負荷２２に供給するものであり、特に、入出力電圧の高い同期整流降圧チョッパー回路１０において、少ない部品点数でソフトスイッチング動作を実現し、高効率、低ノイズ、低コストといった課題を解決する。

（同期整流降圧チョッパー回路）
図１に示すように、同期整流降圧チョッパー回路１０は、ＭＯＳ−ＦＥＴを用いた主スイッチング素子１４、ＭＯＳ−ＦＥＴを用いた同期整流を行う転流素子１６、出力チョークコイル１８、出力コンデンサ２０及びスイッチング制御回路２４を備える。

同期整流降圧チョッパー回路１０のパワー回路部は、入力電源１２のプラス側の一端に主スイッチング素子１４のドレイン端子Ｄが接続され、主スイッチング素子１４の他端となるソース端子Ｓに転流素子１６のドレイン端子Ｄと出力チョークコイル１８の一端が接続されている。出力チョークコイル１８の他端には出力コンデンサ２０の一端が接続され、出力コンデンサ２０の他端と転流素子１６のソース端子Ｓと入力電源１２のマイナス側の他端が接続される。

出力チョークコイル１８のインダクタンスＬは、出力電流Ｉｏが所定の定格電流ＩｏＭＡＸ以下ときに、スイッチングの１周期内において、出力チョークコイル１８を流れるチョークコイル電流ＩＬが正方向と負方向の双方に流れるような所定の値に設定されている。この詳細は後の説明で明らかにする。

また、主スイッチング素子１４及び転流素子１６は、ＭＯＳ−ＦＥＴの半導体素子構造に起因して、それぞれのソース・ドレイン間と並列に、寄生ダイオード６０，６４と寄生容量６２，６６を発生している。

スイッチング制御回路２４は、所定のスイッチング周期で主スイッチング素子１４および転流素子１６を、デッドタイムを設けて相補的にオン、オフするように制御する。

（スイッチング制御回路）
スイッチング制御回路２４は、スイッチング周波数発生回路２６、三角波発生回路２８、ＰＷＭ回路（パルス幅変調回路）３２、フィードバック回路３０、第１デッドタイム発生回路３４、第２デッドタイム発生回路３６で構成されている。

スイッチング周波数発生回路２６は発振回路２５を備え、所定のスイッチング周波数ｆｓｗのクロック信号Ｅ１を出力する。

三角角波発生回路２８は、ＭＯＳ−ＦＥＴを用いたスイッチング素子４０、抵抗４２とコンデンサ４４を直列接続した充放電回路を備え、発振回路２５のパルス信号Ｅ１のＬレベルへの立下りでスイッチング素子４０をオフし、抵抗４２を介してコンデンサ４４を充電して直線的に増加する信号電圧を生成し、続いて発振回路２５のパルス信号Ｅ１のＨレベルへの立上りでスイッチング素子４０をオンしてコンデンサ４４を放電リセットし、これにより発振回路２５の発振周期で繰り返す三角波信号Ｅ２を生成する。

ＰＷＭ回路３２はフィードバック回路３０から出力電圧Ｖｏに応じて変化するフィードバック信号Ｅ３と三角波発生回路２８からの三角波信号Ｅ２を入力し、フィードバック信号Ｅ３の信号レベルに応じたオンデューティをもつＰＷＭ信号Ｅ４を出力し、主スイッチング素子１４のオン、オフを制御する。

ＰＷＭ回路３２からのＰＷＭ信号Ｅ４は第１デッドタイム発生回路３４を介して転流制御用インバータ３８に入力され、転流制御用インバータ３８で反転された転流制御信号Ｅ７により、主スイッチング素子１４のオンオフ制御に対し相補的に転流素子１６をオンオフ制御させる。

第１デッドタイム発生回路３４は、抵抗５０とコンデンサ５２を直列接続した遅延回路であり、ＰＷＭ信号Ｅ４を一定時間遅延させた遅延信号Ｅ６を転流制御用インバータ３８に出力し、遅延信号Ｅ６が転流制御用インバータ３８のスレッショルドレベル以下となった遅延後にＨレベルとなる転流制御信号Ｅ７を出力することで、主スイッチング素子１４のオフと転流素子１６のオンの間に所定の第１テッドタイムを設ける。

第２デッドタイム発生回路３６は、発振回路４６とダイオード４８を備え、発振回路２５と発振回路４６の周波数を同期させており、発振回路２５のパルス信号Ｅ１が発生する直前に発振回路４６からパルス信号Ｅ５を出力することで所定の第２デッドタイムを発生させ、転流素子１６のオフと主スイッチング素子１４のオンの間に第２デッドタイムを設ける。

（スイッチング電源装置の動作）
図２は図１について出力電流が零の場合の動作波形を示した説明図、図３は図１について出力電流が大きい場合の動作波形を示した説明図である。

ここで、図２及び図３は、その（ａ）〜（ｊ）に、発振回路２５のパルス信号Ｅ１、発振回路４６のパルス信号Ｅ５、ＰＷＭ制御回路３２の入力する三角波信号Ｅ２とフィードバック信号Ｅ３、ＰＷＭ回路３２から出力するＰＷＭ信号Ｅ４、第１デッドタイム発生回路３４の遅延信号Ｅ６、主スイッチング素子１４のゲート・ソース間電圧ＶＧＳ１、転流素子１６のゲート・ソース間電圧ＶＧＳ２、主スイッチング素子１４のドレイン・ソース間電圧ＶＤＳ１、転流素子１６のドレイン・ソース間電圧ＶＤＳ２及び出力チョークコイル１８のチョークコイル電流ＩＬを示している。また、図４は図１についてスイッチングの時刻ｔ１〜ｔ２となる１周期の回路動作をＡ〜Ｆの６期間に分けて示している。

図１に示した本実施形態のスイッチング電源装置は、出力電流Ｉｏが零から所定の定格電流ＩｏＭＡＸの範囲において、主スイッチング素子１４のオンデューティが出力電圧Ｖｏと入力電圧Ｖｉｎの比（Ｖｏ／Ｖｉｎ）となるように動作する。また、出力電流Ｉｏの平均値は、出力チョークコイル１８を流れるチョークコイル電流ＩＬの平均値となる。

（期間Ａの動作）
出力電流Ｉｏが零から定格電流ＩｏＭＡＸの範囲では、図２の期間Ａに示すように、図２（ｆ）のＶＧＳ１がＨレベルにあることで主スイッチング素子１４がオンしており、また図２（ｇ）のＶＧＳ２がＬレベルにあることで転流素子１６がオフしており、図２（Ｊ）のチョークコイル電流ＩＬがプラス方向を向いて増加している。

このとき図４（期間Ａ）に矢印で示すように、入力電源１２のプラス側から主スイッチング素子１４、出力チョークコイル１８、出力コンデンサ２０及び入力電源１２のマイナス側となる経路で電流が流れ、出力チョークコイル１８に磁気的エネルギーが蓄積される。

期間Ａの間に図２（ｃ）に示す三角波信号Ｅ２がフィードバック信号Ｅ３のレベルに交差すると、図２（ｄ）のＰＭＷ信号Ｅ４がＨレベルからＬレベルに立下り、図２（ｆ）のＶＧＳ１がＨレベルからＬレベルとなり、期間Ａの最後に示すように、主スイッチング素子１４がオフする。

（期間Ｂの動作）
主スイッチング素子１４がオフした後、主スイッチング素子１４および転流素子１６の両方がオフする第１デッドタイムとなる期間Ｂを持つ。このとき出力チョークコイル１８はチョークコイル電流ＩＬを流し続けようと動作するため、出力チョークコイル１８のドットで示す側がプラス極性となり、反対側がマイナス極性となる。従って、図４（期間Ｂ）に矢印で示すように、出力チョークコイル１８のドットで示すプラス側から出力コンデンサ２０、転流素子１６の寄生容量６６及び出力チョークコイル１８のマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れる。このため、第１デットタイムの期間Ｂで転流素子１６の寄生容量６６に蓄えられた電荷が引き抜かれる。

（期間Ｃの動作）
期間Ｂの第１デットタイムが過ぎて図２（ｇ）のＶＧＳ２がＬレベルからＨレベルに立ち上がって転流素子１６がオンするタイミングでは、転流素子１６の寄生容量６６の電荷が期間Ｂで引き抜かれているため、期間Ｃの最初で転流素子１６はソフトスイッチング動作によりオンすることができる。

即ち、寄生容量６６は放電状態にあることから、転流素子１６のドレイン・ソース間電圧ＶＤＳ２は零ボルトとなっており、この状態で転流素子１６がオンするソフトスイッチング動作を行うことができる。

転流素子１６がオンすると、図４（期間Ｃ）に示すように、出力チョークコイル１８のドットで示すプラス側から出力コンデンサ２０、転流素子１６及び出力チョークコイル１８のマイナス側となる経路で、出力チョークコイル１８のエネルギー放出によるチョークコイル電流ＩＬが流れ、図２（ｊ）に示すように、チョークコイル電流ＩＬは直線的に減少する。

（期間Ｄの動作）
期間Ｃにおいて、主スイッチング素子１４がオフし、転流素子１６がオンしている状態で、出力チョークコイル１８の電流が低下して零を過ぎると、電流方向がマイナス方向となる期間Ｄに入る。

このときには、図４（期間Ｄ）に示すように、出力コンデンサ２０のプラス側から出力チョークコイル１８、転流素子１６及び出力コンデンサ２０のマイナス側となる経路で出力チョークコイル１８に磁気的エネルギーを蓄えるように電流が流れ、図２（ｊ）に示すように、チョークコイル電流ＩＬはマイナス方向に直線的に増加する。

期間Ｄの最後に近づくと、図２（ｂ）に示す発振回路４６のパルス信号Ｅ５により図２（ｇ）のＶＧＳ２がＨレベルからＬレベルとなり、期間Ｄの最後に示すように、転流素子１６がオフする。

（期間Ｅの動作）
転流素子１６がオフした後、主スイッチング素子１４および転流素子１６の両方がオフする第２デッドタイムとなる期間Ｅを持つ。このとき出力チョークコイル１８はチョークコイル電流ＩＬを流し続けようと動作するため、出力チョークコイル１８のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。

従って、図４（期間Ｅ）に矢印で示すように、出力チョークコイル１８のプラス側から主スイッチング素子１４の寄生容量６２、入力電源１２、出力コンデンサ２０及び出力チョークコイル１８のドットで示したマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れる。このため、第２デットタイムの期間Ｅで主スイッチング素子１４の寄生容量６２に蓄えられた電荷が回収される。

（期間Ｆの動作）
期間Ｅの第２デットタイムが過ぎて図２（ｆ）のＶＧＳ１がＬレベルからＨレベルに立ち上がって主スイッチング素子１４がオンするタイミングでは、主スイッチング素子１４の寄生容量６２の電荷が期間Ｅで回収されているため、期間Ｆの最初で主スイッチング素子１４はソフトスイッチング動作によりオンすることができる。

即ち、寄生容量６２は放電状態にあることから、主スイッチング素子１４のドレイン・ソース間電圧ＶＤＳ１は零ボルトとなっており、この状態で主スイッチング素子１４をオンするソフトスイッチング動作を行うことができる。

主スイッチング素子１４がオンすると、図４（期間Ｆ）に示すように、出力チョークコイル１８のプラス側から主スイッチング素子１４、入力電源１２、出力コンデンサ２０及び出力チョークコイル１８のドットで示したマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れ、図２（ｊ）の期間Ｆに示すように、チョークコイル電流ＩＬはマイナス方向から零に向かって直線的に変化する。

なお、期間Ａ〜Ｆの動作は図２の出力電流が零の場合の動作波形を例にとっているが、図３の出力電流が大きい場合の動作波形についても、チョークコイル電流ＩＬの平均値がプラスになっている以外は、同様の動作となる。

（出力チョークコイルのインダクタンス）
図２乃至図４に示した期間Ａ〜Ｆの動作を実現するために、出力チョークコイル１８のインダクタンスＬは、式（５．１）を満たすように設定される。

但し、
Ｌ：出力チョークコイルのインダクタンス
Ｖｉｎ：入力電圧
Ｖｏ：出力電圧
ＩｏＭＡＸ：スイッチング電源装置の定格出力電流
fsw：スイッチング周波数
式（５．１）は、次の式（５．２）〜式（５．６）により導出される。

主スイッチング素子１４がオンする時に、出力チョークコイル１８の電流ＩＬは、必ずマイナス方向を向いていなければならないことから、出力チョークコイル１８の電流振幅（電流変化量）ΔＩＬは必ず、電流零を跨ぐ設計としなければならない。ここから、出力チョークコイル１８の電流変化量ΔＩＬの最小値は、定格電流ＩｏＭＡＸの２倍となる。

これは電流振幅ΔＩＬの平均値が出力電流Ｉｏであり、電流振幅ΔＩＬが定格電流ＩｏＭＡＸの2倍より大きい値とならないと、電流が零まで戻ってこないからである。したがって次の式（５．２）の関係が必要となる。

また、出力チョークコイル１８の電流振幅ΔＩＬ は、出力チョークコイル１８に印加される電圧ＶＬ、印加時間Ｔｏｎ、インダクタンスＬにより次の（５．３）式で表される。

また、出力チョークコイルに印加される電圧ＶＬは、入力電圧Ｖｉｎと出力電圧Ｖｏの差分であり、次の式（５．４）となる。

(５．４)
また、出力チョークコイルにＶＬが印加されている時間Ｔｏｎは、主スイッチング素子１４のオン時間であり、スイッチング周波数とデューティから求められ、次の式（５．５）となる。

更に、主スイッチング素子１４のデューティｄｕｔｙは、入力電圧Ｖｉｎと出力電圧Ｖｏから次の式（５．６）として求められる。

このため式（５．６）のデューティｄｕｔｙを式（５．５）に代入してオン時間Ｔｏｎを求め、これを式（５．３）に代入し、また式（５．４）から求めた印加電圧ＶＬを式（５．３）に代入して電流振幅ΔＩＬを求め、これを式（５．２）に代入して整理することで、式（５．１）を満たすインダクタンスＬを求めることができる。

（図１のスイッチング電源装置の有用性）
図１に示したスイッチング電源装置は、出力電流Ｉｏが零から所定の定格電流ＩｏＭＡｘの範囲では、出力チョークコイル１８の電流がマイナス方向を向いている状態で転流素子１６をオフさせることで主スイッチング素子１４の寄生容量の引く抜くことができるように出力チョークコイル１８のインダクタンスＬが設定されている。

また、主スイッチング素子１４がオンする直前のタイミングでは、転流素子１６の寄生ダイオードに電流が流れていないため、転流素子１６の寄生ダイオードにリカバリー電流が流れることがない。

この動作を実現するために、通常の降圧チョッパー回路では用いられないような大きな電流振幅ΔＩＬで出力チョークコイル１８を動作させることになるため、コアロスの増加による損失の増大や実効電流の増加による電流通過経路の抵抗成分による損失の増大が発生する。

しかしながら、図１の実施形態に示すスイッチング電源装置は、同期整流、リカバリー動作の抑制、ソフトスイッチング動作が実現できるため、スイッチング電源装置全体としての見た場合の損失が低減できる。

また、サージ電圧が発生しないため、通常の同期整流やダイオード整流を用いた降圧チョッパー回路よりも耐圧の低いＭＯＳ−ＦＥＴ等の半導体素子（オン抵抗の小さい半導体素子）が使用可能となり、高効率化に寄与し、さらに、スイッチングノイズも低減できる。このような有用性は、リカバリー特性の良くない高耐圧の半導体素子を用いなければならないような高い入力電圧で用いられる降圧チョッパー回路で顕著となる。

また、本実施形態のスイッチング電源装置の出力チョークコイル１８の電流と似たような電流が流れるスイッチング電源装置として、自励式のスイッチング電源装置がある。しかしながら、自励式のスイッチング電源装置は、出力チョークコイルの電流が零とプラスの間で電流を振幅させる臨界状態となるように制御されるため、入力電圧、出力電圧、出力電流の変化に対して、スイッチング周波数を可変させる必要があり、例えば、計測機器等に用いる場合は、計測誤差を引き起こす原因となる。

これに対し、本実施形態のスイッチング電源装置は、スイッチング周波数が他励式（固定周波数）で制御されているため、本実施形態のスイッチング電源装置を計測機器等に用いても、計測誤差等の悪影響を及ぼすことがない。

［過大出力電流に対しサージ電圧を防止する実施形態］
（スイッチング電源装置の構成）
図５は過大出力電流に対するサージ電圧防止機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図である。

図５に示すように、本実施形態のスイッチング電源装置は、入力電源１２の入力電圧を同期整流降圧チョッパー回路１０により所望の出力電圧に変換して負荷２２に供給する。

同期整流降圧チョッパー回路１０は、ＭＯＳ−ＦＥＴを用いた主スイッチング素子１４、ＭＯＳ−ＦＥＴを用いた同期整流を行う転流素子１６、出力チョークコイル１８、出力コンデンサ２０及びスイッチング制御回路２４を備える。なお、主スイッチング素子１４及び転流素子１６のソース・ドレイン間と並列に発生する寄生ダイオードと寄生容量は省略している。

スイッチング制御回路２４は、スイッチング周波数発生回路２６、三角波発生回路２８、ＰＷＭ回路３２、フィードバック回路３０、第１デッドタイム発生回路３４、第２デッドタイム発生回路３６で構成されている。

これらの構成は図１の実施形態と同じであるが、本実施形態にあっては、極性検出回路７０と主スイッチング素子オン保留制御回路７４が付加される。

極性検出回路７０は、出力チョークコイル１８に結合した極性検出コイル７２を備え、出力チョークコイル１８に発生している電圧の極性を検出して極性検出信号Ｅ８を出力する。即ち、極性検出回路７０は、出力チョークコイル１８のドットで示す側にプラスの電圧が発生している場合にＬレベルとなる極性検出信号Ｅ８を出力し、また、出力チョークコイル１８のドットで示す側の反対側にプラスの電圧が発生している場合にＨレベルとなる極性検出信号Ｅ８を出力する。

主スイッチング素子オン保留制御回路７４は、極性検出回路７０により出力チョークコイル１８にドットで示す側にプラスの電圧が発生してＬレベルとなる極性検出信号Ｅ８を出力しているときに、スイッチング制御回路２４が出力するＨレベルとなるＰＷＭ信号Ｅ４をＬレベルに固定し、主スイッチング素子１４のオンを保留してオフを継続するように制御する。

（サージ電圧防止機能がない場合の動作）
図５の実施形態のように、極性検出回路７０と主スイッチング素子オン保留制御回路７４を付加していない場合に、出力電流Ｉｏが定格出力電流ＩｏＭＡＸ以上に流れた場合の動作について、図６及び図７に基づいて説明する。

図６は過大出力電流に対するサージ電圧防止機能がない場合の動作波形を示した説明図であり、図２（ａ）〜（ｊ）と同様に、図６（ａ）〜（ｊ）に分けて示している。

（期間Ａの動作）
図６（ｃ）に示すように、負荷２２が大電流を要求して出力電流Ｉｏが定格出力電流ＩｏＭＡＸ以上に流れたことに対しフィードバック信号Ｅ３の信号電圧が上昇し、三角波信号Ｅ２がフィードバック信号Ｅ３に交差するまでの期間が長くなるため、図６（ｄ）のＰＭＷ信号がＨレベルからＬレベルに立下るまでの期間が長くなる。

このように負荷２２に大電流が流れると、主スイッチング素子１４のオンデューティが増加し、図６（ｊ）の期間Ａに示すように、チョークコイル電流ＩＬが上昇する。

（期間Ｂの動作）
主スイッチング素子１４がオフした後、主スイッチング素子１４および転流素子１６の両方がオフする第１デッドタイムとなる期間Ｂを持つことで、転流素子１６の寄生容量６６に蓄えられた電荷が引き抜かれる。

（期間Ｃの動作）
期間Ｂの第１デットタイムが過ぎて図６（ｇ）のＶＧＳ２がＬレベルからＨレベルに立ち上がって転流素子１６がオンするタイミングでは、転流素子１６の寄生容量６６の電荷が期間Ｂで引き抜かれているため、転流素子１６はソフトスイッチング動作によりオンすることができる。転流素子１６がオンしている期間Ｃでは、出力チョークコイル１８がエネルギーを放出し、チョークコイル電流ＩＬが低下する。

この場合、主スイッチング素子１４がオフし、転流素子１６がオンしている状態で、チョークコイル電流ＩＬが低下してくるが、出力電流Ｉｏが定格電流ＩｏＭＡＸよりも大きくなっている状態であるので、チョークコイル電流ＩＬは零以下まで低下してこない。

この状態で期間Ｃの最後に近づくと、図６（ｂ）に示す発振回路４６のパルス信号Ｅ５により図６（ｇ）のＶＧＳ２がＨレベルからＬレベルとなり、期間Ｃの最後に示すように、転流素子１６がオフする。

（期間Ｇの動作）
転流素子１６がオフした後、主スイッチング素子１４および転流素子１６の両方がオフする第２デッドタイムとなる期間Ｇを持つ。このとき出力電流Ｉｏが定格電流ＩｏＭＡＸよりも大きくなっている状態であるので、チョークコイル電流ＩＬは零以下まで低下しない。

このため図７（期間Ｇ）に矢印で示すように、出力チョークコイル１８のドットで示すプラス側から出力コンデンサ２０、転流素子１６の寄生ダイオード６４及び出力チョークコイル１８のマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れることになる。

（期間Ｈの動作）
期間Ｇの第２デットタイムが過ぎて図６（ｆ）のＶＧＳ１がＬレベルからＨレベルに立ち上がって主スイッチング素子１４がオンする。しかし、主スイッチング素子１４がオンした直後、転流素子１６の寄生ダイオード６４のリカバリー動作により、図７（期間Ｈ）に矢印で示すように、入力電源１２のプラス側、主スイッチング素子１４、転流素子１６の寄生ダイオード６４及び入力電源１２のマイナス側となる経路で大きな貫通電流が流れ、配線による寄生インダクタンスにエネルギーが蓄えられ、この寄生インダクタンスに蓄えられたエネルギーが転流素子１６に図６（ｉ）のＶＳＤ２に示すようにサージ電圧Ｖｓを発生させる。

このように図５で極性検出回路７０と主スイッチング素子オン保留制御回路７４を付加していない場合には、負荷が大電流を要求した場合、出力チョークコイル１８の電流が直流重畳してしまう現象が発生し、転流素子１６にサージ電圧が発生してしまうことになる。

（サージ電圧防止機能がある場合の動作）
図５の実施形態のように、極性検出回路７０と主スイッチング素子オン保留制御回路７４を付加した場合に、出力電流Ｉｏが定格出力電流ＩｏＭＡＸ以上に流れた場合の動作について、図８に基づいて説明する。

図８は過大出力電流に対するサージ電圧防止機能を設けた場合の動作波形を示した説明図であり、図８（ａ）〜（ｋ）に分けて示しており、図６に対し、図８（ｆ）に極性検出信号Ｅ８が追加されている。

（期間Ａの動作）
図８（ｃ）に示すように、負荷２２が大電流を要求して出力電流Ｉｏが定格出力電流ＩｏＭＡＸ以上に流れたことに対しフィードバック信号Ｅ３の信号電圧が上昇し、三角波信号Ｅ２がフィードバック信号Ｅ３に交差するまでの期間が長くなるため、図８（ｄ）のＰＭＷ信号がＨレベルからＬレベルに立下るまでの期間が長くなる。

このように負荷２２に大電流が流れると、主スイッチング素子１４のオンデューティが増加し、図８（ｋ）の期間Ａに示すように、チョークコイル電流ＩＬが上昇する。

このとき、極性検出回路７０から出力される極性検出信号Ｅ８はＨレベルであるので、主スイッチング素子オン保留回路７４は、主スイッチング素子１４のオンを保留することは無く、ＰＷＭ回路３２からのＰＷＭ信号Ｅ４に同期して、主スイッチング素子１４をオンオフさせる。

（期間Ｂの動作）
主スイッチング素子１４がオフした後、主スイッチング素子１４および転流素子１６の両方がオフする第１デッドタイムとなる期間Ｂを持つことで、転流素子１６の寄生容量６６に蓄えられた電荷が引き抜かれる。

（期間Ｃの動作）
期間Ｂの第１デットタイムが過ぎて図８（ｈ）のＶＧＳ２がＬレベルからＨレベルに立ち上がって転流素子１６がオンするタイミングでは、転流素子１６の寄生容量の電荷が期間Ｂで引き抜かれているため、転流素子１６はソフトスイッチング動作によりオンすることができる。転流素子１６がオンしている期間Ｃでは、出力チョークコイル１８がエネルギーを放出し、チョークコイル電流ＩＬが低下する。

この状態で、図８（ｂ）に示す発振回路４６のパルス信号Ｅ５により図８（ｈ）のＶＧＳ２がＨレベルからＬレベルとなり、期間Ｃの最後に示すように、転流素子１６がオフする。

（期間Ｃ１の動作）
転流素子１６がオフした後、主スイッチング素子１４および転流素子１６の両方がオフする第２デッドタイムとなる期間Ｃ１を持つ。期間Ｃ１では、図７（期間Ｇ）と同様に、出力チョークコイル１８のドットで示すプラス側から出力コンデンサ２０、転流素子１６の寄生ダイオード６４及び出力チョークコイル１８のマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れ、チョークコイル電流ＩＬは低下し続ける。

（期間Ｃ２の動作）
期間Ｃ２では、図８（ｄ）のＰＷＭ信号Ｅ４がＨレベルとなって主スイッチング素子１４をオンさせようとするが、このときは、出力チョークコイル１８はエネルギーを放出している状態であるため、極性検出回路７０からの極性検出信号Ｅ８はＬレベルの状態を維持している。

このように極性検出信号Ｅ８がＬレベルの状態であるとき、ＰＷＭ信号Ｅ４が主スイッチング素子１４をオンするためにＨレベルとなっても、主スイッチング素子オン保留制御回路７４のアンド回路７６がＬレベルの極性検出信号Ｅ８により禁止状態となってＬレベル出力に固定されており、主スイッチング素子オン信号保留制御回路７４は主スイッチング素子１４のオンを保留してオフを継続させる。

従って、期間Ｃ１と同様に、転流素子１６の寄生ダイオードに電流が流れることで、出力チョークコイル１８が出力コンデンサ２０及び負荷２２に向かってエネルギーを放出し続け、チョークコイル電流ＩＬが低下し続ける。

出力チョークコイル１８がエネルギー放出を終えると、極性検出回路７０からの極性検出信号がＨレベルとなり、主スイッチング素子保留制御回路７４に設けたアンド回路７６の禁止状態が解除され、このときＰＷＭ信号Ｅ４はＨレベルにあることから、主スイッチング素子１４がオンする。

また、期間Ｃ２の最後では、チョークコイル電流ＩＬが零になった後に主スイッチング素子１４がオンする。従って、転流素子１６の寄生ダイオードに流れる電流がゼロになった後に主スイッチング素子１４がオンすることになる。このため転流素子１６の寄生ダイオードにはリカバリー動作が発生しないため、図７（Ｈ）に示したような貫通電流が流れず、転流素子１６にサージ電圧が発生することがない。

（図５のスイッチング電源装置の有用性）
図５に示したスイッチング電源装置は、極性検出回路７０と主スイッチング素子オン保留制御回路７４の機能により、定格電流ＩｏＭＡＸとなる最大出力電流値以上の出力電流Ｉｏを流そうとした場合でも、転流素子１６の寄生ダイオードに電流が流れている最中に主スイッチング素子１４がオンすることがなくなるため、転流素子１６にサージ電圧を発生させることがなく、転流素子１６として使用するＭＯＳ−ＦＥＴ等の半導体素子に低耐圧で導通抵抗の低い素子を用いることができ、低ノイズで高効率のスイッチング電源装置を実現することができる。

［過電流保護機能を備えたスイッチング電源装置］
図９は過大出力電流に対するサージ電圧防止機能及び過電流保護機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図である。

図９に示すように、本実施形態のスイッチング電源装置は、図５に示したスイッチング電源装置に、出力電流制限回路として機能する最大デューティ制限回路７８が付加される。

最大デューティ制限回路７８は、インバータ８０とアンド回路８２を備え、インバータ８０により発振回路２５からのパルス信号Ｅ１を反転してアンド回路８２の一方に入力し、アンド回路８２の他方にはＰＷＭ回路３２からのＰＷＭ信号Ｅ４を入力し、スイッチングの１周期内に、主スイッチング素子１４が必ずオフする期間を設けるように制御する。

即ち、最大デューティ制限回路７８は、発振回路２５からのパルス信号Ｅ１がＬレベルからＨレベルに立ち上がったときに、主スイッチング素子１４をオフするように制御し、これにより過大な出力電流が流れることを抑制する。

更に具体的に説明すると、図８の動作波形にあっては、フィードバック信号Ｅ３が三角波信号Ｅ２と交差している状態について説明したが、出力電流Ｉｏの増加に伴いフィードバック信号Ｅ３が更に上昇すると、三角波信号Ｅ２と交差できない状態になり、主スイッチング素子１４がオフできなくなってしまい、出力電流Ｉｏの上昇が継続して過電流となってしまう。

そこで、図９に示すように、最大デューティ制限回路７８を設けることで、主スイッチング素子１４のオン期間の上限を決定することが可能となり、また、出力電流の電流上昇が主スイッチング素子１４の最大デューティで制限されることになるため、スイッチング電源装置に過大な電流が流れることを抑制することができる。

［回生機能を備えたスイッチング電源装置］
図１に示したスイッチング電源装置は、出力側から入力側に電力を回生する機能を有する。回生動作は、スイッチング電源装置が出力している出力電圧設定値よりも高い電圧を出力側に印加されている場合や、出力側に大容量のコンデンサを取り付けた状態で、出力電圧設定値を急に下げる場合等に発生する。また、図１に示したスイッチング電源装置は、回生現象を利用して、双方向スイッチング電源装置を実現することが可能である。

（スイッチング電源装置の回生動作）
図１のスイッチング電源装置について、回生機能を実現するソフトスイッチング動作を説明する。

図１０は回生電流が定格電流以下の場合とその後に定格電流を超えた場合の動作波形を示した説明図であり、図２（ａ）〜（ｊ）と同様に、図１０（ａ）〜（ｊ）に分けて示している。

まず、回生電流が定格電流ＩｏＭＡＸ以下の場合の動作を図１０の期間Ａ〜Ｅに分けて説明する。

スイッチング電源装置の出力に外部電圧が印加されると、回生電流が流れる。スイッチング電源装置は、出力電圧Ｖｏが自身の設定値になるように電流を回生する。即ち、スイッチング電源装置の出力端子に印加される外部電圧は、回生電流が流れることで電圧降下が発生し、スイッチング電源装置の出力端子に印加される電圧Ｖｏが設定値になる。回生電流が流れている状態では、出力チョークコイル１８のチョークコイル電流ＩＬの平均値がマイナスになる。

回生電流の大小によらず、スイッチング制御回路２４により主スイッチング素子１４のオンデューティを出力電圧Ｖｏと入力電圧Ｖｉｎの比（Ｖｏ/Ｖｉｎ）となるように制御される。また、他励式（固定周波数方式）で制御されているため、主スイッチング素子１４のオンタイミングが発振回路２５を備えたスイッチング周波数発生回路２６で生成される。

（期間Ａの動作）
ＰＷＭ信号Ｅ４がＨレベルにあることで主スイッチング素子１４がオンし、一方、転流素子１６がオフしており、回生電流の大小によらず、出力チョークコイル１８の電流がプラス方向を向いている。この状態で、図１０（ｃ）に示す三角波信号Ｅ２がフィードバック信号Ｅ３に交差すると、図１０（ｄ）のＰＭＷ信号がＨレベルからＬレベルに立下り、図１０（ｆ）のＶＧＳ１がＨレベルからＬレベルとなることで、期間Ａの最後に示すように、主スイッチング素子１４がオフする。

（期間Ｂの動作）
主スイッチング素子１４がオフした後、主スイッチング素子１４および転流素子１６の両方がオフする第１デッドタイムとなる期間Ｂを持つことで、転流素子１６の寄生容量６６に蓄えられた電荷を回収する。

（期間Ｃの動作）
期間Ｂの第１デットタイムが過ぎて図１０（ｇ）のＶＧＳ２がＬレベルからＨレベルに立ち上がって転流素子１６がオンするタイミングでは、転流素子１６の寄生容量の電荷が期間Ｂで回収されているため、転流素子１６はソフトスイッチング動作によりオンすることができる。

（期間Ｄの動作）
期間Ｃにおいて、主スイッチング素子１４がオフし、転流素子１６がオンしている状態で、出力チョークコイル１８のチョークコイル電流ＩＬが低下して零を過ぎると、電流方向がマイナス方向となる期間Ｄに入る。

期間Ｄの最後に近づくと、図１０（ｂ）に示す発振回路４６のパルス信号Ｅ５により図１０（ｇ）のＶＧＳ２がＨレベルからＬレベルとなり、期間Ｄの最後に示すように、転流素子１６がオフする。

（期間Ｅの動作）
転流素子１６がオフした後、主スイッチング素子１４および転流素子１６の両方がオフする第２デッドタイムとなる期間Ｅを持つ。このとき出力チョークコイル１８はチョークコイル電流ＩＬを流し続けようと動作するため、出力チョークコイル１８のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。

従って、出力チョークコイル１８のプラス側から主スイッチング素子１４の寄生容量６２、入力電源１２、出力コンデンサ２０及び出力チョークコイル１８のドットで示したマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れる。このため、第２デットタイムの期間Ｅで主スイッチング素子１４の寄生容量６２に蓄えられた電荷が回収される。

期間Ｅの第２デットタイムが過ぎて図１０（ｆ）のＶＧＳ１がＬレベルからＨレベルに立ち上がって主スイッチング素子１４がオンするタイミングでは、主スイッチング素子１４の寄生容量６２の電荷が期間Ｅで回収されているため、主スイッチング素子１４はソフトスイッチング動作によりオンすることができる。

（回生動作の有用性）
このように本実施形態のスイッチング電源装置では、回生動作中においても、回生電流が定格電流ＩｏＭＡＸ以下であれば、即ち出力チョークコイル１８のチョークコイル電流が零を跨いで変化すれば、主スイッチング素子１４および転流素子１６の寄生ダイオードにリカバリー電流が流れることが無いため、サージ電圧が発生しない。

また、デッドタイムの設定により主スイッチング素子１４および転流素子１６の寄生容量の引き抜きが行われるため、ソフトスイッチング動作が実現できる。これにより、高効率、低ノイズ、低コストの回生機能を備えたスイッチング電源装置及び双方向スイッチング電源装置を実現することができる。

［過大回生電流に対するサージ電圧防止機能を備えたスイッチング電源装置］
（サージ電圧防止機能がない場合の動作）
図１の実施形態のスイッチング電源装置の回生時において、定格電流ＩｏＭＡＸ以上の回生電流を流そうとした場合にサージ電圧が発生する。この場合の動作を図１０及び図１１に基づいて説明する。なお、図１１は図１０の期間Ｉ，Ｊで流れる電流を示している。

（期間Ｆの動作）
図１のスイッチング電源装置の負荷側に外部電圧を印加し、回生電流を流している状態で、回生電流を増やす方向に印加電圧を上昇させたとすると、図１０（ｃ）に示すように、フィードバック信号Ｅ３の信号電圧が低下し、三角波信号Ｅ２がフィードバック信号Ｅ３に交差するまでの期間が短くなるため、これによりＰＷＭ信号Ｅ４がＨレベルからＬレベルになるまでの期間が短くなる。このように負荷側に外部電圧を印加すると主スイッチング素子１４のオンデューティを狭くするようにスイッチング制御回路２４が動作する。

（期間Ｉの動作）
主スイッチング素子１４がオフした後、主スイッチング素子１４および転流素子１６の両方がオフする第１デッドタイムとなる期間Ｉを持つ。このとき出力チョークコイル１８はチョークコイル電流ＩＬを流し続けようと動作するため、出力チョークコイル１８のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。

従って、図１１（期間Ｉ）に矢印で示すように、出力チョークコイル１８のプラス側から主スイッチング素子１４の寄生容量６２、入力電源１２、出力コンデンサ２０及び出力チョークコイル１８のドットで示したマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れる。

（期間Ｊの動作）
期間Ｉの第１デットタイムが過ぎて図１０（ｇ）のＶＧＳ２がＬレベルからＨレベルに立ち上がって転流素子１６がオンする。しかし、転流素子１６がオンした直後、期間Ｉで電流が流れていた主スイッチング素子１４の寄生ダイオード６０のリカバリー動作により、図１１の（期間Ｊ）に矢印で示すように、入力電源１２のプラス側、主スイッチング素子１４の寄生ダイオード６０、転流素子１６及び入力電源１２のマイナス側となる経路で大きな貫通電流が流れ、配線による寄生インダクタンスにエネルギーが蓄えられ、この寄生インダクタンスに蓄えられたエネルギーが転流素子１６に図１０（ｈ）のＶＳＤ１に示すようにサージ電圧Ｖｓを発生させる。

（スイッチング電源装置の構成）
図１２は過大回生電流に対するサージ電圧防止機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図である。

図１２に示すように、本実施形態のスイッチング電源装置は、スイッチング電源装置が出力している出力電圧設定値よりも高い電圧を出力側に印加されている場合や、出力側に大容量のコンデンサを取り付けた状態で、出力電圧設定値を急に下げる場合等に、同期整流降圧チョッパー回路１０の回生動作により出力側から入力側に電力を回生する機能を有する。

同期整流降圧チョッパー回路１０は、ＭＯＳ−ＦＥＴを用いた主スイッチング素子１４、ＭＯＳ−ＦＥＴを用いた同期整流を行う転流素子１６、出力チョークコイル１８、出力コンデンサ２０及びスイッチング制御回路２４を備える。なお、主スイッチング素子１４及び転流素子１６のソース・ドレイン間と並列に発生する寄生ダイオードと寄生容量は省略している。

スイッチング制御回路２４は、スイッチング周波数発生回路２６、三角波発生回路２８、ＰＷＭ回路３２、フィードバック回路３０、第１デッドタイム発生回路３４、第２デッドタイム発生回路３６で構成されている。

これらの構成は図１の実施形態と同じであるが、本実施形態にあっては、極性検出回路８４と転流素子オン保留制御回路８８が付加される。

極性検出回路８４は、出力チョークコイル１８に結合した極性検出コイル８６を備え、出力チョークコイル１８に発生している電圧の極性を検出して極性検出信号Ｅ９を出力する。即ち、極性検出回路８４は、出力チョークコイル１８にドットある方向にプラスの電圧が発生している場合にＨレベルとなる極性検出信号Ｅ９を出力し、また、ドットが無い方向にプラスの電圧が発生している場合にＬレベルとなる極性検出信号Ｅ９を出力する。これは図５の極性検出回路７０の場合と逆になる。

転流素子オン信号保留制御回路８８は、極性検出回路８４により出力チョークコイル１８にドットの無い方向にプラスの電圧が発生してＬレベルとなる極性検出信号Ｅ９を出力しているときに、スイッチング制御回路２４が出力する同期整流制御信号Ｅ７がＨレベルになっても、転流素子１４のオンを保留するように制御する。

図１３は過大回生電流に対するサージ電圧防止機能を設けた場合の動作波形を示した説明図であり、図１３（ａ）〜（ｋ）に分けて示しており、図１０に対し、図１３（ｆ）に極性検出信号Ｅ９が追加されている。

期間Ａ〜Ｅの動作は、図１０と同じになることから省略し、それ以降の期間Ｆ，Ｆ１，Ｆ２の動作を説明する。

（期間Ｆの動作）
図１２のスイッチング電源装置の負荷側に外部電圧を印加し、回生電流を流している状態で、回生電流を増やす方向に印加電圧を上昇させたとすると、図１３（ｃ）に示すように、フィードバック信号Ｅ３の信号電圧が低下し、三角波信号Ｅ２がフィードバック信号Ｅ３に交差するまでの期間が短くなるため、これによりＰＷＭ信号Ｅ４がＨレベルからＬレベルになるまでの期間が短くなる。このように負荷側に外部電圧を印加すると主スイッチング素子１４のオンデューティを狭くするようにスイッチング制御回路２４が動作する。

（期間Ｆ１の動作）
期間Ｆ１は、主スイッチング素子１４および転流素子１６の両方がオフする第１デッドタイムであり、出力チョークコイル１８はチョークコイル電流ＩＬを流し続けようと動作するため、出力チョークコイル１８のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。

従って、出力チョークコイル１８のプラス側から主スイッチング素子１４の寄生容量６２、入力電源１２、出力コンデンサ２０及び出力チョークコイル１８のドットで示したマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れ、チョークコイル電流ＩＬが上昇し続ける。

（期間Ｆ２の動作）
期間Ｆ２では、スイッチング制御回路２４の遅延回路３４からの遅延信号Ｅ６を転流制御用インバータ３６に出力することでＨレベルとなる転流制御信号Ｅ７が出力されるが、このとき、出力チョークコイル１８がエネルギーを放出している状態であるため、極性検出回路８４の極性検出信号Ｅ９はＬレベルの状態を維持している。

このためスイッチング制御信号２４がＨレベルとなる転流制御信号Ｅ７を出力しても、極性検出回路８４からのＬレベルとなる極性検出信号Ｅ９により転流素子オン保留制御回路８８のアンド回路９０は禁止状態にあり、その出力はＬレベルを維持しており、転流素子１６のオンを保留する。

従って、期間Ｆ２は期間Ｆ1と同様に、転流素子１６の寄生ダイオードに電流が流れることで、出力チョークコイル１８がエネルギーを放出し続け、チョークコイル電流ＩＬが零に向かって変化し続ける。

この状態で、出力チョークコイル１８がエネルギー放出を終えると、極性検出回路８４の極性検出信号Ｅ９がＨレベルとなり、転流素子オン保留制御回路８８のアンド回路９０の禁止状態が解除され、このときＨレベルにあるスイッチング制御回路２４からの転流制御信号Ｅ７が転流素子１６に出力され、転流素子１６がオンする。

このため期間Ｆ２の最後では、出力チョークコイル１８のチョークコイル電流ＩＬが零になった後に、即ち主スイッチング素子１４の寄生ダイオードに流れる電流が零になった後に転流素子１６がオンすることになる。これにより主スイッチング素子１４の寄生ダイオードのリカバリー動作が発生せず、図１１（期間Ｊ）に示したような貫通電流が流れず、主スイッチング素子１４にサージ電圧が発生することがない。

（回生電流の過電流保護機能）
図１２のスイッチング電源装置は、極性検出回路８４と転流素子オン保留制御回路８８による図１３の期間Ｆ２における転流素子１４のオン保留制御で、これに続く期間Ｄ１のように、転流素子１６のオン期間が長くなっても、第２デッドタイム発生回路３６に設けた発振回路４６からのパルス信号Ｅ５により転流素子１６がオフとなるように制御され、このためスイッチング電源装置に過大な回生電流が流れることを抑制する過電流防止機能を実現できる。即ち、スイッチング電源装置は、回生動作を行うスイッチングの１周期内に転流素子１６のオフ期間を設けるように制御することで、過大な回生電流が流れることを抑制する過電流防止機能を実現できる。

（図１２のスイッチング電源装置の有用性）
図１２のスイッチング電源装置は、極性検出回路８４と転流素子オン保留制御回路８８を付加したことにより、大きな回生電流が流れた場合でも、主スイッチング素子１４の寄生ダイオードに電流が流れている最中に転流素子１６がオンすることがなくなるため、主スイッチング素子１４にサージ電圧を発生させることがなく、主スイッチング素子１４に用いるＭＯＳ−ＦＥＴ等の半導体素子に低耐圧で導通抵抗の低い素子を用いることができ、低ノイズで高効率の回生機能を持ったスイッチング電源装置を実現することができる。

また、出力チョークコイル１８の回生電流のピーク値は、転流素子１６のオン時間で制限されてスイッチングの１周期以上にはならないため、過大な回生電流が流れることを抑制する機能である回生過電流保護機能を併せ持つことになる。

［交流入力のスイッチング電源装置］
（多段コンバータ構成）
図１４は本発明による同期整流降圧チョッパー回路を用いた多段コンバータ構成のスイッチング電源装置の実施形態を示した回路ブロック図である。

図１４に示すように、交流の入力電圧を直流電圧に変換するスイッチング電源装置として、図１乃至図１３の実施形態に示した同期整流降圧チョッパー回路１０の前段に力率改善用の昇圧コンバータ回路９４を設けて交流電源９２からの交流電圧をダイオードブリッジ９３で全波整流して入力し、また、同期整流降圧チョッパー回路１０の後段に絶縁と電圧変換用のＤＣ／ＤＣコンバータ回路９５を設けることによって、多段コンバータとして構成している。なお、昇圧コンバータ回路９４、同期整流降圧チョッパー回路１０及びＤＣ／ＤＣコンバータ回路９５の制御回路は省略している。

力率改善用の昇圧コンバータ回路９４は、入力チョークコイル９６、ＭＯＳ−ＦＥＴを用いたスイッチング素子９８、整流ダイオード１００及び出力コンデンサ１０２で構成され、図示しない制御回路により全波整流した電圧と電流の位相が一致して力率１を保つようにスイッチング素子９８のオンオフにより電流がスイッチング制御される。
同期整流降圧チョッパー回路１０は、図１４の交流の入力電圧を直流電圧に変換するスイッチング電源装置電圧の出力電圧を所定の設定電圧に安定化するために用いられる。

ＤＣ／ＤＣコンバータ回路９５は、電圧制御機能を持たず、入力された電圧を一定の比率で変換し出力する非安定コンバータである。本実施形態で、ＤＣ／ＤＣコンバータ回路９５は、ＭＯＳ−ＦＥＴを用いたスイッチング素子１０４，１０６，１０８，１１０で構成したブリッジ回路、絶縁トランス１１２、スイッチング素子１１４，１１６，１１８，１２０で構成したブリッジ回路及び出力コンデンサ１２２で構成し、約５０％のデューティで相補的にオンオフを行う非安定コンバータ回路としている。約５０％のデューティで相補的にオンオフを行う構成とすることで、電圧変換を高効率、低ノイズで行うことができる。

交流の入力電圧を直流電圧に変換するスイッチング電源装置では、入力電圧の上限が２６４Ｖに設定されているものが一般的であるため、初段の力率改善用の昇圧コンバータ回路９４の出力電圧は３８０Ｖ程度に設定される。これは、実効電圧２６４Ｖの交流電圧のピーク電圧が３７２Ｖ（＝２６４Ｖ×１．４１）に対して、力率改善用の昇圧コンバータ回路９４の出力電圧は、入力電圧の上限である３７２Ｖよりも高く設定される必要があるからである。

従って、力率改善用の昇圧コンバータ回路９４の後段に接続される同期整流降圧チョッパー回路１０は、ＤＣ３８０Ｖが入力されることになる。同期整流降圧チョッパー回路１０では、ＤＣ３８０Ｖを降圧した電圧を作り、最終段のＤＣ／ＤＣコンバータ回路９５に出力する。

（交流入力のスイッチング電源装置の有用性）
図１２と同様な多段コンバータ構成をとる従来の交流入力のスイッチング電源装置では、中段の降圧チョッパー回路に、ＤＣ３８０Ｖといった高い電圧が入力されるため、転流素子１６として高耐圧のＭＯＳ−ＦＥＴの使用が考えられるが、その寄生ダイオードのリカバリー特性が著しく悪いため使用することができず、リカバリー特性に優れたショットキーダイオードが用いられており、かなり高効率なスイッチング電源装置を得ることができるが、転流素子のサージが発生するため、ノイズが大きい問題を持っていた。

これに対し図１４のスイッチング電源装置にあっては、中段の降圧チョッパー回路を、図１乃至図１３の実施形態で説明した同期整流降圧チョッパー回路１０とすることで、さらに高効率で低ノイズなスイッチング電源装置を得ることができる。

［本発明の変形例］
本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。

１０：同期整流降圧チョッパー回路
１２：入力電源
１４：主スイッチング素子
１６：転流素子
１８：出力チョークコイル
２０：出力コンデンサ
２２：負荷
２４：スイッチング制御回路
２５，４６：発振回路
２６：スイッチング周波数発生回路
２８：三角波発生回路
３０：フィードバック回路
３２：ＰＷＭ回路
３４：第１デッドタイム発生回路
３６：第２デッドタイム発生回路
３８：転流制御用インバータ
６０，６４：寄生ダイオード
６２，６６：寄生容量
７０，８４：極性検出回路
７４：主スイッチング素子オン保留制御回路
７８：最大デューティ制限回路
８８：転流素子オン保留制御回路
９４：昇圧コンバータ回路
９５：ＤＣ／ＤＣコンバータ回路

Claims (4)

1. 入力電源の一端に主スイッチング素子の一端が接続され、
   前記主スイッチング素子の他端に転流素子の一端と出力チョークコイルの一端が接続され、
   前記出力チョークコイルの他端に出力コンデンサの一端が接続され、
   前記出力コンデンサの他端と前記転流素子の他端と前記入力電源の他端が接続され、
   スイッチング制御回路により、前記主スイッチング素子および前記転流素子のオン、オフが制御される構成を持つ他励式の同期整流降圧チョッパー回路を用いたスイッチング電源装置であって、
   前記出力チョークコイルのインダクタンスは、出力電流が定格値以下のときにスイッチングの１周期内において、前記出力チョークコイルを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、
   前記スイッチング制御回路は、スイッチング周波数発生回路を備え、前記スイッチング周波数発生回路が出力する所定の固定周波数に同期して、前記主スイッチング素子および前記転流素子を、デッドタイムを設けて相補的にオン、オフするように制御するものであり、更に、
   前記出力チョークコイルの極性を検出して出力する極性検出回路と、
   前記極性検出回路により前記出力チョークコイルの他端にプラス極性の電圧が発生している期間を検出しているときには、前記スイッチング制御回路が出力する前記主スイッチング素子のオン信号を保留してオフを継続するように制御することで、前記転流素子のサージ電圧の発生を抑制する主スイッチング素子オン保留制御回路と、
   を備えたことを特徴とするスイッチング電源装置。
   
2. 請求項１記載のスイッチング電源装置に於いて、
   前記スイッチング制御回路は、更に、スイッチングの１周期内に前記主スイッチング素子のオフ期間を設けるように制御し、
   前記主スイッチング素子のオン期間の上限を決定することで最大出力電流を制限する電流制限回路を備えたことを特徴とするスイッチング電源装置。
   
3. 入力電源の一端に主スイッチング素子の一端が接続され、
   前記主スイッチング素子の他端に転流素子の一端と出力チョークコイルの一端が接続され、
   前記出力チョークコイルの他端に出力コンデンサの一端が接続され、
   前記出力コンデンサの他端と前記転流素子の他端と前記入力電源の他端が接続され、
   スイッチング制御回路により、前記主スイッチング素子および前記転流素子のオン、オフが制御される構成を持つ回生機能を備えた同期整流降圧チョッパー回路を用いたスイッチング電源装置であって、
   前記出力チョークコイルのインダクタンスは、出力電流が定格値以下のときにスイッチングの１周期内において、前記出力チョークコイルを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、
   前記スイッチング制御回路は、スイッチング周波数発生回路を備え、前記スイッチング周波数発生回路が出力する所定の固定周波数に同期して、前記主スイッチング素子および前記転流素子を、デッドタイムを設けて相補的にオン、オフすると共に、前記スイッチングの１周期内に前記転流素子のオフ期間を設けるように制御するものであり、更に、
   前記出力チョークコイルの極性を検出して出力する極性検出回路と、
   前記極性検出回路により前記出力チョークコイルの一端にプラス極性の電圧が発生している期間を検出しているときには、前記スイッチング制御回路が出力する前記転流素子のオン信号を保留してオフを継続するように制御することで、前記主スイッチング素子のサージ電圧の発生を抑制する転流素子オン信号保留制御回路と、
   を備えたことを特徴とするスイッチング電源装置。
   
4. 請求項１乃至３の何れかに記載のスイッチング電源装置に於いて、
   前記同期整流降圧チョッパー回路の入力段に、入力した交流電圧を直流電圧に変換して出力する力率改善機能を備えた昇圧コンバータ回路を直列に接続し、
   前記同期整流降圧チョッパー回路の出力段に、絶縁と電圧変換を行う非安定コンバータ回路を直列に接続したことを特徴とするスイッチング電源装置。