JP6242601B2 - ２次元ガード構造およびそれを用いた放射線検出器 - Google Patents

Description

本発明は、半導体放射線検出器に関する。特には、本発明は、半導体放射線検出器において、半導体チップの様々な領域での電位を制御するために使用されるガード構造に関する。

ガード構造は、半導体装置において通常、半導体チップの様々な領域での電位を制御するために使用される。それらは、チップ上でより高い電圧が使用される場合、より重要である。チップ上に比較的高い電圧が存在する半導体の例としては、半導体放射線検出器が考えられる。

図１は、電磁放射線、特にはＸ線を検出するために使用される半導体放射線検出器の例である、簡略化された、部分的に切り取られたシリコンドリフト検出器（ＳＤＤ）を概略的に図示している。半導体部材であるバルク層１０１は放射線を受容および吸収し、それによって自由な電荷キャリアが発生する。バルク層１０１の一表面には、同心円状のＰ型埋め込みリングの配列が設けられており、そのうちのリング１０２が例として示されている。同心円状リングは、漸進的に増加する絶対値をもつ電位を有するように配列されており、そのため、ＳＤＤの中心における電位がゼロに近い場合、最外側のリングは例えば−１５０Ｖの電位を有し得る。リングの数は、図１においては非常に簡略化されており、実際の検出器では何十ものリングが存在し得る。

バルク層の反対側の表面上のカソード層１０３とともに、同心円状リングは、放射線により誘起された電子をＳＤＤの信号電荷の最小の位置エネルギーが配置される部分に導く、内部電場をバルク層内に形成する。中心または中心近傍に、放射線により誘起された電子を収集するためにアノードが位置している。図１のＳＤＤは、一体化された電界効果トランジスタ（ＦＥＴ）を備え、その電極が埋め込み１０４、１０５および１０６として示されている。最内側の埋め込みリング、すなわち、ＦＥＴに最も近接しているリングはアノードであり、そこからＦＥＴのゲートへの接続１０７が形成されている。アノードがＳＤＤのまさに中心にあり、そして、外部ＦＥＴが例えばＳＤＤチップの適切な部分に別個のＦＥＴチップを結合させることによってアノードに連結されている代替の構造が公知である。

ＳＤＤチップの中心または中心近傍にアノードおよびＦＥＴを有する円形のＳＤＤは、計測される放射線の一部がＦＥＴに達し、これによりその動作が阻害され、そして、ＦＥＴを形成している結晶性材料に放射線損傷を引き起こすかもしれないという固有の欠点をもつ。図１の構造と類似の構造において、ＦＥＴはまた、多少の活性表面領域を保有しているであろう。別の手段として、ＳＤ³またはＳＤＤＤ（シリコンドリフト検出器ドロップレット（Silicon Drift Detector Droplet））としても知られている、いわゆる液滴の形状である（droplet-formed）検出器も提案されてきた。図２は液滴の形状である検出器の表面を概略的に示しているが、ここでも構造要素の数および相対的な大きさは、図形的な明確性に有利なように意図的に変形されている。その段階的に増加する電位が電場を作り出す埋め込みリングは、非対称であり、したがって、それらのアーチ形の形状は一側において（図２における左側）相対的に幅広であり、もう一方の側（図２における右側）においては狭まり尖っている。この目的のために使用される最外側の埋め込みリングが２０１として示されている。

アノード領域は通常２０２で示され、そして、それに外部のＦＥＴを結合するための（図２に示されているような）導電性パッチ、および／または、一体化された例えばＦＥＴなどの検出および増幅要素を少なくとも部分的に構成する埋め込みを備え得る。埋め込みリングの非対称な形状は、アノード領域２０２を検出器の活性領域の外側に移動させており、そのため図１の構造においてよりもはるかに放射線に暴露されにくくなり、そして、検出におけるいかなる不感帯をももたらさない。

ドリフト検出の基本的な動作原理にしたがえば、最外側の埋め込みリング２０１が最も大きな絶対値の電位を有する。検出チップの外縁部２０３に向かって電位の絶対値を制御可能に減少させるために、ガードリングが埋め込みリングを取り囲んでいる。図２は、内側のガードリング２０４および外側のガードリング２０５を特に示しているが、ガードリングの数は、１から約十数までの任意の数であり得る。ガードリングは埋め込みによって製造されてもよく、および／または、半導体部材に加工された（milled）溝、および／または、その表面上に製造された導体ストリップを備えていてもよい。ガードリングは浮動式であってもよく、また、特別に選択された電位がそれぞれのガードリングにコンタクトを通じてつながれていてもよく、図２には、コンタクト２０６および２０７が例として示されている。自動的に呈されるまたは選択された電位を有するガードリングは、絶縁崩壊（electric breakdown）のリスクを減少させ、そして、さらに重要なことには、半導体部材内部の電場をその活性容積が増加するような方向に変化させる一助となる。

図２の上部の小さなグラフは、最外側の埋め込みリング２０１ならびに２個のガードリング２０４および２０５と垂直に交差する矢印２０８に沿った電位の変化を示している。リングにおいては、固有の電位は一定である（埋め込みリング２０１の大きな負電位Ｖ_HV、ならびに、内側および外側のガードリングそれぞれの、段階的に減少している絶対値を有する電位Ｖ_G1およびＶ_G2）。リングの間には漸進的に変化する電位のゾーンが存在する。ここで、検出チップの最外縁部２０３は接地されていると想定される。

公知の半導体検出器構造にはいくつかの欠点が存在する。例えば図２には示されていないがリング構造の内側部分へ電気的な接触を行うために必要である導電性トラック（conductor tracks）は、下方にある（絶対値で）比較的大きな電位のゾーンを横断しなければならず、これは製造を複雑にする。埋め込みリングの間にはまた、表面で生成される電流が形成されるゾーンも存在する。それらが放射線により誘起された信号電荷の計測に混ざってしまわないように、表面で生成されるそれら電流を取り出すため、特別な配置が必要とされる。

本発明の第一の局面によれば、製造という観点から有利であり、そして、半導体装置の他の機能をデザインする際の汎用性を提供する、半導体装置の表面上の電位を制御可能に低下させるためのガード構造が提供される。本発明の第二の局面によれば、上述した種類のガード構造を備えた半導体装置が提供される。本発明の第三の局面によれば、表面電流の収集が効率的に達成され得る半導体放射線検出器が提供される。本発明のさらに別の局面によれば、検出器の中心領域に向かって導電性トラックを導くために有利な技術が使用され得る半導体放射線検出器が提供される。

本発明の有利な効果は、その中で導電性パッチが２次元アレイを構成するガード構造を用いることによって達成される。

本発明のガード構造は、ガード構造に関連する独立クレームにおいて列挙される特性によって特徴付けられる。

本発明の半導体装置は、半導体装置に関連する独立クレームにおいて列挙される特性によって特徴付けられる。

本明細書中に提示される本発明の例示的な実施態様は、添付のクレームの適用性に限定をもたらすためのものと理解されるべきではない。動詞「備える（to comprise）」は、本明細書中で、列挙されていない特性の存在をもまた排除しない開放形式の限定として使用されている。従属クレームに列挙されている特性は、特に他に断りがない限り、相互に自由に組み合わせ可能である。

本発明に特徴的であると考えられる新規の特性は、特には添付のクレームに示される。しかしながら、発明自体は、その構成およびその操作方法の両方に関して、それらの追加の目的および有利点とともに、以下の具体的な実施態様の記載から、添付の図面と関連付けて読まれる場合に最もよく理解されるであろう。

シリコンドリフト検出器を示す図である。 液滴の形状であるシリコンドリフト検出器を示す図である。 導電性パッチのアレイを示す図である。 図３の導電性パッチの電位の例を示す図である。 ２次元ガード構造を示す図である。 別の２次元ガード構造を示す図である。 別の２次元ガード構造を示す図である。 別の２次元ガード構造を示す図である。 別の２次元ガード構造を示す図である。 液滴の形状であるドリフト検出器における２次元ガード構造の使用を示す図である。 導電性トラックおよび２次元ガード構造を示す図である。 表面電流の生成を示す図である。 表面電流の収集を示す図である。 導電性パッチ上のフィールドプレートを示す図である。

図３は、半導体装置の表面上にあると推定される導電性パッチの２次元アレイを概略的に示している。半導体部材は、隣り合う導電性パッチの各対のあいだの電気的接続を構成する。正確には、半導体部材は全ての導電性パッチのあいだの電気的なリンクを提供するが、直接的に隣り合っているパッチ以外のその他の全てのパッチのあいだの相対的距離は非常に長く、そして、半導体部材の抵抗率は非常に高いので、実際的な目的においては、隣り合うパッチ間の電気的接続のみを考慮すれば十分であると考えられる。

パッチが「導電性である（conductive）」ということは、それらの電気的導電性が隣り合う半導体部材のものよりも顕著に高いことを意味する。言い換えれば、それらは例えば表面上の金属性パッチなどである必要はない。それらは例えば特定の導電型の注入であってもよい。例えば、信号キャリアが電子である半導体放射線検出器を考えた場合、導電性パッチはｐ型の注入であってもよい。

アレイが「２次元である（two-dimensional）」ということは、少なくとも２つの異なる、いわゆる繰返しの主方向が存在することを意味する。図３における例では、繰返しの主方向は水平および垂直な方向である。繰返しの主方向に沿ってアレイを通過すると、エレメントの間の分離に繰り返し遭遇することになるが、分離は、アレイの（互いに比較的類似している）エレメントが組織化された構成で存在しているその特徴的な形状をアレイに与える。矩形のアレイにおいては、前記組織化された構成はしばしば行および列と称される。

図形的な描写を容易にするために、図３の導電性パッチはＸＹ座標系に位置していると仮定する。また、右上部のパッチが電位Ｖ１を有し、左上部のパッチが電位Ｖ２を有し、右下部のパッチが電位Ｖ３を有し、そして、左下部のパッチが電位Ｖ４を有すると仮定する。前記電位の絶対値の大きさの順は、｜Ｖ１｜＞｜Ｖ２｜＞｜Ｖ３｜＞｜Ｖ４｜である。半導体部材を通じたパッチ間電気的接続のネットワークは、２次元アレイの角に存在する電位の影響下、ある一定の電位を中間の導電性パッチに呈させる。

図４は導電性パッチの２次元アレイ中の電位の絶対値の例を概略的に示している。各パッチの導電性は（周囲の媒体の導電性と比較して）十分に高いので、それぞれのパッチ内において電位は一定であるとみなされる。パッチ間では、電位の絶対値は、Ｘ座標の減少およびＹ座標の減少の両方に応じて単調に減少する。

上記で説明されるような、導電性パッチの２次元アレイは、半導体装置の表面上の電位の絶対値を制御可能に低下させるためのガード構造として使用され得る。これが実際問題としてどのように達成され得るか、そして、どのような効果が達成されるかの例が以下に記載される。

図５は、（ここでは、正方形である）導電性パッチの２次元アレイを備えた、簡略化された２次元ガード構造を概略的に図示している。参照しやすくするために、２次元アレイは第１側５０１、第２側５０２、第３側５０３および第４側５０４を有するとする。同じ半導体部材の表面上には、異なる電位を呈するように構成される多くの電極が存在する。前記電極の第１のサブセットは、ストリップの形状をしており、そして、それらの端点は、第１側５０１に沿った導電性パッチの対応するそれぞれと隣り合うように位置している。図５において第１のサブセットは５０５から５０６までの電極で構成される。前記電極の第２のサブセットもまた、ストリップの形状をしており、そして、それらの端点は第３側５０３に沿った導電性パッチの対応するそれぞれに隣り合って位置されている。図５において第２のサブセットは５０７から５０８までの電極から構成される。

また、第２側５０２および第４側５０４のあいだの角またはその近接は、ゼロまたは比較的小さいその他の絶対値である電位への接続であるとみなされる。図５においてこれは、接地接続５０９として概略的に図示されている。例として、導電性パッチのアレイの右下角は接地接続を有する１つの半導体部材の外縁部またはその近傍であってもよい。

正方形の形状である導電性パッチに電位をもたらすための直接的な接続は存在しない。しかしながら、（図５において個別に示されてはいないが）ストリップの形状である電極にある一定の電位を呈させるための接続は存在する。電極５０５および５０７の電位の絶対値が最も高く、そして、電位の絶対値は、電極５０６および電極５０８への両方の方向に減少する。電極に存在する電位の影響下、および下方の半導体部材のいくらか限られてはいるがそれでもなお存在している導電性を考慮すると、導電性パッチは図４に示されているものと酷似しているかもしれない電位分布を呈する。

パッチは正方形である必要はなく、または長方形である必要さえなく、また、アレイの繰返しの２つの主方向が互いに垂直である必要もない。最も重要なことには、その電位が導電性パッチにそれぞれ対応する電位を呈させる電極は、アレイの繰返しの方向に平行であろう方向に延びる必要がない。これら全ての例が図６に示されている。ここで、導電性パッチは伸張した六角形の形状を有し、そして、繰返しの２つの主方向（それぞれ、第１側５０１および第２側５０２に平行であるもの、および、第３側５０３および第４側５０４に平行であるもの）は互いに斜角を成している。この実施態様において、ストリップの形状である電極は、少なくとも直接隣接している導電性パッチのアレイ内においては、全て互いに実質的に平行であるか、または平行に近く、そして、アレイの繰返しの両方の主方向に斜角を成す方向に延びている。

図７は、２次元アレイの導電性パッチが形状において類似していない、別の実施態様を示している。多くの場合において、電位および生成される電流を半導体部材のより広い部分にわたって分配するために、導電性パッチをそれらの隣り合う対のあいだの物理的距離が単一の最小点をもたないようにデザインすることが有益である。

上記したように、２つの異なる方向（ここではアレイの繰返しの２つの主方向）で電位の絶対値を制御可能に低下させるための、導電性パッチの２次元アレイの機能は、最も大きい絶対値を有する電位がアレイの角に存在する場合に非常に明確である。図５から図７までの例において、前記角は左上角（例えば図５においては、第１側５０１および第３側５０３のあいだの変向点に位置する角）である。そのような角にどのくらい多くの電極が近接しているかに依存して、そしてまた、導電性パッチのアレイが前記角において（および近接して）どのようになっているかに依存して、以下のケースのうちの１つが適用され得る：
−その端部が前記変向点に位置する導電性パッチに隣り合って配置されている電極が、最も大きい電位の絶対値を呈するように構成されている（角に、１個の電極７０１、１個の導電性パッチ７０２；図７を参照のこと）
−それら端部が前記変向点に位置する導電性パッチに隣り合って配置されている、少なくとも１つの電極が、最も大きい電位の絶対値を呈するように構成されている（角に、数個の電極、１個の導電性パッチ；図５および６を参照のこと）
−その端部が前記変向点に位置する複数の導電性パッチに隣り合って配置されている電極が、最も大きい電位の絶対値を呈するように構成されている（角に、１個の電極８０１、数個の導電性パッチ８０２、８０３；図８を参照のこと）
−それら端部が前記変向点に位置する複数の導電性パッチに隣り合って配置されている少なくとも１つの電極が、最も大きい電位の絶対値を呈するように構成されている（角に、数個の電極、数個の導電性パッチ）。

しかしながら、２次元アレイが直線の側を有している必要はなく、また、最も大きい絶対値の電位が存在する位置に角がある必要もない。図９は、上記で使用されている用語に準じた「第１側」と「第３側」との間の推移が曲線９０１に沿って漸進的である１つの例を図示している。同様の漸進的変化および曲線の形状がまた、２次元アレイの他の側においても存在し得る。

上記の例において、導電性パッチの２次元アレイは、数学的に「単純に連結された（simply connected）」と称される、半導体装置の表面の２次元領域を含む。略式には、これはアレイが孔を有していないことを意味することによって特徴付けられ得るかもしれない。しかしながら、これは本願発明の要件ではなく、例えば、アレイ内部に位置する少なくとも１つの前記電極で、環の形状である２次元アレイを製造することも可能である。

図１０は、半導体装置がドリフト検出器である本発明の実施態様を示す。これは半導体部材を備え、その表面上に位置する電極の電位によって形成される電場の影響下、前記半導体部材内に放射線によって誘起される電荷キャリアを収集するように構成されている。より具体的には、それは、ドリフト電極の配列によって覆われた活性領域を備えており、活性領域は、その活性領域内または外側に位置していてもよい収集点（アノード領域）へと前記放射線によって誘起される電荷を誘導する電場を半導体部材の内部に生成する。図１０の例示的なドリフト検出器において、半導体部材は幅広の端部１００１および尖状の端部１００２を有する液滴の形状であり、このため、活性領域１００３は、幅広の端部内に（またはその近傍に）位置しており、そして、アノード領域１００４は尖状の端部内（またはその近傍）、前記活性領域の外側に位置している。

図１０に図示されているようなドリフト検出器は、半導体部材の表面の上またはその近傍に、前記表面の中心部分を囲む１またはそれ以上のガードリングを備える。図１０の上部に、ガードリングが、半導体部材の外縁に近接した、検出器の液滴の形状に大まかにしたがう線で概略的に示されている。しかしながら、部分拡大図に示されているように、この場合、ガードリングは連続的ではない。導電性パッチの２次元アレイは、幅広の端部と尖状の端部との間の半導体部材の縁部１００５と隣り合って位置し、かつ縁部に平行に延びている。それぞれのガードリングの（およびまた最外側のドリフト電極の）連続的な部分は、幅広の端部においてより中心に位置する電極の周りを円で囲むが、しかし、導電性パッチの配列によってそれは中断される。例として、最外側のガードリングの連続的な部分である端部１０１１および部分拡大図に示されているアレイにおいて最外部のラインを構成している導電性パッチの配列１０１２が示されている。

ガードリングが連続的な部分を備える必要は全くない。本発明の実施態様において、幅広の端部に位置するドリフト電極の周りを円で囲むガードリングの部分もまた、連続的な導電性パッチの配列で構成されてもよい。

図１０はまた、液滴の形状であるドリフト検出器が有するであろう、その他の多数の有利な効果を示している。その選択されたクロッピングのために部分拡大図には示されていないが、導電性パッチの２次元アレイは液滴の形状の両側に沿って対照的に（すなわち、図１０の上部へほぼ真直ぐ上へと延びる側にも沿って）存在する。したがって、ドリフト電極の大多数もまた、連続的なリングではなく三日月体である。それぞれの三日月体のドリフト電極は、１つの２次元アレイの最内部側（図５の用語によれば「第１側」）で導電性パッチと隣り合う１つの端部、および、別の２次元アレイの最内部（「第１」）側で導電性パッチと隣り合うもう１つの端部を有する。三日月体のドリフト電極１０１３が例として示されている。

実際には、上記した三日月体のドリフト電極、すなわち、その端部が２次元アレイの最内部側で導電性パッチと隣り合っている電極は、ドリフト電極の広がっていく配列中の１つおきのドリフト電極のみを構成する。連続的なそれらの対同士の間に、ドリフト検出器はより短い三日月体のドリフト電極を備え、その端部は、先に記載した三日月体のドリフト電極の端部と比べ、２次元アレイの最内部側から離れた距離にある。電極１０１４は、このような比較的短いドリフト電極の例である。

図１０はまた、ドリフト電極がそれぞれ異なる電位を呈するためにどのように構成されるのかという例を示している。連続的なドリフト電極の各対が、ある一定の長さの幅の狭い導電性ブリッジによって結合されており、そのうちのブリッジ１０１５が例として示されている。それぞれのブリッジの具体的な導電性および物理的な寸法は、ブリッジが所望の抵抗を有するように選択され、それによって、ドリフト電極が効率よくレジスタ結合チェーンを構成できる。電位は、チェーンにおける初めと最後の電極に本質的に接続されていればよく、その後、それらのあいだのレジスタ結合が、それぞれの中間のドリフト電極の電位を適切な値に設定する。

図３から５と比較して、導電性パッチの２次元アレイは以下の側をもっているということができる：
−第１側：三日月体のドリフト電極（またはそれより長い電極）の端部と隣り合っている側
−第２側：半導体部材の縁部１００５と隣り合っている側（前記縁部は実際には、図１０に示されているより導電性パッチからはるかに離れている可能性がある）
−第３側：ドリフト検出器の幅広の端部を囲むガードリング（および最外側のドリフト電極）の連続部分の端点と隣り合っている側、ならびに
−第４側：ドリフト検出器の尖状の端部のまわりに沿って曲げられているガードリング（および最外側のドリフト電極）のより短い連続部分の端点と隣り合っている側。

ドリフト検出器における最も大きい絶対値の電位は、最外側のドリフト電極に、上記の名称に従えば、導電性パッチの２次元アレイの第１側および第３側の間の変向点またはその近傍の端部に存在する。そこから、電位の絶対値は２次元アレイの繰返しの両方の主方向で低下を始める。

図１０の部分拡大図の左下の、ドリフト検出器の尖状の端部を囲むように曲がっているガードリング（および最外側のドリフト電極）のより短い連続部分が、ある一定の電位と明確的に接続されているか否かということは設計事項である。それらがたとえ明確的に接続されていなくとも、それらは近接する他の導電性パーツの電位によりある一定の電位を呈しているであろう。少なくともこれらのより短い連続部分のうちの最外側のもの１０１６は典型的には、例えば接地電位（０Ｖ）などの小さな絶対値を有する固定された電位に接続されている。前記より短い連続部分のうちの最内部である１０１７ですら、絶対値で最も大きな電位を有しているドリフト電極の近くにいくことはないので、非常に大きな絶対値を有する電位を呈することはないであろう。

比較として、全ての環状の電極（最も大きい絶対値の電位を有するものを含む）が検出器表面の全体のまわりを円で囲っていた従来技術型の液滴の形状をしたシリコンドリフト検出器を簡潔に検討することができるかもしれない。これは尖状の端部の密に充填された形状において、比較的大きな電位差が比較的短距離でもたらされていることを意味していた。さらに、例えば一体化されたＦＥＴまたはアノード領域内の連結パッドにバンプ接合されたＦＥＴに接続するため、伝導性トラック（電気的交差（electric crossovers）とも称される）が表面上に配置されることになった場合、そのようなトラックは、電気絶縁破壊を防ぐためにその半導体部材の表面から厳重に絶縁される必要があった。

本発明の実施態様による液滴の形状の半導体放射線検出器における導電性パッチの２次元アレイ内のいくつかの電位の値の例が、図１１に示されている。図１１の左下部分のガードリングおよび電極のより短い連続部分の電位の値は、導電性パッチの２次元アレイの左側（すなわち第４側）に沿って示されているものと同じかまたは少なくともそれに近いものであり、導電性トラックとそれが横切らなければならない電極リングとの間の最も大きいポテンシャル差は、先行技術装置における１５０ボルトなどの値に対し、およそ１０ボルトである。

図１１に図示されている装置は、少なくとも１つの導電性トラック１１０１、１１０２、１１０３を、半導体部材の表面上の電極から前記導電性トラックを電気的に絶縁させる少なくとも１つの絶縁層（図１１に別個に示されてはいない）上に備える。導電性トラック１１０１、１１０２および１１０３は、導電性パッチの２次元アレイは幅広の端部を囲っている電極部分から離れている電極部分を横切り、尖状の端部内に位置しているアノード領域へと延びる。ポテンシャル差異がより小さいため、前記絶縁層にははるかに厳格性の度合いが低い要件が適用される。リング状の形状であるドリフト電極を横切る導電性トラックは、例えば先行技術文献、米国特許第６,４５５,８５８号明細書などから公知である。

図１２は半導体放射線検出器、特にはドリフト検出器の一部分の、図１３中に示されているＡ−Ａの線を横断する概略的な横断面図である。半導体部材１２０１は、多数の連続したドリフト電極１２０２、１２０３、１２０４、１２０５および１２０６を備える。連続したドリフト電極の間のそれぞれの分離内の、半導体部材の表面上および／またはその近傍はいわゆる表面電流または表面で形成される電荷キャリアがその中で生成される領域である。領域１２０７が例として示されている。表面で形成される電荷キャリアの生成は、物理的に不可避な事実であり、避けることはできない；半導体放射線検出器のデザインを、表面で形成される電荷キャリアが放射線によって誘起される電荷キャリア（すなわち、いわゆるシグナル電荷）の生成および測定を可能な限り妨げないようなものにするのみである。

先行技術である、Ｗ．Ｃｈｅｎらによる刊行物“Large Area Cylindrical Silicon Drift Detector”, IEEE Transactions on Nuclear Science, Vol. 39, no. 4, 1992 は、検出器の表面上の酸化物層における固定された正電荷の存在が表面で形成される電子を表面近傍に保持することを示唆している。前記刊行物は、電子が電極を通って収集される、検出器の中心に向かって電子を導くための、ドリフト電極中のギャップ配列である、いわゆる「リバー（rivers）」を使用することを示唆している。しかしながら、Ｃｈｅｎによる公知の解決法は電極リング中のギャップの慎重な制御および前記収集電極の準備を必要とし、構造中に追加の複雑性を導入する。

図１２はまた、表面で形成される電荷キャリアを、シグナル電荷の生成および測定を妨げないように維持するために取り得る１つの可能な手段を図示している。いわゆるフィールドプレート１２０８は、連続的なドリフト電極の間の分離と隣り合って配置され、そして、それから電気絶縁層１２０９によって電気的に絶縁される。導電性接続がフィールドプレート１２０８と分離の内側上のドリフト電極との間に存在する。前記導電性接続は、電気絶縁層１２０９中に開口を配置することによって最も容易に達成され、それを通じて、フィールドプレート１２０８を形成するメタライゼーションがドリフト電極１２０２と接する。導電性接続により、フィールドプレートは分離の内側上のドリフト電極と同じ電位を呈しており、これは、表面で形成される電荷キャリアがシグナル電荷と混ざり合わないようにそれらを引き付けておくのに十分であるはずである。導電性材料をドリフト電極の間の分離の上に配置するという提案は、Ａ．Ｂｉｓｃｈｏｆｆらによる先行技術文献Ａ“Breakdown protection and long-term stabilization for Si-detectors”, Nuclear Instruments and Methods in Physics Research A326 (1993), pp. 27-37 などから公知であり、ここでは、このような導電性材料として名称「重複ゲート（overlapping gate）」が使用されている。

図１３は本発明の実施態様（ここでは液滴の形状であるドリフト検出器）による、終端されたドリフト電極および導電性パッチの２次元アレイを備えた半導体装置がどのように表面で形成される電荷キャリアの収集のための配置を同時に備えるようになったかを概略的に示している。その配置は前記表面で形成される電荷キャリアをドリフト電極の端部の間のギャップから導電性パッチの２次元アレイによって覆われた領域へと導くように構成されている。前記領域内の電位は、ドリフト電極の間の分離内よりも高く（すなわち、より負ではない）、これは、図１３中に矢印１３０１で示されているように、表面で形成される電子が導電性パッチの２次元アレイの内側（すなわち第１側）に向かうおよびその上方への引力を受けるであろうことを意味する。装置はまた、例えば図１２に示されているような種類であってもよい、フィールドプレートをまた備えていてもよく、ここで、フィールドプレートは、表面で形成される電荷キャリアが導電性パッチの２次元アレイによって覆われている領域に向かって流れ、かつ、その領域への境界を通り越すのに十分に長くそれらを引き付けておくだけでよい。Ａ−Ａの線と一致する６つのフィールドプレートが斜交平行領域として示されている。

フィールドプレートの類似物もまた導電性パッチの２次元アレイ中に使用することができる。図１４は、２次元アレイの最内部側（すなわち「第１側」）に位置する５つの導電性パッチを、それらの上部に確認できる三日月体であるドリフト電極の最終の端部とともに概略的に示している。図１４の下部の図はＢ−Ｂの線に沿った横断面図を図示している。それぞれの導電性パッチ１４０１は、電気絶縁層１４０３を貫通しているそれへの導電性接続１４０２を有する。その最上部はパッチ特異的な「フィールドプレート」１４０４であり、２つの連続する導電性パッチの間のギャップ上に水平方向に、より大きな絶対値の電位が現れる方向に延びている。この導電性パッチ特異的なフィールドプレートの形状は、導電性パッチの２次元アレイによって覆われている領域内の、表面で形成される電荷キャリアに最も適切な引力を適用することを確実なものとする。

添付のクレームによって定義される保護の範囲から逸脱することなく、上述された実施態様の変形および改変が可能である。例えば、たとえ例として液滴の形状である半導体放射線検出器が開示されていたとしても、導電性パッチの２次元アレイは、より従来型であるの丸型の検出器においてもまたガード構造として使用され得る。本発明は、検出器および増幅要素（典型的にはＦＥＴ）が一体化されている方法を限定するものではなく、例えば一体化された、バンプ接合された、または、ワイヤー結合されたＦＥＴの使用も可能である。

５０１ ２次元アレイの第１側
５０２ ２次元アレイの第２側
５０３ ２次元アレイの第３側
５０４ ２次元アレイの第４側
５０５、５０６、５０７、５０８、７０１、８０１、１０１４ 電極
７０２、８０２、８０３、１４０１ 導電性パッチ
１００１ ドリフト検出器の幅広の端部
１００２ ドリフト検出器の尖状の端部
１００４ アノード領域
１００５ 半導体部材の縁部
１０１２ 導電性パッチの配列
１０１３ 三日月体のドリフト電極
１０１５ 導電性ブリッジ
１１０１、１１０２、１１０３ 導電性トラック
１２０１ 半導体部材
１２０２、１２０３、１２０４、１２０５、１２０６ ドリフト電極
１２０８、１４０４ フィールドプレート
１２０９、１４０３ 電気絶縁層

Claims (12)

1. 半導体装置の表面上の電位の絶対値を制御可能に低下させるためのガード構造であって、
   導電性パッチの２次元アレイであって、そのうちの少なくともいくつかが前記２次元アレイの領域の外側に存在する電位の影響下、電位を呈していて、２つの異なる方向で前記半導体装置の表面上の前記電位の絶対値を制御可能に低下させる、導電性パッチの２次元アレイと、
   前記表面上のガードリングであって、前記２次元アレイを構成する前記導電性パッチの配列によってそのうちの少なくとも１つが中断されているガードリングと
   を備えるガード構造。
2. 前記２次元アレイが、単純に連結された、前記半導体装置の表面の２次元領域を覆っている請求項１記載のガード構造。
3. 半導体部材と、
   前記半導体部材の表面上に、種々の電位を呈するように構成される多数の電極ストリップと、
   導電性パッチの２次元アレイであって、そのうちの少なくともいくつかが前記電極に存在する電位の影響下、電位を呈していて、２つの異なる方向で前記半導体部材の前記表面上の前記電位の絶対値を制御可能に低下させる、導電性パッチの２次元アレイ、および、前記表面上のガードリングであって、前記２次元アレイを構成する前記導電性パッチの配列によってそのうちの少なくとも１つが中断されているガードリングを備えたガード構造
   とを備える半導体装置。
4. 前記２次元アレイが第１側、前記第１側に対向する第２側、第３側および前記第３側に対向する第４側を備え、
   前記第２側が、半導体部材の縁部に隣接し、
   前記電極の第１のサブセットが、ストリップの形状をしており、そして、それらの端点が、前記第１側に沿った導電性パッチの対応するそれぞれと隣り合うように位置し、
   前記電極の第２のサブセットが、ストリップの形状をしており、そして、それらの端点が、前記第３側に沿った導電性パッチの対応するそれぞれに隣り合うように位置する
   請求項３記載の半導体装置。
5. 前記電極の第１および第２のサブセットのうち、そのまたはそれらの端部が前記第１側および第３側のあいだの変向点に位置する導電性パッチに隣り合って配置されている１つまたは少なくとも１つの電極が、最も大きい絶対値の電位を呈するように構成されている
   請求項４記載の半導体装置。
6. 半導体装置が、前記電極の電位によって形成される電場の影響下、前記半導体部材内に放射線によって誘起される電荷キャリアを収集するように構成されているドリフト検出器であり、
   半導体装置が、前記半導体部材の前記表面上に、前記表面の中心部分を囲む１またはそれ以上のガードリングを備え、
   少なくとも１つの前記ガードリングが、前記導電性パッチの配列を備える
   請求項３記載の半導体装置。
7. 半導体部材が、幅広の端部および尖状の端部を有する液滴の形状であり、
   前記少なくとも１つの前記ガードリングの一部が、前記幅広の端部に位置する電極の周りを円で囲み、
   前記導電性パッチの配列が、前記幅広の端部および前記尖状の端部の間の半導体部材の端部に平行に延びる
   請求項６記載の半導体装置。
8. 前記液滴の形状の両側に沿って、導電性パッチの２次元アレイと、
   前記幅広の端部内の前記表面上の、多数の三日月体のドリフト電極であって、それぞれの三日月体のドリフト電極が、１つの２次元アレイの最内部側で導電性パッチと隣り合う１つの端部、および、別の２次元アレイの最内部側で導電性パッチと隣り合うもう１つの端部を有するドリフト電極
   とを有する請求項７記載の半導体装置。
9. 前記三日月体のドリフト電極であって、その端部が２次元アレイの最内部側で導電性パッチと隣り合っており、ドリフト電極の広がっていく配列中の１つおきのドリフト電極を構成し、
   半導体装置が、前記三日月体のドリフト電極の連続的な対のそれぞれの間に、より短い三日月体のドリフト電極を備え、その端部が、前記１つおきのドリフト電極の端部と比べ、２次元アレイの前記最内部側から離れた距離にある
   請求項８記載の半導体装置。
10. 半導体装置が、前記表面上の電極から導電性トラックを電気的に絶縁させる少なくとも１つの絶縁層上に、少なくとも１つの導電性トラックを備え、および
    前記導電性トラックが、前記導電性パッチの２次元アレイが前記幅広の端部を囲っている電極部分から離れている電極部分を横切り、前記尖状の端部内に位置しているアノード領域へと延びる、
    請求項７記載の半導体装置。
11. 表面で形成される電荷キャリアの収集のための配置であって、前記電荷キャリアをドリフト電極の端部の間のギャップから前記導電性パッチの２次元アレイによって覆われた領域へと導くように構成されている配置を備える請求項６記載の半導体装置。
12. 前記配置が、連続的なドリフト電極の間のそれぞれの分離に隣り合って位置され、かつ、電気絶縁層によって前記分離から電気的に絶縁されている、多数の連続的なフィールドプレートを備える請求項１１記載の半導体装置。

Images