JP6236858B2 - 集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラム - Google Patents
集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラム Download PDFInfo
- Publication number
- JP6236858B2 JP6236858B2 JP2013098489A JP2013098489A JP6236858B2 JP 6236858 B2 JP6236858 B2 JP 6236858B2 JP 2013098489 A JP2013098489 A JP 2013098489A JP 2013098489 A JP2013098489 A JP 2013098489A JP 6236858 B2 JP6236858 B2 JP 6236858B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- wiring
- wiring data
- connection portions
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 229920005989 resin Polymers 0.000 claims description 82
- 239000011347 resin Substances 0.000 claims description 82
- 238000005452 bending Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 description 160
- 239000000758 substrate Substances 0.000 description 42
- 239000002184 metal Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000010408 film Substances 0.000 description 22
- 239000010410 layer Substances 0.000 description 18
- 230000006870 function Effects 0.000 description 17
- 238000007747 plating Methods 0.000 description 14
- 238000012937 correction Methods 0.000 description 13
- 238000003860 storage Methods 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 230000002542 deteriorative effect Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920005992 thermoplastic resin Polymers 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004640 Melamine resin Substances 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
これらを満たすために、半導体チップの作成技術において素子や配線の寸法をより微細化することが行なわれている一方で、実装技術において高集積化を図ることが行なわれている。例えば、複数のベアチップを一つのパッケージ内に収容したMCM(マルチチップモジュール)やMCP(マルチチップパッケージ)などがある。
特に、位置ずれが生じて、一の部品に配線によって接続される他の部品が、一の部品に対して傾いてしまうと、一の部品と他の部品とを接続する複数の配線の間隔が狭くなり、配線間容量が増大してしまい、特性が低下してしまう。
本集積装置は、樹脂を介して支持された、複数の第1接続部分を有する第1部品及び複数の第2接続部分を有する第2部品と、複数の第1接続部分と複数の第2接続部分とを接続する複数の接続配線とを備え、複数の接続配線は、直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を含み、複数の接続配線は、長さが互いに等しいことを要件とする。
本実施形態にかかる集積装置の製造方法は、例えば半導体チップ、配線基板、機能素子などの複数の部品を、樹脂を介して支持し、これらを接続する配線を形成し、複数の部品を集積化した集積装置を製造する方法である。このような集積装置の製造方法としては、例えば、異種デバイスを樹脂によって支持することでウェハを再構築し、ウェハプロセスによって再配線層を形成する擬似SoC(System on Chip)技術を適用したものがある。この擬似SoC技術は、異種デバイスの混載が困難であったSoCと微細配線形成による高集積化が困難であったSiP(System in Package)のそれぞれの課題を解決する新たな集積化手法である。
まず、図3(A)〜図3(E)に示すように、第1半導体チップ10と第2半導体チップ20とを樹脂30を介して支持する。
次に、図4(A)〜図4(G)に示すように、第1半導体チップ10の複数の第1接続部分11と第2半導体チップ20の複数の第2接続部分21とを接続する複数の接続配線40として直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成する。
この場合、集積装置50は、樹脂30を介して支持された、複数の第1接続部分11を有する第1半導体チップ(第1部品)10及び複数の第2接続部分21を有する第2半導体チップ(第2部品)20と、複数の第1接続部分11と複数の第2接続部分21とを接続する複数の接続配線40とを備え、複数の接続配線40は、直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を含むものとなる。
これにより、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合であっても、複数の接続配線40の長さを互いに等しくすることができ、各接続配線40の抵抗を均一にし、特性が低下しないようにすることが可能となる。つまり、予め用意されている配線データに対して、各接続配線40の抵抗が異なってしまうのを防止し、特性が低下しないようにすることができる。また、チップ間で同期が必要な場合に動作に支障をきたすことがないようにすることができる。これに対し、例えば、露光装置に搭載される補正機能を用いて予め用意されている配線データを補正して複数の接続配線を形成すると、複数の接続配線の長さは互いに異なるものとなる。このため、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合などに、各接続配線の抵抗が異なるものとなり、特性が低下してしまう。また、チップ間で同期が必要な場合には動作に支障をきたすことになる。
まず、図3(A)〜図3(E)に示すように、第1半導体チップ10と第2半導体チップ20とを樹脂30を介して支持する。
つまり、まず、図3(A)、図3(B)に示すように、仮接着剤61を塗布した支持基板60上に、第1及び第2半導体チップ10、20を、それぞれ、電極12、22が設けられている面(デバイス面)を下に向けた状態で配置する。つまり、第1及び第2半導体チップ10、20を、同一面上(同一基板上)に配置(再配置)し、仮接着剤61で接着する。なお、支持基板60を支持体ともいう。また、電極12、22を、パッド、電極パッド又は端子ともいう。
次いで、樹脂30の流し込みが終わった後に、枠の高さよりも上側にある樹脂30を除去する。ここでは、スキージ(図示せず)を、枠の高さに合わせ、水平移動させて、枠の高さよりも上側にある樹脂30を除去する。つまり、スキージの水平移動によって、枠の高さよりも上側にある樹脂30は外側へ押し出されて除去される。なお、ここでは、スキージで余分な樹脂30を除去しているが、ディスペンサを用いて予め枠から溢れない量の樹脂30を注入するようにしても良く、この場合、スキージによる樹脂30の除去は不要となる。
次いで、枠を外した後、図3(D)に示すように、バックグラインディングによって、第1及び第2半導体チップ10、20の上面(基板表面)及び樹脂30の上面を平坦化して平坦面にする。ここでは、バックグラインディング量は、約100μmとし、約500μmの厚さが残るようにする。なお、枠の高さを第1及び第2半導体チップ10、20の高さに揃えることで、第1及び第2半導体チップ10、20の高さと樹脂30の高さが揃っている場合には、バックグラインディングを省略しても良い。
このようにして、第1及び第2半導体チップ10、20が樹脂30を介して支持された樹脂モールド基板62が作製される。つまり、第1半導体チップ10と第2半導体チップ20とを樹脂30を介して支持する。ここでは、複数の第1及び第2半導体チップ10、20(ここでは複数組のベアチップ)が樹脂30を介して同一面上に支持された樹脂モールド基板62が作製される。なお、樹脂モールド基板62を、チップ埋め込み基板、部品埋め込み基板、部品埋め込み樹脂基板、擬似ウェハ又は擬似SoC基板ともいう。
なお、ここでは、第1及び第2半導体チップ10、20の高さと樹脂30の高さとが揃うように第1及び第2半導体チップ10、20を樹脂30で埋め込んで樹脂モールド基板62を作製しているが、これに限られるものではなく、第1及び第2半導体チップ10、20の裏面(基板側の表面)が覆われるように第1及び第2半導体チップ10、20を樹脂30で埋め込んで樹脂モールド基板62を作製しても良い。
ここでは、まず、図4(A)に示すように、樹脂モールド基板62上に、即ち、第1及び第2半導体チップ10、20の電極12、22が露出している側の表面上に、シードメタル(シード層)63を形成する。例えば、スパッタ法に代表されるPVD法、CVD法、MOCVD法等によって金属膜を成膜することで、シードメタル63を形成すれば良い。また、金属膜を構成する元素としては、例えば、Ti、Al、Cr、Co、Ni、Cu、Au、Ta、Wのいずれかを少なくとも含んでいることが好ましく、必要に応じて適宜選択することが可能である。また、シードメタル63の厚さは例えば約100nmである。なお、ここでは、後述するように、配線43を電界めっきによって形成するようにしているため、ここでシードメタル63を形成しているが、例えば配線43を無電界めっきによって形成する場合には、ここでシードメタル63を形成しなくても良い。
次に、図5に示すように、配線形成領域(パターン形成領域)を、第1半導体チップ10上の第1領域(図5中、丸で囲んだ符号1で示す)、第2半導体チップ20上の第2領域(図5中、丸で囲んだ符号2で示す)、及び、第1半導体チップ10と第2半導体チップ20との間の第3領域(図5中、丸で囲んだ符号3で示す)の3つの領域に分割し、第1及び第2半導体チップ10、20のアライメントマーク70を用いて領域毎にアライメントして露光する。これにより、微細かつ多点接続のパターンを精度良く形成することが可能となる。
この場合、図1に示すように、第1及び第2半導体チップ10、20が位置ずれして配置された場合、配線データをチップ上の部分(引き出し配線データ)とチップ間の部分(接続配線データ)とで分割する。
一方、配線データのチップ間の部分は露光データとして用いずに、図1に示すような接続配線40を形成するための接続配線データを生成し、生成された接続配線データを露光データとして用いて露光する。つまり、第1半導体チップ10と第2半導体チップ20とを接続する接続配線40を形成するための接続配線データとして直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成し、これを露光データとして用いて露光する。なお、配線データのチップ間の部分を修正して、図1に示すような接続配線40を形成するための接続配線データを生成しても良い。また、配線データのチップ間の部分を露光装置に搭載されている補正機能を利用して補正したデータをさらに修正して、図1に示すような接続配線40を形成するための接続配線データを生成してもよい。また、図1に示すような接続配線40を形成するための接続配線データの生成方法については後述する。特に、接続配線データとして、複数の接続配線40の長さが互いに等しくなる接続配線データを生成するのが好ましい。
なお、アライメントマークの検出、配線データ(露光データ)の補正・生成(修正)、露光処理までの一連の処理を同一装置内で連続して行なうことができるレーザ直描装置や電子線直描装置を用いるのが好ましい。このため、上述のように、シードメタル63を形成し、レジスト64を塗布した後に、アライメントマークの検出、配線データの生成(修正)を行なうようにしているが、これに限られるものではなく、シードメタル63を形成する前に、アライメントマークの検出、配線データの生成(修正)を行なうようにしても良い。
例えば、図1に示すように、第1及び第2半導体チップ10、20が位置ずれして配置された場合、配線43として、第1及び第2半導体チップ10、20上には、予め用意された引き出し配線データに基づいて引き出し配線41、42が形成され、第1半導体チップ10と第2半導体チップ20との間には、直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を含む接続配線データに基づいて接続配線40が形成される。特に、複数の接続配線40の長さを互いに等しくするのが好ましい。
このようにして、図4(G)、図6に示すように、複数組の第1及び第2半導体チップ10、20を備え、各組において第1半導体チップ10と第2半導体チップ20とが配線43で接続された集積ウェハ(集積装置)66を製造する。
このような集積装置及びその製造方法によれば、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合であっても、複数の接続配線相互間の間隔が狭くならないため、配線間容量の増大を防ぐことができ、特性が低下しないようにすることができる。特に、複数の接続配線40の長さを互いに等しくした場合、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合であっても、各接続配線40の抵抗を均一にし、特性が低下しないようにすることができる。また、チップ間で同期が必要な場合に動作に支障をきたすことがないようにすることができる。このように、集積装置の信頼性を高めることができる。例えば、従来はチップの位置ずれや傾きによって困難であった約2μm以下の微細配線の形成(即ち、電極数の多いチップ間の相互配線の形成)を実現することができる。また、チップ間(例えばCMOS−CMOS間)配線に屈曲点(変曲点)を設け、チップ間の接続配線の長さを一定にすることで、設計通りに、約2μm以下の微細配線でのチップ間同期を実現することができる。なお、集積装置(集積チップ50)を、マルチチップパッケージともいう。
つまり、図7(A)、図7(B)に示すように、まず、樹脂モールド基板62上に、即ち、第1及び第2半導体チップ10、20の電極12、22が露出している側の表面上に、シードメタル81を形成する。ここで、シードメタル81の厚さは約100nmとする。
次に、図7(F)に示すように、レジスト82を、例えばドライエッチング処理又はウエットエッチング処理によって剥離し、次いで、図8(A)に示すように、基板表面に存在する余分なシードメタル81を、例えばエッチング又はミリング処理によって除去する。ここで、シードメタル81やめっき膜83が過剰に削られてしまうのを防止すべく、例えばドライエッチングやイオンミリング等の異方性処理を用いるのが好ましい。
次に、図8(B)に示すように、表面全体に絶縁膜(層間絶縁膜)84を形成する。
このようにして、1層目の配線層が形成される。
次に、図8(C)に示すように、例えば化学機械研磨(CMP)等によって全てのプラグ80が露出するまで研磨を行なった後、図8(D)に示すように、その表面上にシードメタル63を形成し、以降、上述の実施形態の場合と同様に、レジスト64の塗布(図8(E)参照)、露光、現像(図8(F)参照)、めっき膜67の形成(図8(G)参照)、レジスト剥離(図9(A)参照)、シードメタル除去(図9(B)参照)、絶縁膜65の形成(図9(C)参照)等の各工程を行なって、第1引き出し配線41、第2引き出し配線42及び接続配線40を含む配線43(2層目の配線層)を形成すれば良い。この場合、第1及び第2半導体チップ10、20の電極12、22にはプラグ80を介して配線43が接続されることになる。
まず、本配線データ生成装置のハードウェア構成について、図10を参照しながら説明する。
本配線データ生成装置は、コンピュータを用いて実現することができ、そのハードウェア構成は、例えば図10に示すように、CPU(Central Processing Unit)102、メモリ101、通信制御部109、入力装置106、表示制御部103、表示装置104、記憶装置105、可搬型記録媒体108のドライブ装置107を備え、これらがバス110によって相互に接続された構成になっている。なお、本装置のハードウェア構成はこれに限られるものではない。
メモリ101は、例えばRAMなどの主記憶装置であり、プログラムの実行、データの書き換え等を行なう際に、プログラム又はデータを一時的に格納するものである。
通信制御部109(通信インターフェース)は、例えばLANやインターネットなどのネットワークを介して、他の装置と通信するために用いられるものである。この通信制御部109は、コンピュータに元から組み込まれていても良いし、後からコンピュータに取り付けられたNIC(Network Interface Card)でも良い。
表示装置104は、例えば液晶ディスプレイなどの表示装置である。
表示制御部103は、例えば配線データなどを表示装置104に表示させるための制御を行なうものである。
このようなハードウェア構成を備えるコンピュータにおいて、CPU102が、例えば記憶装置105に格納されている配線データ生成プログラムをメモリ101に読み出して実行することで、後述の本配線データ生成装置の各機能が実現される。
ここで、取得部91は、樹脂30を介して支持された、複数の第1接続部分11を有する第1部品(ここでは第1半導体チップ10)及び複数の第2接続部分21を有する第2部品(ここでは第2半導体チップ20)の複数の第1接続部分11及び複数の第2接続部分21の位置情報を取得する。
配線データ生成部92は、取得部91で取得された複数の第1接続部分11及び複数の第2接続部分21の位置情報に基づいて、複数の第1接続部分11と複数の第2接続部分21とを接続する複数の接続配線40の接続配線データとして直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する。特に、配線データ生成部92は、接続配線データとして、複数の接続配線40の長さが互いに等しくなる接続配線データを生成するのが好ましい。
まず、配線データ生成装置90は、取得部91によって、樹脂30を介して支持された、複数の第1接続部分11を有する第1部品(ここでは第1半導体チップ10)及び複数の第2接続部分21を有する第2部品(ここでは第2半導体チップ20)の複数の第1接続部分11及び複数の第2接続部分21の位置情報を取得する(ステップS10、S20)。
なお、予め樹脂モールド基板62の樹脂上に、例えばエッチングやレーザマーキング等によって、アライメントマークを形成しておく。
まず、配線データ生成装置90は、取得部91によって、樹脂モールド基板62上に形成されたアライメントマーク及び各半導体チップ10、20の各電極12、22の検出結果から、このアライメントマークに対する第1半導体チップ10の各第1電極12の位置情報(相対位置情報;座標情報)、及び、このアライメントマークに対する第2半導体チップ20の各第2電極22の位置情報を取得する(ステップS10)。
次に、配線データ生成装置90は、特定部94によって、算出部93で算出された直線距離の中の最長直線距離を特定する(ステップS40)。
これにより、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合であっても、複数の接続配線40の長さを互いに等しくすることができ、各接続配線40の抵抗を均一にし、特性が低下しないようにすることが可能となる。つまり、予め用意されている配線データに対して、各接続配線40の抵抗が異なってしまうのを防止し、特性が低下しないようにすることができる。また、チップ間で同期が必要な場合に動作に支障をきたすことがないようにすることができる。これに対し、例えば、露光装置に搭載される補正機能を用いて予め用意されている配線データを補正して複数の接続配線を形成すると、複数の接続配線の長さは互いに異なるものとなる。このため、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合などに、各接続配線の抵抗が異なるものとなり、特性が低下してしまう。また、チップ間で同期が必要な場合には動作に支障をきたすことになる。
つまり、複数の第1引き出し配線41の端部の全てを通る直線(図1中、符号Aで示す)と複数の第2引き出し配線の端部の全てを通る直線(図1中、符号Bで示す)との交点(図1中、符号Cで示す)を求める。また、特定部94によって特定された最長直線距離の第1引き出し配線41の端部と第2引き出し配線42の端部との間の中点(図1中、符号Dで示す)を求める。また、上記交点及び上記中点を通る中線(仮想ライン;図1中、符号Eで示す)を求める。そして、最長直線距離以外の第1引き出し配線41の端部と第2引き出し配線42の端部とを接続する複数の接続配線40を形成するための接続配線データとして、複数の接続配線40が、仮想ライン(図1中、符号Eで示す)上に屈曲点を有する屈曲配線40Bとなり、直線で接続するよりも複数の接続配線相互間の間隔が大きくなる、屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを生成する。この場合、複数の接続配線40の屈曲点における角度(屈曲角度)は、互いに異なるものとなる(図1参照)。また、複数の接続配線40の屈曲点は、同一線上に位置することになる(図1参照)。特に、最長直線距離の第1引き出し配線41の端部と第2引き出し配線42の端部とを接続する直線配線40Aと長さが等しくなるように、各屈曲配線40Bを形成するための屈曲配線データを生成するのが好ましい(図1参照)。この場合、最長直線距離の第1引き出し配線41の端部と第2引き出し配線42の端部とを接続する直線配線40Aと長さが等しくなるように、屈曲点における角度計算を行なって、各屈曲配線40Bを形成するための屈曲配線データを生成すれば良い(図1参照)。つまり、屈曲点における配線角度を調節して、接続配線40の長さを調節することで、例えば回転ずれが生じた場合であっても、複数の接続配線40の長さを一定に保つことが可能である。なお、ここでは仮想ライン(図1中、符号Eで示す)を上記交点及び上記中点を通る中線としているが、これに限られるものではなく、仮想ライン(図1中、符号Eで示す)は、第1半導体チップ10と第2半導体チップ20との間の領域を通る直線であれば良い。但し、仮想ライン(図1中、符号Eで示す)を中線とすることで屈曲点における配線角度をより鈍角にすることができるという点で好ましい。
例えば、上述の実施形態では、配線データ生成装置90を、コンピュータに配線データ生成プログラムをインストールしたものとして構成しているが、上述の実施形態における処理をコンピュータに実行させる配線データ生成プログラム(上述のような機能をコンピュータに実現させるための配線データ生成プログラム)は、コンピュータ読取可能な記録媒体に格納した状態で提供される場合もある。
例えば、プログラム提供者が例えばサーバなどの他のコンピュータ上で提供している配線データ生成プログラムを、例えばインターネットやLAN等のネットワーク及び通信インタフェースを介して、記憶装置にインストールしても良い。これにより、上述の実施形態で説明した配線データ生成装置及び配線データ生成方法が実現され、上述の実施形態の場合と同様に、記憶装置にインストールされた配線データ生成プログラムを、CPUがメインメモリ上に読み出して実行することで、上述の実施形態の各処理が行なわれることになる。なお、コンピュータは、例えばサーバなどの他のコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムに従った処理を実行することもできる。
(付記1)
第1部品と第2部品とを樹脂を介して支持し、
前記第1部品の複数の第1接続部分と前記第2部品の複数の第2接続部分とを接続する複数の接続配線として直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成することを特徴とする集積装置の製造方法。
前記複数の接続配線として、長さが互いに等しい複数の接続配線を形成することを特徴とする、付記1に記載の集積装置の製造方法。
(付記3)
樹脂を介して支持された、複数の第1接続部分を有する第1部品及び複数の第2接続部分を有する第2部品と、
前記複数の第1接続部分と前記複数の第2接続部分とを接続する複数の接続配線とを備え、
前記複数の接続配線は、直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を含むことを特徴とする集積装置。
前記複数の接続配線は、長さが互いに等しいことを特徴とする、付記3に記載の集積装置。
(付記5)
樹脂を介して支持された、複数の第1接続部分を有する第1部品及び複数の第2接続部分を有する第2部品の前記複数の第1接続部分及び前記複数の第2接続部分の位置情報を取得する取得部と、
前記取得部で取得された前記複数の第1接続部分及び前記複数の第2接続部分の位置情報に基づいて、前記複数の第1接続部分と前記複数の第2接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する配線データ生成部とを備えることを特徴とする配線データ生成装置。
前記配線データ生成部は、前記接続配線データとして前記複数の接続配線の長さが互いに等しくなる接続配線データを生成することを特徴とする、付記5に記載の配線データ生成装置。
(付記7)
コンピュータが、
樹脂を介して支持された、複数の第1接続部分を有する第1部品及び複数の第2接続部分を有する第2部品の前記複数の第1接続部分及び前記複数の第2接続部分の位置情報を取得し、
取得された前記複数の第1接続部分及び前記複数の第2接続部分の位置情報に基づいて、前記複数の第1接続部分と前記複数の第2接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する、処理を実行することを特徴とする配線データ生成方法。
前記接続配線データを生成する処理において、前記接続配線データとして前記複数の接続配線の長さが互いに等しくなる接続配線データを生成する処理を前記コンピュータが実行することを特徴とする、付記7に記載の配線データ生成方法。
(付記9)
コンピュータに、
樹脂を介して支持された、複数の第1接続部分を有する第1部品及び複数の第2接続部分を有する第2部品の前記複数の第1接続部分及び前記複数の第2接続部分の位置情報を取得し、
取得された前記複数の第1接続部分及び前記複数の第2接続部分の位置情報に基づいて、前記複数の第1接続部分と前記複数の第2接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する、処理を実行させることを特徴とする配線データ生成プログラム。
前記接続配線データを生成する処理において、前記接続配線データとして前記複数の接続配線の長さが互いに等しくなる接続配線データを生成する処理を前記コンピュータに実行させることを特徴とする、付記9に記載の配線データ生成プログラム。
11 第1接続部分
12 第1電極
20 第2半導体チップ(第2部品)
21 第2接続部分
22 第2電極
30 樹脂
40 接続配線
40A 直線配線
40B 屈曲配線
41 第1引き出し配線
42 第2引き出し配線
43 配線
50 集積チップ(集積装置)
60 支持基板
61 仮接着剤
62 樹脂モールド基板
63 シードメタル
64 レジスト
65 絶縁膜
66 集積ウェハ(集積装置)
67 めっき膜
80 プラグ
81 シードメタル
82 レジスト
83 めっき膜
84 絶縁膜
90 配線データ生成装置
91 取得部
92 配線データ生成部
93 算出部
94 特定部
101 メモリ
102 CPU
103 表示制御部
104 表示装置
105 記憶装置
106 入力装置
107 ドライブ装置
108 可搬型記録媒体
109 通信制御部
110 バス
Claims (6)
- 第1部品と第2部品とを樹脂を介して支持し、
前記第1部品の複数の第1接続部分と前記第2部品の複数の第2接続部分とを接続する複数の接続配線として直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成し、
前記複数の接続配線として、長さが互いに等しい複数の接続配線を形成することを特徴とする集積装置の製造方法。 - 樹脂を介して支持された、複数の第1接続部分を有する第1部品及び複数の第2接続部分を有する第2部品と、
前記複数の第1接続部分と前記複数の第2接続部分とを接続する複数の接続配線とを備え、
前記複数の接続配線は、直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を含み、
前記複数の接続配線は、長さが互いに等しいことを特徴とする集積装置。 - 樹脂を介して支持された、複数の第1接続部分を有する第1部品及び複数の第2接続部分を有する第2部品の前記複数の第1接続部分及び前記複数の第2接続部分の位置情報を取得する取得部と、
前記取得部で取得された前記複数の第1接続部分及び前記複数の第2接続部分の位置情報に基づいて、前記複数の第1接続部分と前記複数の第2接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する配線データ生成部とを備えることを特徴とする配線データ生成装置。 - 前記配線データ生成部は、前記接続配線データとして前記複数の接続配線の長さが互いに等しくなる接続配線データを生成することを特徴とする、請求項3に記載の配線データ生成装置。
- コンピュータが、
樹脂を介して支持された、複数の第1接続部分を有する第1部品及び複数の第2接続部分を有する第2部品の前記複数の第1接続部分及び前記複数の第2接続部分の位置情報を取得し、
取得された前記複数の第1接続部分及び前記複数の第2接続部分の位置情報に基づいて、前記複数の第1接続部分と前記複数の第2接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する、処理を実行することを特徴とする配線データ生成方法。 - コンピュータに、
樹脂を介して支持された、複数の第1接続部分を有する第1部品及び複数の第2接続部分を有する第2部品の前記複数の第1接続部分及び前記複数の第2接続部分の位置情報を取得し、
取得された前記複数の第1接続部分及び前記複数の第2接続部分の位置情報に基づいて、前記複数の第1接続部分と前記複数の第2接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する、処理を実行させることを特徴とする配線データ生成プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013098489A JP6236858B2 (ja) | 2013-05-08 | 2013-05-08 | 集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013098489A JP6236858B2 (ja) | 2013-05-08 | 2013-05-08 | 集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014220374A JP2014220374A (ja) | 2014-11-20 |
JP6236858B2 true JP6236858B2 (ja) | 2017-11-29 |
Family
ID=51938571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013098489A Expired - Fee Related JP6236858B2 (ja) | 2013-05-08 | 2013-05-08 | 集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6236858B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI717610B (zh) | 2013-08-16 | 2021-02-01 | 美商應用材料股份有限公司 | 用於高溫低壓環境中的延長的電容性耦合的電漿源 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170243845A1 (en) * | 2016-02-19 | 2017-08-24 | Qualcomm Incorporated | Fan-out wafer-level packages with improved topology |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4828270B2 (ja) * | 2006-03-17 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2013
- 2013-05-08 JP JP2013098489A patent/JP6236858B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI717610B (zh) | 2013-08-16 | 2021-02-01 | 美商應用材料股份有限公司 | 用於高溫低壓環境中的延長的電容性耦合的電漿源 |
Also Published As
Publication number | Publication date |
---|---|
JP2014220374A (ja) | 2014-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5635247B2 (ja) | マルチチップモジュール | |
CN101584033B (zh) | 具有柔顺性的微电子组件及其方法 | |
US6836025B2 (en) | Semiconductor device configured to be surface mountable | |
TWI692842B (zh) | 半導體、封裝件、晶圓級封裝件以及其製造方法 | |
US8334174B2 (en) | Chip scale package and fabrication method thereof | |
US8975092B2 (en) | Method and system for controlling chip warpage during bonding | |
JP6466252B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP4379102B2 (ja) | 半導体装置の製造方法 | |
JP5154611B2 (ja) | 電子素子内蔵型印刷回路基板 | |
CN104766850B (zh) | 用于迹线上接合工艺的凸块焊盘 | |
TW200921821A (en) | Manufacturing method of semiconductor apparatus and semiconductor apparatus | |
US20190109092A1 (en) | Positioning structure having positioning unit | |
US20220157680A1 (en) | Flexible Package Architecture Concept in Fanout | |
CN104465473A (zh) | 具有散热件的集成电路封装系统及其制造方法 | |
JP6236858B2 (ja) | 集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラム | |
TW200929476A (en) | Interposer and method for manufacturing interposer | |
TWI818429B (zh) | 半導體封裝結構、方法、器件和電子產品 | |
JP2006210566A (ja) | 半導体装置 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 | |
JP5509851B2 (ja) | 半導体素子及びその製造方法 | |
JP2004165193A (ja) | 半導体装置及びその製造方法 | |
TWI612599B (zh) | 測試介面板組件及其製造方法 | |
JP5008886B2 (ja) | 配線基板の製造方法 | |
US20120208325A1 (en) | Semiconductor package and method for manufacturing the same | |
JP6171583B2 (ja) | 電子装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6236858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |