JP6222685B2

JP6222685B2 - 回路基板

Info

Publication number: JP6222685B2
Application number: JP2013058317A
Authority: JP
Inventors: 年夫佐藤; 忠彦千田; 久保　謙二; 謙二久保; 幹人小松
Original assignee: Hitachi Automotive Systems Ltd
Current assignee: Hitachi Astemo Ltd
Priority date: 2013-03-21
Filing date: 2013-03-21
Publication date: 2017-11-01
Anticipated expiration: 2033-03-21
Also published as: JP2014183703A

Description

本発明は、回路基板に関する。

従来、スイッチング素子やトランス等を用いて直流電力の電圧変換を行うスイッチング電源装置（ＤＣ／ＤＣコンバータ）が知られている。例えば特許文献１には、４つの半導体スイッチング素子を金属基板上に実装したスイッチング電源装置が記載されている。

特開２００５−１４３２１５号公報

特許文献１に記載のスイッチング電源装置は、耐ノイズ性が低いという問題があった。

本発明の第１の態様にかかる回路基板は、高電圧と低電圧との間を変換するＤＣ／ＤＣコンバータに用いられる高電圧側の回路基板であって、第１相の上アーム回路を構成する第１スイッチング素子と、前記第１相の下アーム回路を構成する第２スイッチング素子と、第２相の上アーム回路を構成する第３スイッチング素子と、前記第２相の下アーム回路を構成する第４スイッチング素子と、前記第１相の出力電流を伝達する第１出力層と、前記第２相の出力電流を伝達する第２出力層と、前記第１スイッチング素子および前記第３スイッチング素子のゲート端子へ印加する制御用電圧が出力される第１端子と、前記第２スイッチング素子および前記第４スイッチング素子のゲート端子へ印加する制御用電圧が出力される第２端子と、を備え、前記第１スイッチング素子、第３スイッチング素子、および前記第１端子は前記回路基板の一方に配置され、前記第２スイッチング素子、第４スイッチング素子、および前記第２端子は前記回路基板の他方に配置され、前記第１端子および前記第２端子と前記第１〜第４スイッチング素子のゲート端子とを接続する配線の各々は、前記回路基板において、前記第１出力層および前記第２出力層を跨がないように配置される。

本発明によれば、耐ノイズ性を向上させることができる。

本発明の第１の実施の形態に係る電源システムの構成を示すブロック図である。直流交流変換回路２、トランス３および整流回路４の回路構成の一例を示す回路図である。直流交流変換回路２に含まれる一次側の回路構成の一例を示す回路図である。ドライブ基板４１の配線パターンおよび部品配置の一例を示す平面図である。ドライブ基板４１とフィルタ基板４２の実装例を示す模式図である。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電源システムの構成を示すブロック図である。電源システム１００は、例えば電気自動車やハイブリッド自動車など、電気モータで駆動される車両に搭載されて使用される。

電源システム１００は、電源装置１、補機バッテリ９、電装品１０および高圧バッテリ１１を有する。電源装置１および高圧バッテリ１１は、導電性を有する金属製のケース１１１、１２１でそれぞれ覆われている。ケース１１１、１２１は、シールド線１２ａ、１２ｂを介して互いに接続されている。電源装置１を覆うケース１１１は、金属製のボルト１３ａ、１３ｂにより車両のシャーシ８に固定されている。高圧バッテリ１１を覆うケース１２１も同様に、金属製のボルト１３ｃ、１３ｄによりシャーシ８に固定されている。これにより、電源装置１および高圧バッテリ１１がシャーシ８と電気的に接続され、共通の車両アースに接地される。

電源装置１は、直流交流変換回路２、トランス３、整流回路４および制御回路５を備える。これらはケース１１１内に収納されており、ケース１１１の電位を共通のグランド（ＧＮＤ）電位として接地されている。ケース１１１には、接地用ケーブル７の一端に接続されている金属製のボルト１３ｅが取り付けられている。接地用ケーブル７の他端は、シャーシ８に取り付けられた金属製のボルト１３ｆと接続されている。このようにしてケース１１１とシャーシ８が接地用ケーブル７を介して電気的に接続されることで、前述のボルト１３ａ、１３ｂによる接地に加えて、ボルト１３ｆが取り付けられているシャーシ８の部分を接地点として、さらに電源装置１の接地が行われている。

直流交流変換回路２は、シールド線１２ａ、１２ｂを介して高圧バッテリ１１から入力される高電圧の直流電力を交流電力に変換する。トランス３は、直流交流変換回路２から出力された交流電力を変圧する。整流回路４は、トランス３にて変圧された交流電力を低電圧の直流電力に変換する。制御回路５は、直流交流変換回路２と整流回路４にそれぞれ設けられたスイッチング素子のオン／オフ制御を行うことで、これらの回路を同期して動作させ、上記のような電力変換を行わせる。これにより、電源装置１は、高圧バッテリ１１から出力される高電圧の直流電力を低電圧の直流電力に電力変換し、その電圧変換後の直流電力を補機バッテリ９および電装品１０へと出力することができる。

なお、電源装置１を双方向に電圧変換可能な構成としてもよい。この場合、電源装置１は、補機バッテリ９や電装品１０から入力される低電圧の直流電力を整流回路４により交流電力に変換し、その交流電力をトランス３により変圧した後、直流交流変換回路２で高電圧の直流電力に変換して高圧バッテリ１１へ供給する。

整流回路４の（＋）側出力は、ケース１１１に設けられた出力端子６を介して、補機バッテリ９および電装品１０の（＋）端子と接続されている。一方、整流回路４の（−）側出力は、ボルト１３ｅ、接地用ケーブル７およびボルト１３ｆを介して、補機バッテリ９の（−）端子と接続されている。整流回路４の（−）側出力は更に、ボルト１３ｅ、接地用ケーブル７、ボルト１３ｆおよびシャーシ８を介して、電装品１０の（−）端子と接続されている。これにより、電源装置１を介して、高圧バッテリ１１から補機バッテリ９および電装品１０へ直流電力が供給される。

図２は、直流交流変換回路２、トランス３および整流回路４の回路構成の一例を示す回路図である。トランス３の一次側、すなわち高電圧（ＨＶ）側には直流交流変換回路２が接続されている。また、トランス３の二次側、すなわち低電圧（ＬＶ）側には整流回路４が接続されている。制御回路５（図１）の制御によりこれらの回路が協働して動作することで、高圧バッテリ１１からＨＶ（＋）端子とＨＶ（−）端子間に入力された高電圧の直流電力が直流交流変換回路２で交流電力へと変換され、トランス３で変圧された後、整流回路４で同期整流されて低電圧の直流電力に変換される。この変換後の低電圧の直流電力は、ＬＶ（＋）端子とＬＶ（−）端子間に接続された補機バッテリ９や電装品１０へと出力される。なお、前述のように電源装置１を双方向に電圧変換可能な構成とした場合は、電力供給の方向に応じて、上記のような直流交流変換回路２と整流回路４の動作が互いに入れ替わる。

直流交流変換回路２には、一次側第１スイッチング素子Ｈ１、一次側第２スイッチング素子Ｈ２、一次側第３スイッチング素子Ｈ３および一次側第４スイッチング素子Ｈ４により構成されたＨブリッジ回路が設けられている。一次側第１スイッチング素子Ｈ１および一次側第２スイッチング素子Ｈ２は、トランス３の一次側の一端に接続されている。一次側第３スイッチング素子Ｈ３および一次側第４スイッチング素子Ｈ４は、トランス３の一次側の他端に接続されている。また整流回路４に、二次側第１スイッチング素子Ｓ１、二次側第２スイッチング素子Ｓ２、二次側第３スイッチング素子Ｓ３および二次側第４スイッチング素子Ｓ４により構成されている。二次側第４スイッチング素子Ｓ４および二次側第２スイッチング素子Ｓ２は、トランス３の二次側の一端に接続されている。二次側第３スイッチング素子Ｓ３および二次側第１スイッチング素子Ｓ1は、トランス３の二次側の他端に接続されている。直流交流変換回路２および整流回路４におけるこれらのスイッチング素子は、図２に示すように、還流ダイオードを有するスイッチング素子としてのＭＯＳＦＥＴによって構成されている。

直流交流変換回路２のＨブリッジ回路を構成する各スイッチング素子は、制御回路５からの制御信号に応じて、所定のスイッチング周波数（たとえば１００ｋＨｚ）でオンオフを交互に繰り返すスイッチング動作を行う。このＨブリッジ回路からの出力は、インダクタＬｒを経由して、トランス３の一次側に入力される。これにより、ＨＶ（＋）端子とＨＶ（−）端子間に入力された直流電力が直流交流変換回路２においてゼロ電圧を中心にスイッチングされ、交流電力が生成される。その結果、スイッチング損失を低減して変換効率を向上することができる。

図３は、直流交流変換回路２に含まれる一次側の回路構成の一例を示す回路図である。図３の例では、直流交流変換回路２とその前段の回路を、ドライブ基板４１とフィルタ基板４２により構成している。ドライブ基板４１とフィルタ基板４２は、それぞれ４層銅箔構成の絶縁基板である。フィルタ基板４２は高圧バッテリからの入力端子、正極側配線３１、負極側配線３２、入力コンデンサ２５などで構成されている。ドライブ基板４１はフィルタ基板４２からの接続端子、第１配線３３、第２配線３４、一次側第１スイッチング素子Ｈ１から一次側第４スイッチング素子Ｈ４、第１出力層３５と第２出力層３６で構成されている。ドライブ基板４１とフィルタ基板４２は接続端子Ｐ４３と接続端子Ｎ４４によって接続される。

図４は、ドライブ基板４１の配線パターンおよび部品配置の一例を示す平面図である。ドライブ基板４１の中央を紙面の上下に横切るような形で、第１出力層３５および第２出力層３６が配置されている。第１出力層３５および第２出力層３６は、ドライブ基板４１の厚さ方向において対向するように配置されているため、図４では互いに重なり合っているように描画されている。本実施形態では、第１出力層３５は第３層のパターン配線により形成され、第２出力層３６は第１層のパターン配線により形成されている。

第１出力層３５および第２出力層３６の紙面左側には、一次側第１スイッチング素子Ｈ１、一次側第３スイッチング素子Ｈ３が配置されている。第１出力層３５および第２出力層３６の紙面右側には、一次側第２スイッチング素子Ｈ２、一次側第４スイッチング素子Ｈ４が配置されている。

一次側第１スイッチング素子Ｈ１、一次側第３スイッチング素子Ｈ３のドレイン端子は、一次側第１スイッチング素子Ｈ１、一次側第３スイッチング素子Ｈ３の下面に設けられた第１配線３３に接続される。第１配線３３は、一次側第１スイッチング素子Ｈ１、一次側第３スイッチング素子Ｈ３のドレイン端子から紙面左下に設けられた接続端子Ｐ４３に向かって伸びている。

一次側第２スイッチング素子Ｈ２、一次側第４スイッチング素子Ｈ４のソース端子は、一次側第２スイッチング素子Ｈ２、一次側第４スイッチング素子Ｈ４の下面に設けられた第２配線３４に接続される。第２配線３４は、一次側第２スイッチング素子Ｈ２、一次側第４スイッチング素子Ｈ４のドレイン端子から紙面右上に設けられた接続端子Ｎ４４に向かって伸びている。

第１出力層３５に対向している一次側第１スイッチング素子Ｈ１のソース端子と一次側第２スイッチング素子Ｈ２のドレイン端子は、それぞれ第１出力層３５に接続されている。第２出力層３６に対向している一次側第３スイッチング素子Ｈ３のソース端子と一次側第４スイッチング素子Ｈ４のドレイン端子は、それぞれ第２出力層３６に接続されている。

一次側第１スイッチング素子Ｈ１、一次側第３スイッチング素子Ｈ３のゲート端子は、第１出力層３５および第２出力層３６とは逆の方向（すなわち紙面の左方向）に設けられたコネクタ５１に接続されている。一次側第１スイッチング素子Ｈ１、一次側第３スイッチング素子Ｈ３のゲート端子とコネクタ５１とを接続する配線は、一次側第１スイッチング素子Ｈ１、一次側第３スイッチング素子Ｈ３のゲート端子から、第１出力層３５および第２出力層３６とは逆の方向に向かって伸びている。コネクタ５１には、図示しないハーネスが取り付けられ、ゲート信号生成回路を有する図示しない基板と電気的に接続される。

一次側第２スイッチング素子Ｈ２、一次側第４スイッチング素子Ｈ４のゲート端子は、第１出力層３５および第２出力層３６とは逆の方向（すなわち紙面の右方向）に設けられたコネクタ５２に接続されている。一次側第２スイッチング素子Ｈ２、一次側第４スイッチング素子Ｈ４のゲート端子とコネクタ５２とを接続する配線は、一次側第２スイッチング素子Ｈ２、一次側第４スイッチング素子Ｈ４のゲート端子から、第１出力層３５および第２出力層３６とは逆の方向に向かって伸びている。コネクタ５２には、図示しないハーネスが取り付けられ、ゲート信号生成回路を有する図示しない基板と電気的に接続される。

以上のように、ドライブ基板４１上において、一次側第１スイッチング素子Ｈ１〜一次側第４スイッチング素子Ｈ４は、第１出力層３５および第２出力層３６を中心に向かい合って配置される。一次側第１スイッチング素子Ｈ１〜一次側第４スイッチング素子Ｈ４が有する各端子に接続される配線（第１配線３３や第２配線３４など）は、第１出力層３５および第２出力層３６と重なり合わないように配置されている。換言すれば、一次側第１スイッチング素子Ｈ１〜一次側第４スイッチング素子Ｈ４の各端子に接続された配線は、第１出力層３５および第２出力層３６を跨がない。

図５は、ドライブ基板４１とフィルタ基板４２の実装例を示す模式図である。ドライブ基板４１とフィルタ基板４２は、接続端子Ｐ４３および接続端子Ｎ４４を介して電気的に接続されている。フィルタ基板４２には、ドライブ基板４１上の第１配線３３と基板の厚さ方向において対向する位置に、正極側配線３１が配置されている。また、ドライブ基板４１上の第２配線３４と基板の厚さ方向において対向する位置に、負極側配線３２が配置されている。

一次側第１スイッチング素子Ｈ１〜一次側第４スイッチング素子Ｈ４のスイッチング動作時、ドライブ基板４１とフィルタ基板４２との間で、正極側配線３１、第１配線３３、第２配線３４、負極側配線３２のそれぞれに電流が流れる。図５では、この電流の経路を、矢印３７により模式的に示している。

このとき、図５に示すように、第１配線３３に流れる電流は図５の紙面左方向に向かって流れ、正極側配線３１に流れる電流は図５の紙面右方向に向かって流れる。従って、第１配線３３の電流によって発生する磁界と、正極側配線３１の電流によって発生する磁界は、断面３８において打ち消し合う。

同様に、第２配線３４に流れる電流は図５の紙面右方向に向かって流れ、負極側配線３２に流れる電流は図５の紙面左方向に向かって流れる。従って、第２配線３４の電流によって発生する磁界と、負極側配線３２の電流によって発生する磁界は、断面３９において打ち消し合う。

上述した第１の実施の形態による電源システムによれば、次の作用効果が得られる。
（１）一次側第１スイッチング素子Ｈ１〜一次側第４スイッチング素子Ｈ４に制御用電圧を伝達する配線の各々は、ドライブ基板４１において、第１出力層３５および第２出力層３６を跨がないように配置される。このようにしたので、ゲート配線等と主回路とのカップリングを防止し、耐ノイズ性を向上させることができる。また、部品配置が最適化され、回路基板を小型化することもできる。

（２）一次側第１スイッチング素子Ｈ１および一次側第３スイッチング素子Ｈ３が備えるゲート、ソース、ドレインの各端子は、第１出力層３５および第２出力層３６が配置された領域と第１配線３３が配置された領域との間において、ドライブ基板４１と接続される。同様に、一次側第２スイッチング素子Ｈ２および一次側第４スイッチング素子Ｈ４が備えるゲート、ソース、ドレインの各端子は、第１出力層３５および第２出力層３６が配置された領域と第２配線３４が配置された領域との間において、ドライブ基板４１と接続される。このようにしたので、耐ノイズ性が向上する。

（３）第１出力層３５を、ドライブ基板４１の厚さ方向において、第２出力層３６と対向して配置した。このようにしたので、第１出力層３５の電流によって発生する磁界と、第２出力層３６の電流によって発生する磁界が互いに打ち消し合い、他の電子部品への影響を与える磁気的ノイズを発生しない。

（４）フィルタ基板４２に、フィルタ基板４２の厚さ方向において第１配線３３と対向して配置される正極側配線３１と、フィルタ基板４２の厚さ方向において第２配線３４と対向して配置される負極側配線３２とを設けた。このようにしたので、配線経路のインダクタンスを減少させることができる。これにより、一次側第１スイッチング素子Ｈ１〜一次側第４スイッチング素子Ｈ４がスイッチング時に発生するサージ電圧を抑制することができ、耐ノイズ性が向上する。

次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。

（変形例１）
上記実施形態では、電気自動車やハイブリッド自動車等の車両に搭載される電源システム１００について説明したが、本発明は、これ以外の用途に用いる電源装置に適用することも可能である。例えば、ガソリンエンジンやディーゼルエンジンを駆動源として走行する通常の自動車や、電車等の他の種類の車両に搭載される電源装置に本発明を適用してもよいし、車両以外のものに搭載される電源装置に本発明を適用してもよい。

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

１…電源装置、３１…正極側配線、３２…負極側配線、３３…第１配線、３４…第２配線、３５…第１出力層、３６…第２出力層、４１…ドライブ基板、４２…フィルタ基板、４３…接続端子Ｐ、４４…接続端子Ｎ、１００…電源システム、Ｈ１…一次側第１スイッチング素子、Ｈ２…一次側第２スイッチング素子、Ｈ３…一次側第３スイッチング素子、Ｈ４…一次側第４スイッチング素子

Claims

高電圧と低電圧との間を変換するＤＣ／ＤＣコンバータに用いられる高電圧側の回路基板であって、
第１相の上アーム回路を構成する第１スイッチング素子と、
前記第１相の下アーム回路を構成する第２スイッチング素子と、
第２相の上アーム回路を構成する第３スイッチング素子と、
前記第２相の下アーム回路を構成する第４スイッチング素子と、
前記第１相の出力電流を伝達する第１出力層と、
前記第２相の出力電流を伝達する第２出力層と、
前記第１スイッチング素子および前記第３スイッチング素子のゲート端子へ印加する制御用電圧が出力される第１端子と、
前記第２スイッチング素子および前記第４スイッチング素子のゲート端子へ印加する制御用電圧が出力される第２端子と、を備え、
前記第１スイッチング素子、前記第３スイッチング素子、および前記第１端子は前記回路基板の一方に配置され、前記第２スイッチング素子、前記第４スイッチング素子、および前記第２端子は前記回路基板の他方に配置され、
前記第１端子および前記第２端子と前記第１〜第４スイッチング素子のゲート端子とを接続する配線の各々は、前記回路基板において、前記第１出力層および前記第２出力層を跨がないように配置されることを特徴とする回路基板。
請求項１に記載の回路基板において、
前記上アーム回路に前記高電圧を伝達する第１配線と、
前記下アーム回路に前記高電圧を伝達する第２配線とを備え、
前記第１スイッチング素子と前記回路基板との第１接続部および前記第３スイッチング素子と前記回路基板との第３接続部は、前記第１出力層および前記第２出力層が配置された領域と前記第１配線が配置された領域との間に配置され、
前記第２スイッチング素子と前記回路基板との第２接続部および前記第４スイッチング素子と前記回路基板との第４接続部は、前記第１出力層および前記第２出力層が配置された領域と前記第２配線が配置された領域との間に配置されることを特徴とする回路基板。
請求項２に記載の回路基板において、
前記第１出力層は、前記回路基板の厚さ方向において、前記第２出力層と対向して配置されることを特徴とする回路基板。
請求項２または３に記載の回路基板において、
前記回路基板の厚さ方向において、前記第１配線と対向して配置される正極側配線層と、
前記回路基板の厚さ方向において、前記第２配線と対向して配置される負極側配線層と、
を備えることを特徴とする回路基板。