JP6220644B2 - Chip manufacturing method - Google Patents

Chip manufacturing method Download PDF

Info

Publication number
JP6220644B2
JP6220644B2 JP2013238127A JP2013238127A JP6220644B2 JP 6220644 B2 JP6220644 B2 JP 6220644B2 JP 2013238127 A JP2013238127 A JP 2013238127A JP 2013238127 A JP2013238127 A JP 2013238127A JP 6220644 B2 JP6220644 B2 JP 6220644B2
Authority
JP
Japan
Prior art keywords
wafer
protective film
layer
chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013238127A
Other languages
Japanese (ja)
Other versions
JP2015099825A (en
Inventor
幸範 村上
幸範 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2013238127A priority Critical patent/JP6220644B2/en
Publication of JP2015099825A publication Critical patent/JP2015099825A/en
Application granted granted Critical
Publication of JP6220644B2 publication Critical patent/JP6220644B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Description

本発明は、チップの製造方法に関する。   The present invention relates to a method for manufacturing a chip.

半導体デバイスの製造工程において、表面に機能素子が設けられたウェハを複数のチップに分割する方法として、新たな方法が提案されている。すなわち、ウェハの表面に格子状に配列された分割予定ラインに沿って、ウェハに対して透過性を有するパルスレーザー光線を照射して変質層を連続的に形成し、この変質層が形成されることによって強度が低下した分割予定ラインに沿って半導体ウェハを分割する、いわゆるステルスダイシング方式の分割方法が提案されている(例えば、特許文献1参照)。   In a semiconductor device manufacturing process, a new method has been proposed as a method of dividing a wafer having a functional element on the surface into a plurality of chips. That is, along the planned dividing lines arranged in a lattice pattern on the surface of the wafer, a deteriorated layer is continuously formed by irradiating the wafer with a pulsed laser beam having transparency, and this deteriorated layer is formed. There has been proposed a so-called stealth dicing method of dividing a semiconductor wafer along a planned dividing line whose strength has been reduced by the above (see, for example, Patent Document 1).

特許文献1に記載のウェハの分割方法では、表面に保護部材が貼着されたウェハの裏面を研磨した後、裏面側から透過性を有するパルスレーザー光線を分割予定ラインに沿って照射し、変質層を形成する。そして、変質層が形成されたウェハの裏面にダイボンディング用、すなわち、チップの実装時に基板にチップを固定するための接着フィルムを貼着する。さらに接着フィルム側を、環状のフレームに装着されたダイシングテープに貼着する。その後、個々のチップに分割して、各チップをピックアップする。ピックアップされたチップは、接着フィルムが貼着されている裏面側を基板側に向けて、基板に固定される(ダイボンディング工程)。   In the wafer dividing method described in Patent Document 1, after polishing the back surface of the wafer having a protective member attached to the front surface, a pulsed laser beam having transparency is irradiated from the back surface side along the planned dividing line, and the altered layer Form. Then, an adhesive film for die bonding, that is, for fixing the chip to the substrate at the time of mounting the chip is attached to the back surface of the wafer on which the deteriorated layer is formed. Further, the adhesive film side is attached to a dicing tape attached to an annular frame. Then, it divides | segments into each chip | tip and picks up each chip | tip. The picked-up chip is fixed to the substrate with the back side to which the adhesive film is attached facing the substrate side (die bonding step).

特開2005−223282号公報JP 2005-223282 A

特許文献1に記載の分割方法では、ウェハの裏面側にダイボンディング用の接着フィルムを貼着している。しかしながら、ステルスダイシング方式の分割方法を使用するチップの製造方法において、ウェハの裏面側にチップを保護するための保護膜を形成したうえで、ウェハを分割してチップを製造する方法は確立されていない。   In the dividing method described in Patent Document 1, an adhesive film for die bonding is attached to the back side of the wafer. However, in a chip manufacturing method using a stealth dicing method, a method for manufacturing a chip by dividing a wafer after forming a protective film for protecting the chip on the back side of the wafer has been established. Absent.

本発明の目的は、ステルスダイシング方式のウェハの分割方法を使用して、裏面側に保護膜が形成されたチップを製造することができるチップの製造方法を提供することである。   An object of the present invention is to provide a chip manufacturing method capable of manufacturing a chip having a protective film formed on the back surface side by using a stealth dicing wafer dividing method.

本発明のチップの製造方法の第1態様は、
複数の機能素子が形成されたウェハの表面に保護部材を貼着する工程と、
前記保護部材が貼着された前記ウェハの裏面側から、前記機能素子間に設定された分割予定ラインに沿って、前記ウェハに対して透過性を有するレーザー光線を照射し、前記ウェハの内部に変質層を形成する工程と、
前記保護部材が貼着された前記ウェハの裏面を研磨する工程と、
前記変質層が形成された前記ウェハの裏面側に熱硬化性を有する保護膜形成層を形成する工程と、
前記保護膜形成層が形成された前記ウェハの裏面側に、支持基材と粘着剤層とを備えるダイシングシートを貼着する工程と、
前記ダイシングシートを貼着した後、前記ウェハの表面に貼着されていた前記保護部材を剥離する工程と、
前記分割予定ラインに沿って前記ウェハを複数のチップに分割する工程と、を実施する。
The first aspect of the chip manufacturing method of the present invention is:
Attaching a protective member to the surface of the wafer on which a plurality of functional elements are formed;
From the back side of the wafer to which the protective member is adhered, a laser beam having transparency to the wafer is irradiated along the scheduled division line set between the functional elements, and the inside of the wafer is altered. Forming a layer;
Polishing the back surface of the wafer to which the protective member is attached;
Forming a protective film forming layer having thermosetting on the back side of the wafer on which the altered layer is formed;
A step of adhering a dicing sheet comprising a support substrate and an adhesive layer on the back side of the wafer on which the protective film forming layer is formed;
After pasting the dicing sheet, a step of peeling the protective member stuck to the surface of the wafer;
Dividing the wafer into a plurality of chips along the division line.

本発明のチップの製造方法の第2態様は、
複数の機能素子が形成されたウェハの表面に保護部材を貼着する工程と、
前記保護部材が貼着された前記ウェハの裏面側から、前記機能素子間に設定された分割予定ラインに沿って、前記ウェハに対して透過性を有するレーザー光線を照射し、前記ウェハの内部に変質層を形成する工程と、
前記保護部材が貼着された前記ウェハの裏面を研磨する工程と、
支持基材、前記支持基材に積層されている粘着剤層、および前記粘着剤層に積層され、熱硬化性を有する保護膜形成層を備える多層膜シートを、前記保護膜形成層が前記ウェハの裏面側に形成されるように、前記変質層が形成された前記ウェハの裏面側に貼着する工程と、
前記多層膜シートを貼着した後、前記ウェハの表面に貼着されていた前記保護部材を剥離する工程と、
前記分割予定ラインに沿って前記ウェハを複数のチップに分割する工程と、を実施する。
The second aspect of the chip manufacturing method of the present invention is:
Attaching a protective member to the surface of the wafer on which a plurality of functional elements are formed;
From the back side of the wafer to which the protective member is adhered, a laser beam having transparency to the wafer is irradiated along the scheduled division line set between the functional elements, and the inside of the wafer is altered. Forming a layer;
Polishing the back surface of the wafer to which the protective member is attached;
A multilayer substrate sheet comprising a supporting substrate, a pressure-sensitive adhesive layer laminated on the supporting substrate, and a protective film-forming layer laminated on the pressure-sensitive adhesive layer and having thermosetting properties, and the protective film-forming layer is the wafer A step of adhering to the back side of the wafer on which the altered layer is formed, so as to be formed on the back side of
After pasting the multilayer film sheet, the step of peeling the protective member stuck to the surface of the wafer;
Dividing the wafer into a plurality of chips along the division line.

本発明のチップの製造方法において、
前記保護膜形成層および前記ダイシングシートが積層された前記ウェハ、または、前記多層膜シートが貼着された前記ウェハを加熱して、前記保護膜形成層を硬化させ、保護膜を形成する工程を実施することが好ましい。
In the chip manufacturing method of the present invention,
Heating the wafer on which the protective film forming layer and the dicing sheet are laminated, or the wafer on which the multilayer film sheet is adhered, curing the protective film forming layer, and forming a protective film; It is preferable to implement.

本発明のチップの製造方法において、
前記ウェハを加熱する工程は、前記保護部材を剥離する工程よりも後に実施されることが好ましい。
In the chip manufacturing method of the present invention,
The step of heating the wafer is preferably performed after the step of peeling the protective member.

本発明のチップの製造方法において、
前記支持基材側から前記保護膜にマーキング用レーザー光線を照射し、前記保護膜にマーキングを行う工程を実施することが好ましい。
In the chip manufacturing method of the present invention,
It is preferable to carry out a step of marking the protective film by irradiating the protective film with a marking laser beam from the support substrate side.

本発明のチップの製造方法において、
前記ウェハの内部に前記変質層を形成する工程の後に、前記ウェハの裏面を研磨する工程を実施し、前記変質層を除去することが好ましい。
In the chip manufacturing method of the present invention,
Preferably, after the step of forming the deteriorated layer inside the wafer, a step of polishing the back surface of the wafer is performed to remove the deteriorated layer.

本発明のチップの製造方法では、ウェハの裏面側に、熱硬化性を有する保護膜形成層および支持基材を積層させる。
これにより、ステルスダイシング方式を採用してウェハを複数のチップに分割するチップの製造方法において、チップの裏面側に保護膜を形成するための熱硬化性の保護膜形成層をウェハの裏面側に形成することができる。この保護膜形成層を加熱硬化させることにより、裏面側に保護膜が形成されたチップを製造することができる。
In the chip manufacturing method of the present invention, a protective film forming layer having thermosetting properties and a supporting substrate are laminated on the back side of the wafer.
Accordingly, in the chip manufacturing method in which the wafer is divided into a plurality of chips by adopting the stealth dicing method, a thermosetting protective film forming layer for forming a protective film on the back surface side of the chip is provided on the back surface side of the wafer. Can be formed. By heating and curing the protective film forming layer, a chip having a protective film formed on the back surface side can be manufactured.

本発明のチップの製造方法において、保護膜形成層を加熱硬化させる工程を実施する場合には、裏面側に保護膜が形成されたチップを製造することができる。これにより、製造したチップを個別に取り出したり、半導体装置に実装したりする際に、裏面側に形成された保護膜によりチップを保護することができる。
なお、加熱硬化前の保護膜形成層が形成されたチップを取り出したり、半導体装置に実装したりすると、保護膜形成層の表面に傷や跡が付いて外観が悪化するという不具合が発生するおそれがある。これに対して、チップの製造方法において保護膜形成層を加熱硬化させて保護膜を形成することにより、上述の不具合の発生を抑制できる。
In the chip manufacturing method of the present invention, when the step of heat-curing the protective film forming layer is performed, a chip having a protective film formed on the back surface side can be manufactured. Thereby, when the manufactured chip is taken out individually or mounted on a semiconductor device, the chip can be protected by the protective film formed on the back surface side.
In addition, if a chip on which a protective film forming layer before heat curing is formed is taken out or mounted on a semiconductor device, the surface of the protective film forming layer may have scratches or marks and the appearance may deteriorate. There is. On the other hand, in the chip manufacturing method, the occurrence of the above-described problems can be suppressed by forming the protective film by heating and curing the protective film forming layer.

本発明のチップの製造方法において、保護部材を剥離する工程よりも後にウェハを加熱する工程を実施する場合には、保護部材を剥離した後に加熱工程を行うので、保護部材として、耐熱性を有していない一般的に使用される材料を用いることができ、コストの削減を図ることができる。   In the chip manufacturing method of the present invention, when the step of heating the wafer is performed after the step of peeling the protective member, the heating step is performed after the protective member is peeled off. A commonly used material that is not used can be used, and the cost can be reduced.

本発明のチップの製造方法において、保護膜にマーキングを行う工程を実施する場合には、チップの裏面に形成された保護膜の表面に品番や各チップのシリアルナンバー等の各種の情報をマーキングすることができる。   In the chip manufacturing method of the present invention, when the step of marking the protective film is performed, various kinds of information such as the product number and the serial number of each chip are marked on the surface of the protective film formed on the back surface of the chip. be able to.

本発明のチップの製造方法では、好ましくは、変質層を形成した後に、ウェハの裏面を研磨する。
ここで、チップの端面が平滑ではなく欠けが存在する場合、当該欠けをきっかけにしてチップに亀裂が生じるおそれがある。
これに対して、変質層を形成した後に、ウェハを研磨することにより、変質層に沿ってウェハを割ることができる。また、ウェハを研磨する際に、ウェハとともに変質層を研磨して、除去することができ、チップの端面を平滑にできる。その結果、上述の亀裂の発生を防止し、チップ強度を向上させることができる。
In the chip manufacturing method of the present invention, it is preferable to polish the back surface of the wafer after forming the deteriorated layer.
Here, when the end surface of the chip is not smooth and there is a chip, the chip may be cracked by the chip.
On the other hand, the wafer can be broken along the deteriorated layer by polishing the wafer after forming the deteriorated layer. Further, when the wafer is polished, the deteriorated layer can be polished and removed together with the wafer, and the end face of the chip can be smoothed. As a result, it is possible to prevent the occurrence of the cracks described above and improve the chip strength.

第1実施形態の半導体ウェハを模式的に示す斜視図。The perspective view which shows the semiconductor wafer of 1st Embodiment typically. 第1実施形態の保護部材の貼着工程を模式的に示す断面概略図。The cross-sectional schematic which shows typically the sticking process of the protection member of 1st Embodiment. 第1実施形態の変質層形成工程を模式的に示す断面概略図。FIG. 3 is a schematic cross-sectional view schematically showing a deteriorated layer forming step of the first embodiment. 第1実施形態の研磨工程を模式的に示す断面概略図。The cross-sectional schematic diagram which shows the grinding | polishing process of 1st Embodiment typically. 第1実施形態の保護膜形成層の形成工程を模式的に示す断面概略図。Sectional schematic which shows typically the formation process of the protective film formation layer of 1st Embodiment. 第1実施形態のダイシングシート貼着工程を模式的に示す断面概略図。The cross-sectional schematic which shows typically the dicing sheet sticking process of 1st Embodiment. 第1実施形態の保護部材の剥離工程を模式的に示す断面概略図。The cross-sectional schematic diagram which shows typically the peeling process of the protection member of 1st Embodiment. 第1実施形態のマーキング工程を模式的に示す断面概略図。The cross-sectional schematic diagram which shows typically the marking process of 1st Embodiment. 第1実施形態の半導体ウェハ分割工程を模式的に示す断面概略図。Sectional schematic which shows typically the semiconductor wafer division | segmentation process of 1st Embodiment. 第1実施形態のピックアップ工程を模式的に示す断面概略図。Sectional schematic which shows typically the pick-up process of 1st Embodiment. 第1実施形態の回路基板に実装されたチップを模式的に示す断面概略図。FIG. 3 is a schematic cross-sectional view schematically showing a chip mounted on the circuit board of the first embodiment. 第2実施形態の積層シート貼着工程を模式的に示す断面概略図。Sectional schematic which shows typically the lamination sheet sticking process of 2nd Embodiment.

以下、本発明の実施形態を説明するが、本発明の範囲はこれらの実施例等に限定されるものではない。なお、本実施形態ではウェハの一例として、半導体ウェハを用いる場合について説明する。
[第1実施形態]
本実施形態に係るチップの製造方法は、半導体ウェハの裏面側から、半導体ウェハの内部に集光点を合わせて、例えば、赤外線レーザー光線を照射し、半導体ウェハの内部に強度が低下した変質層を形成する。そして、この変質層に沿って半導体ウェハを分割する。
この際、半導体ウェハの裏面に熱硬化性の保護膜形成層を形成した後に、半導体ウェハの裏面側に支持基材と粘着剤層とを備えるダイシングシートを配置する。そして、半導体ウェハを加熱し、保護膜形成層を硬化させることで保護膜を形成した後、ダイシングシートを拡張させて半導体ウェハを複数の保護膜付きのチップに分割する。
以下、本実施形態に係るチップの製造方法について詳細に説明する。
Embodiments of the present invention will be described below, but the scope of the present invention is not limited to these examples. In the present embodiment, a case where a semiconductor wafer is used as an example of a wafer will be described.
[First Embodiment]
In the chip manufacturing method according to the present embodiment, from the back surface side of the semiconductor wafer, the focal point is aligned with the inside of the semiconductor wafer, for example, an infrared laser beam is irradiated, and the deteriorated layer having a reduced strength is formed inside the semiconductor wafer. Form. Then, the semiconductor wafer is divided along the altered layer.
Under the present circumstances, after forming a thermosetting protective film formation layer in the back surface of a semiconductor wafer, a dicing sheet provided with a support base material and an adhesive layer is arranged on the back surface side of a semiconductor wafer. And after heating a semiconductor wafer and forming a protective film by hardening a protective film formation layer, a dicing sheet is expanded and a semiconductor wafer is divided into a plurality of chips with a protective film.
Hereinafter, the manufacturing method of the chip according to the present embodiment will be described in detail.

図1は、表面に複数の機能素子が形成された半導体ウェハを模式的に示す斜視図である。また、図2〜図9は、本実施形態のチップの製造方法の対応する工程における半導体ウェハの断面を模式的に示す図である。   FIG. 1 is a perspective view schematically showing a semiconductor wafer having a plurality of functional elements formed on the surface. 2 to 9 are views schematically showing a cross section of the semiconductor wafer in a corresponding step of the chip manufacturing method of the present embodiment.

<チップの製造方法>
・保護部材の貼着工程
半導体ウェハ1は、図1に示すように、シリコン等の基板10と、基板10の表面1Aに形成された複数の機能素子11と有する。複数の機能素子11の間には、これら複数の機能素子11を区画し、かつ、後に分割される位置を示す仮想線である分割予定ライン12が設定されている。本実施形態では、複数の分割予定ライン12が、格子状に設定されている。なお、分割予定ライン12は、仮想線ではなく、基板10に実際に引いた線であってもよい。
機能素子11としては、IC(Integrated Circuit)、LSI(Large Scale Integration)等が例示できる。これら複数の機能素子11は、複数の分割予定ライン12によって区画され、マトリクス状に配列されている。
<Chip manufacturing method>
-Sticking process of protective member The semiconductor wafer 1 has a substrate 10 such as silicon and a plurality of functional elements 11 formed on the surface 1A of the substrate 10 as shown in FIG. Between the plurality of functional elements 11, a division line 12 that is a virtual line that divides the plurality of functional elements 11 and indicates a position to be divided later is set. In the present embodiment, a plurality of division lines 12 are set in a lattice shape. Note that the planned division line 12 may be a line actually drawn on the substrate 10 instead of a virtual line.
Examples of the functional element 11 include an integrated circuit (IC) and a large scale integration (LSI). The plurality of functional elements 11 are partitioned by a plurality of division lines 12 and arranged in a matrix.

図2には、表面に保護部材2が貼着された半導体ウェハ1の断面概略図が示されている。
本実施形態では、半導体ウェハ1の表面1Aに、図2に示すように保護部材2を貼着する貼着工程を実施する。
保護部材2は、表面1Aに形成された機能素子11を保護する。保護部材2は、例えば、樹脂層の単層シートや、基材上に樹脂層が形成された積層シートである。
この保護部材2に用いられる樹脂層の材質は、例えば、ゴム系、アクリル系、シリコーン系、ポリウレタン系、ポリウレタンアクリレート系、ポリエステル系、ポリオレフィン系、ポリビニルエーテル系等の樹脂である。
FIG. 2 shows a schematic cross-sectional view of a semiconductor wafer 1 having a protective member 2 attached to the surface.
In this embodiment, the sticking process which sticks the protection member 2 to the surface 1A of the semiconductor wafer 1 as shown in FIG.
The protection member 2 protects the functional element 11 formed on the surface 1A. The protective member 2 is, for example, a single layer sheet of a resin layer or a laminated sheet in which a resin layer is formed on a substrate.
The material of the resin layer used for the protective member 2 is, for example, a resin such as rubber, acrylic, silicone, polyurethane, polyurethane acrylate, polyester, polyolefin, or polyvinyl ether.

保護部材2が樹脂層の単層シートである場合には、その厚さは好ましくは5μm以上500μm以下、さらに好ましくは10μm以上300μm以下、特に好ましくは30μm以上200μm以下の範囲にある。シートの厚さが薄すぎる場合には、研削時に研削水が浸入し、ウェハ表面が汚染されることがある。また、保護シートに自立性がなく、取扱性が低下する。一方、シートの厚さが厚すぎる場合には、ウェハの研削厚み精度が低下する。また、ウェハに樹脂層に由来する残渣物が発生することがある。   When the protective member 2 is a single-layer sheet of a resin layer, the thickness is preferably 5 μm or more and 500 μm or less, more preferably 10 μm or more and 300 μm or less, and particularly preferably 30 μm or more and 200 μm or less. If the thickness of the sheet is too thin, grinding water may enter during grinding and the wafer surface may be contaminated. In addition, the protective sheet is not self-supporting and handling properties are reduced. On the other hand, when the thickness of the sheet is too thick, the grinding thickness accuracy of the wafer is lowered. Further, a residue derived from the resin layer may be generated on the wafer.

また、保護部材2が基材と樹脂層とから構成される積層シートである場合、基材は特に限定はされないが、例えば低密度ポリエチレン、直鎖状低密度ポリエチレン、高密度ポリエチレン、ポリプロピレン、ポリブテン等のポリオレフィン、エチレン酢酸ビニル共重合体、エチレン(メタ)アクリル酸共重合体、エチレン(メタ)アクリル酸エステル共重合体等のエチレン共重合体、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリ塩化ビニル、アクリルゴム、ポリアミド、ウレタン等からなるフィルムが用いられる。また、基材としては、例えば、これらの架橋フィルムも用いられる。上記の基材は1種単独でもよいし、さらにこれらを2種類以上組み合わせた複合フィルムであってもよい。また上記のフィルムの他、これらを着色した透明フィルムまたは不透明フィルム等を用いることができる。   Further, when the protective member 2 is a laminated sheet composed of a base material and a resin layer, the base material is not particularly limited. For example, low density polyethylene, linear low density polyethylene, high density polyethylene, polypropylene, polybutene Polyolefin such as ethylene vinyl acetate copolymer, ethylene (meth) acrylic acid copolymer, ethylene copolymer such as ethylene (meth) acrylic acid ester copolymer, polyester such as polyethylene terephthalate and polyethylene naphthalate, polychlorinated A film made of vinyl, acrylic rubber, polyamide, urethane or the like is used. Moreover, as a base material, these bridge | crosslinking films are also used, for example. The above-mentioned base material may be one kind alone, or may be a composite film in which two or more kinds are combined. In addition to the above films, transparent films or opaque films colored with these can be used.

また、樹脂層が設けられる基材表面には、樹脂層との密着性を向上させるために、コロナ処理を施したり、プライマー層を設けてもよい。また樹脂層とは反対面に耐熱性、易滑性等の各種層を設けてもよい。   Moreover, in order to improve adhesiveness with a resin layer, you may give a corona treatment or a primer layer in the base-material surface in which a resin layer is provided. Moreover, you may provide various layers, such as heat resistance and slipperiness, on the opposite surface to a resin layer.

保護部材2が、上述のような基材と樹脂層とを備える積層シートである場合、樹脂層の厚さは好ましくは0.5μm以上200μm以下、さらに好ましくは1μm以上100μm以下、特に好ましくは5μm以上50μm以下の範囲にある。また、基材の厚さは好ましくは5μm以上500μm以下、さらに好ましくは10μm以上300μm以下、特に好ましくは30μm以上200μm以下の範囲にある。積層シートの場合には、シートの自立性が保たれるため、樹脂層は単層シートの場合と比べて薄くてもよい。   When the protective member 2 is a laminated sheet including the base material and the resin layer as described above, the thickness of the resin layer is preferably 0.5 μm to 200 μm, more preferably 1 μm to 100 μm, and particularly preferably 5 μm. It is in the range of 50 μm or less. The thickness of the substrate is preferably in the range of 5 μm to 500 μm, more preferably 10 μm to 300 μm, and particularly preferably 30 μm to 200 μm. In the case of a laminated sheet, since the self-supporting property of the sheet is maintained, the resin layer may be thinner than in the case of a single-layer sheet.

・変質層形成工程
図3には、半導体ウェハ1の内部に変質層を形成する工程を説明する断面概略図が示されている。
本実施形態では、半導体ウェハ1の表面1Aに保護部材2を貼着した後、半導体ウェハ1の裏面1B側から半導体ウェハ1に対して透過性を有するパルスレーザー光線を分割予定ライン12に沿って照射し、半導体ウェハ1の基板10の内部に分割予定ライン12(図1参照)に沿って変質層13を形成する変質層形成工程を実施する。
FIG. 3 is a schematic cross-sectional view illustrating a step of forming a deteriorated layer inside the semiconductor wafer 1.
In this embodiment, after the protective member 2 is attached to the front surface 1A of the semiconductor wafer 1, a pulsed laser beam having transparency to the semiconductor wafer 1 is irradiated along the planned dividing line 12 from the back surface 1B side of the semiconductor wafer 1. Then, the deteriorated layer forming step of forming the deteriorated layer 13 along the planned division line 12 (see FIG. 1) inside the substrate 10 of the semiconductor wafer 1 is performed.

変質層形成工程は、図3に示すように、レーザー加工装置6を用いて実施される。このレーザー加工装置6は、被加工物を保持するチャックテーブル61と、該チャックテーブル61上に保持された被加工物にパルスレーザー光線を照射するレーザー光線照射手段62と、図示しないが、チャックテーブル61上に保持された半導体ウェハ1を撮像する撮像手段と、チャックテーブル61を移動させる移動手段とを備えている。
レーザー光線照射手段62は、YAGレーザー発振器やYVOレーザー発振器等のパルスレーザー光線発振器と、繰り返し周波数設定手段と、発振されたパルスレーザー光線を集光するための集光器とを備える。このレーザー光線照射手段62は、半導体ウェハ1の基板10に対して透過性を有するパルスレーザー光線を照射する。
The deteriorated layer forming step is performed using a laser processing apparatus 6 as shown in FIG. The laser processing apparatus 6 includes a chuck table 61 that holds a workpiece, laser beam irradiation means 62 that irradiates a workpiece held on the chuck table 61 with a pulsed laser beam, and a chuck table 61 that is not shown. An image pickup means for picking up an image of the semiconductor wafer 1 held on the substrate and a moving means for moving the chuck table 61 are provided.
The laser beam irradiation means 62 includes a pulse laser beam oscillator such as a YAG laser oscillator or a YVO 4 laser oscillator, a repetition frequency setting means, and a condenser for condensing the oscillated pulse laser beam. This laser beam irradiation means 62 irradiates the substrate 10 of the semiconductor wafer 1 with a pulsed laser beam having transparency.

この変質層形成工程は、先ず、半導体ウェハ1の保護部材2側をチャックテーブル61に載置する。
そして、図示しない撮像手段により、半導体ウェハ1を撮像して、半導体ウェハ1に対して予め設定された分割予定ライン12を、半導体ウェハ1における実際の設定位置に一致させて、パルスレーザー光線の照射すべき位置の位置合わせを行うアライメント作業を行う。
アライメント作業を行った後、チャックテーブル61を図示しない移動手段により移動させて、複数の分割予定ライン12の内の1つの分割予定ラインの一端が、レーザー光線照射手段62の照射位置と重なるように、半導体ウェハ1とレーザー光線照射手段62との相対的な位置を変更する。
そして、レーザー光線照射手段62からパルスレーザー光線を、半導体ウェハ1の裏面1B側から内部の集光点Pに集光させるように照射しつつ、チャックテーブル61すなわち半導体ウェハ1を所定の送り速度で移動させて、パルスレーザー光線が照射される位置を分割予定ライン12に沿って移動させる。レーザー光線照射手段62による照射位置を分割予定ライン12の一端から他端まで移動させたら、レーザー光線照射手段62によるパルスレーザー光線の照射を停止させるとともに半導体ウェハ1の移動を停止させる。このようなパルスレーザー光線の照射を、格子状に設定された複数の分割予定ライン12のそれぞれに沿って実施する。
In this deteriorated layer forming step, first, the protective member 2 side of the semiconductor wafer 1 is placed on the chuck table 61.
Then, the semiconductor wafer 1 is imaged by an imaging unit (not shown), and the division schedule line 12 set in advance for the semiconductor wafer 1 is made to coincide with the actual set position in the semiconductor wafer 1 and irradiated with a pulse laser beam. Alignment work to align the power position.
After performing the alignment operation, the chuck table 61 is moved by a moving means (not shown) so that one end of one of the plurality of division planned lines 12 overlaps the irradiation position of the laser beam irradiation means 62. The relative position between the semiconductor wafer 1 and the laser beam irradiation means 62 is changed.
The chuck table 61, that is, the semiconductor wafer 1 is moved at a predetermined feeding speed while irradiating the laser beam irradiation means 62 with a pulsed laser beam from the back surface 1 </ b> B side of the semiconductor wafer 1 so as to be focused on the internal focusing point P. Thus, the position irradiated with the pulse laser beam is moved along the division line 12. When the irradiation position by the laser beam irradiation means 62 is moved from one end to the other end of the division planned line 12, the irradiation of the pulse laser beam by the laser beam irradiation means 62 is stopped and the movement of the semiconductor wafer 1 is stopped. Such pulse laser beam irradiation is performed along each of the plurality of division lines 12 set in a lattice shape.

この変質層形成工程において、レーザー加工装置6は、パルスレーザー光線の集光点Pを半導体ウェハ1の内部の任意の位置に合わせることができ、半導体ウェハ1の内部の任意の位置に変質層13を形成することができる。この変質層13は、溶融再固化層として形成され、周辺部よりも強度が低下している。   In this deteriorated layer forming step, the laser processing device 6 can adjust the condensing point P of the pulse laser beam to an arbitrary position inside the semiconductor wafer 1, and the deteriorated layer 13 at an arbitrary position inside the semiconductor wafer 1. Can be formed. This altered layer 13 is formed as a melt-resolidified layer and has a lower strength than the peripheral portion.

ここで、後述する研磨工程において裏面1B側から基板10が研磨され、基板10の一部が除去される。本実施形態では、変質層13は、半導体ウェハ1の厚み方向(以下、単に、厚み方向とも称する)において、研磨工程で研磨され除去される範囲で、基板10に形成されている。   Here, in the polishing step described later, the substrate 10 is polished from the back surface 1B side, and a part of the substrate 10 is removed. In the present embodiment, the altered layer 13 is formed on the substrate 10 in a thickness direction of the semiconductor wafer 1 (hereinafter, also simply referred to as a thickness direction) within a range that is polished and removed in a polishing process.

・研磨工程
図4には、半導体ウェハ1の裏面1Bを研磨する工程を説明する断面概略図が示されている。
本実施形態では、変質層13を半導体ウェハ1に形成した後、図4に示すように、半導体ウェハ1の裏面1Bを研磨する研磨工程を実施する。
研磨工程は、図4に示すように、研磨装置7を用いて実施される。研磨装置7は、半導体ウェハ1を載置するチャックテーブル71と、半導体ウェハ1を研磨する研磨工具72と、を備える。
チャックテーブル71は、載置された半導体ウェハ1を図示しない吸着手段で保持しつつ、回転可能に構成されている。
研磨工具72は、半導体ウェハ1に接触して研磨する研磨砥石721を備え、この研磨砥石721を半導体ウェハ1に接触させた状態で回転させる。研磨砥石721として、例えば、フエルト等の柔軟部材に酸化ジルコニア等の砥粒を分散させ適宜のボンド剤で固定したものを用いる。
Polishing Step FIG. 4 is a schematic cross-sectional view illustrating a step of polishing the back surface 1B of the semiconductor wafer 1.
In the present embodiment, after the altered layer 13 is formed on the semiconductor wafer 1, a polishing step for polishing the back surface 1 </ b> B of the semiconductor wafer 1 is performed as shown in FIG. 4.
The polishing step is performed using a polishing apparatus 7 as shown in FIG. The polishing apparatus 7 includes a chuck table 71 for placing the semiconductor wafer 1 and a polishing tool 72 for polishing the semiconductor wafer 1.
The chuck table 71 is configured to be rotatable while holding the semiconductor wafer 1 placed thereon by suction means (not shown).
The polishing tool 72 includes a polishing grindstone 721 that polishes in contact with the semiconductor wafer 1, and rotates the polishing grindstone 721 in contact with the semiconductor wafer 1. As the polishing grindstone 721, for example, a material in which abrasive grains such as zirconia oxide are dispersed in a flexible member such as felt and fixed with an appropriate bond agent is used.

研磨工程では、先ず、半導体ウェハ1に貼着されている保護部材2側が研磨装置7のチャックテーブル71に接触するように、半導体ウェハ1をチャックテーブル71に載置する。そして、チャックテーブル71を例えば300rpmで回転させながら、研磨砥石721を例えば6000rpmで回転させて半導体ウェハ1の裏面1Bに接触させる。これにより、半導体ウェハ1の裏面1Bを研磨する。半導体ウェハ1の裏面1Bは、鏡面状に研磨されることが好ましい。なお、研磨後の半導体ウェハ1の基板10の厚さは、特に限定されないが、通常は50μm以上200μm以下程度である。   In the polishing step, first, the semiconductor wafer 1 is placed on the chuck table 71 so that the protective member 2 side attached to the semiconductor wafer 1 contacts the chuck table 71 of the polishing apparatus 7. Then, while the chuck table 71 is rotated at, for example, 300 rpm, the polishing grindstone 721 is rotated at, for example, 6000 rpm, and brought into contact with the back surface 1B of the semiconductor wafer 1. Thereby, the back surface 1B of the semiconductor wafer 1 is polished. The back surface 1B of the semiconductor wafer 1 is preferably polished into a mirror surface. The thickness of the substrate 10 of the semiconductor wafer 1 after polishing is not particularly limited, but is usually about 50 μm or more and 200 μm or less.

この研磨工程において、半導体ウェハ1が裏面1B側から研磨される。本実施形態の研磨工程において、半導体ウェハ1の基板10は、研磨工具72からの外力によって変質層13に沿って割れ、各チップに対応する複数部分に分かれる。この際、基板10は、基板10の材料であるシリコンの結晶方位に準じて割れる。
また、上述のよう変質層13は、半導体ウェハ1の厚み方向において、研磨工程にて研磨される範囲で基板10に形成されている。このため、変質層13は、基板10とともに研磨装置7によって研磨され除去される。このようにして、基板10に形成された変質層13は除去され、シリコンの結晶方位に準じて割れた基板10の断面は平滑となっている。これに対して、ブレードを用いて基板10を切断する場合、断面が荒れるため、チップの端面が平滑ではなく、端面に欠けが生じやすい。このため、チップの端面に形成された欠けをきっかけとして、チップに亀裂(チッピング)が生じやすい。
なお、半導体ウェハ1は、表面1Aに貼着された保護部材2によって保持されている。このため、上述のように複数部分に分かれた基板10の各部分が離散することを抑制できる。
In this polishing step, the semiconductor wafer 1 is polished from the back surface 1B side. In the polishing process of the present embodiment, the substrate 10 of the semiconductor wafer 1 is broken along the altered layer 13 by an external force from the polishing tool 72 and divided into a plurality of portions corresponding to the respective chips. At this time, the substrate 10 is cracked according to the crystal orientation of silicon which is the material of the substrate 10.
Further, the altered layer 13 is formed on the substrate 10 in the thickness direction of the semiconductor wafer 1 as long as it is polished in the polishing step. For this reason, the altered layer 13 is polished and removed by the polishing apparatus 7 together with the substrate 10. In this way, the altered layer 13 formed on the substrate 10 is removed, and the cross section of the substrate 10 that is broken in accordance with the crystal orientation of silicon is smooth. On the other hand, when the substrate 10 is cut using a blade, the cross section is rough, so that the end surface of the chip is not smooth and the end surface is likely to be chipped. For this reason, the chip is likely to crack (chipping) due to the chip formed on the end face of the chip.
The semiconductor wafer 1 is held by a protective member 2 adhered to the surface 1A. For this reason, it can suppress that each part of the board | substrate 10 divided into several parts as mentioned above is discrete.

・保護膜形成層の形成工程
図5には、研磨された半導体ウェハ1の裏面1Bに保護膜形成層3を形成する工程を説明する断面概略図が示されている。
本実施形態では、研磨工程を実施した後、図5に示すように、半導体ウェハ1の裏面1Bに保護膜形成層3を形成する本形成工程を実施する。本実施形態の保護膜形成層の形成工程は、例えば、保護膜形成層3の材料として、ペースト状の材料を半導体ウェハ1の裏面1Bに塗布することで実施される。また、保護膜形成層の形成工程は、保護膜形成層3の材料が剥離可能に基材に支持されたシートを作成し、当該シートを裏面1Bに配置した後、基材を剥離させることで実施されてもよい。
FIG. 5 is a schematic cross-sectional view illustrating a step of forming the protective film forming layer 3 on the back surface 1B of the polished semiconductor wafer 1. FIG.
In the present embodiment, after performing the polishing step, the main formation step of forming the protective film forming layer 3 on the back surface 1B of the semiconductor wafer 1 is performed as shown in FIG. The formation process of the protective film formation layer of this embodiment is implemented by apply | coating a paste-form material to the back surface 1B of the semiconductor wafer 1 as a material of the protective film formation layer 3, for example. Moreover, the formation process of a protective film formation layer makes the sheet | seat supported by the base material so that the material of the protective film formation layer 3 can peel, arrange | positions the said sheet | seat on the back surface 1B, and then peels the base material. May be implemented.

保護膜形成層3は、例えば、熱硬化性成分と、バインダーポリマー成分と、を含むものが好ましく、後述する加熱工程によって硬化される。この保護膜形成層3の厚さは、好ましくは3μm以上100μm以下、より好ましくは10μm以上60μm以下である。保護膜形成層3の硬化後の23℃における貯蔵弾性率は、好ましくは100MPa以上10万MPa以下、より好ましくは1000MPa以上1万MPa以下である。   The protective film forming layer 3 preferably includes, for example, a thermosetting component and a binder polymer component, and is cured by a heating process described later. The thickness of the protective film forming layer 3 is preferably 3 μm or more and 100 μm or less, more preferably 10 μm or more and 60 μm or less. The storage elastic modulus at 23 ° C. after curing of the protective film forming layer 3 is preferably 100 MPa or more and 100,000 MPa or less, more preferably 1000 MPa or more and 10,000 MPa or less.

熱硬化性成分としては、例えばエポキシ樹脂、フェノール樹脂、メラミン樹脂、尿素樹脂、ポリエステル樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ベンゾオキサジン樹脂等およびこれらの混合物が挙げられる。特に本実施形態では、エポキシ樹脂、フェノール樹脂ならびにこれらの混合物が好ましく用いられる。   Examples of the thermosetting component include epoxy resins, phenol resins, melamine resins, urea resins, polyester resins, urethane resins, acrylic resins, polyimide resins, benzoxazine resins, and mixtures thereof. In particular, in this embodiment, an epoxy resin, a phenol resin, and a mixture thereof are preferably used.

エポキシ樹脂は、加熱を受けると三次元網状化し、強固な被膜を形成する性質を有する。このようなエポキシ樹脂としては、公知の種々のエポキシ樹脂が用いられるが、通常は、分子量300〜2000程度のものが好ましく、特に分子量300〜500、好ましくは分子量330〜400の常態で液状のエポキシ樹脂と、分子量400〜2500、好ましくは分子量500〜2000の常温で固体のエポキシ樹脂とをブレンドした形で用いるのが望ましい。また、本実施形態において好ましく使用されるエポキシ樹脂のエポキシ当量は通常50g/eq〜5000g/eqである。このようなエポキシ樹脂としては、具体的には、ビスフェノールA、ビスフェノールF、レゾルシノール、フェニルノボラック、クレゾールノボラックなどのフェノール類のグリシジルエーテル;ブタンジオール、ポリエチレングリコール、ポリプロピレングリコールなどのアルコール類のグリシジルエーテル;フタル酸、イソフタル酸、テトラヒドロフタル酸などのカルボン酸のグリシジルエーテル;アニリンイソシアヌレートなどの窒素原子に結合した活性水素をグリシジル基で置換したグリシジル型もしくはアルキルグリシジル型のエポキシ樹脂;ビニルシクロヘキサンジエポキシド、3,4-エポキシシクロヘキシルメチル-3,4-ジシクロヘキサンカルボキシレート、2-(3,4-エポキシ)シクロヘキシル-5,5-スピロ(3,4-エポキシ)シクロヘキサン-m-ジオキサンなどのように、分子内の炭素−炭素二重結合を例えば酸化することによりエポキシが導入された、いわゆる脂環型エポキシドを挙げることができる。その他、ビフェニル骨格、ジシクロヘキサジエン骨格、ナフタレン骨格を有するエポキシ樹脂を用いることができる。   Epoxy resins have the property of forming a three-dimensional network upon heating and forming a strong film. As such an epoxy resin, various known epoxy resins are used, but usually those having a molecular weight of about 300 to 2,000 are preferred, and in particular, a normal state liquid epoxy having a molecular weight of 300 to 500, preferably a molecular weight of 330 to 400. It is desirable to use a resin and a blended epoxy resin having a molecular weight of 400 to 2500, preferably a molecular weight of 500 to 2000, which is solid at room temperature. Moreover, the epoxy equivalent of the epoxy resin preferably used in the present embodiment is usually 50 g / eq to 5000 g / eq. Specific examples of such epoxy resins include glycidyl ethers of phenols such as bisphenol A, bisphenol F, resorcinol, phenyl novolac, and cresol novolac; glycidyl ethers of alcohols such as butanediol, polyethylene glycol, and polypropylene glycol; Glycidyl ethers of carboxylic acids such as phthalic acid, isophthalic acid and tetrahydrophthalic acid; glycidyl type or alkyl glycidyl type epoxy resins in which active hydrogen bonded to a nitrogen atom such as aniline isocyanurate is substituted with a glycidyl group; vinylcyclohexane diepoxide; 3,4-epoxycyclohexylmethyl-3,4-dicyclohexanecarboxylate, 2- (3,4-epoxy) cyclohexyl-5,5-spiro (3,4-epoxy) cyclohexane-m-di Examples include so-called alicyclic epoxides in which an epoxy is introduced, for example, by oxidizing a carbon-carbon double bond in a molecule, such as oxane. In addition, an epoxy resin having a biphenyl skeleton, a dicyclohexadiene skeleton, or a naphthalene skeleton can be used.

これらの中でも、本実施形態では、ビスフェノール系グリシジル型エポキシ樹脂、o-クレゾールノボラック型エポキシ樹脂およびフェノールノボラック型エポキシ樹脂が好ましく用いられる。これらエポキシ樹脂は、1種単独で、または2種以上を組み合わせて用いることができる。エポキシ樹脂を用いる場合には、助剤として、熱活性型潜在性エポキシ樹脂硬化剤を併用することが好ましい。   Among these, in this embodiment, bisphenol glycidyl type epoxy resin, o-cresol novolak type epoxy resin and phenol novolak type epoxy resin are preferably used. These epoxy resins can be used alone or in combination of two or more. When using an epoxy resin, it is preferable to use a thermally activated latent epoxy resin curing agent in combination as an auxiliary agent.

熱活性型潜在性エポキシ樹脂硬化剤とは、室温ではエポキシ樹脂と反応せず、ある温度以上の加熱により活性化し、エポキシ樹脂と反応するタイプの硬化剤である。熱活性型潜在性エポキシ樹脂硬化剤の活性化方法には、加熱による化学反応で活性種(アニオン、カチオン)を生成する方法;室温付近ではエポキシ樹脂中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法;モレキュラーシーブ封入タイプの硬化剤で高温で溶出して硬化反応を開始する方法;マイクロカプセルによる方法等が存在する。   The thermally activated latent epoxy resin curing agent is a type of curing agent that does not react with the epoxy resin at room temperature but is activated by heating at a certain temperature or more and reacts with the epoxy resin. The heat activated latent epoxy resin curing agent is activated by a method in which active species (anions and cations) are generated by a chemical reaction by heating; the epoxy resin is stably dispersed in the epoxy resin at around room temperature and is heated at a high temperature. There are a method of initiating a curing reaction by dissolving and dissolving with a solvent; a method of starting a curing reaction by elution at a high temperature with a molecular sieve encapsulated type curing agent; a method using a microcapsule and the like.

本実施形態において、使用される熱活性型潜在性エポキシ樹脂硬化剤の具体例としては、各種オニウム塩や、二塩基酸ジヒドラジド化合物、ジシアンジアミド、アミンアダクト硬化剤、イミダゾール化合物等の高融点活性水素化合物等を挙げることができる。これら熱活性型潜在性エポキシ樹脂硬化剤は、1種単独で、または2種以上を組み合わせて用いることができる。上記のような熱活性型潜在性エポキシ樹脂硬化剤は、エポキシ樹脂100質量部に対して、好ましくは0.1質量部以上20質量部以下、さらに好ましくは0.2質量部以上10質量部以下、特に好ましくは0.3質量部以上5質量部以下の割合で用いられる。   In the present embodiment, specific examples of the thermally activated latent epoxy resin curing agent used include various onium salts, high melting point active hydrogen compounds such as dibasic acid dihydrazide compounds, dicyandiamide, amine adduct curing agents, and imidazole compounds. Etc. These thermally activated latent epoxy resin curing agents can be used singly or in combination of two or more. The thermally activated latent epoxy resin curing agent as described above is preferably 0.1 parts by mass or more and 20 parts by mass or less, more preferably 0.2 parts by mass or more and 10 parts by mass or less with respect to 100 parts by mass of the epoxy resin. Particularly preferably, it is used in a proportion of 0.3 to 5 parts by mass.

フェノール系樹脂としては、アルキルフェノール、多価フェノール、ナフトール等のフェノール類とアルデヒド類との縮合物等が特に制限されることなく用いられる。本実施形態において好ましく使用されるフェノール系樹脂としては、具体的には、フェノールノボラック樹脂、o-クレゾールノボラック樹脂、p-クレゾールノボラック樹脂、t-ブチルフェノールノボラック樹脂、ジシクロペンタジエンクレゾール樹脂、ポリパラビニルフェノール樹脂、ビスフェノールA型ノボラック樹脂、あるいはこれらの変性物等が用いられる。   As the phenolic resin, a condensate of phenols such as alkylphenol, polyhydric phenol, naphthol and aldehydes is used without particular limitation. Specific examples of the phenolic resin preferably used in the present embodiment include phenol novolak resin, o-cresol novolak resin, p-cresol novolak resin, t-butylphenol novolak resin, dicyclopentadiene cresol resin, polyparavinyl. A phenol resin, a bisphenol A type novolak resin, or a modified product thereof is used.

これらのフェノール系樹脂に含まれるフェノール性水酸基は、前記エポキシ樹脂のエポキシ基と加熱により容易に付加反応して、耐衝撃性の高い硬化物を形成できる。このため、エポキシ樹脂とフェノール系樹脂とを併用してもよい。   The phenolic hydroxyl group contained in these phenolic resins can easily undergo an addition reaction with the epoxy group of the epoxy resin by heating to form a cured product having high impact resistance. For this reason, you may use together an epoxy resin and a phenol-type resin.

バインダーポリマー成分は、保護膜形成層3に適度なタックを与え、シートの操作性を向上させるために用いられる。バインダーポリマーの質量平均分子量は、通常は5万以上200万以下、好ましくは10万以上150万以下、特に好ましくは20万以上100万以下の範囲にある。分子量が低過ぎるとシート形成が不充分となり、高過ぎると他の成分との相溶性が悪くなり、結果として均一なシート形成が妨げられる。このようなバインダーポリマーとしては、例えばアクリル系ポリマー、ポリエステル樹脂、ウレタン樹脂、シリコーン樹脂、ゴム系ポリマー等が用いられ、特にアクリル系ポリマーが好ましく用いられる。   The binder polymer component is used to give an appropriate tack to the protective film forming layer 3 and improve the operability of the sheet. The mass average molecular weight of the binder polymer is usually in the range of 50,000 to 2,000,000, preferably 100,000 to 1,500,000, particularly preferably 200,000 to 1,000,000. If the molecular weight is too low, sheet formation will be insufficient, and if it is too high, compatibility with other components will be poor, and as a result, uniform sheet formation will be hindered. As such a binder polymer, for example, an acrylic polymer, a polyester resin, a urethane resin, a silicone resin, a rubber polymer, and the like are used, and an acrylic polymer is particularly preferably used.

アクリル系ポリマーとしては、例えば、(メタ)アクリル酸エステルモノマーおよび(メタ)アクリル酸誘導体から導かれる構成単位とからなる(メタ)アクリル酸エステル共重合体が挙げられる。ここで(メタ)アクリル酸エステルモノマーとしては、好ましくはアルキル基の炭素数が1〜18である(メタ)アクリル酸アルキルエステル、例えば(メタ)アクリル酸メチル、(メタ)アクリル酸エチル、(メタ)アクリル酸プロピル、(メタ)アクリル酸ブチル等が用いられる。また、(メタ)アクリル酸誘導体としては、例えば(メタ)アクリル酸、(メタ)アクリル酸グリシジル、(メタ)アクリル酸ヒドロキシエチル等を挙げることができる。   Examples of the acrylic polymer include (meth) acrylic acid ester copolymers composed of structural units derived from (meth) acrylic acid ester monomers and (meth) acrylic acid derivatives. Here, the (meth) acrylic acid ester monomer is preferably a (meth) acrylic acid alkyl ester having an alkyl group having 1 to 18 carbon atoms, such as methyl (meth) acrylate, ethyl (meth) acrylate, (meth ) Propyl acrylate, butyl (meth) acrylate, etc. are used. Examples of the (meth) acrylic acid derivative include (meth) acrylic acid, glycidyl (meth) acrylate, and hydroxyethyl (meth) acrylate.

メタクリル酸グリシジル等を構成単位として用いることでアクリル系ポリマーにグリシジル基を導入すると、前述した熱硬化性成分としてのエポキシ樹脂との相溶性が向上し、保護膜形成層の硬化後のガラス転移温度(Tg)が高くなり耐熱性が向上する。また、アクリル酸ヒドロキシエチル等を構成単位として用いてアクリル系ポリマーに水酸基を導入することで、基板10への密着性や粘着性をコントロールすることができる。   When a glycidyl group is introduced into an acrylic polymer by using glycidyl methacrylate as a structural unit, the compatibility with the epoxy resin as the thermosetting component described above is improved, and the glass transition temperature after curing of the protective film forming layer (Tg) is increased and heat resistance is improved. Moreover, the adhesiveness and adhesiveness to the board | substrate 10 are controllable by introduce | transducing a hydroxyl group into an acrylic polymer using hydroxyethyl acrylate etc. as a structural unit.

バインダーポリマーとしてアクリル系ポリマーを使用した場合における当該ポリマーの質量平均分子量は、好ましくは10万以上であり、特に好ましくは15万以上100万以下である。アクリル系ポリマーのガラス転移温度は通常20℃以下、好ましくは−70℃〜0℃程度であり、常温(23℃)においては粘着性を有する。   When an acrylic polymer is used as the binder polymer, the mass average molecular weight of the polymer is preferably 100,000 or more, and particularly preferably 150,000 or more and 1,000,000 or less. The glass transition temperature of the acrylic polymer is usually 20 ° C. or lower, preferably about −70 ° C. to 0 ° C., and has adhesiveness at room temperature (23 ° C.).

保護膜形成層3は、上述の熱硬化性成分とバインダーポリマー成分とが以下の配合比率で配合されていることが好ましい。すなわち、熱硬化性成分は、バインダーポリマー成分100質量部に対して、好ましくは50質量部以上1500質量部以下、さらに好ましくは70質量部以上1000質量部以下、特に好ましくは80質量部以上800質量部以下である。   As for the protective film formation layer 3, it is preferable that the above-mentioned thermosetting component and binder polymer component are mix | blended with the following compounding ratios. That is, the thermosetting component is preferably 50 parts by weight or more and 1500 parts by weight or less, more preferably 70 parts by weight or more and 1000 parts by weight or less, and particularly preferably 80 parts by weight or more and 800 parts by weight or less with respect to 100 parts by weight of the binder polymer component. Or less.

また、保護膜形成層3は、フィラーが配合されていてもよい。フィラーとしては、結晶シリカ、溶融シリカ、合成シリカ等のシリカや、アルミナ、ガラスバルーン等の無機フィラーが挙げられる。保護膜形成層3に無機フィラーを添加することにより、硬化後の層の熱膨張係数をウェハの熱膨張係数に近づけることができ、これによって加工途中のウェハの反りを低減することができる。フィラーとしては合成シリカが好ましく、特に半導体装置の誤作動の要因となるα線の線源を極力除去したタイプの合成シリカが最適である。フィラーの形状としては、球形、針状、無定型タイプのものいずれも使用可能であるが、特に最密充填の可能な球形のフィラーが好ましい。   Further, the protective film forming layer 3 may contain a filler. Examples of the filler include silica such as crystalline silica, fused silica, and synthetic silica, and inorganic filler such as alumina and glass balloon. By adding an inorganic filler to the protective film forming layer 3, the thermal expansion coefficient of the cured layer can be brought close to the thermal expansion coefficient of the wafer, thereby reducing the warpage of the wafer during processing. Synthetic silica is preferable as the filler, and in particular, synthetic silica of the type from which the α-ray source that causes malfunction of the semiconductor device is removed as much as possible is optimal. As the shape of the filler, any of a spherical shape, a needle shape, and an amorphous type can be used, but a spherical filler capable of closest packing is particularly preferable.

また、保護膜形成層3に添加するフィラーとしては、上述した無機フィラーの他にも、下記のような機能性のフィラーが配合されていてもよい。例えば、ダイボンド後の導電性の付与を目的として、金、銀、銅、ニッケル、アルミニウム、ステンレス、カーボン、またはセラミック、あるいはニッケル、アルミニウム等を銀で被覆したもののような導電性フィラーを添加してもよく、また熱伝導性の付与を目的として、金、銀、銅、ニッケル、アルミニウム、ステンレス、シリコーン、ゲルマニウム等の金属材料やそれらの合金等の熱伝導性物質を添加してもよい。   Moreover, as a filler added to the protective film formation layer 3, the following functional fillers other than the inorganic filler mentioned above may be mix | blended. For example, for the purpose of imparting conductivity after die bonding, a conductive filler such as gold, silver, copper, nickel, aluminum, stainless steel, carbon, or ceramic, or nickel, aluminum, etc. coated with silver is added. Alternatively, for the purpose of imparting thermal conductivity, a metallic material such as gold, silver, copper, nickel, aluminum, stainless steel, silicone, germanium, or a thermal conductive material such as an alloy thereof may be added.

さらに、保護膜形成層3に添加するフィラーとしては、硬化後における保護膜と基板10との接着性・密着性を向上させる目的で、カップリング剤を添加することもできる。カップリング剤は、保護膜の耐熱性を損なわずに、接着性、密着性を向上させることができ、さらに耐水性(耐湿熱性)も向上する。カップリング剤としては、その汎用性とコストメリットなどからシラン系(シランカップリング剤)が好ましい。   Furthermore, as a filler added to the protective film formation layer 3, a coupling agent can also be added for the purpose of improving the adhesiveness / adhesion between the protective film and the substrate 10 after curing. The coupling agent can improve adhesion and adhesion without impairing the heat resistance of the protective film, and also improves water resistance (moisture heat resistance). The coupling agent is preferably a silane (silane coupling agent) because of its versatility and cost merit.

保護膜形成層3に配合されるフィラーの添加量は、フィラーの種類により様々であるが、一般的には保護膜形成層3を形成する全成分の40質量%以上90質量%以下であることが好ましく、50質量%以上85質量%以下であることがより好ましい。保護膜形成層3中のフィラーをこのような配合比とすることで、硬化被膜(保護膜)の23℃における弾性率、グロス、全光線透過率を調整することができる。フィラーを増量することで、硬化被膜の23℃における弾性率を増加させることができ、半導体ウェハ1(または、後述するチップ100(図10参照))に対する保護機能が付与される。一方、グロスや全光線透過率は減少して、保護膜表面にレーザーによって印字されたマークの認識性も向上する。また、硬化後の保護膜の熱膨張係数をウェハの熱膨張係数に近づけることができる。これによって加工途中において熱膨張係数の違いにより発生するウェハの反りを低減することができる。ウェハに反りが発生すると破損しやすく、また搬送が困難となる。   The amount of filler added to the protective film forming layer 3 varies depending on the type of filler, but is generally 40% by mass or more and 90% by mass or less of all components forming the protective film forming layer 3. Is preferable, and it is more preferable that it is 50 mass% or more and 85 mass% or less. By setting the filler in the protective film forming layer 3 to such a blending ratio, the elastic modulus, gloss, and total light transmittance at 23 ° C. of the cured film (protective film) can be adjusted. By increasing the amount of filler, the elastic modulus at 23 ° C. of the cured coating can be increased, and a protection function for the semiconductor wafer 1 (or a chip 100 (see FIG. 10) described later) is given. On the other hand, the gloss and total light transmittance are reduced, and the recognizability of the mark printed on the surface of the protective film by the laser is improved. Further, the thermal expansion coefficient of the protective film after curing can be brought close to the thermal expansion coefficient of the wafer. Thus, it is possible to reduce the warpage of the wafer that occurs due to the difference in thermal expansion coefficient during the processing. If the wafer is warped, it is easily damaged and difficult to carry.

また、保護膜形成層3には、顔料や染料が添加されていることが好ましい。保護膜形成層3に顔料や染料を添加することによって、後述するマーキング工程において保護膜の表面に形成される印字の認識性を向上させることができる。また、顔料や染料を添加することにより、上記保護膜の弾性率をある程度制御することができる。
このような顔料としては、カーボンブラックや、各種の無機顔料が例示できる。またアゾ系、インダスレン系、インドフェノール系、フタロシアニン系、インジゴイド系、ニトロソ系、ザンセン系、オキシケトン系などの各種有機顔料が挙げられる。
The protective film forming layer 3 is preferably added with a pigment or a dye. By adding a pigment or a dye to the protective film forming layer 3, it is possible to improve the recognizability of printing formed on the surface of the protective film in the marking step described later. Moreover, the elastic modulus of the protective film can be controlled to some extent by adding pigments or dyes.
Examples of such pigments include carbon black and various inorganic pigments. Also, various organic pigments such as azo, indanthrene, indophenol, phthalocyanine, indigoid, nitroso, xanthene, oxyketone and the like can be mentioned.

顔料、染料の添加量もその種類により様々であるが、一般的には保護膜形成層3を形成する全成分の0.1質量%以上20質量%以下であることが好ましく、0.2質量%以上15質量%以下であることがより好ましい。
また、保護膜形成層3には、硬化前の凝集力を調節するために、有機多価イソシアナート化合物、有機多価イミン化合物、有機金属キレート化合物等の架橋剤を添加することもできる。
The amount of pigment and dye added varies depending on the type, but generally it is preferably 0.1% by mass or more and 20% by mass or less of the total components forming the protective film forming layer 3, and 0.2% by mass. % To 15% by mass is more preferable.
In addition, a crosslinking agent such as an organic polyvalent isocyanate compound, an organic polyvalent imine compound, or an organometallic chelate compound can be added to the protective film forming layer 3 in order to adjust the cohesive force before curing.

また、保護膜形成層3は、着色されていてもよい。保護膜形成層3の着色は、例えば、顔料、染料等を配合することで行われる。保護膜形成層3を着色しておくと、外観の向上を図ることができる。   Moreover, the protective film formation layer 3 may be colored. The protective film forming layer 3 is colored by, for example, blending a pigment, a dye or the like. If the protective film forming layer 3 is colored, the appearance can be improved.

さらに保護膜形成層3に帯電防止剤を添加してもよい。帯電防止剤を添加することにより、静電気を抑制できるため、チップの信頼性が向上する。また、リン酸化合物、ブロム化合物、リン系化合物等を加え難燃性を付加することでパッケージとしての信頼性が向上する。   Further, an antistatic agent may be added to the protective film forming layer 3. By adding an antistatic agent, static electricity can be suppressed, so that the reliability of the chip is improved. Moreover, the reliability as a package improves by adding a flame retardant property by adding a phosphoric acid compound, a bromine compound, a phosphorus compound, or the like.

保護膜形成層3が上述のようにフィラー、顔料、染料を含む場合には、上記保護膜にレーザーマーキング等によって鮮明な印字を形成できる。すなわち、これらの場合には、印字部と非印字部との間で充分なコントラスト差が得られることになり、印字の認識性が向上される。   When the protective film forming layer 3 includes a filler, a pigment, and a dye as described above, a clear print can be formed on the protective film by laser marking or the like. That is, in these cases, a sufficient contrast difference is obtained between the print portion and the non-print portion, and the print recognition is improved.

・ダイシングシート貼着工程
図6には、半導体ウェハ1の裏面1B側にダイシングシート4を貼着する工程を説明する断面概略図が示されている。
ダイシングシート4は、図6に示すように、支持基材41と、支持基材41に積層された粘着剤層42と、を備え、伸長可能に形成されている。ダイシングシート4は、粘着剤層42が環状のリングフレーム5に貼着されることで、装着されている。
本実施形態では、図6に示すように、保護膜形成層3が形成された半導体ウェハ1の裏面1B側にダイシングシート4をさらに貼着するダイシングシート貼着工程を実施する。より具体的には、ダイシングシート4の粘着剤層42が保護膜形成層3に貼着され、半導体ウェハ1側から、保護膜形成層3、粘着剤層42、および支持基材41がこのような順番で積層されている。
このようにして、本実施形態の半導体ウェハ1は、図6に示すようにリングフレーム5およびダイシングシート4によって支持された状態となる。
-Dicing sheet sticking process The cross-sectional schematic explaining the process of sticking the dicing sheet 4 to the back surface 1B side of the semiconductor wafer 1 is shown by FIG.
As shown in FIG. 6, the dicing sheet 4 includes a support base 41 and an adhesive layer 42 laminated on the support base 41 and is formed to be stretchable. The dicing sheet 4 is mounted by attaching the adhesive layer 42 to the annular ring frame 5.
In the present embodiment, as shown in FIG. 6, a dicing sheet adhering step for further adhering the dicing sheet 4 to the back surface 1B side of the semiconductor wafer 1 on which the protective film forming layer 3 is formed is performed. More specifically, the pressure-sensitive adhesive layer 42 of the dicing sheet 4 is attached to the protective film forming layer 3, and the protective film forming layer 3, the pressure-sensitive adhesive layer 42, and the support base material 41 are thus formed from the semiconductor wafer 1 side. They are stacked in the correct order.
In this way, the semiconductor wafer 1 of the present embodiment is supported by the ring frame 5 and the dicing sheet 4 as shown in FIG.

支持基材41としては、後述するマーキング工程において、保護膜にレーザーマーキングによる印字が可能となるように、使用するレーザーの波長に対して透過性を有する材質で形成されていることが好ましい。例えば、ポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリウレタンフィルム、エチレン酢酸ビニルフィルム、アイオノマー樹脂フィルム、エチレン・(メタ)アクリル酸共重合体フィルム、ポリスチレンフィルム、ポリカーボネートフィルム、ポリイミドフィルム、フッ素樹脂フィルム、液晶ポリマーフィルム等が用いられる。またこれらの架橋フィルム、放射線・放電等による改質フィルムも用いられる。またこれらの積層フィルムであってもよい。   The support substrate 41 is preferably formed of a material that is transparent to the wavelength of the laser to be used so that printing by laser marking can be performed on the protective film in a marking step described later. For example, polyethylene film, polypropylene film, polybutene film, polybutadiene film, polymethylpentene film, polyvinyl chloride film, vinyl chloride copolymer film, polyethylene terephthalate film, polyethylene naphthalate film, polybutylene terephthalate film, polyurethane film, ethylene acetate A vinyl film, an ionomer resin film, an ethylene / (meth) acrylic acid copolymer film, a polystyrene film, a polycarbonate film, a polyimide film, a fluororesin film, a liquid crystal polymer film, and the like are used. In addition, these cross-linked films and modified films by radiation / discharge or the like are also used. Moreover, these laminated films may be sufficient.

さらに、耐熱性を考慮すると支持基材41としては、高融点のものが好ましい。具体的には、融点は150℃以上が好ましく、200℃以上がさらに好ましい。融点が150℃以上であれば、保護膜形成層3を加熱硬化させる加熱工程において、支持基材41が溶融し形状を保てなくなったり、周辺の装置と融着してしまうことを防止できる。具体的には、支持基材41として、例えばポリメチルペンテンフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリイミドフィルム、フッ素樹脂フィルム、液晶ポリマーフィルムを用いることが好ましい。   Furthermore, when the heat resistance is taken into consideration, the support substrate 41 preferably has a high melting point. Specifically, the melting point is preferably 150 ° C. or higher, more preferably 200 ° C. or higher. When the melting point is 150 ° C. or higher, it is possible to prevent the support base material 41 from being melted and unable to maintain its shape or being fused with peripheral devices in the heating step of heat-curing the protective film forming layer 3. Specifically, for example, a polymethylpentene film, a polyethylene terephthalate film, a polyethylene naphthalate film, a polyimide film, a fluororesin film, or a liquid crystal polymer film is preferably used as the support substrate 41.

この支持基材41の厚さ寸法は、後述する分割工程において、半導体ウェハ1を各チップに分割するために支持基材41を拡張させた際に、支持基材41が裂けない程度の強度を有する寸法であることが望ましい。
ところで、支持基材41の厚さ寸法が大きいと、後述するマーキング工程において、レーザーマーキングに用いられるマーキング用レーザー光線を、支持基材41越しに保護膜上に合焦させることが困難となるおそれがある。
従って、本実施形態のようにマーキング工程を実施する場合では、支持基材41の厚さ寸法は次のような条件を満たすことが好ましい。すなわち、支持基材41の厚さ寸法は、上述のような断裂を抑制可能な強度を有する寸法であることに加えて、さらに、マーキング用レーザー光線を、支持基材41越しに保護膜上に合焦可能な寸法であることが好ましい。
The thickness dimension of the support base material 41 is such that the support base material 41 is not torn when the support base material 41 is expanded in order to divide the semiconductor wafer 1 into chips in a dividing step described later. It is desirable that the dimensions have.
By the way, when the thickness dimension of the support base material 41 is large, it may be difficult to focus the marking laser beam used for laser marking on the protective film through the support base material 41 in the marking step described later. is there.
Therefore, when the marking process is performed as in the present embodiment, the thickness dimension of the support base material 41 preferably satisfies the following conditions. That is, the thickness dimension of the support base material 41 is a dimension having a strength capable of suppressing the above-described tearing, and further, the marking laser beam is passed over the support base material 41 over the protective film. It is preferable that the dimensions are in focus.

粘着剤層42は、粘着剤により形成されており、粘着性を有している。本実施形態では、粘着剤層42は、保護膜形成層3が硬化されて裏面1Bに形成された保護膜と、粘着剤層42との界面での剥離を適切に行うことができる粘着力を有するものであればよい。
具体的には、粘着剤層42に用いる粘着剤としては、例えば、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤、ポリアミド系粘着剤、ウレタン系粘着剤、フッ素系粘着剤、スチレン−ジエンブロック共重合体系粘着剤を適宜選択して用いることができる。
また、粘着剤層42としては、紫外線等の外的刺激によって粘着力が低下する性質を有する粘着剤を用いて形成してもよく、これにより、保護膜と粘着剤層42との界面での剥離を適切に行うことができる。このような、粘着剤層42と保護膜との剥離を容易にする粘着剤としては、例えば、エネルギー線硬化型粘着剤や、熱膨張性粘着剤を用いることができる。粘着剤は単独でまたは2種以上組み合わせて使用することができる。例えば、アクリル系樹脂、エネルギー線重合性化合物、光重合開始剤および硬化剤等を適宜配合して調製された粘着剤で粘着剤層42を構成することが好ましい。エネルギー線重合性化合物としては、アクリレート系化合物やウレタンアクリレート系オリゴマー等を用いることができる。光重合開始剤としては、公知の材料を用いることができる。
The pressure-sensitive adhesive layer 42 is formed of a pressure-sensitive adhesive and has adhesiveness. In the present embodiment, the pressure-sensitive adhesive layer 42 has a pressure-sensitive adhesive force that can appropriately perform peeling at the interface between the pressure-sensitive adhesive layer 42 and the protective film formed on the back surface 1B after the protective film-forming layer 3 is cured. What is necessary is just to have.
Specifically, examples of the adhesive used for the adhesive layer 42 include an acrylic adhesive, a rubber adhesive, a vinyl alkyl ether adhesive, a silicone adhesive, a polyester adhesive, a polyamide adhesive, A urethane-based adhesive, a fluorine-based adhesive, and a styrene-diene block copolymer-based adhesive can be appropriately selected and used.
Further, the pressure-sensitive adhesive layer 42 may be formed using a pressure-sensitive adhesive having a property that the adhesive force is reduced by an external stimulus such as ultraviolet rays, and thereby, at the interface between the protective film and the pressure-sensitive adhesive layer 42. Peeling can be performed appropriately. As such a pressure-sensitive adhesive that facilitates peeling between the pressure-sensitive adhesive layer 42 and the protective film, for example, an energy ray curable pressure-sensitive adhesive or a heat-expandable pressure-sensitive adhesive can be used. An adhesive can be used individually or in combination of 2 or more types. For example, the pressure-sensitive adhesive layer 42 is preferably composed of a pressure-sensitive adhesive prepared by appropriately mixing an acrylic resin, an energy beam polymerizable compound, a photopolymerization initiator, a curing agent, and the like. As the energy beam polymerizable compound, an acrylate compound, a urethane acrylate oligomer, or the like can be used. A known material can be used as the photopolymerization initiator.

本実施形態では、後述のように保護膜形成層3の硬化が加熱によって行われるため、粘着剤層42は耐熱性を有する粘着剤により形成されていることが好ましい。耐熱性を有する粘着剤としては、例えば、アクリル系、シリコーン系の粘着剤が好ましく用いられる。   In this embodiment, since the protective film forming layer 3 is cured by heating as will be described later, the pressure-sensitive adhesive layer 42 is preferably formed of a heat-resistant pressure-sensitive adhesive. As an adhesive having heat resistance, for example, an acrylic or silicone adhesive is preferably used.

本実施形態では、支持基材41にコロナ処理等の処理を施した後、粘着剤層42を積層し、支持基材41と粘着剤層42との接合力を高めたダイシングシート4を用いることが好ましい。保護膜形成層3の硬化により形成される保護膜は、支持基材41上に粘着剤層42を介して剥離可能に積層された状態にある。従って、支持基材41と粘着剤層42との接合力を高めておくことにより、後述するピックアップ工程において、保護膜と粘着剤層42との界面での剥離をより適切に行うことができる。   In the present embodiment, after the treatment such as corona treatment is performed on the support base 41, the pressure-sensitive adhesive layer 42 is laminated, and the dicing sheet 4 in which the bonding strength between the support base 41 and the pressure-sensitive adhesive layer 42 is increased is used. Is preferred. The protective film formed by curing of the protective film forming layer 3 is in a state of being detachably laminated on the support base material 41 via the adhesive layer 42. Therefore, by increasing the bonding force between the support substrate 41 and the pressure-sensitive adhesive layer 42, it is possible to more appropriately perform peeling at the interface between the protective film and the pressure-sensitive adhesive layer 42 in the pickup process described later.

・保護部材の剥離工程
図7には、貼着されていた保護部材2を剥離した後の半導体ウェハ1の断面概略図が示されている。
本実施形態では、ダイシングシート貼着工程において、半導体ウェハ1の裏面1B側の保護膜形成層3にダイシングシート4を貼着した後、半導体ウェハ1の表面1Aに貼着された保護部材2を剥離する剥離工程を実施する。
剥離工程は、ダイシングシート4側を吸着テーブル等で吸着保持した状態で、半導体ウェハ1の表面1A側から保護部材2を剥離することが好ましい。加熱硬化前の保護膜形成層3は、柔らかいため、ダイシングシート4を貼着することなく、保護膜形成層3側を直接吸着テーブル等で吸着保持すると、吸着跡が形成されてしまう。そして、その後の加熱工程により保護膜にも吸着跡が残り外観不良となるおそれがある。しかしながら、本実施形態では、予めダイシングシート4を貼着して柔らかい保護膜形成層3を覆って保護しているため、外観不良を抑制することができる。
FIG. 7 shows a schematic cross-sectional view of the semiconductor wafer 1 after peeling off the attached protective member 2.
In the present embodiment, after the dicing sheet 4 is attached to the protective film forming layer 3 on the back surface 1B side of the semiconductor wafer 1 in the dicing sheet attaching step, the protective member 2 attached to the surface 1A of the semiconductor wafer 1 is used. A peeling process for peeling is performed.
In the peeling step, it is preferable to peel the protective member 2 from the surface 1A side of the semiconductor wafer 1 in a state where the dicing sheet 4 side is sucked and held by a suction table or the like. Since the protective film forming layer 3 before heat curing is soft, if the protective film forming layer 3 side is directly adsorbed and held by an adsorbing table or the like without adhering the dicing sheet 4, an adsorption mark is formed. Then, there is a possibility that an adsorption trace remains on the protective film due to the subsequent heating process, resulting in poor appearance. However, in this embodiment, since the dicing sheet 4 is pasted in advance and the soft protective film forming layer 3 is covered and protected, appearance defects can be suppressed.

・加熱工程
本実施形態では、保護部材2を剥離する剥離工程を実施した後、ダイシングシート4に支持された半導体ウェハ1を図示しない加熱装置によって加熱し、保護膜形成層3を硬化させて保護膜(以下、保護膜3Aとも称する)を形成する。本実施形態の加熱工程では、例えば、半導体ウェハ1を130℃で2時間、加熱する。
-Heating process In this embodiment, after implementing the peeling process which peels the protection member 2, the semiconductor wafer 1 supported by the dicing sheet 4 is heated with the heating apparatus which is not shown in figure, and the protective film formation layer 3 is hardened and protected. A film (hereinafter also referred to as protective film 3A) is formed. In the heating process of the present embodiment, for example, the semiconductor wafer 1 is heated at 130 ° C. for 2 hours.

・マーキング工程
図8には、半導体ウェハ1の裏面1Bに形成された保護膜3Aにレーザーマーキングを施す工程を説明する断面概略図が示されている。
本実施形態では、加熱工程を実施した後、図8に示すように、レーザーマーキング装置8を用いて保護膜3Aにマーキングを行うマーキング工程を実施する。このマーキング工程では、レーザーマーキング装置8は、ダイシングシート4に支持された半導体ウェハ1の保護膜3Aに対して支持基材41側からマーキング用レーザー光線を照射し、保護膜3Aにチップの品番や製造番号等を意味する数字、文字およびマーク等を印字する。
Marking Step FIG. 8 is a schematic cross-sectional view illustrating a step of applying laser marking to the protective film 3A formed on the back surface 1B of the semiconductor wafer 1.
In this embodiment, after performing a heating process, as shown in FIG. 8, the marking process which marks the protective film 3A using the laser marking apparatus 8 is implemented. In this marking process, the laser marking device 8 irradiates the protective film 3A of the semiconductor wafer 1 supported by the dicing sheet 4 with a marking laser beam from the support base material 41 side, and the protective film 3A is subjected to chip part number and manufacturing. Prints numbers, letters, marks, etc. that mean numbers.

・半導体ウェハ分割工程
図9には、ダイシングシート4およびリングフレーム5に支持された半導体ウェハ1をチップ100に分割する工程を説明する断面概略図が示されている。
本実施形態では、マーキング工程を実施した後、図9に示すように、ダイシングシート4を拡張して、半導体ウェハ1を各チップ100に分割する半導体ウェハ分割工程を実施する。この半導体ウェハ分割工程は、ダイシングシート4に支持された半導体ウェハ1を図示しないウェハ設置部の設置面に載置するとともに、図示しないリングフレーム保持部によってリングフレーム5を保持した状態で、図示しない昇降手段により、例えばウェハ設置部を上昇させることで実施される。なお、ウェハ設置部の外形寸法は、リングフレーム5の内径寸法よりも小さくなっており、ウェハ設置部は、昇降手段によって上昇された際に、リングフレーム5の内側を通過する。
昇降手段によりウェハ設置部を上昇させ、ウェハ設置部の設置面の高さが、リングフレーム保持部に保持されたリングフレーム5の高さよりも相対的に高くなると、ダイシングシート4が、図9の矢印で示すように、厚み方向と直交し、外側に向かう方向に拡張される。その結果、半導体ウェハ1が複数のチップ100に分割される。具体的には、ダイシングシート4に貼着された保護膜3Aは、ダイシングシート4の拡張に応じて外側に向かって伸長される。伸長された保護膜3Aは、研磨工程において半導体ウェハ1が割れた位置(分割予定ライン12が設定された位置)に沿って切断される。このようにして半導体ウェハ1が各チップ100に分割される。分割されたチップ100は、表面に機能素子11を、裏面に保護膜3Aを有する。
FIG. 9 is a schematic cross-sectional view illustrating a step of dividing the semiconductor wafer 1 supported by the dicing sheet 4 and the ring frame 5 into chips 100.
In the present embodiment, after performing the marking process, as shown in FIG. 9, the dicing sheet 4 is expanded and the semiconductor wafer dividing process for dividing the semiconductor wafer 1 into the respective chips 100 is performed. In this semiconductor wafer dividing step, the semiconductor wafer 1 supported by the dicing sheet 4 is placed on the installation surface of the wafer installation unit (not shown), and the ring frame 5 is held by the ring frame holding unit (not shown). For example, it is carried out by raising the wafer setting portion by the elevating means. The outer dimension of the wafer installation part is smaller than the inner diameter dimension of the ring frame 5, and the wafer installation part passes through the inside of the ring frame 5 when raised by the lifting means.
When the wafer setting portion is raised by the lifting means, and the height of the setting surface of the wafer setting portion becomes relatively higher than the height of the ring frame 5 held by the ring frame holding portion, the dicing sheet 4 is moved as shown in FIG. As indicated by the arrows, the film is expanded in the direction orthogonal to the thickness direction and toward the outside. As a result, the semiconductor wafer 1 is divided into a plurality of chips 100. Specifically, the protective film 3 </ b> A attached to the dicing sheet 4 is extended outward according to the expansion of the dicing sheet 4. The extended protective film 3A is cut along the position where the semiconductor wafer 1 is broken in the polishing process (the position where the division planned line 12 is set). In this way, the semiconductor wafer 1 is divided into each chip 100. The divided chip 100 has a functional element 11 on the front surface and a protective film 3A on the back surface.

<半導体装置の製造方法>
以下、上述のようなチップの製造方法によって製造されたチップを回路基板に実装して半導体装置を製造する、半導体装置の製造方法について説明する。図10および図11は、半導体装置の製造方法の一実施形態に対応する工程における各部材の断面を模式的に示す図である。
・ピックアップ工程
図10には、半導体ウェハ1の分割後、ダイシングシート4に支持された各チップ100を取り出す工程を説明する断面概略図が示されている。
本実施形態では、半導体ウェハ分割工程を実施した後、図10に示すように、個片化されたチップ100を取り出すピックアップ工程を実施する。
ピックアップ工程は、コレット等の汎用手段によりチップ100を取り出すことで実施される。
<Method for Manufacturing Semiconductor Device>
Hereinafter, a semiconductor device manufacturing method for manufacturing a semiconductor device by mounting a chip manufactured by the above-described chip manufacturing method on a circuit board will be described. 10 and 11 are diagrams schematically showing a cross section of each member in a process corresponding to one embodiment of a method for manufacturing a semiconductor device.
Pickup Process FIG. 10 is a schematic cross-sectional view illustrating a process of taking out each chip 100 supported by the dicing sheet 4 after the semiconductor wafer 1 is divided.
In the present embodiment, after performing the semiconductor wafer dividing step, as shown in FIG. 10, a picking-up step for taking out the singulated chips 100 is performed.
The pickup process is performed by taking out the chip 100 by a general-purpose means such as a collet.

・取り付け工程
図11には、取り出したチップ100を回路基板9に取り付ける工程を説明する断面概略図が示されている。
チップ100の保護膜3Aが設けられている面とは反対側の面には、図11に示されるようにバンプ電極11Aが設けられている。なお、バンプ電極11Aが設けられている面には、機能素子11も設けられているが、図11においては、機能素子11を省略する。
回路基板9は、図11に示すように、基板電極91を表面に有する。
チップ100のバンプ電極11Aと回路基板9の基板電極91とが電気的に接続されている。
本実施形態では、ピックアップ工程により取り出されたチップ100を回路基板9に取り付ける取り付け工程を実施する。本実施形態のチップ100の取り付け工程は、フリップチップ方式により行われる。以下に示す工程を経る。回路基板9の基板電極91に、接合材80を所定量設ける。接合材80としては、例えば、ハンダ、異方導電性フィルム(ACF)、異方導電性接着剤(ACA)、異方導電性ペースト(ACP)を適用できる。次に、チップ100のバンプ電極11Aが設けられている面を基板電極91側に向けて、設けられた接合材80の上からを押し付けて、接合材80の中にバンプ電極11Aを入り込ませる。その際、チップ100の周縁にも接合材80が行きわたる。次に、実装装置の熱圧着ヘッドにより回路基板9に向かってチップ100を所定時間、加熱および加圧して熱圧着する。その後、接合材80の硬化により、チップ100と回路基板9との間やチップ100の周縁にフィレット81が形成される。なお、フリップチップ方式による実装方法としては、例えば、ESC(Epoxy Encapsulated Solder Connection)工法、C4(Controlled Collapse Chip Connection)工法、超音波フリップチップ工法などが挙げられる。
Attachment Process FIG. 11 is a schematic cross-sectional view for explaining a process of attaching the extracted chip 100 to the circuit board 9.
A bump electrode 11A is provided on the surface of the chip 100 opposite to the surface on which the protective film 3A is provided, as shown in FIG. In addition, although the functional element 11 is also provided on the surface on which the bump electrode 11A is provided, the functional element 11 is omitted in FIG.
As shown in FIG. 11, the circuit board 9 has a substrate electrode 91 on the surface.
The bump electrode 11A of the chip 100 and the substrate electrode 91 of the circuit board 9 are electrically connected.
In the present embodiment, an attachment process for attaching the chip 100 taken out by the pickup process to the circuit board 9 is performed. The attachment process of the chip 100 of this embodiment is performed by a flip chip method. The process shown below is performed. A predetermined amount of bonding material 80 is provided on the substrate electrode 91 of the circuit board 9. As the bonding material 80, for example, solder, an anisotropic conductive film (ACF), an anisotropic conductive adhesive (ACA), or an anisotropic conductive paste (ACP) can be applied. Next, the surface of the chip 100 on which the bump electrode 11 </ b> A is provided is directed toward the substrate electrode 91, and is pressed from above the provided bonding material 80 to insert the bump electrode 11 </ b> A into the bonding material 80. At that time, the bonding material 80 also reaches the periphery of the chip 100. Next, the chip 100 is heated and pressed for a predetermined time toward the circuit board 9 by the thermocompression bonding head of the mounting apparatus to perform thermocompression bonding. Thereafter, the fillet 81 is formed between the chip 100 and the circuit board 9 or at the periphery of the chip 100 by curing the bonding material 80. Examples of the mounting method using the flip chip method include an ESC (Epoxy Encapsulated Solder Connection) method, a C4 (Controlled Collapse Chip Connection) method, and an ultrasonic flip chip method.

以上説明した本実施形態に係るチップの製造方法によれば、以下の効果がある。
本実施形態では、半導体ウェハ1の表面1Aに保護部材2を貼着する保護部材の貼着工程と、保護部材2が貼着された半導体ウェハ1の裏面1B側から、機能素子11間に設定された分割予定ライン12に沿ってレーザー光線を照射し、半導体ウェハ1の内部に変質層13を形成する変質層形成工程と、半導体ウェハ1の裏面1Bを研磨する研磨工程と、変質層13が形成された半導体ウェハ1の裏面1B側に保護膜形成層3を形成する保護膜形成層の形成工程と、保護膜形成層3が形成された半導体ウェハ1の裏面1B側にダイシングシート4を貼着するダイシングシート貼着工程と、保護部材2を剥離する保護部材の剥離工程と、保護膜形成層3が形成された半導体ウェハ1を加熱して、保護膜形成層3を硬化させ、保護膜3Aを形成する加熱工程と、支持基材41を拡張させて、分割予定ライン12に沿ってウェハを複数のチップに分割する半導体ウェハ分割工程と、を順次実施する。
本実施形態によれば、熱硬化性を有する保護膜形成層3を裏面1Bに形成した後、支持基材41を含むダイシングシート4を裏面1B側に配置する。そして、保護部材2を剥離した後に、保護膜形成層3を加熱硬化させて保護膜3Aを形成する。
これにより、ステルスダイシング方式を採用して半導体ウェハ1を複数のチップ100に分割するチップの製造方法において、熱硬化性の保護膜形成層3を用いて、チップ100の裏面に保護膜3Aを形成することができる。
特に、チップ100のように、フリップチップ実装方式を採用した場合、チップ100の裏面側に遮光性や帯電防止性を有する保護膜3Aを形成することにより、光の入射や、帯電によるチップ100の劣化を抑制するとともに、チップ100の強度を向上させることができる。
The chip manufacturing method according to the present embodiment described above has the following effects.
In this embodiment, it sets between the functional elements 11 from the back surface 1B side of the semiconductor wafer 1 to which the protective member 2 is attached, and the attaching step of the protective member to which the protective member 2 is attached to the front surface 1A of the semiconductor wafer 1. Laser beam irradiation is performed along the planned division line 12 to form a deteriorated layer 13 in the semiconductor wafer 1, a polishing step for polishing the back surface 1 </ b> B of the semiconductor wafer 1, and a deteriorated layer 13 is formed. Forming a protective film forming layer 3 on the back surface 1B side of the formed semiconductor wafer 1, and attaching a dicing sheet 4 to the back surface 1B side of the semiconductor wafer 1 on which the protective film forming layer 3 is formed The protective film forming layer 3 is heated by heating the semiconductor wafer 1 on which the protective film forming layer 3 is formed by heating the dicing sheet attaching process, the protective member peeling process for peeling the protective member 2, and the protective film forming layer 3. Form A heating step, the supporting substrate 41 is expanded, and the semiconductor wafer dividing step for dividing the wafer into a plurality of chips along the dividing lines 12 are sequentially carried out.
According to this embodiment, after forming the protective film formation layer 3 which has thermosetting in the back surface 1B, the dicing sheet 4 containing the support base material 41 is arrange | positioned at the back surface 1B side. Then, after the protective member 2 is peeled off, the protective film forming layer 3 is heated and cured to form the protective film 3A.
Thus, in the chip manufacturing method in which the semiconductor wafer 1 is divided into a plurality of chips 100 using the stealth dicing method, the protective film 3A is formed on the back surface of the chip 100 using the thermosetting protective film forming layer 3. can do.
In particular, when the flip chip mounting method is adopted as in the case of the chip 100, the protective film 3A having a light shielding property and an antistatic property is formed on the back side of the chip 100, so that the chip 100 can be made incident by light or charged. While suppressing deterioration, the intensity | strength of the chip | tip 100 can be improved.

本実施形態では、半導体ウェハ1の表面1Aに保護部材2を配置した状態で変質層形成工程を実施して変質層13を形成する。次に、研磨工程を経て、保護部材2を配置したまま保護膜形成層の形成工程およびダイシングシート貼着工程を実施して、半導体ウェハ1に保護膜形成層3およびダイシングシート4を順次積層させる。その後、保護部材の剥離工程を実施して保護部材2を剥離する。
これによれば、半導体ウェハ1は、変質層13が形成された状態で、表面1A側および裏面1B側の少なくともいずれかに半導体ウェハ1の全体を支持する部材、すなわち、保護部材2および支持基材41の内のいずれかが配置されている。従って、変質層13が形成されて分割されやすくなった半導体ウェハ1が、当該変質層13の形成位置で意図せず分割されて、マーキング工程前や回路基板9への実装する前に、チップ状にばらばらになってしまうことを防止できる。
In the present embodiment, the deteriorated layer forming step is performed by forming the deteriorated layer 13 in a state where the protective member 2 is disposed on the surface 1A of the semiconductor wafer 1. Next, through the polishing process, the protective film forming layer forming process and the dicing sheet adhering process are performed while the protective member 2 is disposed, and the protective film forming layer 3 and the dicing sheet 4 are sequentially laminated on the semiconductor wafer 1. . Thereafter, the protective member peeling process is performed to peel off the protective member 2.
According to this, the semiconductor wafer 1 is a member that supports the entire semiconductor wafer 1 on at least one of the front surface 1A side and the back surface 1B side, that is, the protective member 2 and the support base, with the altered layer 13 formed. Any one of the materials 41 is arranged. Therefore, the semiconductor wafer 1 that has been easily divided due to the formation of the deteriorated layer 13 is divided unintentionally at the formation position of the deteriorated layer 13 and is chip-shaped before the marking process or before mounting on the circuit board 9. It can prevent falling apart.

また、本実施形態によれば、半導体ウェハ1の機能素子11が形成されていない裏面1B側からパルスレーザー光線を入射させることができる。
ここで、変質層形成工程において、半導体ウェハ1の表面1A側からパルスレーザー光線を入射させると、表面1Aに形成された機能素子11が有する金属配線等によりパルスレーザー光線の透過が妨げられ、半導体ウェハ1の内部の所望の位置にパルスレーザー光線を集光させることができないおそれがある。その結果、変質層13の形成不良が発生し、半導体ウェハ1を分割予定ライン12に沿って分割することができないおそれがある。
これに対して、本実施形態のチップの製造方法では、上述のように裏面1B側からパルスレーザー光線を入射させることができるので、変質層13を分割予定ライン12に沿って適切に形成することができる。
Moreover, according to this embodiment, a pulse laser beam can be incident from the back surface 1B side where the functional element 11 of the semiconductor wafer 1 is not formed.
Here, in the deteriorated layer forming step, when a pulse laser beam is incident from the surface 1A side of the semiconductor wafer 1, the transmission of the pulse laser beam is hindered by the metal wiring or the like included in the functional element 11 formed on the surface 1A. There is a possibility that the pulsed laser beam cannot be condensed at a desired position inside. As a result, defective formation of the deteriorated layer 13 occurs, and the semiconductor wafer 1 may not be divided along the division line 12.
On the other hand, in the chip manufacturing method of this embodiment, since the pulse laser beam can be incident from the back surface 1B side as described above, it is possible to appropriately form the altered layer 13 along the planned dividing line 12. it can.

本実施形態では、半導体ウェハ1に保護部材2を配置した状態で、変質層形成工程、研磨工程、保護膜形成層の形成工程およびダイシングシート貼着工程を実施して、半導体ウェハ1の裏面1Bに保護膜形成層3および支持基材41を順次積層させる。その後、保護部材の剥離工程を実施して保護部材2を剥離した後、加熱工程を実施して保護膜形成層3を加熱硬化させる。
ここで、半導体ウェハ1を研磨する際に表面1Aを保護する保護部材2が耐熱性を有し、加熱後に容易に剥離可能な特殊な材料であれば、保護膜形成層3を加熱硬化させる加熱工程の後、保護部材2を剥離することが可能である。しかしながら、このような半導体ウェハ1を研磨する際に表面1Aを保護する性能と耐熱性とを兼ね備えた保護部材2は一般的に知られていない。
本実施形態では、保護部材2を剥離した後に加熱工程を行うので、保護部材2として一般的に使用される材料を用いることができ、コストの増大を抑制することができる。
In the present embodiment, with the protective member 2 disposed on the semiconductor wafer 1, the altered layer forming step, the polishing step, the protective film forming layer forming step, and the dicing sheet attaching step are performed, and the back surface 1 </ b> B of the semiconductor wafer 1. The protective film forming layer 3 and the support base material 41 are sequentially laminated. Then, after performing the peeling process of a protective member and peeling off the protective member 2, a heating process is implemented and the protective film formation layer 3 is heat-hardened.
Here, if the protective member 2 that protects the surface 1A when the semiconductor wafer 1 is polished has a heat resistance and can be easily peeled off after heating, the protective film forming layer 3 is heated to heat and cure. After the process, the protective member 2 can be peeled off. However, the protection member 2 having both the performance to protect the surface 1A and the heat resistance when polishing the semiconductor wafer 1 is not generally known.
In this embodiment, since a heating process is performed after peeling off the protection member 2, the material generally used as the protection member 2 can be used, and the increase in cost can be suppressed.

ところで、加熱硬化前の保護膜形成層3は柔らかく、傷や跡が付きやすい。ところが、本実施形態では保護部材の剥離工程および加熱工程等を行う際に、保護膜形成層3は、ダイシングシート4で覆われている。そのため、例えば吸着装置等が保護膜形成層3の表面に接触して保護膜形成層3に接触跡が残り、加熱硬化後の保護膜3Aの外観が悪化することを防止できる。また、保護膜3Aが設けられている面は、回路基板9に実装された後も、視認されやすい。本実施形態によれば、保護膜3Aに形成された傷や接触跡によるチップ100の外観不良を防止することができる。   By the way, the protective film formation layer 3 before heat-curing is soft, and is easy to have a crack and a mark. However, in the present embodiment, the protective film forming layer 3 is covered with the dicing sheet 4 when the protective member peeling step and the heating step are performed. Therefore, for example, it is possible to prevent the adsorption device or the like from coming into contact with the surface of the protective film forming layer 3 to leave a contact mark on the protective film forming layer 3 and to deteriorate the appearance of the protective film 3A after heat curing. Further, the surface on which the protective film 3A is provided is easily visible even after being mounted on the circuit board 9. According to the present embodiment, it is possible to prevent the appearance defect of the chip 100 due to scratches and contact marks formed on the protective film 3A.

また、本実施形態では、チップの製造時に保護膜形成層3を加熱硬化させ、裏面に保護膜3Aが形成されたチップ100に対して、半導体装置の製造方法の各工程(ピックアップ工程、取り付け工程)を実施する。これにより、半導体製造方法の各工程において、保護膜3Aによりチップ100を保護することができる。
なお、上述のように、加熱前の保護膜形成層3は柔らかい。このため、保護膜形成層3が加熱硬化される前にピックアップ工程や取り付け工程を実施する場合、チップ100の裏面側に物体が接触して加熱硬化前の保護膜形成層3の表面が粗くなったり、削れたりすることや、保護膜形成層3の表面に異物が付着することがある。
これに対して、本実施形態では、保護膜形成層3を加熱硬化させた後に、ピックアップ工程や、取り付け工程を行うので、保護膜形成層3の表面が荒れたり削れたりすることや、当該表面に異物が付着することを抑制できる。
In the present embodiment, the protection film forming layer 3 is heated and cured at the time of manufacturing the chip, and each process (pickup process, attachment process) of the semiconductor device manufacturing method is performed on the chip 100 on which the protective film 3A is formed on the back surface. ). Thereby, the chip 100 can be protected by the protective film 3A in each step of the semiconductor manufacturing method.
As described above, the protective film forming layer 3 before heating is soft. For this reason, when a pick-up process and an attachment process are implemented before the protective film formation layer 3 is heat-hardened, an object contacts the back surface side of the chip | tip 100, and the surface of the protective film formation layer 3 before heat-hardening becomes rough. Or may be scraped, or foreign matter may adhere to the surface of the protective film forming layer 3.
On the other hand, in this embodiment, since the pick-up process and the attachment process are performed after the protective film forming layer 3 is heat-cured, the surface of the protective film forming layer 3 may be roughened or scraped. It is possible to prevent foreign matter from adhering to the surface.

本実施形態では、加熱硬化された保護膜3Aにマーキングするマーキング工程を実施する。
ここで、フリップチップ実装を採用したチップ100では、機能素子11が回路基板9に向けて実装され、保護膜3Aが回路基板9とは反対側の表面に位置する。そのため、品番や各チップ100のシリアルナンバー等の各種の情報を回路基板9の上面から容易に確認することができる。
また、本実施形態では、保護膜3Aは、顔料や染料を含有しており、印字部と非印字部との間で充分なコントラスト差が得られることになり、印字の認識性を向上させることができる。
In the present embodiment, a marking process for marking the heat-cured protective film 3A is performed.
Here, in the chip 100 employing the flip chip mounting, the functional element 11 is mounted toward the circuit board 9, and the protective film 3 </ b> A is located on the surface opposite to the circuit board 9. Therefore, various information such as the product number and the serial number of each chip 100 can be easily confirmed from the upper surface of the circuit board 9.
Further, in the present embodiment, the protective film 3A contains a pigment or a dye, so that a sufficient contrast difference can be obtained between the printed portion and the non-printed portion, thereby improving the recognition of printing. Can do.

本実施形態では、変質層形成工程の後に、研磨工程を実施する。これにより、研磨工程において、変質層13に沿って半導体ウェハ1の基板10が割れる。この際、基板10は、基板10の材料であるシリコンの結晶方位に準じて割れる。その後、研磨工程において、基板10の一部とともに変質層13を研磨し、除去する。このため、基板10の断面は、変質層13が殆ど残留しておらず、結晶方位に準じて形成された平滑な面となる。従って、チップ100の端面を平滑にすることができる。
ここで、端面が平滑ではなく欠けが存在する場合、当該欠けからチップ100に亀裂が生じるおそれがある。本実施形態では、端面を平滑にできるので、このような亀裂の発生を防止し、チップ強度を向上させることができる。
In the present embodiment, the polishing step is performed after the deteriorated layer forming step. Thereby, the substrate 10 of the semiconductor wafer 1 is broken along the altered layer 13 in the polishing process. At this time, the substrate 10 is cracked according to the crystal orientation of silicon which is the material of the substrate 10. Thereafter, in the polishing step, the altered layer 13 is polished together with a part of the substrate 10 and removed. For this reason, the cross-section of the substrate 10 is a smooth surface formed according to the crystal orientation, with hardly any altered layer 13 remaining. Therefore, the end surface of the chip 100 can be smoothed.
Here, when the end surface is not smooth and there is a chip, the chip 100 may crack from the chip. In this embodiment, since the end face can be made smooth, the occurrence of such cracks can be prevented and the chip strength can be improved.

[第2実施形態]
次に、本発明の第2実施形態について説明する。なお、以下の説明では、既に説明したものと、同一の部材、構成、手段等については、同一符号を付して説明を簡略または省略する。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. In the following description, the same members, configurations, means and the like as those already described are denoted by the same reference numerals, and description thereof is simplified or omitted.

図12には、半導体ウェハ1の裏面1B側に積層シート4Aを貼着する積層シート貼着工程を模式的に示す断面概略図が示されている。
第2実施形態に係る半導体チップの製造方法では、貼着工程、変質層形成工程および研磨工程を実施した後、支持基材41上に粘着剤層42および保護膜形成層3が予め積層されてなる積層シート4Aを半導体ウェハ1の裏面1Bに貼着する点で、保護膜形成層3の形成およびダイシングシート4の貼着を順次実施する第1実施形態とは異なる。
積層シート4Aは、本発明の多層膜シートに相当し、図12に示すように、支持基材41に対して、粘着剤層42および保護膜形成層3が順次積層されて構成されている。積層シート4Aの粘着剤層42がリングフレーム5に貼着されて、積層シート4Aがリングフレーム5に装着される。
FIG. 12 is a schematic cross-sectional view schematically showing a laminated sheet adhering step for adhering the laminated sheet 4 </ b> A to the back surface 1 </ b> B side of the semiconductor wafer 1.
In the method for manufacturing a semiconductor chip according to the second embodiment, the adhesive layer 42 and the protective film forming layer 3 are laminated in advance on the support base 41 after performing the attaching step, the altered layer forming step, and the polishing step. This is different from the first embodiment in which the protective film forming layer 3 and the dicing sheet 4 are sequentially applied in that the laminated sheet 4A is attached to the back surface 1B of the semiconductor wafer 1.
The laminated sheet 4 </ b> A corresponds to the multilayer film sheet of the present invention, and as shown in FIG. 12, an adhesive layer 42 and a protective film forming layer 3 are sequentially laminated on a support base 41. The pressure-sensitive adhesive layer 42 of the laminated sheet 4 </ b> A is attached to the ring frame 5, and the laminated sheet 4 </ b> A is attached to the ring frame 5.

本実施形態では、積層シート4Aを、保護部材の貼着工程、変質層形成工程および研磨工程が実施された後の半導体ウェハ1の裏面1B側に貼着する。この際、半導体ウェハ1の裏面1B側を覆うように保護膜形成層3を貼着する。
その後、第1実施形態同様に、保護部材の剥離工程、加熱工程、マーキング工程および半導体ウェハ分割工程を実施して、半導体ウェハ1を各チップ100に分割する。分割されたチップ100は、ピックアップ工程で取り出され、取り付け工程で回路基板9に実装される。
In the present embodiment, the laminated sheet 4A is attached to the back surface 1B side of the semiconductor wafer 1 after the protective member attaching step, the altered layer forming step, and the polishing step are performed. At this time, the protective film forming layer 3 is attached so as to cover the back surface 1 </ b> B side of the semiconductor wafer 1.
Thereafter, similarly to the first embodiment, the protective member peeling step, the heating step, the marking step, and the semiconductor wafer dividing step are performed to divide the semiconductor wafer 1 into the respective chips 100. The divided chip 100 is taken out in the pickup process and mounted on the circuit board 9 in the attachment process.

第2実施形態のチップの製造方法では、第1実施形態と同様の効果に加え、支持基材41および保護膜形成層3を、半導体ウェハ1の裏面1Bに同時に配置することができる。従って、工程数を削減でき、チップの製造方法を簡略化できる。   In the chip manufacturing method of the second embodiment, in addition to the same effects as those of the first embodiment, the support base material 41 and the protective film forming layer 3 can be simultaneously disposed on the back surface 1B of the semiconductor wafer 1. Therefore, the number of steps can be reduced, and the chip manufacturing method can be simplified.

[変形例]
本発明は上述の各実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
[Modification]
The present invention is not limited to the above-described embodiments, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.

前記各実施形態において、マーキング工程を実施する場合には、レーザーマーキングによる印字可能な材質の支持基材を用いる態様を挙げて説明したが、本発明はこのような態様に限定されない。マーキング工程を実施しない場合には、その他の材質の支持基材を用いることもできる。例えば、金属箔や金属板等の金属系基材、樹脂発泡フィルム、上質紙、含浸紙、グラシン紙、コート紙、不織布などの紙材等を用いることができる。   In each of the above embodiments, when the marking step is performed, the embodiment using the support base material made of a material that can be printed by laser marking has been described, but the present invention is not limited to such an embodiment. In the case where the marking step is not performed, a support base material of another material can be used. For example, a metal base material such as a metal foil or a metal plate, a resin foam film, fine paper, impregnated paper, glassine paper, coated paper, non-woven paper, or the like can be used.

前記各実施形態では、変質層形成工程を実施した後で、研磨工程を実施したが、本発明はこれに限定されず、研磨工程を実施した後、変質層形成工程を実施してもよい。研磨工程を先に実施した場合、裏面1Bの表面をより平滑にした状態で、変質層形成工程を行うことができる。これにより、裏面1Bから入射されてレーザー光線が裏面1Bにおいて乱反射されることをより確実に防ぐことができる。   In each of the above-described embodiments, the polishing step is performed after performing the deteriorated layer forming step. However, the present invention is not limited to this, and the deteriorated layer forming step may be performed after performing the polishing step. When the polishing step is performed first, the deteriorated layer forming step can be performed in a state where the surface of the back surface 1B is smoother. Thereby, it can prevent more reliably that it injects from the back surface 1B, and a laser beam is irregularly reflected in the back surface 1B.

前記各実施形態では、半導体ウェハ1の基板10は、研磨工程において割れる場合について説明したが、本発明はこれに限定されない。すなわち、基板10は、研磨工程において割れず、半導体ウェハ分割工程において支持基材41が拡張された際に、保護膜3Aとともに分割されてもよい。なお、上述のように、研磨工程の後に変質層形成工程を行う場合も同様に、分割工程において基板10が保護膜3Aとともにチップ状に分割される。   In each of the embodiments described above, the case where the substrate 10 of the semiconductor wafer 1 is broken in the polishing process has been described, but the present invention is not limited to this. That is, the substrate 10 is not broken in the polishing process, and may be divided together with the protective film 3A when the support base material 41 is expanded in the semiconductor wafer dividing process. As described above, when the deteriorated layer forming step is performed after the polishing step, the substrate 10 is divided into chips together with the protective film 3A in the dividing step.

前記各実施形態では、基板10の、厚み方向において研磨工程で除去される範囲に変質層13を形成するとしたが、本発明はこれに限定されず、厚み方向における任意の位置に形成してもよい。   In each of the above embodiments, the altered layer 13 is formed in the range of the substrate 10 that is removed in the polishing step in the thickness direction. However, the present invention is not limited to this, and may be formed at any position in the thickness direction. Good.

前記各実施形態では、加熱工程を、保護部材の剥離工程の後に実施したが、本発明はこれに限定されず、保護部材の剥離工程よりも前に実施してもよい。なお、加熱工程よりも前に保護部材の剥離工程を行う場合には、保護部材として、上述のように加熱工程に耐え得る耐熱性を有していない材料を用いることができる。   In each said embodiment, although the heating process was implemented after the peeling process of a protection member, this invention is not limited to this, You may implement before the peeling process of a protection member. In addition, when performing the peeling process of a protection member before a heating process, the material which does not have the heat resistance which can endure a heating process as mentioned above can be used as a protection member.

また、前記各実施形態では、加熱工程を、マーキング工程よりも前に実施したが、本発明はこれに限定されず、マーキング工程の後であってピックアップ工程の前に実施してもよい。また、チップにマーキングが不要であれば、マーキング工程を実施しなくてもよい。   Moreover, in each said embodiment, although the heating process was implemented before the marking process, this invention is not limited to this, You may implement after a marking process and before a pick-up process. Further, if no marking is required on the chip, the marking process may not be performed.

前記各実施形態では、チップの製造方法において加熱工程を実施し、保護膜形成層3を硬化させて保護膜3Aが形成されたチップ100を製造していたが、本発明はこれに限定されない。
例えば、チップの製造方法において、上記加熱工程を実施せずに半導体ウェハ分割工程を実施し、裏面に保護膜形成層が形成されたチップを製造してもよい。
この場合、半導体装置の製造方法の取り付け工程において、回路基板にチップを熱圧着する際に、同時に、保護膜形成層を硬化させて保護膜を形成してもよい。
また、取り付け工程の後に、さらに加熱工程を実施することで保護膜形成層を硬化させて保護膜を形成してもよい。なお、加熱工程としては、単に、保護膜形成層を加熱硬化させるために行われる工程や、圧着された回路基板とチップとの間に間隙が発生するような場合に、当該間隙を熱硬化性の封止樹脂で封止する封止工程等が例示できる。
これにより、チップの製造方法から、保護膜形成層を加熱硬化させる加熱工程を省略することができ、チップの製造方法において工程の簡略化を図ることができる。なお、上述のように、取り付け工程等の既存の工程で保護膜形成層も同時に加熱硬化させる場合は、上記チップの製造方法と半導体装置の製造方法との全体において、工程の簡略化を図ることができる。
また、チップの製造方法において、上記加熱工程を実施しないので、ダイシングシート4および積層シート4Aの支持基材41として、耐熱性を有するものを使用する必要がなく、支持基材として選択可能な材質の種類を増やすことができる。これにより、例えば、耐熱性を有しない安価な材質も選択でき、チップの製造コストの低減を図ることができる。
なお、上述のように、ピックアップ工程の前に加熱工程を実施して、保護膜形成層を加熱硬化させた後にピックアップ工程や、取り付け工程を行うことで、保護膜形成層の表面が荒れたり、保護膜形成層の表面に異物が付着したりすることを抑制できる。
In each of the above embodiments, the heating step is performed in the chip manufacturing method, and the protective film forming layer 3 is cured to manufacture the chip 100 on which the protective film 3A is formed. However, the present invention is not limited to this.
For example, in the chip manufacturing method, the semiconductor wafer dividing step may be performed without performing the heating step, and the chip having the protective film forming layer formed on the back surface may be manufactured.
In this case, when the chip is thermocompression bonded to the circuit board in the mounting step of the semiconductor device manufacturing method, the protective film forming layer may be simultaneously cured to form the protective film.
Moreover, you may harden a protective film formation layer by implementing a heating process after an attachment process, and may form a protective film. Note that the heating step is simply a process performed for heat-curing the protective film forming layer, or when a gap is generated between the pressure-bonded circuit board and the chip, the gap is made thermosetting. The sealing process etc. which seal with this sealing resin can be illustrated.
Thereby, the heating process of heat-curing the protective film forming layer can be omitted from the chip manufacturing method, and the process can be simplified in the chip manufacturing method. As described above, when the protective film forming layer is also heat-cured at the same time in an existing process such as an attachment process, the process should be simplified in the whole chip manufacturing method and semiconductor device manufacturing method. Can do.
Further, since the heating process is not performed in the chip manufacturing method, it is not necessary to use a heat-resistant material as the support substrate 41 of the dicing sheet 4 and the laminated sheet 4A, and a material that can be selected as the support substrate. The number of types can be increased. Thereby, for example, an inexpensive material having no heat resistance can be selected, and the manufacturing cost of the chip can be reduced.
In addition, as described above, the surface of the protective film forming layer is roughened by performing the heating process before the pickup process, and performing the pickup process and the attaching process after the protective film forming layer is heat-cured, It can suppress that a foreign material adheres to the surface of a protective film formation layer.

前記各実施形態では、保護膜形成層は、熱硬化性成分を含有するとしたが、本発明はこれに限らず、さらにエネルギー線硬化性成分を含むものであってもよい。
ここで、エネルギー線硬化性成分は、紫外線、電子線等のエネルギー線の照射を受けると重合硬化する化合物が例示できる。この化合物は、分子内に少なくとも1つの重合性二重結合を有し、通常は、分子量が100〜30000、好ましくは300〜10000程度である。このようなエネルギー線重合型化合物としては、具体的には、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレートあるいは1,4−ブチレングリコールジアクリレート、1,6−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレート、オリゴエステルアクリレート、さらにポリエステル型またはポリエーテル型のウレタンアクリレートオリゴマーやポリエステルアクリレート、ポリエーテルアクリレート、エポキシ変性アクリレート等を用いることができる。これらの中でも、紫外線硬化型樹脂を用いることが好ましく、具体的には、オリゴエステルアクリレート、ウレタンアクリレートオリゴマー等を用いることが特に好ましい。
In each said embodiment, although the protective film formation layer contained a thermosetting component, this invention is not restricted to this, Furthermore, an energy-beam curable component may be included.
Here, the energy ray-curable component can be exemplified by a compound that is polymerized and cured when irradiated with energy rays such as ultraviolet rays and electron beams. This compound has at least one polymerizable double bond in the molecule, and usually has a molecular weight of about 100 to 30,000, preferably about 300 to 10,000. Specific examples of such energy beam polymerization type compounds include trimethylolpropane triacrylate, tetramethylolmethane tetraacrylate, pentaerythritol triacrylate, dipentaerythritol monohydroxypentaacrylate, dipentaerythritol hexaacrylate, and 1,4. -Use of butylene glycol diacrylate, 1,6-hexanediol diacrylate, polyethylene glycol diacrylate, oligoester acrylate, polyester-type or polyether-type urethane acrylate oligomer, polyester acrylate, polyether acrylate, epoxy-modified acrylate, etc. Can do. Among these, it is preferable to use an ultraviolet curable resin, and specifically, it is particularly preferable to use an oligoester acrylate, a urethane acrylate oligomer, or the like.

また、エネルギー線硬化性成分に光重合開始剤を混入することにより、重合硬化時間ならびに光線照射量を少なくすることができる。このような光重合開始剤としては、具体的には、ベンゾフェノン、アセトフェノン、ベンゾイン、ベンゾインメチルエーテル、ベンゾインエチルエーテル、ベンゾインイソプロピルエーテル、ベンゾインイソブチルエーテル、ベンゾイン安息香酸、ベンゾイン安息香酸メチル、ベンゾインジメチルケタール、2,4-ジエチルチオキサンソン、α-ヒドロキシシクロヘキシルフェニルケトン、ベンジルジフェニルサルファイド、テトラメチルチウラムモノサルファイド、アゾビスイソブチロニトリル、ベンジル、ジベンジル、ジアセチル、β−クロールアンスラキノンなどが挙げられる。光重合開始剤は、前記エネルギー線硬化性成分100質量部に対し、1.5〜4.5質量部、好ましくは2.4〜3.8質量部程度の割合で用いることが望ましい。   Further, by mixing a photopolymerization initiator into the energy ray curable component, the polymerization curing time and the amount of light irradiation can be reduced. Specific examples of such photopolymerization initiators include benzophenone, acetophenone, benzoin, benzoin methyl ether, benzoin ethyl ether, benzoin isopropyl ether, benzoin isobutyl ether, benzoin benzoic acid, methyl benzoin benzoate, benzoin dimethyl ketal, Examples include 2,4-diethylthioxanthone, α-hydroxycyclohexyl phenyl ketone, benzyl diphenyl sulfide, tetramethyl thiuram monosulfide, azobisisobutyronitrile, benzyl, dibenzyl, diacetyl, β-chloranthraquinone, and the like. The photopolymerization initiator is desirably used at a ratio of about 1.5 to 4.5 parts by mass, preferably about 2.4 to 3.8 parts by mass, with respect to 100 parts by mass of the energy ray curable component.

また、硬化性成分として熱硬化性成分とエネルギー線硬化性成分の両方を保護膜形成層3に配合する場合、熱硬化性成分およびエネルギー線硬化性成分は合計で、バインダーポリマー成分100質量部に対して、好ましくは50〜1500質量部、さらに好ましくは70〜1000質量部、特に好ましくは80〜800質量部の割合で用いられる。またこの場合、熱硬化性成分とエネルギー線硬化性成分との質量比(熱硬化性成分/エネルギー線硬化性成分)が、好ましくは55/45〜97/3、さらに好ましくは60/40〜95/5、特に好ましくは70/30〜90/10であることが望ましい。
このような割合で、熱硬化性成分および/またはエネルギー線硬化性成分とバインダーポリマー成分とを配合すると、硬化前には適度なタックを示し、保護膜形成層の形成作業を安定して行え、また硬化後には、被膜強度に優れた保護膜が得られる。
Moreover, when mix | blending both a thermosetting component and an energy-beam curable component in the protective film formation layer 3 as a sclerosing | hardenable component, a thermosetting component and an energy-beam curable component are total, and it is 100 mass parts of binder polymer components. On the other hand, it is preferably used in a proportion of 50 to 1500 parts by mass, more preferably 70 to 1000 parts by mass, particularly preferably 80 to 800 parts by mass. In this case, the mass ratio of the thermosetting component to the energy ray curable component (thermosetting component / energy ray curable component) is preferably 55/45 to 97/3, more preferably 60/40 to 95. / 5, particularly preferably 70/30 to 90/10.
In such a ratio, when the thermosetting component and / or the energy ray curable component and the binder polymer component are blended, an appropriate tack is exhibited before curing, and the protective film forming layer can be stably formed. Moreover, after hardening, the protective film excellent in film strength is obtained.

1…半導体ウェハ
1A…表面
1B…裏面
11…機能素子
12…分割予定ライン
13…変質層
2…保護部材
3…保護膜形成層
3A…保護膜
4…ダイシングシート
41…支持基材
4A…積層シート
100…チップ
DESCRIPTION OF SYMBOLS 1 ... Semiconductor wafer 1A ... Front surface 1B ... Back surface 11 ... Functional element 12 ... Dividing schedule line 13 ... Alteration layer 2 ... Protection member 3 ... Protection film formation layer 3A ... Protection film 4 ... Dicing sheet 41 ... Support base material 4A ... Laminate sheet 100 ... chip

Claims (8)

複数の機能素子が形成されたウェハの表面に保護部材を貼着する工程と、
前記保護部材が貼着された前記ウェハの裏面側から、前記機能素子間に設定された分割予定ラインに沿って、前記ウェハに対して透過性を有するレーザー光線を照射し、前記ウェハの内部に変質層を形成する工程と、
前記保護部材が貼着された前記ウェハの裏面を研磨する工程と、
前記変質層が形成された前記ウェハの裏面側に熱硬化性を有する保護膜形成層を形成する工程と、
前記保護膜形成層が形成された前記ウェハの裏面側に、支持基材と粘着剤層とを備えるダイシングシートを貼着する工程と、
前記ダイシングシートを貼着した後、前記ウェハの表面に貼着されていた前記保護部材を剥離する工程と、
前記分割予定ラインに沿って前記ウェハを複数のチップに分割する工程と、を実施する、
ことを特徴とするチップの製造方法。
Attaching a protective member to the surface of the wafer on which a plurality of functional elements are formed;
From the back side of the wafer to which the protective member is adhered, a laser beam having transparency to the wafer is irradiated along the scheduled division line set between the functional elements, and the inside of the wafer is altered. Forming a layer;
Polishing the back surface of the wafer to which the protective member is attached;
Forming a protective film forming layer having thermosetting on the back side of the wafer on which the altered layer is formed;
A step of adhering a dicing sheet comprising a support substrate and an adhesive layer on the back side of the wafer on which the protective film forming layer is formed;
After pasting the dicing sheet, a step of peeling the protective member stuck to the surface of the wafer;
Dividing the wafer into a plurality of chips along the division line.
A method of manufacturing a chip characterized by the above.
複数の機能素子が形成されたウェハの表面に保護部材を貼着する工程と、
前記保護部材が貼着された前記ウェハの裏面側から、前記機能素子間に設定された分割予定ラインに沿って、前記ウェハに対して透過性を有するレーザー光線を照射し、前記ウェハの内部に変質層を形成する工程と、
前記保護部材が貼着された前記ウェハの裏面を研磨する工程と、
支持基材、前記支持基材に積層されている粘着剤層、および前記粘着剤層に積層され、熱硬化性を有する保護膜形成層を備える多層膜シートを、前記保護膜形成層が前記ウェハの裏面側に形成されるように、前記変質層が形成された前記ウェハの裏面側に貼着する工程と、
前記多層膜シートを貼着した後、前記ウェハの表面に貼着されていた前記保護部材を剥離する工程と、
前記分割予定ラインに沿って前記ウェハを複数のチップに分割する工程と、を実施する、
ことを特徴とするチップの製造方法。
Attaching a protective member to the surface of the wafer on which a plurality of functional elements are formed;
From the back side of the wafer to which the protective member is adhered, a laser beam having transparency to the wafer is irradiated along the scheduled division line set between the functional elements, and the inside of the wafer is altered. Forming a layer;
Polishing the back surface of the wafer to which the protective member is attached;
A multilayer substrate sheet comprising a supporting substrate, a pressure-sensitive adhesive layer laminated on the supporting substrate, and a protective film-forming layer laminated on the pressure-sensitive adhesive layer and having thermosetting properties, and the protective film-forming layer is the wafer A step of adhering to the back side of the wafer on which the altered layer is formed, so as to be formed on the back side of
After pasting the multilayer film sheet, the step of peeling the protective member stuck to the surface of the wafer;
Dividing the wafer into a plurality of chips along the division line.
A method of manufacturing a chip characterized by the above.
請求項1または請求項2に記載のチップの製造方法において、
前記保護膜形成層および前記ダイシングシートが積層された前記ウェハ、または、前記多層膜シートが貼着された前記ウェハを加熱して、前記保護膜形成層を硬化させ、保護膜を形成する工程を実施する
ことを特徴とするチップの製造方法。
In the manufacturing method of the chip according to claim 1 or 2,
Heating the wafer on which the protective film forming layer and the dicing sheet are laminated, or the wafer on which the multilayer film sheet is adhered, curing the protective film forming layer, and forming a protective film; A method for manufacturing a chip, characterized in that:
請求項3に記載のチップの製造方法において、
前記ウェハを加熱する工程は、前記保護部材を剥離する工程よりも後に実施される
ことを特徴とするチップの製造方法。
In the manufacturing method of the chip according to claim 3,
The method of manufacturing a chip, wherein the step of heating the wafer is performed after the step of peeling the protective member.
請求項3または請求項4に記載のチップの製造方法において、
前記支持基材側から前記保護膜にマーキング用レーザー光線を照射し、前記保護膜にマーキングを行う工程を実施する
ことを特徴とするチップの製造方法。
In the manufacturing method of the chip according to claim 3 or claim 4,
A method of manufacturing a chip, wherein a step of irradiating the protective film with a marking laser beam from the side of the supporting substrate and marking the protective film is performed.
請求項3から請求項5までのいずれかに記載のチップの製造方法において、In the manufacturing method of the chip according to any one of claims 3 to 5,
前記分割予定ラインに沿って前記ウェハを複数のチップに分割する工程は、Dividing the wafer into a plurality of chips along the division line,
前記ダイシングシート、または前記多層膜シートを拡張し、前記保護膜を切断することを含むExpanding the dicing sheet or the multilayer film sheet and cutting the protective film.
ことを特徴とするチップの製造方法。A method of manufacturing a chip characterized by the above.
請求項1から請求項までのいずれかに記載のチップの製造方法において、
前記ウェハの内部に前記変質層を形成する工程の後に、前記ウェハの裏面を研磨する工程を実施し、前記変質層を除去する
ことを特徴とするチップの製造方法。
In the manufacturing method of the chip according to any one of claims 1 to 6 ,
A method for manufacturing a chip, comprising performing a step of polishing a back surface of the wafer after the step of forming the deteriorated layer inside the wafer, and removing the deteriorated layer.
請求項1から請求項7までのいずれかに記載のチップの製造方法において、In the manufacturing method of the chip according to any one of claims 1 to 7,
前記ウェハの内部に前記変質層を形成する工程の後に、前記ウェハの裏面を研磨する工程を実施し、前記ウェハを前記変質層に沿って割るAfter the step of forming the deteriorated layer inside the wafer, a step of polishing the back surface of the wafer is performed, and the wafer is divided along the deteriorated layer.
ことを特徴とするチップの製造方法。A method of manufacturing a chip characterized by the above.
JP2013238127A 2013-11-18 2013-11-18 Chip manufacturing method Active JP6220644B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013238127A JP6220644B2 (en) 2013-11-18 2013-11-18 Chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013238127A JP6220644B2 (en) 2013-11-18 2013-11-18 Chip manufacturing method

Publications (2)

Publication Number Publication Date
JP2015099825A JP2015099825A (en) 2015-05-28
JP6220644B2 true JP6220644B2 (en) 2017-10-25

Family

ID=53376271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013238127A Active JP6220644B2 (en) 2013-11-18 2013-11-18 Chip manufacturing method

Country Status (1)

Country Link
JP (1) JP6220644B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102053554B1 (en) * 2015-09-29 2019-12-06 다이요 잉키 세이조 가부시키가이샤 Protective film formation film
JP6692580B2 (en) * 2016-08-15 2020-05-13 株式会社ディスコ Device chip and manufacturing method thereof
JP7049941B2 (en) * 2018-06-22 2022-04-07 株式会社ディスコ Wafer processing method
JP6802312B2 (en) * 2019-03-28 2020-12-16 リンテック株式会社 Method for manufacturing protective film forming film, protective film forming sheet, and workpiece or processed product
WO2021049570A1 (en) * 2019-09-12 2021-03-18 リンテック株式会社 Method of manufacturing semiconductor device
JP7387510B2 (en) * 2020-03-26 2023-11-28 リンテック株式会社 Protective film-forming film, protective film-forming composite sheet, and method for transporting workpieces with protective film-forming film
CN118712146A (en) * 2021-04-22 2024-09-27 成都芯源系统有限公司 Flip chip packaging unit and related packaging method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4563097B2 (en) * 2003-09-10 2010-10-13 浜松ホトニクス株式会社 Semiconductor substrate cutting method
JP4733934B2 (en) * 2004-06-22 2011-07-27 株式会社ディスコ Wafer processing method
JP4762959B2 (en) * 2007-09-03 2011-08-31 リンテック株式会社 Semiconductor chip and semiconductor device
JP6034019B2 (en) * 2011-12-21 2016-11-30 リンテック株式会社 Dicing sheet with protective film forming layer and chip manufacturing method
JP5960428B2 (en) * 2011-12-21 2016-08-02 リンテック株式会社 Dicing sheet with protective film forming layer and chip manufacturing method
JP5465284B2 (en) * 2012-07-19 2014-04-09 日東電工株式会社 Flip chip type semiconductor back film and dicing tape integrated semiconductor back film

Also Published As

Publication number Publication date
JP2015099825A (en) 2015-05-28

Similar Documents

Publication Publication Date Title
JP4642436B2 (en) Marking method and protective film forming and dicing sheet
JP6220644B2 (en) Chip manufacturing method
JP4364508B2 (en) Protective film forming sheet for chip back surface and manufacturing method of chip with protective film
KR102051271B1 (en) Dicing sheet with protective film formation layer and method for producing chip
JP4846406B2 (en) Chip protection film forming sheet
JP3544362B2 (en) Method for manufacturing semiconductor chip
TWI683358B (en) Manufacturing method of semiconductor device
JP2008166451A (en) Chip protecting film
JP4762959B2 (en) Semiconductor chip and semiconductor device
KR102258918B1 (en) Composite sheet for protective-film formation
JP4271597B2 (en) Chip protection film forming sheet
JPWO2017149925A1 (en) Semiconductor processing sheet
JP6369996B2 (en) Resin film forming sheet
JP2012201873A (en) Film for forming protective film and sheet for forming chip protective film
JP6519077B2 (en) Semiconductor device manufacturing method
JP5973027B2 (en) Protective film forming film and chip protective film forming sheet
TWI833912B (en) Thermosetting resin film and first protective film forming sheet
TWI822962B (en) Method for manufacturing workpiece with first protective film
KR102720278B1 (en) Sheet for semiconductor processing
KR102720279B1 (en) Sheet for semiconductor processing
KR20220132426A (en) Film for protective film formation, sheet for protective film formation, composite sheet for protective film formation and device manufacturing method
JP2014192462A (en) Resin film formation sheet

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171002

R150 Certificate of patent or registration of utility model

Ref document number: 6220644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250