JP6218386B2 - Light emitting element - Google Patents
Light emitting element Download PDFInfo
- Publication number
- JP6218386B2 JP6218386B2 JP2013018742A JP2013018742A JP6218386B2 JP 6218386 B2 JP6218386 B2 JP 6218386B2 JP 2013018742 A JP2013018742 A JP 2013018742A JP 2013018742 A JP2013018742 A JP 2013018742A JP 6218386 B2 JP6218386 B2 JP 6218386B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- electrode
- light emitting
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、発光素子構造及びその製造方法に係り、特に電極が第1の層及び第2の層を有する発光素子構造及びその製造方法に関する。 The present invention relates to a light emitting device structure and a method for manufacturing the same, and more particularly to a light emitting device structure in which an electrode includes a first layer and a second layer and a method for manufacturing the same.
発光ダイオードは半導体素子における広く用いられている光源である。発光ダイオードは、従来の白熱電球又は蛍光灯に比べて、省電力及び使用寿命が長い特性を有するため、だんだん従来の光源に代えて、各種の分野、例えば交通標示、バックライトモジュール、街灯照明、医療設備などの産業において適用される。 Light emitting diodes are widely used light sources in semiconductor devices. Since light emitting diodes have characteristics of power saving and longer service life than conventional incandescent bulbs or fluorescent lamps, they are gradually replacing conventional light sources in various fields such as traffic signs, backlight modules, street lamp lighting, It is applied in industries such as medical equipment.
発光ダイオード光源が適用され、発展するにつれて、輝度への要望がますます高くなる。どうやって発光効率を増やして、その輝度を向上するのかは、産業業界は共同して努力する重要な方向となる。 As light emitting diode light sources are applied and evolved, the demand for brightness increases. How to increase luminous efficiency and improve its brightness is an important direction for the industrial industry to make joint efforts.
図9は従来のLEDパッケージ30を示している。LEDパッケージ30は、パッケージ構造31とパッケージ構造31によりパッケージ化される半導体LEDチップ32とを含む。半導体LEDチップ32はp−n接面33を有し、パッケージ構造31は一般的には熱硬化性の材料、例えばエポキシ樹脂(epoxy)、又は熱硬化性プラスチックである。半導体LEDチップ32は、ワイヤ(wire)34を介して2つの導電フレーム35、56に接続されている。エポキシ樹脂(epoxy)は、高温の中で劣化(degrading)現象が生じられるため、低温環境でしか動作できない。また、エポキシ樹脂(epoxy)は高い熱抵抗(thermal resistance)を有するため、図9の構造は半導体LEDチップ32の高い抵抗値の熱分散ルートを提供し、LEDパッケージ30の低消費電力の適用を限定している。
FIG. 9 shows a
本発明は、発光素子を提供することを目的とする。 An object of the present invention is to provide a light emitting device.
本発明の一の態様によれば、底部を有する凹溝と、上表面を有する平たい台とを含む半導体積層と、前記凹溝内及び前記平たい台の上表面の一部領域に位置する第1の絶縁層と、
第1の導電材料を含み、且つ前記平たい台の上表面の一部領域に位置する第1の層と、第2の導電材料を含み、且つ前記第1の層の上に位置する第2の層とを含む第1の電極と、を含む発光素子を提供する。
According to one aspect of the present invention, a semiconductor stack including a concave groove having a bottom and a flat base having an upper surface, and a first located in the concave groove and in a partial region of the upper surface of the flat base. An insulating layer of
A first layer comprising a first conductive material and located in a partial region of the upper surface of the flat table; and a second layer comprising a second conductive material and located on the first layer. A light-emitting element including a first electrode including the layer is provided.
好適には、第1の電極の第1の層を形成する第1の導電材料と第1の電極の第2の層を形成する第2の導電材料とは異なる。また、第1の電極の第1の層の、発光素子により生じられた光線に対する反射率は、第1の電極の第2の層の光線に対する反射率よりも大きく、第2の層の光線に対する反射率は60%よりも大きい。 Preferably, the first conductive material forming the first layer of the first electrode is different from the second conductive material forming the second layer of the first electrode. In addition, the reflectance of the first layer of the first electrode with respect to the light beam generated by the light-emitting element is greater than the reflectance of the first electrode with respect to the light beam of the second layer and The reflectivity is greater than 60%.
図1〜図8及び図10を参照しながら、本発明を実施するための各実施例を説明する。 Each embodiment for carrying out the present invention will be described with reference to FIGS.
図1Aは、本発明の第1実施例に係る発光素子の平面図である。図1Aに示すように、発光素子は、基板(図示せず)及び半導体積層を含む。半導体積層は、第1の導電型半導体層11と、第1の導電型半導体層の上に形成される活性層(図1Aに図示せず)及び第2の導電型半導体層12とを含む。一部分の第2の導電型半導体層12及び活性層をエッチングすることにより第1の導電型半導体層11を露出する。
FIG. 1A is a plan view of a light emitting device according to a first embodiment of the present invention. As shown in FIG. 1A, the light emitting device includes a substrate (not shown) and a semiconductor stack. The semiconductor stack includes a first
図1Bは横切る線(cross section line)A−A’を沿って横切った断面図である。半導体積層は、底部を有する凹溝と、上表面を有する平たい台とを含む。本実施例では、平たい台の上表面は第2の導電型半導体層12の表面となり、第1の導電型半導体層11は凹溝の底部から露出され、凹溝は活性層21を横切っている。発光素子が形成された後、電圧によって発光素子を駆動して、第1の導電型半導体層11に電子を提供させ、第2の導電型半導体層12に正孔を提供させ、電子と正孔とが活性層21で結合して光線を発する。
FIG. 1B is a cross-sectional view taken along the cross section line A-A ′. The semiconductor stack includes a recessed groove having a bottom and a flat base having an upper surface. In this embodiment, the upper surface of the flat base becomes the surface of the second
図2A、図2Bに示すように、第2の電極13は、凹溝の底部、第1の導電型半導体層11の上に形成され、第2の電極13と第1の導電型半導体層11とは電気的に接続している。
As shown in FIGS. 2A and 2B, the
図3Aに示すように、線A−A’に沿って切った断面領域と線B−B’に沿って切った断面領域とは構造及び製造プロセスが異なるため、以下それぞれについて説明する。まず、図3Bは線A−A’に沿って切った断面領域を示している。第1の絶縁層14は、凹溝内及び平たい台の上表面の一部領域に形成され、第2の電極13を覆う。
As shown in FIG. 3A, the cross-sectional area cut along the line A-A ′ and the cross-sectional area cut along the line B-B ′ are different in structure and manufacturing process. First, FIG. 3B shows a cross-sectional area taken along line A-A ′. The first
図4A、4Bに示すように、第1の電極第1の層15は、平たい台の上表面の一部領域に形成され、且つ第1の絶縁層14とは互いに離れて重なっていない。本実施例では、第1の電極第1の層15は第1の導電材料を含み、第1の導電材料は例えば金属であってもよい。第1の導電材料は、銀、プラチナ、及び金からなる群から選択された少なくとも一つの材料を含み、第1の層15の厚さは500Å以上、5000Å以下である。
As shown in FIGS. 4A and 4B, the first electrode
図5A、5Bに示すように、第1の電極第2の層16は第1の電極第1の層15の上に形成され、第1の電極第1の層15及び第1の絶縁層14の少なくとも一部を覆う。本実施例では、第1の電極第2の層16は第2の導電材料を含み、第2の導電材料は例えば金属であってもよい。第2の導電材料は、ニッケル、アルミニウム、銅、クロム、及びチタンからなる群から選択された少なくとも一つの材料を含み、第2の層16の厚さは、2000Å以上、1.5μm以下である。他の実施例では、第1層15を形成する第1の導電材料と第2の層16を形成する第2の導電材料とは異なり、第1の層15の発光素子により発せられる光線に対する反射率は、第2の層16の発光素子により発せられる光線に対する反射率よりも大きい。好適には、第2の層16の光線に対する反射率は60%よりも大きい。
As shown in FIGS. 5A and 5B, the first electrode
図6A、図6Bに示すように、第1の電極第2の層16の上に第2の絶縁層17が形成され、第1の電極第2の層16は第2の絶縁層17の間隔領域から露出される。第2の絶縁層17の領域と第1の絶縁層14の領域とは、ほぼ対応している。本実施例では、発光素子の縁部にある第2の絶縁層17と第1の絶縁層14とは直接接触してもよい。第1の絶縁層14を構成する材料と第2の絶縁層17を構成する材料とは同じであってもよいし、異なってもよく、両者の組成材料は酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化ジルコニウム、又は酸化チタンであってもよい。
As shown in FIGS. 6A and 6B, a second insulating
図7A、7Bに示すように、第2の絶縁層17の上及び第2の絶縁層17の間隔領域に第1の電極パッド18が形成され、第1の電極パッド18は第1の電極第1の層15及び第2の層16に電気的に接続される。
As shown in FIGS. 7A and 7B, a
次に、図3Cは図3Aの線B−B’に沿って切った断面領域を示している。第1の絶縁層14は、凹溝内及び平たい台の上表面の一部領域に形成される。本実施例では、第2の電極13の上表面の一部において、第1の絶縁層14により覆われていない領域に通路20が形成される。
Next, FIG. 3C shows a cross-sectional area taken along line B-B ′ of FIG. 3A. The first insulating
図4A、4Cに示すように、第1の電極第1の層15は、平たい台の上表面の一部領域に形成され、且つ第1の絶縁層14とは互いに離れて重なっていない。本実施例では、第1の電極第1の層15は第1の導電材料を含み、第1の導電材料は例えば金属であってもよい。第1の導電材料は、銀、プラチナ、及び金からなる群から選択された少なくとも一つの材料を含む。第1の層15の厚さは500Å以上、5000Å以下である。
As shown in FIGS. 4A and 4C, the first electrode
図5A、5Cに示すように、第1の電極第2の層16は第1の電極第1の層15の上に形成され、第1の電極第1の層15及び第1の絶縁層14の少なくとも一部を覆う。本実施例では、第1の電極第1層15及び第1の電極第2層16は凹溝を覆う。第1の電極第2の層16は第2の導電材料を含み、第2の導電材料は例えば金属であってもよい。第2の導電材料は、ニッケル、アルミニウム、銅、クロム、及びチタンからなる群から選択された少なくとも一つの材料を含み、第2の層16の厚さは、2000Å以上、1.5μm以下である。他の実施例では、第1層15を形成する第1の導電材料と第2の層16を形成する第2の導電材料とは異なり、第1の層15の発光素子により発せられる光線に対する反射率は、第2の層16の発光素子により発せられる光線に対する反射率よりも大きい。好適には、第2の層16の光線に対する反射率は60%よりも大きい。
As shown in FIGS. 5A and 5C, the first electrode
図6A、図6Cに示すように、第1の電極第2の層16の上及び複数の第1の絶縁層14の上に第2の絶縁層17が形成される。第2の絶縁層17の一部領域と第1の絶縁層14の領域とは直接接触している。第1の絶縁層14を構成する材料と第2の絶縁層17を構成する材料とは同じであってもよいし、異なってもよく、両者の組成材料は酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化ジルコニウム、又は酸化チタンであってもよい。
As shown in FIGS. 6A and 6C, the second insulating
図7A、7Cに示すように、第2の絶縁層17の上及び通路20の領域に第2の電極パッド19が形成され、第2の電極パッド19は第2の電極13に電気的に接続される。図8は、形成された発光素子10の平面図である。
As shown in FIGS. 7A and 7C, a
図10は、本発明の他の実施例に係る電球の分解図。電球40は、ランプカバー41、レンズ42、発光モジュール44、ランプソケット45、放熱フィン46、結合部47、及び電気端子48を含む。発光モジュール44は載置板43を更に含み、複数の上述した実施例に係る発光素子10は載置板43の上に位置する。
FIG. 10 is an exploded view of a light bulb according to another embodiment of the present invention. The
上述した第2の電極13、第1の電極パッド18、及び第2の電極パッド19の材料は、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、プラチナ(Pt)、銅(Cu)、金(Au)、アルミニウム(Al)、タングステン(W)、錫(Sn)又は銀(Ag)等の金属材料から選択してもよい。基板(図示せず)は成長及び又は載置基部である。候補材料は透光基板を含み、透光基板の材料はサファイア(Sapphire)、アルミン酸リチウム(LiAlO2)、酸化亜鉛(ZnO)、窒化ガリウム(GaN)、窒化ガリウム(AlN)、ガラス、ダイヤモンド、CVDダイヤモンド、ダイヤモンド様炭素(Diamond−Like Carbon、DLC)、尖晶石(spinel、MgAl2O4)、酸化ケイ素(SiOX)及びガリウム酸リチウム(LiGaO2)であってもよい。
The materials of the
上述した第1の導電型半導体層11と第2の導電型半導体層12とは、少なくとも2つの部分の電気性、極性若しくはドーパントが異なり、又はそれぞれ電子及び正孔の半導体材料の単層或いは多層(「多層」とは、2層又は2層以上を指す。以下は同じ)を提供するためのものであり、その電気性の選択肢はp型、n型及びi型のうち少なくとも2つの組み合わせであってもよい。活性層21は第1の導電型半導体層11と第2の導電型半導体層12との間に位置し、電気エネルギと光エネルギとが転換又は誘導されて転換可能な領域である。電気エネルギから光エネルギへ転換又は誘導するものは、例えば発光ダイオード、液晶表示装置、有機発光ダイオードであり、光エネルギから電気エネルギへ変換又は誘導するものは、太陽電池、光電ダイオードである。上述した第1の導電型半導体層11、活性層21及び第2の導電型半導体層12の材料が含む一種又は一種以上の元素は、ガリウム(Ga)、アルミニウム(Al)、インジウム(In)、砒素(As)、燐(P)、窒素(N)及びケイ素(Si)からなる群から選択されたものである。
The first conductive
本発明の他の実施例に係る発光素子は発光ダイオードであり、その発光スペクトルは半導体単層又は多層の物理又は化学要素を調整することにより変更される。常用の材料は、例えば燐化アルミニウムガリウムインジウム(AlGaInP)シリーズ、窒化アルミニウムガリウムインジウム(AlGaInN)シリーズ、酸化亜鉛(ZnO)シリーズなどがある。活性層(図示せず)の構成は、例えばシングルヘテロ構造(single heterostructure、SH)、ダブルヘテロ構造(double heterostructure、DH)、ダブルサイドダブルダブルヘテロ構造(double−side double heterostructure、DDH)、多重量子井戸(multi−quantum well、MQW)。更に、発光の波長の変更は、量子井戸の対数を調整してもよい。 The light emitting device according to another embodiment of the present invention is a light emitting diode, and its emission spectrum is changed by adjusting a physical or chemical element of a semiconductor single layer or multilayer. Usable materials include, for example, aluminum gallium indium phosphide (AlGaInP) series, aluminum gallium indium nitride (AlGaInN) series, and zinc oxide (ZnO) series. The structure of the active layer (not shown) includes, for example, a single heterostructure (SH), a double heterostructure (double heterostructure, DH), a double-side double double heterostructure (double-heteroheterostructureD, Well (multi-quantum well, MQW). Furthermore, the logarithm of the quantum well may be adjusted to change the emission wavelength.
本発明の一の実施例では、第1の導電型半導体層11と基板(図示せず)との間は、バッファー層(buffer layer、図示せず)を選択的に含んでもよい。このバッファー層は2つの材料システムの間にあり、基板の材料システムを半導体システムの材料システムに「移行」させる。発光ダイオードの構造について、バッファー層が2種類の材料の間の格子の不整合を低減するための材料層である。一方、バッファー層は2種類の材料又は2つの分離構造を結合するための単層、多層又は構造であってもよい。バッファー層の材料は、例えば有機材料、無機材料、金属、及び半導体などから選択されたものであってもよく、その構造は、例えば反射層、導熱層、導電層、オーム接触(ohmic contact)層、耐変形層、応力リリース(stress release)層、接合(bonding)層、波長変換層、及び機械固定構造などであってもよい。一の実施例では、バッファー層の材料はAIN、GaNであってもよく、その形成方法はスパッタ(Sputter)又は原子層堆積(Atomic Layer Deposition、ALD)であってもよい。
In one embodiment of the present invention, a buffer layer (not shown) may be selectively included between the first
第2の導電型半導体層12は第2の導電型接触層(図示せず)を更に選択的に形成してもよい。接触層は第2の導電型半導体層の活性層21から離れた側に設けられる。具体的には、第2の導電型接触層は、光学層、電気学層、又は両者の組み合わせであってもよい。光学層は、活性層21から、又は活性層21への電磁輻射又は光線を変化させてもよい。ここの「変化」とは、電磁輻射又は光の少なくとも一種類の光学特性を変えるものであり、この特性は周波数、波長、強度、フラックス、効率、色温、演色性(rendering index)、光照射野(light field)及び画角(angle of view)を含んでもよく、ここに例示されたものに限定されない。電気学層は、第2の導電型接触層のいずれか一組の対向側の間の電圧、抵抗、電流、容量のうち少なくとも一つの数値、密度、分布を変化させる又は変化する趨勢を生じさせるものであってもよい。第2の導電型接触層の構成材料は酸化物、導電酸化物、透明酸化物、50%以上の透過率を有する酸化物、金属、相対な光透過性を有する金属、50%以上の透過率を有する金属、有機質、無機質、蛍光物、燐光物、セラミック、半導体、不純物をドープした半導体、不純物をドープしていない半導体の少なくとも一つを含む。ある応用において、第2の導電型接触層の材料は、酸化インジウム錫、酸化カドミウム錫、酸化アンチモン錫、酸化インジウム亜鉛、酸化亜鉛アルミニウム、酸化亜鉛錫の少なくとも一つである。光透過金属である場合は、その厚さは約0.005μm〜0.6μmである。
The second conductivity
以上、図面及び文字で本発明の特定実施例を説明したが、各実施例に記載又は開示されている素子、実施方式、設計基準、及び技術原理は、衝突、矛盾、共同で実施しにくい場合を除き、当業者が必要に応じて任意に参照、交換、配合、協調、又は合併してもよい。 The specific embodiments of the present invention have been described above with reference to the drawings and characters, but the elements, implementation methods, design standards, and technical principles described or disclosed in the embodiments are conflicts, contradictions, or difficult to implement together. A person skilled in the art may arbitrarily refer to, exchange, formulate, coordinate, or merge as necessary.
上記の説明は、本発明の好適な実施例に過ぎず、本発明の実施の範囲、実施の順序、又は使用される材料及び製造方法は、これらに限定されず、本発明の特許請求の範囲及び明細書の内容に基づいて、当業者によって何れの変更及び修飾が可能であり、本発明の保護範囲は特許請求の範囲を基準とする。 The above description is only a preferred embodiment of the present invention, and the scope of implementation of the present invention, the order of implementation, or the materials and manufacturing methods used are not limited thereto, and the claims of the present invention are not limited thereto. Any changes and modifications can be made by those skilled in the art based on the contents of the specification, and the protection scope of the present invention is based on the claims.
10 発光素子
11 第1の導電型半導体層
12 第2の導電型半導体層
13 第2の電極
14 第1の絶縁層
15 第1の電極第1の層
16 第1の電極第2の層
17 第2の絶縁層
18 第1の電極パッド
19 第2の電極パッド
20 通路
21 活性層
30 LEDパッケージ
31 パッケージ構造
32 LEDチップ
33 p−n接面
34 ワイヤ
35、36 導電フレーム
40 電球
41 ランプカバー
42 レンズ
43 載置板
44 発光モジュール
45 ランプソケット
46 放熱フィン
47 結合部
48 電気端子
DESCRIPTION OF
Claims (10)
第1の導電型半導体層と、活性層と、第2の導電型半導体層と、複数の凹溝と、平たい台とを含む半導体積層であって、前記複数の凹溝は前記活性層を横切っており、且つ前記第1の導電型半導体層を露出させるように底部をそれぞれ有し、前記平たい台は上表面を有し、前記複数の凹溝の一部は前記第2の導電型半導体層を囲み、前記複数の凹溝の前記一部は前記発光素子の縁部に位置し、前記複数の凹溝の他部は前記第2の導電型半導体層により囲まれる、半導体積層と、
第1の導電材料を含み、且つ前記平たい台の前記上表面の上に位置する第1の層と、第2の導電材料を含み、且つ前記第1の層の上に位置する第2の層とを含む第1の電極と、
前記複数の凹溝の各前記底部にそれぞれ位置する複数の第2の電極と、
前記複数の凹溝に位置し、且つ前記平たい台の前記上表面の一部の上に位置する第1の絶縁層であって、前記第1の絶縁層が複数の通路を含み、前記複数の第2の電極を露出する、第1の絶縁層と、
前記第1の絶縁層の上に位置し、且つ前記第1の電極と接触する第1の電極パッドと、
前記複数の第2の電極の上に位置し、且つ前記複数の第2の電極と接触する第2の電極パッドと、を含む発光素子。 A light emitting device,
A semiconductor stack including a first conductive type semiconductor layer, an active layer, a second conductive type semiconductor layer, a plurality of concave grooves, and a flat base, wherein the plurality of concave grooves cross the active layer. and has, and the first conductive type semiconductor layer exposed to as bottom of the possess respectively, said flat platform is perforated over the surface, a portion of said plurality of grooves are the second conductivity type semiconductor layer A semiconductor stack , wherein the part of the plurality of grooves is located at an edge of the light emitting element, and the other part of the plurality of grooves is surrounded by the second conductive semiconductor layer ;
A first layer comprising a first conductive material and located on the upper surface of the flat table; and a second layer comprising a second conductive material and located on the first layer. A first electrode comprising:
A plurality of second electrodes respectively located at the bottom of each of the plurality of grooves,
A first insulating layer located in the plurality of concave grooves and on a part of the upper surface of the flat table, wherein the first insulating layer includes a plurality of passages; A first insulating layer exposing the second electrode;
A first electrode pad located on the first insulating layer and in contact with the first electrode;
A light-emitting element including a second electrode pad positioned on the plurality of second electrodes and in contact with the plurality of second electrodes.
第1の導電型半導体層と、活性層と、第2の導電型半導体層と、複数の凹溝と、平たい台とを含む半導体積層であって、前記複数の凹溝は前記活性層を横切っており、且つ前記第1の導電型半導体層を露出させるように底部をそれぞれ有し、前記平たい台は上表面を有し、前記複数の凹溝の一部は前記第2の導電型半導体層を囲み、前記複数の凹溝の前記一部は前記発光素子の縁部に位置し、前記複数の凹溝の他部は前記第2の導電型半導体層により囲まれる、半導体積層と、A semiconductor stack including a first conductive type semiconductor layer, an active layer, a second conductive type semiconductor layer, a plurality of concave grooves, and a flat base, wherein the plurality of concave grooves cross the active layer. Each having a bottom so as to expose the first conductive type semiconductor layer, the flat base having an upper surface, and a part of the plurality of concave grooves being the second conductive type semiconductor layer. A semiconductor stack, wherein the part of the plurality of grooves is located at an edge of the light emitting element, and the other part of the plurality of grooves is surrounded by the second conductive semiconductor layer;
前記複数の凹溝内及び前記平たい台の前記上表面の上に位置する第1の絶縁層と、A first insulating layer located in the plurality of grooves and on the upper surface of the flat table;
前記平たい台の前記上表面の上に位置する第1電極第1層と、A first electrode first layer located on the upper surface of the flat platform;
前記第1電極第1層及び前記第1の絶縁層を覆う第1電極第2層と、A first electrode second layer covering the first electrode first layer and the first insulating layer;
第1電極第2層の上に位置し、前記第1電極第2層を露出させる間隔領域を含む第2の絶縁層と、A second insulating layer located on the first electrode second layer and including a spacing region exposing the first electrode second layer;
前記第2の絶縁層の上及び前記第2の絶縁層の前記間隔領域内に位置する第1の電極パッドと、A first electrode pad located on the second insulating layer and in the spacing region of the second insulating layer;
前記第2の絶縁層の上に位置する第2の電極パッドと、を含む発光素子。And a second electrode pad located on the second insulating layer.
前記第2の導電型接触層は、酸化インジウム錫、酸化カドミウム錫、酸化アンチモン錫、酸化インジウム亜鉛、酸化亜鉛アルミニウム、酸化亜鉛錫の少なくとも一つを含む請求項1に記載の発光素子。 A second conductive type contact layer located on the second conductive type semiconductor layer;
2. The light emitting device according to claim 1, wherein the second conductivity type contact layer includes at least one of indium tin oxide, cadmium tin oxide, antimony tin oxide, indium zinc oxide, zinc aluminum oxide, and zinc tin oxide .
前記第2の絶縁層は複数の間隔領域を含み、前記複数の間隔領域は前記第1の絶縁層の前記複数の通路の上に位置し、前記第2の電極パッドは前記第2の絶縁層の前記複数の間隔領域及び前記第1の絶縁層の前記複数の通路を覆う請求項1に記載の発光素子。 A second insulating layer located between the first electrode and the first electrode pad;
The second insulating layer includes a plurality of spacing regions, the plurality of spacing regions are located on the plurality of passages of the first insulating layer, and the second electrode pad is the second insulating layer. The light emitting device according to claim 1 , wherein the plurality of gap regions and the plurality of passages of the first insulating layer are covered .
前記第2の絶縁層は複数の間隔領域を含み、前記複数の間隔領域は前記第1の電極パッドにより覆われる請求項1に記載の発光素子。 Further seen including a second insulating layer located between the first electrode and the first electrode pad,
2. The light emitting device according to claim 1, wherein the second insulating layer includes a plurality of spacing regions, and the plurality of spacing regions are covered with the first electrode pads .
前記第1の層の前記光線に対する反射率は、前記第2の層の前記光線に対する反射率よりも大きい請求項1に記載の発光素子。 The active layer can emit light;
The reflectance for the light beam of the first layer, the light emitting device according to claim 1 greater than the reflectance for the light beam of the second layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013018742A JP6218386B2 (en) | 2013-02-01 | 2013-02-01 | Light emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013018742A JP6218386B2 (en) | 2013-02-01 | 2013-02-01 | Light emitting element |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017184264A Division JP6501845B2 (en) | 2017-09-26 | 2017-09-26 | Light emitting element |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014150188A JP2014150188A (en) | 2014-08-21 |
JP2014150188A5 JP2014150188A5 (en) | 2016-03-10 |
JP6218386B2 true JP6218386B2 (en) | 2017-10-25 |
Family
ID=51572936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013018742A Active JP6218386B2 (en) | 2013-02-01 | 2013-02-01 | Light emitting element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6218386B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6828596B2 (en) * | 2002-06-13 | 2004-12-07 | Lumileds Lighting U.S., Llc | Contacting scheme for large and small area semiconductor light emitting flip chip devices |
JP2007266396A (en) * | 2006-03-29 | 2007-10-11 | Showa Denko Kk | Flip-chip type semiconductor light-emitting device, the flip-chip type semiconductor light-emitting device mounting method, flip-chip type semiconductor light-emitting device mounting structure, and light-emitting diode lamp |
US8368100B2 (en) * | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
KR101252032B1 (en) * | 2010-07-08 | 2013-04-10 | 삼성전자주식회사 | Semiconductor light emitting device and method of manufacturing the same |
JP5777879B2 (en) * | 2010-12-27 | 2015-09-09 | ローム株式会社 | Light emitting device, light emitting device unit, and light emitting device package |
-
2013
- 2013-02-01 JP JP2013018742A patent/JP6218386B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014150188A (en) | 2014-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10644202B2 (en) | Electrode of light-emitting device | |
TWI625868B (en) | Optoelectronic device and method for manufacturing the same | |
TW201308672A (en) | Optoelectronic device and method for manufacturing the same | |
CN108807633B (en) | Light emitting element | |
JP7312789B2 (en) | light emitting element | |
CN103117332B (en) | Photoelectric cell | |
JP6903087B2 (en) | Light emitting element | |
JP6501845B2 (en) | Light emitting element | |
JP6218386B2 (en) | Light emitting element | |
JP7361168B2 (en) | photoelectric parts | |
CN108630720B (en) | Light emitting diode array | |
TWI528592B (en) | Optoelectronic device | |
KR101930006B1 (en) | Light-emitting device | |
TWI659545B (en) | Light-emitting device | |
TWI659549B (en) | Light-emitting device | |
TWI589025B (en) | Light-emitting device | |
CN105322066B (en) | Photoelectric element and manufacturing method thereof | |
TWI662720B (en) | Optoelectronic device and method for manufacturing the same | |
KR101784891B1 (en) | Light-emitting device | |
TWI790911B (en) | Optoelectronic device | |
KR101974976B1 (en) | Optoelectronic device and method for manufacturing the same | |
TWI790912B (en) | Optoelectronic device | |
KR20180088779A (en) | Light-emitting device | |
TW201939767A (en) | Optoelectronic device and method for manufacturing the same | |
TW202327127A (en) | Optoelectronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6218386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |