KR101784891B1

KR101784891B1 - Light-emitting device

Info

Publication number: KR101784891B1
Application number: KR1020130009220A
Authority: KR
Inventors: 홍-체 첸; 치엔-후 센; 차오-싱 첸; 유-첸 양; 지아-근 왕; 치-난 린
Original assignee: 에피스타 코포레이션
Priority date: 2013-01-28
Filing date: 2013-01-28
Publication date: 2017-10-12
Also published as: KR20140096547A

Abstract

본 발명은 바닥부를 구비하는 오목홈 및 상부 표면을 구비하는 플랫폼을 포함하는 반도체적층; 상기 오목홈 및 상기 플랫폼 상부 표면의 일부 영역에 위치하는 제1 차단층; 제1 도전재료를 포함하고 상기 플랫폼의 상부 표면의 일부 영역에 위치하는 제1층, 및 제2 도전재료를 포함하고 상기 제1층의 위에 위치하는 제2층을 포함하는 제1 전극을 포함하는 발광소자 구조를 제공한다.The present invention relates to a semiconductor stack including a platform having a concave groove with a bottom and an upper surface; A first barrier layer positioned on the concave groove and a portion of the upper surface of the platform; A first layer comprising a first conductive material and located at a portion of the upper surface of the platform and a first layer comprising a second conductive material and a second layer overlying the first layer, Thereby providing a light emitting device structure.

Description

[0001] LIGHT-EMITTING DEVICE [0002]

본 발명은 발광소자의 구조 및 그 제조 방법에 관한 것이며, 특히 전극이 제1층과 제2층을 구비하는 발광소자의 구조 및 그 제조방법에 관한 것이다. The present invention relates to a structure of a light emitting device and a method of manufacturing the same, and more particularly to a structure of a light emitting device in which an electrode includes a first layer and a second layer and a manufacturing method thereof.

발광다이오드는 반도체 소자 중에서 광범위하게 사용되는 광원이다. 종래의 백열등 또는 형광램프와 비교해보면, 발광다이오드는 전력 소모가 낮고 사용 수명이 긴 특성이 있으므로, 종래의 광원을 점차 대체하여 교통 신호, 백라이트 모듈, 가로등 조명, 의료 설비 등의 각종 분야의 산업에 응용되고 있다.Light emitting diodes are widely used light sources in semiconductor devices. Compared with conventional incandescent lamps or fluorescent lamps, light emitting diodes are characterized by low power consumption and long service life, so that the conventional light sources are being gradually replaced to provide a variety of applications for industries such as traffic signals, backlight modules, Has been applied.

발광다이오드 광원의 응용과 발전에 따라 휘도에 대한 요구가 갈수록 높아지고 있으며, 발광 효율을 증가시켜 휘도를 높이는 것은 업계에서 공동으로 노력해야 할 중요 방향이 되었다.As the application and development of the light source of light emitting diodes increases, the demand for luminance is increasing, and increasing the luminance by increasing the luminous efficiency has become an important direction for joint efforts in the industry.

도 9는 종래의 LED 패키지(30)를 도시하였으며, 패키징 구조(31), 패키징 구조(31)에 의해 패키징된 반도체 LED 웨이퍼(32)를 포함하고, 반도체 LED 웨이퍼(32)는 p-n 접합면(33)을 구비하고, 패키징 구조(31)는 일반적으로 에폭시 수지 또는 열가소성 플라스틱 재료와 같은 열경화성 재료이다. 반도체 LED 웨이퍼(32)는 용접 와이어(34)를 통해 2개의 도전 프레임(35, 36)에 연결된다. 에폭시 수지는 고온에서 열화(degrading) 현상이 일어날 수 있으므로, 저온 환경에서 경화시켜야만 한다. 그밖에, 에폭시(epoxy) 수지는 매우 높은 열저항(thermal resistance)을 가지므로, 도 9의 구조는 반도체 LED 웨이퍼(32)에 고저항 방열 경로만을 제공하여, 저전력 소모를 위한 LED 패키지(1)의 응용을 제한한다.9 shows a conventional LED package 30 and includes a packaging structure 31 and a semiconductor LED wafer 32 packaged by a packaging structure 31 and the semiconductor LED wafer 32 has a pn junction surface 33, and the packaging structure 31 is generally a thermosetting material such as an epoxy resin or a thermoplastic plastic material. The semiconductor LED wafer 32 is connected to the two conductive frames 35, 36 via the welding wire 34. Epoxy resins must be cured in a low temperature environment since degradation may occur at high temperatures. In addition, since the epoxy resin has a very high thermal resistance, the structure of FIG. 9 provides only a high resistance heat dissipation path to the semiconductor LED wafer 32, so that the LED package 1 for low power consumption Limit applications.

본 발명은 전술한 문제점을 해결하기 위한 발광소자의 구조 및 그 제조방법을 제공한다.The present invention provides a structure of a light emitting device and a manufacturing method thereof for solving the above-mentioned problems.

본 발명은 바닥부를 구비하는 오목홈 및 상부 표면을 구비하는 플랫폼을 포함하는 반도체적층; 상기 오목홈 및 상기 플랫폼 상부 표면의 일부 영역에 위치하는 제1 차단층; 및, 제1층과 제2층을 포함하는 제1 전극을 포함하고, 상기 제1층은 제1 도전재료를 포함하고, 상기 플랫폼의 상부 표면의 일부 영역에 위치하고, 상기 제2층은 제2 도전재료를 포함하고, 상기 제1층 위에 위치하는 발광소자의 구조를 제공한다.The present invention relates to a semiconductor stack including a platform having a concave groove with a bottom and an upper surface; A first barrier layer positioned on the concave groove and a portion of the upper surface of the platform; And a first electrode comprising a first layer and a second layer, wherein the first layer comprises a first conductive material and is located in a portion of the upper surface of the platform, A structure of the light emitting device is provided that includes a conductive material and is located on the first layer.

본 발명은 발광소자의 구조를 제공하며, 제1 전극의 제1층을 형성하는 제1 도전재료와 제1 전극의 제2층을 형성하는 도전재료는 서로 다르고, 발광소자가 발생하는 광선에 대한 제1 전극의 제1층의 반사율은 이 광선에 대한 제1 전극의 제2층의 반사율보다 크고, 또한 상기 광선에 대한 제2층의 반사율은 60%보다 크다.The present invention provides a structure of a light emitting device in which the first conductive material forming the first layer of the first electrode and the conductive material forming the second layer of the first electrode are different from each other, The reflectance of the first layer of the first electrode is greater than the reflectivity of the second layer of the first electrode to this light and the reflectance of the second layer to the light is greater than 60%.

도 1 내지 도 8은 본 발명의 제1 실시예에 따른 발광소자 구조의 평면도 및 단면도이다.
도 9는 종래의 발광소자 LED 패키지 구조도이다.
도 10은 본 발명의 다른 실시예에 따른 램프 분해도이다.1 to 8 are a plan view and a cross-sectional view of a light emitting device structure according to a first embodiment of the present invention.
9 is a structural view of a conventional light emitting device LED package.
10 is a lamp exploded view according to another embodiment of the present invention.

본 발명을 더욱 상세하고 완벽하게 이해하기 위하여, 아래 설명과 도 1 내지 도 8 및 도 10을 결합하여 참조하기 바란다. 도 1a는 본 발명의 제1 실시예에 따른 발광소자의 평면도이며, 도시한 바와 같이, 발광소자는 기판(미도시) 및 반도체적층을 포함한다. 반도체적층은 제1 도전형 반도체층(11), 및 제1 도전형 반도체층(11) 위에 형성된 활성층(미도시), 제2 도전형 반도체층(12)을 포함한다. 제2 도전형 반도체층(12)의 일부와 활성층을 식각하여 제1 도전형 반도체층(11)을 노출시킨다. 도 1b는 AA' 황단면선(cross section line)을 따라 절단한 단면도이며, 오목홈 및 플랫폼을 포함하고, 오목홈은 바닥부를 구비하고, 플랫폼은 상부 표면을 구비한다. 본 실시예에서, 플랫폼 상부 표면은 제2 도전형 반도체층(12)의 표면이다. 오목홈 바닥부는 제1 도전형 반도체층(11)을 노출시키고, 또한 오목홈은 활성층(21)을 관통한다. 또한 발광소자가 형성되면, 전압을 이용하여 상기 발광소자를 구동시켜, 제1 도전형 반도체층(11)은 전자를 제공하고, 제2 도전형 반도체층(12)은 정공을 제공한다. 전자와 정공은 활성층(21)에서 결합한 후 광선을 방출한다. 도 2a, 도 2b에 도시한 바와 같이, 오목홈 바닥부의 제1 도전형 반도체층(11) 위에 제2 전극(13)을 형성하고, 또한 상기 제2 전극(13)은 제1 도전형 반도체층(11)과 전기적으로 연결된다.For a more detailed and complete understanding of the present invention, reference should be had to the following description taken in conjunction with FIGS. 1 through 8 and 10. FIG. 1A is a plan view of a light emitting device according to a first embodiment of the present invention. As shown in the figure, the light emitting device includes a substrate (not shown) and a semiconductor stack. The semiconductor lamination layer includes a first conductivity type semiconductor layer 11 and an active layer (not shown) and a second conductivity type semiconductor layer 12 formed on the first conductivity type semiconductor layer 11. A part of the second conductivity type semiconductor layer 12 and the active layer are etched to expose the first conductivity type semiconductor layer 11. Fig. 1B is a cross-sectional view taken along AA 'cross section line and includes a recessed groove and a platform, the recessed groove has a bottom, and the platform has an upper surface. In this embodiment, the platform upper surface is the surface of the second conductivity type semiconductor layer 12. The bottom of the concave groove exposes the first conductivity type semiconductor layer 11, and the concave groove penetrates the active layer 21. When the light emitting device is formed, the first conductivity type semiconductor layer 11 provides electrons and the second conductivity type semiconductor layer 12 provides holes by driving the light emitting device using a voltage. Electrons and holes are combined in the active layer 21 and emit light rays. 2A and 2B, the second electrode 13 is formed on the first conductivity type semiconductor layer 11 of the bottom of the concave groove, and the second electrode 13 is formed on the first conductivity type semiconductor layer 11, (Not shown).

도 3a에 도시한 바와 같이, AA' 횡단면선 및 BB' 횡단면선에 따라 절단한 단면 영역은 후속 구조 및 제조 공정이 다르므로, 각각 다음과 같이 서술한다. 먼저, AA' 횡단면선에 따라 절단한 단면 영역을 보면 도 3b에 도시한 바와 같이, 오목홈 내부 및 플랫폼 상부 표면의 일부 영역에 위치하고, 제2 전극(13)을 덮는 제1 차단층(14)을 형성한다. As shown in FIG. 3A, the cross-sectional areas cut along the AA 'cross-section line and the BB' cross-section line are different from each other in the subsequent structure and manufacturing process. First, as shown in FIG. 3B, the cross-sectional area cut along the AA 'cross-sectional line is a first barrier layer 14 located in the concave groove and a part of the upper surface of the platform and covering the second electrode 13, .

도 4a, 도 4b에 도시한 바와 같이, 플랫폼 상부 표면의 일부 영역 상에 제1 차단층(14)과 서로 분리되어 중첩되지 않는 제1 전극의 제1층(15)을 형성하다. 본 실시예에서, 제1 전극의 제1층(15)은 금속과 같은 제1 도전재료를 포함하고, 제1 도전재료는, 은, 백금, 및 금으로 이루어진 군에서 선택되는 1종 이상의 재료를 포함하며, 제1 전극의 제1층(15)의 두께는 500Å ~ 5000Å이다. 도 5a, 도 5b에 도시한 바와 같이 제1층(15) 위에 또 제1 전극의 제2층을 형성하고, 제1 전극의 제2층(16)은 제1층(15)과 적어도 일부의 제1 차단층(14)을 덮는다. 본 실시예에서, 제1 전극의 제2층(16)은 금속과 같은 제2 도전재료를 포함하고, 제2 도전재료는 니켈, 알루미늄, 구리, 크롬, 및 티타늄으로 이루어진 군에서 선택되는 1종 이상의 재료를 포함한다. 제1 전극의 제2층(16)의 두께는 2000Å ~ 1.5㎛이다. 다른 실시예에서, 제1층(15)을 형성하는 제1 도전재료와 제2층(16)을 형성하는 제2 도전재료는 다르다. 발광소자가 발생하는 광선에 대한 제1층(15)의 반사율은 이 광선에 대한 제2층(16)의 반사율보다 크다. 상기 광선에 대한 제2층(16)의 반사율은 60%보다 큰 것이 바람직하다.As shown in Figs. 4A and 4B, the first barrier layer 14 and the first layer 15 of the first electrode, which are not overlapped with each other, are formed on a part of the upper surface of the platform. In this embodiment, the first layer 15 of the first electrode comprises a first conductive material such as a metal, and the first conductive material comprises at least one material selected from the group consisting of silver, platinum, and gold And the thickness of the first layer 15 of the first electrode is 500 ANGSTROM to 5000 ANGSTROM. 5A and 5B, the second layer of the first electrode is formed on the first layer 15 and the second layer 16 of the first electrode is formed on the first layer 15 and at least part of the first layer Thereby covering the first barrier layer 14. In this embodiment, the second layer 16 of the first electrode comprises a second conductive material such as a metal and the second conductive material comprises one species selected from the group consisting of nickel, aluminum, copper, chromium, and titanium Or more. The thickness of the second layer 16 of the first electrode is 2000 Å to 1.5 탆. In another embodiment, the first conductive material forming the first layer 15 and the second conductive material forming the second layer 16 are different. The reflectance of the first layer 15 with respect to the light rays generated by the light emitting element is larger than that of the second layer 16 with respect to this light ray. The reflectance of the second layer 16 to the light beam is preferably greater than 60%.

도 6a, 도 6b에 도시한 바와 같이, 제1 전극의 제2층(16) 위에 제2 차단층(17)을 형성한다. 제2 차단층(17)의 간격 영역은 제1 전극의 제2층(16)의 상부 표면을 노출시킨다. 제2 차단층(17) 영역과 제1 차단층(14) 영역은 실질적으로 대응된다. 본 실시예에서, 발광소자 주위 에지의 제2 차단층(17)은 제1 차단층(14)과 직접 접촉될 수 있다. 제1 차단층(14)을 구성하는 재료와 제2 차단층(17)을 구성하는 재료는 동일하거나 다를 수 있으며, 양자의 구성 재료는 산화규석, 질화규소, 산화알루미늄, 산화지르코늄, 또는 산화티타늄일 수 있다. 도 7a, 도 7b에 도시한 바와 같이, 제2 차단층(17)의 위 및 제2 차단층(17)의 간격 영역에 제1 전극패드(18)를 더 형성한다. 상기 제1 전극패드(18)는 제1 전극의 제1층(15) 및 제2층(16)과 전기적으로 연결된다.6A and 6B, the second barrier layer 17 is formed on the second layer 16 of the first electrode. The spacing region of the second barrier layer 17 exposes the upper surface of the second layer 16 of the first electrode. The area of the second barrier layer 17 and the area of the first barrier layer 14 substantially correspond to each other. In this embodiment, the second blocking layer 17 at the periphery of the light emitting element can be in direct contact with the first blocking layer 14. [ The material constituting the first barrier layer 14 and the material constituting the second barrier layer 17 may be the same or different, and the constituent materials of the first barrier layer 14 and the second barrier layer 17 may be at least one selected from the group consisting of zirconium oxide, silicon nitride, aluminum oxide, zirconium oxide, . 7A and 7B, a first electrode pad 18 is further formed on the second blocking layer 17 and in the spacing region of the second blocking layer 17. The first electrode pad 18 is electrically connected to the first layer 15 and the second layer 16 of the first electrode.

다음으로, 도 3c는 도 3a의 BB' 횡단면선을 따라 절단한 단면 영역을 나타내고, 오목홈 내부 및 플랫폼 상부 표면의 일부 영역에 위치하는 제1 차단층(14)을 형성한다. 본 실시예에서 제2 전극(13)의 일부 상부 표면은 제1 차단층(14)에 의해 덮혀지지 않은 영역에 채널(20)을 형성한다. 도 4a, 도 4c에 도시한 바와 같이, 플랫폼 상부 표면의 일부 영역에 제1 차단층(14)과 서로 분리되어 중첩되지 않는 제1 전극의 제1층(15)을 더 형성한다. 본 실시예에서, 제1 전극의 제1층(15)은 금속과 같은 제1 도전재료를 포함하고, 제1 도전재료는 은, 백금 및 금으로 이루어진 군에서 선택되는 1종 이상의 재료를 포함한다. 제1 전극의 제1층(15)의 두께는 500Å ~ 5000Å이다. 도 5a, 도 5c에 도시한 바와 같이, 제1층(15) 위에 제1 전극의 제2층(16)을 더 형성하고, 제1 전극의 제2층(16)은 제1층(15)과 적어도 일부의 제1 차단층(14)을 덮는다. 본 실시예에서, 제1 전극의 제1층(15) 및 제1 전극의 제2층(16)은 오목홈을 덮는다. 제1 전극의 제2층(16)은 금속과 같은 제2 도전재료를 포함하며, 제2 도전재료는 니켈, 알루미늄, 구리, 크롬, 및 티타늄으로 이루어진 군에서 선택되는 1종 이상의 재료를 포함한다. 제1 전극의 제2층(16)의 두께는 2000Å ~ 1.5㎛이다. 다른 실시예에서, 제1층(15)을 형성하는 제1 도전재료와 제2층(16)을 형성하는 제2 도전재료는 다르다. 발광소자가 발생하는 광선에 대한 제1층(15)의 반사율은 이 광선에 대한 제2층(16)의 반사율보다 크다. 상기 광선에 대한 제2층(16)의 반사율은 60%보다 큰 것이 바람직하다.Next, FIG. 3C shows a cross-sectional area cut along the cross-sectional line BB 'of FIG. 3A, forming a first barrier layer 14 located in the recessed groove and in some areas of the platform upper surface. In this embodiment, a part of the upper surface of the second electrode 13 forms the channel 20 in the region not covered by the first barrier layer 14. [ As shown in Figs. 4A and 4C, the first barrier layer 14 and the first layer 15 of the first electrode, which are not overlapped with each other, are further formed in a part of the upper surface of the platform. In this embodiment, the first layer 15 of the first electrode comprises a first conductive material such as a metal, and the first conductive material comprises at least one material selected from the group consisting of silver, platinum and gold . The thickness of the first layer 15 of the first electrode is 500 ANGSTROM to 5000 ANGSTROM. 5A and 5C, the second layer 16 of the first electrode is further formed on the first layer 15 and the second layer 16 of the first electrode is formed on the first layer 15, And at least a part of the first barrier layer (14). In this embodiment, the first layer 15 of the first electrode and the second layer 16 of the first electrode cover the concave groove. The second layer 16 of the first electrode comprises a second conductive material such as a metal and the second conductive material comprises at least one material selected from the group consisting of nickel, aluminum, copper, chromium, and titanium . The thickness of the second layer 16 of the first electrode is 2000 Å to 1.5 탆. In another embodiment, the first conductive material forming the first layer 15 and the second conductive material forming the second layer 16 are different. The reflectance of the first layer 15 with respect to the light rays generated by the light emitting element is larger than that of the second layer 16 with respect to this light ray. The reflectance of the second layer 16 to the light beam is preferably greater than 60%.

도 6a, 도 6c에 도시한 바와 같이, 제1 전극의 제2층(16) 위 및 복수의 제1 차단층(14) 위에 제2 차단층(17)을 형성한다. 제2 차단층(17)의 일부 영역은 제1 차단층(14)과 직접 접촉한다. 제1 차단층(14)을 구성하는 재료와 제2 차단층(17)을 구성하는 재료는 동일하거나 다르며, 양자의 구성 재료는 산화규소, 질화규소, 산화알루미늄, 산화지르코늄 또는 산화티타늄일 수 있다. 도 7a, 도 7c에 도시한 바와 같이, 제2 차단층(17) 위 및 채널(20) 영역에 제2 전극패드(19)를 더 형성한다. 또한 상기 제2 전극패드(19)는 제2 전극(13)과 전기적으로 연결된다. 도 8은 형성된 발광소자(10)의 평면도이다.A second barrier layer 17 is formed on the second layer 16 of the first electrode and on the plurality of first barrier layers 14, as shown in Figs. 6A and 6C. A portion of the second barrier layer 17 is in direct contact with the first barrier layer 14. The material constituting the first barrier layer 14 and the material constituting the second barrier layer 17 are the same or different, and both constituent materials may be silicon oxide, silicon nitride, aluminum oxide, zirconium oxide or titanium oxide. As shown in Figs. 7A and 7C, a second electrode pad 19 is further formed on the second blocking layer 17 and the channel 20 region. The second electrode pad 19 is electrically connected to the second electrode 13. 8 is a plan view of the light emitting element 10 formed.

도 10은 본 발명의 다른 실시예에 따른 램프 분해도이다. 램프(40)는 램프 커버(41), 렌즈(42), 발광모듈(44), 램프 홀더(45), 방열 핀(46), 결합부(47) 및 전기 접속부(48)를 포함한다. 발광모듈(44)은 탑재판(43) 및 상기 탑재판(43)의 위에 위치하는 상기 실시예에 따른 복수의 발광소자(10)를 더 포함한다. 10 is a lamp exploded view according to another embodiment of the present invention. The lamp 40 includes a lamp cover 41, a lens 42, a light emitting module 44, a lamp holder 45, a heat radiating fin 46, an engaging portion 47 and an electrical connecting portion 48. The light emitting module 44 further includes a mount plate 43 and a plurality of light emitting devices 10 according to the above embodiments which are placed on the mount plate 43.

상기 제2 전극(13), 제1 전극패드(18) 및 제2 전극패드(19)의 재료는 크롬(Cr), 티타늄(Ti), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 알루미늄(Al), 텅스텐(W), 주석(Sn), 또는 은(Ag) 등의 금속재료로부터 선택할 수 있다. 기판(미도시)은 성장 및/또는 담지(擔持)의 기초이다. 후보 재료는 투명 기판을 포함한다. 투명 기판의 재료는 사파이어(Sapphire), 산화리튬알루미늄(LiAlO₂), 산화아연(ZnO), 질화갈륨(GaN), 질화알루미늄(AlN), 유리, 다이아몬드, CVD다이아몬드, 다이아몬드상 카본 필름 (Diamond Like Carbon, DLC), 첨정석(spinel, MgAl₂O₄), 산화규소(SiO_X), 및 산화리튬갈륨(LiGaO₂)일 수 있다.The material of the second electrode 13, the first electrode pad 18 and the second electrode pad 19 may be selected from the group consisting of Cr, Ti, Ni, Pt, , Gold (Au), aluminum (Al), tungsten (W), tin (Sn), or silver (Ag). The substrate (not shown) is the basis for growth and / or deposition. The candidate material includes a transparent substrate. Materials for the transparent substrate include sapphire, lithium aluminum oxide (LiAlO ₂ ), zinc oxide (ZnO), gallium nitride (GaN), aluminum nitride (AlN), glass, diamond, CVD diamond, Carbon, DLC), spinel (MgAl ₂ O ₄ ), silicon oxide (SiO _x ), and lithium gallium oxide (LiGaO ₂ ).

상기 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(12)은 적어도 2개 부분의 전기적 특성, 극성 또는 도핑물이 서로 상이하거나 또는 전자와 정공을 각각 제공하는 단일 또는 다중('다중'은 이중 또는 이중 이상을 가리키며, 이하 동일하다)의 반도체 재료이며, 그 전기적 특성은 p형, n형 및 i형 중 임의의 2개의 조합에서 선택할 수 있다. 활성층(21)은 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(12) 사이에 위치하며, 전기에너지와 빛에너지의 상호 변환을 발생시키거나 또는 변환을 유발할 수 있는 영역이다. 전기에너지를 빛에너지로 변환 또는 유발시키는 것은 예를 들면 발광다이오드, 액정디스플레이, 유기 발광다이오드이다. 빛에너지를 전기에너지로 변환 또는 유발시키는 것은 예를 들면 태양에너지 건전지, 광전다이오드이다. 상기 제1 도전형 반도체층(11), 활성층(21) 및 제2 도전형 반도체층(12)의 재료는 갈륨(Ga), 알루미늄(Al), 인듐(In), 비소(As), 인(P), 질소(N), 및 규소(Si)로 이루어진 군에서 선택되는 1종 이상의 원소를 포함한다. The first conductivity type semiconductor layer 11 and the second conductivity type semiconductor layer 12 may have a structure in which at least two portions of electrical characteristics, polarity or dopant are different from each other, or single or multiple (' Quot; multiple " refers to double or double or more and is also the same hereinafter), and its electrical characteristics can be selected from any two of p-type, n-type and i-type. The active layer 21 is located between the first conductivity type semiconductor layer 11 and the second conductivity type semiconductor layer 12 and is a region that can cause mutual conversion of electrical energy and light energy or cause conversion. For example, light emitting diodes, liquid crystal displays, and organic light emitting diodes convert or induce electrical energy into light energy. The conversion or induction of light energy into electrical energy is, for example, solar energy batteries and photodiodes. The material of the first conductivity type semiconductor layer 11, the active layer 21 and the second conductivity type semiconductor layer 12 may be any one of Ga, Al, P), nitrogen (N), and silicon (Si).

본 발명의 다른 실시예에 따른 발광소자는 발광다이오드이며, 그 발광 스펙트럼은 단일 또는 다중 반도체층의 물리적 또는 화학적 요소를 변화시켜 조절할 수 있다. 일반적으로 사용되는 재료는 인화알루미늄갈륨인듐(AlGaInP) 계열, 질화알루미늄갈륨인듐(AlGaInN）계열, 산화아연(ZnO）계열 등이다. 활성층(미도시)의 구조는 싱글 헤테로구조（single heterostructure；SH）, 더블 헤테로구조(double heterostructure；DH), 더블사이드 헤테로구조（double-side double heterostructure；DDH）, 또는 다중 양자우물구조（multi-quantum well；MQW）등이다. 그리고, 양자우물의 로그(log)를 조절하여 발광 파장을 변화시킬 수 있다. A light emitting device according to another embodiment of the present invention is a light emitting diode, and its emission spectrum can be adjusted by changing physical or chemical elements of single or multiple semiconductor layers. The structure of the active layer (not shown) may be a single heterostructure (SH), a single hetero structure (SH), or the like. , A double heterostructure (DH), a double-side double heterostructure (DDH), or a multi-quantum well (MQW) Can be adjusted to change the emission wavelength.

본 발명의 일실시예에서, 제1 도전형 반도체층(11)과 기판(미도시) 사이에 완충층(buffer layer, 미도시)을 선택적으로 더 포함할 수 있다. 상기 완충층은 2가지 재료 시스템 사이에 개재되어 기판의 재료시스템을 반도체 시스템으로 "과도"시키는 재료시스템이다. 발광다이오드의 구조에 있어서, 완충층은 두 재료 사이의 격자 부정합을 감소시키는 재료층이다. 다른 한편으로 완충층은 두 가지 재료 또는 2개로 분리된 구조를 결합시키기 위한 단일 또는 다중 구조로서 완충층의 재료는 유기재료, 무기재료, 금속, 또는 반도체 등에서 선택될 수 있으며, 그 구조는 반사층, 열전도층, 도전층, 저항 접촉(ohmic contact)층, 변형 저항층, 응력 완화(stress realease)층, 응력 조절(stress adjustment)층, 본딩(bonding)층, 파장 변환층 및 기계적 고정 구조 등에서 선택될 수 있다. 일 실시예에서, 상기 완충층의 재료는 AlN, GaN일 수 있으며, 형성 방법은 스퍼터(Sputter) 또는 원자층 증착(Atomic Layer Deposition, ALD)일 수 있다.In an embodiment of the present invention, a buffer layer (not shown) may be selectively formed between the first conductivity type semiconductor layer 11 and a substrate (not shown). The buffer layer is a material system interposed between two material systems to "transpose" the material system of the substrate to the semiconductor system. In the structure of a light emitting diode, the buffer layer is a material layer which reduces lattice mismatch between the two materials. On the other hand, the buffer layer may be a single or multiple structure for bonding two materials or two separated structures, and the material of the buffer layer may be selected from organic materials, inorganic materials, metals, semiconductors, etc., A conductive layer, an ohmic contact layer, a deformation resistance layer, a stress relaxation layer, a stress adjustment layer, a bonding layer, a wavelength conversion layer, and a mechanical fixing structure . In one embodiment, the material of the buffer layer may be AlN, GaN, and the forming method may be sputtering or atomic layer deposition (ALD).

제2 도전형 반도체층(12)은 선택적으로 제2 도전형 접촉층(미도시)을 더 형성할 수 있다. 접촉층은 활성층(21)에서 멀리 떨어진 제2 도전형 반도체층의 일측에 형성된다. 구체적으로, 제2 도전형 접촉층은 광학층, 전기층 또는 이들의 조합일 수 있다. 광학층은 활성층(21)으로부터 방출되거나 또는 활성층으로 진입하는 전자기 복사 또는 광선을 변화시킬 수 있다. 여기서 "변화"는 전자기 복사 또는 빛 중 적어도 어느 하나의 광학적 특성을 변화시키는 것을 가리키며, 상기 특성은 주파수, 파장, 강도, 플럭스량, 효율, 색온, 연색 지수(rendering index), 라이트 필드(light filed) 및 가시각도(angle of view)를 포함하나 이에 한정되지 않는다. 전기층은 제2 도전형 접촉층의 임의의 상대측 간의 전압, 저항, 전류, 전기용량 중 적어도 하나의 수치, 밀도, 분포 등이 변화가 발생하거나 변화가 발생할 추세를 가지도록 할 수 있다. 제2 도전형 접촉층의 구성 재료는 산화물, 도전 산화물, 투명 산화물, 50% 또는 그 이상의 투과율을 가진 산화물, 금속, 상대적으로 투광하는 금속, 50% 또는 그 이상의 투과율을 가진 금속, 유기질, 무기질, 형광체, 인광체, 세라믹스, 반도체, 도핑 반도체, 및 무도핑 반도체 중 적어도 하나를 포함한다. 일부 응용에서 제2 도전형 접촉층의 재료는 산화인듐주석, 산화카드뮴주석, 산화안티몬주석, 산화인듐아연, 산화아연알루미늄, 및 산화아연주석 중 적어도 하나이다. 상대적 투광하는 금속일 경우, 그 두께는 대략 0.005㎛ ~ 0.6㎛이다. The second conductive type semiconductor layer 12 may further include a second conductive type contact layer (not shown). The contact layer is formed on one side of the second conductivity type semiconductor layer remote from the active layer 21. [ Specifically, the second conductive contact layer may be an optical layer, an electric layer, or a combination thereof. The optical layer can change the electromagnetic radiation or light rays emitted from the active layer 21 or entering the active layer. Refers to changing the optical characteristics of at least one of electromagnetic radiation or light and the properties include frequency, wavelength, intensity, flux amount, efficiency, color temperature, rendering index, light filed And an angle of view, but is not limited thereto. The electrical layer may be such that at least one numerical value, density, distribution, etc. of voltage, resistance, current, or electric capacity between any opposing sides of the second conductive contact layer has a tendency to occur or change. The constituent material of the second conductive contact layer may be an oxide, a conductive oxide, a transparent oxide, an oxide having a transmittance of 50% or more, a metal, a metal that transmits relatively light, a metal having a transmittance of 50% Phosphors, phosphors, ceramics, semiconductors, doped semiconductors, and undoped semiconductors. In some applications, the material of the second conductive contact layer is at least one of indium tin oxide, cadmium tin oxide, antimony tin oxide, indium zinc oxide, zinc oxide aluminum, and zinc oxide tin. In the case of a metal which is relatively transparent, its thickness is approximately 0.005 mu m to 0.6 mu m.

이상 각 도면과 설명은 각각 특정 실시예에 대응되나, 각 실시예에서 설명 또는 개시된 소자, 실시방식, 설계원칙 및 기술원리는 서로 명백하게 충돌, 모순 또는 공동으로 실시하기 어려운 것을 제외하고 필요에 따라 임의로 참고, 교체, 조합, 조율 또는 병합하여 실시할 수 있다. It is to be understood that the drawings and description correspond to specific embodiments, respectively, but that the elements, methods, design principles, and technical principles described or illustrated in the respective embodiments may be arbitrarily and arbitrarily selected as necessary except for conflicts, contradictions, Reference, replacement, combination, tuning or merging.

본 발명은 위에서 설명한 바와 같으나 본 발명의 범위, 실시 순서 또는 사용되는 재료와 제조 공정은 이에 한정되지 않는다. 본 발명에 대한 각종 수정과 변경은 본 발명의 정신과 범위를 벗어나지 않는다. Although the present invention has been described above, the scope of the present invention, the order of execution, and the materials and manufacturing processes used are not limited thereto. Various modifications and alterations of the invention are within the spirit and scope of the invention.

10: 발광소자
11: 제1 도전형 반도체층
12: 제2 도전형 반도체층
13: 제3 전극
14: 제1 차단층
15: 제1 전극의 제1층
16: 제1 전극의 제2층
17: 제2 차단층
18: 제1 전극패드
19: 제2 전극패드
20: 채널
21: 활성층
30: LED 패키지
31: 패키징 구조
32: LED 웨이퍼
33: p-n 접합면
34: 용접 와이어
35, 36: 도전 프레임
40: 램프
41: 램프 커버
42: 렌즈
43: 탑재판
44: 발광 모듈
45: 램프 홀더
46: 방열 핀
47: 결합부
48: 전기 접속부10: Light emitting element
11: First conductive type semiconductor layer
12: second conductivity type semiconductor layer
13: Third electrode
14: first barrier layer
15: the first layer of the first electrode
16: second layer of the first electrode
17: second blocking layer
18: first electrode pad
19: second electrode pad
20: channel
21:
30: LED package
31: Packaging structure
32: LED wafer
33: pn junction face
34: welding wire
35, 36: Conductive frame
40: lamp
41: Lamp cover
42: Lens
43: Mount plate
44: Light emitting module
45: Lamp holder
46: heat dissipation pin
47:
48: Electrical connection

Claims

A semiconductor stack including a platform having a plurality of concave grooves and an upper surface each having a bottom;
A first layer of a first electrode comprising a first conductive material and located on the upper surface of the platform;
A plurality of second electrodes separated from each other, each of the second electrodes being located on the bottom of each of the plurality of concave grooves and each having an upper surface located on one side of the plurality of concave grooves remote from the bottom;
A first barrier layer located in the plurality of recessed grooves and positioned on a portion of the upper surface of the platform;
A second layer of a first electrode comprising a second conductive material and covering the first barrier layer and the first layer of the first electrode;
A second barrier layer covering a portion of the second layer of the first electrode and including a plurality of spacing regions to expose other portions of the second layer of the first electrode;
A first electrode pad located on the second blocking layer and in contact with the second layer of the first electrode; And
A second electrode pad located on the plurality of second electrodes and electrically connected to the plurality of second electrodes;
Lt; / RTI >
Wherein the first barrier layer comprises a plurality of channels to cover the upper surface of each of the plurality of second electrodes and to expose the upper surface of each of the plurality of second electrodes,
Wherein the second barrier layer is located between the first electrode second layer and the first electrode pad and the second barrier layer is in direct contact with the first electrode pad,
Light emitting element.

The method according to claim 1,
And a substrate located below the semiconductor stacked layer.

The method according to claim 1,
Wherein the semiconductor laminate further comprises a first conductive type semiconductor layer, an active layer, and a second conductive type semiconductor layer, wherein the active layer is capable of emitting light, and the plurality of concave grooves penetrate the active layer .

The method of claim 3,
Wherein the bottom of each of the plurality of recessed trenches exposes the first conductive type semiconductor layer and the top surface of the platform is a surface of the second conductive type semiconductor layer, .

The method according to claim 1,
Wherein the first blocking layer comprises a surface located between an upper surface of the first layer of the first electrode and an upper surface of the second layer of the first electrode.

6. The method of claim 5,
And a part of the second blocking layer and the first blocking layer are in direct contact with each other.

The method according to claim 1,
Wherein the first conductive material and the second conductive material comprise a metal, and the first conductive material and the second conductive material are different from each other.

The method of claim 3,
Wherein a reflectance of the first layer of the first electrode with respect to the light ray is greater than a reflectance of the second layer of the first electrode with respect to the light ray.

The method of claim 3,
And a second conductive type contact layer disposed on the first conductive type semiconductor layer,
Wherein the material of the second conductive contact layer comprises indium tin oxide, tin oxide cadmium, antimony tin oxide, indium zinc oxide, zinc oxide aluminum, or zinc oxide tin.

As the light emitting element,
A semiconductor stack including a platform having a plurality of concave grooves and an upper surface each having a bottom;
A first layer of a first electrode located on the upper surface of the platform and comprising a first conductive material;
A plurality of second electrodes located at the bottom of each of the plurality of concave grooves;
A first barrier layer located in the plurality of recessed grooves and positioned on a portion of the upper surface of the platform;
A second layer of a first electrode comprising a second conductive material and located on the first barrier layer;
A second barrier layer including a spacing region to expose a second layer of the first electrode;
A first electrode pad located on the second blocking layer and in contact with the second layer of the first electrode; And
A second electrode pad positioned on the second electrode and electrically connected to the second electrode,
Lt; / RTI >
Wherein the first barrier layer includes a plurality of channels to expose the plurality of second electrodes,
In a cross-sectional view of the light emitting device, the second layer of the first electrode and the second electrode do not overlap each other,
Light emitting element.

delete