JP6217183B2 - LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE - Google Patents
LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE Download PDFInfo
- Publication number
- JP6217183B2 JP6217183B2 JP2013137857A JP2013137857A JP6217183B2 JP 6217183 B2 JP6217183 B2 JP 6217183B2 JP 2013137857 A JP2013137857 A JP 2013137857A JP 2013137857 A JP2013137857 A JP 2013137857A JP 6217183 B2 JP6217183 B2 JP 6217183B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- light emitting
- light
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 407
- 238000007789 sealing Methods 0.000 claims description 100
- 230000002093 peripheral effect Effects 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 65
- 239000002346 layers by function Substances 0.000 claims description 35
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000009751 slip forming Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 99
- 239000010408 film Substances 0.000 description 55
- 230000003287 optical effect Effects 0.000 description 46
- 238000000034 method Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 230000000149 penetrating effect Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 150000003377 silicon compounds Chemical class 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
Description
本発明は、例えば有機EL材料等の発光材料を利用した発光装置に関する。 The present invention relates to a light emitting device using a light emitting material such as an organic EL material.
例えば有機EL材料を利用した発光素子を基板上に平面状に配列した発光装置が各種の電子機器の表示装置として従来から提案されている。特許文献1には、画素毎に開口部が形成された隔壁層の内側の領域に発光素子を形成した発光装置が開示されている。具体的には、基板の面上に画素毎に個別に形成された第1電極(陽極)を覆うように隔壁層が形成され、隔壁層の各開口部の内側に発光層が形成され、発光層と隔壁層とを覆う第2電極(陰極)が基板の全域にわたり形成される。各発光素子には、発光層からの出射光を反射層と半透過反射層(第2電極)との間で共振させる共振構造が形成される。 For example, a light-emitting device in which light-emitting elements using an organic EL material are arranged in a plane on a substrate has been conventionally proposed as a display device for various electronic devices. Patent Document 1 discloses a light emitting device in which a light emitting element is formed in a region inside a partition layer in which an opening is formed for each pixel. Specifically, a partition layer is formed on the surface of the substrate so as to cover the first electrode (anode) formed individually for each pixel, and a light emitting layer is formed inside each opening of the partition layer to emit light. A second electrode (cathode) covering the layer and the partition wall layer is formed over the entire area of the substrate. Each light emitting element has a resonance structure that resonates light emitted from the light emitting layer between the reflective layer and the transflective layer (second electrode).
しかし、特許文献1の技術では、隔壁層に形成された各開口部の内周面が、基板の表面に対して垂直に近い角度で急峻に切立った構成であるから、隔壁層の膜厚や開口部の形状を反映した顕著な凹凸(段差)が第2電極の表面に現れる。また、各発光素子の封止を目的として第2電極の面上に封止層を形成する構成では、封止層の表面にも顕著な凹凸が現れるという問題がある。以上の事情を考慮して、本発明は、基板上の各要素の凹凸(段差)を低減することを目的とする。 However, in the technique of Patent Document 1, the inner peripheral surface of each opening formed in the partition wall layer is configured to be steeply sharp at an angle close to perpendicular to the surface of the substrate. In addition, remarkable unevenness (step) reflecting the shape of the opening appears on the surface of the second electrode. Moreover, in the structure which forms a sealing layer on the surface of a 2nd electrode for the purpose of sealing of each light emitting element, there exists a problem that a remarkable unevenness | corrugation appears also on the surface of a sealing layer. In view of the above circumstances, an object of the present invention is to reduce the unevenness (step) of each element on a substrate.
以上の課題を解決するために、本発明の好適な態様に係る発光装置は、発光機能層を挟む反射層と半透過反射層との間で発光機能層からの出射光を共振させる共振構造を有する第1発光素子および第2発光素子と、反射層と半透過反射層との間に絶縁材料で形成され、第1発光素子および第2発光素子の各々に対応する開口部が形成された画素定義層とが基体上に形成され、反射層と半透過反射層との間隔は、第1発光素子と第2発光素子とで相違し、画素定義層の開口部の内周面は、基体の表面に対する傾斜角が30°以下に設定された傾斜面である。以上の構成では、画素定義層の開口部の内周面が、基体の表面に対して30°以下の傾斜角で傾斜する傾斜面である。したがって、画素定義層の開口部の内周面が基板の表面に対して垂直に近い角度で急峻に切立つ構成と比較して、基板上の各要素の凹凸を低減することが可能である。 In order to solve the above problems, a light emitting device according to a preferred embodiment of the present invention has a resonance structure that resonates light emitted from a light emitting functional layer between a reflective layer and a semi-transmissive reflective layer sandwiching the light emitting functional layer. A pixel in which an opening corresponding to each of the first light-emitting element and the second light-emitting element is formed between the reflective layer and the semi-transmissive reflective layer, and an opening corresponding to each of the first light-emitting element and the second light-emitting element. The definition layer is formed on the substrate, and the interval between the reflective layer and the semi-transmissive reflective layer is different between the first light emitting element and the second light emitting element, and the inner peripheral surface of the opening of the pixel defining layer is It is an inclined surface whose inclination angle with respect to the surface is set to 30 ° or less. In the above configuration, the inner peripheral surface of the opening of the pixel definition layer is an inclined surface inclined at an inclination angle of 30 ° or less with respect to the surface of the base. Therefore, it is possible to reduce the unevenness of each element on the substrate as compared with a configuration in which the inner peripheral surface of the opening of the pixel definition layer is sharply cut at an angle close to perpendicular to the surface of the substrate.
なお、反射層と半透過反射層との間で発光機能層からの出射光を共振させる共振構造を各発光素子に形成し、かつ、各発光素子に対応する開口部を有する画素定義層を反射層と半透過反射層との間に形成した構成では、画素定義層の開口部の内周面の近傍の領域における反射層と半透過反射層との間隔が、画素定義層の膜厚の影響で目標の間隔(表示色に対応する共振長)とは相違し、結果的に所期の表示色とは別個の表示色が知覚される可能性がある。前述の好適な態様では、画素定義層の開口部の内周面が、基体の表面に対して30°以下の傾斜角で傾斜する傾斜面である。したがって、画素定義層の開口部の内周面が基板の表面に対して垂直に近い角度で急峻に切立つ構成と比較して、内周面の近傍における表示色の変動が知覚され難いという利点がある。 In addition, a resonance structure that resonates light emitted from the light emitting functional layer between the reflective layer and the semi-transmissive reflective layer is formed in each light emitting element, and the pixel definition layer having an opening corresponding to each light emitting element is reflected. In the configuration formed between the reflective layer and the semi-transmissive reflective layer, the distance between the reflective layer and the semi-transmissive reflective layer in the region near the inner peripheral surface of the opening of the pixel definition layer is affected by the thickness of the pixel definition layer. Therefore, there is a possibility that a display color different from the intended display color is perceived as a result, which is different from the target interval (resonance length corresponding to the display color). In the preferred embodiment described above, the inner peripheral surface of the opening of the pixel definition layer is an inclined surface that is inclined at an inclination angle of 30 ° or less with respect to the surface of the substrate. Therefore, compared to a configuration in which the inner peripheral surface of the opening of the pixel definition layer is sharply cut at an angle close to perpendicular to the surface of the substrate, the advantage that the display color variation in the vicinity of the inner peripheral surface is difficult to perceive There is.
画素定義層の膜厚が、第1発光素子における反射層および半透過反射層の第1間隔と、第2発光素子における反射層および半透過反射層の第2間隔との差分を上回る構成では、画素定義層の開口部の内周面近傍における表示色の変動が顕在化する。画素定義層の開口部の内周面近傍における表示色の変動が知覚され難い本発明の発光装置は、画素定義層の膜厚が第1間隔と第2間隔との差分を上回る構成にとって格別に好適である。 In the configuration in which the film thickness of the pixel definition layer exceeds the difference between the first interval between the reflective layer and the semi-transmissive reflective layer in the first light emitting element and the second interval between the reflective layer and the semi-transmissive reflective layer in the second light emitting element, A change in display color becomes prominent near the inner peripheral surface of the opening of the pixel definition layer. The light emitting device of the present invention, in which the display color variation in the vicinity of the inner peripheral surface of the opening of the pixel definition layer is difficult to perceive, is exceptional for the configuration in which the thickness of the pixel definition layer exceeds the difference between the first interval and the second interval. Is preferred.
本発明の好適な態様に係る発光装置は、第1発光素子および第2発光素子を覆う封止層を具備し、封止層の膜厚は、第1間隔と第2間隔との差分を上回る。以上の態様では、第1間隔と第2間隔との差分を上回る膜厚で封止層が形成されるから、各発光素子の共振長の相違に起因した段差を封止層の表面にて有効に低減できるという利点がある。第1発光素子および第2発光素子の各々は、第1電極と、第1電極からみて基体とは反対側に位置するとともに半透過反射層として機能する第2電極と、第1電極と第2電極との間に位置する発光機能層とを含む構成では、封止層は、第2電極の表面に直接に接触する絶縁層(例えば第1封止層71)である。 A light-emitting device according to a preferred aspect of the present invention includes a sealing layer that covers the first light-emitting element and the second light-emitting element, and the film thickness of the sealing layer exceeds the difference between the first interval and the second interval. . In the above aspect, since the sealing layer is formed with a film thickness that exceeds the difference between the first interval and the second interval, the step caused by the difference in the resonance length of each light emitting element is effective on the surface of the sealing layer. There is an advantage that it can be reduced. Each of the first light-emitting element and the second light-emitting element includes a first electrode, a second electrode that is located on the opposite side of the base as viewed from the first electrode, and that functions as a transflective layer, a first electrode, and a second electrode In the configuration including the light emitting functional layer positioned between the electrodes, the sealing layer is an insulating layer (for example, the first sealing layer 71) that directly contacts the surface of the second electrode.
以上の各態様に係る発光装置は、例えば表示装置として各種の電子機器に利用される。具体的には、頭部装着型の表示装置や撮像装置の電子式ビューファインダー等が本発明の電子機器の好適例として例示され得るが、本発明の適用範囲は以上の例示に限定されない。 The light emitting device according to each aspect described above is used in various electronic devices as a display device, for example. Specifically, a head-mounted display device, an electronic viewfinder of an imaging device, and the like can be exemplified as preferred examples of the electronic apparatus of the present invention, but the scope of application of the present invention is not limited to the above examples.
<第1実施形態>
図1は、本発明の第1実施形態に係る発光装置100の平面図である。第1実施形態の発光装置100は、有機EL材料を利用した発光素子を基板10の面上に形成した有機EL装置である。基板10は、珪素(シリコン)等の半導体材料で形成された板状部材(半導体基板)であり、複数の発光素子が形成される基体(下地)として利用される。図1に例示される通り、基板10の表面は、第1領域12と第2領域14とに区分される。第1領域12は矩形状の領域であり、第2領域14は、第1領域12を包囲する矩形枠状の領域である。
<First Embodiment>
FIG. 1 is a plan view of a
第1領域12には、X方向に延在する複数の走査線22と、各走査線22に対応してX方向に延在する複数の制御線24と、X方向に交差するY方向に延在する複数の信号線26とが形成される。複数の走査線22と複数の信号線26との各交差に対応して画素P(PD,PE)が形成される。したがって、複数の画素Pは、X方向およびY方向にわたり行列状に配列する。
The
第2領域14には駆動回路30と複数の実装端子36とガードリング38とが設置される。駆動回路30は、各画素Pを駆動する回路であり、第1領域12をX方向に挟む各位置に設置された2個の走査線駆動回路32と、第2領域14のうちX方向に延在する領域に設置された信号線駆動回路34とを含んで構成される。複数の実装端子36は、信号線駆動回路34を挟んで第1領域12とは反対側の領域内に形成され、基板10に接合される可撓性の配線基板(図示略)を介して制御回路や電源回路等の外部回路(例えば配線基板上に実装された電子回路)に電気的に接続される。
In the
第1実施形態の発光装置100は、基板10の複数個分に相当するサイズの原基板の切断(スクライブ)で複数個が一括的に形成される。図1のガードリング38は、原基板の切断時の衝撃や静電気の影響が駆動回路30または各画素Pに波及することや各基板10の端面(原基板の切断面)からの水分の侵入を防止する。図1に例示される通り、ガードリング38は、駆動回路30と複数の実装端子36と第1領域12とを包囲する環状(矩形枠状)に形成される。
In the
図1の第1領域12は、表示領域16と周辺領域18とに区分される。表示領域16は、各画素Pの駆動により実際に画像が表示される領域である。周辺領域18は、表示領域16を包囲する矩形枠状の領域であり、表示領域16内の各画素Pに構造は類似するが実際には画像の表示に寄与しない画素P(以下「ダミー画素PD」という)が配置される。周辺領域18内のダミー画素PDとの表記上の区別を明確化する観点から、以下の説明では、表示領域16内の画素Pを「表示画素PE」と便宜的に表記する場合がある。表示画素PEは、発光の最小単位となる要素である。
The
図2は、表示領域16内に位置する各表示画素PEの回路図である。図2に例示される通り、表示画素PEは、発光素子45と駆動トランジスターTDRと発光制御トランジスターTELと選択トランジスターTSLと容量素子Cとを含んで構成される。なお、第1実施形態では、表示画素PEの各トランジスターT(TDR,TEL,TSL)をPチャネル型としたが、Nチャネル型のトランジスターを利用することも可能である。
FIG. 2 is a circuit diagram of each display pixel PE located in the
発光素子45は、有機EL材料の発光層を含む発光機能層46を第1電極(陽極)E1と第2電極(陰極)E2との間に介在させた電気光学素子である。第1電極E1は表示画素PE毎に個別に形成され、第2電極E2は複数の画素Pにわたり連続する。図2から理解される通り、発光素子45は、第1電源導電体41と第2電源導電体42とを連結する経路上に配置される。第1電源導電体41は、高位側の電源電位VELが供給される電源配線であり、第2電源導電体42は、低位側の電源電位(例えば接地電位)VCTが供給される電源配線である。
The
駆動トランジスターTDRと発光制御トランジスターTELとは、第1電源導電体41と第2電源導電体42とを連結する経路上で発光素子45に対して直列に配置される。具体的には、駆動トランジスターTDRの一対の電流端のうちの一方(ソース)は第1電源導電体41に接続される。発光制御トランジスターTELは、駆動トランジスターTDRの一対の電流端のうちの他方(ドレイン)と発光素子45の第1電極E1との導通状態(導通/非導通)を制御するスイッチとして機能する。駆動トランジスターTDRは、自身のゲート-ソース間の電圧に応じた電流量の駆動電流を生成する。発光制御トランジスターTELがオン状態に制御された状態では、駆動電流が駆動トランジスターTDRから発光制御トランジスターTELを経由して発光素子45に供給されることで発光素子45が駆動電流の電流量に応じた輝度で発光し、発光制御トランジスターTELがオフ状態に制御された状態では発光素子45に対する駆動電流の供給が遮断されることで発光素子45は消灯する。発光制御トランジスターTELのゲートは制御線24に接続される。
The drive transistor TDR and the light emission control transistor TEL are arranged in series with respect to the
図2の選択トランジスターTSLは、信号線26と駆動トランジスターTDRのゲートとの導通状態(導通/非導通)を制御するスイッチとして機能する。選択トランジスターTSLのゲートは走査線22に接続される。また、容量素子Cは、第1電極C1と第2電極C2との間に誘電体を介在させた静電容量である。第1電極C1は駆動トランジスターTDRのゲートに接続され、第2電極C2は第1電源導電体41(駆動トランジスターTDRのソース)に接続される。したがって、容量素子Cは、駆動トランジスターTDRのゲート-ソース間の電圧を保持する。
The selection transistor TSL in FIG. 2 functions as a switch for controlling the conduction state (conduction / non-conduction) between the
信号線駆動回路34は、外部回路から供給される画像信号が表示画素PE毎に指定する階調に応じた階調電位(データ信号)を書込期間(水平走査期間)毎に複数の信号線26に対して並列に供給する。他方、各走査線駆動回路32は、各走査線22に走査信号を供給することで複数の走査線22の各々を書込期間毎に順次に選択する。走査線駆動回路32が選択した走査線22に対応する各表示画素PEの選択トランジスターTSLはオン状態に遷移する。したがって、各表示画素PEの駆動トランジスターTDRのゲートには信号線26と選択トランジスターTSLとを経由して階調電位が供給され、容量素子Cには階調電位に応じた電圧が保持される。他方、書込期間での走査線22の選択が終了すると、各走査線駆動回路32は、各制御線24に制御信号を供給することで当該制御線24に対応する各表示画素PEの発光制御トランジスターTELをオン状態に制御する。したがって、直前の書込期間で容量素子Cに保持された電圧に応じた駆動電流が駆動トランジスターTDRから発光制御トランジスターTELを経由して発光素子45に供給される。以上のように各発光素子45が階調電位に応じた輝度で発光することで、画像信号が指定する任意の画像が表示領域16に表示される。
The signal
第1実施形態の発光装置100の具体的な構造を以下に詳述する。なお、以下の説明で参照する各図面では、説明の便宜のために、各要素の寸法や縮尺を実際の発光装置100とは相違させている。図3および図4は、発光装置100の断面図であり、図5から図9は、発光装置100の各要素を形成する各段階での基板10の表面の様子を表示画素PEの1個分に着目して図示した平面図である。図5から図9のIII−III線を含む断面に対応した断面図が図3に相当し、図5から図9のIV−IV線の断面に対応した断面図が図4に相当する。なお、図5から図9は平面図であるが、各要素の視覚的な把握を容易化する観点から、図3または図4と共通する各要素に図3または図4と同態様のハッチングが便宜的に付加されている。
A specific structure of the
図3、図4および図5から理解される通り、珪素等の半導体材料で形成された基板10の表面には、表示画素PEの各トランジスターT(TDR,TEL,TSL)の能動領域10A(ソース/ドレイン領域)が形成される。能動領域10Aにはイオンが注入される。表示画素PEの各トランジスターT(TDR,TEL,TSL)のアクティブ層はソース領域とドレイン領域との間に存在し、能動領域10Aとは別種類のイオンが注入されるが、図示は便宜的に省略されている。図3および図4に例示される通り、能動領域10Aが形成された基板10の表面は絶縁膜L0(ゲート絶縁膜)で被覆され、各トランジスターTのゲートG(GDR,GEL,GSL)が絶縁膜L0の面上に形成される。各トランジスターTのゲートGは、絶縁膜L0を挟んでアクティブ層に対向する。図4には、選択トランジスターTSLのゲートGSLと駆動トランジスターTDRのゲートGDRと発光制御トランジスターTELのゲートGELとが図示されている。
As understood from FIGS. 3, 4 and 5, the
図3および図4から理解される通り、各トランジスターTのゲートGが形成された絶縁膜L0の面上には、複数の絶縁層L(LA〜LD)と複数の導電層(配線層)とを交互に積層した多層配線層が形成される。各絶縁層Lは、例えば珪素化合物(典型的には窒化珪素や酸化珪素)等の絶縁性の無機材料で形成される。なお、以下の説明では、導電層(単層または複数層)の選択的な除去により複数の要素が同一工程で一括的に形成される関係を「同層から形成される」と表記する。 As understood from FIGS. 3 and 4, on the surface of the insulating film L0 on which the gate G of each transistor T is formed, a plurality of insulating layers L (LA to LD), a plurality of conductive layers (wiring layers), and A multilayer wiring layer is formed by alternately stacking layers. Each insulating layer L is formed of an insulating inorganic material such as a silicon compound (typically silicon nitride or silicon oxide). In the following description, a relationship in which a plurality of elements are collectively formed in the same process by selective removal of a conductive layer (single layer or a plurality of layers) is referred to as “formed from the same layer”.
絶縁層LAは、各トランジスターTのゲートGが形成された絶縁膜L0の面上に形成される。図3、図4および図6から理解される通り、絶縁層LAの面上には、走査線22と制御線24と複数の中継電極QA(QA1,QA2,QA3,QA4)とが同層から形成される。走査線22および制御線24は、相互に間隔をあけて複数の画素PにわたりX方向に直線状に延在する。具体的には、図6に例示される通り、走査線22は、選択トランジスターTSLのゲートGSLの上方および駆動トランジスターTDRのゲートGDRの上方を通過するように形成され、絶縁層LAを貫通する導通孔(コンタクトホール)HA1を介して選択トランジスターTSLのゲートGSLに導通する。導通孔HA1は、選択トランジスターTSLのゲートGSLおよびアクティブ層に平面視で重なるように形成される。他方、制御線24は、発光制御トランジスターTELのゲートGELの上方を通過するように形成され、絶縁層LAを貫通する導通孔HA2を介して発光制御トランジスターTELのゲートGELに導通する。導通孔HA2は、発光制御トランジスターTELのゲートGELおよびアクティブ層に平面視で重なるように形成される。
The insulating layer LA is formed on the surface of the insulating film L0 on which the gate G of each transistor T is formed. As understood from FIGS. 3, 4 and 6, the
中継電極QA1は、選択トランジスターTSLの能動領域10Aと駆動トランジスターTDRのゲートGDRとを接続する配線であり、図6に例示される通り、平面視で走査線22と制御線24との間に位置する。具体的には、中継電極QA1は、図4および図6から理解される通り、絶縁層LAと絶縁膜L0とを貫通する導通孔HA3を介して選択トランジスターTSLの能動領域10Aに導通するとともに、絶縁層LAの導通孔HA4を介して駆動トランジスターTDRのゲートGDRに導通する。また、図6から理解される通り、中継電極QA2は、絶縁層LAと絶縁膜L0とを貫通する導通孔HA5を介して選択トランジスターTSLの能動領域10Aに導通する。中継電極QA3は、絶縁層LAと絶縁膜L0とを貫通する導通孔HA6を介して駆動トランジスターTDRの能動領域10A(ソース)に導通する。中継電極QA4は、絶縁層LAと絶縁膜L0とを貫通する導通孔HA7を介して発光制御トランジスターTELの能動領域10A(ドレイン)に導通する。図6から理解される通り、選択トランジスターTSLと駆動トランジスターTDRと発光制御トランジスターTELとの各々は、チャネル長がY方向に沿うように形成される。また、駆動トランジスターTDRと発光制御トランジスターTELとはY方向に沿って配列し、選択トランジスターTSLは、駆動トランジスターTDRおよび発光制御トランジスターTELに対してX方向(図6ではX方向の負側)にずれた位置に配置される。
The relay electrode QA1 is a wiring that connects the
絶縁層LBは、走査線22と制御線24と複数の中継電極QAとが形成された絶縁層LAの面上に形成される。図3、図4および図7から理解される通り、絶縁層LBの面上には、信号線26と第1電極C1と複数の中継電極QB(QB1,QB2)とが同層から形成される。信号線26は、複数の画素PにわたりY方向に直線状に延在し、絶縁層LAにより走査線22および制御線24からは電気的に絶縁される。具体的には、信号線26は、選択トランジスターTSLの能動領域10A(ソース,ドレイン)およびアクティブ層の上方と駆動トランジスターTDRのゲートGDRに導通する中継電極QA1の上方とを通過するように形成され、選択トランジスターTSLのチャネル長の方向(Y方向)に沿って延在するとともに平面視で選択トランジスターTSLに重なる。また、信号線26は、各トランジスターT(TDR,TEL,TSL)の能動領域10A(ソース,ドレイン)や各トランジスターTのゲートGよりも上層に形成される。図7から理解される通り、信号線26は、絶縁層LBを貫通する導通孔HB1を介して中継電極QA2に導通する。すなわち、信号線26と選択トランジスターTSLの能動領域10A(ソース)とが中継電極QA2を介して接続される。図7の第1電極C1は、絶縁層LBを貫通する導通孔HB2を介して中継電極QA1に導通する。すなわち、容量素子Cの第1電極C1と駆動トランジスターTDRのゲートGDRとが中継電極QA1を介して接続される。図7の中継電極QB1は、絶縁層LBの導通孔HB3を介して中継電極QA3に導通し、中継電極QB2は、絶縁層LBの導通孔HB4を介して中継電極QA4に導通する。
The insulating layer LB is formed on the surface of the insulating layer LA on which the
絶縁層LCは、信号線26と第1電極C1と複数の中継電極QB(QB1,QB2)とが形成された絶縁層LBの面上に形成される。図3、図4および図8から理解される通り、絶縁層LCの面上には、第2電極C2と複数の中継電極QC(QC1,QC2)とが同層から形成される。第2電極C2は、平面視(すなわち基板10の表面に垂直な方向からみた状態)で第1電極C1に重複する形状および位置に形成される。図3から理解される通り、第1電極C1および第2電極C2と両者間の絶縁層LCとで容量素子Cが構成される。図8に例示される通り、容量素子C(第1電極C1,第2電極C2)は、平面視で駆動トランジスターTDRおよび発光制御トランジスターTELに重なるように設置される。図8の中継電極QC1は絶縁層LCの導通孔HC1を介して中継電極QB1に導通し、中継電極QC2は絶縁層LCの導通孔HC2を介して中継電極QB2に導通する。
The insulating layer LC is formed on the surface of the insulating layer LB on which the
図3および図4に例示される通り、絶縁層LDは、第2電極C2と複数の中継電極QC(QC1,QC2)とが形成された絶縁層LCの面上に形成される。以上の説明では表示画素PEに着目したが、基板10の表面から絶縁層LDまでの各要素の構造は、周辺領域18内のダミー画素PDについても共通する。
As illustrated in FIGS. 3 and 4, the insulating layer LD is formed on the surface of the insulating layer LC on which the second electrode C2 and the plurality of relay electrodes QC (QC1, QC2) are formed. In the above description, attention is paid to the display pixel PE, but the structure of each element from the surface of the
絶縁層LDの表面には平坦化処理が実行される。平坦化処理には、化学機械研磨(CMP:Chemical Mechanical Polishing)等の公知の表面処理技術が任意に採用される。平坦化処理で高度に平坦化された絶縁層LDの表面に、図3に例示される通り、第1電源導電体41と第2電源導電体42とが同層から形成される。図10は、第1電源導電体41および第2電源導電体42の平面図であり、図11から図14は、図10における領域αの拡大図である。図10および図11から理解される通り、第1電源導電体41は第1領域12の表示領域16内に形成され、第2電源導電体42は第1領域12の周辺領域18内に形成される。第1電源導電体41と第2電源導電体42とは、相互に離間して形成されて電気的に絶縁される。第1電源導電体41は、多層配線層内の配線(図示略)を介して、高位側の電源電位VELが供給される実装端子36に導通する。同様に、第2電源導電体42は、多層配線層内の配線(図示略)を介して、低位側の電源電位VCTが供給される実装端子36に導通する。第1実施形態の第1電源導電体41および第2電源導電体42は、例えば銀やアルミニウムを含有する光反射性の導電材料で例えば100nm程度の膜厚に形成される。
A planarization process is performed on the surface of the insulating layer LD. For the planarization treatment, a known surface treatment technique such as chemical mechanical polishing (CMP) is arbitrarily employed. As illustrated in FIG. 3, the first
第1電源導電体41は、前述の通り高位側の電源電位VELが供給される電源配線であり、図10および図11から理解される通り、表示領域16の略全域にわたり面状に形成された略矩形状のベタパターンである。ベタパターンとは、線状または帯状のパターンやその組合せ(例えば格子状)のパターンではなく、表示領域16の略全面を塗潰すように実質的に隙間なく一様に連続する面状(すなわちベタ状)のパターンを意味する。
The first
図4、図9および図11から理解される通り、表示領域16内に形成された第1電源導電体41は、表示画素PE毎に絶縁層LDに形成された導通孔HD1を介して中継電極QC1に導通する。すなわち、図4から理解される通り、駆動トランジスターTDRのソースとして機能する能動領域10Aは、中継電極QA3と中継電極QB1と中継電極QC1とを介して第1電源導電体41に接続される。なお、絶縁層LCと絶縁層LDとを貫通する導通孔を介して第1電源導電体41を中継電極QB2に導通させる(したがって中継電極QC1は省略される)ことも可能である。また、図9および図11に例示される通り、第1電源導電体41は、絶縁層LDの導通孔HD2を介して容量素子Cの第2電極C2に接続される。すなわち、駆動トランジスターTDRのゲートGDRとソース(第1電源導電体41)との間に容量素子Cが介在する。
As understood from FIGS. 4, 9 and 11, the first
図9に例示される通り、第1電源導電体41には表示画素PE毎に開口部41Aが形成される。各開口部41Aの内側には中継電極QD1が第1電源導電体41および第2電源導電体42と同層から形成される。中継電極QD1と第1電源導電体41とは、相互に離間して形成されて電気的に絶縁される。図4および図9から理解される通り、中継電極QD1は、絶縁層LDに形成された導通孔HD3を介して中継電極QC2に導通する。なお、絶縁層LCと絶縁層LDとを貫通する導通孔を介して中継電極QD1を中継電極QB2に導通させる(したがって中継電極QC2は省略される)ことも可能である。
As illustrated in FIG. 9, the first
他方、第1領域12のうちダミー画素PDが配列される周辺領域18内に形成された第2電源導電体42は、前述の通り低位側の電源電位VCTが供給される電源配線であり、図10に例示される通り、平面視で第1電源導電体41(表示領域16)を包囲する矩形枠状(閉図形)に形成される。図11に例示される通り、絶縁層LDにはダミー画素PD毎に導通孔HD4と導通孔HD5とが形成される。第2電源導電体42は、導通孔HD4を介してダミー画素PDの中継電極QC1に導通するとともに、導通孔HD5を介してダミー画素PDの中継電極QC2に導通する。他方、第1電源導電体41について前述した開口部41Aや中継電極QD1は第2電源導電体42には形成されない。
On the other hand, the second
図3および図4に例示される通り、第1電源導電体41と第2電源導電体42と中継電極QD1とが形成された絶縁層LDの面上には光路調整層60が形成される。光路調整層60は、各表示画素PEの共振構造の共振波長(すなわち表示色)を規定する光透過性の膜体である。各表示画素PEの共振構造や光路調整層60の詳細については後述する。
As illustrated in FIGS. 3 and 4, the optical
図12に例示される通り、光路調整層60の面上には、表示領域16内の表示画素PE毎の中継電極QE1と周辺領域18のダミー画素PD毎の中継電極QE2とが同層から形成される。中継電極QE1および中継電極QE2は、例えば遮光性の導電材料(例えば窒化チタン)で形成される。
As illustrated in FIG. 12, on the surface of the optical
表示領域16内の中継電極QE1は、光路調整層60を貫通する導通孔HE1を介して中継電極QD1に導通する。図4および図12から理解される通り、中継電極QE1は、第1電源導電体41の開口部41Aに平面視で重複するように形成される。すなわち、中継電極QE1の外周縁は平面視で開口部41Aの内周縁の外側に位置する。中継電極QE1は遮光性の導電材料で形成されるから、多層配線層に対する開口部41Aからの外光の侵入が中継電極QE1により防止される。したがって、光照射に起因した各トランジスターTの電流リークを防止できるという利点がある。他方、周辺領域18内の中継電極QE2は、図12から理解される通り、光路調整層60を貫通する導通孔HE2を介して第2電源導電体42に導通する。
The relay electrode QE1 in the
中継電極QE1および中継電極QE2が形成された光路調整層60の面上には、図3、図4および図13に例示される通り、表示領域16内の表示画素PE毎の第1電極E1と周辺領域18のダミー画素PD毎の導通用電極QFとが同層から形成される。第1電極E1と導通用電極QFとは、例えばITO(Indium Tin Oxide)等の光透過性の導電材料で形成される。第1電極E1は、図2を参照して前述した通り、発光素子45の陽極として機能する略矩形状の電極(画素電極)であり、図4に例示される通り、光路調整層60の面上の中継電極QE1に接触する。すなわち、第1電極E1は、中継電極QE1と中継電極QD1と中継電極QC2と中継電極QB2と中継電極QA4とを介して発光制御トランジスターTELの能動領域10A(ドレイン)に導通する。
On the surface of the optical
他方、周辺領域18内の導通用電極QFは、第1電極E1と同等の平面形状およびサイズに形成された略矩形状の電極である。表示領域16内の各第1電極E1と周辺領域18内の各導通用電極QFとは、X方向およびY方向の各々にわたり共通のピッチ(周期)で配列される。すなわち、各第1電極E1と各導通用電極QFとは、X方向に共通のピッチDXで配列するとともにY方向に共通のピッチDYで配列する。表示領域16と周辺領域18との境界を挟んで相互に隣合う第1電極E1と導通用電極QFとのピッチもX方向のピッチDXとY方向のピッチDYとに設定される。X方向のピッチDXは、例えば1.3μm以上かつ3.5μm以下に設定される。図13から理解される通り、導通用電極QFは、光路調整層60の面上の中継電極QE2に接触する。すなわち、導通用電極QFは、中継電極QE2を介して第2電源導電体42に導通する。なお、図13では、周辺領域18内にX方向の1行分とY方向の2列分とにわたり導通用電極QFを配列した構成を例示したが、導通用電極QFの配列数は任意である。例えば、第2電極E2と第2電源導電体42との間に要求される接続抵抗や、発光機能層46または第2電極E2の形成範囲等に応じて、導通用電極QFの配列数は適宜に選定される。図3および図4から理解される通り、第1電源導電体41は、信号線26が形成された配線層と第1電極E1および導通用電極QFが形成された配線層との間に形成される。
On the other hand, the conduction electrode QF in the
図1のガードリング38は、図3に例示される通り、以上に例示した各要素と同層から形成された複数の導電層QG(QG1〜QG6)の積層で構成される。導電層QG1は各トランジスターTのゲートGと同層から形成され、導電層QG2は信号線26と同層から形成され、導電層QG3は容量素子Cの第2電極C2と同層から形成される。また、導電層QG4は第1電源導電体41および第2電源導電体42と同層から形成され、導電層QG5は中継電極QE2と同層から形成され、導電層QG6は第1電極E1および導通用電極QFと同層から形成される。なお、ガードリング38を構成する各導電層QGは適宜に省略され得る。例えば、導電層QG3を省略して導電層QG2と導電層QG4とを直接に導通させることも可能である。
As shown in FIG. 3, the
中継電極QE1と中継電極QE2と第1電極E1と導通用電極QFとが形成された光路調整層60の面上には、図3、図4および図14に例示される通り、基板10の全域にわたり画素定義層65が形成される。画素定義層65は、例えば珪素化合物(典型的には窒化珪素や酸化珪素)等の絶縁性の無機材料で形成される。図14から理解される通り、画素定義層65には、表示領域16内の各第1電極E1に対応する開口部(第1開口部)65Aと周辺領域18内の各導通用電極QFに対応する開口部(第2開口部)65Bとが形成される。画素定義層65のうち開口部65Aの内周縁の近傍の領域は第1電極E1の周縁に重なる。すなわち、開口部65Aの内周縁は平面視で第1電極E1の周縁の内側に位置する。同様に、画素定義層65のうち開口部65Bの内周縁の近傍の領域は導通用電極QFの周縁に重なる。図12および図14から理解される通り、中継電極QE1および中継電極QE2は画素定義層65で覆われる。各開口部65Aと各開口部65Bとは、平面形状(矩形状)やサイズが共通し、かつ、X方向およびY方向の各々にわたり共通のピッチで行列状に配列する。以上の説明から理解される通り、画素定義層65は平面視で格子状に形成される。
On the surface of the optical
図3および図4に例示される通り、第1電極E1と導通用電極QFと画素定義層65とが形成された光路調整層60の面上には発光機能層46が形成される。発光機能層46は、第1領域12の表示領域16内に形成されて複数の表示画素PEにわたり連続する。他方、図3から理解される通り、周辺領域18や第2領域14には発光機能層46は形成されない。なお、例えば周辺領域14のうち表示領域12側の領域に発光機能層46を形成することも可能である。発光機能層46は、有機EL材料で形成された発光層を含んで構成され、電流の供給により白色光を放射する。白色光は、青色の波長域と緑色の波長域と赤色の波長域とにわたるスペクトルを有する光であり、可視光の波長域内に少なくとも2個のピークが観測される。なお、発光層に供給される電子や正孔の輸送層または注入層を発光機能層46に含ませることも可能である。
As illustrated in FIGS. 3 and 4, the light emitting
発光機能層46が形成された光路調整層60の面上には、第1領域12(表示領域16および周辺領域18)の全域にわたり第2電極E2が形成される。第2電極E2は、図2を参照して前述した通り、発光素子45の陰極として機能する。図4に例示される通り、発光機能層46のうち画素定義層65の各開口部65Aの内側にて第1電極E1と第2電極E2とに挟まれた領域(発光領域)が発光する。すなわち、開口部65Aの内側で第1電極E1と発光機能層46と第2電極E2とが積層された部分が発光素子45として機能する。以上の説明から理解される通り、画素定義層65は、各表示画素PEの発光素子45の平面形状やサイズ(実際に発光する領域)を規定する。第1実施形態の発光装置100は、発光素子45が非常に高精細に配置されたマイクロディスプレイである。例えば1個の発光素子45の面積(1個の開口部65Aの面積)は40μm2以下に設定され、X方向に相互に隣合う各発光素子45の間隔は1.5μm以下に設定される。
On the surface of the optical
第1領域12の全域にわたる第2電極E2のうち周辺領域18内に位置する部分は、図14の画素定義層65の開口部65Bの内側で導通用電極QFに接触する。周辺領域14のうち導通用電極QFと第2電極E2とが導通する領域やその外側の領域には発光機能層46は形成されない。以上の説明から理解される通り、表示領域16および周辺領域18の双方にわたる第2電極E2は、周辺領域18内の各導通用電極QFと各中継電極QE2とを介して第2電源導電体42に導通する。すなわち、第2電源導電体42から中継電極QE2と導通用電極QFとを介して第2電極E2に低位側の電源電位VCTが供給される。
A portion of the second electrode E2 located in the
第2電極E2は、表面に到達した光の一部を透過するとともに残りを反射する性質(半透過反射性)の半透過反射層として機能する。例えば、銀やマグネシウムを含有する合金等の光反射性の導電材料を充分に薄い膜厚に形成することで半透過反射性の第2電極E2が形成される。発光機能層46からの放射光は、第1電源導電体41と第2電極E2との間で往復し、特定の共振波長の成分が選択的に増幅されたうえで第2電極E2を透過して観察側(基板10とは反対側)に出射する。すなわち、反射層として機能する第1電源導電体41と半透過反射層として機能する第2電極E2との間で発光機能層46からの出射光を共振させる共振構造が形成される。光路調整層60は、共振構造の共振波長(表示色)を表示画素PEの表示色毎に個別に設定するための要素である。具体的には、共振構造を構成する第1電源導電体41と第2電極E2との間の光路長(光学的距離)を光路調整層60の膜厚に応じて適宜に調整することで各表示画素PEの出射光の共振波長が表示色毎に設定される。
The second electrode E2 functions as a semi-transmissive reflective layer having a property of transmitting part of the light reaching the surface and reflecting the rest (semi-transmissive reflective). For example, the transflective second electrode E2 is formed by forming a light-reflective conductive material such as an alloy containing silver or magnesium in a sufficiently thin film thickness. The radiated light from the light emitting
図15は、表示色が相違する3個の表示画素PE(赤色,緑色,青色)の構成を、光路調整層60の具体的な構成に着目して図示した断面図である。図15では、赤色(R)に対応する表示画素PEと緑色(G)に対応する表示画素PEと青色(B)に対応する表示画素PEとが便宜的に例示されている。図15から理解される通り、光路調整層60は、珪素化合物(典型的には窒化珪素や酸化珪素)等の光透過性の絶縁材料で形成された複数層(第1調整層61,第2調整層62,第3調整層63)の積層で構成される。第1調整層61は、例えば窒化珪素で40nm以上かつ100nm以下の膜厚に形成され、第2調整層62は、例えば酸化珪素で40nm以上かつ50nm以下の膜厚に形成され、第3調整層63は、例えば酸化珪素で40nm以上かつ70nm以下の膜厚に形成される。
FIG. 15 is a cross-sectional view illustrating the configuration of three display pixels PE (red, green, and blue) having different display colors, focusing on the specific configuration of the optical
第2調整層62および第3調整層63は、各表示画素PEの表示色に応じて選択的に除去される。具体的には、青色の表示画素PEでは、第2調整層62および第3調整層63が除去されることで光路調整層60は第1調整層61のみで構成され、緑色の表示画素PEでは、第3調整層63が除去されることで光路調整層60は第1調整層61および第2調整層62で構成される。他方、赤色の表示画素PEでは、第1調整層61と第2調整層62と第3調整層63との積層で光路調整層60が構成される。例えば第1調整層61を50nmの膜厚で形成し、第2調整層62を65nmの膜厚で形成し、第3調整層63を55nmの膜厚で形成した場合、赤色の表示画素PEでは170nmの光路調整層60(第1調整層61+第2調整層62+第3調整層63)が構成され、緑色の表示画素PEでは115nmの光路調整層60(第1調整層61+第2調整層62)が構成され、青色の表示画素PEでは50nmの光路調整層60(第1調整層61)が構成される。以上の例示では、赤色の表示画素PEと青色の表示画素PEとの間で光路調整層60の膜厚差は120nmである。なお、以上の説明では表示領域16に着目したが、周辺領域18内の各ダミー画素PDについても表示領域16内と同様の構成の光路調整層60が形成される。
The
光路調整層60の膜厚を以上の例示のように表示画素PEの表示色毎に調整することで、共振構造の反射層として機能する第1電源導電体41と半透過反射層として機能する第2電極E2との間隔(以下「共振長」という)Zが表示色毎に個別に設定される。具体的には、青色の表示画素PEの共振長ZBは緑色の表示画素PEの共振長ZGを下回り、緑色の表示画素PEの共振長ZGは赤色の表示画素PEの共振長ZRを下回る(ZB<ZG<ZR)。したがって、青色の表示画素PEの発光素子45からは青色光が出射され、緑色の表示画素PEの発光素子45からは緑色光が出射され、赤色の表示画素PEの発光素子45からは赤色光が出射される。
By adjusting the film thickness of the optical
図3に例示される通り、第2電極E2の面上には、基板10の全域にわたり封止体70が形成される。なお、図4では封止体70の図示を便宜的に省略した。封止体70は、基板10上に形成された各要素を封止することで外気や水分の侵入を防止する光透過性の膜体であり、第1封止層71と第2封止層72と第3封止層73との積層で構成される。第1封止層71の面上に第2封止層72が形成され、第1封止層71および第2封止層72の面上に第3封止層73が形成される。図3から理解される通り、第1封止層71および第3封止層73は、第1領域12と第2領域14とを含む基板10の全域にわたり形成される。他方、第2封止層72は、基板10の第1領域12内に形成されて第2領域14には形成されない。具体的には、第2封止層72は、図16に例示される通り、表示領域16と周辺領域18のうち内周縁側の一部の領域とにわたり形成される。以上の説明から理解される通り、図3の封止体70は、表示領域16内では第1封止層71と第2封止層72と第3封止層73との計3層の積層で構成され、第2領域14内では第1封止層71および第2封止層72の計2層の積層で構成される。図1の各実装端子36は、封止体70のうち可撓性の配線基板と接続される領域に形成された開口部を介して外部に露出する。各実装端子36は、例えば、第1電源導電体41および第2電源導電体42と同層から形成された導電層と、中継電極QE2と同層から形成された導電層と、第1電極E1および導通用電極QFと同層から形成された導電層との積層で構成される。
As illustrated in FIG. 3, a sealing
封止体70の第1封止層71は、第2電極E2の面上に形成されて第2電極E2の表面に直接に接触する。第1封止層71は、例えば珪素化合物(典型的には窒化珪素や酸化珪素)等の絶縁性の無機材料で例えば200nmから400nm程度の膜厚に形成される。第1封止層71は、光路調整層60の膜厚差(例えば120nm)以上の膜厚に好適に形成される。第1封止層71の形成には、プラズマCVD(Chemical Vapor Deposition)法またはECR(Electron Cyclotron Resonance)プラズマスパッタ法やイオンプレーティング法等の高密度プラズマ成膜技術が好適に利用される。酸化珪素を窒素雰囲気中で蒸着することで珪素酸窒化物の第1封止層71を形成することも可能である。また、酸化チタン等の金属酸化物に代表される無機酸化物も第1封止層71の材料として採用され得る。
The
封止体70の第2封止層72は、第2電極E2や第1封止層71の表面の凹凸を埋める平坦化膜として機能する。すなわち、第2電極E2や第1封止層71の表面には下方(基板10側)の各要素の形状を反映した凹凸が形成されるが、第2封止層72の表面は、凹凸が充分に低減された略平面である。第2封止層72の上面が下面(すなわち第1封止層71との接触面)と比較して平坦であるとも換言され得る。以上に説明した平坦化の機能が実現されるように、第2封止層72は、第1封止層71および第3封止層73と比較して充分に厚い膜厚(例えば1μmから5μm、特に好適には3μm)に形成される。例えばエポキシ樹脂等の光透過性の有機材料の溶液を公知の塗布技術(例えば印刷法やスピンコート法)で第1封止層71の表面に塗布して乾燥させる工程により第2封止層72が形成される。なお、第2封止層72の材料は有機材料に限定されない。例えば酸化珪素等の無機材料を印刷法等の塗布技術で塗布して乾燥させることで平坦化に充分な膜厚の第2封止層72を形成することも可能である。第2封止層72は、発光機能層46が形成された領域と比較して広い領域にわたり連続し、少なくとも発光機能層46を覆うように形成される。また、第2封止層72が第2電極E2を覆う構成も採用され得る。
The
第3封止層73は、例えば耐水性や耐熱性に優れた無機材料で例えば300nmから700nm程度(特に好適には400nm程度)の膜厚に形成される。例えば窒素化合物(珪素窒化物、珪素酸化物、珪素酸窒化物)が第3封止層73の材料として好適である。第3封止層73の形成には、第1封止層71について例示した公知の成膜技術が任意に採用される。
The
以上の各要素が形成された基板10の表面には封止基板(図示略)が例えば接着剤で接合される。封止基板は、基板10上の各要素を保護するための光透過性の板状部材(例えばガラス基板)である。なお、封止基板の表面または封止体70(第3封止層73)の表面に表示画素PE毎にカラーフィルターを形成することも可能である。
A sealing substrate (not shown) is bonded to the surface of the
図17は、図15に例示した任意の1個の表示画素PEを拡大した断面図である。図17に例示される通り、画素定義層65に形成された開口部65Aの内周面67は、基板10の表面(第1電極E1の表面)に対して角度(以下「傾斜角」という)θで傾斜した傾斜面である。第1実施形態では、傾斜角θが30°以下の角度に設定される(0°<θ≦30°)。具体的には、傾斜角θは、10°以上かつ30°以下の角度に設定され、更に好適には20°以上かつ30°以下の角度に設定される。
FIG. 17 is an enlarged cross-sectional view of any one display pixel PE illustrated in FIG. As illustrated in FIG. 17, the inner
画素定義層65の内周面67の傾斜角θの調整には公知の技術が任意に採用される。例えば、特開2005−174907号公報にも開示される通り、画素定義層65となる珪素化合物(例えば酸化珪素)の絶縁層のうち開口部65Aに対応する領域をウェットエッチングにより除去して画素定義層65を形成する工程において、エッチング溶液に含有される弗酸と弗化アンモンと酢酸との混合比を適宜に選定することで、開口部65Aの内周面67の傾斜角θを制御することが可能である。また、エッチングに利用されるフォトレジストの硬化温度を低下させることで傾斜角θを減少させることも可能である。なお、以上の説明では表示領域16内の開口部65Aに着目したが、周辺領域18内の開口部65Bについても同様に、内周面67の傾斜角θを30°以下に設定した構成が好適である。
A known technique is arbitrarily employed for adjusting the inclination angle θ of the inner
図18は、画素定義層65の開口部65Aの内周面67の傾斜角θを90°付近の角度に設定した構成(以下「対比例」という)の断面図である。図18から理解される通り、
画素定義層65の開口部65Aの内周面67が基板10の表面に対して90°に近い傾斜角θで急峻に切立つ対比例では、内周面67を反映した急峻な段差(凹凸)が、画素定義層65を覆う発光機能層46や第2電極E2の表面に現れる。発光機能層46や第2電極E2や封止体70等の各要素が成膜される表面(下地面)の急峻な段差は欠陥や剥離等の成膜不良の原因となり得る。また、第1実施形態のように封止体70(第1封止層71)が第2電極E2に直接に接触する構成において、第2電極E2の表面に急峻な段差が存在すると、封止体70の表面(第2封止層72や第3封止層73の表面)を充分な平坦面とすることが困難である。
FIG. 18 is a cross-sectional view of a configuration (hereinafter referred to as “proportional”) in which the inclination angle θ of the inner
In the contrast in which the inner
以上の事情を考慮して、第1実施形態では、前述の通り、画素定義層65の開口部65Aの内周面67の傾斜角θが30°以下に設定される。以上の構成によれば、図17と図18との対比で把握される通り、画素定義層65の開口部65Aに起因して発光機能層46や第2電極E2の表面に現れる段差は、対比例と比較して充分に緩やかな段差となる。すなわち、発光機能層46や第2電極E2の表面に、画素定義層65の開口部65Aに起因した急峻な段差が発生する可能性が低減される。したがって、図18に例示した対比例と比較すると、画素定義層65の形成後に基板10上に形成される各要素の成膜不良が防止されるとともに、封止体70の表面を充分な平坦面とすることができるという利点がある。
Considering the above circumstances, in the first embodiment, as described above, the inclination angle θ of the inner
ところで、図18から理解される通り、画素定義層65の開口部65Aの内周面67の近傍では、画素定義層65の膜厚の影響で、第1電源導電体41と第2電極E2との間隔が表示画素PEの共振構造の目標の共振長Z(ZR,ZG,ZB)とは相違する場合がある。例えば図18に例示される通り、発光機能層46の表面には画素定義層65を反映した段差が形成されるから、画素定義層65の開口部65Aの内周面67の近傍における第1電源導電体41と第2電極E2との間隔Z'は、表示画素PEの表示色に対応する目標の共振長Z(ZR,ZG,ZB)とは相違する。そして、第1電源導電体41と第2電極E2との間隔Z'が目標の共振長Zとは相違する領域では、発光機能層46からの出射光のうち目標の共振長Zに対応する波長(すなわち本来の表示色の波長)とは相違する波長の単色光が共振構造で強調されたうえで第2電極E2から観察側に出射する。したがって、平面視で発光素子45の周縁の近傍(開口部65Aの内周面67の近傍)の表示色が当該発光素子45の本来の表示色とは相違し得る。例えば、青色の表示画素PEの周縁に緑色が表示される可能性や、緑色の表示画素PEの周縁に黄色や赤色が表示される可能性が想定される。
Incidentally, as understood from FIG. 18, in the vicinity of the inner
画素定義層65の開口部65Aの内周面67の傾斜角θが90°に近い対比例では、図18から理解される通り、開口部65Aの内周面67の近傍で第1電源導電体41と第2電極E2との間隔が急峻に変動するから、発光素子45の本来の表示色と発光素子45の周縁の表示色との差異が表示画像の観察者に明確に知覚され得る。他方、第1実施形態では、画素定義層65の開口部65Aの内周面67の傾斜角θが30°以下に設定されるから、開口部65Aの内周面67の近傍において、第1電源導電体41と第2電極E2との間隔Z'の変動は対比例と比較して充分に緩やかである。したがって、発光素子45の本来の表示色と発光素子45の周縁の表示色との差異が表示画像の観察者に知覚され難いという利点がある。
When the inclination angle θ of the inner
相異なる表示色に対応する2種類の共振長(第1電源導電体41と第2電極E2との間隔)Zの差分Δに着目する。差分Δは、青色の共振長ZBおよび緑色の共振長ZGの差分ΔBG(ΔBG=ZG−ZB)と、緑色の共振長ZGおよび赤色の共振長ZRの差分ΔGR(ΔGR=ZR−ZG)と、赤色の共振長ZRおよび青色の共振長ZBの差分ΔRB(ΔRB=ZR−ZB)とのうちの最小値である。例えば、前掲の例示のように、第1調整層61を50nmの膜厚で形成し、第2調整層62を65nmの膜厚で形成し、第3調整層63を55nmの膜厚で形成した場合、差分ΔBGは第2調整層62の膜厚分の65nmであり、差分ΔGRは第3調整層63の膜厚分の55nmであり、差分ΔRBは第2調整層62および第3調整層63の膜厚分の120nmである。したがって、共振長Zの差分Δは55nm(=ΔGR)である。以上の説明から理解される通り、共振長Zの差分Δは、光路調整層60を構成する第1調整層61と第2調整層62と第3調整層63とから選択された2層間の膜厚差の最小値とも換言され得る。
Attention is paid to a difference Δ between two types of resonance lengths (intervals between the first
画素定義層65の膜厚τが大きい構成では、膜厚τが充分に小さい構成と比較して、画素定義層65の各開口部65Aの内周面67の近傍における第1電源導電体41と第2電極E2との間隔(共振構造の共振波長)の変動が顕著となる。2種類の共振長Zの差分Δを上回る膜厚τで画素定義層65を形成した構成では特に、第1電源導電体41と第2電極E2との間隔の変動による表示色の誤差が顕在化するという傾向がある。以上の傾向を考慮すると、第1電源導電体41と第2電極E2との間隔の変動による表示色の誤差が知覚され難い第1実施形態は、共振長Zの差分Δを上回る膜厚τで画素定義層65を形成した構成に格別に有効である。画素定義層65の膜厚τを、共振長Zの差分Δ(光路調整層60の各構成層間の段差)を上回る寸法に設定すれば、表示画素PE間の段差を埋める平坦化膜として画素定義層65を有効に利用することが可能である。更に好適には、共振長Zの差分Δの2倍以上の膜厚τで画素定義層65が形成される。
In the configuration in which the film thickness τ of the
また、封止体70のうち第2電極E2に直接に接触する第1封止層71の膜厚は、共振長Zの差分Δ(光路調整層60の各構成層間の段差)を上回る。以上のように光路調整層60の表面の段差に対して充分な膜厚で第1封止層71を形成した構成によれば、第1封止層71の表面は充分な平坦面(すなわち光路調整層60の段差を反映しない平坦面)となる。すなわち、光路調整層60の段差を埋める平坦化膜として第1封止層71を有効に利用することが可能である。更に好適には、共振長Zの差分Δの2倍以上の膜厚で第1封止層71が形成される。
Further, the film thickness of the
第1実施形態では、表示領域16内の第1電極E1と同層から形成された導通用電極QFと、表示領域16内の第1電源導電体41と同層から形成された第2電源導電体42とが周辺領域18に形成され、表示領域16および周辺領域18の双方にわたる第2電極E2が、周辺領域18内で導通用電極QFを介して第2電源導電体42導通する。すなわち、表示領域16内で第1電源導電体41と第1電極E1とが重なる層構造と同様に周辺領域18でも第2電源導電体42と導通用電極QFとが重なる。したがって、隣接領域内のダミー画素に発光素子の陽極を形成しない特許文献1の構成と比較して、表示領域16と周辺領域18との段差を抑制することが可能である。そして、表示領域16と周辺領域18との段差が抑制されることで、表示領域16と周辺領域18との段差が大きい構成と比較して封止体70を容易に形成できるという利点がある。第1実施形態では特に、表示領域16内の第1電極E1と周辺領域18内の導通用電極QFとで、平面形状およびサイズとX方向のピッチDXおよびY方向のピッチDYとが共通する。したがって、表示領域16と周辺領域18との段差が抑制されるという効果は格別に顕著である。
In the first embodiment, the conductive electrode QF formed from the same layer as the first electrode E1 in the
また、表示領域16および周辺領域18の双方にわたる画素定義層65には、表示領域16内の第1電極E1に対応する開口部65Aに加えて、周辺領域18内の導通用電極QFに対応する開口部65Bが形成される。すなわち、画素定義層65についても表示領域16と同様の構造が周辺領域18に存在する。したがって、周辺領域18に画素定義層65を形成しない構成や周辺領域18では画素定義層65に開口部65Bを形成しない構成と比較して、表示領域16と周辺領域18との段差を抑制することが可能である。第1実施形態では特に、開口部65Aと開口部65Bとで、平面形状およびサイズとX方向およびY方向の配列のピッチとが共通するから、表示領域16と周辺領域18との段差が抑制されるという効果は格別に顕著である。
In addition, the
第1実施形態では、第1電源導電体41が走査線22や制御線24や信号線26とは別層から形成されるから、第1電源導電体41を各配線と同層から形成する構成と比較して第1電源導電体41の面積を充分に確保する(第1電源導電体41の抵抗を低減する)ことが可能である。具体的には、図10を参照して説明した通り、表示領域16の全域にわたるベタパターンとして第1電源導電体41を形成することが可能である。したがって、第1電源導電体41の面内における電源電位VELの電圧降下が抑制され、結果的に表示画像の表示斑(表示領域16の面内における表示階調の相違)を低減することが可能である。なお、以上の説明では第1電源導電体41に着目したが、各配線(走査線22,制御線24,信号線26)とは別層から形成される第2電源導電体42についても同様の効果が実現される。
In the first embodiment, since the first
なお、第1電源導電体41と第2電源導電体42とを同層から形成した構成では、例えば絶縁層LDの表面の凹凸に起因して第1電源導電体41と第2電源導電体42とが相互に短絡する可能性がある。第1実施形態では、絶縁層LDの表面に対して平坦化処理が実行されたうえで第1電源導電体41および第2電源導電体42が形成されるから、絶縁層LDの表面の凹凸に起因した第1電源導電体41と第2電源導電体42との短絡を有効に防止できるという利点もある。
In the configuration in which the first
<第2実施形態>
本発明の第2実施形態を説明する。なお、以下に例示する各形態において作用や機能が第1実施形態と同様である要素については、第1実施形態の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。
Second Embodiment
A second embodiment of the present invention will be described. In addition, about the element which an effect | action and function are the same as that of 1st Embodiment in each form illustrated below, the reference | standard referred by description of 1st Embodiment is diverted, and each detailed description is abbreviate | omitted suitably.
図19は、光路調整層60の具体的な構成に着目した第2実施形態の各表示画素PEの断面図であり、第1実施形態の説明で参照した前掲の図15に対応する。図15に例示した第1実施形態では、相互に隣合う各表示画素PEの間隔内に、第1調整層61と第2調整層62と第3調整層63との計3層が積層された構成を例示した。第2実施形態では、図19から理解される通り、相互に隣合う各表示画素PEの間隔内には、第1調整層61と第2調整層62との計2層が積層される。
FIG. 19 is a cross-sectional view of each display pixel PE of the second embodiment focusing on the specific configuration of the optical
具体的には、第1調整層61は基板10の全域にわたり形成され、第2調整層62は、第1調整層61の面上に基板10の全域にわたり形成されるとともに青色の表示画素PEに対応する領域が除去される。そして、第3調整層63は、第2調整層62の表面のうち赤色の表示画素PEに対応する領域に島状に形成される。したがって、第1実施形態と同様に、青色の表示画素PEでは光路調整層60が第1調整層61のみで構成され、緑色の表示画素PEでは光路調整層60が第1調整層61と第2調整層62との積層で構成され、赤色の表示画素PEでは光路調整層60が第1調整層61と第2調整層62と第3調整層63との積層で構成される。
Specifically, the
光路調整層60以外の各要素の構成は第1実施形態と同様である。したがって、第2実施形態においても第1実施形態と同様の効果が実現される。また、第2実施形態では、相互に隣合う各表示画素PEの間隔内に第1調整層61と第2調整層62との計2層が積層されるから、各表示画素PEの間隔内に第1調整層61と第2調整層62と第3調整層63との計3層が積層される第1実施形態と比較して、光路調整層60の表面の段差が低減される。したがって、発光機能層46や第2電極E2等の各要素の表面の段差を低減できるという利点がある。
The configuration of each element other than the optical
<第3実施形態>
図20は、第3実施形態の発光装置100のうち封止体70に着目した平面図である。図20に例示される通り、第3実施形態の発光装置100では、基板10の第2領域14のうち複数の実装端子36が配列される領域(以下「端子領域」という)15には封止体70が形成されない。具体的には、表示領域16および周辺領域18を含む第1領域12と、第2領域14のうち端子領域15以外の領域とにわたり封止体70の第1封止層71および第3封止層73が形成される。封止体70の第2封止層72が表示領域16内に形成される構成は第1実施形態と同様である。以上の構成によれば、第1実施形態と同様の効果に加えて、各実装端子36を多層配線層内の配線に導通させるための導通孔を封止体70に形成する必要がないという利点がある。なお、複数の実装端子36を基板10の2辺または3辺に沿って配列することも可能である。
<Third Embodiment>
FIG. 20 is a plan view focusing on the sealing
<変形例>
以上の形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された2以上の態様は、相互に矛盾しない範囲内で適宜に併合され得る。
<Modification>
The above forms can be variously modified. Specific modifications are exemplified below. Two or more aspects arbitrarily selected from the following examples can be appropriately combined within a range that does not contradict each other.
(1)前述の各形態では、第1封止層71と第2封止層72と第3封止層73とを積層した構造の封止体70を例示したが、封止体70の層数(単層/複数層)は任意である。例えば、無機材料または有機材料の単層で封止体70を構成することも可能である。また、前述の各形態では、平面視でガードリング38が封止体70の全部(第1実施形態)または一部(第3実施形態)と重なる構成を例示したが、封止体70とガードリング38との重複の有無は不問である。
(1) In each of the above-described embodiments, the sealing
(2)前述の各形態では、表示領域16内の開口部65Aと同様の態様で画素定義層65に形成された開口部65Bを介して第2電極E2を第2電源導電体42に導通させたが、第2電極E2と第2電源導電体42とを導通させる構造は適宜に変更される。例えば、特開2005−352498号に開示される通り、画素定義層65に平面視で直線状(すなわち表示領域16内の開口部65Aとは相違する態様)に形成された開口部を介して第2電極E2と第2電源導電体42とを導通させることも可能である。
(2) In each of the above-described embodiments, the second electrode E2 is electrically connected to the second
(3)前述の各形態では、半導体基板を基板10として利用した発光装置100を例示したが、基板10の材料は任意である。例えばガラスや石英等の板状部材を基板10として利用することも可能である。また、前述の各形態では、基板10のうち第1領域12の外側の第2領域14に駆動回路30を配置したが、駆動回路30を例えば周辺領域18内に配置することも可能である。例えば、第2電源導電体42と基板10との間に駆動回路30が配置される。
(3) In each of the above-described embodiments, the
(4)画素P(画素回路)の構成は、前掲の図2に例示した構成に限定されない。例えば、前述の各形態の発光制御トランジスターTELを省略した構成や、階調電位の供給前に駆動トランジスターTDRをダイオード接続することで駆動トランジスターTDRの閾値電圧の誤差を補償する構成も採用され得る。 (4) The configuration of the pixel P (pixel circuit) is not limited to the configuration illustrated in FIG. For example, a configuration in which the light emission control transistor TEL in each form described above is omitted, or a configuration in which an error in the threshold voltage of the driving transistor TDR is compensated by diode-connecting the driving transistor TDR before the gradation potential is supplied can be employed.
(5)発光素子45の構成は以上の例示に限定されない。例えば、前述の各形態では、白色光を発生する発光機能層46を複数の表示画素PEにわたり連続に形成した構成を例示したが、各表示画素PEの表示色に対応する波長の単色光を放射する発光機能層46を表示画素PE毎に個別に形成することも可能である。また、前述の各形態では、第1電源導電体41(反射層)と第2電極E2(半透過反射層)との間で共振構造を形成したが、例えば第1電極E1を反射性の導電材料で形成し、第1電極E1(反射層)と第2電極E2(半透過反射層)との間で共振構造を形成することも可能である。第1電極E1を反射層として利用する構成では、第1電極E1と第2電極E2との間に光学調整層60が形成される。第1電源導電体41や第1電極E1とは別個に共振構造の反射層(表示画素PE毎の反射層または複数の表示画素PEにわたり連続する反射層)を形成することも可能である。
(5) The structure of the
前述の各形態では、光路調整層60により各表示画素PEの共振波長を調整したが、第1電極E1や発光機能層46の膜厚に応じて各表示画素PEの共振波長を調整することも可能である。共振波長を調整するための具体的な構成に関わらず、共振波長の相違に起因した段差を上回る膜厚に第1封止層71を形成した構成が好適である。
In each of the above-described embodiments, the resonance wavelength of each display pixel PE is adjusted by the optical
前述の各形態では有機EL材料を利用した発光素子45を例示したが、無機EL材料で発光層を形成した発光素子やLED等の発光素子を利用した構成にも本発明は同様に適用される。また、前述の各形態では、基板10とは反対側に光を出射するトップエミッション型の発光装置100を例示したが、基板10側に光を出射するボトムエミッション型の発光装置にも本発明は同様に適用される。
In each of the above-described embodiments, the
(6)前述の各形態では、画素定義層65の開口部65Aの内周面67が平面である場合を例示したが、内周面67を曲面とすることも可能である。内周面67が曲面である場合、例えば当該曲面の平均角度を傾斜角θとして30°以下に設定した構成が好適である。
(6) In each of the above-described embodiments, the case where the inner
(7)前述の各形態では、表示画素PEに構造(配線やトランジスターや容量素子等の構造)が類似するダミー画素PDを周辺領域18内に配置した構成を例示したが、周辺領域18内の構成は以上の例示に限定されない。例えば、周辺領域18内の第2電源導電体42の下層に、駆動回路30(走査線駆動回路32または信号線駆動回路34)や駆動回路30以外の回路および配線を配置することも可能である。
(7) In each of the above-described embodiments, the configuration in which the dummy pixel PD having a structure similar to the display pixel PE (structure such as a wiring, a transistor, and a capacitor) is arranged in the
(8)前述の各形態では、共振波長の説明の簡略化のために光路調整層60の膜厚に着目したが、実際には、共振構造の反射層(例えば第1電源導電体41)と半透過反射層(例えば第2電極E2)との間に位置する各層の屈折率や、反射層および半透過反射層の表面での位相シフトに応じて共振構造の共振波長が設定される。
(8) In each of the above-described embodiments, attention is paid to the film thickness of the optical
<電子機器>
前述の各形態に例示した発光装置100は各種の電子機器の表示装置として好適に利用される。図21には、前述の各形態に例示した発光装置100を利用した頭部装着型の表示装置90(HMD:Head Mounted Display)が電子機器として例示されている。
<Electronic equipment>
The
表示装置90は、利用者の頭部に装着可能な電子機器であり、利用者の左眼に重なる透過部(レンズ)92Lと、利用者の右眼に重なる透過部92Rと、左眼用の発光装置100Lおよびハーフミラー94Lと、右眼用の発光装置100Rおよびハーフミラー94Rとを具備する。発光装置100Lと発光装置100Rとは、出射光が相互に反対の方向に進行するように配置される。左眼用のハーフミラー94Lは、透過部92Lの透過光を利用者の左眼側に透過させるとともに、発光装置100Lからの出射光を利用者の左眼側に反射させる。同様に、右眼用のハーフミラー94Rは、透過部92Rの透過光を利用者の右眼側に透過させるとともに発光装置100Rからの出射光を利用者の右眼側に反射させる。したがって、利用者は、透過部92Lおよび透過部92Rを介して観察される像と各発光装置100による表示画像とを重畳した画像を知覚する。また、相互に視差が付与された立体視画像(左眼用画像および右眼用画像)を発光装置100Lと発光装置100Rとに表示させることで、利用者に表示画像の立体感を知覚させることが可能である。
The
なお、前述の各形態の発光装置100が適用される電子機器は図21の表示装置90に限定されない。例えば、ビデオカメラやスチルカメラ等の撮像装置に利用される電子式ビューファインダー(EVF:Electronic View Finder)にも本発明の発光装置100が好適に利用される。また、携帯電話機、携帯情報端末(スマートフォン)、テレビやパーソナルコンピューター等のモニター、カーナビゲーション装置等の各種の電子機器に本発明の発光装置を採用することが可能である。
Note that an electronic device to which the light-emitting
100……発光装置、10……基板、10A……能動領域、12……第1領域、14……第2領域、16……表示領域、18……周辺領域、22……走査線、24……制御線、26……信号線、30……駆動回路、32……走査線駆動回路、34……信号線駆動回路、36……実装端子、41……第1電源導電体、42……第2電源導電体、45……発光素子、E1……第1電極、E2……第2電極、46……発光機能層、TDR……駆動トランジスター、TEL……発光制御トランジスター、TSL……選択トランジスター、C……容量素子、60……光路調整層、65……画素定義層、65A,65B……開口部、67……内周面、θ……傾斜角、70……封止体、71……第1封止層、72……第2封止層、73……第3封止層、Q(QA1,QA2,QA3,QA4,QB1,QB2,QC1,QC2,QD1,QE1,QE2)……中継電極、QF……導通用電極。
DESCRIPTION OF
Claims (5)
前記反射層と前記半透過反射層との間に絶縁材料で形成され、前記第1発光素子および前記第2発光素子の各々に対応する40μm 2 以下の開口部が形成された画素定義層と
が基体上に形成され、
前記発光機能層は複数の表示画素にわたり連続に形成され、
前記反射層と前記半透過反射層との間隔は、前記第1発光素子と前記第2発光素子とで相違し、
前記画素定義層の前記開口部の内周面は、前記基体の表面に対する傾斜角が30°以下に設定された傾斜面である
発光装置。 A first light-emitting element and a second light-emitting element having a resonance structure for resonating light emitted from the light-emitting functional layer between a reflective layer and a transflective layer sandwiching the light-emitting functional layer;
A pixel definition layer formed of an insulating material between the reflective layer and the transflective layer and having an opening of 40 μm 2 or less corresponding to each of the first light emitting element and the second light emitting element. Formed on a substrate,
The light emitting functional layer is continuously formed over a plurality of display pixels,
An interval between the reflective layer and the semi-transmissive reflective layer is different between the first light emitting element and the second light emitting element,
The inner peripheral surface of the opening of the pixel definition layer is an inclined surface in which an inclination angle with respect to the surface of the base is set to 30 ° or less.
請求項1の発光装置。 The film thickness of the pixel defining layer is such that the first distance between the reflective layer and the semi-transmissive reflective layer in the first light emitting element, and the second distance between the reflective layer and the semi-transmissive reflective layer in the second light emitting element. The light-emitting device according to claim 1.
前記封止層の膜厚は、前記第1間隔と前記第2間隔との差分を上回る
請求項2の発光装置。 A sealing layer covering the first light emitting element and the second light emitting element;
The light emitting device according to claim 2, wherein a thickness of the sealing layer exceeds a difference between the first interval and the second interval.
前記封止層は、前記第2電極の表面に直接に接触する
請求項3の発光装置。 Each of the first light-emitting element and the second light-emitting element includes a first electrode, a second electrode that is located on the opposite side of the base as viewed from the first electrode, and functions as the transflective layer; The light emitting functional layer positioned between the first electrode and the second electrode,
The light emitting device according to claim 3, wherein the sealing layer is in direct contact with the surface of the second electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013137857A JP6217183B2 (en) | 2013-07-01 | 2013-07-01 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013137857A JP6217183B2 (en) | 2013-07-01 | 2013-07-01 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015011917A JP2015011917A (en) | 2015-01-19 |
JP6217183B2 true JP6217183B2 (en) | 2017-10-25 |
Family
ID=52304903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013137857A Active JP6217183B2 (en) | 2013-07-01 | 2013-07-01 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6217183B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6696193B2 (en) * | 2016-02-09 | 2020-05-20 | セイコーエプソン株式会社 | Electro-optical device and electronic device |
CN106373988B (en) * | 2016-11-24 | 2019-08-02 | 上海天马有机发光显示技术有限公司 | Display device, organic light emitting display panel and preparation method thereof |
CN207052608U (en) * | 2017-08-24 | 2018-02-27 | 京东方科技集团股份有限公司 | A kind of display base plate and display device |
CN108376698B (en) * | 2018-03-02 | 2020-06-23 | 京东方科技集团股份有限公司 | Display substrate, manufacturing method thereof and display device |
JP6911878B2 (en) * | 2019-02-28 | 2021-07-28 | セイコーエプソン株式会社 | Image display device and virtual image display device |
JP6943263B2 (en) * | 2019-02-28 | 2021-09-29 | セイコーエプソン株式会社 | Image display device and virtual image display device |
CN111540774B (en) * | 2020-05-09 | 2023-09-01 | 京东方科技集团股份有限公司 | Display panel, preparation method thereof and display device |
TW202329448A (en) * | 2021-10-22 | 2023-07-16 | 日商半導體能源研究所股份有限公司 | display device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100656490B1 (en) * | 2001-11-26 | 2006-12-12 | 삼성에스디아이 주식회사 | Full Color OLED and Method for fabricating the Same |
JP4321059B2 (en) * | 2002-12-16 | 2009-08-26 | 株式会社日立製作所 | Image display element and manufacturing method thereof |
JP2008166168A (en) * | 2006-12-28 | 2008-07-17 | Canon Inc | Organic el display, and its manufacturing method |
JP2010165612A (en) * | 2009-01-19 | 2010-07-29 | Seiko Epson Corp | Organic el device, manufacturing method of organic el device, and electronic equipment |
JP2010257957A (en) * | 2009-04-01 | 2010-11-11 | Seiko Epson Corp | Organic electroluminescent device |
JP2011076988A (en) * | 2009-10-01 | 2011-04-14 | Panasonic Corp | Display panel device and method of manufacturing the same |
JP2011086385A (en) * | 2009-10-13 | 2011-04-28 | Seiko Epson Corp | Light-emitting device and electronic equipment |
KR101125569B1 (en) * | 2010-02-22 | 2012-03-22 | 삼성모바일디스플레이주식회사 | Organic light emitting diode display and method for manufacturing the same |
JP2012099458A (en) * | 2010-10-05 | 2012-05-24 | Seiko Epson Corp | Organic el lighting system and method of manufacturing the same |
JP2012252863A (en) * | 2011-06-02 | 2012-12-20 | Seiko Epson Corp | Manufacturing method for light-emitting device |
JP5485965B2 (en) * | 2011-10-25 | 2014-05-07 | パイオニア株式会社 | Light emitting element |
JP2013211169A (en) * | 2012-03-30 | 2013-10-10 | Toppan Printing Co Ltd | Organic electroluminescent display panel |
-
2013
- 2013-07-01 JP JP2013137857A patent/JP6217183B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015011917A (en) | 2015-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6221418B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP6217183B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
US9661693B2 (en) | Organic EL device having a convex portion, method of manufacturing organic EL device having a convex portion, and electronic apparatus having an organic EL device having a convex portion | |
JP6221386B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
TWI663717B (en) | Light-emitting device and electronic apparatus | |
JP6658794B2 (en) | Light emitting device and electronic equipment | |
TW201515216A (en) | Light-emitting device and electronic apparatus | |
JP6217161B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP6255878B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP6747536B2 (en) | Light emitting device and electronic device | |
JP6331320B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP6489197B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP6393972B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP6562054B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP6255877B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP6221413B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160602 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160616 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6217183 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |