JP6214213B2 - 電源回路 - Google Patents

Description

本発明は、電源回路に関し、より詳細には、リニアレギュレータとスイッチングレギュレータとを備え、これらを切り替えて負荷を駆動する電源回路に関する。

電子機器や電気製品等が動作するための電力を供給するものには、電池やコンセント等の電源がある。この電源から電子機器等に電力を供給するときに、電子機器等に適した形態の電力に変換し、電力を制御する回路が電源回路である。

電源回路には、リニアレギュレータやスイッチングレギュレータなど様々な回路があるが、リニアレギュレータとスイッチングレギュレータの両方を備えて、負荷の重さに応じてそれらを切り替える回路もある。

図１に、従来の電源回路１の回路図を示す。電源回路１は、ＬＤＯ（Low Drop Out）回路であるリニアレギュレータ３とＤＤＣ（DC-DCコンバータ）であるスイッチングレギュレータ５とを備え、負荷の重さに応じてこれらを切り替える回路である。

リニアレギュレータ３は、入力端子であるＶ_IN端子４に入力された入力電圧Ｖ_INをリニアレギュレータ３の出力電圧Ｖ_OUT１に変換する出力トランジスタＴ１と、フィードバック抵抗７および抵抗９と、出力電圧Ｖ_OUT１と基準電圧Ｖ_REF１とを増幅するエラーアンプ１１とを備える。出力トランジスタＴ１は、Ｖ_IN端子４と出力端子であるＶ_OUT端子１２との間に接続されている。抵抗７の一端は出力トランジスタＴ１に接続され、他端が接続点１３で抵抗９の一端と直列接続されている。抵抗９の他端は、グラウンドに接地されている。接続点１３は、エラーアンプ１１の−入力端子に接続されている。エラーアンプ１１の＋入力端子には、基準電圧Ｖ_REF１が与えられている。エラーアンプ１１の出力端子は、出力トランジスタＴ１のゲート端子に接続されている。

スイッチングレギュレータ５は、Ｖ_IN端子４に接続されたトランジスタＴ２とグラウンドに接地されたトランジスタＴ３とを直列接続して構成されたＣＭＯＳトランジスタのスイッチＴ_MOSを備える。スイッチＴ_MOSは、Ｖ_IN端子４に入力された入力電圧Ｖ_INをスイッチングレギュレータ５の出力電圧Ｖ_OUT２に変換する。スイッチＴ２およびスイッチＴ３の間の接続点１５とＶ_OUT端子１２との間には、ＤＤＣ用コイルＬが接続され、Ｖ_OUT端子１２とグラウンドとの間には、出力コンデンサＣが接続されている。スイッチングレギュレータ５は、抵抗７および９の接続点１３とスイッチＴ２およびＴ３のゲート端子の接続点１６との間に、ＤＣ−ＤＣコンバータの制御回路を構成するエラーアンプ１９と、エラーアンプ１９の出力をＰＷＭ信号に変換するＰＷＭ信号生成回路２１が縦続接続されている。エラーアンプ１９は、基準電圧Ｖ_REF２およびエラーアンプ１１の−入力端子に接続されている。

この電源回路１の動作について説明する。電源回路１は、負荷状況に応じて制御信号ＣＴＲＬにより動作させる電源をリニアレギュレータ３からスイッチングレギュレータ５に切り替える。軽負荷であるときは、リニアレギュレータ３を動作させ、重負荷であるときは、スイッチングレギュレータ５を動作させる。このように、従来の電源回路１は、リニアレギュレータ３により生成される出力電圧Ｖ_OUT１とスイッチングレギュレータ５により生成される出力電圧Ｖ_OUT２のいずれか１つを用いて、電源回路１の出力電圧Ｖ_OUTを生成する。電源回路１は、生成した出力電圧Ｖ_OUTを電子機器等に出力する。このように、リニアレギュレータ３とスイッチングレギュレータ５とを切り替える電源回路１は、例えば、特許文献１に記載されている。

特開２００８−３０５３８７号公報

しかしながら、従来の電源回路１は、基準電圧Ｖ_REF２のばらつき、エラーアンプ１９の製造ばらつきによるオフセット、ＰＷＭ信号生成回路２１内で生成されるノコギリ波に製造ばらつきにより加わるオフセット等によって、リニアレギュレータからスイッチングレギュレータへの切り替え時に、大きなオーバーシュートが起こる場合がある。つまり、ＰＷＭ信号の初期デューティが目標出力電圧に対応したターゲットよりも大きなデューティとなるように、回路がばらついている場合に、出力電圧Ｖ_OUTのオーバーシュートが大きくなるという問題がある。

図２は、従来の電源回路１が動作した時の出力電圧Ｖ_OUTの波形を表す図である。電源回路１が動作した時を、リニアレギュレータ３のみが動作した時の領域Ａ１と、スイッチングレギュレータ５のみが動作した時の領域Ａ２とに分ける。波形Ｗ１は、Ｖ_ＯＵＴ端子１２の出力電圧Ｖ_ＯＵＴの波形である。ここで、領域Ａ１の出力電圧Ｖ_ＯＵＴはリニアレギュレータ３の出力電圧Ｖ_ＯＵＴ１に等しく、領域Ａ２の出力電圧Ｖ_ＯＵＴはスイッチングレギュレータ５の出力電圧Ｖ_ＯＵＴ２に等しい。電源回路１を動作すると、領域Ａ１から領域Ａ２に移行した直後、すなわち、動作させる電源をリニアレギュレータ３からスイッチングレギュレータ５に切り替えた直後に出力電圧Ｖ_ＯＵＴが高くなっている。すなわち、大きなオーバーシュートが起こる。

本発明は、上記した点に鑑みて行われたものであり、回路がばらついている場合でも、リニアレギュレータからスイッチングレギュレータへの切り替え時に、オーバーシュートが小さくなる電源回路を提供することを目的とする。

リニアレギュレータとスイッチングレギュレータとを備え、これらを切り替えて負荷を駆動する電源回路において、スイッチングレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、スイッチングレギュレータの出力電圧の上限値を設定し、出力電圧が上限値に達すると、出力電圧に対応したデューティのＰＷＭ信号でスイッチング動作をすることで得られる電力よりも小さな電力を電源回路の出力端子に供給することを特徴とする。

以上説明したように、本発明の電源回路によれば、回路がばらついている場合でも、リニアレギュレータからスイッチングレギュレータへの切り替え時に、オーバーシュートを小さくすることができる。

従来の電源回路の回路図である。 従来の電源回路の動作時の出力電圧の波形を表す図である。 本発明の実施形態１の電源回路の回路図である。 本発明の実施形態１のＰＷＭ信号生成回路の回路図である。 本発明の実施形態１の他のＰＷＭ信号生成回路の回路図である。 本発明の実施形態１の電源回路の動作を説明するための図である。 本発明の実施形態２の電源回路の回路図である。 本発明の実施形態２の電源回路の動作を説明するための図である。 本発明の実施形態３の電源回路の回路図である。 本発明の実施形態３のＰＷＭ信号生成回路の回路図である。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。本発明の電源回路は、コンセント等の電源からノートパソコン等の電子機器に電力を供給するとき、電子機器に適した形態の電力に変換し、電力を制御する電源回路として用いることができる。

（実施形態１）
図３は、本発明の実施形態１の電源回路３０の回路図である。図３において電源回路３０は、ＬＤＯ（Low Drop Out）回路であるリニアレギュレータ３とＤＤＣ（DC-DCコンバータ）であるスイッチングレギュレータ３１とを備え、負荷の重さに応じてこれらを切り替える回路である。

リニアレギュレータ３は、入力端子であるＶ_IN端子４に入力された入力電圧Ｖ_INをリニアレギュレータ３の出力電圧Ｖ_OUT１１に変換する出力トランジスタＴ１と、フィードバック抵抗７および抵抗９とを備えている。さらに、出力電圧Ｖ_OUT１１をフィードバック抵抗７および抵抗９とで分圧した電圧と所望の出力電圧に応じた基準電圧Ｖ_VREF１１との差を増幅するエラーアンプ１１とを備えている。出力トランジスタＴ１は、Ｖ_IN端子４と出力端子であるＶ_OUT端子１２との間に接続されている。抵抗７の一端は出力トランジスタＴ１とＶ_OUT端子１２との間に接続され、他端が接続点１３で抵抗９の一端と直列接続されている。抵抗９の他端は、グラウンドに接地されている。接続点１３は、エラーアンプ１１の−入力端子に接続されている。エラーアンプ１１の＋入力端子には、基準電圧Ｖ_VREF１１が与えられている。エラーアンプ１１の出力端子は、出力トランジスタＴ１のゲート端子に接続されている。リニアレギュレータ３は、動作時は基準電圧Ｖ_VREF１１に対応した電圧をＶ_OUT端子１２に出力し、リニアレギュレータ３からスイッチングレギュレータ３１に切り替わる一定期間、制御信号ＣＴＲＬにより停止する。

スイッチングレギュレータ３１は、Ｖ_IN端子４に接続されたトランジスタＴ２とグラウンドに接続されたトランジスタＴ３とを直列接続して構成されたＣＭＯＳトランジスタのスイッチＴ_MOSを備えている。スイッチＴ_MOSは、Ｖ_IN端子４に入力された入力電圧Ｖ_INをスイッチングレギュレータ３１の出力電圧Ｖ_OUT１２に変換する。スイッチＴ２およびスイッチＴ３の間の接続点１５とＶ_OUT端子１２との間には、ＤＤＣ用コイルＬが接続され、Ｖ_OUT端子１２とグラウンドとの間には、出力コンデンサＣが接続されている。

また、スイッチングレギュレータ３１は、エラーアンプ１１の−入力端子とＰＭＯＳのスイッチＴ２およびＮＭＯＳのスイッチＴ３のゲート端子との間に、ＤＣ−ＤＣコンバータの制御回路を構成するエラーアンプ１９と、エラーアンプ１９の出力をＰＷＭ信号に変換するＰＷＭ信号生成回路２１と、を縦続接続して備えている。エラーアンプ１９は、基準電圧Ｖ_VREF１２およびエラーアンプ１１の−入力端子に接続されている。ＰＷＭ信号生成回路２１は、スイッチＴ２およびＴ３のゲート端子と、それぞれ接続点１７および１８で接続されている。さらに、ＰＷＭ信号生成回路２１には、上限電圧を検出する高電圧検出回路３２が接続されている。なお、リニアレギュレータ３およびスイッチングレギュレータ３１は、フィードバック抵抗７および抵抗９を共有化している。

高電圧検出回路３２は、出力電圧Ｖ_OUT１２の上限値を設定するための上限基準電圧ＯＶ_REF０と、上限基準電圧ＯＶ_REF０と出力電圧Ｖ_OUT１２を分圧した電圧とを比較して、出力電圧Ｖ_OUT１２が上限値に達しているかどうかを判定するコンパレータ３３で構成される。コンパレータ３３は、出力端子がＰＷＭ信号生成回路２１に接続され、＋入力端子および−入力端子がそれぞれエラーアンプ１１の−入力端子および上限基準電圧ＯＶ_REF０に接続されている。コンパレータ３３は、出力電圧Ｖ_OUT１２が上限基準電圧ＯＶ_REF０に達すると、上限値に達したことを示す検出信号をＰＷＭ信号生成回路２１に出力する。検出信号が出力されたＰＷＭ信号生成回路２１は、ＰＷＭ信号のデューティを減少させ、または、スイッチＴ２およびＴ３をオフして出力をハイ・インピーダンス（Ｈｉ−Ｚ）とし、出力電圧Ｖ_OUT１２を速やかに下降させて出力電圧Ｖ_OUT１２が上限値を上回らないようにする。

図４（ａ）は、ＰＷＭ信号生成回路２１の回路図である。ＰＷＭ信号生成回路２１は、ノコギリ波発生回路３５と、ノコギリ波発生回路３５が出力するノコギリ波の出力信号Ｓ１とエラーアンプ１９の出力信号Ｓ２とを比較してＰＷＭ信号Ｓ３を出力するコンパレータＣＭＰ１とを備える。また、ＰＷＭ信号生成回路２１は、高電圧検出回路３２が備えるコンパレータ３３の出力信号ｓｅｌ１に応じて、ＰＷＭ信号Ｓ３の反転信号を接続点１７および１８に出力、または、スイッチＴ２およびＴ３をオフにする信号を出力する論理回路３６を備えて構成される。

図４（ｂ）は、出力信号ｓｅｌ１の論理値と論理回路３６の出力信号との関係を表す図である。論理回路３６は、出力信号ｓｅｌ１の論理値が０のときに、ＰＷＭ信号Ｓ３の論理値を反転してスイッチＴ２およびＴ３に出力し、出力信号ｓｅｌ１の論理値が１のときに、ＰＷＭ信号Ｓ３の論理値に関わらずスイッチＴ２およびＴ３をオフする信号を出力する。つまり、出力信号ｓｅｌ１が０でＰＷＭ信号Ｓ３が０のときに、接続点１７および１８には１が出力され、スイッチＴ２はオフし、スイッチＴ３はオンする。出力信号ｓｅｌ１が０でＰＷＭ信号Ｓ３が１のときに、接続点１７および１８には０が出力され、スイッチＴ２はオンし、スイッチＴ３はオフする。一方、出力信号ｓｅｌ１が１のときには、ＰＷＭ信号Ｓ３の論理値に関係なく、接続点１７および１８にはそれぞれ１および０が出力され、スイッチＴ２およびＴ３はオフする。

ＰＷＭ信号生成回路２１は、エラーアンプ１９の出力信号Ｓ２に応じたデューティのＰＷＭ信号Ｓ３の反転信号を出力信号ｓｅｌ１に応じて、接続点１７および１８に出力、または、スイッチＴ２およびＴ３をオフにする信号を出力できればこの回路構成に限らなくてもよく、出力電圧Ｖ_OUT１２のフィードバック信号と基準電圧Ｖ_VREF１２の差分に応じたデューティのＰＷＭ信号を生成可能であれば構成は任意である。

図５は、他のＰＷＭ信号生成回路２１ａの回路図である。ＰＷＭ信号生成回路２１ａは、ＰＷＭ信号生成回路２１の構成に、安定動作しているときに用いるＰＷＭ信号Ｓ３と独立し、ＰＷＭ信号Ｓ３よりも一定値デューディの小さなＰＷＭ信号ＤＴＹＵを生成するコンパレータＣＭＰ２と、エラーアンプ１９の出力信号Ｓ２にオフセット電圧ＯＡを加えて出力信号Ｓ４を出力する加算器３７と、が追加されている。また、ＰＷＭ信号生成回路２１ａは、論理回路３６の代わりに、コンパレータ３３の出力信号に応じてＰＷＭ信号ＤＴＹＵとＰＷＭ信号Ｓ３のいずれかを選択するセレクタＭＵＸを備えている。

ＰＷＭ信号生成回路２１ａは、高電圧検出時、つまり、出力電圧Ｖ_OUT１２が上限基準電圧ＯＶ_REF０に達したときに、論理回路３６によりスイッチＴ２およびＴ３をオフする代わりに、ＰＷＭ信号ＤＴＹＵを使用してスイッチＴ２およびＴ３を制御することができる。また、このような回路構成でなくても、ＰＷＭ信号の出力に対して一定値デューティの小さな信号が出力できれば回路は限定しない。

次に、図３乃至図６を用いて、電源回路３０の動作を以下に説明する。

リニアレギュレータ３は、入力電圧Ｖ_INを降圧して安定した所望のレベルの出力電圧Ｖ_OUT１１を生成する。出力電圧Ｖ_OUT１１は、抵抗７および抵抗９の間の接続点１３を通ってエラーアンプ１１の−入力端子に帰還する。エラーアンプ１１は、出力電圧Ｖ_OUT１１を分圧した電圧と基準電圧Ｖ_REF１１との差を増幅して、出力トランジスタＴ１を駆動する駆動電圧を生成する。基準電圧Ｖ_REF１１は、安定した所望の出力電圧に対応した電圧である。これにより、リニアレギュレータ３は、出力電圧Ｖ_OUT１１の電圧を制御する。

スイッチングレギュレータ３１は、スイッチＴ２およびＴ３のオン・デューティを制御することにより、スイッチＴ２およびＴ３間の接続点１５に接続されたコイルＬに電流をチャージし、その電流に応じた電荷をコンデンサＣに蓄える。これにより、スイッチングレギュレータ３１は、出力電圧Ｖ_OUT１２を生成する。

図６は、本実施形態の電源回路３０の動作を説明するための図である。電源回路３０が動作した時を、リニアレギュレータ３が動作した時の領域Ａ１と、動作電源を切り替えてスイッチングレギュレータ３１が動作した時の領域Ａ２とに分ける。図６の波形Ｗ１１はリニアレギュレータ３の出力電圧Ｖ_OUT１１で、波形Ｗ１２はスイッチングレギュレータ３１の上限基準電圧ＯＶ_REF０によって設定される出力電圧の上限値の波形である。さらに、図６の波形Ｗ１３は上限値がない場合のスイッチングレギュレータ３１の出力電圧Ｖ_OUT１２で、波形Ｗ１４は実際の出力電圧Ｖ_OUTの波形である。

リニアレギュレータ３の動作時において、リニアレギュレータ３は基準電圧Ｖ_VREF１１に対応した出力電圧Ｖ_OUT１１をＶ_OUT端子１２に出力し、スイッチングレギュレータ３１は制御信号ＣＴＲＬにより動作を停止している。具体的には、スイッチングレギュレータ３１のコイルＬの接続端はＨｉ−Ｚであり、リニアレギュレータ３のみで出力電圧Ｖ_OUTを生成している。

動作電源の切り替え後は、制御信号ＣＴＲＬによりリニアレギュレータ３は停止し、スイッチングレギュレータ３１は動作を開始する。また、制御信号ＣＴＲＬによりスイッチングレギュレータ３１内にある高電圧検出回路３２は動作する。高電圧検出回路３２は、接続点１３の電圧が出力電圧Ｖ_OUT１２の上限値に対応した上限基準電圧ＯＶ_REF０に達したことを検知すると、ＰＷＭ信号のデューティサイクルを減少させるか、または、スイッチＴ２およびＴ３をオフとして出力をＨｉ−Ｚとし、出力電圧Ｖ_OUT１２を速やかに下降させて出力電圧Ｖ_OUT１２が上限値を上回らないように動作する。つまり、出力電圧Ｖ_OUT１２が上限値に達しているときに、コンパレータ３３はＨＩ信号をＰＷＭ信号生成回路２１に出力して、ＰＷＭ信号生成回路２１はスイッチＴ２およびＴ３をオフする信号を出力する。図５の構成のＰＷＭ信号生成回路２１ａのときは、エラーアンプ１９の出力電圧Ｓ２にオフセット電圧ＯＡを加算器３７により加え、この加えた信号Ｓ４とノコギリ波Ｓ１とをコンパレータＣＭＰ２により比較する。そして、ＰＷＭ信号生成回路２１ａは、直前のデューティサイクルのデューティに任意のオフセットを引いたデューディのＰＷＭ信号ＤＴＹＵを出力する。

スイッチングレギュレータ３１は、スイッチＴ２およびＴ３をオフすることで、出力電圧Ｖ_OUT１２の下降を加速できる。また、エラーアンプ１９は、スイッチＴ２およびＴ３がオフしている間、出力電圧Ｖ_OUT１２を分圧した電圧と所望の出力電圧との誤差電圧を積分（累積）するだけであり、エラーアンプ１９の出力電圧Ｖ_OUT１２に応じたデューティのＰＷＭ信号でスイッチングを行わないため、スイッチングレギュレータ３１から出力端子１２に電力が供給されなくなる、または電力が小さくなる。すると、出力コンデンサＣの電荷が負荷に流れて出力電圧Ｖ_ＯＵＴが下がり、エラーアンプ１９が所望の電圧に近くなった出力電圧と所望の出力電圧との誤差電圧を出力する。このため、エラーアンプ１９は早く所望のデューティに応じた電圧を出力することができる。

この動作は、スイッチＴ２およびＴ３をオフする代わりに、安定動作しているときに用いるＰＷＭ信号Ｓ３よりも一定値デューディの小さなＰＷＭ信号でスイッチングしても効果は同等である。

以上のように、本実施形態の電源回路３０は、上述した構成および動作により、動作電源の切り替え時に出力電圧Ｖ_OUT１２の上限値を設定して、出力電圧Ｖ_OUT１２が上限値に達したときに、出力電圧Ｖ_OUT１２に対応したデューティのＰＷＭ信号でスイッチング動作をすることで得られる電力よりも小さな電力をＶ_OUT端子１２に供給することで、エラーアンプ１９に早く所望のデューティに応じた電圧を出力させることができる。これにより、本実施形態の電源回路３０は、回路がばらついている場合でも、リニアレギュレータ３からスイッチングレギュレータ３１への切り替え時に、オーバーシュートを小さくすることができる。つまり、スイッチングレギュレータ３１が安定するまでの時間を短くすることができる。

（実施形態２）
図７は、本発明の実施形態２の電源回路７０の回路図である。電源回路７０が実施形態１の電源回路３０と相違する点は、高電圧検出回路３２内に、２つの上限値に対応した上限基準電圧ＯＶ_REF０および上限基準電圧ＯＶ_REF１と、コンパレータ３３が上限基準電圧ＯＶ_REF０および上限基準電圧ＯＶ_REF１を切り替えられるようにしたスイッチとを有する上限基準電圧生成部を備えている点である。ここで、ＯＶ_REF０＜ＯＶ_REF１である。動作電源の切り替え時には、制御信号ＣＴＲＬにより所望の出力電圧に近い上限値の上限基準電圧ＯＶ_REF０に設定し、スイッチングレギュレータ７１の安定動作時には、制御信号ＣＴＲＬにより上限基準電圧ＵＶ_REF０よりも大きな値の上限基準電圧ＯＶ_REF１に設定する。

次に、図７および図８を用いて、電源回路７０の動作を以下に説明する。

図８は、本実施形態の電源回路７０の動作を説明するための図である。電源回路７０が動作した時を、リニアレギュレータ３のみが動作した時の領域Ａ１、動作電源を切り替えた時の領域Ａ２、およびスイッチングレギュレータ７１の出力電圧Ｖ_OUT２２が安定動作した時の領域Ａ３に分ける。図８の波形Ｗ２１はリニアレギュレータ３の出力電圧Ｖ_OUT２１で、波形Ｗ２２はスイッチングレギュレータ７１の上限値の出力電圧となる上限基準電圧ＯＶ_REF０またはＯＶ_REF１の波形である。また、図８の波形Ｗ２３は上限値がないスイッチングレギュレータ７１の出力電圧Ｖ_OUT２２で、波形Ｗ２４は出力電圧Ｖ_OUTの波形である。ここで、リニアレギュレータ３の動作時および切り替え時は実施形態１の電源回路３０と同じである。

スイッチングレギュレータ７１の安定動作時は、制御信号ＣＴＲＬによりリニアレギュレータ３は停止し、コンパレータ３３の上限値は上限基準電圧ＯＶ_REF０からそれよりも大きな上限基準電圧ＯＶ_REF１に設定される。出力電圧Ｖ_OUT２２を分圧した電圧が上限基準電圧ＯＶ_REF１に達したことを検知すると、ＰＷＭ信号のデューティサイクルを減少させるか、または、スイッチＴ２およびＴ３をオフさせて出力電圧Ｖ_OUT２２を速やかに下降させる制御によって、出力電圧Ｖ_OUT２２が上限値を上回らないように動作する。

以上のように、本実施形態の電源回路７０は、上述した構成および動作により、動作電源の切り替え時に出力電圧Ｖ_OUT２２の上限値を設定して、出力電圧Ｖ_OUT２２が上限値に達したときに、出力電圧に対応したデューティのＰＷＭ信号でスイッチング動作をすることで得られる電力よりも小さな電力を出力端子に供給することで、エラーアンプ１９に早く所望のデューティに応じた電圧を出力させることができる。これにより、本実施形態の電源回路７０は、回路がばらついている場合でも、リニアレギュレータ３からスイッチングレギュレータ７１への切り替え時に、オーバーシュートを小さくすることができる。つまり、スイッチングレギュレータ７１が安定するまでの時間を短くすることができる。

また、スイッチングレギュレータ７１の動作時に上限基準電圧ＯＶ_REF０よりも大きな上限基準電圧ＯＶ_REF１に設定することで、スイッチングレギュレータ７１の安定動作時に、非常に軽負荷な状態となっても出力電圧Ｖ_OUT２２が上限基準電圧ＯＶ_REF１に応じた上限値よりも上回らないようにすることができる。

（実施形態３）
図９は、実施形態３の電源回路９０を示す図である。電源回路９０が実施形態１の電源回路３０と相違する点は、スイッチングレギュレータ９１に低電圧検出回路９３を設け、低電圧検出回路９３の出力をＰＷＭ信号生成回路９５に入力するようにした点である。低電圧検出回路９３は、出力電圧Ｖ_OUTの下限値に対応する下限基準電圧ＵＶ_REF０と、下限基準電圧ＵＶ_REF０と出力電圧Ｖ_OUTを分圧した電圧とを比較して、出力電圧Ｖ_OUTが下限値に達しているかどうかを判定するコンパレータ９７で構成される。コンパレータ９７は、出力端子がＰＷＭ信号生成回路９５に接続され、＋入力端子および−入力端子がそれぞれエラーアンプ１１の−入力端子および下限基準電圧ＵＶ_REF０に接続されている。コンパレータ９７は、出力電圧Ｖ_OUTが下限基準電圧ＵＶ_REF０を下回ると、下限値に達したことを示す検出信号をＰＷＭ信号生成回路９５に出力する。検出信号が入力されたＰＷＭ信号生成回路９５は、ＰＷＭ信号のデューティを増加させ、出力電圧Ｖ_OUTを速やかに上昇させて出力電圧Ｖ_OUTが下限値を下回らないようにすることができる。

図１０は、本実施形態の電源回路９０におけるＰＷＭ信号生成回路９５の回路図である。ＰＷＭ信号生成回路９５が実施形態１のＰＷＭ信号生成回路２１ａと相違する点は、エラーアンプ１９の出力信号Ｓ２から所定のオフセット電圧ＯＡ２を減算する減算器１００１と、減算器１００１の出力信号Ｓ５とノコギリ波の出力信号Ｓ１とを比較してデューティを増加したＰＷＭ信号ＤＴＹＵ２を出力するコンパレータＣＭＰ３をさらに備え、低電圧検出回路９３にあるコンパレータ９７の出力信号ｓｅｌ２をセレクタＭＵＸに制御信号として入力し、ＰＷＭ信号ＤＴＹＵ２をセレクタＭＵＸの入力端子に入力した点である。なお、デューティを増加したＰＷＭ信号の作り方としては、オフセット電圧ＯＡ２を加える以外に、最大のデューティのＰＷＭ信号をＰＷＭ信号ＤＴＹＵの代わりにセレクタＭＵＸに入力してもよい。

セレクタＭＵＸは、出力信号ｓｅｌ１およびｓｅｌ２に応じて、ＰＷＭ信号ＤＴＹＵ、ＰＷＭ信号Ｓ３、およびＰＷＭ信号ＤＴＹＵ２のいずれかを選択して出力する。

出力電圧Ｖ_OUTが上限値に達したときには、出力信号ｓｅｌ１の論理値は１、ｓｅｌ２の論理値は１となり、ＰＷＭ信号ＤＴＹＵが選択されてＰＷＭ信号Ｓ３よりもデューティが減少したＰＷＭ信号がスイッチＴ２およびＴ３に出力される。そして、ＰＷＭ信号Ｓ３でスイッチング動作をすることで得られる電力よりも小さな電力がＶ_OUT端子１２に供給され、オーバーシュートが抑制される。

出力電圧Ｖ_OUTが上限値と下限値の間にあるときは、出力信号ｓｅｌ１の論理値は０、出力信号ｓｅｌ２の論理値は１となり、ＰＷＭ信号Ｓ３が選択されて通常のスイッチング動作が行われる。

出力電圧Ｖ_OUTが下限値に達したときには、出力信号ｓｅｌ１の論理値は０、ｓｅｌ２の論理値は０となり、ＰＷＭ信号ＤＴＹＵ２が選択されてＰＷＭ信号Ｓ３よりもデューティが増加したＰＷＭ信号がＴ２、Ｔ３に出力される。そして、ＰＷＭ信号Ｓ３でスイッチング動作をすることで得られる電力よりも大きな電力がＶ_OUT端子１２に供給され、アンダーシュートが抑制される。

このように、本実施形態の電源回路９０は、上述した構成および動作により、オーバーシュートを小さくすることに加え、アンダーシュートを小さくすることもできる。また、接続点１３の電圧を高電圧検出回路３２と低電圧検出回路９３とで共有化しており、エラーアンプ１９の出力信号Ｓ２もコンパレータＣＭＰ１、ＣＭＰ２、およびＣＭＰ３で共有化しているため、回路規模が小さいという効果も奏する。

なお、本実施形態では、１つの上限基準電圧ＯＶ_REF０と１つの下限基準電圧ＵＶ_REF０を用いた構成について示したが、実施形態２のように２つの上限基準電圧ＯＶ_REF０、ＯＶ_REF１と１つの下限基準電圧ＵＶ_REF０を用いた構成でもよいし、１つの上限基準電圧ＯＶ_REF０と実施形態２のように２つの下限基準電圧ＵＶ_REF０、ＵＶ_REF１を用いた構成でもよいし、２つの上限基準電圧と２つの下限基準電圧を用いた構成でもよい。つまり、実施形態１乃至３のサブコンビネーションも本発明と成り得る。

１、３０、７０、９０ 電源回路
３ リニアレギュレータ
４ Ｖ_IN端子
５、３１、７１、９１ スイッチングレギュレータ
７、９ フィードバック抵抗
１１、１９ エラーアンプ
１２ Ｖ_OUT端子
１３、１５、１６、１７、１８ 接続点
２１、２１ａ、９５ ＰＷＭ信号生成回路
３２ 高電圧検出回路
３３、９７ コンパレータ
３５ ノコギリ波発生回路
３６ 論理回路
３７ 加算器
９３ 低電圧検出回路
１００１ 減算器
Ｖ_IN 入力電圧
Ｖ_OUT 出力電圧
Ｖ_REF１、Ｖ_REF２、Ｖ_REF１１、Ｖ_REF１２、Ｖ_REF２１、Ｖ_REF２２、Ｖ_REF３１、Ｖ_REF３２ 基準電圧
ＯＶ_REF０、ＯＶ_REF１ 上限基準電圧
Ｖ_OUT１、Ｖ_OUT１１、Ｖ_OUT２１、Ｖ_OUT３１ リニアレギュレータの出力電圧
Ｖ_OUT２、Ｖ_OUT１２、Ｖ_OUT２２、Ｖ_OUT３２ スイッチングレギュレータの出力電圧
Ｔ１〜Ｔ３ トランジスタ
Ｔ_MOS スイッチ
ＣＭＰ１〜ＣＭＰ３ コンパレータ
Ｌ ＤＤＣ用コイル
Ｃ 出力コンデンサ
Ａ１〜Ａ３ 電源の動作領域
Ｓ１、Ｓ２、Ｓ４、Ｓ５、ｓｅｌ１、ｓｅｌ２ 出力信号
Ｗ１、Ｗ１１〜Ｗ１４、Ｗ２１〜Ｗ２４ 波形
Ｓ３、ＤＴＹＵ、ＤＴＹＵ２ ＰＷＭ信号
ＯＡ、ＯＡ２ オフセット電圧

Claims (11)

1. リニアレギュレータとスイッチングレギュレータとを備え、これらを切り替えて出力電圧を出力端子に出力して負荷を駆動する電源回路において、
   前記スイッチングレギュレータは、
   動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記スイッチングレギュレータの出力電圧の上限値を設定し、前記出力電圧が前記上限値に達すると、前記出力電圧に対応したデューティのＰＷＭ信号でスイッチング動作をすることで得られる電力よりも小さな電力を前記出力端子に供給することを特徴とする電源回路。
2. 前記スイッチングレギュレータは、
   前記出力電圧が前記上限値に達すると、前記出力電圧に対応したデューティよりも小さなデューティのＰＷＭ信号でスイッチング動作を行うことを特徴とする請求項１に記載の電源回路。
3. 前記スイッチングレギュレータは、
   前記スイッチング動作により、入力電圧を前記出力電圧に変換するスイッチ部と、
   前記出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第１の基準電圧とを入力して、前記分圧電圧と前記基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、
   前記分圧電圧と、第１の上限基準電圧とを比較して、前記出力電圧が前記上限値に達しているかどうかを示す検出信号を出力するコンパレータと、
   前記誤差電圧に応じたデューティのＰＷＭ信号、または前記誤差電圧に応じたデューティより小さなデューティのＰＷＭ信号を生成し、これらＰＷＭ信号のいずれかを前記検出信号に応じて前記スイッチ部に出力するＰＷＭ信号生成回路と、
   を備えたことを特徴とする請求項２に記載の電源回路。
4. 前記スイッチングレギュレータは、
   前記出力電圧が前記上限値に達すると、前記出力端子をハイ・インピーダンスにすることを特徴とする請求項１に記載の電源回路。
5. 前記スイッチングレギュレータは、
   前記スイッチング動作により、入力電圧を前記出力電圧に変換するスイッチ部と、
   前記出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第１の基準電圧とを入力して、前記分圧電圧と前記基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、
   前記分圧電圧と、第１の上限基準電圧とを比較して、前記出力電圧が前記上限値に達しているかどうかを示す検出信号を出力するコンパレータと、
   前記誤差電圧に応じたデューティのＰＷＭ信号を生成し、前記誤差電圧に応じたデューティのＰＷＭ信号または前記スイッチ部をオフする信号のいずれかを前記検出信号に応じて前記スイッチ部に出力するＰＷＭ信号生成回路と、
   を備えたことを特徴とする請求項４に記載の電源回路。
6. 前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記第１の上限基準電圧を出力した後、前記第１の上限基準電圧よりも大きな第２の上限基準電圧を出力する上限基準電圧生成部をさらに備えることを特徴とする請求項３または５に記載の電源回路。
7. 前記スイッチングレギュレータは、さらに、
   前記出力電圧の下限値を設定し、前記出力電圧が前記下限値を下回ると、前記出力電圧に対応したデューティのＰＷＭ信号でスイッチング動作をすることで得られる電力よりも大きな電力を前記出力端子に供給することを特徴とする請求項３、５および６のいずれか１項に記載の電源回路。
8. 前記スイッチングレギュレータは、
   前記出力電圧に対応したデューティよりも大きなデューティのＰＷＭ信号でスイッチング動作を行うことを特徴とする請求項７に記載の電源回路。
9. 前記スイッチングレギュレータは、
   前記出力電圧が前記下限値に達すると、最大のデューティのＰＷＭ信号でスイッチング動作を行うことを特徴とする請求項８に記載の電源回路。
10. 前記スイッチングレギュレータは、
    前記出力電圧が前記下限値に達すると、前記出力電圧に応じたデューティよりも一定量デューティを増加させたＰＷＭ信号でスイッチング動作を行うことを特徴とする請求項８に記載の電源回路。
11. 前記スイッチングレギュレータは、
    前記分圧電圧と、下限基準電圧とを比較して、前記出力電圧が前記下限値に達しているかどうかを示す検出信号を出力する下限電圧検出部をさらに備えることを特徴とする請求項８ないし１０のいずれか１項に記載の電源回路。

Images