JP6213719B2 - 入力保護回路、電子デバイス、リアルタイムクロックモジュール、電子機器及び移動体 - Google Patents

Description

本発明は、入力保護回路、電子デバイス、電子機器及び移動体等に関する。

入力回路の素子の劣化を抑制するために、入力回路に入力される信号の電圧を制限する入力保護回路が提案されている。特に、入力信号が入力回路の動作電圧よりも高い電圧の信号である場合には、入力保護回路は有用である。

特許文献１には、保護用のＭＯＳトランジスターのバックゲート電圧を制御することでスレッショルド電圧を小さくし、保護用のＭＯＳトランジスターの出力電圧を電源電圧ＶＤＤに近づけることができる入力保護回路が開示されている。

特開平８−８７０７号公報

特許文献１に記載されている入力保護回路では、入力回路に入力される信号の電圧を制限することはできるが、電源電圧ＶＤＤを基準電圧として入力信号の電圧に依存した動作を行う入力回路（例えば、ＰＭＯＳとＮＭＯＳで構成されたインバーター回路）とともに用いる場合には、入力回路に入力される信号が基準電圧よりも小さくなる場合があるので、入力回路のスイッチング動作が不安定になる場合がある。

本発明は、以上のような技術的課題に鑑みてなされたものである。本発明のいくつかの態様によれば、入力回路の保護を行うとともに、入力回路の動作を安定化できる入力保護回路、電子デバイス、電子機器及び移動体を提供することができる。

［適用例１］
本適用例に係る入力保護回路は、入力回路に信号を出力する入力保護回路であって、入力信号が入力されるソースと、第１電圧に基づく電圧が印加されるゲートと、前記入力信号及びゲート電圧に基づいて前記入力回路への信号を出力するドレインと、を有する第１ＮＭＯＳトランジスターと、前記第１電圧に基づく電圧が印加されるソース及びゲートと、前記入力回路に第２電圧を出力するドレインと、を有する第２ＮＭＯＳトランジスターと、を含む、入力保護回路である。

本適用例によれば、第２電圧を基準電圧として、入力される信号の電圧に依存した動作を行う入力回路（例えば、ＰＭＯＳトランジスターとＮＭＯＳトランジスターで構成されたインバーター回路）とともに用いる場合には、入力回路に入力される信号が第１電圧に基づく電圧よりも小さくなり、入力回路の動作の基準電圧となる第２電圧も第１電圧に基づく電圧よりも小さくなる。入力回路に入力される信号は第１電圧に基づく電圧よりも小さくなることによって、入力回路の保護を行うことができる。また、入力回路の動作の基準電圧となる第２電圧が第１電圧に基づく電圧よりも小さくなることによって、入力回路の動作を安定化できる。

［適用例２］
上述の入力保護回路において、前記第１ＮＭＯＳトランジスターのバックゲート及び前記第２ＮＭＯＳトランジスターのバックゲートは、基板電位であることが好ましい。

本適用例によれば、バックゲート電圧を制御するための特別な構成（例えば、トリプルウェル構造のＮＭＯＳトランジスター）が不要になるので、バックゲート電圧を制御する構成に比べて安価に製造できる入力保護回路を実現できる。また、基板バイアス効果によって、第２ＮＭＯＳトランジスターのソース電圧とバックゲート電圧との差が小さいほど第２ＮＭＯＳトランジスターのスレッショルド電圧は低くなり、第２ＮＭＯＳトランジスターのソース電圧とバックゲート電圧との差が大きいほど第２ＮＭＯＳトランジスターのスレッショルド電圧が高くなる。一方、仮に、第２ＮＭＯＳトランジスターに代えて抵抗で降圧する場合には、第１電圧に基づく電圧の大きさによらず、同程度の降圧幅になる。本適用例によれば、特に第１電圧に基づく電圧が低い場合において、第２ＮＭＯＳトランジスターに代えて抵抗で降圧する場合に比べて、入力回路に入力される信号の最大電圧を、第１電圧に基づく電圧に近づけることができる。したがって、特に第１電圧に基づく電圧が低い場合において入力回路に入力される信号として利用できる電圧幅を広くすることができる。また、本適用例によれば、特に第１電圧に基づく電圧が高い場合において、より確実に第２電圧を第１電圧に基づく電圧よりも小さくできるので、入力回路の動作を安定化できる。

［適用例３］
上述の入力保護回路において、さらに、前記第１電圧が印加される電源端子と、ダイオードと、を含み、前記ダイオードは、前記第１ＮＭＯＳトランジスターのドレインと、前記電源端子との間に接続され、前記ダイオードのカソードは、前記電源端子側に接続され、前記ダイオードのアノードは、前記第１ＮＭＯＳトランジスターのドレイン側に接続されていることが好ましい。

第１ＮＭＯＳトランジスターでリーク電流が生じた場合には、第１ＮＭＯＳトランジスターのドレイン電位が意図せず上昇する可能性がある。本適用例によれば、第１ＮＭＯＳトランジスターのドレイン電位が上昇した場合に、ダイオードを介して電源端子に電流を流すことで、第１ＮＭＯＳトランジスターのドレイン電位の上昇を抑制できる。

［適用例４］
上述の入力保護回路において、前記第１ＮＭＯＳトランジスター及び前記第２ＮＭＯＳトランジスターは、ディプリーション型トランジスターであることが好ましい。

ディプリーション型トランジスターは、エンハンスメント型トランジスターと比べてスレッショルド電圧が低い。したがって、第１ＮＭＯＳトランジスター及び第２ＮＭＯＳトランジスターとしてディプリーション型トランジスターを用いることで、第１ＮＭＯＳトランジスター及び第２ＮＭＯＳトランジスターとしてエンハンスメント型トランジスターを用いる場合に比べて、入力回路に入力される信号の最大電圧を、第１電圧に基づく電圧に近づけることができる。したがって、入力回路に入力される信号として利用できる電圧幅を広くすることができる。

［適用例５］
上述の入力保護回路において、前記第１ＮＭＯＳトランジスターのスレッショルド電圧よりも、前記第２ＮＭＯＳトランジスターのスレッショルド電圧が高いことが好ましい。

これによって、入力回路に入力される信号のハイレベルの電圧が、入力回路の動作の基準電圧となる第２電圧よりも高くなる。したがって、入力回路の動作を安定化できる。

［適用例６］
本適用例に係る入力保護回路は、第１電圧に基づく電圧及び入力信号の入力を受け付け、前記第１電圧に基づく電圧及び前記入力信号に基づいて、前記第１電圧よりも低い電圧の信号を出力する第１降圧手段と、前記第１電圧に基づく電圧の入力を受け付け、前記第１電圧に基づく電圧よりも低い第２電圧を出力する第２降圧手段と、を含む、入力保護回路である。

本適用例によれば、第２電圧を基準電圧として、入力される信号の電圧に依存した動作を行う入力回路（例えば、ＰＭＯＳトランジスターとＮＭＯＳトランジスターで構成されたインバーター回路）とともに用いる場合には、入力回路に入力される信号（第１降圧手段が出力する信号）は第１電圧に基づく電圧よりも小さくなり、入力回路の動作の基準電圧となる第２電圧も第１電圧に基づく電圧よりも小さくなる。入力回路に入力される信号が第１電圧に基づく電圧よりも小さくなることによって、入力回路の保護を行うことができる。また、入力回路の動作の基準電圧となる第２電圧が第１電圧に基づく電圧よりも小さくなることによって、入力回路の動作を安定化できる。

［適用例７］
本適用例に係る電子デバイスは、上述のいずれかの入力保護回路と、前記入力回路と、を含む電子デバイスにおいて、前記入力回路は、ＰＭＯＳトランジスターを含み、前記ＰＭＯＳトランジスターのゲートには、前記第１ＮＭＯＳトランジスターのドレインから出力される信号が入力され、前記ＰＭＯＳトランジスターのソースには、前記第２ＮＭＯＳトランジスターのドレインから出力される前記第２電圧が入力される、電子デバイスである。

本適用例によれば、第２電圧が第１電圧に基づく電圧よりも小さいので、ＰＭＯＳトランジスターのソースに第１電圧に基づく電圧が入力される場合に比べて、ＰＭＯＳトランジスターのスイッチング動作を安定化できる。

［適用例８］
本適用例に係る電子機器は、上述のいずれかの入力保護回路、又は、上述の電子デバイスを含む、電子機器である。

［適用例９］
本適用例に係る移動体は、上述のいずれかの入力保護回路、又は、上述の電子デバイスを含む、移動体である。

これらの適用例に係る電子機器及び移動体によれば、入力回路の保護を行うとともに、入力回路の動作を安定化できる入力保護回路又は電子デバイスを含んでいるので、動作の信頼性が高い電子機器及び移動体を実現できる。

本実施形態に係る入力保護回路１及び電子デバイス１００の構成を示す回路図である。 変形例に係る入力保護回路１ａの構成を示す回路図である。 第１変形例に係る入力回路１０ａの構成を示す回路図である。 第２変形例に係る入力回路１０ｂの構成を示す回路図である。 本実施形態に係る電子機器の一例としてのリアルタイムクロックモジュール２００の構成を示すブロック図である。 本実施形態に係る電子機器３００の機能ブロック図である。 電子機器３００の一例であるスマートフォンの外観の一例を示す図である。 本実施形態に係る移動体４００の一例を示す図（上面図）である。

以下、本発明の好適な実施例について図面を用いて詳細に説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施例は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．入力保護回路
図１は、本実施形態に係る入力保護回路１及び電子デバイス１００の構成を示す回路図である。

本実施形態に係る入力保護回路１は、第１電圧Ｖ１に基づく電圧及び入力信号の入力を受け付け、第１電圧Ｖ１に基づく電圧及び入力信号に基づいて、第１電圧Ｖ１よりも低い電圧の信号を出力する第１降圧手段と、第１電圧Ｖ１に基づく電圧の入力を受け付け、第１電圧Ｖ１に基づく電圧よりも低い第２電圧Ｖ２を出力する第２降圧手段と、を含んで構成されている。

より具体的には、本実施形態に係る入力保護回路１は、入力回路１０に信号を出力する入力保護回路１であって、入力信号が入力されるソースと、第１電圧Ｖ１に基づく電圧が印加されるゲートと、入力信号及びゲート電圧に基づいて入力回路１０への信号を出力するドレインと、を有する第１ＮＭＯＳトランジスターＭ１と、第１電圧Ｖ１に基づく電圧が印加されるソース及びゲートと、入力回路１０に第２電圧Ｖ２を出力するドレインと、を有する第２ＮＭＯＳトランジスターＭ２と、を含んで構成されている。上述の第１降圧手段の機能は、主として第１ＮＭＯＳトランジスターＭ１によって実現されている。上述の第２降圧手段の機能は、主として第２ＮＭＯＳトランジスターＭ２によって実現されている。

図１に示される例では、入力保護回路１は、第１電圧Ｖ１が印加される電源端子ＶＤＤ、入力信号が供給される入力端子ＩＮ、接地電位が印加される接地電位端子ＶＳＳ、第２電圧Ｖ２を出力する第２電圧出力端子Ｖ２ｏｕｔ、及び、入力回路１０への信号を出力する信号出力端子Ｖｓｏｕｔを含んで構成されている。

第１ＮＭＯＳトランジスターＭ１のソースは、入力端子ＩＮに接続されている。第１ＮＭＯＳトランジスターＭ１のソースには、入力端子ＩＮを介して入力信号が供給される。

第１ＮＭＯＳトランジスターＭ１のゲートは、電源端子ＶＤＤに接続されている。なお、第１ＮＭＯＳトランジスターＭ１のゲートは、抵抗などの受動素子を介して電源端子ＶＤＤに接続されていてもよい。第１ＮＭＯＳトランジスターＭ１のゲートには、電源端子ＶＤＤに印加される第１電圧Ｖ１に基づく電圧が印加される。「第１電圧Ｖ１に基づく電圧」とは、第１電圧Ｖ１そのものであってもよいし、抵抗を介して第１電圧Ｖ１から降圧した電圧であってもよい。

第１ＮＭＯＳトランジスターＭ１のドレインは、信号出力端子Ｖｓｏｕｔに接続されている。第１ＮＭＯＳトランジスターＭ１のドレインからは、入力信号及びゲート電圧に基づいた信号が出力される。より具体的には、第１ＮＭＯＳトランジスターＭ１のゲート電圧をＶｇ１とし、第１ＮＭＯＳトランジスターＭ１のスレッショルド電圧をＶｔｈ１とすると、入力信号の電圧がＶｇ１−Ｖｔｈ１よりも低い場合には、第１ＮＭＯＳトランジスターＭ１のドレインから出力される信号は、入力信号の電圧に依存した電圧信号となる。また、入力信号の電圧がＶｇ１−Ｖｔｈ１以上である場合には、第１ＮＭＯＳトランジス
ターＭ１のドレインから出力される信号は、Ｖｇ１−Ｖｔｈ１の電圧信号となる。

第２ＮＭＯＳトランジスターＭ２のソース及びゲートは、電源端子ＶＤＤに接続されている。なお、第２ＮＭＯＳトランジスターＭ２のソース及びゲートは、抵抗などの受動素子を介して電源端子ＶＤＤに接続されていてもよい。第２ＮＭＯＳトランジスターＭ２のソース及びゲートには、電源端子ＶＤＤに印加される第１電圧Ｖ１に基づく電圧が印加される。

第２ＮＭＯＳトランジスターＭ２のドレインは、第２電圧出力端子Ｖ２ｏｕｔに接続されている。第２ＮＭＯＳトランジスターＭ２のドレインからは、第２電圧Ｖ２が出力される。より具体的には、第２ＮＭＯＳトランジスターＭ２のゲート電圧をＶｇ２とし、第２ＮＭＯＳトランジスターＭ２のスレッショルド電圧をＶｔｈ２とすると、第２電圧Ｖ２は、Ｖｇ２−Ｖｔｈ２の電圧となる。

入力回路１０は、第２電圧Ｖ２が入力される第２電圧入力端子Ｖ２ｉｎ、入力保護回路１の信号出力端子Ｖｓｏｕｔから出力される信号が入力される信号入力端子Ｖｓｉｎ、接地電位が印加される接地電位端子Ｖｓｓ、及び、入力回路１０の出力される信号が出力される出力端子ＯＵＴを含んで構成されている。

図１に示される例では、入力回路１０は、インバーター回路で構成されている。より具体的には、入力回路１０は、ＰＭＯＳトランジスターＰ１と、ＮＭＯＳトランジスターＮ１とを含んで構成されている。ＰＭＯＳトランジスターＰ１のゲート及びＮＭＯＳトランジスターＮ１のゲートは、信号入力端子Ｖｓｉｎに接続されている。ＰＭＯＳトランジスターＰ１のドレイン及びＮＭＯＳトランジスターＮ１のドレインは、出力端子ＯＵＴに接続されている。ＰＭＯＳトランジスターＰ１のソース及びバックゲートは、第２電圧入力端子Ｖ２ｉｎに接続されている。ＮＭＯＳトランジスターＮ１のソース及びバックゲートは、接地電位端子Ｖｓｓに接続されている。

本実施形態に係る入力保護回路によれば、第２電圧Ｖ２を基準電圧として、入力される信号の電圧に依存した動作を行う入力回路１０（例えば、ＰＭＯＳトランジスターとＮＭＯＳトランジスターで構成されたインバーター回路）とともに用いる場合には、入力回路１０に入力される信号（第１降圧手段が出力する信号；第１ＮＭＯＳトランジスターＭ１のドレインから出力される信号）は第１電圧Ｖ１に基づく電圧よりも小さくなり、入力回路１０の動作の基準電圧となる第２電圧Ｖ２も第１電圧Ｖ１に基づく電圧よりも小さくなる。入力回路１０に入力される信号が第１電圧Ｖ１に基づく電圧よりも小さくなることによって、入力回路１０の保護を行うことができる。また、入力回路１０の動作の基準電圧となる第２電圧Ｖ２が第１電圧Ｖ１に基づく電圧よりも小さくなることによって、入力回路１０の動作を安定化できる。

本実施形態に係る入力保護回路１において、第１ＮＭＯＳトランジスターＭ１のバックゲート及び第２ＮＭＯＳトランジスターＭ２のバックゲートは、基板電位であってもよい。一般的には、半導体集積回路の基板電位は接地電位である。図１に示される例では、第１ＮＭＯＳトランジスターＭ１のバックゲート及び第２ＮＭＯＳトランジスターＭ２のバックゲートは、接地電位端子ＶＳＳと接続されている。

本実施形態に係る入力保護回路１によれば、バックゲート電圧を制御するための特別な構成（例えば、トリプルウェル構造のＮＭＯＳトランジスター）が不要になるので、バックゲート電圧を制御する構成に比べて安価に製造できる入力保護回路１を実現できる。また、基板バイアス効果によって、第２ＮＭＯＳトランジスターＭ２のソース電圧Ｖｓ２とバックゲート電圧Ｖｂ２との差が小さいほど第２ＮＭＯＳトランジスターＭ２のスレッシ
ョルド電圧Ｖｔｈ２は低くなり、第２ＮＭＯＳトランジスターＭ２のソース電圧Ｖｓ２とバックゲート電圧Ｖｂ２との差が大きいほど第２ＮＭＯＳトランジスターＭ２のスレッショルド電圧Ｖｔｈ２が高くなる。一方、仮に、第２ＮＭＯＳトランジスターＭ２に代えて抵抗で降圧する場合には、第１電圧に基づく電圧の大きさによらず、同程度の降圧幅になる。本実施形態に係る入力保護回路１によれば、特に第１電圧Ｖ１に基づく電圧が低い場合において、第２ＮＭＯＳトランジスターＭ２に代えて抵抗で降圧する場合に比べて、入力回路１０に入力される信号の最大電圧を、第１電圧Ｖ１に基づく電圧に近づけることができる。したがって、特に第１電圧Ｖ１に基づく電圧が低い場合において入力回路１０に入力される信号として利用できる電圧幅を広くすることができる。また、本実施形態に係る入力保護回路１によれば、特に第１電圧Ｖ１に基づく電圧が高い場合において、より確実に第２電圧Ｖ２を第１電圧Ｖ１に基づく電圧よりも小さくできるので、入力回路１０の動作を安定化できる。

本実施形態に係る入力保護回路１において、第１電圧Ｖ１が印加される電源端子ＶＤＤと、ダイオードＤ１と、を含み、ダイオードＤ１は、第１ＮＭＯＳトランジスターＭ１のドレインと、電源端子ＶＤＤとの間に接続され、ダイオードＤ１のカソードは、電源端子ＶＤＤ側に配置され、ダイオードＤ１のアノードは、第１ＮＭＯＳトランジスターＭ１のドレイン側に配置されていてもよい。ダイオードＤ１は、他のダイオード及び受動素子の少なくとも１つを介して第１ＮＭＯＳトランジスターＭ１のドレインと接続されていてもよい。また、ダイオードＤ１は、他のダイオード及び受動素子の少なくとも１つを介して電源端子ＶＤＤと接続されていてもよい。図１に示される例では、ダイオードＤ１のカソードは、ダイオードＤ２を介して電源端子ＶＤＤに接続されている。より具体的には、ダイオードＤ１のカソードは、ダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードは、電源端子ＶＤＤに接続されている。

第１ＮＭＯＳトランジスターＭ１でリーク電流が生じた場合には、第１ＮＭＯＳトランジスターＭ１のドレイン電位が意図せず上昇する可能性がある。本実施形態に係る入力保護回路１によれば、第１ＮＭＯＳトランジスターＭ１のドレイン電位が上昇した場合に、ダイオードＤ１を介して電源端子ＶＤＤに電流を流すことで、第１ＮＭＯＳトランジスターＭ１のドレイン電位の上昇を抑制できる。

本実施形態に係る入力保護回路１において、第１ＮＭＯＳトランジスターＭ１及び第２ＮＭＯＳトランジスターＭ２は、ディプリーション型トランジスターであってもよい。

ディプリーション型トランジスターは、エンハンスメント型トランジスターと比べてスレッショルド電圧が低い。したがって、第１ＮＭＯＳトランジスターＭ１及び第２ＮＭＯＳトランジスターＭ２としてディプリーション型トランジスターを用いることで、第１ＮＭＯＳトランジスターＭ１及び第２ＮＭＯＳトランジスターＭ２としてエンハンスメント型トランジスターを用いる場合に比べて、入力回路１０に入力される信号の最大電圧を、第１電圧Ｖ１に基づく電圧に近づけることができる。したがって、入力回路１０に入力される信号として利用できる電圧幅を広くすることができる。

本実施形態に係る入力保護回路１において、第１ＮＭＯＳトランジスターＭ１のスレッショルド電圧Ｖｔｈ１よりも、第２ＮＭＯＳトランジスターＭ２のスレッショルド電圧Ｖｔｈ２が高くてもよい。例えば、第１ＮＭＯＳトランジスターＭ１をディプリーション型トランジスターで構成し、第２ＮＭＯＳトランジスターＭ２をエンハンスメント型トランジスターで構成してもよい。

上述したように、入力信号の電圧がＶｇ１−Ｖｔｈ１以上である場合には、第１ＮＭＯＳトランジスターＭ１のドレインから出力される信号は、Ｖｇ１−Ｖｔｈ１の電圧信号と
なり、第２電圧Ｖ２は、Ｖｇ２−Ｖｔｈ２の電圧となる。図１に示される例では、Ｖｇ１とＶｇ２は同電位である。したがって、Ｖｔｈ１よりもＶｔｈ２を高くすることによって、入力回路１０に入力される信号のハイレベルの電圧が、入力回路１０の動作の基準電圧となる第２電圧Ｖ２よりも高くなる。したがって、入力回路１０の動作を安定化できる。

図２は、変形例に係る入力保護回路１ａの構成を示す回路図である。図１に示される入力保護回路１と同一の構成には同一の符号を付し、詳細な説明を省略する。

入力保護回路１ａは、入力保護回路１を構成する素子に加えて、抵抗Ｒ１、抵抗Ｒ２、ゲートコントロールダイオードＧＣＤ及びプルダウントランジスターＭＰＤを含んで構成されている。

図２に示される例では、第１ＮＭＯＳトランジスターＭ１のソースは、抵抗Ｒ１の第１端子と接続され、入力端子ＩＮは、抵抗Ｒ１の第２端子と接続されている。また、抵抗Ｒ１の第２端子は、ゲートコントロールダイオードＧＣＤを介して接地電位端子ＶＳＳに接続されている。抵抗Ｒ１及びゲートコントロールダイオードＧＣＤは、第１ＮＭＯＳトランジスターＭ１に対する静電保護回路として機能する。

図２に示される例では、第２ＮＭＯＳトランジスターＭ２のソースは、抵抗Ｒ２を介して電源端子ＶＤＤに接続されている。抵抗Ｒ２は、第２ＮＭＯＳトランジスターＭ２に対する静電保護回路として機能する。

図２に示される例では、プルダウントランジスターＭＰＤのゲートは、電源端子ＶＤＤ接続されている。プルダウントランジスターＭＰＤのドレインは、第１ＮＭＯＳトランジスターＭ１のソースに接続されている。プルダウントランジスターＭＰＤのソース及びバックゲートは、接地電位端子ＶＳＳに接続されている。プルダウントランジスターＭＰＤは、第１ＮＭＯＳトランジスターＭ１のソースに対するプルダウン素子として機能する。

図２に示される入力保護回路１ａにおいても、図１に示される入力保護回路１と同様の理由によって同様の効果を奏する。

なお、上述した実施形態では、入力保護回路１又は入力保護回路１ａを適用する入力回路１０としてＰＭＯＳトランジスターとＮＭＯＳトランジスターで構成されたインバーター回路を用いているが、これに限らず、発振器からのクロック信号の入力を受け付ける回路、プロセッサーからからの信号の入力を受け付ける回路（入力インターフェース回路等）、液晶表示回路等の画像表示デバイスの入力インターフェース回路等、様々な入力回路を用いることができる。

２．電子デバイス
本実施形態に係る電子デバイス１００について、図１を参照して説明する。

本実施形態に係る電子デバイス１００は、入力保護回路１と、入力回路１０と、を含む。入力回路１０は、ＰＭＯＳトランジスターＰ１を含み、ＰＭＯＳトランジスターＰ１のゲートには、第１ＮＭＯＳトランジスターＭ１のドレインから出力される信号が入力され、ＰＭＯＳトランジスターＰ１のソースには、第２ＮＭＯＳトランジスターＭ２のドレインから出力される第２電圧Ｖ２が入力される。

本実施形態に係る電子デバイス１００によれば、第２電圧Ｖ２が第１電圧Ｖ１に基づく電圧よりも小さいので、ＰＭＯＳトランジスターＰ１のソースに第１電圧Ｖ１に基づく電圧が入力される場合に比べて、ＰＭＯＳトランジスターＰ１のスイッチング動作を安定化
できる。

なお、入力保護回路１に代えて、入力保護回路１ａを含んで構成される電子デバイスにおいても、同様の理由によって同様の効果を奏する。

図３は、第１変形例に係る入力回路１０ａの構成を示す回路図である。図１に示される入力回路１０と同一の構成には同一の符号を付し、詳細な説明を省略する。

入力回路１０ａは、ＰＭＯＳトランジスターＰ１とＮＭＯＳトランジスターＮ１とを含んで構成されるインバーター回路と、ＰＭＯＳトランジスターＰ２とＮＭＯＳトランジスターＮ２と、を含んで構成されるインバーター回路の２つのインバーター回路で構成されている。より具体的には、ＰＭＯＳトランジスターＰ１のドレイン及びＮＭＯＳトランジスターＮ１のドレインは、ＰＭＯＳトランジスターＰ２のゲート及びＮＭＯＳトランジスターＮ２のゲートに接続されている。ＰＭＯＳトランジスターＰ２のドレイン及びＮＭＯＳトランジスターＮ２のドレインは、出力端子ＯＵＴに接続されている。ＰＭＯＳトランジスターＰ２のソース及びバックゲートは、第２電圧入力端子Ｖ２ｉｎに接続されている。ＮＭＯＳトランジスターＮ２のソース及びバックゲートは、接地電位端子Ｖｓｓに接続されている。

図４は、第２変形例に係る入力回路１０ｂの構成を示す回路図である。

入力回路１０ｂは、シュミットトリガ回路で構成されている。より具体的には、ＰＭＯＳトランジスターＰ１１のゲート、ＰＭＯＳトランジスターＰ１２のゲート、ＮＭＯＳトランジスターＮ１１のゲート、及び、ＮＭＯＳトランジスターＮ１２のゲートは、信号入力端子Ｖｓｉｎに接続されている。ＰＭＯＳトランジスターＰ１１のソース及びバックゲート、及び、ＰＭＯＳトランジスターＰ１２のバックゲートは、第２電圧入力端子Ｖ２ｉｎに接続されている。ＮＭＯＳトランジスターＮ１１のバックゲート、及び、ＮＭＯＳトランジスターＮ１２のソース及びバックゲートは、接地電位端子Ｖｓｓに接続されている。ＰＭＯＳトランジスターＰ１１のドレイン及びＰＭＯＳトランジスターＰ１２のソースは、ＰＭＯＳトランジスターＰ１３のソースに接続されている。ＮＭＯＳトランジスターＮ１１のソース及びＮＭＯＳトランジスターＮ１２のドレインは、ＮＭＯＳトランジスターＮ１３のソースに接続されている。ＰＭＯＳトランジスターＰ１２のドレイン、ＮＭＯＳトランジスターＮ１１のドレインは、ＰＭＯＳトランジスターＰ１３のゲート、ＮＭＯＳトランジスターＮ１３のゲート、ＰＭＯＳトランジスターＰ１４のゲート、及び、ＮＭＯＳトランジスターＮ１４のゲートに接続されている。ＰＭＯＳトランジスターＰ１３のドレインは、接地電位端子Ｖｓｓに接続されている。ＰＭＯＳトランジスターＰ１３のバックゲートは、第２電圧入力端子Ｖ２ｉｎに接続されている。ＮＭＯＳトランジスターＮ１３のドレインは、第２電圧入力端子Ｖ２ｉｎに接続されている。ＮＭＯＳトランジスターＮ１３のバックゲートは、接地電位端子Ｖｓｓに接続されている。ＰＭＯＳトランジスターＰ１４のソース及びバックゲートは、第２電圧入力端子Ｖ２ｉｎに接続されている。ＮＭＯＳトランジスターＮ１４のソース及びバックゲートは、接地電位端子Ｖｓｓに接続されている。ＰＭＯＳトランジスターＰ１４のドレイン及びＮＭＯＳトランジスターＮ１４のドレインは、出力端子ＯＵＴに接続されている。

入力回路１０に代えて、入力回路１０ａ又は入力回路１０ｂを用いた場合にも、同様の理由によって同様の効果を奏する。

入力回路１０、入力回路１０ａ及び入力回路１０ｂは、発振器からのクロック信号の入力を受け付ける回路、プロセッサーからの信号を受け付ける回路、液晶表示回路等の画像表示デバイスの入力インターフェース回路など、様々な回路の入力部に適用できる。

３．電子機器
本実施形態に係る電子機器は、「１．入力保護回路」の項で説明された入力保護回路、又は、「２．電子デバイス」の項で説明された電子デバイスを含む電子機器である。

図５は、本実施形態に係る電子機器の一例としてのリアルタイムクロックモジュール２００の構成を示すブロック図である。

図５に示される例では、リアルタイムクロックモジュール２００は、水晶振動子、発振回路、電源回路、論理回路、インターフェース回路（Ｉ／Ｆ回路）を含んで構成されている。インターフェース回路は、電子デバイス１００を含んで構成されている。インターフェース回路は、ＭＰＵ（Micro-Processing Unit）からのクロック信号及びデータ信号の入力を受け付ける。インターフェース回路で受け付けたクロック信号及びデータ信号は、電子デバイス１００を介して論理回路に出力される。論理回路は、電源回路及び発振回路を制御する。電源回路は、少なくとも発振回路に電源を供給する。発振回路及び水晶振動子は、所与の周波数で発振して、発振信号を論理回路に出力する。論理回路は、発振回路から入力された発信信号に基づいてクロック信号を生成し、インターフェース回路を介してＭＰＵに出力する。

図６は、本実施形態に係る電子機器３００の機能ブロック図である。なお、上述された各実施形態と同様の構成には同一の符号を付し、詳細な説明を省略する。

本実施形態に係る電子機器３００は、リアルタイムクロックモジュール２００を含む電子機器３００である。図６に示される例では、電子機器３００は、リアルタイムクロックモジュール２００、ＭＰＵ３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０、音出力部３８０を含んで構成されている。なお、本実施形態に係る電子機器３００は、図６に示される構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。

リアルタイムクロックモジュール２００は、クロック信号をＭＰＵ３２０だけでなく各部に供給する（図示は省略）。

ＭＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、リアルタイムクロックモジュール２００が出力するクロック信号を用いて各種の計算処理や制御処理を行う。具体的には、ＭＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理、音出力部３８０に各種の音を出力させる処理等を行う。

操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＭＰＵ３２０に出力する。

ＲＯＭ３４０は、ＭＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。

ＲＡＭ３５０は、ＭＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＭＰＵ３２０が各種プログラムにしたがって実行した演算結果等を一時的に記憶する。

通信部３６０は、ＭＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。

表示部３７０は、ＬＣＤ（Liquid Crystal Display）や電気泳動ディスプレイ等により構成される表示装置であり、ＭＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。

そして、音出力部３８０は、スピーカー等の音を出力する装置である。

なお、本実施形態に係る電子機器３００では、入力保護回路１又は入力保護回路１ａを用いた電子デバイスとしてリアルタイムクロック２００を例として挙げているが、本実施形態においてはＭＰＵ３４０と各部との間の信号入力部（ＭＰＵ３２０とＲＯＭ３４０との間、ＭＰＵ３２０とＲＡＭ３５０との間、ＭＰＵ３２０と通信部３６０との間、ＭＰＵ３２０と表示部３７０との間など）にも入力保護回路１又は入力保護回路１ａを適用することが可能である。

本実施形態に係る電子機器３００によれば、入力回路の保護を行うとともに、入力回路の動作を安定化できる入力保護回路又は電子デバイスを含んでいるので、動作の信頼性が高い電子機器３００を実現できる。

電子機器３００としては種々の電子機器が考えられる。例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ（point of sale）端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。

図７は、電子機器３００の一例であるスマートフォンの外観の一例を示す図である。電子機器３００であるスマートフォンは、操作部３３０としてボタンを、表示部３７０としてＬＣＤを備えている。そして、電子機器３００であるスマートフォンは、リアルタイムクロックモジュール２００を用いることによって、動作の信頼性が高い電子機器３００を実現できる。

５．移動体
本実施形態に係る移動体４００は、「１．入力保護回路」の項で説明された入力保護回路、又は、「２．電子デバイス」の項で説明された電子デバイスを含む移動体４００である。

図８は、本実施形態に係る移動体４００の一例を示す図（上面図）である。なお、上述された各実施形態と同様の構成には同一の符号を付し、詳細な説明を省略する。

本実施形態に係る移動体４００は、リアルタイムクロックモジュール２００を含む移動体４００である。また、図８に示される例では、移動体４００は、エンジンシステム、ブ
レーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０、コントローラー４３０、コントローラー４４０、バッテリー４５０及びバックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態に係る移動体４００は、図８に示される構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。

本実施形態に係る移動体４００によれば、入力回路の保護を行うとともに、入力回路の動作を安定化できる入力保護回路又は電子デバイスを含んでいるので、動作の信頼性が高い移動体４００を実現できる。

このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。

以上、本実施形態あるいは変形例について説明したが、本発明はこれら本実施形態あるいは変形例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。

本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

１，１ａ…入力保護回路、１０，１０ａ，１０ｂ…入力回路、１００…電子デバイス、２００…リアルタイムクロックモジュール、３００…電子機器、３２０…ＭＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、３８０…音声出力部、４００…移動体、４２０…コントローラー、４３０…コントローラー、４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー、Ｄ１，Ｄ２…ダイオード、ＧＣＤ…ゲートコントロールダイオード、ＩＮ…入力端子、Ｍ１…第１ＮＭＯＳトランジスター、Ｍ２…第２ＮＭＯＳトランジスター、ＭＰＤ…プルダウントランジスター、Ｎ１，Ｎ２，Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４…ＮＭＯＳトランジスター、ＯＵＴ…出力端子、Ｐ１，Ｐ２，Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４…ＰＭＯＳトランジスター、Ｒ１，Ｒ２…抵抗、Ｖ２ｏｕｔ…第２電圧出力端子、Ｖ２ｉｎ…第２電圧入力端子、ＶＤＤ…電源端子、Ｖｓｉｎ…信号入力端子、Ｖｓｏｕｔ…信号出力端子、ＶＳＳ…接地電位端子、Ｖｓｓ…接地電位端子

Claims (8)

1. 入力回路に信号を出力する入力保護回路であって、
   入力信号が入力されるソースと、第１電圧に基づく電圧が印加されるゲートと、前記入力信号及びゲート電圧に基づいて前記入力回路への信号を出力するドレインと、を有する第１ＮＭＯＳトランジスターと、
   前記第１電圧に基づく電圧が印加されるソース及びゲートと、前記入力回路に第２電圧を出力するドレインと、を有する第２ＮＭＯＳトランジスターと、
   を含み、
   前記第１ＮＭＯＳトランジスター及び前記第２ＮＭＯＳトランジスターは、ディプリーション型トランジスターである、入力保護回路。
2. 入力回路に信号を出力する入力保護回路であって、
   入力信号が入力されるソースと、第１電圧に基づく電圧が印加されるゲートと、前記入力信号及びゲート電圧に基づいて前記入力回路への信号を出力するドレインと、を有する第１ＮＭＯＳトランジスターと、
   前記第１電圧に基づく電圧が印加されるソース及びゲートと、前記入力回路に第２電圧を出力するドレインと、を有する第２ＮＭＯＳトランジスターと、
   を含み、
   前記第１ＮＭＯＳトランジスターのスレッショルド電圧よりも、前記第２ＮＭＯＳトランジスターのスレッショルド電圧が高い、入力保護回路。
3. 請求項１又は２に記載の入力保護回路において、
   前記第１ＮＭＯＳトランジスターのバックゲート及び前記第２ＮＭＯＳトランジスターのバックゲートは、基板電位である、入力保護回路。
4. 請求項１ないし３のいずれか１項に記載の入力保護回路において、さらに、
   前記第１電圧が印加される電源端子と、
   ダイオードと、
   を含み、
   前記ダイオードは、前記第１ＮＭＯＳトランジスターのドレインと、前記電源端子との間に接続され、
   前記ダイオードのカソードは、前記電源端子側に接続され、
   前記ダイオードのアノードは、前記第１ＮＭＯＳトランジスターのドレイン側に接続されている、入力保護回路。
5. 請求項１ないし４のいずれか１項に記載の入力保護回路と、前記入力回路と、を含む電子デバイスにおいて、
   前記入力回路は、ＰＭＯＳトランジスターを含み、
   前記ＰＭＯＳトランジスターのゲートには、前記第１ＮＭＯＳトランジスターのドレインから出力される信号が入力され、
   前記ＰＭＯＳトランジスターのソースには、前記第２ＮＭＯＳトランジスターのドレインから出力される前記第２電圧が入力される、電子デバイス。
6. 請求項１ないし４のいずれか１項に記載の入力保護回路、又は、請求項５に記載の電子デバイスを含む、リアルタイムクロックモジュール。
7. 請求項１ないし４のいずれか１項に記載の入力保護回路、又は、請求項５に記載の電子デバイスを含む、電子機器。
8. 請求項１ないし４のいずれか１項に記載の入力保護回路、又は、請求項５に記載の電子デバイスを含む、移動体。

Images