JP6210427B2 - 電源装置及び照明装置 - Google Patents

Description

本発明の実施形態は、電源装置及び照明装置に関する。

電源装置として、スイッチング素子を用いて所定の電圧及び電流を生成するスイッチング電源がある。スイッチング電源においては、スイッチング素子のオンとオフとを断続的に切替えて高周波電流を生成し、電力変換のためのインダクタに送る。このような電源装置では、スイッチングノイズに基づく電磁妨害波（Electro Magnetic Interference：ＥＭＩ)が発生する。ＥＭＩは、入力配線および出力配線にノイズとして混入する。このため、電源装置には、ノイズを抑制するためのインダクタが設けられる。電源装置においては、電力変換のためのインダクタと、ノイズを抑制するためのインダクタとのカップリングを抑制することが重要である。

実開平５−１５４９３号公報

本発明の実施形態は、電力変換のためのインダクタと、ノイズを抑制するためのインダクタとのカップリングを抑制した電源装置及び照明装置を提供する。

実施形態に係る電源装置は、基板と、第１インダクタと、第２インダクタと、を含む。
前記基板は、第１面と、前記第１面とは反対側の第２面と、を有する。
前記第１インダクタは、第１方向と実質的に平行なコイル中心軸を有する第１コイルを備える。前記第１インダクタは、負荷への供給電力を制御するスイッチング回路に用いられる。前記第１インダクタは、前記基板の前記第１面に実装される。
前記第２インダクタは、前記第１方向と実質的に平行なコイル中心軸を有する第２コイルを備える。前記第２インダクタは、前記第１インダクタと電気的に接続される。前記第２インダクタは、前記基板の前記第２面に実装される。
前記第１コイルの半径と前記第２コイルの半径との和をｄｘ１とし、前記第１コイルの前記コイル中心軸と前記第２コイルの前記コイル中心軸との距離を前記ｄｘ１とした時の相互インダクタンスを第１相互インダクタンスとし、前記基板の同一面に前記第１インダクタと前記第２インダクタとを実装した時の第２相互インダクタンスが前記第１相互インダクタンスと等しくなる前記第１コイルの前記コイル中心軸と前記第２コイルの前記コイル中心軸との距離をｄｘ２とした時に、前記第１面と直交する方向にみて、前記第１インダクタの前記第１コイルの前記コイル中心軸と、前記第２インダクタの前記第２コイルの前記コイル中心軸と、の距離が、前記ｄｘ１以上前記ｄｘ２以下である。

図１（ａ）及び図１（ｂ）は、第１の実施形態に係る電源装置を例示する模式図である。 図２（ａ）及び図２（ｂ）は、インダクタの配置を例示する模式図である。 図３は、インダクタの磁界分布を例示する図である。 図４は、磁界強度を例示する図である。 図５（ａ）及び図５（ｂ）は、２つのインダクタの配置及び距離の検討モデルを例示する模式図である。 図６（ａ）及び図６（ｂ）は、距離と相互インダクタンスとの関係を例示する図である。 図７（ａ）及び図７（ｂ）は、インダクタの外径について例示する模式図である。 図８は、第１の適用例を例示する回路図である。 図９は、第２の適用例を例示する回路図である。 図１０は、雑音レベルを例示する図である。 図１１は、第３の適用例を例示する回路図である。 図１２は、第４の適用例を例示する回路図である。

以下、本発明の実施形態を図に基づき説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。

（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る電源装置を例示する模式図である。
図１（ａ）には、電源装置１１０の模式的斜視図が表される。図１（ｂ）には、電源装置１１０の模式的側面図が表される。図１（ａ）及び（ｂ）には、電源装置１１０を適用した照明装置２００が表される。

図１（ａ）及び図１（ｂ）に表したように、本実施形態に係る電源装置１１０は、基板１０と、第１インダクタ２０と、第２インダクタ３０と、を備える。電源装置１１０は、図示しない電源から供給される電圧（例えば、交流電圧）を負荷に応じた電圧（例えば、直流電圧）に変換する。電源装置１１０は、スイッチング回路によって負荷への供給電力を制御するスイッチング電源装置である。

照明装置２００は、電源装置１１０の出力端６０に接続された発光装置８０を有する。発光装置８０は負荷の一例である。発光装置８０は、基板８１と、基板８１に実装されたＬＥＤ（Light Emitting Diode）などの照明光源８２とを有する。発光装置８０は、電源装置１１０からの電力供給に応じて照明光源８２を点灯させる。発光装置８０は、例えば、直列または並列に接続された、複数の照明光源８２を有してもよい。

電源装置１１０の基板１０は、第１面１０ａと、第２面１０ｂと、を有する。第２面１０ｂは、第１面１０ａとは反対側の面である。第１面１０ａは基板１０の例えば表面であり、第２面１０ｂは基板１０の例えば裏面である。基板１０の第１面１０ａ及び第２面１０ｂには、図示しない配線パターンが設けられている。また、基板１０には、図示しないシールド板が設けられていてもよい。

なお、本実施形態では、第１面１０ａと直交する方向をＺ方向、Ｚ方向と直交する方向の１つをＸ方向、Ｚ方向及びＸ方向と直交する方向をＹ方向とする。

基板１０の第１面１０ａまたは第２面１０ｂには、回路を構成するコンデンサ５１、抵抗器５２、スイッチング素子５３及び整流素子５４などの各種部品が実装される。第１インダクタ２０及び第２インダクタ３０も、基板１０の第１面１０ａまたは第２面１０ｂに実装される。

第１インダクタ２０は、スイッチング回路に用いられ、電力変換を行う電力変換用インダクタである。第２インダクタ３０は、スイッチング回路のノイズを抑制するノイズ抑制用インダクタである。

第１インダクタ２０は、コイル中心軸ａ１を有する。第２インダクタ３０は、コイル中心軸ａ２を有する。コアにコイルが巻かれた第１インダクタ２０及び第２インダクタ３０においては、コイル中心軸ａ１及びａ２は、コアの中心軸でもある。

電源装置１１０では、コイル中心軸ａ１及びコイル中心軸ａ２の関係に基づく第１インダクタ２０及び第２インダクタ３０の配置によって、第１インダクタ２０及び第２インダクタ３０のカップリングを抑制する。

図２（ａ）及び図２（ｂ）は、インダクタの配置を例示する模式図である。
図２（ａ）及び図２（ｂ）には、第１インダクタ２０のコイル中心軸ａ１及び第２インダクタ３０のコイル中心軸ａ２の関係に基づく第１インダクタ２０及び第２インダクタ３０の配置関係が表される。図２（ａ）及び図２（ｂ）に表した第１インダクタ２０及び第２インダクタ３０の配置は、本実施形態に係る電源装置１１０に適用される。

図２（ａ）及び図２（ｂ）には、基板１０と、基板１０に実装される第１インダクタ２０及び第２インダクタ３０と、が表される。第１インダクタ２０は、第１コア２１に巻かれた第１コイル２２を備える。第１コア２１は、例えば円筒形である。第１コイル２２は、第１コア２１の外周に沿って所定の方向に巻かれている。第１インダクタ２０は、第１コイル２２の巻回の中心であるコイル中心軸ａ１を備える。

第２インダクタ３０は、第２コア３１に巻かれた第２コイル３２を備える。第２コア３１は、例えば円筒形である。第２コイル３２は、第２コア３１の外周に沿って所定の方向に巻かれている。第２インダクタ３０は、第２コイル３２の巻回の中心であるコイル中心軸ａ２を備える。

図２（ａ）及び図２（ｂ）に表した例では、第１インダクタ２０のコイル中心軸ａ１と、第２インダクタ３０のコイル中心軸ａ２とが、実質的に平行な例である。ここで、実質的に平行とは、製造上の誤差を含む平行を意味する。

図２（ａ）には、第１インダクタ２０のコイル中心軸ａ１及び第２インダクタ３０のコイル中心軸ａ２が、Ｚ方向に実質的に平行な例が表される。この場合、第１インダクタ２０は、基板１０の例えば第１面１０ａに実装される。また、第２インダクタ３０は、基板１０の第１インダクタ２０が実装された面（例えば、第１面１０ａ）とは反対側の面（例えば、第２面１０ｂ）に実装される。第１インダクタ２０が基板１０の第２面１０ｂに実装される場合には、第２インダクタ３０は基板１０の第１面１０ａに実装される。つまり、第１インダクタ２０及び第２インダクタ３０は、互いに基板１０の反対面に実装される。さらに、Ｚ方向にみて、第２インダクタ３０の第２コイル３２の位置は、第１インダクタ２０の第１コイル２２の位置とは重ならない。

図２（ａ）に表した例では、第１インダクタ２０の第１コイル２２の外形をＺ方向に延長したと仮定した場合に、第２インダクタ３０の第２コイル３２は、第１インダクタ２０の第１コイル２２の延長領域ｅｘ１に入らない。なお、第２インダクタ３０の第２コイル３２は、第１インダクタ２０の第１コイル２２の延長領域ｅｘ１と隣接していてもよい。

図２（ｂ）には、第１インダクタ２０のコイル中心軸ａ１及び第２インダクタ３０のコイル中心軸ａ２が、Ｘ方向に実質的に平行な例が表される。この場合、図２（ａ）の場合と同様に、第１インダクタ２０及び第２インダクタ３０は、互いに基板１０の反対面に実装される。さらに、Ｚ方向にみて、第２インダクタ３０の第２コイル３２の位置は、第１インダクタ２０の第１コイル２２の位置とは重ならない。

図２（ｂ）に表した例では、第１インダクタ２０の第１コイル２２の外形をＺ方向に延長したと仮定した場合に、第２インダクタ３０の第２コイル３２は、第１インダクタ２０の第１コイル２２の延長領域ｅｘ２に入らない。なお、第２インダクタ３０の第２コイル３２は、第１インダクタ２０の第１コイル２２の延長領域ｅｘ２と隣接していてもよい。

本実施形態に係る電源装置１１０では、図２（ａ）及び図２（ｂ）に表した第１インダクタ２０及び第２インダクタ３０の配置を適用することで、第１インダクタ２０及び第２インダクタ３０のカップリングが抑制され、スイッチングノイズが効果的に抑制される。

図３は、インダクタの磁界分布を例示する図である。
図３には、第１インダクタ２０によって発生する磁界の分布がベクトルにて表される。矢印の向きは磁界の向きに相当する。図３には、領域Ｓ１〜Ｓ８が表される。領域Ｓ１及びＳ２は、第１コイル２２の外形をコイル中心軸ａ１の方向に延長した領域である。領域Ｓ３及びＳ４は、第１コイル２２の外形をコイル中心軸ａ１と直交する方向に延長した領域である。領域Ｓ５は、第１コイル２２の右上であって領域Ｓ１及びＳ３と接する領域である。領域Ｓ６は、第１コイル２２の左上であって領域Ｓ１及びＳ４と接する領域である。領域Ｓ７は、第１コイル２２の左下であって領域Ｓ２及びＳ４と接する領域である。領域Ｓ８は、第１コイル２２の右下であって領域Ｓ２及びＳ３と接する領域である。

第１コイル２２の上下端側である領域Ｓ１及びＳ２では、磁界の向きはコイル中心軸ａ１に沿った方向が支配的である。第１コイル２２の上下の端部から横方向にずれると、磁界の向きはコイル中心軸ａ１と直交する方向に変化する（図中丸枠Ａ参照）。すなわち、領域Ｓ５、Ｓ６、Ｓ７及びＳ８では、磁界の向きはコイル中心軸ａ１と直交する方向が支配的である。また、第１コイル２２の横側である領域Ｓ３及びＳ４では、磁界の向きはコイル中心軸ａ１に沿った方向が支配的である。

図３には、第２インダクタ３０の第２コイル３２を配置する方向が模式的に表される。本実施形態に係る電源装置１１０では、第２インダクタ３０による磁界の方向が、第１インダクタ２０による磁界の方向と実質的に直交するように、第１インダクタ２０及び第２インダクタ３０の配置関係を設定する。

例えば、領域Ｓ５〜Ｓ８に第２インダクタ３０を配置する場合には、第２インダクタ３０のコイル中心軸ａ２が第１インダクタ２０のコイル中心軸ａ１と平行になるように第２インダクタ３０を配置する。

図２（ａ）及び図２（ｂ）に表した第１インダクタ２０及び第２インダクタ３０の配置関係は、図３に表した配置関係を満たした例である。第１インダクタ２０の磁界の方向と、第２インダクタ３０の磁界の方向とが、互いに実質的に直交することで、第１インダクタ２０及び第２インダクタ３０のカップリングが抑制される。したがって、第２インダクタ３０によるスイッチングノイズの抑制の効果が向上する。

図４は、磁界強度を例示する図である。
図４の横軸は、インダクタからの距離ｒ、縦軸は磁界強度を表している。ここで、距離ｒは、インダクタを仮想的な面の上に配置した場合、その面上におけるインダクタの中心（中心直下）から面に沿った距離である。図４には、強度Ｐ１及びＰ２が表される。

強度Ｐ１には、距離ｒに対する磁界強度の絶対値が表される。強度Ｐ１に表したように、磁界強度の絶対値は、インダクタからの距離ｒに反比例する。すなわち、強度Ｐ１は、距離ｒがゼロ（インダクタの直下）において最大値をとり、距離ｒの増加にともない反比例して減少する。強度Ｐ２には、距離ｒに対する磁界ベクトルの垂直成分の磁界強度が表される。強度Ｐ２に表したように、磁界ベクトルの垂直成分の磁界強度は、距離ｒがゼロ（インダクタの直下）において最大値をとる。強度Ｐ２は、距離ｒの増加に伴い減少し、一旦はゼロになる。そこから距離ｒが増加すると、再び増加に転じ、最大値まで増加する。

インダクタとの結合強度は、図４に表した強度Ｐ１と強度Ｐ２との積によって決定される。したがって、インダクタとの結合強度が所定のレベル以下になる位置に他のインダクタを配置することが望ましい。

図５（ａ）及び図５（ｂ）は、２つのインダクタの配置及び距離の検討モデルを例示する模式図である。
図６（ａ）及び図６（ｂ）は、距離と相互インダクタンスとの関係を例示する図である。

図５（ａ）には、基板１０の第１面１０ａに第１インダクタ２０が配置され、基板１０の第２面１０ｂに第２インダクタ３０が配置されるモデルが表される。このモデルでは、Ｚ方向にみて、コイル中心軸ａ１及びａ２が一致している状態を、距離ｄｘの原点（距離ゼロ）としている。

図５（ｂ）には、基板１０の第１面１０ａに、第１インダクタ２０及び第２インダクタ３０が配置されるモデルが表される。このモデルでは、Ｚ方向にみて、第１インダクタ２０及び第２インダクタ３０が隣接して並ぶ状態を、距離ｄｘの最小値（距離ｄｘ１）としている。距離ｄｘ１は、第１インダクタ２０の外径の半径ｒ１と、第２インダクタ３０の外径の半径ｒ２との和である。

図６（ａ）及び図６（ｂ）には、図５（ａ）及び図５（ｂ）に表したモデルによる距離ｄｘと、相互インダクタンスとの関係をシミュレーション計算した結果が表される。相互インダクタンスは、２つのインダクタの結合強度と等価である。図６（ａ）の横軸は距離ｄｘを表し、縦軸は相互インダクタンスを表している。図６（ｂ）は、図６（ａ）の縦軸の一部を拡大した図である。

図６（ａ）及び図６（ｂ）に表した関係Ｍ１は、図５（ａ）に表したモデルに対応した距離ｄｘと相互インダクタンスとの関係を表している。図６（ａ）及び図６（ｂ）に表した関係Ｍ２は、図５（ｂ）に表したモデルに対応した距離ｄｘと相互インダクタンスとの関係を表している。

関係Ｍ２においては、距離ｄｘ１から距離ｄｘの値が大きくなると、相互インダクタンスが小さくなる。関係Ｍ１においても、距離ｄｘ＝０から距離ｄｘの値が大きくなると、相互インダクタンスが小さくなる傾向にある。

ここで、関係Ｍ１及びＭ２の相互インダクタンスを比較する。関係Ｍ２においては、距離ｄｘ１では高い相互インダクタンスになっているのに対し、関係Ｍ１においては、距離ｄｘ１で低い相互インダクタンスになっている。

また、関係Ｍ１においては、距離ｄｘ１以上において相互インダクタンスに顕著な低下が見られる。すなわち、図５（ａ）に表したモデルのように、第１インダクタ２０のコイル中心軸ａ１及び第２インダクタ３０のコイル中心軸ａ２が、Ｚ方向に実質的に平行な場合、第１インダクタ２０及び第２インダクタ３０を互いに基板１０の反対面に実装するとともに、Ｘ方向に距離ｄｘ１以上離すと、相互インダクタンスを十分に低下させることができる。

一方、図５（ａ）に表したモデルにおける距離ｄｘ１での相互インダクタンスと同じ相互インダクタンスを図５（ｂ）に表したモデルで得るためには、距離ｄｘ２が必要になる（図６（ａ）及び図６（ｂ）参照）。

つまり、図５（ｂ）に表したモデルのように、第１インダクタ２０及び第２インダクタ３０を互いに基板１０の同じ面（例えば、第１面１０ａ）に実装する場合には、図５（ａ）に表したモデルに比べて第１インダクタ２０及び第２インダクタ３０のＸ方向の距離を長くする必要が生じる。

言い換えると、図５（ａ）に表したモデルのように、第１インダクタ２０及び第２インダクタ３０を互いに基板１０の反対面に実装すれば、第１インダクタ２０及び第２インダクタ３０をＸ方向に距離ｄｘ１まで近づけても十分に低いに相互インダクタンスを得ることができる。これにより、基板１０のＸ方向の長さが短くなるため、基板１０の面積の縮小化が達成される。

シミュレーション計算の一例として、距離ｄｘ１が５．８ミリメートル（ｍｍ）であった場合、図６（ａ）及び（ｂ）に表した関係Ｍ１の相互インダクタンスは、関係Ｍ２の相互インダクタンスの約１／６になる。また、他の一例として、相互インダクタンスが５ナノヘンリー（ｎＨ）になる距離ｄｘについて、関係Ｍ１での距離ｄｘは、関係Ｍ２での距離ｄｘの約２／５になる。

図７（ａ）及び図７（ｂ）は、インダクタの外径について例示する模式図である。
図７（ａ）及び（ｂ）には、概念的なインダクタの外径が例示される。図７（ａ）及び（ｂ）には、開磁路型のインダクタの外径が例示される。なお、図７（ａ）及び（ｂ）のインダクタは閉磁路型のインダクタであってもよい。

図７（ａ）に表したように、概念的な第１インダクタ２０の半径ｒ１は、コイル中心軸ａ１を中心とした第１コイル２２の外径（最外周の外径）の半径である。また、概念的な第２インダクタ３０の半径ｒ２は、コイル中心軸ａ２を中心とした第２コイル３２の外径（最外周の外径）の半径である。

なお、第１インダクタ２０の第１コイル２２が第１コア２１に巻かれている場合であって、第１コア２１の外径（最外周の外径）が第１コイル２２の外径（最外周の外径）よりも大きい場合、半径ｒ１は、第１コア２１の外径（最外周の外径）の半分である。同様に、第２インダクタ３０の第２コイル３２が第２コア３１に巻かれている場合であって、第２コア３１の外径（最外周の外径）が第２コイル３２の外径（最外周の外径）よりも大きい場合、半径ｒ２は、第２コア３１の外径（最外周の外径）の半分である。

図７（ｂ）に表したように、開磁路型の第１インダクタ２０は、コア２１と、コア２１に巻かれた第１コイル２２と、第１コア２１及び第１コイル２２の外側に設けられたケース２３と、を有する。ケース２３と第１コア２１との間には、ギャップ２４が設けられる。このような開磁路型の第１インダクタ２０において、半径ｒ１は、コイル中心軸ａ１を中心としたギャップ２４の最も外側までの距離である。

同様に、開磁路型の第２インダクタ３０は、第２コア３１と、第２コア３１に巻かれた第２コイル３２と、第２コア３１及び第２コイル３２の外側に設けられたケース３３と、を有する。ケース３３と第２コア３１との間には、ギャップ３４が設けられる。このような開磁路型の第２インダクタ３０において、半径ｒ２は、コイル中心軸ａ２を中心としたギャップ３４の最も外側までの距離である。

このように、本実施形態に係る電源装置１１０においては、第１インダクタ２０及び第２インダクタ３０の相互インダクタンスを十分に抑制しつつ、基板１０の面積の縮小化が達成される。

（第２の実施形態）
次に、第２の実施形態について説明する。
第２の実施形態は、電源装置１１０の適用例である。
図８は、第１の適用例を例示する回路図である。
図９は、第２の適用例を例示する回路図である。
図１０は、雑音レベルを例示する図である。
図１１は、第３の適用例を例示する回路図である。
図１２は、第４の適用例を例示する回路図である。

図８及び図９には、ノーマリオン型の降圧コンバータの回路図が例示される。ここで、図８に表した降圧コンバータ３０１の回路図では、第２インダクタ３０であるノイズフィルタ（ノーマルモードチョーク）３１３が整流部３１２の後段に設けられる。図９に表した降圧コンバータ３０２の回路図では、ノイズフィルタ３１３が整流部３１２の前段に設けられる。その他の構成は同様である。

図８及び図９に表した降圧コンバータ３０１及び３０２には、負荷機器として発光装置８０が接続される。降圧コンバータ３０１及び３０２は、交流電源３１０と接続される。交流電源３１０は、例えば、商用電源である。降圧コンバータ３０１及び３０２は、交流電源３１０の電力を変換して、発光装置８０に適した電力を供給する。これにより、発光装置８０を点灯させる。

降圧コンバータ３０１及び３０２は、整流部３１２と、平滑コンデンサ３１４と、ＤＣ−ＤＣコンバータＣ１と、差動増幅回路Ｃ２とを有する。降圧コンバータ３０１及び３０２において、整流部３１２の一対の入力端には、交流電源３１０に含まれるノイズを低減させるフィルタコンデンサ３１１が接続される。ＤＣ−ＤＣコンバータＣ１は、例えば、出力素子３１５、定電流素子３１６、整流素子３１７、第１インダクタ２０であるインダクタ３２１、出力素子３１５を駆動する帰還巻き線（駆動素子）３２２、結合コンデンサ３１８、分圧抵抗３４２、３４３及び出力コンデンサ３２０を有する。

出力素子３１５及び定電流素子３１６は、例えば電界効果トランジスタ（ＦＥＴ）である。ＦＥＴには、例えば高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）が用いられる。出力素子３１５及び定電流素子３１６は、ノーマリオン形の素子である。ＨＥＭＴには、例えばワイドバンドギャップ半導体（シリコンよりもバンドギャップの広い、例えば窒化ガリウム（ＧａＮ）や炭化珪素（ＳｉＣ））が用いられる。定電流素子３１６は、例えば、出力素子３１５を介して平滑コンデンサ３１４に接続される。

出力素子３１５のドレインは、ノイズフィルタ３１３を介して、整流部３１２の高電位端子３１２ａに接続される。出力素子３１５のソースは、定電流素子３１６のドレインに接続される。出力素子３１５のゲートは、結合コンデンサ３１８を介して、帰還巻き線３２２の一端に接続される。

定電流素子３１６のソースは、インダクタ３２１の一端と帰還巻き線３２２の他端とに接続される。定電流素子３１６のゲートには、定電流素子３１６のソース電位を分圧抵抗３４２、３４３で分圧した電圧が入力される。定電流素子３１６のソースは、インダクタ３２１を介して発光装置８０に接続される。

分圧抵抗３４２には、コンデンサ３４１とツェナーダイオード３１９とが、それぞれ並列に接続されている。分圧抵抗３４２、コンデンサ３４１及びツェナーダイオード３１９は、ローパスフィルタとして機能する。

インダクタ３２１と帰還巻き線３２２とは、インダクタ３２１の一端から他端に増加する電流が流れるとき、出力素子３１５のゲートに正極性の電圧が供給される極性で磁気結合している。

整流素子３１７は、定電流素子３１６のソースと整流部３１２の低電位端子３１２ｂとの間に、低電位端子３１２ｂから定電流素子３１６の方向を順方向として接続されている。

インダクタ３２１の他端は、高電位出力端子３５０ａに接続され、整流部３１２の低電位端子３１２ｂは、低電位出力端子３５０ｂに接続される。また、出力コンデンサ３２０は、高電位出力端子３５０ａと低電位出力端子３５０ｂとの間に接続される。

差動増幅回路Ｃ２は、低電位出力端子３５０ｂに接続される。すなわち、差動増幅回路Ｃ２は、発光装置８０の低電位側の端部に接続される。差動増幅回路Ｃ２は、発光装置８０に流れる電流を検出する。差動増幅回路Ｃ２は、検出した電流に基づきＤＣ−ＤＣコンバータＣ１をフィードバック制御する。

差動増幅回路Ｃ２は、差動増幅部と、半導体素子３３３と、抵抗３３４と、を有する。この例において、半導体素子３３３は、ｎｐｎトランジスタである。半導体素子３３３は、ノーマリオフ形の素子である。半導体素子３３３は、ｐｎｐトランジスタやＦＥＴなどでもよい。半導体素子３３３は、ノーマリオン形でもよい。抵抗３３４は、半導体素子３３３のエミッタと整流部３１２の低電位端子３１２ｂとの間に接続されている。

差動増幅部は、例えば、オペアンプ３３０と、コンデンサ３３１と、を有する。コンデンサ３３１は、オペアンプ３３０の出力端子と、オペアンプ３３０の反転入力端子と、の間に接続されている。差動増幅部は、負帰還を有する。

オペアンプ３３０の反転入力端子には、基準電位３３２が入力される。オペアンプ３３０の非反転入力端子は、低電圧出力端子５３０ｂに接続されている。発光装置８０の電圧は、順方向降下電圧に応じて実質的に一定である。したがって、発光装置８０にＬＥＤなどの発光素子が用いられている場合には、発光装置８０の低電位側の端部に接続することで、発光装置８０に流れる電流が適切に検出される。オペアンプ３３０の出力端子からは、検出電流に基づく電位と基準電位３３２との差分に対応した信号が出力される。

オペアンプ３３０の出力端子は、半導体素子３３３のベースに接続される。これにより、半導体素子３３３のエミッタ−コレクタ間に流れる電流は、オペアンプ３３０からの出力によって制御される。

このような降圧コンバータ３０１及び３０２において、第１インダクタ２０であるインダクタ３２１及び第２インダクタ３０であるノイズフィルタ３１３は、例えば開磁路型のインダクタである。インダクタ３２１及びノイズフィルタ３１３は、図２（ａ）〜図２（ｄ）のいずれかに表した配置関係によって基板１０に実装される。

図１０には、図８及び図９に表した降圧コンバータ３０１及び３０２における雑音端子電圧が表される。図１０の横軸はＤＣ−ＤＣコンバータＣ１のスイッチング周波数（メガヘルツ（ＭＨｚ））を示し、縦軸は雑音端子電圧（デシベルマイクロボルト（ｄＢμＶ））を示す。図１０には、特性Ｎ１及びＮ２が表される。特性Ｎ１は、第１インダクタ２０であるインダクタ３２１（図８及び図９参照）と、第２インダクタ３０であるノイズフィルタ３１３（図８及び図９参照）とを、互いに基板１０の反対面に実装し、Ｘ方向に距離１４ｍｍの間隔を設けた場合の特性を表す。特性Ｎ２は、インダクタ３２１と、ノイズフィルタ３１３とを、基板１０の同一面に実装し、Ｘ方向に距離１４ｍｍの間隔を設けた場合の特性を表す。

図１０に表したように、特性Ｎ１は、特性Ｎ２に比べて雑音端子電圧が低くなっていることが分かる。

例えば、スイッチング周波数が５００ｋＨｚ以上になるスイッチング動作を行う場合、インダクタ３２１のコアの損失（鉄損）が大きくなる。そこで、コアの実効透磁率を下げるか、コアに透磁率の低い磁性体材料を用いる必要がある。これにより、例えば５００ｋＨｚ以上の高周波動作においてインダクタ３２１の大きさを小さくすることができる。一方、漏れ磁束によるノイズを抑制する観点から、インダクタ３２１とノイズフィルタ３１３との配置を接近させることは、一般的には困難である。

本実施形態に係る電源装置１１０を降圧コンバータ３０１及び３０２に適用することで、例えば５００ｋＨｚ以上のスイッチング周波数で動作するコンバータにおいて、スイッチングノイズの抑制とともに、小型化を達成することができるようになる。

図１１には、２つのコンバータを備える降圧コンバータ３０３の回路図が例示される。
図１１に表した降圧コンバータ３０３は、整流部３１２と、平滑コンデンサ３１４と、力率改善用コンバータＣ３と、負荷電力制御用コンバータＣ４と、を有する。整流部３１２の前段には、ノイズフィルタ３１３が設けられる。負荷電力制御用コンバータＣ４は、第１インダクタ２０を有する。負荷電力制御用コンバータＣ４には、例えば図８及び図９に表した降圧コンバータ３０１及び３０２のＤＣ−ＤＣコンバータＣ１が用いられる。負荷電力制御用コンバータＣ４には、ＤＣ−ＤＣコンバータＣ１以外の構成を有するコンバータを用いてもよい。

力率改善用コンバータＣ３は、例えば、制御部３６０、スイッチング素子３６３、ダイオード３６２、チョッパチョーク３６１及び抵抗３６５、３６６、３６７、３６８、３６９を有する。チョッパチョーク３６１は、第２インダクタ３０である。力率改善用コンバータＣ３は、整流部３１２と、負荷電力制御用コンバータＣ４と、の間に設けられる。

チョッパチョーク３６１は、整流部３１２の高電位端子３１２ａとダイオード３６２との間に接続される。スイッチング素子３６３は、チョッパチョーク３６１とダイオード３６２との間に並列に接続される。ダイオード３６２と負荷電力制御用コンバータＣ４との間には、直列接続された抵抗３６５及び３６６が接続される。

整流部３１２の高電位端子３１２ａとチョッパチョーク３６１との間には、直列接続された抵抗３６７及び３６８が接続される。制御部３６０には、負荷電力制御用コンバータＣ４からチョーク電圧が入力される。制御部３６０には、抵抗３６５及び３６６による分圧電位、抵抗３６７及び３６８による分圧電位及びスイッチング素子３６３のスイッチング電流が入力される。制御部３６０の出力は、スイッチング素子３６３のゲートに接続される。

このような降圧コンバータ３０３において、第１インダクタ２０及び第２インダクタ３０であるノイズフィルタ３１３並びにチョッパチョーク３６１は、例えば開磁路型のインダクタである。第１インダクタ２０と、ノイズフィルタ３１３及びチョッパチョーク３６１とは、図２（ａ）〜図２（ｄ）のいずれかに表した配置関係によって基板１０に実装される。

図１２には、絶縁型のフライバックコンバータ３０４の回路図が例示される。
図１２に表したフライバックコンバータ３０４は、ノイズフィルタ３１３と、整流部３１２と、平滑コンデンサ３７２と、電力変換トランス３２３と、ダイオード３７３と、スイッチング素子３７１と、平滑コンデンサ３１４と、を有する。電力変換トランス３２３は、第１インダクタ２０である。ノイズフィルタ３１３は、第２インダクタ３０である。

平滑コンデンサ３７２は、整流部３１２の高電位端子３１２ａと低電位端子３１２ｂとの間に接続される。電力変換トランス３２３は、一次側巻線３２３１と、二次側巻線３２３２と、を有する。一次側巻線３２３１には、スイッチング素子３７１が接続される。

二次側巻線３２３２の一端にはダイオード３７３のアノードが接続される。ダイオード３７３のカソードと、二次側巻線３２３２の他端との間には、平滑コンデンサ３１４が接続される。

このようなフライバックコンバータ３０４において、第１インダクタ２０である電力変換トランス３２３及び第２インダクタ３０であるノイズフィルタ３１３は、例えば開磁路型のインダクタである。電力変換トランス３２３及びノイズフィルタ３１３は、図２（ａ）〜図２（ｄ）のいずれかに表した配置関係によって基板１０に実装される。

本実施形態に係る電源装置１１０を、上記のような降圧コンバータ３０１〜３０３及び、フライバックコンバータ３０４に適用することで、各インダクタの相互インダクタンスを抑制して、スイッチングノイズの低減を達成することができるようになる。また、十分なノイズ抑制効果を発揮しつつ、各インダクタの配置間隔を狭くすることができ、電源装置１１０の小型化を図ることができるようになる。

以上説明したように、実施形態によれば、電力変換のためのインダクタと、ノイズを抑制するためのインダクタとのカップリングを抑制した電源装置及び照明装置を提供することができる。

なお、上記に本実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…基板、１０ａ…第１面、１０ｂ…第２面、２０…第１インダクタ、２１…第１コア、２２…第１コイル、３０…第２インダクタ、３１…第２コア、３２…第２コイル、８０…発光装置、８１…基板、８２…照明光源、１１０…電源装置、２００…照明装置、３０１〜３０３…降圧コンバータ、３０４…フライバックコンバータ、３１０…交流電源、３１２…整流部、３１２ａ…高電位端子、３１２ｂ…低電位端子、３１３…ノイズフィルタ、３１４…平滑コンデンサ、３１５…出力素子、３１６…定電流素子、３１７…整流素子、３１８…結合コンデンサ、３２１…インダクタ、３２３…電力変換トランス、３２３１…一次側巻線、３２３２…二次側巻線、３３０…オペアンプ、３６０…制御部、３６３…スイッチング素子、Ｃ１…ＤＣ−ＤＣコンバータ、Ｃ２…差動増幅回路、Ｃ３…力率改善用コンバータ、Ｃ４…負荷電力制御用コンバータ

Claims (4)

1. 第１面と、前記第１面とは反対側の第２面と、を有する基板と、
   第１方向と実質的に平行なコイル中心軸を有する第１コイルを備え、負荷への供給電力を制御するスイッチング回路に用いられるとともに、前記基板の前記第１面に実装される第１インダクタと、
   前記第１方向と実質的に平行なコイル中心軸を有する第２コイルを備え、前記第１インダクタと電気的に接続されるとともに、前記基板の前記第２面に実装される第２インダクタと、
   を具備し、
   前記第１コイルの半径と前記第２コイルの半径との和をｄｘ１とし、
   前記第１コイルの前記コイル中心軸と前記第２コイルの前記コイル中心軸との距離を前記ｄｘ１とした時の相互インダクタンスを第１相互インダクタンスとし、
   前記基板の同一面に前記第１インダクタと前記第２インダクタとを実装した時の第２相互インダクタンスが前記第１相互インダクタンスと等しくなる前記第１コイルの前記コイル中心軸と前記第２コイルの前記コイル中心軸との距離をｄｘ２とした時に、
   前記第１面と直交する方向にみて、前記第１インダクタの前記第１コイルの前記コイル中心軸と、前記第２インダクタの前記第２コイルの前記コイル中心軸と、の距離が、前記ｄｘ１以上前記ｄｘ２以下であることを特徴とする電源装置。
2. 前記スイッチング回路のスイッチング周波数の最大値は５００キロヘルツ以上である請求項１記載の電源装置。
3. 前記スイッチング回路は、シリコンよりもバンドギャップの広い半導体を用いたスイッチング素子を有する請求項２記載の電源装置。
4. 請求項１〜３のいずれか１つに記載の電源装置と、
   前記電源装置に接続された照明負荷と、
   を備えた照明装置。