JP6192742B2 - 光電子デバイス及びその製造方法 - Google Patents

Description

本発明は、光電子デバイスに関し、特に太陽光電池（ｓｏｌａｒ ｐｈｏｔｏｖｏｌｔａｉｃ ｃｅｌｌ）に関する。

「ｐｈｏｔｏｖｏｌｔａｉｃ（光発電、光起電）」は、光にさらされた２つの材料間の接合点での光から通常直流の電力を生産することを指す。光は通常太陽光であるため、「ｐｈｏｔｏｖｏｌｔａｉｃ」は「ｓｏｌａｒ ｐｈｏｔｏｖｏｌｔａｉｃ」と見なされることが多い。２つの材料として半導体の使用が知られている。使用される半導体材料は、光起電力効果を示す。

通常、２つの材料は、半導体であり、ｐ型及びｎ型半導体材料である。接合された２種類の半導体材料間の境界又は界面を、ｐｎ接合と呼ぶ。このタイプのｐｎ接合は、通常１つの材料を他の材料でドーピングすることによって生成される。ドーピングは、拡散、イオン注入、又はエピタキシーによって行われ得る。後者では、あるタイプのドーパントでドーピングされた第２結晶層を、異なるタイプのドーパントでドーピングされた第１結晶層の上に成長させる。

ｐｎ接合は、半導体を用いるほとんどの光電子デバイスで見られる。これらの光電子デバイスは、（太陽）光電池と、ダイオードと、発光ダイオード（ＬＥＤ）と、トランジスタとを含む。ｐｎ接合は、電気エネルギーの生成及び消費が起こる活性部位であると考えられる。

再生可能エネルギー源の需要により、太陽光電池のコスト及び効率の著しい改善が推進されてきたが、既存技術の発電方法はいまだ比較的コストが高い。また、既存の太陽光電池は、他の発電方法に比べて比較的非効率であり、また比較的脆い。つまり、既存の太陽光電池は、比較的損傷を受けやすい。

本発明は、既存の太陽光電池の１つ以上の不利点を軽減することを目的とする。

本発明の第１の態様によれば、光電子デバイスであって、
第１及び第２溝列と、それらの間のチャネルとを含む基板と、
前記第１及び第２溝列の各溝は、第１及び第２面と、それらの間のキャビティとを有し、
前記キャビティは、第１半導体材料で少なくとも部分的に充填され、
前記第１面は導体材料でコーティングされ、前記第２面は第２半導体材料でコーティングされており、
前記チャネルは、前記第１及び第２溝列の溝を横断する、光電子デバイスが提供される。

発明の利点として、電流が第２溝列から隔離された状態で第１溝列から取り出される又は第１溝列に供給されるように、第１及び第２溝列がチャネルによって隔てられてもよい。

第１及び第２溝列は、典型的に、細長い溝である。第１及び第２溝列の間のチャネルは、典型的に、細長いチャネルである。

チャネルは、典型的に、第１及び第２溝列の溝を、各溝の端において又は端の方に横断する。チャネルは、典型的に、第１溝列の溝を各溝の端の方に横断又は横切り、第１及び第２溝列の間を通ってから、第２溝列の溝を各溝の反対及び／又は逆の端の方に横断又は横切る。

第１及び第２溝列の各溝の第１及び第２面は、導体材料でコーティングされてもよい。第１及び第２溝列の各溝の第１及び第２面は、第２半導体材料でコーティングされてもよい。

第２面は、第２半導体材料でコーティングされ、第１面は、第３半導体材料でコーティングされてもよい。少なくとも部分的にキャビティに充填される第１半導体材料は、真性半導体であってもよい。

第１及び第２溝列の各溝の第１及び第２面は、それぞれ一体型第１面及び一体型第２面と見なされてもよい。通常、一体型第１面は、基板からの法線に対して第１角度であり、一体型第２面は、基板からの法線に対して第２角度である。第１角度は、通常、４５°以上９０°未満である。第２角度は、通常、４５°以上９０°未満である。

第１半導体材料は、典型的に、ｐ型半導体材料である。第２半導体材料は、典型的に、ｎ型半導体材料である。よって、ｐ型半導体は、通常、溝のキャビティ内にある。

別の実施形態では、第１半導体材料はｎ型半導体材料であり、第２半導体材料はｐ型半導体材料である。

ｎ型及びｐ型半導体は、シリコン、アモルファスシリコン、水素化アモルファスシリコン、アルミニウム、ゲルマニウム、窒化ガリウム、ヒ化ガリウム、リン化アルミニウム、ヒ化アルミニウム、ヨウ化銅、酸化亜鉛、及びその他半導体のうちの１つ以上を含んでもよい。

ｎ型半導体は、典型的に、シリコン、ゲルマニウム、リン、セレン、テルル、及び硫化カドミウムのうちの１つ以上を含む。

ｐ型半導体は、典型的に、シリコン、ゲルマニウム、テルル化カドミウム、セレン化銅インジウムガリウム（ＣＩＧＳ）、二セレン化銅インジウムガリウム、酸化銅、ホウ素、ベリリウム、亜鉛、及びカドミウムのうちの１つ以上を含む。

第１及び第２半導体材料は、界面及び／又は境界で接触してもよい。界面は、典型的に、ｐｎ接合を呼ばれる。第１及び第２半導体材料は、合わせて活性物質と見なされ得る。

活性物質は、キャビティ内及びキャビティの第１及び／又は第２面上に堆積されて、活性物質からの電荷の挿入又は抽出のためのオーム性及び整流性接触を提供してもよい。活性物質は、光起電性、発光性、及びイオン伝導性のうちの１つ以上であってもよい。

第２面は、導体材料及び第２半導体材料でコーティングされてもよい。第１面をコーティングする導体材料は、第２面をコーティングする導体材料と同じであってもよいが、異なっていてもよい。第１及び／又は第２面をコーティングする導体材料は、アルミニウム、ビスマス、カドミウム、クロム、銅、ガリウム、金、インジウム、鉛、マグネシウム、マンガン、サマリウム、スカンジウム、銀、スズ、及び亜鉛のうちの１つ以上を含んでもよい。

第２半導体材料は、三酸化モリブデン等の電子ブロッキング材料であってもよい。第１半導体材料は、ヘテロ接合、即ち、ｐ型半導体、ｎ型半導体、及びドナーアクセプター材料のうちの１つ以上の混合であってもよい。

第１及び第２溝列及びそれらの間のチャネルの典型的には一部であり通常は大部分は、実質的に平行であり、典型的に互いに平行である。チャネルは、第１及び第２溝列、典型的には第１及び第２溝列の端をまたいで伸びてもよい。チャネルは、第１及び第２溝列をまたいで、典型的には第１及び第２溝列の反対の端をまたいで伸びてもよい。

チャネルは、第１及び第２溝列に対して垂直及び平行に伸びてもよい。通常、チャネルは、第１及び第２溝列の端をまたいで伸びる際、第１及び第２溝列と垂直である。通常、チャネルは、第１及び第２溝列間を伸びる際、第１及び第２溝列と平行である。チャネルが第１及び第２溝列の端をまたいで伸びる際の角度は、可変であり、任意で０〜９０°、通常３５〜５５°、典型的に４５°である。

チャネルが第１及び第２溝列に対して垂直及び平行に伸びる場合、チャネルは、少なくとも２つの方向に伸びて第１及び第２溝列を接続すると見なされ得る。

チャネルが実質的に第１及び第２溝列の端をまたいで垂直に伸びる際、チャネルはまた、第１及び第２溝列に対して少なくとも２つの方向に伸びてもよい。チャネルが第１及び第２溝列に対して少なくとも２つの方向に伸びる場合、チャネルは、典型的にはジグザグ形である。

第１及び第２溝列及びそれらの間のチャネルを含む基板の表面は、構造化表面と見なされ得る。構造化表面は、典型的に平坦でない。基板は、他に平坦な表面を有してもよい。

チャネルは、デリニエーション機能と見なされ得る。チャネルは、典型的に、第１及び第２溝列を隔てる。チャネルは、典型的に、第１及び第２面と、それらの間のチャネルキャビティとを有する。チャネルの少なくとも第１面は、導体材料でコーティングされ、チャネルの第２面は、第２半導体材料でコーティングされてもよい。チャネルの第２面はまた、導体材料でコーティングされてもよい。チャネルの第１及び第２面の間のチャネルキャビティは、通常、第１半導体材料で少なくとも部分的に充填される。

チャネルは、典型的に、基板からの法線に対して第１角度で第１面を有し、基板からの法線に対して第２角度で第２面を有する。チャネルの第１面及びチャネルの第２面は、基板面と垂直であってもよい。第１角度は、通常、４５°以上９０°未満である。第２角度は、通常、４５°以上９０°未満である。

キャビティ内の第１半導体材料、第２面上の第２半導体材料、及び第１及び第２溝列の各溝の少なくとも第１面上の導体材料は、通常、全て電気的に連通している。電気的連通により、通常、電流は第１及び第２半導体材料及び導体材料の間を流れることができる

一般的に、チャネルキャビティ内の第１半導体材料と、第２面上の第２半導体材料と、チャネルの少なくとも第１面上の導体材料との間には電気的連通はない。

第１及び第２溝列それぞれの第１及び第２面の間のキャビティ内の第１半導体材料の深さは、チャネルの第１及び第２面の間のチャネルキャビティ内の第１半導体材料の深さと、実質的に同じか少なくとも類似する。

チャネルの第１側及び第２側は、電気回路の陽極及び陰極を提供してもよい。第１及び第２側は、チャネルの第１及び第２面上の導体材料と電気的に連通していてもよい。チャネルの第１側は、電気回路の陽極と電気的に連通してもよく、典型的には陽極に取り付けられる。チャネルの第２側は、電気回路の陰極と電気的に連通してもよく、典型的には陰極に取り付けられる。

電気回路の電気は、１ミリアンペア〜１アンペアの電流、０．１〜３ボルトの電位、及び１×１０^−６〜３ワットの電力のうちの１つ以上を有してもよい。

チャネルの第１及び第２側は、チャネルと隣接してもよい。チャネルの第１及び第２側は、基板面と少なくとも実質的に平行であってもよい。

チャネルは、典型的に、非導電性である。チャネルは、典型的に、チャネルの第１及び第２側を互いに隔てる及び／又は絶縁する。

光電子デバイスは、２端子デバイスと見なされ得る。第１及び第２溝列は、カスケード溝構造と見なされ得る。使用時、デバイスは、直列配置で組み立てられ、並列又は直列並列組み合わせ配置で動作してもよい。

第１及び第２溝列の第１及び第２面の間のキャビティは、任意の形状でよく、通常はＵ字形、Ｖ字形、又は半球形である。第１及び第２溝列の第１及び第２面の間のキャビティは、平底を有してもよい。チャネルの第１及び第２面の間のチャネルキャビティは、任意の形状でよく、通常はＵ字形、Ｖ字形、又は半球形である。チャネルの第１及び第２面の間のチャネルキャビティは、平底を有してもよい。第１及び第２溝列の第１及び第２面の間のキャビティの形状は、チャネルの第１及び第２面の間のチャネルキャビティの形状と同じであっても異なっていてもよい。

チャネルキャビティの底は、平坦であっても窪んでいてもよい。チャネルキャビティの窪んだ底は、平坦でないあるいは凹凸であると言うことができる。チャネルキャビティの窪んだ底により、典型的に、チャネルキャビティの底の表面積が増加する。

チャネルキャビティの底の表面積の増加によって、チャネルは、より確実にチャネルの第１及び第２側を互いに隔てる及び／又は絶縁する。

チャネル及び第１及び第２溝列の溝の深さは、典型的に、基板の上表面からチャネル又は溝内の上表面から最も遠い箇所までとして測定される。

チャネルは、典型的に、第１及び第２溝列の溝より深い。チャネルの深さは、第１及び第２溝列の溝の少なくとも２倍の深さであってもよい。

チャネルは、深さと幅とを有する。チャネルの深さは、典型的には、チャネルの幅の２倍である。よって、チャネルの幅に対する深さのアスペクト比は、典型的に、２：１である。

第１及び第２溝列は、典型的に、一連の隆起及びキャビティを形成する。第１及び第２溝列は、２〜５００個のキャビティを含んでもよい。

本発明者は、光電子デバイスのコストを下げて効率を上げる一般的な傾向に対して、もしコストが大幅に、例えば一桁分削減されれば、効率はそれほど重要ではないと評価してきた。光電子デバイスが太陽光電池である場合、これは特に有用である。もし太陽光電池の耐久性を改善できれば、設置は比較的簡単であり、よって低コストとなり、太陽光電池の適用範囲が広がる。

本発明の第１の態様に係る光電子デバイスは、車や大型トラック等の車両、家の屋根等、及びその他の永久構造物の表面に、取り付け、固定、及び／又は塗布されてもよい。永久構造物は、人工であっても自然であってもよい。

光電子デバイスが取り付け、固定、及び／又は塗布される表面は、平坦であってもよく、平坦でなくてもよい。平坦でないとは、凹凸、でこぼこ、一様でない、及び／又は窪んでいる状態のうちの１つ以上である。表面は、家及び／又は家庭屋根を含む建造物の一部であってもよい。

第１及び第２溝列の各溝の長さは、典型的に５〜２００ｍｍであり、通常５〜１０００ｍｍである。第１及び第２溝列の各溝の幅は、典型的に０．１〜１００μｍであり、通常０．３〜５μｍである。

基板は、硬化性樹脂、特に紫外線硬化性樹脂を含んでもよい。基板は、ポリ塩化ビニル（ＰＶＣ）上をコーティングするアクリル樹脂、ポリエチレンテレフタレート（ＰＥＴ）上をコーティングするアクリル樹脂、ポリエチレンナフタレート（ＰＥＮ）上をコーティングするアクリル樹脂、ポリ塩化ビニル（ＰＶＣ）上をコーティングするバイオポリマー、ポリエチレンテレフタレート（ＰＥＴ）上をコーティングするバイオポリマー、及びポリエチレンナフタレート（ＰＥＮ）上をコーティングするバイオポリマーのうちの１つ以上を含んでもよい。

第１及び第２カスケード溝構造列は、基板を含んでもよい。

本発明の第２の態様によれば、光電子デバイスの製造方法であって、
第１及び第２溝列とそれらの間のチャネルとを含む基板であって、前記第１及び第２溝列の各溝は第１及び第２面とそれらの間のキャビティとを有し、チャネルは第１及び第２溝列の溝を横断する、基板を提供するステップと、
少なくとも前記第１面を導体材料でコーティングし、前記第２面を半導体材料でコーティングするステップと、
前記キャビティを他の半導体で少なくとも部分的に充填するステップと、を含む方法が提供される。

第２面上をコーティングする半導体材料は、第２半導体材料と見なされ得る。少なくとも部分的にキャビティに充填される他の半導体材料は、第１半導体材料と見なされ得る。

少なくとも第１面を導体材料でコーティングし、第２面を半導体材料でコーティングするステップは、通常、キャビティを他の半導体で少なくとも部分的に充填するステップの前である。

チャネルは、典型的に、第１及び第２面と、それらの間のチャネルキャビティとを有する。

他の半導体材料で溝の第１及び第２面の間のキャビティを少なくとも部分的に充填するステップは、また、他の半導体材料でチャネルキャビティを少なくとも部分的に充填する。

第１及び第２半導体材料は、典型的には、異なる。第１半導体材料は、典型的には、ｐ型半導体材料である。第２半導体材料は、典型的には、ｎ型半導体材料である。

第１及び第２溝列の各溝の少なくとも第１面を導体材料でコーティングし、第１及び第２溝列の各溝の第２面を半導体材料でコーティングするステップは、典型的に、軸外（オフアクシス）方向コーティングプロセスを含む。各溝のキャビティを他の半導体材料で少なくとも部分的に充填するステップは、典型的に、軸外方向コーティングプロセス、方向コーティングプロセス、及び均一コーティングプロセスのうちの１つ以上を含む。

第１及び第２溝列の各溝の第１及び第２面とキャビティとは、通常、軸外方向コーティングプロセスでコーティングされるよう構成される。

第１及び第２溝列の各溝の少なくとも第１面を導体材料でコーティングする方法ステップは、典型的に、第１及び第２溝列の各溝の第２面を半導体材料でコーティングするステップの前である。キャビティを他の半導体材料で少なくとも部分的に充填する方法ステップは、これらのコーティングステップの後である。

軸外方向コーティングプロセスは、第１及び第２溝列の各溝の第１又は第２面のみがコーティングされるように、基板面即ち第１及び第２溝列の各溝に対してある角度で導体材料及び／又は半導体材料を噴霧してもよい。これは、典型的に、視角によってコーティングが実質的に第１及び第２面のどちらかのみに制限されるためである。

軸外方向コーティングプロセスは、シールドを用いて第１及び第２溝列の各溝の少なくとも第１及び／又は第２面上への導体材料及び／又は半導体材料のコーティングを制限してもよい。

軸外方向コーティングプロセスを、２つ以上の導体材料及び／又は半導体材料を用いて繰り返してもよい。

基板を提供するステップは、典型的に、基板の表面をパターニングして構造化表面を生成する。

本発明の第２の態様の任意の特徴は、本発明の第１、第３、第４、第５、第６、及び／又は第７の態様に組み込むことが可能であり、逆の場合も同様である。

本発明の第３の態様によれば、特に少なくとも２つの端子デバイスが直列配置で組み立てられ並列又は直列並列組み合わせ配置で動作するように設計された構造化表面を製造する方法であって、表面をパターニングして、少なくとも２つのカスケード溝構造列と、少なくとも２つの方向に伸びてカスケード溝構造を接続するデリニエーション機能とを含む構造化表面を生成するステップと、軸外方向コーティングプロセスを用いてカスケード溝構造とデリニエーション機能との上に導電性表面を定義するステップとを含む方法が提供される。

少なくとも２つの端子デバイスは、太陽電池、太陽光電池、有機発光デバイス、及び電気化学電池を含む。

本発明の第３の態様の任意の特徴は、本発明の第１、第２、第４、第５、第６、及び／又は第７の態様に組み込むことが可能であり、逆の場合も同様である。

本発明の第４の態様によれば、本発明の第３の態様に従って製造される太陽電池、有機発光デバイス、又は電気化学デバイスが提供される。

本発明の第４の態様の任意の特徴は、本発明の第１、第２、第３、第５、第６、及び／又は第７の態様に組み込むことが可能であり、逆の場合も同様である。

本発明の第５の態様によれば、２端子デバイスであって、当該デバイスの２つの端子間に活性物質を含み、さらに、特に当該デバイスが直列配置で組み立てられ並列又は直列並列組み合わせ配置で動作するように設計された構造化表面を含む２端子デバイスが提供される。ここで、構造化表面は、少なくとも２つのカスケード溝構造列と、少なくとも２つの方向に伸びてカスケード溝構造を接続するデリニエーション機能とを含み、カスケード溝構造及びデリニエーション機能は、軸外方向コーティングプロセスによって定義されるコーティングされるように構成される導電性表面を含む。

本発明の第５の態様の任意の特徴は、本発明の第１、第２、第３、第４、第６、及び／又は第７の態様に組み込むことが可能であり、逆の場合も同様である。

本発明の第６の態様によれば、特に少なくとも２つの端子デバイスが直列配置で組み立てられ並列又は直列並列組み合わせ配置で動作するように設計された構造化表面を製造する方法であって、表面をパターニングして、少なくとも２つのカスケード溝構造列と、カスケード溝構造へと少なくとも２つの方向に伸びるデリニエーション機能とを含む構造化表面を生成するステップと、軸外方向コーティングプロセスを用いてカスケード溝構造とデリニエーション機能との上に導電性表面を定義するステップとを含む方法が提供される。

少なくとも２つの端子デバイスは、太陽光電池、有機発光デバイス、及び電気化学電池を含む。

少なくとも２つのカスケード溝構造列は、基板を有してもよい。ここで、各溝は、基板からの法線に対して第１角度に少なくとも１つの一体型第１面と、基板からの法線に対して第２角度に少なくとも１つの一体型第２面とを含み、第１及び第２面の間の構造内にキャビティを有する。

活性物質を、キャビティ内に堆積して、活性物質からの電荷の挿入又は抽出のためのオーム性及び整流性接触を提供してもよい。

活性物質は、光起電性、発光性、又はイオン伝導性であってもよい。

光起電性活性物質は、テルル化カドミウム、二セレン化銅インジウムガリウム、酸化銅、アモルファスシリコン、水素化アモルファスシリコン、ゲルマニウム、その他の半導体のうちの１つ以上から選択されてもよい。光起電性活性物質は、有機半導体であってもよい。

デリニエーション機能は、基板からの法線に対して第１角度に第１面と、基板からの法線に対して第２角度に第２面とを含んでもよい。

第１面及び第２面は、基板と垂直であってもよい。

デリニエーション機能は、少なくとも２つのカスケード溝構造列に対して平行及び垂直に伸びてもよい。

デリニエーション機能は、少なくとも２つのカスケード溝列に対して平行及び可変角度で伸びてもよい。

軸外方向コーティングプロセスでは、カスケード溝構造又はデリニエーション機能の一方側のみを導電層で順次コーティングしてもよい。

軸外方向コーティングプロセスでは、カスケード溝構造又はデリニエーション機能の第１側を第１導電層でコーティングし、カスケード溝構造又はデリニエーション機能の第２側を第２導電層でコーティングしてもよい。

軸外方向コーティングプロセスは、視角によってコーティングが実質的にカスケード溝構造又はデリニエーション機能の一方側のみに制限されるような角度から行われてもよい。

軸外方向コーティングプロセスはさらに、カスケード溝構造又はデリニエーション機能の一方側のみがコーティングされるようにカスケード溝構造及びデリニエーション機能のコーティングを制限するシールドを含む。

軸外方向コーティングプロセスは、１つ又は複数のコーティング源を含んでもよい。

導電層のうちの少なくとも１つは、アルミニウム、ビスマス、カドミウム、クロム、銅、ガリウム、金、インジウム、鉛、マグネシウム、マンガン、サマリウム、スカンジウム、銀、スズ、及び亜鉛のうちの１つ以上から成るか、あるいは１つ以上を含む。

本発明の第６の態様の任意の特徴は、本発明の第１、第２、第３、第４、第５、及び／又は第７の態様に組み込むことが可能であり、逆の場合も同様である。

本発明の第７の態様によれば、２端子デバイスであって、特に当該デバイスが直列配置で組み立てられ並列又は直列並列組み合わせ配置で動作するように設計された構造化表面を含む２端子デバイスが提供される。ここで、構造化表面は、少なくとも２つのカスケード溝構造列と、カスケード溝構造へと少なくとも２つの方向に伸びるデリニエーション機能とを含み、カスケード溝構造及びデリニエーション機能は、軸外方向コーティングプロセスによって定義される導電性表面を含む。

軸外方向コーティングプロセスは、視角によってコーティングが実質的にカスケード溝構造又はデリニエーション機能の一方側のみに制限されるような角度から行われてもよい。

当該デバイスは、太陽電池、有機発光デバイス、又は電気化学デバイスであってもよい。

本発明の第７の態様の任意の特徴は、本発明の第１、第２、第３、第４、第５、及び／又は第６の態様に組み込むことが可能であり、逆の場合も同様である。

本発明の光電子デバイスの平面図である。 本発明の他の光電子デバイスの平面図である。 図１ａに示す光電子デバイスの部分断面図である。 本発明の光電子デバイスの他の設計の断面図である。 本発明の光電子デバイスを製造するために使用されるロールツーロールシステムの平面及び断面図である。 本発明の光電子デバイスのチャネルの断面図である。

発明の実施形態を、添付図面を参照しながら以下に例示説明する。図１ａは、基板３０５を含む光電子デバイス３０１の平面図である。基板３０５は、第１溝列３０４ａ及び第２溝列３０４ｂと、それらの間のチャネル３０２とを含む表面を有する。

光電子デバイス３０１は、太陽光電池である。光電子デバイス３０１は、インターデジテイテッド（並列接続）及びカスケード（直列接続）溝３０４の混合を含む。光電子デバイス３０１の動作電圧は、溝列３０４ａ及び３０４ｂの数を変更することによって制御できる。溝列３０４ａ及び３０４ｂの数を増やすことによって、光電子デバイス３０１の動作電圧が上昇する。光電子デバイス３０１は、並列又は直列並列組み合わせ配置で動作可能である。この光電子デバイス３０１の利点として、所望の出力電圧を得るためカスケード溝構造を直列接続するための追加のプロセスステップが不要になる。

チャネル３０２は、カスケード溝構造３０４ａ及び３０４ｂの数に応じた電圧で生成される所望の電荷を抽出可能にするために、カスケード（直列接続）溝３０４ａ及び３０４ｂを隔てて並列接続するための手段である。

チャネル３０２は、デリニエーション又は構造デリニエーション機能とも呼ばれ、まず第１カスケード溝列３０４ａを構造化ウェブの端の方に横断し、それからカスケード溝３０４ａ及び３０４ｂの間のスペース３０３を横断し、その後第２カスケード溝列３０４ｂを構造化ウェブの反対の端の方に横断する。これら多くの構造デリニエーション機能３０２が用いられるため、例えば、図１ａに示すように、カスケード溝列３０４ａ及び３０４ｂのそれぞれは、２つの連続する個別のデリニエーション機能３０２の要素によって各端の方に横断される。

スペース３０３は、第１領域３０６ａ及び第２領域３０６ｂに分けられる。第１領域３０６ａは正電荷を帯び、第２領域３０６ｂは負電荷３０６ｂを帯びる。

本発明の光電子デバイスは、先行技術の他の公知の光電子デバイスと比べて、その構造における欠陥に対する感度が同じでないという利点がある。例えば、典型的な公知の平面サンドイッチ構造太陽光電池の構造における何らかの欠陥は、サンドイッチ構造が組み込まれた電池の全体的性能に深刻な影響を与える。これは、組立プロセスを極めてクリーンに保ち、後続のコーティングプロセスを極めて均一にしなければならないことを意味する。これらの要件により、プロセス歩留まり及び処理量が低下する。なぜなら、サンドイッチ構造において堆積される材料は極めて均一でなければならず、そのために処理を慎重に制御する必要があるからである。

さらに、典型的な公知の平面サンドイッチ構造は、高価な酸化亜鉛や酸化インジウム等をベースとする透明導電層を有する。よって、サンドイッチ構造から所望の電圧を得るための後続の製造プロセス中に起きるエラーは、大きな損害となる。商品に要求される性能を得るために、透明導電層の堆積には高温が必要であり、このためデバイス製造コストがさらに高くなる。

本発明の光電子デバイスは、上記の平面サンドイッチ構造を有する公知の太陽光電池の不利点のいくつか又は全てを軽減し得る。コーティング前に、チャネル又はデリニエーション機能３０２を溝３０４と共に形成する。公知のシステムは、まず溝を形成し、溝をコーティングしてから、デリニエーション機能３０２を形成する。

図１ｂは、基板３０５を含む他の光電子デバイス３０１の平面図である。基板３０５は、第１溝列３０４ａ及び第２溝列３０４ｂと、それらの間のチャネル３０２とを含む表面を有する。図１ｂに示す光電子デバイス３０１の他の特徴は、図１ａと同じである。

図１ｂは、オフセット第１溝列３０４ａ及び第２溝列３０４ｂの間の直線チャネル３０２を示す。

図２は、図１ａに示す光電子デバイス３０１の部分断面図である。

第１溝列３０４ａの各溝３１０ａ及び３１０ｂ等は、第１面３１２ａと、第２面３１２ｂと、それらの間のキャビティ３１４とを有する。第２溝列３０４ｂの各溝３２０ａ及び３２０ｂ等は、第１面３１２ａと、第２面３１２ｂと、それらの間のキャビティ３１４とを有する。

チャネル３０２は、第１溝列３０４ａの溝３１０ａ及び３１０ｂ、及び、第２溝列３０４ｂの溝３２０ａ及び３２０ｂの深さの２倍の深さを持つ。

キャビティ３１４は、第１半導体材料３１６で部分的に充填される。第１面３１２ａは導体材料３１８でコーティングされ、第２面３１２ｂは第２半導体材料３１７でコーティングされる。

軸外コーティング技術を用いて、第１面３１２ａを導体材料３１８でコーティングし、第２面３１２ｂを半導体材料３１７でコーティングする。キャビティ３１４は、均一コーティング技術を用いて、他の半導体材料で部分的に充填される。

軸外方向コーティングプロセスでは、第１溝列３０４ａの各溝３１０ａ及び３１０ｂ等及び第２溝列３０４ｂの各溝３２０ａ及び３２０ｂ等に対してある角度からコーティングする必要がある。コーティングは、溝内に噴霧され、垂直軸の片側から堆積する。軸外方向コーティングは、不完全真空で行われる。不完全真空によって、確実に、コーティング源からのコーティング材料が十分な平均自由行程、即ち、直接及びそれない経路、を有し、基板が実質的に気体や大気分子との相互作用を受けない。

ここで、噴霧は、第１溝列３０４ａの各溝３１０ａ及び３１０ｂ等及び第２溝列３０４ｂの各溝３２０ａ及び３２０ｂ等の寸法より小さい寸法の、個々の要素及び／又は液滴の任意のタイプの方向コーティングを指す。

軸外方向コーティングでは、導体材料３１８及び第２半導体材料３１７のコーティングが、視角によって第１溝列３０４ａの各溝３１０ａ及び３１０ｂ等の一方側及び第２溝列３０４ｂの各溝３２０ａ及び３２０ｂ等の一方側のみに実質的に制限される。軸外方向コーティングの許容限界は、コーティングされる構造物及び／又は基板の種類によって決まる。コーティングは、その微細構造や使用される構造物又は基板の種類に応じて、構造物及び／又は基板の表面上で連続しても不連続でもよい。

第１溝列３０４ａ及び第２溝列３０４ｂの第１及び第２面３１２ａ及び３１２ｂによってそれらの間に形成されるキャビティ３１４は、視角が制限されるような形状を持つ。制限される視角は、近傍の溝の上端による。

軸外方向コーティングプロセスについては、ＷＯ２０１２／１７５９０２Ａ１に記載されている。軸外方向コーティングプロセスは、斜め蒸着（Ｇｌａｎｃｉｎｇ Ａｎｇｌｅ Ｄｅｐｏｓｉｔｉｏｎ（ＧＬＡＤ））とも呼ばれる。

導体材料３１８及び第２半導体材料３１７は、軸外方向コーティングによりカスケード溝構造化表面３０４ａ及び３０４ｂ上に堆積され、コーティング材料源に呈される表面に沿って定義される形状を持つ非接触インターデジテイテッド導体を製造することができる。

第２面３１２ｂは、第２導体材料（図示省略）でコーティングされてから半導体材料３１７でコーティングされることが多い。どちらのコーティングにも、軸外コーティング技術を用いる。半導体材料３１７は、第２導体材料（図示省略）の上にコーティングされる。導体材料３１８及び第２導体材料（図示省略）は、構造化表面、即ち、基板表面上の導体材料３１８及び第２導体材料（図示省略）の間のスペースに堆積される第１半導体材料３１６及び第２半導体材料３１７への接続、時には入出力接続として使用される。

軸外方向コーティングでは、互いに平行な溝３０４ａ及び３０４ｂ及びデリニエーション機能３０２と、溝３０４ａ及び３０４ｂと垂直なデリニエーション機能３０２の部分３０６ａ及び３０６ｂとの両方がコーティングされる。これは、通常、単一の動作である（図１ａ参照）。

カスケード溝構造化表面は、標準的な平面サンドイッチ構造デバイスに伴う問題のいくつかに対処するが、先行技術のカスケード溝構造化表面は、インターデジテイテッド（並列接続）又はカスケード（直列接続）である。光電子デバイス３０１は、インターデジテイテッド及びカスケード溝構造の混合を提供する。これにより、光電子デバイス３０１の動作電圧を、３０４ａ及び３０４ｂ等の溝列の数によって設計及び制御することができる。３０４ａ及び３０４ｂ等の任意の数の溝列が、並列に生成され動作して所望の電圧出力を得ることができ、直列で所望の電流出力を得ることができる。溝の数は電圧に影響し、溝列の数は電流に影響する。

従来のポスト軸外方向コーティング脱金属技術では、２つの性質が維持できるように、カスケード溝構造間に大きなスペースを確保する必要がある。第１の性質は、物理的性質であり、カスケード溝構造列間にデリニエーション機能を収容するため十分なスペースを必要とし、レーザ技術等の脱金属技術に選択される技術の位置決め精度を許容するため十分なスペースを必要とする。第２の性質は、カスケードデバイスの効率的な使用を実現するため、ポスト軸外方向コーティング脱金属技術の後に残されたスペースにおいても十分なコンダクタンスの電流の通過が可能である必要があることである。

ポスト軸外方向コーティング脱金属技術を用いる際、カスケード溝列間のデリニエーション機能又は領域は、例えば、支持基板の切断を避けながら堆積導体材料をレーザで切断することによって、又は、堆積金属の上に金属エッチング材料をプリントすることによって、形成できる。これらの技術の使用の結果、デリニエーション機能によって、１つのカスケード溝列の正出力と次のカスケード溝列の負出力との短絡が防止され、個々のカスケード溝からエッジ接触へのラテラル導電が防止される。

軸外方向コーティング脱金属の後に導入すべきデリニエーション機能に必要なスペースは、比較的大きく、活性機能を有さない。従って、関連する許容範囲でのデリニエーション機能の位置決めができるように、また、過度な内部損失なしに電荷抽出が可能な十分に低い抵抗経路を提供できるように、デリニエーション機能及び結果として生じる電荷抽出領域を十分に大きくする必要があることから、活性カスケード溝領域が減少する。結果として、太陽光電池にとって、この領域により全体的なロールツーロール製品の活性領域が減少することになる。

光電子デバイス３０１は、製造プロセス中の損耗減少による製品収量の同時増加と共に、太陽光電池等のデバイスの製造の速度を上げてコストを下げる。

図３は、光電子デバイス３０１の他の設計の断面図である。光電子デバイス３０１は、構造化表面３４０と、平坦表面３４２とを有する。第１カスケード溝構造列３０４ａ及び第２カスケード溝構造列３０４ｂは、デリニエーション機能４０４の一方側にある。電荷抽出導体４０６ａ及び４０６ｂは、デリニエーション機能４０４との組み合わせにおいて、比較的コンパクトであり、他の公知の平坦基板に比べて、必要な基板表面の全体幅が削減される。デリニエーション機能４０４は、光電子デバイス３０１の不活性領域を表し、従って、不活性領域は小さいほど好ましい。

ここで、不活性領域は、３０４ａ等の溝とデリニエーション機能４０４との間の平坦領域として示される。不活性領域のサイズは、さらに削減することが可能であり、３０４ａ等の溝とデリニエーション機能４０４との間のピークであってもよい。

軸外方向コーティングは、デリニエーション機能４０４の製造に用いられる。特に、軸外方向コーティングは、導体材料である電荷抽出導体４０６ａ及び４０６ｂをデリニエーション機能４０４の上面及び隣接箇所に塗布するのに用いられる。

デリニエーション機能４０４は、基板面と実質的に垂直であり、よって、活性カスケードとも呼ばれる溝３０４ａ及び３０４ｂの間の領域が減少し、基板の有効活性領域が増加する。構造デリニエーション機能４０４は、軸外方向コーティングステップ時又はその前に生成され、ポスト軸外方向コーティング脱金属とも呼ばれるデリニエーション機能が後で導入される場合と比べて、不活性領域の幅を５０％超削減する。

電荷抽出は、デリニエーション機能４０４を介して行われ、本発明において実施されるデリニエーション機能が垂直配向又は実質的に垂直配向であることから、効率的な電荷抽出に必要とされる十分な導体材料４０６ａ及び４０６ｂを支持するために要する領域量が減少する。従って、デリニエーション機能の生成を軸外方向コーティングプロセスと組み合わせると、ポスト軸外方向コーティング脱金属技術によって導入される不活性領域のサイズが大幅に縮小される。

本発明の太陽光電池３０１により、カスケード溝構造の数によって設計される電圧で、生成される所望の電荷を抽出するために必要なプロセスである、カスケード溝列３０４ａ及び３０４ｂそれぞれを通して生成される正電圧及び負電圧を並列に接続することができる。これによって、所望の出力電圧を得るためカスケード溝構造を直列接続するための追加のプロセスステップが不要になるという利点がある。本発明の光電子デバイスは、製造プロセス中の損耗減少による製品収量の同時増加と共に、太陽光電池等の２つの端子デバイスの製造の速度を上げてコストを下げる。

製造されると、デリニエーション機能４０４の電荷抽出導体４０６ａ及び４０６ｂは、カスケード溝構造３０４ａ及び３０４ｂのキャビティにおける半導体材料（図示省略）への入出力接続を形成する。これにより、有利に、任意の長さのウェブ又は太陽光電池３０１を切断することができるとともに、ウェブの反対の端で利用可能な正出力及び負出力を有するという利点がある。

図４は、本発明の光電子デバイスを製造するために使用されるロールツーロールシステムの平面及び断面図である。

角度５０１は、最接近でのデリニエーション機能５０３に対するソース５０２の視角であり、最大可能角度が示される。角度５０１は、図５の角度６０７に対応する。図５の角度６０７は、デリニエーション機能の両面のコーティング分離を維持する最大インタラクション角度である。

シールド５０４は、ドラム５０６周りを通過するにつれてロールの全ての位置に呈示されるためカスケード溝構造５０５及びデリニエーション機能５０３両方の幾何学条件が満たされるように、カスケード溝構造５０５及びデリニエーション機能５０３上のコーティングを制限する。１、２、３、４個から複数まで、任意の数のシールド５０４が使用可能である。これによって、溝５０５（図２、３の３０４ａ及び３０４ｂ）の軸外方向コーティングと同時に、採用される選択的コーティング技術でデリニエーション機能５０７の電荷抽出導体５０８及び５０９（図３の４０６ａ及び４０６ｂ、図２の３０６ａ及び３０６ｂ）を生成することができる。デリニエーション機能の領域５０７は、ウェブ５１０を横断して２つの導体５０８及び５０９を隔てる特定領域である。

複数のカスケード溝列５０５及び比較的大きな構造デリニエーション機能５０３の複合パターンは、単一ドラム５０６上で生成可能である。あるいは、複数のカスケード溝列用と比較的大きな構造化デリニエーション機能用とに、２つの個別のドラムパターンを採用してもよい。よって、第２パターン、即ち、デリニエーション機能は、複数のカスケード溝列の構造化表面を生成するパターニング段階におけるカスケード溝パターン生成の前又は生成中に含まれてもよい。

結果として得られるカスケード溝列及びデリニエーション機能のパターンは、指向表面を有し、ある角度、即ち軸外でこれら表面をコーティングする場合、コーティングされる構造及びソースの相対位置が必要な幾何学要件を満たす限り、導体及び／又は半導体材料をパターンの一方側に堆積可能である。これら要件とは、視角によってコーティングが実質的に表面構造の一方側、一ファセット、又は一面のみに制限されることである。従って、軸外方向コーティングの最終結果では、デリニエーション機能のどの２つの対向表面間にも全くあるいはほとんど電気伝導がない。デリニエーション機能のいずれか２つの対向表面間又はデリニエーション機能の両端に何らかの電気伝導があるかもしれないが、微小であり、デリニエーション機能のの両端の電気伝導による不利な寄生効果は、光電子デバイスの設計に考慮されている。

レーザや金属エッチング等の公知の脱金属技術によるポスト軸外方向コーティングに反して、軸外方向コーティングに先立つ表面構造化時にデリニエーション機能５０７を生成することで、レーザ位置決めの厳しい精度要件が緩和され、デリニエーション機能の全体幅が減少し、こうして非活性領域のサイズが最小化される。

本発明の方法により生成される非活性領域は、公知のポスト軸外方向コーティング脱金属技術によって生成される非活性領域の５０％未満である。よって、本発明の製造プロセス中の損耗減少により製品収量が増加する。

図５は、図１ａに示す光電子デバイス３０１のチャネル３０２の断面図である。

ロールの方向における単一デリニエーション機能３０２の鉛直高さ６０１、水平幅６０２、開始角度６０３、転向角度６０４、及び有効幅６０５は、全て図５に示される。

想定正方形面構造のベースにおける角度６０６は、その角度に到達する材料でデリニエーション機能３０２の半分がコーティングされる角度を定義する。デリニエーション機能３０２の底における角度６０７は、一方の垂直側のみがコーティングされる角度である。

これらの基準は、デリニエーション機能３０２のアスペクト比と、角度６０３及び６０４とに基づく。これらの角度とアスペクト比との間の幾何学的関係は、デリニエーション機能の幅６０５を計算するために用いることができ、機能における角度６０４での折り返しにおいて、この長さは２倍になり、従って、臨界角６０７は許容される最大角度である。

例示目的で、角度６０３は０°とすることが可能であり、この場合、デリニエーション機能３０２は、コーティングされる表面に対して平行及び垂直に伸びる。デリニエーション機能３０２が垂直に伸びる時、電気接続の可能性はより高くなる。

材料の効率的使用には、角度６０３は４５°であることが有用であることが明らかになっている。この角度をデリニエーション機能の幅６０５に対する高さ６０１のアスペクト比２：１と併用すると、商業的に有用なデバイスに求められるレベルに匹敵するコーティング厚さと共に優れた収率が得られることが分かっている。

臨界角６０７について、コーティングされる面の良好な分離のためにはより大きな角度が望ましい。臨界角６０７は、以下の式で定義される：

ここで、前述の通り、∠６０７は臨界角６０７、６０１はデリニエーション機能の鉛直高さ、６０２はデリニエーション機能の水平幅、∠６０３はデリニエーション機能の開始角度である。実施形態において、角度５°を安全率として逆タンジェント演算の結果に加える。但し、用途に応じて、この安全率は他の実施形態でより大きい又はより小さい可能性がある。

さらに例示目的で、デリニエーション機能の幅に対する高さのアスペクト比１：１で、角度６０３が７５°の場合、角度６０７は４４°であり、角度６０３が１５°の場合、角度６０７は１４°である。デリニエーション機能の幅に対する高さのアスペクト比２：１で、角度６０３が１５°の場合、角度６０７は６２°であり、角度６０３が７５°の場合、角度６０７は２７°である。デリニエーション機能の幅に対する高さのアスペクト比３：１で、角度６０３が７５°の場合、角度６０７は３７°である。デリニエーション機能の幅に対する高さのアスペクト比４：１で、角度６０３が７５°の場合、角度６０７は４５°である。上記計算された角度は、基板の平坦な平面が０°を表すことを想定している。

発明の範囲を逸脱せずに変形及び改良をここに組み入れることができる。

Claims (14)

1. 光電子デバイス（３０１）であって、
   第１及び第２溝列（３０４ａ、３０４ｂ）と、それらの間のチャネル（３０２）とを含む基板（３０５）と、
   前記第１及び第２溝列（３０４ａ、３０４ｂ）の各溝は、第１及び第２面（３１２ａ、３１２ｂ）と、それらの間のキャビティ（３１４）とを有し、
   前記キャビティ（３１４）は、第１半導体材料（３１６）で少なくとも部分的に充填され、
   前記第１面（３１２ａ）は導体材料（３１８）でコーティングされ、前記第２面（３１２ｂ）は第２半導体材料（３１７）でコーティングされており、
   前記第１及び第２溝列（３０４ａ、３０４ｂ）の部分とそれらの間のチャネル（３０２）の部分とは、互いに実質的に平行であり、
   前記チャネル（３０２）は、前記第１及び第２溝列（３０４ａ、３０４ｂ）の溝を横断することを特徴とする、光電子デバイス。
2. 前記チャネル（３０２）は、前記第１溝列（３０４ａ）の溝を各溝の端の方に横断し、前記第１及び第２溝列（３０４ａ、３０４ｂ）の間を通ってから、前記第２溝列（３０４ｂ）の溝を各溝の反対の端の方に横断する、請求項１に記載の光電子デバイス。
3. 前記第１及び第２溝列（３０４ａ、３０４ｂ）の各溝の第１及び第２面（３１２ａ、３１２ｂ）は、前記導体材料（３１８）でコーティングされている、請求項１又は２に記載の光電子デバイス。
4. 前記第１半導体材料（３１６）はｐ型半導体材料であり、前記第２半導体材料（３１７）はｎ型半導体材料である、請求項１〜３のいずれかに記載の光電子デバイス。
5. 前記第１及び第２半導体材料（３１６、３１７）は合わせて活性物質と見なされ、該活性物質は前記キャビティ（３１４）内及び該キャビティ（３１４）の第１及び／又は第２面（３１２ａ、３１２ｂ）上に堆積されて、前記活性物質からの電荷の挿入又は抽出のためのオーム性及び整流性接触を提供する、請求項１〜４のいずれかに記載の光電子デバイス。
6. 前記第１及び第２溝列（３０４ａ、３０４ｂ）の各溝の前記キャビティ（３１４）内の第１半導体材料（３１６）、前記第２面（３１２ｂ）上の第２半導体材料（３１７）、及び少なくとも第１面（３１２ａ）上の導体材料（３１８）は、全て独立して電気的に連通している、請求項１〜５のいずれかに記載の光電子デバイス。
7. 前記チャネル（３０２）は、第１及び第２面と、それらの間のチャネルキャビティとを有し、前記チャネルの第１及び第２面は、導体材料（３１８）でコーティングされている、請求項１〜６のいずれかに記載の光電子デバイス。
8. 前記チャネル（３０２）の第１側及び第２側は、電気回路の陽極及び陰極を提供し、前記第１及び第２側は、前記チャネル（３０２）の第１及び第２面上の導体材料（３１８）と電気的に連通している、請求項７に記載の光電子デバイス。
9. 前記チャネル（３０２）の深さは、前記第１及び第２溝列（３０４ａ、３０４ｂ）の溝の深さの少なくとも２倍である、請求項１〜８のいずれかに記載の光電子デバイス。
10. 前記チャネル（３０２）の深さは、チャネル（３０２）の幅の２倍である、請求項１〜９のいずれかに記載の光電子デバイス。
11. 光電子デバイス（３０１）の製造方法であって、
    第１及び第２溝列（３０４ａ、３０４ｂ）とそれらの間のチャネル（３０２）とを含む基板（３０５）であって、第１及び第２溝列（３０４ａ、３０４ｂ）の各溝は第１及び第２面（３１２ａ、３１２ｂ）とそれらの間のキャビティ（３１４）とを有し、第１及び第２溝列（３０４ａ、３０４ｂ）の部分とそれらの間のチャネル（３０２）の部分とは、互いに実質的に平行であり、チャネル（３０２）は第１及び第２溝列（３０４ａ、３０４ｂ）の溝を横断する、基板（３０５）を提供するステップと、
    少なくとも第１面（３１２ａ）を導体材料（３１８）でコーティングし、第２面（３１２ｂ）を半導体材料（３１７）でコーティングするステップと、を含み、
    さらに、キャビティ（３１４）を他の半導体材料（３１６）で少なくとも部分的に充填するステップを含むことを特徴とする、方法。
12. 前記半導体材料（３１７）はｐ型半導体材料であり、前記他の半導体材料（３１６）はｎ型半導体材料である、請求項１１に記載の方法。
13. 前記第１及び第２溝列（３０４ａ、３０４ｂ）の各溝の少なくとも第１面（３１２ａ）を導体材料（３１８）でコーティングし、第１及び第２溝列（３０４ａ、３０４ｂ）の各溝の第２面（３１２ｂ）を半導体材料（３１７）でコーティングするステップは、軸外方向コーティングプロセスを含む、請求項１１又は１２に記載の方法。
14. 前記軸外方向コーティングプロセスは、第１及び第２溝列（３０４ａ、３０４ｂ）の各溝の第１又は第２面（３１２ａ、３１２ｂ）のみがコーティングされるように、基板（３０５）面即ち第１及び第２溝列（３０４ａ、３０４ｂ）の各溝に対してある角度で導体材料（３１８）及び半導体材料（３１７）を噴霧する、請求項１３に記載の方法。