JP6187345B2 - 映像処理装置および映像表示装置 - Google Patents

Description

本発明は、映像処理装置および映像表示装置に関する。本発明は特に、パーシャルリコンフィグレーション機能に対応したＦＰＧＡに搭載する映像処理装置に関するものである。

複数の映像処理機能を一つのＦＰＧＡ（ｆｉｅｌｄ‐ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）で構成すると、ＦＰＧＡのサイズ（規模）が大きくなり、ＦＰＧＡボードの面積及び消費電力が大きくなる。

近年のＦＰＧＡは、パーシャルリコンフィグレーション機能（ＰＲ機能）が搭載されている。「コンフィグレーション」とは、ＦＰＧＡに回路情報を設定する作業のことである。「リコンフィグレーション」とは、ＦＰＧＡの回路情報を設定し直す作業のことである。「パーシャルリコンフィグレーション機能」とは、ＦＰＧＡの回路動作を行ったまま、ＦＰＧＡの回路情報の一部を設定し直す機能のことである。この機能を用いることで、同時に動作しない回路をＦＰＧＡに実装する必要がなくなった。例えば、同時に動作しない映像処理機能である機能Ａと機能Ｂとがあった場合には、パーシャルリコンフィグレーション機能が搭載されていないＦＰＧＡでは、機能Ａ及び機能ＢをＦＰＧＡ内に実装しておく必要があった。一方で、パーシャルリコンフィグレーション機能が搭載されているＦＰＧＡでは、機能Ａの回路を機能Ｂの回路に設定し直すことができ、又は機能Ｂの回路を機能Ａの回路に設定し直すことができる。この構成では、機能Ａの回路と機能Ｂの回路とを共に実装しておく必要がない。このため、ＦＰＧＡのサイズ（規模）が小さくなり、ＦＰＧＡボードの面積及び消費電力の削減が可能である。

しかしながら、パーシャルリコンフィグレーション機能が搭載されているＦＰＧＡの回路構成では回路を書き換えている（リコンフィグレーション）間は映像の同期が途切れてしまう。映像の同期が途切れることでディスプレイの表示映像が乱れてしまう問題が発生する。

この問題に対して、特許文献１のように同じ回路を二つ備えておく手法がある。

特開２０１２−１４６０２０号公報

しかしながら、特許文献１に記載されている信号処理回路では回路規模が大きくなり、パーシャルリコンフィグレーション機能を搭載していないＦＰＧＡに実装する回路に比べてボードの面積及び消費電力の削減できる量は少ない。

本発明では、リコンフィグレーション中に映像の同期が切れることがなく、かつパーシャルリコンフィグレーション機能を搭載していないＦＰＧＡに実装する回路に比べてＦＰＧＡの規模が削減できる映像処理装置を提供することを目的とする。

映像処理装置は、パーシャルリコンフィグレーション機能に対応したＦＰＧＡに搭載する映像処理装置において、映像信号を入力して映像処理をして、映像処理された映像信号を出力する映像処理部と、前記映像信号を入力して、前記映像処理された映像信号と同じタイミングで遅延された映像信号を出力するタイミング調整部と、前記映像処理された映像信号と前記遅延された映像信号とを選択して出力する映像選択部と、前記ＦＰＧＡにおいて第１の機能がコンフィグレーションされている前記映像処理部に第２の機能をコンフィグレーションすることにより前記第１の機能から前記第２の機能への切替えを外部からの映像処理切替指示信号に基づき制御し、前記映像選択部の選択を制御する映像処理切替制御部とを備え、前記映像処理切替制御部は、前記切替えが行われている間、前記遅延された映像信号を選択するように前記映像選択部を制御することを特徴とする。

本発明によれば、リコンフィグレーションの最中でも映像を表示し続けることができパーシャルリコンフィグレーション機能を搭載していないＦＰＧＡに比べてＦＰＧＡの規模を削減できる映像処理装置を提供することができる。

本発明の実施の形態１に係る画像表示装置の構成を示す図である。 本発明の実施の形態１の動作を説明するための図である。 本発明の実施の形態２に係る画像表示装置の構成を示す図である。 本発明の実施の形態２の動作を説明するための図である。

以下、本発明の実施の形態について図面を用いて説明する。
実施の形態１．

図１は、本発明の実施の形態１に係る映像表示装置１１の構成を示す図である。映像表示装置１１は、映像処理装置１０及び映像表示部６を備える。実施の形態１に係る映像処理装置１０は、映像処理部１、タイミング調整部２、映像選択部３及び映像処理切替制御部５を備える。また、映像処理装置１０は、さらに、回路データ格納部４を備えることができる。ここでは、映像処理部１、タイミング調整部２、映像選択部３、回路データ格納部４及び映像処理切替制御部５がＦＰＧＡに回路で実装されているものとする。

映像信号Ｆ０、映像の同期信号Ｓ０及びフレーム同期信号ＭＯは、映像処理部１、タイミング調整部２及びに入力される。映像の同期信号Ｓ０及びフレーム同期信号ＭＯは、映像処理切替制御部５に入力される。映像信号がコンポジット映像信号である場合には、映像信号Ｆ０、映像の同期信号Ｓ０及びフレーム同期信号ＭＯは重畳されている。映像信号がコンポーネント映像信号である場合には、映像信号Ｆ０、映像の同期信号Ｓ０及びフレーム同期信号ＭＯは別個の信号として入力される。

映像処理部１は、映像処理を行った映像信号Ｆ１を映像選択部３に出力する。「映像処理」とは、例えばエッジ強調処理又はノイズリダクション処理等である。また、映像処理部１は、映像処理切替制御部５から回路データＣ１を受信して映像処理機能のリコンフィグレーションをおこなう。映像処理機能のリコンフィグレーションをおこなった後は、リコンフィグレーション完了信号Ｒ１を映像処理切替制御部５に出力する。ここで映像処理部１は、常に同じタイミングで映像信号Ｆ１を映像選択部３に対して出力する。

タイミング調整部２は、映像信号Ｆ０を映像処理部１の出力である映像信号Ｆ１と同じタイミングになるように遅延させた映像信号Ｆ２を映像選択部３に出力する。つまり、タイミング調整部２は、映像信号Ｆ０を遅延させて、映像信号Ｆ２として出力する。遅延の長さは、映像処理部１が映像処理を行っている時間である。映像信号Ｆ２の出力タイミングは、映像処理部１が映像信号Ｆ１を出力するタイミングと同じである。

映像選択部３は、映像処理切替制御部５から出力される映像選択信号Ｌ１に応じて、映像信号Ｆ１又は映像信号Ｆ２のどちらかを選択する。選択された信号は、映像信号Ｆ３として映像表示部６に出力される。

画像表示部６は、映像信号Ｆ３を表示する。

映像処理切替制御部５は、映像処理切替指示信号Ｌ０を外部の制御用装置から受信する。映像処理切替指示信号Ｌ０は、ここでは機能Ａ及び機能Ｂの切替を指示する信号である。映像処理切替制御部５は、映像処理切替指示信号Ｌ０を受信して、対応する回路データＣ０を回路データ格納部４から取得する。そして、映像処理切替制御部５は、取得した回路データＣ０を回路データＣ１として映像処理部１に出力する。映像処理切替制御部５は、映像選択信号Ｌ１を映像選択部３に出力する。映像選択信号Ｌ１は、映像処理機能のリコンフィグレーションをおこなっている間は、映像選択部３に映像信号Ｆ２の出力を指示する信号である。また、映像選択信号Ｌ１は、映像処理機能のリコンフィグレーションをおこなっていない間は、映像選択部３に映像信号Ｆ１の出力を指示する信号である。

図２は、本発明の実施の形態１に係る画像表示装置の動作を説明するための図である。図２は、フレーム同期信号Ｍ０のタイミング、映像処理切替指示信号Ｌ０の入力タイミング、映像処理部１におけるリコンフィグレーション動作のタイミング、リコンフィグレーション完了信号Ｒ１の出力タイミング、映像選択信号Ｌ１の出力タイミング及び映像信号Ｆ３の出力タイミングを示している。図１及び図２を用いて、機能Ａの映像処理機能から機能Ｂの映像処理機能へ切替える時の本実施の形態１の動作例を説明する。機能Ａは、例えば、エッジ強調処理である。機能Ｂは、例えば、ノイズリダクション処理である。ノイズリダクション処理は、例えば、画像に含まれるノイズを除去する処理を行い、エッジ強調処理とは画像のエッジ部分を先鋭化する処理を行う。

図２では、まず、映像信号Ｆ０は、映像処理部１で、機能Ａ（例えば、エッジ強調処理）の処理を施された映像信号Ｆ１に変換される。機能Ａの処理を施された映像信号Ｆ１は、映像選択部３で選択されて、映像信号Ｆ３として映像表示部６に出力される。つまり、映像表示部６は、機能Ａ（例えば、エッジ強調処理）の処理を施された映像を表示する。

次に、機能Ａから機能Ｂへ切り替えるための映像処理切替指示信号Ｌ０が、映像処理切替制御部５へ入力される。映像処理切替指示信号Ｌ０は、例えば、「１」及び「０」で示され、「１」は機能Ａの選択を示し、「０」は機能Ｂの選択を示す。そして、映像処理切替制御部５は、映像処理切替指示信号Ｌ０の「１」から「０」への切り替わりのタイミング又は「０」から「１」への切り替わりのタイミングを基に、回路データＣ１を出力する。図２では、映像処理切替制御部５は、機能Ａ（１）から機能Ｂ（０）に切り替わるタイミングｔ_１で映像処理切替指示信号Ｌ０を入力する。

映像処理切替制御部５は、映像処理切替指示信号Ｌ０を受けると、映像処理切替指示信号Ｌ０における機能の切替わりタイミングｔ_１で、映像処理部１に回路データＣ１を出力する。ここで、映像処理切替指示信号Ｌ０は、機能Ａから機能Ｂへの切替わりを示す信号である。つまり、映像処理切替指示信号Ｌ０の信号レベルが、タイミングｔ_１で、「１」から「０」へ切り替わる。同様に、映像処理切替制御部５は、映像処理切替指示信号Ｌ０を受けると、映像処理切替指示信号Ｌ０を受けったタイミングｔ_１で、映像選択部３に映像選択信号Ｌ１を出力する。

映像選択部３は、映像処理切替制御部５から映像選択信号Ｌ１を受け取ると、直後のフレーム同期信号Ｍ０の同期タイミングｔ_２で、映像信号Ｆ２を選択して映像信号Ｆ３として出力する。映像信号Ｆ２は、タイミング調整部２が映像信号Ｆ０を一定時間だけ遅延して出力した映像信号である。このため、映像信号Ｆ２は、上述のエッジ強調処理又はノイズリダクション処理等の処理を施されていない映像信号Ｆ０である。このため、図２の「映像信号Ｆ３」では、「機能なしの映像」と記載している。つまり、映像表示部６は、機能Ａ（例えば、エッジ強調処理）又は機能Ｂ（例えば、ノイズリダクション処理）の処理を施されていない映像を表示する。

なお、「フレーム同期信号」とは、フレーム周期の同期信号である。フレーム同期信号Ｍ０は、同期信号Ｓ０のひとつである。同期信号Ｓ０は、２つの同期信号を有している。同期信号Ｓ０の他の同期信号は、ライン周期の同期信号（ライン同期信号）である。なお、ライン同期信号は、本実施の形態１の動作例においては説明に使用しない。フレーム同期信号Ｍ０の同期タイミングは、本発明の実施の形態１において、信号の立ち下がり部分でのタイミングである。

映像処理部１は、映像処理切替制御部５から回路データＣ１を受け取ると、直後のフレーム同期信号Ｍ０の同期タイミングｔ_２で、映像処理部１の回路を機能Ａから機能Ｂへ切り替える作業（リコンフィグレーション）を開始する。つまり、映像処理部１は、フレーム同期信号Ｍ０に同期したタイミングでリコンフィグレーションを開始する。映像処理部１は、リコンフィグレーションが完了したタイミングｔ_３でリコンフィグレーション完了信号Ｒ１を映像処理切替制御部５に出力する。本発明の実施の形態１のリコンフィグレーション完了信号Ｒ１は、例えば、正極性のパルス信号である。映像処理切替制御部５は、リコンフィグレーション完了信号Ｒ１が入力された直後のフレーム同期信号Ｍ０の同期タイミングｔ_４で、映像選択信号Ｌ１を映像選択部３に出力する。映像処理映像選択部３は、映像選択信号Ｌ１に応じて映像信号Ｆ１を選択して映像信号Ｆ３として出力する。つまり、映像表示部６は、機能Ｂ（例えば、ノイズリダクション処理）の処理を施された映像を表示する。

以上のように、映像処理装置１０は、「機能Ａの映像」から、「機能なしの映像」を経て、「機能Ｂの映像」へと表示映像を切り替える。

タイミング調整部２により映像信号Ｆ１と映像信号Ｆ２とのタイミングが合わせられていることにより、映像のフレーム同期が切れることがない。また、映像の切り替わりで映像の繰り返し又は映像の跳びが発生することなく、映像信号Ｆ１と映像信号Ｆ２との切り替えをおこなうことができる。

また、タイミング調整部２は、機能Ａ又は機能Ｂの映像処理部１に比べて回路規模が小さい。機能Ａの回路及び機能Ｂの回路を、同時にＦＰＧＡに搭載する場合に比べてＦＰＧＡのサイズが小さくなり、ボード面積及び消費電力の削減が可能である。

さらに、フレーム同期信号Ｍ０を基に制御を行うことにより、１つの映像の途中で機能の違いによる映像の変化は表示されない。つまり、例えば、１つの映像の上半分が機能Ａの処理がされた画像で表示され、下半分が機能Ｂの処理がされた画像で表示されることは無い。

実施の形態２．

図３は、本発明の実施の形態２に係る映像表示装置１１０の構成を示す図である。映像表示装置１１０は、映像処理装置１００及び映像表示部６を備える。実施の形態２に係る映像処理装置１００は、第一の映像処理部１、タイミング調整部２、映像選択部３、映像処理切替制御部５及び第二の映像処理部７を備える。また、映像処理装置１００は、さらに、回路データ格納部４を備える。ここでは映像処理部１、タイミング調整部２、映像選択部３、回路データ格納部４、映像処理切替制御部５及び第二の映像処理部７がＦＰＧＡに回路で実装されているものとする。

実施の形態２における映像表示装置１１０は、実施の形態１における映像表示装置１１に対して第二の映像処理部７を追加した点が異なる。

実施の形態２における映像処理装置１００は、第一の映像処理部１、タイミング調整部２、映像選択部３、回路データ格納部４及び映像処理切替制御部５が、実施の形態１における映像処理装置１０と同じ構成要素である。

映像信号Ｆ０、映像の同期信号Ｓ０及びフレーム同期信号ＭＯは、第一の映像処理部１及び第二の映像処理部７に入力される。映像の同期信号Ｓ０及びフレーム同期信号ＭＯは、映像処理切替制御部５に入力される。映像信号がコンポジット映像信号である場合には、映像信号Ｆ０、映像の同期信号Ｓ０及びフレーム同期信号ＭＯは重畳されている。映像信号がコンポーネント映像信号である場合には、映像信号Ｆ０、映像の同期信号Ｓ０及びフレーム同期信号ＭＯは別個の信号として入力される。

第一の映像処理部１は、映像処理を行った映像信号Ｆ１を映像選択部３に出力する。また、第一の映像処理部１は、映像処理切替制御部５から回路データＣ１を受信し映像処理機能のリコンフィグレーションをおこなう。映像処理機能のリコンフィグレーション後、第一の映像処理部１は、リコンフィグレーション完了信号Ｒ１を映像処理切替制御部５に出力する。

第二の映像処理部７は、映像処理を行った映像信号Ｆ４をタイミング制御部２に出力する。第二の映像処理部７は、第一の映像処理部１の簡易的な機能や限定した機能を搭載した回路である。そのため、第二の映像処理部７は、第一の映像処理部１に対して回路規模が小さい。

例えば、第一の映像処理部１の機能が二次元のローパスフィルタであった場合には、第二の映像処理部７は一次元のローパスフィルタの回路又はフィルタの次元数が第一の映像処理部１のフィルタと比べて少ないローパスフィルタの回路とする。

また、第二の映像処理部７は、映像処理切替制御部５から回路データＣ２を受信して映像処理機能のリコンフィグレーションをおこなう。第二の映像処理部７は、映像信号Ｆ２Ｐをタイミング調整部２に出力する。

タイミング調整部２は、映像信号Ｆ２を映像選択部３に出力する。映像信号Ｆ２は、映像信号Ｆ４を第一の映像処理部１から出力される映像信号Ｆ１と同じタイミングになるように遅延させた信号である。つまり、タイミング調整部２は、映像信号Ｆ４を遅延させて、映像信号Ｆ２として出力する。映像信号Ｆ２の出力タイミングは、第一の映像処理部１が映像信号Ｆ１を出力するタイミングと同じである。

映像選択部３は、映像処理切替制御部５から出力される映像選択信号Ｌ１を用いて、映像信号Ｆ１又は映像信号Ｆ２のどちらかを選択して映像信号Ｆ３として映像表示部６に出力する。

画像表示部６は、映像信号Ｆ３を表示する。

映像処理切替制御部５は、映像処理切替指示信号Ｌ０を外部の制御用装置から受信する。映像処理切替指示信号Ｌ０は、ここでは機能Ａ及び機能Ｂの切替を指示する信号である。映像処理切替指示信号Ｌ０を受信して、対応する回路データＣ０を回路データ格納部４から取得する。そして、映像処理切替制御部５は、第一の映像処理部１に回路データＣ１を出力する。また、映像処理切替制御部５は、映像選択信号Ｌ１を映像選択部３に出力する。映像選択信号Ｌ１は、映像処理機能のリコンフィグレーションをおこなっている間は、映像選択部３に映像信号Ｆ２の出力を指示する信号である。映像選択信号Ｌ１は、映像処理機能のリコンフィグレーションをおこなっていない間は、映像選択部３に映像信号Ｆ１の出力を指示する信号である。さらに映像処理切替制御部５は、第一の映像処理部１の書込みが完了すると、映像選択部３に映像信号Ｆ１を出力するように指示する。その後に映像処理切替制御部５は、対応する回路データＣ０を回路データ格納部４から取得し、第二の映像処理部７に回路データＣ２を出力する。

図４は、本発明の実施の形態２に係る映像処理装置１０の動作を説明するための図である。図４は、フレーム同期信号Ｍ０のタイミング、映像処理切替指示信号Ｌ０の入力タイミング、第一の映像処理部１におけるリコンフィグレーション動作のタイミング、リコンフィグレーション完了信号Ｒ１の出力タイミング、第二の映像処理部７におけるリコンフィグレーション動作のタイミング、映像選択信号Ｌ１の出力タイミング及び映像信号Ｆ３の出力タイミングを示している。図３及び図４を用いて、機能Ａの映像処理機能から機能Ｂの映像処理機能への切り替えをおこなう時の動作例を説明する。この時、機能Ａの簡易機能を機能Ａ１とし、機能Ｂの簡易機能を機能Ｂ１とする。機能Ａが、例えば、エッジ強調処理の場合、機能Ａ１は、例えば、強調するエッジの検出に用いる画素数を機能Ａに比べて機能を削減したエッジ強調処理である。機能Ｂが、例えば、ノイズリダクション処理の場合、機能Ｂ１は、例えば、低減するノイズの検出に用いる画素数を機能Ｂに比べて機能を削減したノイズリダクション処理である。具体的には、機能Ｂが、３次元ノイズリダクション処理で、機能Ｂ１が、２次元ノイズリダクション処理等である。機能Ａ及びＢは第一の映像処理部１に搭載され、機能Ａ１及びＢ１は第二の映像処理部７に搭載される。

図４では、まず、映像信号Ｆ０は、第一の映像処理部１で、機能Ａ（例えば、エッジ強調処理）の処理を施された映像信号Ｆ１に変換される。機能Ａの処理を施された映像信号Ｆ１は、映像選択部３で選択されて、映像信号Ｆ３として映像表示部６に出力される。つまり、映像表示部６は、機能Ａ（例えば、エッジ強調処理）の処理を施された映像を表示する。

次に、機能Ａから機能Ｂへ切り替えるための映像処理切替指示信号Ｌ０が、映像処理切替制御部５へ入力される。映像処理切替指示信号Ｌ０は、例えば、「１」及び「０」で示され、「１」は機能Ａの選択を示し、「０」は機能Ｂの選択を示す。そして、映像処理切替制御部５は、映像処理切替指示信号Ｌ０の「１」から「０」への切り替わりのタイミング又は「０」から「１」への切り替わりのタイミングを基に、回路データＣ１を出力する。図２では、映像処理切替制御部５は、機能Ａ（１）から機能Ｂ（０）に切り替わる映像処理切替指示信号Ｌ０を入力する。

映像処理切替制御部５は、映像処理切替指示信号Ｌ０を受けると、映像処理切替指示信号Ｌ０における機能の切替わりタイミングｔ_１で、映像処理部１に回路データＣ１を出力する。ここで、映像処理切替指示信号Ｌ０は、機能Ａから機能Ｂへの切替わりを示す信号である。つまり、映像処理切替指示信号Ｌ０の信号レベルが、タイミングｔ_１で、「１」から「０」へ切り替わる。同様に、映像処理切替制御部５は、映像処理切替指示信号Ｌ０を受けると、映像処理切替指示信号Ｌ０を受けったタイミングｔ_１で、映像選択部３に映像選択信号Ｌ１を出力する。

映像選択部３は、映像処理切替制御部５から映像選択信号Ｌ１を受け取ると、直後のフレーム同期信号Ｍ０の同期タイミングｔ_２で、映像信号Ｆ２を選択して映像信号Ｆ３として出力する。映像信号Ｆ２は、タイミング調整部２が映像信号Ｆ４を一定時間遅延して出力した映像信号である。このため、映像信号Ｆ２は、上述の簡易化されたエッジ強調処理又は簡易化されたノイズリダクション処理を施された映像信号Ｆ４である。つまり、映像表示部６は、ｔ_２のタイミングでは、機能Ａ１の処理を施された映像を表示する。

第一の映像処理部１は、映像処理切替制御部５から回路データＣ１を受け取ると、直後のフレーム同期信号Ｍ０の同期タイミングｔ_２で、映像処理部１の回路を機能Ａから機能Ｂへ切り替える作業（リコンフィグレーション）を開始する。つまり、映像処理部１は、フレーム同期信号Ｍ０に同期したタイミングでリコンフィグレーションを開始する。映像処理部１は、リコンフィグレーションが完了したタイミングｔ_３でリコンフィグレーション完了信号Ｒ１を映像処理切替制御部５に出力する。本発明の実施の形態１のリコンフィグレーション完了信号Ｒ１は、例えば、正極性のパルス信号である。映像処理切替制御部５は、リコンフィグレーション完了信号Ｒ１が出力された直後のフレーム同期信号Ｍ０の同期タイミングｔ_４で、映像選択信号Ｌ１を映像選択部３に出力する。映像処理映像選択部３は、映像選択信号Ｌ１に応じて映像信号Ｆ１を選択して映像信号Ｆ３として出力する。つまり、映像表示部６は、機能Ｂ（例えば、ノイズリダクション処理）の処理を施された映像を表示する。

以上のように、映像処理装置１０は、「機能Ａの映像」から、「機能Ａ１の映像」を経て、「機能Ｂの映像」へと表示映像を切り替える。

タイミング調整部２を置き、映像信号Ｆ１とＦ４とのタイミングを合わせることで映像の同期が切れることなく映像信号を切り替えることができる。

また、タイミング調整部２と第二の映像処理部７とは、第一の映像処理部１に比べて回路規模が小さい。これにより、機能Ａ及び機能Ｂの回路を同時にＦＰＧＡに搭載する場合に比べてＦＰＧＡのサイズが小さくなり、ボード面積及び消費電力の削減が可能である。

第二の映像処理部７を搭載することにより、切り替え中においても映像処理の機能を使うことができる。

さらに、フレーム同期で信号Ｍ０を基に制御を行うことにより、１つの映像の途中で機能の違いによる映像の変化は表示されない。つまり、例えば、１つの映像の上半分が機能Ａの処理がされた画像で表示され、下半分が機能Ｂの処理がされた画像で表示されることは無い。また、本実施の形態では回路データ格納部４をＦＰＧＡに回路で実装されているものとしたが、これに限定するものではない。EEPROMやDRAMなどの外部メモリでも代用できる。

なお、以上のように本発明の実施の形態について説明したが、本発明はこれらの実施の形態に限るものではない。

１ （第一の）映像処理部
２ タイミング調整部
３ 映像選択部
４ 回路データ格納部
５ 映像処理切替制御部
６ 映像表示部
７ 第二の映像処理部
１０，１００ 映像処理装置
１１，１１０ 映像表示装置
Ｆ０，Ｆ１，Ｆ２Ｐ，Ｆ２，Ｆ３ 映像信号
Ｓ０ 同期信号
Ｍ０ フレーム同期信号
Ｃ０，Ｃ１，Ｃ２ 回路データ
Ｒ１ リコンフィグレーション完了信号
Ｌ１ 映像選択信号
Ｌ０ 映像処理切替指示信号

Claims (6)

1. パーシャルリコンフィグレーション機能に対応したＦＰＧＡに搭載する映像処理装置において、
   映像信号を入力して映像処理をして、映像処理された映像信号を出力する映像処理部と、
   前記映像信号を入力して、前記映像処理された映像信号と同じタイミングで遅延された映像信号を出力するタイミング調整部と、
   前記映像処理された映像信号と前記遅延された映像信号とを選択して出力する映像選択部と、
   前記ＦＰＧＡにおいて第１の機能がコンフィグレーションされている前記映像処理部に第２の機能をコンフィグレーションすることにより前記第１の機能から前記第２の機能への切替えを外部からの映像処理切替指示信号に基づき制御し、前記映像選択部の選択を制御する映像処理切替制御部とを備え、
   前記映像処理切替制御部は、前記切替えが行われている間、前記遅延された映像信号を選択するように前記映像選択部を制御する
   ことを特徴とする映像処理装置。
2. 前記映像処理切替制御部は、
   フレーム同期信号に同期したタイミングで制御を行う
   ことを特徴とする請求項１に記載の画像処理装置。
3. 請求項１又は２に記載の映像処理装置と、前記映像選択部の出力映像信号を表示する映像表示部とを備えることを特徴とする映像表示装置。
4. パーシャルリコンフィグレーション機能に対応したＦＰＧＡに搭載する映像処理装置において、
   映像信号を入力して映像処理をして、映像処理された映像信号を出力する第一の映像処理部と、
   映像信号を入力して映像処理をして、映像処理された第二の映像信号を出力する第二の映像処理部と、
   前記映像処理された第二の映像信号を入力して、前記映像処理された映像信号と同じタイミングで遅延された映像信号を出力するタイミング調整部と、
   前記映像処理された映像信号と前記遅延された映像信号とを選択して出力する映像選択部と、
   前記ＦＰＧＡにおいて第１の機能がコンフィグレーションされている前記第一の映像処理部に第２の機能をコンフィグレーションすることにより前記第１の機能から前記第２の機能への切替えを外部からの映像処理切替指示信号に基づき制御し、前記映像選択部の選択を制御する映像処理切替制御部とを
   備え、
   前記映像処理切替制御部は、前記切替えが行われている間、前記遅延された映像信号を選択するように前記映像選択部を制御し、
   前記第二の映像処理部は、その回路規模が、前記第一の映像処理部の回路規模と比べ小さいものである
   ことを特徴とする映像処理装置。
5. 前記映像処理切替制御部は、
   フレーム同期信号に同期したタイミングで制御を行う
   ことを特徴とする請求項４に記載の画像処理装置。
6. 請求項４又は５に記載の映像処理装置と、前記映像選択部の出力映像信号を表示する映像表示部とを備えることを特徴とする映像表示装置。

Images