JP6186364B2 - ミラーデバイスの製造方法 - Google Patents

Description

ここに開示された技術は、ミラーデバイスの製造方法に関するものである。

従来より、ミラーをアクチュエータにより傾動させるミラーデバイスが知られている。例えば、特許文献１に開示されたものがある。このミラーデバイスのアクチュエータは、圧電駆動式であり、アクチュエータ本体と、アクチュエータ本体の上に積層された圧電素子とを有している。

このようなミラーデバイスは、例えば、ＳＯＩ基板等の基板に別の層を成膜したり、該基板をエッチングしたりすることによって形成されている。例えば、特許文献１のミラーデバイスの製造方法では、ＳＯＩ基板上に絶縁膜（例えば、酸化膜）を形成し、圧電素子を構成する下部電極層、圧電体層及び上部電極層をその絶縁膜上に積層させる。続いて、所定形状のマスクを形成してエッチングすることによって、上部電極層および圧電体層を圧電素子の形状に形成する。その後、圧電素子を含むアクチュエータ本体となる部分やミラーとなる部分をレジストマスクで覆い、アクチュエータ本体となる部分の外周部分やミラーとなる部分の外周部分をエッチングにより除去する。こうして、アクチュエータ本体やミラーを形成している。

特開２０１１−２２７２１６号公報

ところで、レジストマスクを形成するためには、基板等にレジストを塗布し、露光、現像を行う。ここで、前述のような圧電駆動式のミラーデバイスにおいては、アクチュエータ本体となる部分には圧電素子が積層されているため、アクチュエータ本体となる部分のレジストは、ミラーとなる部分のレジストに比べて、基板からの高さが圧電素子の分だけ高くなる。このようにレジスト中において基板からの高さが高い部分と低い部分とが存在すると、フォトリソグラフィの条件の設定が難しくなる。つまり、レジストが厚い領域では、露光エネルギを大きくするとか、露光時間や現像時間を長くするとかしないと、レジストが溶解しきらず、レジストが不要に残存してしまう。一方、レジストが薄い領域では、フォトリソグラフィの条件が強すぎると、レジストが必要以上に溶解してしまう。つまり、レジスト中において基板からの高さが高い部分と低い部分とが存在すると、所望の形状のレジストマスクを形成することが難しくなる。特に、レジストマスク中にスリットのような細隙を形成する場合にはこの問題が大きくなる。所望の形状のレジストマスクを形成できないと、アクチュエータ本体となる部分やミラーとなる部分を精度良く形成できない。

ここに開示された技術は、かかる点に鑑みてなされたものであり、その目的とするところは、基板のうちアクチュエータ本体となる部分とミラーとなる部分との両方を精度良く形成することにある。

ここに開示された技術は、ミラーと、表面に圧電素子が積層されたアクチュエータ本体を有し、該ミラーを駆動するアクチュエータとを備えたミラーデバイスの製造方法であって、表面に絶縁膜が形成され、前記アクチュエータ本体となる部分の該絶縁膜上に前記圧電素子が積層された基板を準備する準備工程と、前記基板のうち、前記アクチュエータ本体となる部分を含む第１領域の前記絶縁膜を残存させ、前記ミラーとなる部分を含む第２領域の絶縁膜をエッチングにより除去する第１除去工程と、前記基板の前記第１領域のうち、少なくともアクチュエータ本体となる部分の外周部分の前記絶縁膜をエッチングにより除去する第２除去工程と、前記基板のうち前記アクチュエータ本体となる部分及び前記ミラーとなる部分を覆うレジストマスクを形成して、前記基板のうち前記アクチュエータ本体となる部分の外周部分及び前記ミラーとなる部分の外周部分をエッチングにより除去する第３除去工程とを含み、前記第２除去工程では、前記アクチュエータ本体となる部分の表面に前記絶縁膜を前記圧電素子よりも外側にはみ出す状態で残存させ、前記第３除去工程における前記レジストマスクは、前記基板のうち前記ミラーとなる部分の外周部分を露出させる第２スリットと前記基板のうち前記アクチュエータ本体となる部分の外周部分及び該アクチュエータ本体となる部分の前記絶縁膜を露出させ且つ該第２スリットよりも幅広の第１スリットとを有するものとする。

前記の構成によれば、アクチュエータ本体となる部分のレジストマスクは、ミラーとなる部分のレジストマスクに比べて、基板からの高さが圧電素子の分だけ高くなる。そのため、レジストマスクのうち前記アクチュエータ本体となる部分の外周部分を露出させる第１スリットは、前記ミラーとなる部分の外周部分を露出させる第２スリットよりも深くなる。そうすると、第１スリットは、フォトリソグラフィの条件が弱すぎるとレジストマスクを貫通するように形成できない一方、第２スリットは、フォトリソグラフィの条件を強くし過ぎると精度良く形成できないという、両立が困難な状態となり得る。

それに対し、前記の構成によれば、第１スリットを第２スリットよりも幅広に構成している。こうすることによって、フォトリソグラフィの条件をあまり強くしなくても、例えば、フォトリソグラフィの条件を第２スリットに合わせたとしても、第１スリットをレジストマスクを貫通するように形成することができる。また、フォトリソグラフィの条件を強くしなくてもよいので、第２スリットも精度良く形成することができる。

ここで、スリットの幅を広くするということは、その後のエッチングにおいて、エッチングされる領域が拡大することに繋がる。つまり、第１スリットは、基板のうち前記アクチュエータ本体となる部分の外周部分に加えて、該アクチュエータ本体となる部分の一部も露出させる。しかしながら、アクチュエータ本体となる部分のうち第１スリットから露出する部分には絶縁膜が設けられている。該絶縁膜がレジストマスクとして機能するので、該露出する部分のエッチングが抑制される。したがって、アクチュエータ本体となる部分の外周部分だけを精度良くエッチングすることができる。このとき、第２スリットは精度良く形成されているので、ミラーとなる部分については、その外周部分だけを精度良くエッチングすることができる。

前記ミラーデバイスの製造方法によれば、レジストマスクを精度良く形成することができ、その結果、基板のうちアクチュエータ本体となる部分とミラーとなる部分の両方を精度良く形成することができる。

図１は、実施形態１に係るミラーデバイスの平面図である。 図２は、図１のII−II線における断面図である。 図３は、ミラーデバイスの断面図であって、（Ａ）は、図１のＡ−Ａ線における断面図であり、（Ｂ）は、図１のＢ−Ｂ線における断面図である。 図４は、波長選択スイッチの概略図である。 図５は、表面にＳｉＯ_２膜が形成され、該ＳｉＯ_２膜上に圧電素子が積層されたＳＯＩ基板の断面図である。 図６は、ＳＯＩ基板の平面図である。 図７は、第１マスキング工程におけるＳＯＩ基板の断面図であって、（Ａ）は、図１のＡ−Ａ線の断面に相当する断面図であり、（Ｂ）は、図１のＢ−Ｂ線の断面に相当する断面図である。 図８は、第１エッチング工程におけるＳＯＩ基板の断面図であって、（Ａ）は、図１のＡ−Ａ線の断面に相当する断面図であり、（Ｂ）は、図１のＢ−Ｂ線の断面に相当する断面図である。 図９は、第２マスキング工程におけるＳＯＩ基板の断面図であって、（Ａ）は、図１のＡ−Ａ線の断面に相当する断面図であり、（Ｂ）は、図１のＢ−Ｂ線の断面に相当する断面図である。 図１０は、第２エッチング工程におけるＳＯＩ基板の断面図であって、（Ａ）は、図１のＡ−Ａ線の断面に相当する断面図であり、（Ｂ）は、図１のＢ−Ｂ線の断面に相当する断面図である。 図１１は、第３マスキング工程におけるＳＯＩ基板の断面図であって、（Ａ）は、図１のＡ−Ａ線の断面に相当する断面図であり、（Ｂ）は、図１のＢ−Ｂ線の断面に相当する断面図である。 図１２は、第３エッチング工程におけるＳＯＩ基板の断面図であって、（Ａ）は、図１のＡ−Ａ線の断面に相当する断面図であり、（Ｂ）は、図１のＢ−Ｂ線の断面に相当する断面図である。 図１３は、アクチュエータのＳｉＯ_２膜の拡大断面図である。 図１４は、実施形態２に係るミラーデバイスの平面図である。 図１５は、図１４のXV−XV線における断面図である。

以下、例示的な実施形態を図面に基づいて詳細に説明する。

《実施形態１》
−ミラーデバイスの構成−
図１は、ミラーデバイス１００の平面図を、図２は、図１のII−II線における断面図を、図３（Ａ）は、図１のＡ−Ａ線における断面図を、図３（Ｂ）は、図１のＢ−Ｂ線における断面図を示す。尚、図２では、図を簡略化するために圧電体層４２を薄く描いている。

ミラーデバイス１００は、枠状のベース部２と、２００個のアクチュエータ１，１，…と、１００個のミラー１１０，１１０，…と、１００個の梁部材１２０，１２０，…と、各アクチュエータ１とミラー１１０とを連結する第１ヒンジ６と、各ミラー１１０と各梁部材１２０とを連結する第２ヒンジ７と、アクチュエータ１，１，…を制御する制御部１３０とを備えている。１個のミラー１１０と、２個のアクチュエータ１，１と、１個の梁部材１２０とで１セットのミラーユニットを構成する。すなわち、各ミラー１１０は、２個のアクチュエータ１，１と１個の梁部材１２０とによって支持され、２個のアクチュエータ１，１により駆動される。その結果、ミラー１１０は、互いに直交する主軸Ｘ及び副軸Ｙ回りに回動する。

このミラーデバイス１００は、図２に示すように、ＳＯＩ（Silicon on Insulator）基板２００を用いて製造されている。ＳＯＩ基板２００は、単結晶シリコンで形成された第１シリコン層２１０と、ＳｉＯ_２で形成された酸化膜層２２０と、単結晶シリコンで形成された第２シリコン層２３０とがこの順で積層されて構成されている。

ベース部２は、概略長方形の枠状に形成されている。ベース部２の大部分は、第１シリコン層２１０、酸化膜層２２０及び第２シリコン層２３０で形成されている。

ミラー１１０は、概略長方形状をした板状に形成されている。ミラー１１０は、第１シリコン層２１０で形成されたミラー本体１１１と、ミラー本体１１１の表面に積層された鏡面層１１２とを有している。１００個のミラー１１０，１１０，…は、主軸Ｘ方向に並んで配列されている。

第１ヒンジ６は、一端がアクチュエータ１の先端に連結され、他端がミラー１１０の端縁に連結されている。第１ヒンジ６は、アクチュエータ１の先端とミラー１１０の一辺との間を蛇行するように延びている。これにより、第１ヒンジ６は、容易に変形できるように構成されている。ミラー１１０には、２つの第１ヒンジ６，６が連結されている。つまり、ミラー１１０には、２つのアクチュエータ１，１が第１ヒンジ６，６を介して連結されている。２つの第１ヒンジ６，６は、ミラー１１０の一辺の中点に対して対称な位置に連結されている。第１ヒンジ６は、第１シリコン層２１０で形成されている。

第２ヒンジ７の一端は、ミラー１１０の、第１ヒンジ６が連結された一辺と対向する一辺に連結されている。一方、第２ヒンジ７の他端は、梁部材１２０に連結されている。第２ヒンジ７は、ミラー１１０の一辺と梁部材１２０との間を蛇行するように延びている。これにより、第２ヒンジ７は、容易に変形できるように構成されている。第２ヒンジ７は、ミラー１１０の一辺の中点に連結されている。第２ヒンジ７は、第１シリコン層２１０で形成されている。

各アクチュエータ１は、前記ベース部２と、該ベース部２に連結されたアクチュエータ本体３と、アクチュエータ本体３の表面に形成された圧電素子４とを備えている。２００個のアクチュエータ１，１，…は、主軸Ｘ方向と平行な方向に並んで配列されている。

アクチュエータ本体３は、その基端がベース部２に連結され、ベース部２に片持ち状に支持されている。アクチュエータ本体３は、平面視長方形の板状に形成され、副軸Ｙ方向に延びている。また、アクチュエータ本体３の先端には、第１ヒンジ６が連結されている。アクチュエータ本体３は、第１シリコン層２１０で形成されている。アクチュエータ本体３は、ベース部２のうち第１シリコン層２１０で形成された部分と一体に形成されている。

圧電素子４は、アクチュエータ本体３の表面（ミラー１１０の鏡面層１１２が積層された面と同じ側の面）に形成されている。圧電素子４は、下部電極４１と、上部電極４３と、これらに挟持された圧電体層４２とを有する。下部電極４１、圧電体層４２、上部電極４３は、アクチュエータ本体３の表面にこの順で積層されている。圧電素子４は、ＳＯＩ基板２００とは別の部材で形成されている。詳しくは、下部電極４１は、Ｐｔ／Ｔｉ膜で形成されている。圧電体層４２は、チタン酸ジルコン酸鉛（ＰＺＴ）で形成されている。上部電極４３は、Ａｕ／Ｔｉ膜で形成されている。

圧電体層４２は、アクチュエータ本体３だけでなく、ベース部２の表面に亘って延び、後述する、梁部材１２０の圧電素子５の圧電体層５２と一体的に形成されている。つまり、アクチュエータ１，１，…の圧電体層４２，４２，…及び梁部材１２０，１２０，…の圧電体層５２，５２，…は、１つに連結されている。

上部電極４３は、アクチュエータ本体３に対応する領域に形成されている。上部電極４３は、圧電体層４２のうちベース部２上の部分に設けられた上部端子４３ａに配線パターンを介して電気的に接続されている。上部端子４３ａは、各上部電極４３につき１個設けられている。

下部電極４１は、圧電体層４２と概ね同様の形状をしている。すなわち、下部電極４１は、アクチュエータ本体３だけでなく、ベース部２の表面に亘って延び、後述する、梁部材１２０の圧電素子５の下部電極５１と一体的に形成されている。下部電極４１は、外部に露出していない。ベース部２には、下部電極４１と電気的に接続された下部端子４１ａが設けられている。１個の下部端子４１ａに、全ての下部電極４１，４１，…が接続されている。

梁部材１２０は、前記ベース部２に連結された梁本体１２１と、梁本体１２１の表面に形成された圧電素子５とを備えている。１００個の梁部材１２０，１２０，…は、主軸Ｘ方向と平行な方向に並んで配列されている。尚、梁部材１２０は、圧電素子５を有しているが、ミラー１１０の駆動を行わず、ミラー１１０を支持している。

梁部材１２０は、主軸Ｘを挟んでアクチュエータ１，１の反対側に設けられている。梁本体１２１は、その基端がベース部２に連結され、ベース部２に片持ち状に支持されている。梁本体１２１は、平面視長方形の板状に形成され、副軸Ｙ方向に延びている。また、梁本体１２１の先端には、第２ヒンジ７が連結されている。梁本体１２１は、第１シリコン層２１０で形成されている。梁本体１２１は、ベース部２のうち第１シリコン層２１０で形成された部分と一体に形成されている。

圧電素子５は、前記圧電素子４と同様の構成である。つまり、圧電素子５は、下部電極５１と、上部電極５３と、これらに挟持された圧電体層５２とを有する。ただし、圧電素子５は、梁本体１２１の表面の概ね全体に亘って設けられており、圧電素子４よりも幅広に形成されている。ベース部２には、上部電極５３と電気的に接続された上部端子５３ａが設けられている。１個の上部端子５３ａに、全ての上部電極５３，５３，…が接続されている。

−ミラーデバイスの動作−
次に、このように構成されたミラーデバイス１００の動作について説明する。制御部１３０は、上部端子４３ａ及び上部端子５３ａと下部端子４１ａとに電圧を印加する。この電圧に応じて、圧電体層４２が収縮又は伸張し、アクチュエータ本体３が上方又は下方に湾曲すると共に、圧電体層５２が収縮又は伸張し、梁本体１２１が上方又は下方に湾曲する。

さらに詳しくは、制御部は、各アクチュエータ１の下部電極４１及び上部電極４３にオフセット電圧を印加すると共に、梁部材１２０の下部電極５１及び上部電極５３にもオフセット電圧を印加する。これにより、アクチュエータ１は圧電素子４を内側にして湾曲し、梁部材１２０も圧電素子５を内側にして湾曲する。アクチュエータ１のオフセット電圧と梁部材１２０のオフセット電圧とは、アクチュエータ１の先端と梁部材１２０の先端との高さ（Ｚ方向の位置）が同じになるように設定されている。つまり、アクチュエータ１及び梁部材１２０にオフセット電圧を印加した状態（以下、「基準状態」という）においては、ミラー１１０は、ＸＹ平面に平行な状態となっている。尚、梁部材１２０の圧電素子５は、梁部材１２０をオフセットさせて基準状態とするために電圧が印加されるが、ミラー１１０の駆動のためには用いられない。

この状態から、各アクチュエータ１の下部電極４１及び上部電極４３に印加している電圧を増減することによって、各アクチュエータ１を湾曲させてミラー１１０を回動させる。具体的には、２つのアクチュエータ１，１の印加電圧を両方とも増加させるか又は減少させることによって、２つのアクチュエータ１，１を両方とも同じ方向に湾曲させて、ミラー１１０を主軸Ｘ周りに回動させることができる。このとき、２つのアクチュエータ１，１の印加電圧を両方とも増加させるか、減少させるかによって、ミラー１１０の主軸Ｘ周りの回動方向を切り替えることができる。また、一方のアクチュエータ１の印加電圧を増加させ，他方のアクチュエータ１の印加電圧を減少させることによって、２つのアクチュエータ１，１を互いに逆向きに湾曲させて、ミラー１１０を副軸Ｙ周りに回動させることができる。このとき、印加電圧を増加させるアクチュエータ１と印加電圧を減少させるアクチュエータ１とを入れ替えることによって、ミラー１１０の副軸Ｙ周りの回動方向を切り替えることができる。

制御部１３０は、ＣＰＵのような演算装置で構成され得る。制御部１３０は、ミラー１１０を所望の回動角に回動させるための駆動電圧の電圧値を、演算装置からアクセス可能な記憶装置に記憶されているパラメータを参照して決定する。パラメータは、各駆動電圧ごとのミラー１１０の回動角を表しており、テーブル形式のデータであったり、近似曲線の係数の形式で記憶装置に記憶されている。

このミラーデバイス１００は、例えば、波長選択スイッチ１０８に組み込まれて使用され得る。図４に、波長選択スイッチ１０８の概略図を示す。

波長選択スイッチ１０８は、１つの入力用光ファイバ１８１と、３つの出力用光ファイバ１８２〜１８４と、光ファイバ１８１〜１８４に設けられたコリメータ１８５と、回折格子で構成された分光器１８６と、レンズ１８７と、ミラーデバイス１００とを備えている。尚、この例では、出力用ファイバは、３本だけであるが、これに限られるものではない。

この波長選択スイッチ１０８においては、入力用光ファイバ１８１を介して、複数の異なる波長の光信号が入力される。この光信号は、コリメータ１８５により平行光にされる。平行光となった光信号は、分光器１８６によって、所定の数の特定波長の光信号に分波される。分波された光信号は、レンズ１８７によって集光され、ミラーデバイス１００に入射する。分波される特定波長の個数と、ミラーデバイス１００のミラー１１０の個数は対応している。つまり、分波された特定波長の光信号は、それぞれ対応するミラー１１０に入射する。そして、該光信号は、各ミラー１１０により反射し、再びレンズ１８７を通って、分光器１８６へ入射する。分光器１８６は、複数の異なる波長の光信号を合波し、出力用光ファイバ１８２〜１８４へ出力する。ここで、ミラーデバイス１００は、各ミラー１１０を主軸Ｘ周りに回動させることによって光信号の反射角度を調整して、対応する光信号がどの出力用光ファイバ１８２〜１８４へ入力されるのかを切り替える。さらに詳しくは、光信号を入力する出力用光ファイバ１８２〜１８４を切り替えるために各ミラー１１０の主軸Ｘ周りの回動角を変更するときには、ミラー１１０を一旦、副軸Ｙ周りに回動させた状態で主軸Ｘ周りの回動角を変更し、その後、副軸Ｙ周りの回動を元に戻す。こうすることによって、主軸Ｘ周りの回動角を変更する際に、ミラー１１０からの反射光が所望していない出力用光ファイバへ入力されてしまうことを防止している。

−ミラーデバイスの製造方法−
続いて、ミラーデバイス１００の製造方法について説明する。図５〜１２に、ミラーデバイス１００の製造工程を説明するためのＳＯＩ基板２００を示す。図５は、表面にＳｉＯ_２膜２４０が形成され、該ＳｉＯ_２膜２４０上に圧電素子４が積層されたＳＯＩ基板２００の断面図である。図６は、ＳＯＩ基板２００の平面図である。図７〜１２は、製造工程中のＳＯＩ基板２００の断面図であって、（Ａ）は、図１のＡ−Ａ線の断面に相当する断面図であり、（Ｂ）は、図１のＢ−Ｂ線の断面に相当する断面図である。ただし、図７〜１２においては、ＳＯＩ基板２００の酸化膜層２２０及び第２シリコン層２３０の図示を省略している。尚、アクチュエータ１と梁部材１２０とは同じ工程で形成されるため、以下の説明では、梁部材１２０についての説明を省略する。

まず、準備工程において、表面に絶縁膜が形成された基板であって前記アクチュエータ本体となる部分の前記絶縁膜上に前記圧電素子が形成された基板を準備する。この準備工程は、基板準備工程と、成膜工程と、圧電素子形成工程とを含んでいる。

基板準備工程では、ＳＯＩ基板２００を準備する。ＳＯＩ基板２００は、基板の一例である。

その後、成膜工程において、ＳＯＩ基板２００の第１シリコン層２１０の表面にＳｉＯ_２膜２４０、Ｐｔ／Ｔｉ膜、ＰＺＴ膜及びＡｕ／Ｔｉ膜を順に成膜する。詳しくは、まず、絶縁膜としてのＳｉＯ_２膜２４０をＳＯＩ基板２００の全面に熱酸化によって成膜する。その後、ＳｉＯ_２膜２４０が成膜された第１シリコン層２１０の表面に、Ｐｔ／Ｔｉ膜、ＰＺＴ膜及びＡｕ／Ｔｉ膜を順にスパッタリングにより成膜する。尚、Ａｕ／Ｔｉ膜を成膜する前に、ＰＺＴ膜のうち下部電極４１の下部端子４１ａが設けられる部分をウェットエッチングにより除去しておく。これにより、当該除去した部分においては、Ｐｔ／Ｔｉ膜上にＡｕ／Ｔｉ膜が積層され、両者が電気的に接続される。ＳｉＯ_２膜２４０は絶縁膜の一例である。

そして、圧電素子形成工程において、Ａｕ／Ｔｉ膜、ＰＺＴ膜及びＰｔ／Ｔｉ膜を順にエッチングして、図５に示すように圧電素子４を形成する。詳しくは、まず、Ａｕ／Ｔｉ膜をドライエッチングして、上部端子４３ａ、上部端子５３ａ、下部端子４１ａ及び上部電極４３を形成する。次に、ＰＺＴ膜及びＰｔ／Ｔｉ膜をドライエッチングして、圧電体層４２及び下部電極４１を形成する。

こうして、図５に示すように、ＳＯＩ基板２００のうちアクチュエータ本体３となる部分（以下、「アクチュエータ本体部分」ともいう）２５１のＳｉＯ_２膜２４０の上に圧電素子４が形成される。

次に、第１除去工程において、ＳＯＩ基板２００の第２領域２００ｂのＳｉＯ_２膜２４０を除去する。ここで、ＳＯＩ基板２００には、図６に示すように、アクチュエータ本体部分２５１及び梁本体１２１となる部分（以下、「梁本体部分」ともいう）２５７を含む第１領域２００ａと、ミラー１１０となる部分（以下、「ミラー部分」ともいう）２５２、第１ヒンジ６となる部分（以下、「第１ヒンジ部分」ともいう）２５３及び第２ヒンジ７となる部分（以下、「第２ヒンジ部分」ともいう）２５４を含む第２領域２００ｂとを有している。第１領域２００ａには、アクチュエータ本体部分２５１及び梁本体部分２５７の他にアクチュエータ本体部分２５１の外周部分２５５及び梁本体部分２５７の外周部分２５８も含まれている。第２領域２００ｂは、ミラー部分２５２、第１ヒンジ部分２５３及び第２ヒンジ部分２５４の他に、それらの外周部分２５６も含まれている。第１除去工程は、第１マスキング工程と、第１エッチング工程とを含んでいる。

まず、第１マスキング工程において、図７に示すように、第１領域２００ａを覆い、第２領域２００ｂを露出する第１レジストマスク３１０を形成する。具体的には、スピンコートによりＳＯＩ基板２００表面にポジ型のレジストを塗布し、レジストに対して露光及び現像を施して、所定パターンの第１レジストマスク３１０を形成する。第１レジストマスク３１０は、第１領域２００ａを覆い、第２領域２００ｂを露出させている。

その後、第１エッチング工程において、等方性である、ＨＦを用いたウェットエッチングにより第２領域２００ｂのＳｉＯ_２膜２４０を除去する。その結果、図８（Ｂ）に示すように、第２領域２００ｂのＳｉＯ_２膜２４０が除去される。一方、図８（Ａ）に示すように、第１領域２００ａにはＳｉＯ_２膜２４０が残存する。その後、第１レジストマスク３１０を除去する。尚、等方性のドライエッチングを用いてもよい。

次に、第２除去工程において、第１領域２００ａにおいて、アクチュエータ本体部分２５１の外周部分２５５のＳｉＯ_２膜２４０を除去する。第２除去工程は、第２マスキング工程と、第２エッチング工程とを含んでいる。

まず、第２マスキング工程において、第１領域２００ａにおけるアクチュエータ本体部分２５１及び第２領域２００ｂの全面を覆う第２レジストマスク３２０を形成する。詳しくは、第２レジストマスク３２０は、ポジ型であって、図９（Ａ）に示すように、第１領域２００ａにおいて、アクチュエータ本体部分２５１を覆い、アクチュエータ本体部分２５１の外周部分２５５、即ち、隣り合うアクチュエータ本体部分２５１，２５１の間の部分を露出させている。アクチュエータ本体部分２５１には圧電素子４が積層されているので、第２レジストマスク３２０は、圧電素子４も覆っている。このとき、第２レジストマスク３２０は、圧電素子４の側面も完全に覆っており、アクチュエータ本体部分２５１におけるＳｉＯ_２膜２４０も覆っている。また、第２レジストマスク３２０は、図９（Ｂ）に示すように、第２領域２００ｂの全面を覆っている。

その後、第２エッチング工程において、第１領域２００ａにおいて、アクチュエータ本体部分２５１の外周部分２５５のＳｉＯ_２膜２４０を異方性ドライエッチングにより除去する。その結果、図１０（Ａ）に示すように、アクチュエータ本体部分２５１の外周部分２５５のＳｉＯ_２膜２４０が除去される。ここで、第２レジストマスク３２０は、アクチュエータ本体部分２５１におけるＳｉＯ_２膜２４０も覆っているので、アクチュエータ本体部分２５１におけるＳｉＯ_２膜２４０は圧電素子４からはみ出す状態で残存する。その後、第２レジストマスク３２０を除去する。

次に、第３除去工程において、第１シリコン層２１０をエッチングして、アクチュエータ本体３、ミラー１１０、第１ヒンジ６及び第２ヒンジ７を形成する。第３除去工程は、第３マスキング工程と、第３エッチング工程とを含んでいる。

まず、第３マスキング工程において、アクチュエータ本体部分２５１、ミラー部分２５２、第１ヒンジ部分２５３及び第２ヒンジ部分２５４を覆う第３レジストマスク３３０を形成する。第３レジストマスク３３０は、レジストマスクの一例である。

詳しくは、スピンコートによりＳＯＩ基板２００表面にポジ型のレジストを塗布し、レジストに対して露光及び現像を施して、所定パターンの第３レジストマスク３３０を形成する。第３レジストマスク３３０には、第１領域２００ａにおいては、図１１（Ａ）に示すように、ＳＯＩ基板２００のうち、アクチュエータ本体部分２５１の外周部分２５５を露出させる第１スリット３３１，３３１，…が形成されている。この第１スリット３３１においては、アクチュエータ本体部分２５１のＳｉＯ_２膜２４０も露出している。つまり、第３レジストマスク３３０はアクチュエータ本体部分２５１のうちＳｉＯ_２膜２４０の外周縁部を露出させ、それ以外の部分（圧電素子４やＳｉＯ_２膜２４０のうち圧電素子４に近接した部分）を覆っている。一方、第３レジストマスク３３０は、第２領域２００ｂにおいては、図１１（Ｂ）に示すように、ＳＯＩ基板２００のうち、ミラー部分２５２の外周部分２５６、第１ヒンジ部分２５３の外周部分２５６及び第２ヒンジ部分２５４の外周部分２５６を露出させる第２スリット３３２，３３２が形成されている。尚、図１１（Ｂ）では、第１ヒンジ部分２５３、第２ヒンジ部分２５４及びそれらの外周部分２５６は現れていない。すなわち、第２スリット３３２は、平面視で、ミラー部分２５２、第１ヒンジ部分２５３又は第２ヒンジ部分２５４を縁取るように形成されている。第２領域２００ｂにおいては、第３レジストマスク３３０は、ミラー部分２５２、第１ヒンジ部分２５３及び第２ヒンジ部分２５４を全面的に覆っており、外周部分２５６だけを露出させている。

その後、第３エッチング工程において、第１シリコン層２１０のうちアクチュエータ本体部分２５１の外周部分２５５、ミラー部分２５２の外周部分２５６、第１ヒンジ部分２５３の外周部分２５６及び第２ヒンジ部分２５４の外周部分２５６を異方性ドライエッチングにより除去する。ここでは、シリコンを選択的にエッチングする。

詳しくは、第１スリット３３１においては、アクチュエータ本体部分２５１の外周部分２５５の他に、アクチュエータ本体部分２５１のＳｉＯ_２膜２４０が露出している。しかしながら、このＳｉＯ_２膜２４０はあまりエッチングされない。また、ＳｉＯ_２膜２４０は、第２エッチング工程においてアクチュエータ本体部分２５１の全面に残存し、外周部分２５５の上には存在しないので、外周部分２５５だけがエッチングされる。つまり、ＳｉＯ_２膜２４０は、外周部分２５５をエッチングする際のマスクとして機能している。

一方、第２スリット３３２においては、ミラー部分２５２等の外周部分２５６が露出しており、外周部分２５６がエッチングされる。

その結果、図１２に示すように、第１シリコン層２１０のうちアクチュエータ本体部分２５１の外周部分２５５、ミラー部分２５２の外周部分２５６、第１ヒンジ部分２５３の外周部分２５６及び第２ヒンジ部分２５４の外周部分２５６が除去される。その後、第３レジストマスク３３０を除去する。

その後、第２シリコン層２３０のうち、アクチュエータ本体部分２５１、ミラー部分２５２、第１ヒンジ部分２５３、第２ヒンジ部分２５４及び梁本体部分２５７の裏側の部分をドライエッチングにより除去する。それに続き、該裏側の部分の酸化膜層２２０をウェットエッチングにより除去する。こうして、アクチュエータ本体３，３，…、ミラー本体１１１，１１１，…、梁本体１２１，１２１，…、第１ヒンジ６，６，…及び第２ヒンジ７，７，…が形成される。

さらに、ミラー１１０の表面にＡｕ／Ｔｉ膜を成膜する。Ａｕ／Ｔｉ膜は、ミラー１１０の鏡面層１１２を構成する。尚、ミラー１１０の裏面にもＡｕ／Ｔｉ膜を成膜してもよい。その場合、裏面のＡｕ／Ｔｉ膜は、バランスウェイトとして機能する。

こうして、ミラーデバイス１００が製造される。

この製造方法においては、第３マスキング工程において、図１１に示すように、アクチュエータ本体部分２５１に形成される第３レジストマスク３３０とミラー部分２５２に形成される第３レジストマスク３３０とで高さに差が生じる。詳しくは、第３マスキング工程においては、レジストをスピンコータで塗布するので、レジスト自体の厚みは概ね均一となる。しかしながら、レジストの全体的な厚み、即ち、第１シリコン層２１０表面からレジスト表面までの高さについては、アクチュエータ本体部分２５１には圧電素子４が積層されているので、アクチュエータ本体部分２５１の第３レジストマスク３３０の厚みが、ミラー部分２５２の第３レジストマスク３３０の厚みに比べて厚くなる。その結果、第１スリット３３１の深さは、第２スリット３３２に比べて深くなっている。スリットが深くなると、レジストを露光して現像するときに、レジストが溶解しきらず、スリットがレジストを貫通するように形成できない場合が生じ得る。このことは、スリット幅が狭いときに特に問題となる。その対策として、露光エネルギを大きくするとか、露光時間や現像時間を長くするとかして、フォトリソグラフィの条件を強くすることが考えられるが、そうすると、厚みが薄い、ミラー部分２５２の第３レジストマスク３３０が過剰に溶解し、第２スリット３３２を精度良く形成できない虞がある。

それに対し、第１スリット３３１の幅は、第２スリット３３２の幅よりも広くなっている。ここで、スリットの幅は、スリットの底における幅を意味する。第１スリット３３１の幅を広くすることによって、フォトリソグラフィの条件を強くしなくても、第１スリット３３１を第３レジストマスク３３０を貫通するように形成することができる。さらに、フォトリソグラフィの条件を強くしていないので、第２スリット３３２を精度良く形成することもできる。具体的には、第２スリット３３２の幅を、ミラー部分２５２の外周部分２５６の幅と略一致させることができる。

ところで、スリット幅を必要以上に広くしてしまうと、所望の部分以外の部分をエッチングしてしまう可能性がある。第１スリット３３１は、幅広に形成した結果、その幅が該第１スリット３３１内に位置している外周部分２５５の幅よりも広くなっている。その結果、アクチュエータ本体部分２５１の外周縁部は第１スリット３３１において露出し、あとの第３エッチング工程においてエッチング種に晒される。しかし、該外周縁部の表面にはＳｉＯ_２膜２４０が形成されている。このＳｉＯ_２膜２４０によってアクチュエータ本体部分２５１のうち第１スリット３３１に露出する部分はエッチングから保護される。つまり、ＳｉＯ_２膜２４０がマスクとして機能する。その結果、第１スリット３３１が外周部分２５５の幅よりも広くなっているものの、外周部分２５５以外の部分がエッチングされることを抑制することができる。

こうして、第３レジストマスク３３０を精度良く形成することによって、アクチュエータ本体部分２５１とミラー部分２５２との両方を精度良く形成することができる。

尚、前記製造方法により製造されたミラーデバイス１００のアクチュエータ１においては、圧電素子４よりもＳｉＯ_２膜２４０が外方にはみ出している。そして、ＳｉＯ_２膜２４０のはみ出している部分は段差形状となっている。具体的には、図１３に示すように、ＳｉＯ_２膜２４０の外周縁部には、圧電素子４が積層された部分よりも低い第１段２４０ａと、該第１段２４０ａよりも外方に位置し且つ第１段よりも低い第２段２４０ｂが形成されている。

第１段２４０ａは、圧電素子形成工程においてＰＺＴ膜及びＰｔ／Ｔｉ膜をエッチングして圧電体層４２及び下部電極４１を形成する際にＳｉＯ_２膜２４０が若干エッチングされることにより形成される。

第２段２４０ｂは、第３エッチング工程において、外周部分２５５をエッチングする際に、第３レジストマスク３３０からはみ出した部分が若干エッチングされることにより形成される。

−実施形態の効果−
したがって、本実施形態の製造方法は、ミラー１１０と、表面に圧電素子４が積層されたアクチュエータ本体３を有し、該ミラー１１０を駆動するアクチュエータ１とを備えたミラーデバイス１００の製造方法であって、表面にＳｉＯ_２膜２４０が形成され、前記アクチュエータ本体部分２５１の該ＳｉＯ_２膜２４０上に前記圧電素子４が積層されたＳＯＩ基板２００を準備する準備工程と、前記ＳＯＩ基板２００のうち、前記アクチュエータ本体部分２５１を含む第１領域２００ａの前記ＳｉＯ_２膜２４０を残存させ、前記ミラー部分２５２を含む第２領域２００ｂのＳｉＯ_２膜２４０をエッチングにより除去する第１除去工程と、前記ＳＯＩ基板２００の前記第１領域２００ａのうち、少なくともアクチュエータ本体部分２５１の外周部分２５５の前記ＳｉＯ_２膜２４０をエッチングにより除去する第２除去工程と、前記ＳＯＩ基板２００のうち前記アクチュエータ本体部分２５１及び前記ミラー部分２５２を覆う第３レジストマスク３３０を形成して、前記ＳＯＩ基板２００のうち前記アクチュエータ本体部分２５１の外周部分２５５及び前記ミラー部分２５２の外周部分２５６をエッチングにより除去する第３除去工程とを含み、前記第２除去工程では、前記アクチュエータ本体部分２５１の表面に前記ＳｉＯ_２膜２４０を前記圧電素子４よりも外側にはみ出す状態で残存させ、前記第３除去工程における前記第３レジストマスク３３０は、前記ＳＯＩ基板２００のうち前記ミラー部分２５２の外周部分２５６を露出させる第２スリット３３２と前記ＳＯＩ基板２００のうち前記アクチュエータ本体部分２５１の外周部分２５６及び該アクチュエータ本体部分２５１の前記ＳｉＯ_２膜２４０を露出させ且つ該第２スリット３３２よりも幅広の第１スリット３３１とを有する。

前記の構成によれば、アクチュエータ本体部分２５１には圧電素子４が積層されているため、アクチュエータ本体部分２５１の第３レジストマスク３３０は、ミラー部分２５２の第３レジストマスク３３０に比べてＳＯＩ基板２００からの高さが高くなっている。そのため、アクチュエータ本体部分２５１及びその周辺の第３レジストマスク３３０に形成される第１スリット３３１は、ミラー部分２５２及びその周辺の第３レジストマスク３３０に形成された第２スリット３３２よりも深くなる。

それに対し、前記の構成によれば、第１スリット３３１を第２スリット３３２よりも幅広に形成している。これにより、第１スリット３３１を第３レジストマスク３３０を貫通するように形成することができると共に、第２スリット３３２を精度良く形成することができる。

ここで、第１スリット３３１を幅広に形成することによって、アクチュエータ本体部分２５１における第３レジストマスク３３０は、外周部分２５５に加えて、アクチュエータ本体部分２５１の一部（アクチュエータ本体部分２５１の外周縁部）も露出させている。すなわち、アクチュエータ本体部分２５１における第３レジストマスク３３０は、除去予定の部分よりも広い領域を露出させている。しかし、アクチュエータ本体部分２５１の露出する部分の表面にはＳｉＯ_２膜２４０が設けられているので、該露出する部分はＳｉＯ_２膜２４０によりエッチングから保護される。そのため、第１スリット３３１を広く形成する構成であっても、アクチュエータ本体部分２５１を精度良く形成することができる。一方、第２スリット３３２は、ミラー部分２５２の外周部分２５６と略同じ幅に形成されているので、ミラー部分２５２を精度良く形成することができる。

また、前記アクチュエータ本体３は、第１ヒンジ６を介して前記ミラー１１０に連結されており、前記第１ヒンジ６は、前記第２領域２００ｂに含まれている。

つまり、第１ヒンジ６は第２領域２００ｂに含まれるので、第１ヒンジ部分２５３の第３レジストマスク３３０は比較的薄くなっている。そのため、フォトリソグラフィの条件が強いと、第１ヒンジ部分２５３の第３レジストマスク３３０が過剰にエッチングされる虞がある。第１ヒンジ６の形状は、第１ヒンジ６の剛性に大きく影響し、ひいては、ミラー１１０の挙動に大きな影響を与える。つまり、第１ヒンジ６は、精度良く形成することが好ましい。それに対し、前記の製造方法であれば、フォトリソグラフィの条件を強くすることなく、第１ヒンジ部分２５３の第３レジストマスク３３０を精度良く形成することができるので、第１ヒンジ部分２５３を精度良く形成することができる。その結果、第１ヒンジ６を精度良く形成することができる。

さらに、前記ミラーデバイス１００において、前記ミラー１１０，１１０，…は、所定の配列方向（主軸Ｘ方向）に複数並んで設けられており、前記アクチュエータ本体３，３，…は、前記配列方向と平行な方向に複数並んで設けられており、前記第１スリットは、前記アクチュエータ本体となる部分の外周部分のうち、隣り合う該アクチュエータ本体となる部分同士の間の部分を露出させ、前記第２スリットは、前記ミラーとなる部分の外周部分のうち、隣り合う該ミラーとなる部分同士の間の部分を露出させている。

つまり、複数のミラー１１０，１１０，…が並列されると共に、複数のアクチュエータ本体３，３，…が並列されたミラーデバイス１００においては、隣り合うミラー１１０，１１０の間、及び、隣り合うアクチュエータ本体３，３の間に隙間が形成される。この隙間をエッチングにより形成するためには、レジストマスクには該隙間に対応するスリットを形成する必要がある。前記の構成においては、第１スリット３３１は、隣り合うアクチュエータ本体３，３の間に隙間を形成するためのスリットであり、第２スリット３３２は、隣り合うミラー１１０，１１０の間の隙間を形成するためのスリットである。また、複数のミラー１１０，１１０，…が並列されると共に、複数のアクチュエータ本体３，３，…が並列されたミラーデバイス１００においては、隣り合うミラー１１０，１１０間の間隔や隣り合うアクチュエータ本体３，３間の間隔は、ミラーデバイス１００を小型化する上では、狭い方が好ましい。また、ミラーデバイス１００を前記波長選択スイッチ１０８に適用する場合には、光のロスを低減するためには、ミラー１１０，１１０，…間の間隔が狭い方が好ましい。そのような場合には、第３レジストマスク３３０の第１スリット３３１及び第２スリット３３２の幅が狭くなる。第１スリット３３１の幅が狭いと、フォトリソグラフィの条件を強くしなければ、第１スリット３３１に第３レジストマスク３３０を貫通させることがより難しくなる。また、第２スリット３３２の幅が狭いと、第２スリット３３２を精度良く形成することがより難しくなる。また、このように複数のミラー１１０，１１０，…及びアクチュエータ本体３，３，…を備えるミラーデバイス１００においては、ミラー１１０又はアクチュエータ本体３が１つでも適切に形成できないと、ミラーデバイス１００全体として使用できなくなる。つまり、ミラー１１０及びアクチュエータ本体３の加工精度がミラーデバイス１００の歩留まりに大きな影響を与える。

よって、このようなミラーデバイス１００の製造方法として前述の製造方法を採用することによって、ミラーデバイス１００を小型化することができる、光のロスを低減することができる、又は、ミラーデバイス１００の歩留まりを向上させることができる等の効果を奏することができる。

また、前記第１スリット３３１の幅は、隣り合う前記アクチュエータ本体部分２５１，２５１のそれぞれに設けられた前記ＳｉＯ_２膜２４０，２４０同士の間隔よりも広い。

前記の構成によれば、アクチュエータ本体部分２５１の外周縁部にはＳｉＯ_２膜２４０が設けられているので、隣り合うアクチュエータ本体部分２５１，２５１との間の部分においては、隣り合うＳｉＯ_２膜２４０，２４０の間の部分がアクチュエータ本体部分２５１の外周部分２５５となる。つまり、第１スリット３３１の幅は、隣り合うアクチュエータ本体部分２５１，２５１との間における外周部分２５５の幅よりも広くなる。しかしながら、前述の如く、アクチュエータ本体部分２５１の外周縁部にはＳｉＯ_２膜２４０が設けられているので、アクチュエータ本体部分２５１はエッチングから保護され、外周部分２５５がエッチングされる。

また、前記第１スリット３３１の幅は、隣り合う前記ミラー部分２５２，２５２同士の間の間隔よりも広い。

前記の構成によれば、第１スリット３３１は、第２スリット３３２よりも広くなっている。また、第２スリット３３２は、隣り合う前記ミラー部分２５２，２５２同士の間の間隔と略同じ幅となっている。結果として、第１スリット３３１は、隣り合う前記ミラー部分２５２，２５２同士の間の間隔よりも広くなっている。つまり、第１スリット３３１を、隣り合う前記ミラー部分２５２，２５２同士の間の間隔よりも広くすることによって、第３レジストマスク３３０を精度良く形成することができ、ひいては、アクチュエータ本体部分２５１及びミラー部分２５２を精度良く形成することができる。

さらに、前記第１スリット３３１の深さは、前記第２スリット３３２の深さよりも深い。

また、第１エッチング工程においてＨＦによるウェットエッチングにより第２領域２００ｂのＳｉＯ_２膜２４０を除去することによって、ミラー部分２５２、第１ヒンジ部分２５３及び第２ヒンジ部分２５４のエッチングを抑制することができる。ミラー１１０の表面には鏡面層１１２が形成されるが、ミラー本体１１１の表面粗さはミラー１１０の反射率に影響を与える。つまり、ミラー部分２５２のエッチングを抑制することによって、ミラー部分２５２の表面粗さを小さくして、ミラー１１０の反射率を向上させることができる。また、第１ヒンジ６及び第２ヒンジ７の形状は、第１ヒンジ６及び第２ヒンジ７の剛性を影響を与え、ひいては、ミラー１１０の挙動に影響を与える。つまり、第１ヒンジ部分２５３及び第２ヒンジ部分２５４のエッチングを抑制することによって、第１ヒンジ６及び第２ヒンジ７を精度良く形成することができる。

一方、第２エッチング工程においてアクチュエータ本体部分２５１の外周部分２５５のＳｉＯ_２膜２４０をドライエッチングにより除去することによって、外周部分２５５を精度良く加工することができる。つまり、外周部分２５５は、一定の幅で深さ方向に加工する必要がある。そのため、異方性のドライエッチングを採用することによって、外周部分２５５を精度良く加工することができる。

このように、第２領域２００ｂのＳｉＯ_２膜２４０を除去と、アクチュエータ本体部分２５１の外周部分２５５のＳｉＯ_２膜２４０の除去とを別の工程を分けて行うことによって、それぞれに適切なエッチングを採用することができる。

さらに、第２領域２００ｂのＳｉＯ_２膜２４０の除去をアクチュエータ本体部分２５１の外周部分２５５のＳｉＯ_２膜２４０の除去よりも先に行うことによって、第１シリコン層２１０が露出しない部分が生じることを防止することができる。すなわち、第２領域２００ｂのＳｉＯ_２膜２４０と外周部分２５５のＳｉＯ_２膜２４０とは繋がっているので、これらを別々の工程でエッチングする際には僅かながら重複してエッチングされる領域が生じる。しかしながら、外周部分２５５のＳｉＯ_２膜２４０のエッチングを先に行い、第２領域２００ｂのＳｉＯ_２膜２４０のエッチングを後から行うと、重複してエッチングされる部分に何らかの物質が残り、第１シリコン層２１０が露出しない部分が生じてしまう。それに対し、第２領域２００ｂのＳｉＯ_２膜２４０のエッチングを先に行い、外周部分２５５のＳｉＯ_２膜２４０のエッチングを後から行うと、該第１シリコン層２１０が露出しない部分が生じることを防止することができる。

また、アクチュエータ本体部分２５１の外周部分２５５のＳｉＯ_２膜２４０のエッチングの際のマスキングと、外周部分２５５及び外周部分２５６等の第１シリコン層２１０のエッチングの際のマスキングとを別々に行うことによって、外周部分２５５及び外周部分２５６を精度良く形成することができる。すなわち、外周部分２５５のＳｉＯ_２膜２４０をエッチングする際のレジストマスクと、外周部分２５５及び外周部分２５６をエッチングする際のレジストマスクとを共通にすると、ＳｉＯ_２膜２４０のエッチングによってレジストマスクが削られて、外周部分２５５のエッチングの際に所望の形状のレジストマスクを維持できず、外周部分２５５及び外周部分２５６を所望の形状に精度良く形成できない虞がある。それに対して、両者のレジストマスクを別々にすることによって、外周部分２５５及び外周部分２５６を精度良く形成することができる。

《実施形態２》
続いて、実施形態２について図１４，１５を参照しながら説明する。実施形態２では、ミラーデバイス４００の構成が、実施形態１と異なる。図１４は、ミラーデバイス４００の平面図を、図１５は、ミラーデバイス４００の、図１のXV−XV線における断面図を示す。

ミラーデバイス４００は、複数のミラーユニットを備えている。複数のミラーユニットは、所定のＸ軸方向に一列に配列されている。

ミラーデバイス４００は、ＳＯＩ（Silicon on Insulator）基板２００を用いて製造されている（図１５参照）。ＳＯＩ基板２００は、単結晶シリコンで形成された第１シリコン層２１０と、ＳｉＯ₂で形成された酸化膜層２２０と、単結晶シリコンで形成された第２シリコン層２３０とがこの順で積層されて構成されている。

ミラーデバイス４００は、枠状のベース部４０２と、複数のミラー４１０，４１０，…と、ミラー４１０，４１０，…を駆動する複数のアクチュエータ４０１，４０１，…と、ミラー４１０，４１０，…とアクチュエータ４０１，４０１，…とを連結する複数の第１ヒンジ４０６，４０６，…と、ミラー４１０，４１０，…とベース部４０２とを連結する複数の第２ヒンジ４０７，４０７，…と、ミラー４１０，４１０，…に設けられた複数の可動櫛歯電極４０８と、ベース部４０２に設けられた複数の固定櫛歯電極４０９と、複数の参照電極４５１と、制御部１３０とを有している。１個のミラー４１０と、１個のアクチュエータ４０１と、１個の可動櫛歯電極４０８と、１個の固定櫛歯電極４０９とで１セットのミラーユニットを構成する。ミラーユニットごとに１個の第１ヒンジ４０６及び２個の第２ヒンジ４０７，４０７が設けられている。また、参照電極４５１は、ミラーユニットごとに１個設けられている。制御部１３０は、いくつかのミラーユニットごとに共通で１個設けられている。尚、制御部１３０は、ミラーユニットごとに１個設けられていても、すべてのミラーユニットに共通で１個設けられていてもよい。

ベース部４０２は、全体の図示は省略するが、概略長方形の枠状に形成されている。ベース部４０２は、第１シリコン層２１０、酸化膜層２２０及び第２シリコン層２３０で形成されている。

ミラー４１０は、概略長方形状をした板状に形成されている。ミラー４１０は、第１シリコン層２１０で形成されたミラー本体４１１と、ミラー本体４１１の表面に積層された鏡面層４１２とを有している。鏡面層４１２は、Ａｕ／Ｔｉ膜で形成されている。尚、ミラー本体４１１の裏面にも、鏡面層４１２と同様の鏡面層４１３が積層されている。鏡面層４１３は、ミラー本体４１１の表面において生じる、鏡面層４１２に起因する膜応力をバランスさせる機能を有する。これにより、ミラー本体４１１、ひいては、鏡面層４１２の平面度を向上させることができる。

ここで、ミラー４１０の中心を通り、ミラー４１０とアクチュエータ４０１とが並ぶ方向に延びる軸をＹ軸とする。Ｙ軸は、ミラー４１０の長辺に平行に延びている。ミラー４１０の中心を通り、複数のミラー４１０，４１０，…の配列方向に平行に延びる軸をＸ軸とする。Ｘ軸とＹ軸とは直交している。Ｘ軸及びＹ軸の両方に直交する軸をＺ軸とする。尚、Ｚ軸方向を上下方向ということがある。その場合、鏡面層４１２の側を上とし、鏡面層４１３の側を下とする。

アクチュエータ４０１は、ベース部４０２から片持ち状に延び、その先端が第１ヒンジ４０６を介してミラー４１０に連結されている。アクチュエータ４０１は、湾曲することによって、ミラー４１０を傾動させる。詳しくは、アクチュエータ４０１は、基端部がベース部４０２に連結され、ベース部４０２から片持ち状に張り出しているアクチュエータ本体４０３と、アクチュエータ本体４０３の表面に積層された圧電素子４０４とを有している。

アクチュエータ本体４０３は、平面視長方形の板状に形成されている。アクチュエータ本体４０３は、第１シリコン層２１０で形成されている。アクチュエータ本体４０３は、Ｙ軸方向に延びている。アクチュエータ本体４０３の先端部は、第１ヒンジ４０６を介して、ミラー４１０の一方の短辺である第１短辺４１０ａに連結されている。

圧電素子４０４は、アクチュエータ本体４０３の表側（ミラー４１０の鏡面層４１２と同じ側）に設けられている。アクチュエータ本体４０３の表面にはＳｉＯ₂層２４０が積層されており、圧電素子４０４は、ＳｉＯ₂層２４０上に積層されている。圧電素子４０４の基本的な構成は、実施形態１の圧電素子４と同じである。すなわち、圧電素子４０４は、下部電極４４１と、上部電極４４３と、これらに挟持された圧電体層４４２とを有する。下部電極４４１は、Ｐｔ／Ｔｉ膜で形成されている。圧電体層４４２は、チタン酸ジルコン酸鉛（ＰＺＴ）で形成されている。上部電極４４３は、Ａｕ／Ｔｉ膜で形成されている。ＳｉＯ₂層２４０は、圧電素子４０４よりも外側にはみ出している。

ベース部４０２には、下部電極４４１と電気的に接続された駆動用端子４４１ａが設けられている。上部電極４４３と駆動用端子４４１ａを介して圧電素子４０４に電圧が印加される。

アクチュエータ４０１は、圧電素子４０４に電圧が印加されると、アクチュエータ本体４０３のうち圧電素子４０４が積層された表面が伸縮し、アクチュエータ本体４０３が上下方向に湾曲する。

第１ヒンジ４０６は、２つの部材、即ち、アクチュエータ４０１とミラー４１０とを連結し、弾性的に変形可能に構成されている。第１ヒンジ４０６は、第１シリコン層２１０で形成されている。第１ヒンジ４０６は、Ｙ軸方向に並ぶ複数の環状部と、該環状部を連結する連結部とを有している。環状部は、Ｙ軸方向よりもＸ軸方向に長い形状をしている。

詳しくは、第１ヒンジ４０６は、並設され、Ｙ軸に対して線対称な形状をした２つの蛇行部を有する。２つの蛇行部は、接近した部分同士が互いに連結されている。その結果、複数の環状部が形成されている。２つの蛇行部の両端部も、互いに連結されている。各蛇行部では、Ｘ軸方向において他方の蛇行部とは反対側に凸状に形成された３つの凸部と、Ｘ軸方向において他方の蛇行部側に凹状に形成された２つの凹部とが交互に配列されている。一方の蛇行部の２つの凹部と他方の蛇行部の２つの凹部とが、互いに連結されている。

第２ヒンジ４０７は、２つの部材、即ち、ミラー４１０とベース部４０２とを連結し、弾性的に変形可能に構成されている。第２ヒンジ４０７は、ミラー４１０ごとに２つ設けられている。第２ヒンジ４０７の一端は、ミラー４１０の第２短辺４１０ｂに連結され、他端は、ベース部４０２に連結されている。第２ヒンジ４０７は、ミラー４１０とベース部４０２との間を蛇行するように延びている。第２ヒンジ４０７は、第１シリコン層２１０で形成されている。

可動櫛歯電極４０８は、アーム部４８０を介してミラー４１０の第２短辺４１０ｂに片持ち状に設けられている。アーム部４８０は、２つの第２ヒンジ４０７の間をＹ軸方向に延びている。可動櫛歯電極４０８は、３つの電極指４８１，４８１，…を有している。電極指４８１は、第２ヒンジ４０７よりもミラー４１０から離れている。３つの電極指４８１，４８１，…は、互いに平行にＹ軸方向に延びている。可動櫛歯電極４０８及びアーム部４８０は、第１シリコン層２１０で形成されている。尚、電極指４８１の個数は、３つに限られるものではない。

一方、ベース部４０２には、可動櫛歯電極４０８が入り込む凹部４０２ａが形成されている。凹部４０２ａに固定櫛歯電極４０９が設けられている。固定櫛歯電極４０９は、２つの電極指４９１，４９１を有している。２つの電極指４９１，４９１は、互いに平行にＹ軸方向に延びている。各電極指４９１は、可動櫛歯電極４０８の電極指４８１の間に入り込んでいる。つまり、可動櫛歯電極４０８の電極指４８１と固定櫛歯電極４０９の電極指４９１とは互いに対向している。固定櫛歯電極４０９は、第１シリコン層２１０で形成されている。ただし、固定櫛歯電極４０９は、可動櫛歯電極４０８とは電気的に絶縁されている。尚、電極指４９１の個数は、２つに限られるものではない。

ベース部４０２には、可動櫛歯電極４０８と固定櫛歯電極４０９との静電容量を検出するための第１検出端子４３１及び第２検出端子４３２が設けられている。

第１検出端子４３１は、ベース部４０２の第１シリコン層２１０のうち可動櫛歯電極４０８と電気的に導通している部分の表面に設けられている。第１検出端子４３１は、複数の可動櫛歯電極４０８，４０８，…で共通であって、１つだけ設けられている。尚、第１検出端子４３１は、ミラーユニットごとに設けられていてもよい。

第２検出端子４３２は、電極部４３３の表面に設けられている。電極部４３３は、ベース部４０２の第１シリコン層２１０で形成され、ベース部４０２の酸化膜層２２０上においてその周りの部分から孤立し、電気的に絶縁されている。電極部４３３は、固定櫛歯電極４０９が連結されている。第２検出端子４３２及び電極部４３３は、固定櫛歯電極４０９ごとに設けられている。

また、ベース部４０２には、参照電極４５１が設けられている。参照電極４５１は、可動櫛歯電極４０８の電極指４８１に相当する第１電極指４５２と固定櫛歯電極４０９の電極指４９１に相当する第２電極指４５３とを有している。第１電極指４５２及び第２電極指４５３は、電極指４８１及び電極指４９１と同様の構成をしている。つまり、第１電極指４５２は、３つ設けられ、第２電極指４５３は、２つ設けられている。第２電極指４５３は、第１電極指４５２の間に入り込んでいる。つまり、第１電極指４５２と第２電極指４５３とは互いに対向している。

参照電極４５１の静電容量は、第１検出端子４３１及び第３検出端子４３４を介して検出される。

第１電極指４５２は、ベース部４０２の第１シリコン層２１０のうち第１検出端子４３１が設けられた部分と電気的に導通している。

第３検出端子４３４は、電極部４３５の表面に設けられている。電極部４３５は、電極部４３３と同様の構成をしている。つまり、電極部４３５は、ベース部４０２の第１シリコン層２１０で形成され、ベース部４０２の酸化膜層２２０上においてその周りの部分から孤立し、電気的に絶縁されている。電極部４３５は、第２電極指４５３が連結されている。

尚、ミラー４１０、アクチュエータ４０１、第１ヒンジ４０６、第２ヒンジ４０７、可動櫛歯電極４０８、固定櫛歯電極４０９及び参照電極４５１の下方においては、酸化膜層２２０及び第２シリコン層２３０が除去されている。

また、隣接する固定櫛歯電極４０９，４０９の間には、隔壁４０２ｂが設けられている。つまり、隣接する凹部４０２ａ，４０２ａは、隔壁４０２ｂにより隔離されている。隔壁４０２ｂは、第１シリコン層２１０、酸化膜層２２０及び第２シリコン層２３０で形成されている。

−ミラーデバイスの動作−
次に、このように構成されたミラーデバイス４００の動作について説明する。

アクチュエータ本体４０３には圧電素子４０４が成膜されているため、圧電素子４０４に電圧を印加していない状態においてはアクチュエータ４０１に反り（以下、「初期反り」と称する）が生じている場合がある。ミラー４１０は、この初期反りに起因して傾斜している。初期反りは、アクチュエータ４０１ごとにばらつきを有する。そのため、ミラー４１０の傾斜もそれぞれ異なる。

そこで、ミラーデバイス４００を動作させる際には、まず圧電素子４０４にバイアス電圧を印加することによって初期反りを調整する。それにより、ミラー４１０，４１０，…の傾斜を均一にする。詳しくは、制御部１３０は、上部電極４４３と下部電極４４１とにバイアス電圧を印加する。バイアス電圧の極性が分極処理のときの電圧の極性と同じ場合には、バイアス電圧に応じて圧電体層４４２が収縮する。それに伴い、アクチュエータ本体４０３の圧電素子４０４側の表面が収縮する。その結果、アクチュエータ本体４０３の反り状態が変化する。

アクチュエータ本体４０３の反り状態が変化すると、アクチュエータ本体４０３の先端が変位する。それに伴い、ミラー４１０の第１短辺４１０ａも同様に変位する。ミラー４１０の第２短辺４１０ｂは、第２ヒンジ４０７を介してベース部４０２に連結されているため、ほとんど変位しない。その結果、ミラー４１０は、第２ヒンジ４０７を支点として第１短辺４１０ａの側が変位するように傾動する。

ミラー４１０が傾動すると、それに伴って可動櫛歯電極４０８も傾動する。制御部１３０は、詳しくは後述する可動櫛歯電極４０８と固定櫛歯電極４０９との間の静電容量に基づいてバイアス電圧を調整して、ミラー４１０，４１０，…の傾斜を均一にする。

このように、初期状態においては、圧電素子４０４にバイアス電圧が印加されており、ミラー４１０，４１０，…の傾斜が均一に調整されている。

制御部１３０は、この状態から所望のミラーデバイス１００に駆動電圧を印加して、ミラー４１０を個別に制御する。ミラー４１０は、バイアス電圧を印加したときと同様に、駆動電圧に応じて傾動する。すなわち、ミラー４１０は、Ｘ軸に平行であって且つ実質的に第２ヒンジ４０７を通過するＡ軸の周りに傾動する。このとき、第１ヒンジ４０６は、凸状に湾曲し、第２ヒンジ４０７は、凹状に湾曲する。

−ミラーの傾動量の検出−
アクチュエータ４０１を作動させてミラー４１０が傾動すると、それに伴って可動櫛歯電極４０８も傾動する。可動櫛歯電極４０８は、第２ヒンジ４０７を挟んでミラー４１０と反対側に位置するので、例えばミラー４１０が第１短辺４１０ａを上昇させるように傾動すると、可動櫛歯電極４０８は、電極指４８１を下降させるように傾動する。その結果、可動櫛歯電極４０８の電極指４８１と固定櫛歯電極４０９の電極指４９１との対向している部分の面積が変化し、可動櫛歯電極４０８と固定櫛歯電極４０９との間の静電容量が変化する。

制御部１３０は、可動櫛歯電極４０８と固定櫛歯電極４０９との間の静電容量を第１検出端子４３１及び第２検出端子４３２を介して検出している。制御部１３０は、圧電素子４０４の印加電圧を静電容量の変化に基づいて調整することによって、ミラー４１０の傾動量を制御する。

このとき、制御部１３０は、第１検出端子４３１及び第３検出端子４３４を介して参照電極４５１の静電容量も検出している。制御部１３０は、参照電極４５１の静電容量を参照することによって、可動櫛歯電極４０８と固定櫛歯電極４０９との間の静電容量の変化をより正確に求めることができる。

尚、このような構成においては、水平面（例えば、ベース部４０２の表面）からのミラー４１０の傾動角度が同じであれば、ミラー４１０が下方に傾動している場合であっても上方に傾動している場合であっても静電容量の検出結果は同じになる。そのため、前述のミラーデバイス４００の動作においては、ミラー４１０の駆動時にミラー４１０が水平面を跨いで傾動しないようにバイアス電圧及び駆動電圧が設定される。つまり、（ｉ）初期反りによってアクチュエータ４０１が水平面よりも上側に湾曲しており、バイアス電圧によって反りをさらに上方へ調整し、駆動電圧によってアクチュエータ４０１をさらに上方へ湾曲させる場合と、（ii）初期反りによってアクチュエータ４０１が水平面よりも下側に湾曲しており、バイアス電圧によってアクチュエータ４０１を水平面よりも上側へ反らせ、駆動電圧によってアクチュエータ４０１をさらに上方へ湾曲させる場合と、（iii）初期反りによってアクチュエータ４０１が水平面よりも下側に湾曲しており、バイアス電圧によってアクチュエータ４０１を水平面より下側の範囲で上方へ調整し、駆動電圧によってアクチュエータ４０１を水平面より下側の範囲でさらに上方へ湾曲させる場合（すなわち、アクチュエータ４０１が水平面よりも上側へ湾曲することはない）とがある。尚、このようなアクチュエータ４０１の動作は、一例である。

−ミラーデバイスの製造方法−
このように構成されたミラーデバイス４００は、実施形態１のミラーデバイス１と構成が異なるが、実施形態１と同様の製造方法によって製造することができる。すなわち、ミラーデバイス４００は、ＳＯＩ基板２００をエッチングしたり、その表面に成膜したりすることにより製造される。その際、前記準備工程、第１除去工程、第２除去工程及び第３除去工程を行うことによって、アクチュエータ本体４０３となる部分とミラー４１０となる部分とを精度良く形成することができる。

《その他の実施形態》
前記実施形態について、以下のような構成としてもよい。

前記実施形態では、ＳＯＩ基板２００を基板の例として、ＳｉＯ_２膜２４０を絶縁膜の例として説明したが、これに限られるものではない。例えば、基板としては、導体基板（半導体基板を含む）や絶縁体基板が挙げられる。導体基板としては、単結晶のシリコン基板、多結晶のシリコン基板、ＳｉＣ基板等が挙げられる。絶縁体基板としては、ＳｉＯ_２基板（例えば、ガラス基板）等が挙げられる。また、絶縁膜としては、酸化膜等が挙げられる。

前記ミラーデバイス１００における、アクチュエータ１，ミラー１１０，梁部材１２０、第１ヒンジ６及び第２ヒンジ７の個数は、例示であって、これに限られるものではない。アクチュエータ１及びミラー１１０がそれぞれ１つずつであってもよい。

また、１セットのミラーユニットの構成も前記実施形態に限られるものではない。例えば、ミラー１１０は、アクチュエータ１と梁部材１２０とで支持されているが、アクチュエータ１だけに支持される構成であってもよい。すなわち、ミラー１１０は、一端部がアクチュエータ１に支持され、他端部がベース部２に支持される構成であってもよい。さらに、梁部材１２０の代わりにアクチュエータを設けてもよい。すなわち、ミラー１１０を両側からアクチュエータで支持する構成としてもよい。また、１個のミラー１１０につき２個のアクチュエータ１，１が設けられているが、アクチュエータ１の個数はこれに限られるものではない。例えば、１個のミラー１１０につき１個のアクチュエータ１が設けられていてもよい。さらに、第１ヒンジ６及び第２ヒンジ７が設けられているが、これらの形状や個数を変更してもよいし、これらを省略してもよい。

前記実施形態には、アクチュエータ本体３に隙間を介して対向する対向電極が設けられていないが、該対向電極を設けてもよい。該対向電極とアクチュエータ本体３との間の静電容量を検出することによって、アクチュエータ本体３の湾曲の度合を推定することができる。

また、前記製造方法では、ドライエッチング、ウェットエッチング、熱酸化等が特定されているが、これらに限られるものではない。つまり、前記アクチュエータを製造できる限り、エッチングの種類が特に限定されるわけではなく、成膜の方法が限定されるわけではない。例えば、熱酸化の代わりに、減圧ＣＶＤやプラズマＣＶＤやスパッタリングであってもよい。

また、前記実施形態では、レジストマスクをポジ型のレジストにより形成しているが、ネガ型のレジストにより形成してもよい。

さらに、前記実施形態で説明した材質及び形状は、一例に過ぎず、これらに限定されるものではない。例えば、下部電極４１は、Ｉｒ／ＴｉＷ膜であってもよく、上部電極４３は、Ａｕ／Ｐｔ／Ｔｉ膜であってもよい。

以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。

したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。

また、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。

以上説明したように、ここに開示された技術は、ミラーデバイスの製造方法について有用である。

１００，４００ ミラーデバイス
１１０，４１０ ミラー
２００ ＳＯＩ基板（基板）
２００ａ 第１領域
２００ｂ 第２領域
２１０ 第１シリコン層
２４０ ＳｉＯ_２膜（絶縁膜）
２５１ アクチュエータ本体となる部分
２５２ ミラーとなる部分
２５５ 外周部分
２５６ 外周部分
３３０ 第３レジストマスク
３３１ 第１スリット
３３２ 第２スリット
１，４０１ アクチュエータ
３，４０３ アクチュエータ本体
４，４０４ 圧電素子
６，４０６ 第１ヒンジ
７，４０７ 第２ヒンジ

Claims (6)

1. ミラーと、表面に圧電素子が積層されたアクチュエータ本体を有し、該ミラーを駆動するアクチュエータとを備えたミラーデバイスの製造方法であって、
   表面に絶縁膜が形成され、前記アクチュエータ本体となる部分の該絶縁膜上に前記圧電素子が積層された基板を準備する準備工程と、
   前記基板のうち、前記アクチュエータ本体となる部分を含む第１領域の前記絶縁膜を残存させ、前記ミラーとなる部分を含む第２領域の絶縁膜をエッチングにより除去する第１除去工程と、
   前記基板の前記第１領域のうち、少なくともアクチュエータ本体となる部分の外周部分の前記絶縁膜をエッチングにより除去する第２除去工程と、
   前記基板のうち前記アクチュエータ本体となる部分及び前記ミラーとなる部分を覆うレジストマスクを形成して、前記基板のうち前記アクチュエータ本体となる部分の外周部分及び前記ミラーとなる部分の外周部分をエッチングにより除去する第３除去工程とを含み、
   前記第２除去工程では、前記アクチュエータ本体となる部分の表面に前記絶縁膜を前記圧電素子よりも外側にはみ出す状態で残存させ、
   前記第３除去工程における前記レジストマスクは、前記基板のうち前記ミラーとなる部分の外周部分を露出させる第２スリットと前記基板のうち前記アクチュエータ本体となる部分の外周部分及び該アクチュエータ本体となる部分の前記絶縁膜を露出させ且つ該第２スリットよりも幅広の第１スリットとを有する、ミラーデバイスの製造方法。
2. 請求項１に記載のミラーデバイスの製造方法において、
   前記アクチュエータ本体は、ヒンジを介して前記ミラーに連結されており、
   前記ヒンジは、前記第２領域に含まれている、ミラーデバイスの製造方法。
3. 請求項１に記載のミラーデバイスの製造方法において、
   前記ミラーデバイスにおいて、
   前記ミラーは、所定の配列方向に複数並んで設けられており、
   前記アクチュエータ本体は、前記配列方向と平行な方向に複数並んで設けられており、
   前記第１スリットは、前記アクチュエータ本体となる部分の外周部分のうち、隣り合う該アクチュエータ本体となる部分同士の間の部分を露出させ、
   前記第２スリットは、前記ミラーとなる部分の外周部分のうち、隣り合う該ミラーとなる部分同士の間の部分を露出させている、ミラーデバイスの製造方法。
4. 請求項３に記載のミラーデバイスの製造方法において、
   前記第１スリットの幅は、隣り合う前記アクチュエータ本体となる部分のそれぞれに設けられた前記絶縁膜同士の間隔よりも広い、ミラーデバイスの製造方法。
5. 請求項３に記載のミラーデバイスの製造方法において、
   前記第１スリットの幅は、隣り合う前記ミラーとなる部分同士の間の間隔よりも広い、ミラーデバイスの製造方法。
6. 請求項３に記載のミラーデバイスの製造方法において、
   前記第１スリットの深さは、前記第２スリットの深さよりも深い、ミラーデバイスの製造方法。

Images