JP6173058B2 - 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法 - Google Patents

Description

本発明は、光電変換部を含む画素とＡＤ変換部とを有する撮像装置に関する。

特許文献１には、各々が入射光に基づく信号電荷を蓄積する複数の画素を有する撮像装置が記載されている。特許文献１に記載の撮像装置は、複数の画素の信号同士の和に基づく信号を垂直信号線に出力する。

特開２００４−１３４８６７号公報

一方、撮像装置においては、様々な目的のために複数の画素が出力する信号同士の差に基づく信号を用いることがある。しかしながら特許文献１には、このような複数の画素が出力する信号同士の差に基づく信号に関しては記載されていない。

本発明は上記の課題を解決するために為されたものであり、一の態様は、それぞれが入射光に基づいて信号電荷を生成する光電変換部を有し、各々第１及び第２の光電変換信号を出力する第１及び第２の画素と、前記第１の光電変換信号及び前記第２の光電変換信号の和に基づく第１の信号と、前記第１の光電変換信号及び前記第２の光電変換信号の差に基づく第２の信号とをそれぞれ生成する回路と、前記第１及び第２の信号をそれぞれデジタル信号に変換するＡＤ変換部とを有することを特徴とする撮像装置である。

また、本発明の別の態様は、それぞれが入射光に基づいて信号電荷を生成する光電変換部を有する第１及び第２の画素と、回路部と、ＡＤ変換部とを有する撮像装置の駆動方法であって、前記第１及び第２の画素の前記光電変換部が互いに同じ露光終了タイミングで露光されることによって、前記第１及び第２の画素の各々が第１及び第２の光電変換信号を前記回路部に出力し、前記回路部が、前記第１の光電変換信号と前記第２の光電変換信号との和に基づく第１の信号と、前記第１の光電変換信号と前記第２の光電変換信号との差に基づく第２の信号とをそれぞれ生成し、前記ＡＤ変換部が、前記第１及び第２の信号をそれぞれデジタル信号に変換することを特徴とする撮像装置の駆動方法である。

また、本発明の別の態様は、撮像装置と、出力信号処理部と、を有する撮像システムの駆動方法であって、前記撮像装置は、それぞれが入射光に基づいて信号電荷を生成する光電変換部を有する第１の画素と、前記第１の画素とは別の第２の画素と、前記第１の画素と前記第２の画素とに光を集光する１つのマイクロレンズと、回路部と、ＡＤ変換部とを有し、前記駆動方法は、前記第１及び第２の画素の前記光電変換部が互いに同じ露光終了タイミングで露光されることによって、前記第１及び第２の画素の各々が第１及び第２の光電変換信号を前記回路部に出力し、前記回路部が、前記第１の光電変換信号と前記第２の光電変換信号との和に基づく第１の信号と、前記第１の光電変換信号と前記第２の光電変換信号との差に基づく第２の信号とをそれぞれ生成し、前記ＡＤ変換部が、前記第１及び第２の信号をそれぞれデジタル信号に変換し、前記撮像装置が、前記第１の信号に基づくデジタル信号と、前記第２の信号に基づくデジタル信号とをそれぞれ前記出力信号処理部に出力し、前記出力信号処理部が、前記第１の信号に基づくデジタル信号によって画像を生成し、前記第２の信号に基づくデジタル信号によって焦点検出を行うことを特徴とする撮像システムの駆動方法である。

本発明により、撮像装置に求められる様々な目的を達成するために、複数の画素の出力する信号同士の和に基づく信号と、複数の画素の出力する信号同士の差に基づく信号をそれぞれ生成し、生成したそれぞれの信号をＡＤ変換する撮像装置を提供する。

撮像装置の構成の一例を示した図 撮像装置の構成の一例を示した図 画素の構成の一例を示した図と、撮像装置の動作の一例を示した図 撮像装置の構成の一例を示した図 撮像装置の構成の一例を示した図 撮像装置の構成の一例を示した図 撮像装置の動作の一例を示した図 撮像装置の構成の一例を示した図 撮像装置の構成の一例を示した図 撮像装置の動作の一例を示した図 撮像システムの構成の一例を示した図

以下、図面を参照しながら、各実施例を説明する。

（実施例１）
図１は、本実施例の撮像装置を示した図である。図１では、模式的に２行４列の画素１００−１〜１００−８を示している。垂直走査回路３５は画素１００−１〜１００−８を行単位で制御する。画素アレイ５０には、画素１００−１〜１００−８が行列状に設けられている。以下、１行目に設けられた画素１００−１〜１００−４について説明する。各列の画素１００−１〜１００−４は垂直信号線７−１〜７−４にそれぞれ信号を出力する。電流源６−１〜６−４はそれぞれ、垂直信号線７−１〜７−４に電流を供給する。また、画素１００−１、１００−２が垂直信号線７−１、７−２のそれぞれに出力した信号は、加算回路１０−１、減算回路１１−１に入力される。同様に、画素１００−３、１００−４が垂直信号線７−３、７−４のそれぞれに出力した信号は、加算回路１０−２、減算回路１１−２に入力される。

信号処理回路２００−１は、加算回路１０−１、減算回路１１−１、ＡＤ変換部２５０−１、２５０−２を有する。ＡＤ変換部２５０−１は、比較器８−１、メモリ３０−１を有する。ＡＤ変換部２５０−２は、比較器８−２、メモリ３０−２を有する。以下の説明では、画素１００−１、１００−２が設けられた列に対応して設けられた信号処理回路２００−１について説明する。信号処理回路２００−２の構成および動作は、信号処理回路２００−１と同様である。

加算回路１０−１は、垂直信号線７−１、７−２に出力された信号同士の和に基づく信号を比較器８−１に出力する。また、減算回路１１−１は、垂直信号線７−１、７−２に出力された信号同士の差に基づく信号を比較器８−２に出力する。

ランプ発生回路９は、ランプ信号ＲＭＰを比較器８−１、８−２にそれぞれ出力する。ランプ信号ＲＭＰは、時間に依存して電位が変化する信号である。比較器８−１は、加算回路１０−１が出力する信号の電位と、ランプ信号ＲＭＰの電位とを比較した結果を示す比較結果信号ＣＭＰをメモリ３０−１に出力する。カウンタ２０は、不図示のタイミングジェネ―タから入力されるクロック信号を計数したカウント信号を、メモリ３０−１、３０−２に出力する。メモリ３０−１は、比較器８−１が出力する比較結果信号ＣＭＰの信号値が変化した時のカウント信号を保持する。また、比較器８−２は、減算回路１１−１が出力する信号の電位と、ランプ信号ＲＭＰの電位とを比較した結果を示す比較結果信号ＣＭＰをメモリ３０−２に出力する。メモリ３０−２は、比較器８−２が出力する比較結果信号ＣＭＰの信号値が変化したタイミングに基づいてカウント信号を保持する。メモリ３０−１，３０−２は、カウント信号を保持するカウント信号保持部である。

水平走査回路４０は、各メモリ３０−１〜３０−４が保持したカウント信号を順次、不図示の演算部に転送する。不図示の演算部は、メモリ３０−１〜３０−４から出力された信号を処理した信号を、撮像装置の外部に出力する。

図２は、図１に示した撮像装置の信号処理回路２００−１の詳細とともに撮像装置の構成を示した図である。図２において、図１と同一の部材には同一の符号を付し、詳細な説明は省略する。以下、図２の１行目の画素１００−１〜１００−４のそれぞれが、信号を垂直信号線７−１〜７−４に出力する例について説明する。

加算回路１０−１は、容量素子Ｃ１、Ｃ２、反転増幅器１２−１、スイッチＳＷ３、ＳＷ８０−１、帰還容量素子Ｃｆｂ−１を有する。減算回路１１−１は、容量素子Ｃ３、Ｃ４、Ｃ５、スイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ８０−２、反転増幅器１２−２、帰還容量素子Ｃｆｂ−２を有する。

容量素子Ｃ１は、画素１００−１と反転増幅器１２−１の反転入力ノードとの間の電気的経路に設けられている。スイッチＳＷ３と容量素子Ｃ３は、画素１００−１と反転増幅器１２−２の非反転入力ノードとの間の電気的経路に設けられている。また、スイッチＳＷ４と容量素子Ｃ２は、画素１００−２と反転増幅器１２−１の反転入力ノードとの間の電気的経路に設けられている。容量素子Ｃ４は、画素１００−２と反転増幅器１２−２の反転入力ノードとの間の電気的経路に設けられている。容量素子Ｃ１、Ｃ３はそれぞれ、垂直信号線７−１の電位に基づく電荷を保持する。容量素子Ｃ２、Ｃ４はそれぞれ、垂直信号線７−２の電位に基づく電荷を保持する。

反転増幅器１２−１の非反転入力ノードには、不図示の参照電位供給部から参照電位Ｖｒｅｆが入力される。一方、反転増幅器１２−１の反転入力ノードには、容量素子Ｃ１、Ｃ２の電荷に基づく信号が入力される。また、反転増幅器１２−１の反転入力ノードと出力ノードとの帰還経路には、帰還容量素子Ｃｆｂ−１とスイッチＳＷ８０−１が設けられている。タイミングジェネレータがスイッチＳＷ８０−１を導通状態とすると、帰還容量素子Ｃｆｂ−１の電荷がリセットされる。

反転増幅器１２−２の非反転入力ノードには、容量素子Ｃ３の電荷に基づく信号が入力される。また、タイミングジェネレータがスイッチＳＷ２を導通状態とすると、反転増幅器１２−２の非反転入力ノードに参照電位供給部から参照電位Ｖｒｅｆが入力される。一方、反転増幅器１２−２の反転入力ノードには、容量素子Ｃ４の電荷に基づく信号が入力される。また、反転増幅器１２−２の反転入力ノードと出力ノードとの帰還経路には、帰還容量素子Ｃｆｂ−２とスイッチＳＷ８０−２が設けられている。タイミングジェネレータがスイッチＳＷ８０−２を導通状態とすると、帰還容量素子Ｃｆｂ−２の電荷がリセットされる。

また、タイミングジェネレータがスイッチＳＷ１を導通状態とすると、参照電圧Ｖｏｆｆｓｅｔが反転増幅器１２−２の反転入力ノードに入力される。

メモリ３０−１は、サブメモリ３００−１、３０１−１を有する。カウンタ２０は、サブメモリ３００−１にカウント信号を出力する。タイミングジェネレータによる制御により、サブメモリ３００−１の保持したカウント信号がサブメモリ３０１−１に入力される。

図３（ａ）は、本実施例の画素１００−１の構成を示した図である。尚、他の画素１００−２〜１００―８の構成は、画素１００−１の構成と同じである。画素１００−１はフォトダイオード１、転送ＭＯＳトランジスタ２、リセットＭＯＳトランジスタ３、増幅ＭＯＳトランジスタ４、選択ＭＯＳトランジスタ５を含む。

フォトダイオード１は、入射光量に応じた信号電荷を生成する光電変換部である。本実施例では、フォトダイオード１の出力する信号電荷が電子であるとして説明する。転送ＭＯＳトランジスタ２の導通を制御する信号ＰＴＸを、図２に示す垂直走査回路３５がＨｉｇｈレベル（以下、Ｈレベルと表記する。同様に、ＬｏｗレベルをＬレベルと表記する。）とすると、フォトダイオード１で生成した信号電荷が増幅ＭＯＳトランジスタ４の入力ノードに転送される。本実施例では、タイミングジェネレータが信号ＰＴＸをＨレベルにするタイミングが、フォトダイオード１の露光終了タイミングである。他の露光終了タイミングの例としては、撮像装置に光を導く光学系に機械シャッタが設けられている場合には、機械シャッタを閉じることによってフォトダイオード１の露光を終了するものがある。選択ＭＯＳトランジスタ５の導通を制御する信号ＰＳＥＬを垂直走査回路３５がＨレベルとすると、増幅ＭＯＳトランジスタ４が選択ＭＯＳトランジスタ５を介して垂直信号線７に信号を出力する。リセットＭＯＳトランジスタ３の導通を制御する信号ＰＲＥＳを垂直走査回路３５がＨレベルとすると、増幅ＭＯＳトランジスタ４の入力ノードの電位が電源ＶＤＤの電位に応じてリセットされる。以下、増幅ＭＯＳトランジスタ４の入力ノードをリセットした後に画素１００−１〜１００−８の各々が出力する信号をノイズ信号と表記する。また、増幅ＭＯＳトランジスタ４の入力ノードが、フォトダイオード１の生成した信号電荷に基づく電位である時に、画素１００−１〜１００−８の各々が出力する信号を光電変換信号と表記する。特許請求の範囲に示した第１の光電変換信号、第２の光電変換信号はそれぞれ、本実施例では画素１００−１、１００−２のそれぞれが出力する光電変換信号である。第１の光電変換信号、第２の光電変換信号が入力される回路部は、加算回路１０−１、減算回路１１−１である。

図３（ｂ）は、図２に示した撮像装置の画素１００−１を含む画素行の動作について示した図である。尚、図３（ｂ）に示したタイミング図では、スイッチＳＷ３、ＳＷ４の動作は不図示であるが、いずれも時刻ｔ１から時刻ｔ１１までの期間、導通状態である。

図３（ｂ）に示した信号Ｐ＿ＳＷ８０−１は、スイッチＳＷ８０−１を制御する信号である。信号Ｐ＿ＳＷ８０−１がＨレベルの時にスイッチＳＷ８０−１は導通状態であり、信号Ｐ＿ＳＷ８０−１がＬレベルの時にスイッチＳＷ８０−１は非導通状態である。以下、他のスイッチＳＷについても同様に、スイッチＳＷを制御する信号がＨレベルの時にスイッチＳＷが導通状態であり、該信号がＬレベルの時にスイッチＳＷが非導通状態であるものとする。

信号Ｐ＿ＳＷ８０−２は、スイッチＳＷ８０−２を制御する信号である。信号Ｐ＿ＳＷ１は、スイッチＳＷ１を制御する信号である。ＶＬ１、ＶＬ２はそれぞれ、垂直信号線７−１、７−２の電位を示したものである。Ａｍｐ１、Ａｍｐ２はそれぞれ、反転増幅器１２−１、１２−２が出力する信号の電位を示したものである。Ｒａｍｐは、ランプ信号Ｒａｍｐの電位を示したものである。ＣＭＰ１、ＣＭＰ２はそれぞれ、比較器８−１、８−２が出力する比較結果信号ＣＭＰの信号値を示したものである。Ｌａｔｃｈ１、Ｌａｔｃｈ２は、それぞれメモリ３０−１、３０−２で生成されるラッチ信号を示したものである。ラッチ信号Ｌａｔｃｈは、比較結果信号ＣＭＰの信号値の変化に応じて信号値が変化する信号である。メモリ３０−１、３０−２のサブメモリ３００−１，３００−２はラッチ信号Ｌａｔｃｈの信号値が変化した時のカウント信号を保持する。

時刻ｔ１に、垂直走査回路３５は信号ＰＳＥＬ［０］をＨレベルとする。また、時刻ｔ１において、信号ＰＲＥＳ［０］、Ｐ＿ＳＷ２、Ｐ＿ＳＷ８０−１、Ｐ＿ＳＷ８０−２はＨレベルである。信号ＰＲＥＳ［０］がＨレベルであることにより、画素１００−１〜１００−４の増幅ＭＯＳトランジスタ４の入力ノードの電位がリセットされている。また、信号Ｐ＿ＳＷ２がＨレベルであることにより、容量素子Ｃ３、Ｃ５の電荷がリセットされている。また、信号Ｐ＿ＳＷ８０−１がＨレベルであることにより、容量素子Ｃ１、帰還容量素子Ｃｆｂ−１の電荷がリセットされている。また、信号Ｐ＿ＳＷ８０−２がＨレベルであることにより、容量素子Ｃ４、帰還容量素子Ｃｆｂ−２の電荷がリセットされている。

時刻ｔ２に、垂直走査回路３５は信号ＰＲＥＳ［０］をＨレベルからＬレベルにする。これにより、増幅ＭＯＳトランジスタ４の入力ノードのリセットが解除される。また、タイミングジェネレータは信号Ｐ＿ＳＷ２、Ｐ＿ＳＷ８０−１、Ｐ＿ＳＷ８０−２をＨレベルからＬレベルにする。これにより、容量素子Ｃ１〜Ｃ４、帰還容量素子Ｃｆｂ−１、Ｃｆｂ−２のそれぞれのリセットが解除される。垂直信号線７−１の電位ＶＬ１は、画素１００−１の出力するノイズ信号により、電位が低下する。同様に、垂直信号線７−２の電位ＶＬ２は、画素１００−２の出力するノイズ信号により、電位が低下する。

時刻ｔ２から時刻ｔ３の期間の反転増幅器１２−１の出力Ａｍｐ１は、画素１００−１、１００−２の出力するノイズ信号同士の和を反転増幅した信号の電位である。また、反転増幅器１２―２の出力Ａｍｐ２は、画素１００−１、１００−２のノイズ信号同士の差を反転増幅した信号の電位である。

時刻ｔ３に、ランプ発生回路９は、ランプ信号ＲＭＰの時間に依存した電位の変化を開始する。比較結果信号ＣＭＰ１、ＣＭＰ２の信号値は共にＨレベルである。

時刻ｔ４に、比較結果信号ＣＭＰ２の信号値がＨレベルからＬレベルに変化する。これにより、ラッチ信号Ｌａｔｃｈ２の電位が変化する。サブメモリ３００−２は、この時のカウント信号を保持する。この時にサブメモリ３００−２が保持したカウント信号は、画素１００−１、１００−２のノイズ信号の差に基づくデジタル信号である。

時刻ｔ５に、比較結果信号ＣＭＰ１の信号値がＨレベルからＬレベルに変化する。これにより、ラッチ信号Ｌａｔｃｈ１の電位が変化する。サブメモリ３００−１は、この時のカウント信号を保持する。この時にサブメモリ３００−１が保持したカウント信号は、画素１００−１、１００−２のノイズ信号同士の和に基づくデジタル信号である。

時刻ｔ６に、ランプ発生回路９は、ランプ信号ＲＭＰの時間に依存した電位の変化を終了し、ランプ信号ＲＭＰの電位をリセットする。タイミングジェネレータは、サブメモリ３０１−１、３０１−２にそれぞれ、サブメモリ３００−１、３００−２のそれぞれが保持したデジタル信号を保持させる。

また、時刻ｔ６に、タイミングジェネレータは信号Ｐ＿ＳＷ８０−２、Ｐ＿ＳＷ１をＨレベルとする。これにより、反転増幅器１２−２の出力Ａｍｐ２の電位は、時刻ｔ５の電位に参照電圧Ｖｏｆｆｓｅｔの電位が加わった電位となる。その後、タイミングジェネレータは、信号Ｐ＿ＳＷ８０−２、Ｐ＿ＳＷ１をＬレベルとする。

時刻ｔ７に、垂直走査回路３５は、信号ＰＴＸ［０］をＨレベルとする。これにより、画素１００−１は、光電変換信号を垂直信号線７−１に出力する。従って、垂直信号線７−１の電位ＶＬ１が低下する。同様に、画素１００−２は、光電変換信号を垂直信号線７−２に出力する。従って、垂直信号線７−２の電位ＶＬ２が低下する。尚、図３（ｂ）に示した動作では、画素１００−１よりも画素１００−２の方が入射光の光量が多いものとしている。つまり、垂直走査回路３５が信号ＰＴＸ［０］をＨレベルとすることによって生じる垂直信号線７の電位の変化は、垂直信号線７−２の方が、垂直信号線７−１よりも大きい。反転増幅器１２−１の出力Ａｍｐ１は、画素１００−１、１００−２の光電変換信号同士の和に基づく信号を反転増幅した信号の電位となる。また、反転増幅器１２−２の出力Ａｍｐ２は、画素１００−１、１００−２の光電変換信号同士の差の信号を反転増幅した信号の電位となる。その後、垂直走査回路３５は、信号ＰＴＸ［０］をＨレベルからＬレベルにする。

時刻ｔ８に、ランプ発生回路９は、ランプ信号ＲＭＰの時間に依存した電位の変化を開始する。比較結果信号ＣＭＰ１、ＣＭＰ２の信号値は共にＨレベルである。

時刻ｔ９に、比較結果信号ＣＭＰ２の信号値がＨレベルからＬレベルに変化する。これにより、ラッチ信号Ｌａｔｃｈ２の電位が変化する。サブメモリ３００−２は、この時のカウント信号を保持する。この時にサブメモリ３００−２が保持したカウント信号は、画素１００−１、１００−２の光電変換信号の差に基づくデジタル信号である。

時刻ｔ１０に、比較結果信号ＣＭＰ１の信号値がＨレベルからＬレベルに変化する。これにより、ラッチ信号Ｌａｔｃｈ１の電位が変化する。サブメモリ３００−１は、この時のカウント信号を保持する。この時にサブメモリ３００−１が保持したカウント信号は、画素１００−１、１００−２の光電変換信号同士の和に基づくデジタル信号である。

時刻ｔ１１に、ランプ発生回路９は、ランプ信号ＲＭＰの時間に依存した電位の変化を終了し、ランプ信号ＲＭＰの電位をリセットする。水平走査回路４０は、各列のメモリ３０−１〜３０−４を順次走査する。これにより、メモリ３０−１〜３０−４の保持したデジタル信号が演算部に入力される。

反転増幅器１２−２の出力Ａｍｐ２を、時刻ｔ６に参照信号Ｖｏｆｆｓｅｔに基づく電位にシフトさせる理由について説明する。ここでは、画素１００−１の出力する光電変換信号の方が、画素１００−２の出力する光電変換信号よりも信号振幅が大きいとする。この場合、垂直信号線７−１の方が、垂直信号線７−２よりも信号振幅が大きい。よって、タイミングジェネレータが時刻ｔ７に信号ＰＴＸをＨレベルにすると、反転増幅器１２−２の出力Ａｍｐ２の電位は電位Ｖｏｆｆｓｅｔから低下する。仮に、出力Ａｍｐ２を時刻ｔ６に参照信号Ｖｏｆｆｓｅｔの電位にシフトさせない場合、出力Ａｍｐ２の電位がランプ信号ＲＭＰの時刻ｔ８の電位よりも低くなってしまうことがある。この場合、時刻ｔ８から時刻ｔ１１の期間、比較結果信号ＣＭＰ２の信号値が変化しないため、サブメモリ３００−２はカウント信号を保持できない。このように比較結果信号ＣＭＰ２の信号値が時刻ｔ８から時刻ｔ１１の期間に変化するようにするためには、出力Ａｍｐ２の電位が、ランプ信号ＲＭＰの電位が変化する範囲内にあることが求められる。従って、時刻ｔ６に出力Ａｍｐ２を参照信号Ｖｏｆｆｓｅｔの電位にシフトさせている。この参照信号Ｖｏｆｆｓｅｔの電位は、参照電位Ｖｒｅｆで反転増幅器１２−２をリセットする場合に比して、ランプ信号ＲＭＰの時間に依存した電位変化の開始電位から離れ、かつ電位変化の終了電位に近づくように、出力Ａｍｐ２の電位をシフトする電位である。

ここで、メモリ３０−１，３０−２が時刻ｔ１１において保持しているデジタル信号について説明する。

以下、画素１００−１、１００−２のそれぞれが出力するノイズ信号を、Ｎ１、Ｎ２信号とする。また、画素１００−１、１００−２のそれぞれが出力する光電変換信号を、Ａ＋Ｎ１、Ｂ＋Ｎ２信号とする。サブメモリ３０１−１が時刻ｔ１１に保持しているデジタル信号は、Ｎ１＋Ｎ２信号に基づくデジタル信号である。サブメモリ３００−１が時刻ｔ１１に保持しているデジタル信号は、Ａ＋Ｎ１＋Ｂ＋Ｎ２信号に基づくデジタル信号である。サブメモリ３０１−２が時刻ｔ１１に保持しているデジタル信号は、Ｎ１−Ｎ２信号に基づくデジタル信号である。サブメモリ３００−２が時刻ｔ１１に保持しているデジタル信号は、（Ａ＋Ｎ１）−（Ｂ＋Ｎ２）信号に基づくデジタル信号である。演算部は、サブメモリ３００−１が保持したデジタル信号と、サブメモリ３０１−１が保持したデジタル信号との差の信号を生成する。つまり、演算部が生成する信号は、Ａ＋Ｎ１＋Ｂ＋Ｎ２−（Ｎ１＋Ｎ２）＝Ａ＋Ｂ信号である。また、演算部は、サブメモリ３００−２が保持したデジタル信号と、サブメモリ３０１−２が保持したデジタル信号との差の信号を生成する。つまり、演算部が生成する信号は、（Ａ＋Ｎ１）―（Ｂ＋Ｎ２）―（Ｎ１−Ｎ２）＝Ａ−Ｂ信号である。従って、演算部は、Ａ＋Ｂ信号、Ａ−Ｂ信号を生成する。

本実施例の他の例として、容量素子Ｃ１、Ｃ２にＮ１信号に基づく信号を保持させ、容量素子Ｃ３、Ｃ４にＮ２信号に基づく信号を保持させる相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ；以下、ＣＤＳと表記する。）を行わせることができる。この場合には、サブメモリ３０１−１が時刻ｔ１１に保持しているデジタル信号は、反転増幅器１２−１，１２−２および比較器８−１，８−２の列間ばらつきとして表れるオフセット成分（以下、ＯＦＦ信号と表す）に基づくデジタル信号である。サブメモリ３００−１が時刻ｔ１１に保持しているデジタル信号は、Ａ＋Ｂ＋ＯＦＦ信号である。演算部は、サブメモリ３００−１が保持したデジタル信号と、サブメモリ３０１−１が保持したデジタル信号との差の信号を生成する。つまり、演算部が生成する信号はＡ＋Ｂ信号である。一方、サブメモリ３０１−２が時刻ｔ１１に保持しているデジタル信号も、ＯＦＦ信号である。また、サブメモリ３００−２が時刻ｔ１１に保持しているデジタル信号は、Ａ−Ｂ＋ＯＦＦ信号に、参照信号Ｖｏｆｆｓｅｔと参照電位Ｖｒｅｆとの電位差に基づくデジタル信号（以下、Ｓｈｉｆｔ信号と表す）の和であるため、Ａ―Ｂ＋ＯＦＦ＋Ｓｈｉｆｔ信号で表される。演算部は、サブメモリ３００−２が保持したデジタル信号と、サブメモリ３０１−２が保持したデジタル信号との差の信号を生成する。つまり、演算部が生成する信号はＡ‐Ｂ＋Ｓｈｉｆｔ信号である。演算部には予め、Ｓｈｉｆｔ信号の信号値を記憶させておくことによって、演算部は、Ａ−Ｂ＋Ｓｈｉｆｔ信号からＳｈｉｆｔ信号を差し引くことができる。これにより、容量素子Ｃ１〜Ｃ４を用いてＣＤＳを行う形態であっても、演算部はＡ＋Ｂ信号、Ａ―Ｂ信号をそれぞれ生成することができる。

本実施例の撮像装置は、Ａ＋Ｂ信号、Ａ−Ｂ信号に基づくデジタル信号をそれぞれ生成することができる。一方で、本実施例の撮像装置は、時刻ｔ１から時刻ｔ１１の期間に、スイッチＳＷ３、ＳＷ４を非導通状態とし、スイッチＳＷ２を導通状態として、撮像装置が図３（ｂ）に示した時刻ｔ１から時刻ｔ１１の動作を行う。これにより、Ａ信号、Ｂ信号に基づくデジタル信号を生成することができる。従って、本実施例の撮像装置は、Ａ信号、Ｂ信号のそれぞれを出力するモードと、Ａ＋Ｂ信号を出力するモードとを備えることにより、生成する画像の解像度を切り替えることができる。また、本実施例の撮像装置は、Ａ−Ｂ信号を出力することができることにより、例えば人間の顔など物体の輪郭を検出するエッジ検出を行うことができる。

次に、図４に本実施例の撮像装置の利用形態の一例を示す。

図４は、図１で説明した画素１００−１〜１００−８と、フォトダイオード１に光を集光するマイクロレンズ２３との配置の一例を示した図である。入射光を複数の画素１００−１、１００−２のフォトダイオード１に導くための１つのマイクロレンズ２３が、複数の画素１００−１、１００−２のフォトダイオード１を覆うように配されている。つまり、１つのマイクロレンズは複数の光電変換部に対応して設けられている。本形態の撮像装置は、複数のマイクロレンズ２３を有するマイクロレンズアレイを有する。

本実施例の撮像装置に設けられた画素１００−１〜１００−８は、位相差検出方式による焦点検出に用いるための信号を出力する。画素１００−１〜１００−８の各々が出力する、焦点検出に用いるための信号を以下、焦点検出基礎信号と表記する。例えば、画素アレイ５０のうちの、ライン状またはクロス状の位置にある複数の画素が焦点検出基礎信号を出力する。ここでは、ライン状の位置にある複数の画素１００−１、１００−２が出力する光電変換信号を焦点検出基礎信号とする場合について説明する。本実施例の撮像装置では、この焦点検出基礎信号がＡ信号、Ｂ信号である。本実施例の撮像装置は、Ａ−Ｂ信号を生成することにより、画素１００−１と画素１００−２への入射光の位相差を検出することができる。また、本実施例の撮像装置は、Ａ＋Ｂ信号を生成することにより、１つのマイクロレンズ２３が集光した入射光に基づくデジタル信号を得ることができる。つまり、Ａ−Ｂ信号を用いた位相差に基づく焦点検出と、Ａ＋Ｂ信号を用いた画像生成と、を行うことができる。本実施例の撮像装置は、この焦点検出と画像生成に用いるＡ−Ｂ信号とＡ＋Ｂ信号とのそれぞれに基づくデジタル信号を同時に撮像装置の外部に出力することができる。

さらに、撮像装置と、撮像装置が出力する信号を処理する出力信号処理部とを有する撮像システムの形態が考えられる。撮像装置がＡ信号とＢ信号とのそれぞれに基づくデジタル信号を出力する場合では、撮像装置の外部に設けられた出力信号処理部がＡ−Ｂ信号とＡ＋Ｂ信号のそれぞれに基づくデジタル信号を得るための演算処理を行う必要があった。これに対して、本実施例の撮像装置はＡ−Ｂ信号とＡ＋Ｂ信号のそれぞれに基づくデジタル信号をそれぞれ出力するため、出力信号処理部の演算処理の負荷を減らすことができる。近年、撮像システムの高機能化の進展によって、出力信号処理部の負荷が増大している。本実施例の撮像装置は、出力信号処理部の負荷を低減した分、出力信号処理部にさらに別の機能を付加することができるため、撮像システムの高機能化を進展させることができる。

本実施例では、カウンタ２０が各列のメモリ３０−１〜３０−４に共通のカウント信号を出力していた。他の例として、カウンタ２０が各列の比較器８−１〜８−４に対応して設けられている構成であっても良い。この場合には、各列のカウンタ２０が、ラッチ信号Ｌａｔｃｈの信号値が変化したタイミングでクロック信号の計数を停止するようにすればよい。この場合には、各列のカウンタ２０が、比較結果信号の信号値に基づいてカウント信号を保持するカウント信号保持部である。

また、本実施例の撮像装置では、ＡＤ変換部２５０−１〜２５０−４が画素の設けられた各列に対応して設けられていた。他の例として、撮像装置のＡＤ変換部が１つであっても良い。この場合には、各列の信号処理回路２００−１，２００−２に、加算回路１０−１，１０−２、減算回路１１−１，１１−２の各々が出力する信号を各々が保持する複数の容量素子を設ける。そして、水平走査回路４０が各列の容量素子を走査して、該容量素子から１つのＡＤ変換部に信号を出力するようにすれば良い。

（実施例２）
以下、図面を参照しながら、実施例１とは異なる点を中心に本実施例の撮像装置を説明する。

図５は、本実施例の撮像装置を示した図である。図１で示したものと同じ機能を有する部材は、図１で付した符号と同じ符号を図５にも付している。

本実施例の撮像装置は、２列の画素１００−１、１００−２に対して、１つの比較器８−１が設けられている。つまり、比較器８−１には、スイッチＳＷ８４−１を介して、加算回路１０−１、減算回路１１−１の一方ずつから信号が入力される。スイッチＳＷ８４は、タイミングジェネレータから入力される制御信号に基づいて、比較器８−１に入力する信号を加算回路１０−１、減算回路１１−１のそれぞれの出力の一方を選択する選択回路である。

図６は、図５に示した撮像装置の信号処理回路２００−１の詳細とともに撮像装置の構成を示した図である。図２で示したものと同じ機能を有する部材については、図２で付した符号と同じ符号を図６でも付している。以下では、１行目の画素１００−１〜１００−４のそれぞれが垂直信号線７−１〜７−４のそれぞれに信号を出力する例を説明する。

容量素子Ｃ１０は画素１００−１と反転増幅器１２−１の反転入力ノードとの間の電気的経路に設けられている。容量素子Ｃ１１は、画素１００−２と反転増幅器１２−１の反転入力ノードとの間の電気的経路に設けられている。容量素子Ｃ１２は、一方のノードはスイッチＳＷ８２、ＳＷ８３を介して、画素１００−１と反転増幅器１２−２の反転入力ノードとの間の電気的経路に接続されている。また、容量素子Ｃ１２の他方のノードには、参照電位供給部から参照電位Ｖｒｅｆ２が入力されている。スイッチＳＷ８１と容量素子Ｃ１３は、画素１００−２と反転増幅器１２−２との間の電気的経路に設けられている。スイッチＳＷ８４−１は、スイッチＳＷ８４−１を制御する信号Ｐ＿ＳＷ８４がＬレベルの時には、加算回路１０−１と比較器８−１とを電気的に接続する。一方、信号Ｐ＿ＳＷ８４がＨレベルの時には、スイッチＳＷ８４−１は減算回路１１−１と比較器８−１とを電気的に接続する。

メモリ３０−１は、図２と同様に、サブメモリ３００−１、３０１−１を有する構成である。

次に、図７を参照しながら、本実施例の撮像装置の動作を説明する。

信号Ｐ＿ＳＷ８０は、スイッチＳＷ８０−１、ＳＷ８０−２を制御する信号である。信号Ｐ＿ＳＷ８１は、スイッチＳＷ８１を制御する信号である。信号Ｐ＿ＳＷ８２は、スイッチＳＷ８２を制御する信号である。信号Ｐ＿ＳＷ８３は、スイッチＳＷ８３を制御する信号である。信号Ｐ＿ＳＷ８４は、スイッチＳＷ８４を制御する信号である。

時刻ｔ２１に、垂直走査回路３５は、信号ＰＳＥＬ［０］をＨレベルとする。また、時刻ｔ２１において、信号ＰＲＥＳ［０］、Ｐ＿ＳＷ８０、Ｐ＿ＳＷ８１、Ｐ＿ＳＷ８２、Ｐ＿ＳＷ８３はＨレベルである。信号Ｐ＿ＳＷ８０がＨレベルであることにより、帰還容量素子Ｃｆｂ−１、Ｃｆｂ−２、容量素子Ｃ１０、Ｃ１１の電荷がそれぞれリセットされている。さらに、信号Ｐ＿ＳＷ８１、Ｐ＿ＳＷ８２、Ｐ＿ＳＷ８３がＨレベルであることにより、容量素子Ｃ１２、Ｃ１３の電荷がそれぞれリセットされている。また、時刻ｔ２１において、信号ＰＴＸ［０］、Ｐ＿ＳＷ８４はそれぞれＬレベルである。

時刻ｔ２２に、垂直走査回路３５は、信号ＰＲＥＳ［０］をＨレベルからＬレベルにする。また、タイミングジェネレータは、信号Ｐ＿ＳＷ８０、Ｐ＿ＳＷ８１、Ｐ＿ＳＷ８２、Ｐ＿ＳＷ８３をそれぞれＨレベルからＬレベルにする。これにより、容量素子Ｃ１０〜Ｃ１４、帰還容量素子Ｃｆｂ−１、Ｃｆｂ−２のリセットが解除される。

時刻ｔ２３に、ランプ発生回路９はランプ信号ＲＭＰの時間に依存した電位の変化を開始する。信号Ｐ＿ＳＷ８４がＬレベルであるため、比較器８−１は、反転増幅器１２−１の出力Ａｍｐ１の電位と、ランプ信号ＲＭＰの電位とを比較する。比較結果信号ＣＭＰの信号値は、時刻ｔ２３においてＨレベルである。

時刻ｔ２４に、比較結果信号ＣＭＰの信号値がＨレベルからＬレベルに変化する。これによりラッチ信号Ｌａｔｃｈの信号値がＬレベルからＨレベルに変化する。メモリ３０−１内のサブメモリ３００−１は、この時のカウント信号を保持する。時刻ｔ２４にサブメモリ３００−１が保持するカウント信号は、本実施例のＮ１＋Ｎ２信号に基づくデジタル信号である。

時刻ｔ２５に、ランプ発生回路９はランプ信号ＲＭＰの時間に依存した電位の変化を終了するとともに、ランプ信号ＲＭＰの電位をリセットする。また、タイミングジェネレータはサブメモリ３０１−１に、サブメモリ３００−１が保持したデジタル信号を保持させる。

時刻ｔ２６に、垂直走査回路３５は、信号ＰＴＸ［０］をＨレベルとする。ここでは、画素１００−１の出力する光電変換信号の方が、画素１００−２の出力する光電変換信号よりも信号振幅が大きいとする。垂直走査回路３５が信号ＰＴＸ［０］をＨレベルとすることにより、反転増幅器１２−１の反転入力ノードには、画素１００−１、１００−２の光電変換信号同士の和の信号が入力される。また、タイミングジェネレータは信号Ｐ＿ＳＷ８１、Ｐ＿ＳＷ８３をそれぞれＨレベルとする。信号Ｐ＿ＳＷ８１をＨレベルとすることにより、反転増幅器１２−２の反転入力ノードには垂直信号線７−２の電位に基づく信号が入力される。また、信号Ｐ＿ＳＷ８３をＨレベルとすることにより、容量素子Ｃ１２は、画素１００−１の光電変換信号を、参照電位Ｖｒｅｆ２に基づいて保持する。その後、タイミングジェネレータは、信号Ｐ＿ＳＷ８１、Ｐ＿ＳＷ８３をそれぞれＬレベルにする。参照電位Ｖｒｅｆ２は、参照電位Ｖｒｅｆ１に基づいて容量素子Ｃ１２が信号を保持する場合に比して、ランプ信号ＲＭＰの時間に依存した電位変化の開始電位から離れ、かつ電位変化の終了電位に近づくように、出力Ａｍｐ２の電位をシフトする電位である。

時刻ｔ２７に、タイミングジェネレータは信号Ｐ＿ＳＷ８２をＨレベルにする。これにより、反転増幅器１２−２の反転入力ノードには、画素１００−１と画素１００−２の光電変換信号同士の差の信号が入力される。その後、垂直走査回路３５は信号ＰＴＸ［０］をＬレベルにする。

時刻ｔ２８に、ランプ発生回路９は、ランプ信号ＲＭＰの時間に依存した電位の変化を開始する。比較結果信号ＣＭＰの信号値はＨレベルである。

時刻ｔ２９に、比較結果信号ＣＭＰの信号値がＨレベルからＬレベルに変化する。これにより、ラッチ信号Ｌａｔｃｈの電位が変化する。メモリ３０−１内のサブメモリ３００−１は、この時のカウント信号を保持する。この時にサブメモリ３００−１が保持したカウント信号は、画素１００−１、１００−２の光電変換信号同士の和に基づくデジタル信号である。すなわち、時刻ｔ２９にサブメモリ３００−１が保持するカウント信号は、本実施例のＡ＋Ｎ１＋Ｂ＋Ｎ２信号に基づくデジタル信号である。

時刻ｔ３０に、ランプ発生回路９は、ランプ信号ＲＭＰの時間に依存した電位の変化を終了し、ランプ信号ＲＭＰの電位をリセットする。水平走査回路４０は、各列のメモリ３０−１，３０−２を順次走査する。これにより、メモリ３０−１，３０−２内のサブメモリ３００−１、３０１−１，３００−２、３０１−２のそれぞれが保持したデジタル信号が演算部に入力される。

時刻ｔ３１に、タイミングジェネレータは信号Ｐ＿ＳＷ８４をＨレベルにする。これにより、比較器８−１には、反転増幅器１２−２の出力Ａｍｐ２が入力される。

時刻ｔ３２に、ランプ発生回路９は、ランプ信号ＲＭＰの時間に依存した電位の変化を開始する。比較結果信号ＣＭＰの信号値はＨレベルである。

時刻ｔ３３に、比較結果信号ＣＭＰの信号値がＨレベルからＬレベルに変化する。これにより、ラッチ信号Ｌａｔｃｈの電位が変化する。メモリ３０−１内のサブメモリ３００−１は、この時のカウント信号を保持する。この時にメモリ３０−１が保持したカウント信号は、画素１００−１、１００−２の光電変換信号同士の差に基づくデジタル信号である。すなわち、時刻ｔ３３にサブメモリ３００−１が保持するカウント信号は、本実施例の、（Ａ＋Ｎ１）−（Ｂ＋Ｎ２）信号に基づくデジタル信号である。

時刻ｔ３４に、ランプ発生回路９は、ランプ信号ＲＭＰの時間に依存した電位の変化を終了し、ランプ信号ＲＭＰの電位をリセットする。水平走査回路４０は、各列のメモリ３０−１，３０−２を順次走査する。これにより、メモリ３０−１，３０−２内のサブメモリ３００−１，３００−２が保持したデジタル信号が演算部に入力される。

演算部には、Ｎ１＋Ｎ２信号、Ａ＋Ｎ１＋Ｂ＋Ｎ２信号、（Ａ＋Ｎ１）−（Ｂ＋Ｎ２）信号のそれぞれに基づくデジタル信号が、各列のメモリ３０−１，３０−２から入力される。演算部は、Ａ＋Ｎ１＋Ｂ＋Ｎ２信号に基づくデジタル信号と、Ｎ１＋Ｎ２信号に基づくデジタル信号との差から、Ａ＋Ｂ信号に基づくデジタル信号を生成する。

本実施例では、Ｎ１信号とＮ２信号との差に基づくデジタル信号の生成を省略した動作としている。Ａ−Ｂ信号が、Ａ＋Ｂ信号よりも低い精度で充分とされる場合には、本実施例の動作はＮ１信号とＮ２信号との差に基づくデジタル信号の生成を省略している分、動作を高速化できる。一方で、Ａ−Ｂ信号についても、図７に述べた動作で得たＡ＋Ｂ信号と同程度の精度で得る場合には、タイミングジェネレータは時刻ｔ２５の後に信号Ｐ＿ＳＷ８２、Ｐ＿ＳＷ８３、Ｐ＿ＳＷ８４をそれぞれＨレベルとする。そしてＡＤ変換部２５０が、時刻ｔ２３から時刻ｔ２５までの期間と同様のＡＤ変換動作を行えばよい。

また、さらなる高速化が必要な場合には、Ｎ１＋Ｎ２信号に基づくデジタル信号の生成を省略しても良い。つまり、時刻ｔ２３から時刻ｔ２５までの期間に係る動作を省略しても良い。

尚、本実施例の撮像装置についても、実施例１と同様、容量素子Ｃ１０、Ｃ１１、Ｃ１２、Ｃ１３を用いて、ＣＤＳを行うようにしても良い。

本実施例の撮像装置についても、実施例１で述べた様に、Ａ−Ｂ信号、Ａ＋Ｂ信号に基づくデジタル信号を様々な用途に用いることが可能である。例えば、図４を参照しながら述べた様に、焦点検出と画像生成のために用いることが可能である。

本実施例の撮像装置は、実施例１の撮像装置に対して、比較器の数を少なくすることができる。これにより、実施例１の撮像装置に対して、撮像装置に設けられている比較器の合計の消費電力を低減することができる。また、本実施例の撮像装置は、実施例１の撮像装置に対し、比較器および該比較器に対応して設けられたメモリの数を少なくすることができるため、実施例１の撮像装置に対して画素アレイ５０の周辺に位置する周辺回路の面積を低減することができる。

本実施例では、水平走査回路４０が、Ｎ１＋Ｎ２信号、Ａ＋Ｎ１＋Ｂ＋Ｎ１信号のそれぞれに基づくデジタル信号をメモリ３０−１，３０−２から演算部に出力させる。その後、水平走査回路４０が、（Ａ＋Ｎ１）−（Ｂ＋Ｎ２）信号に基づくデジタル信号をメモリ３０−１，３０−２から演算部に出力させる動作を説明した。他の例として、メモリ３０−１，３０−２にさらにサブメモリを設け、Ｎ１＋Ｎ２信号、Ａ＋Ｎ＋Ｂ＋Ｎ信号、（Ａ＋Ｎ１）―（Ｂ＋Ｎ２）信号のそれぞれに基づくデジタル信号を同時に保持することができるようにしても良い。この場合には、水平走査回路４０は、Ｎ１＋Ｎ２信号、Ａ＋Ｎ＋Ｂ＋Ｎ信号、（Ａ＋Ｎ１）―（Ｂ＋Ｎ２）信号のそれぞれに基づくデジタル信号をメモリ３０−１，３０−２から演算部に出力させるようにすることができる。

また、本実施例では、比較器８−１に反転増幅器１２−１の出力Ａｍｐ１が入力される場合と反転増幅器１２−２の出力Ａｍｐ２が入力される場合とで、ランプ信号ＲＭＰの時間に依存して電位が変化する電位幅を同じとしていた。他の例として、ランプ信号ＲＭＰの時間に依存して電位が変化する電位幅を、比較器８−１に反転増幅器１２−２の出力Ａｍｐ２が入力される場合の方が、反転増幅器１２−１の出力Ａｍｐ１が入力される場合よりも小さくしても良い。これは、反転増幅器１２−２の出力Ａｍｐ２の方が、反転増幅器１２−１の出力Ａｍｐ１よりも信号振幅が小さい場合があることによるものである。これにより、反転増幅器１２−２の出力Ａｍｐ２に基づくデジタル信号を生成するＡＤ変換期間を、図７を参照しながら述べた動作に対して短縮することができる。

（実施例３）
本実施例の撮像装置について、実施例２と異なる点を中心に説明する。

図８は本実施例の撮像装置を示した図である。図５で示したものと同じ機能を有する部材は、図５で付した符号を同じ符号を図８にも付している。

図５に示した撮像装置の信号処理回路２００−１，２００−２は、加算回路１０−１，１０−２、減算回路１１−１，１１−２を有していた。一方、本実施例の撮像装置は、加算回路１０−１、１０−２、減算回路１１−１，１１−２の代わりに、加算・減算回路１５−１，１５−２を有している。また、図５に示した撮像装置では、比較器８−１に入力される信号は、スイッチＳＷ８４によって、加算回路１０−１、減算回路１１−１の一方の出力が選択されていた。一方、本実施例の撮像装置は、加算・減算回路１５−１の出力する信号が比較器８−１に入力される。第１の光電変換信号、第２の光電変換信号が入力される回路部は、加算・減算回路１５−１である。

図９は、図８に示した撮像装置の加算・減算回路１５の詳細とともに撮像装置の構成を示した図である。図６で示したものと同じ機能を有する部材は、図６で付した符号を同じ符号を図９にも付している。

加算・減算回路１５−１は、容量素子Ｃ２０−１、Ｃ２０−２、Ｃ３０、スイッチＳＷ８０、ＳＷ９０、ＳＷ９１、ＳＷ９２、ＳＷ９３、反転増幅器１２、帰還容量素子Ｃｆｂを有する。スイッチＳＷ９０は、容量素子Ｃ２０−１と反転増幅器１２の反転入力ノードとの間の電気的経路に設けられている。スイッチＳＷ９１は、容量素子Ｃ２０−１と、反転増幅器１２の非反転入力ノードとの間の電気的経路に設けられている。スイッチＳＷ９２は、容量素子Ｃ２０−２と反転増幅器１２の反転入力ノードとの間の電気的経路に設けられている。容量素子Ｃ２０−１、Ｃ２０−２はそれぞれ、垂直信号線７−１、７−２の電位に基づく電荷を保持する。スイッチＳＷ９３は、参照電位Ｖｒｅｆを反転増幅器１２の非反転入力ノードに入力する電気的経路に設けられている。

反転増幅器１２の出力する信号が、比較器８−１に入力される。

図１０は、図９に示した撮像装置の動作を示したタイミング図である。信号Ｐ＿ＳＷ８０、Ｐ＿ＳＷ９０、Ｐ＿ＳＷ９１、Ｐ＿ＳＷ９２、Ｐ＿ＳＷ９３はそれぞれ、スイッチＳＷ８０、ＳＷ９０、ＳＷ９１、ＳＷ９２、ＳＷ９３を制御する信号である。Ａｍｐは反転増幅器１２の出力を示している。

時刻ｔ４１に、垂直走査回路３５は、信号ＰＳＥＬ［０］をＨレベルとする。また、時刻ｔ４１において、信号ＰＲＥＳ［０］、Ｐ＿ＳＷ８０、Ｐ＿ＳＷ９０、Ｐ＿ＳＷ９２、Ｐ＿ＳＷ９３はＨレベルである。信号Ｐ＿ＳＷ８０がＨレベルであることにより、帰還容量素子Ｃｆｂの電荷がリセットされている。また、信号Ｐ＿ＳＷ９０がＨレベルであることにより、容量素子Ｃ２０−１の電荷がリセットされている。また、信号Ｐ＿ＳＷ９２がＨレベルであることにより、容量素子Ｃ２０−２の電荷がリセットされている。また、信号Ｐ＿ＳＷ９３がＨレベルであることにより、反転増幅器１２の非反転入力ノードには電位Ｖｒｅｆ１の参照電位Ｖｒｅｆが参照電位供給部から入力されている。

また、時刻ｔ４１において、信号ＰＴＸ［０］、Ｐ＿ＳＷ９１はＬレベルである。

時刻ｔ４２に、垂直走査回路３５は、信号ＰＲＥＳ［０］をＨレベルからＬレベルにする。また、タイミングジェネレータは信号Ｐ＿ＳＷ８０をＨレベルからＬレベルにする。これにより、帰還容量素子Ｃｆｂ、容量素子Ｃ２０−１、Ｃ２０−２のリセットが解除される。反転増幅器１２の反転入力ノードには、画素１００−１、１００−２のノイズ信号同士の和の信号が入力される。反転増幅器１２の出力Ａｍｐは、画素１００−１、１００−２のノイズ信号同士の和の信号を反転増幅した信号の電位となる。

時刻ｔ４３に、ランプ発生回路９は、ランプ信号ＲＭＰの時間に依存した電位の変化を開始する。比較結果信号ＣＭＰの信号値はＨレベルである。

時刻ｔ４４に、比較結果信号ＣＭＰの信号値がＨレベルからＬレベルに変化する。これにより、ラッチ信号Ｌａｔｃｈの電位が変化する。メモリ３０−１内のサブメモリ３００−１は、この時のカウント信号を保持する。この時にメモリ３０−１が保持したカウント信号は、画素１００−１、１００−２のノイズ信号同士の和に基づくデジタル信号である。すなわち、時刻ｔ４４にサブメモリ３００−１が保持するカウント信号は、本実施例のＮ１＋Ｎ２信号に基づくデジタル信号である。

時刻ｔ４５に、ランプ発生回路９はランプ信号ＲＭＰの時間に依存した電位の変化を終了するとともに、ランプ信号ＲＭＰの電位をリセットする。また、タイミングジェネレータはサブメモリ３０１−１に、サブメモリ３００−１が保持したデジタル信号を保持させる。

時刻ｔ４６に、垂直走査回路３５は、信号ＰＴＸ［０］をＨレベルにする。ここでは、画素１００−１の出力する光電変換信号の方が、画素１００−２の出力する光電変換信号よりも信号振幅が大きいとする。反転増幅器１２の出力Ａｍｐは、画素１００−１、１００−２の光電変換信号同士の和の信号を反転増幅した信号の電位となる。その後、垂直走査回路３５は、信号ＰＴＸ［０］をＬレベルにする。

時刻ｔ４７に、ランプ発生回路９は、ランプ信号ＲＭＰの時間に依存した電位の変化を開始する。比較結果信号ＣＭＰの信号値はＨレベルである。

時刻ｔ４８に、比較結果信号ＣＭＰの信号値がＨレベルからＬレベルに変化する。これにより、ラッチ信号Ｌａｔｃｈの電位が変化する。メモリ３０−１内のサブメモリ３００−１は、この時のカウント信号を保持する。この時にサブメモリ３００−１が保持したカウント信号は、画素１００−１、１００−２の光電変換信号同士の和に基づくデジタル信号である。すなわち、時刻ｔ４８にサブメモリ３００−１が保持するカウント信号は、本実施例のＡ＋Ｎ１＋Ｂ＋Ｎ２信号に基づくデジタル信号である。

時刻ｔ４９に、ランプ発生回路９は、ランプ信号ＲＭＰの時間に依存した電位の変化を終了し、ランプ信号ＲＭＰの電位をリセットする。水平走査回路４０は、各列のメモリ３０−１，３０−２を順次走査する。これにより、メモリ３０−１，３０−２内のサブメモリ３００−１、３０１−１，３００−２，３０１−２のそれぞれが保持したデジタル信号が演算部に入力される。

また、時刻ｔ４９にタイミングジェネレータは、参照電位Ｖｒｅｆを電位Ｖｒｅｆ１から、電位Ｖｒｅｆ１よりも大きい電位Ｖｒｅｆ２にする。また、タイミングジェネレータは、信号Ｐ＿ＳＷ９０、Ｐ＿ＳＷ９２をＬレベルにする。また、タイミングジェネレータは信号Ｐ＿ＳＷ８０をＨレベルにする。これにより、帰還容量素子Ｃｆｂの電荷がリセットされる。また、反転増幅器１２の出力Ａｍｐは、参照電位Ｖｒｅｆの電位Ｖｒｅｆ２に基づく電位となる。電位Ｖｒｅｆ２は、電位Ｖｒｅｆ１に基づいて反転増幅器１２が信号を生成する場合に比して、ランプ信号ＲＭＰの時間に依存した電位変化の開始電位から離れ、かつ電位変化の終了電位に近づくように、出力Ａｍｐの電位をシフトする電位である。

時刻ｔ５０に、タイミングジェネレータは、信号Ｐ＿ＳＷ８０をＬレベルにする。これにより、帰還容量素子Ｃｆｂのリセットが解除される。また、タイミングジェネレータは、信号Ｐ＿ＳＷ９１をＨレベルにする。これにより、画素１００−１の光電変換信号が、反転増幅器１２の非反転入力ノードに入力される。また、タイミングジェネレータは、信号Ｐ＿ＳＷ９２をＨレベルにする。これにより、画素１００−２の光電変換信号が、反転増幅器１２の反転入力ノードに入力される。反転増幅器１２の出力Ａｍｐは、画素１００−１、１００−２の光電変換信号同士の差の信号を反転増幅した信号の電位となる。

時刻ｔ５１に、ランプ発生回路９は、ランプ信号ＲＭＰの時間に依存した電位の変化を開始する。比較結果信号ＣＭＰの信号値はＨレベルである。

時刻ｔ５２に、比較結果信号ＣＭＰの信号値がＨレベルからＬレベルに変化する。これにより、ラッチ信号Ｌａｔｃｈの電位が変化する。メモリ３０−１内のサブメモリ３００−１は、この時のカウント信号を保持する。この時にメモリ３０−１が保持したカウント信号は、画素１００−１、１００−２の光電変換信号同士の差に基づくデジタル信号である。すなわち、時刻ｔ３３にサブメモリ３００−１が保持するカウント信号は、本実施例の（Ａ＋Ｎ１）−（Ｂ＋Ｎ２）信号に基づくデジタル信号である。

時刻ｔ５３に、ランプ発生回路９は、ランプ信号ＲＭＰの時間に依存した電位の変化を終了し、ランプ信号ＲＭＰの電位をリセットする。水平走査回路４０は、各列のメモリ３０−１，３０−２を順次走査する。これにより、メモリ３０−１内のサブメモリ３００−１が保持したデジタル信号が演算部に入力される。

演算部の信号処理は、実施例２と同様とすることができる。

本実施例の撮像装置は、実施例２の撮像装置に比して、反転増幅器１２の数を減らすことができる。これにより、撮像装置の反転増幅器１２の数を減らすことができる分、消費電力と、複数の画素が出力する信号同士の加算、減算を行う回路の面積とを低減することができる。

（実施例４）
これまで実施例１〜実施例３で述べた撮像装置を撮像システムに適用した場合の実施例について述べる。撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図１１に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。

図１１において、撮像システムは被写体の光学像を撮像装置１５４に結像させるレンズ１５２、レンズ１５２の保護のためのバリア１５１、レンズ１５２を通った光量を可変にするための絞り１５３を有する。レンズ１５２、絞り１５３は撮像装置１５４に光を導く光学系である。また、撮像システムは撮像装置１５４が出力する出力信号の処理を行う出力信号処理部１５５を有する。

出力信号処理部１５５はデジタル信号処理部を有し、撮像装置１５４が出力する信号を、必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。ここで述べる出力信号処理部１５５は、実施例１で述べた撮像システムの出力信号処理部に相当する。

また、撮像システムは、画像データを一時的に記憶する為のバッファメモリ部１５６、記録媒体に記録または読み出しを行うための記憶媒体制御インターフェース部１５８を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５９を有する。さらに、撮像システムは、外部コンピュータ等と通信する為の外部インターフェース部１５７、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５４を有する。さらに撮像システムは、出力信号処理部１５５に、各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。また、図４に示した撮像装置の構成の場合では、出力信号処理部１５５が焦点検出信号の処理を行うことができる。さらに出力信号処理部１５５がＡ＋Ｂ信号に基づくデジタル信号から画像を生成することができる。

以上のように、本実施例の撮像システムは、撮像装置１５４を適用して撮像動作を行うことが可能である。

８−１〜８−４ 比較器
９ ランプ発生回路
１０−１〜１０−４ 加算回路
１１−１〜１１−４ 減算回路
１５−１，１５−２ 加算・減算回路
２０ カウンタ
３５ 垂直走査回路
４０ 水平走査回路
１００−１〜１００−８ 画素

Claims (14)

1. 入射光に基づいて信号電荷を生成する光電変換部を有し、第１の光電変換信号を出力する第１の画素と、
   前記第１の画素と第１の方向で隣り合い、かつ、前記光電変換部を有し、第２の光電変換信号を出力する第２の画素と、
   前記第２の画素と前記第１の方向で隣り合い、かつ、前記光電変換部を有し、第３の光電変換信号を出力する第３の画素を有し、
   前記第１の画素と前記第２の画素に対応して設けられ、前記第３の画素に対応して設けられていない１つのマイクロレンズと、
   前記第１の光電変換信号及び前記第２の光電変換信号の和に基づく第１の信号と、前記第１の光電変換信号及び前記第２の光電変換信号の差に基づく第２の信号とをそれぞれ生成する回路と、
   前記第１及び第２の信号をそれぞれデジタル信号に変換するＡＤ変換部と、を有し、
   前記第１の信号に基づくデジタル信号は画像を生成するための信号であり、前記第２の信号に基づくデジタル信号は焦点検出を行うための信号であり、
   前記回路は、前記第２の光電変換信号及び前記第３の光電変換信号の和または差に基づく信号を生成しないことを特徴とする撮像装置。
2. 前記第１及び第２の画素の各々は、前記光電変換部から前記信号電荷が入力されるノードを有する増幅トランジスタを有し、
   前記第１及び第２の光電変換信号は、前記ノードの電位に基づいて前記増幅トランジスタが出力する信号であることを特徴とする請求項１に記載の撮像装置。
3. 前記第１及び第２の画素は、前記ノードの電位をリセットするリセット手段をさらに有し、
   前記第１及び第２の画素の各々は、前記リセット手段によってリセットされた前記ノードの電位に基づいて、前記増幅トランジスタから第１及び第２のノイズ信号を出力し、前記回路は前記第１のノイズ信号と第２のノイズ信号との和に基づく第３の信号を生成し、前記ＡＤ変換部は前記第３の信号をデジタル信号に変換することを特徴とする請求項２に記載の撮像装置。
4. 前記撮像装置はさらに演算部を有し、
   前記演算部が、前記ＡＤ変換部の生成した前記第１の信号に基づくデジタル信号と、前記ＡＤ変換部の生成した前記第３の信号に基づくデジタル信号との差の信号を生成することを特徴とする請求項３に記載の撮像装置。
5. リセットされた前記ノードの電位に基づいて、前記回路はさらに前記第１のノイズ信号と前記第２のノイズ信号との差に基づく第４の信号を生成し、
   前記ＡＤ変換部は前記第４の信号をデジタル信号に変換することを特徴とする請求項３に記載の撮像装置。
6. 前記撮像装置はさらに演算部を有し、
   前記演算部が、前記ＡＤ変換部の生成した前記第１の信号に基づくデジタル信号と、前記ＡＤ変換部の生成した前記第３の信号に基づくデジタル信号との差の信号と、
   前記ＡＤ変換部の生成した前記第２の信号に基づくデジタル信号と、前記ＡＤ変換部の生成した前記第４の信号に基づくデジタル信号との差の信号とを生成することを特徴とする請求項５に記載の撮像装置。
7. 前記撮像装置はさらにランプ信号を出力するランプ発生回路と、クロック信号を計数したカウント信号を出力するカウンタとを有し、
   前記ＡＤ変換部は、比較器とカウント信号保持部とを有し、
   前記比較器は、前記回路が生成する信号と前記ランプ信号とを比較した結果を示す比較結果信号を前記カウント信号保持部に出力し、
   前記カウント信号保持部は、前記カウント信号を、前記比較結果信号の信号値の変化に基づいて保持することによって、前記ＡＤ変換部は、前記第１及び第２の信号をデジタル信号に変換することを特徴とする請求項１〜６のいずれかに記載の撮像装置。
8. 前記回路が、前記第１及び第２の信号を生成する加算回路と減算回路とを有し、
   前記撮像装置はさらに、複数の前記ＡＤ変換部を有し、
   １つの前記比較器と前記加算回路とが電気的に接続され、
   別の１つの前記比較器と前記減算回路とが電気的に接続されていることを特徴とする請求項７に記載の撮像装置。
9. それぞれが入射光に基づいて信号電荷を生成する光電変換部を有し、各々第１及び第２の光電変換信号を出力する第１及び第２の画素と、
   前記第１の光電変換信号及び前記第２の光電変換信号の和に基づく第１の信号と、前記第１の光電変換信号及び前記第２の光電変換信号の差に基づく第２の信号とをそれぞれ生成する回路と、
   前記第１及び第２の信号をそれぞれデジタル信号に変換するＡＤ変換部と、
   ランプ信号を出力するランプ発生回路と、
   クロック信号を計数したカウント信号を出力するカウンタと、を有し、
   前記ＡＤ変換部は、比較器とカウント信号保持部とを有し、
   前記比較器は、前記回路が生成する信号と前記ランプ信号とを比較した結果を示す比較結果信号を前記カウント信号保持部に出力し、
   前記カウント信号保持部は、前記カウント信号を、前記比較結果信号の信号値の変化に基づいて保持することによって、前記ＡＤ変換部は、前記第１及び第２の信号をデジタル信号に変換し、
   前記第１及び第２の画素は互いに異なる列に設けられており、
   前記回路が、前記第１及び第２の信号をそれぞれ生成する加算回路と減算回路とを有し、
   前記撮像装置は選択回路をさらに有し、
   前記選択回路は、前記加算回路と前記減算回路とのいずれか一方と１つの前記比較器とを電気的に接続することを特徴とする撮像装置。
10. それぞれが入射光に基づいて信号電荷を生成する光電変換部を有し、各々第１及び第２の光電変換信号を出力する第１及び第２の画素と、
    前記第１の光電変換信号及び前記第２の光電変換信号の和に基づく第１の信号と、前記第１の光電変換信号及び前記第２の光電変換信号の差に基づく第２の信号とをそれぞれ生成する回路と、
    前記第１及び第２の信号をそれぞれデジタル信号に変換するＡＤ変換部と、
    ランプ信号を出力するランプ発生回路と、
    クロック信号を計数したカウント信号を出力するカウンタと、を有し、
    前記ＡＤ変換部は、比較器とカウント信号保持部とを有し、
    前記比較器は、前記回路が生成する信号と前記ランプ信号とを比較した結果を示す比較結果信号を前記カウント信号保持部に出力し、
    前記カウント信号保持部は、前記カウント信号を、前記比較結果信号の信号値の変化に基づいて保持することによって、前記ＡＤ変換部は、前記第１及び第２の信号をデジタル信号に変換し、
    前記回路が、前記第１及び第２の信号を生成する加算回路と減算回路とを有し、
    前記ＡＤ変換部が複数備えられており、
    １つの前記比較器と前記加算回路とが電気的に接続され、
    別の１つの前記比較器と前記減算回路とが電気的に接続されており、
    前記加算回路は第１の反転増幅器を有し、前記減算回路は第２の反転増幅器を有し、
    参照電位供給部は、前記第１の反転増幅器に第１の参照電位を供給し、前記第２の反転増幅器に第２の参照電位を供給し、
    前記第１の反転増幅器は、前記第１の参照電位を用いて、前記第１の光電変換信号と前記第２の光電変換信号との和の信号を増幅した前記第１の信号を生成し、
    前記第２の反転増幅器は、前記第２の参照電位を用いて、前記第１の光電変換信号と前記第２の光電変換信号との差の信号を増幅した前記第２の信号を生成し、
    前記第２の参照電位は、前記第２の反転増幅器が前記第１の参照電位で前記第２の信号を生成する場合に比して、前記ランプ信号の時間に依存した電位変化の開始電位から離れ、かつ電位変化の終了電位に近づくように、前記第２の信号をシフトする電位であることを特徴とする撮像装置。
11. それぞれが入射光に基づいて信号電荷を生成する光電変換部を有し、各々第１及び第２の光電変換信号を出力する第１及び第２の画素と、
    前記第１の光電変換信号及び前記第２の光電変換信号の和に基づく第１の信号と、前記第１の光電変換信号及び前記第２の光電変換信号の差に基づく第２の信号とをそれぞれ生成する回路と、
    前記第１及び第２の信号をそれぞれデジタル信号に変換するＡＤ変換部と、
    ランプ信号を出力するランプ発生回路と、
    クロック信号を計数したカウント信号を出力するカウンタと、を有し、
    前記ＡＤ変換部は、比較器とカウント信号保持部とを有し、
    前記比較器は、前記回路が生成する信号と前記ランプ信号とを比較した結果を示す比較結果信号を前記カウント信号保持部に出力し、
    前記カウント信号保持部は、前記カウント信号を、前記比較結果信号の信号値の変化に基づいて保持することによって、前記ＡＤ変換部は、前記第１及び第２の信号をデジタル信号に変換し、
    前記回路は、前記第１の信号と、前記第２の信号とを出力する１つの反転増幅器を有し、
    １つの前記比較器が前記１つの反転増幅器に対応して設けられていることを特徴とする撮像装置。
12. 前記撮像装置は、さらに参照電位供給部を有し、
    前記参照電位供給部は、前記反転増幅器に第１及び第２の参照電位を供給し、
    前記反転増幅器が、前記第１の参照電位を用いて、前記第１の光電変換信号と前記第２の光電変換信号との和の信号を増幅した前記第１の信号を生成し、
    前記反転増幅器が、前記第２の参照電位を用いて、前記第１の光電変換信号と前記第２の光電変換信号との差の信号を増幅した前記第２の信号を生成し、
    前記第２の参照電位は、前記反転増幅器が前記第１の参照電位で前記第２の信号を生成する場合に比して、前記ランプ信号の時間に依存した電位変化の開始電位から離れ、かつ電位変化の終了電位に近づくように、前記第２の信号をシフトする電位であることを特徴とする請求項１１に記載の撮像装置。
13. それぞれが入射光に基づいて信号電荷を生成する光電変換部を有する第１及び第２の画素と、
    回路部と、
    ＡＤ変換部と、を有する撮像装置の駆動方法であって、
    前記第１及び第２の画素の前記光電変換部が互いに同じ露光終了タイミングで露光されることによって、前記第１及び第２の画素の各々が第１及び第２の光電変換信号を前記回路部に出力し、
    前記回路部が、前記第１の光電変換信号と前記第２の光電変換信号との和に基づく第１の信号と、前記第１の光電変換信号と前記第２の光電変換信号との差に基づく第２の信号とをそれぞれ生成し、
    前記ＡＤ変換部が、前記第１及び第２の信号をそれぞれデジタル信号に変換し、
    前記ＡＤ変換部は比較器とカウント信号保持部とを有し、
    前記比較器が、前記第１の信号とランプ信号とを比較した結果を示す第１の比較結果信号と、前記第２の信号と前記ランプ信号とを比較した結果を示す第２の比較結果信号とをそれぞれ前記カウント信号保持部に出力し、
    前記カウント信号保持部が、クロック信号を計数したカウント信号を、前記第１、第２の比較結果信号のそれぞれ信号値の変化に基づいて保持することによって、前記ＡＤ変換部は、前記第１及び第２の信号をそれぞれデジタル信号に変換し、
    前記撮像装置は、さらに第１の反転増幅器と、前記第１の反転増幅器とは別の第２の反転増幅器を有し、
    前記第１の反転増幅器が、前記第１の光電変換信号と前記第２の光電変換信号とを加算した信号を増幅した前記第１の信号を第１の参照電位を用いて生成し、
    前記第２の反転増幅器が、前記第１の光電変換信号と前記第２の光電変換信号との差の信号を増幅した前記第２の信号を第２の参照電位を用いて生成し、
    前記第２の参照電位は、前記第２の反転増幅器が前記第１の参照電位で前記第２の信号を生成する場合に比して、前記ランプ信号の時間に依存した電位変化の開始電位から離れ、かつ電位変化の終了電位に近づくように、前記第２の信号をシフトする電位であることを特徴とする撮像装置の駆動方法。
14. それぞれが入射光に基づいて信号電荷を生成する光電変換部を有する第１及び第２の画素と、
    回路部と、
    ＡＤ変換部と、を有する撮像装置の駆動方法であって、
    前記第１及び第２の画素の前記光電変換部が互いに同じ露光終了タイミングで露光されることによって、前記第１及び第２の画素の各々が第１及び第２の光電変換信号を前記回路部に出力し、
    前記回路部が、前記第１の光電変換信号と前記第２の光電変換信号との和に基づく第１の信号と、前記第１の光電変換信号と前記第２の光電変換信号との差に基づく第２の信号とをそれぞれ生成し、
    前記ＡＤ変換部が、前記第１及び第２の信号をそれぞれデジタル信号に変換し、
    前記ＡＤ変換部は比較器とカウント信号保持部とを有し、
    前記比較器が、前記第１の信号とランプ信号とを比較した結果を示す第１の比較結果信号と、前記第２の信号と前記ランプ信号とを比較した結果を示す第２の比較結果信号とをそれぞれ前記カウント信号保持部に出力し、
    前記カウント信号保持部が、クロック信号を計数したカウント信号を、前記第１、第２の比較結果信号のそれぞれ信号値の変化に基づいて保持することによって、前記ＡＤ変換部は、前記第１及び第２の信号をそれぞれデジタル信号に変換し、
    前記撮像装置は、さらに反転増幅器を有し、
    前記反転増幅器が、前記第１の光電変換信号と前記第２の光電変換信号とを加算した信号を増幅した前記第１の信号を第１の参照電位を用いて生成し、
    前記反転増幅器が、前記第１の光電変換信号と前記第２の光電変換信号との差の信号を増幅した前記第２の信号を第２の参照電位を用いて生成し、
    前記第２の参照電位は、前記反転増幅器が前記第１の参照電位で前記第２の信号を生成する場合に比して、前記ランプ信号の時間に依存した電位変化の開始電位から離れ、かつ電位変化の終了電位に近づくように、前記第２の信号をシフトする電位であることを特徴とする撮像装置の駆動方法。

Images