JP6166053B2

JP6166053B2 - 半導体デバイス、通信システム、手振れ補正コントローラ、撮像装置、電子機器

Info

Publication number: JP6166053B2
Application number: JP2013021500A
Authority: JP
Inventors: 和啓松本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2013-02-06
Filing date: 2013-02-06
Publication date: 2017-07-19
Anticipated expiration: 2033-02-06
Also published as: JP2014153822A

Description

本発明は、マスタースレーブ方式のシリアルデータ通信に関する。

Ｉ^２Ｃなどのマスタースレーブ方式のシリアルデータ通信では、ひとつのマスターデバイスに対して、複数のスレーブデバイスが接続される場合がある。図１（ａ）は、本発明者が検討した通信システムの構成を示すブロック図を、図１（ｂ）は、その動作を示すタイムチャートである。

図１（ａ）の通信システム２０２は、ホストデバイス２１０、第１スレーブデバイス２２０、第２スレーブデバイス２３０、バス２４０を備える。ホストデバイス２１０は、マスターインタフェース（Ｉ／Ｆ）回路２１２を含み、第１スレーブデバイス２２０、第２スレーブデバイス２３０はそれぞれ、スレーブＩ／Ｆ回路２２２、２３２、データを格納するレジスタ２２４、２３４を含む。

マスターＩ／Ｆ回路２１２、スレーブＩ／Ｆ回路２２２、２３２は、共通のバス２４０を介して接続される。Ｉ^２Ｃバスのような２線シリアルインタフェースでは、バス２４０は、データ線とクロック線を含むが、ここでは１本のバスとして示している。スレーブＩ／Ｆ回路２２２、２３２にはそれぞれ、所定のデバイスアドレスＡＤＲ１、ＡＤＲ２が割り当てられている。

マスタスレーブ方式のデータ通信では、マスターＩ／Ｆ回路２１２とスレーブＩ／Ｆ回路２２２、マスターＩ／Ｆ回路２１２とスレーブＩ／Ｆ回路２３２の間では、データ通信が可能であるが、スレーブＩ／Ｆ回路２２２と２３２の間の直接のデータ伝送はできない。具体的には、マスターＩ／Ｆ回路２１２は、スレーブデバイス２２０、２３０のうち選択した一方の内部のレジスタの指定したアドレスから、データを読み出すことができ（Ｒｅａｄ）、また、マスターＩ／Ｆ回路２１２は、スレーブデバイス２２０、２３０のうち選択した一方の内部のレジスタの指定したアドレスに、データを書き込むことができる（Ｗｒｉｔｅ）。

かかる通信システム２０２において、あるスレーブデバイス２２０が、別のスレーブデバイス２３０のレジスタ２３４に格納されたデータにアクセスしたい場合がある。この場合、はじめにマスターＩ／Ｆ回路２１２が、スレーブＩ／Ｆ回路２３２を介してレジスタ２３４に格納されるデータを読み出す。続いて、マスターＩ／Ｆ回路２１２は、レジスタ２３４から読み出したデータを、スレーブＩ／Ｆ回路２２２を介して、レジスタ２２４に書き込む。図１（ｂ）は、このときのタイムチャートを示す。ここでは、Ｉ^２Ｃの通信データフォーマットが使用される。

はじめのパケットＰＣＫＴ１は、スレーブデバイス２３０からホストデバイス２１０への読み出し動作を示し、続くパケットＰＣＫＴ２は、ホストデバイス２１０からスレーブデバイス２２０への書き込み動作を示す。

パケットＰＣＫＴ１について説明する。ホストデバイス２１０は、読み出し元となるスレーブデバイス２３０を指定するデバイスアドレスＡＤＲ２を送信し、続いて、読み出し動作（Ｒｅａｄ）を示すビットを送信する。これに応答して、スレーブデバイス２３０からアクノリッジが返される。続いて、ホストデバイス２１０は、スレーブデバイス２３０内のレジスタ２３４のアクセス先を示すワードアドレスａｄｒ２を送信する。続いて、スレーブデバイス２３０からアクノリッジが返される。続いて、スレーブデバイス２３０からホストデバイスに、レジスタ２３４のアドレスａｄｒ２に格納されたデータが送信される。

続いて、ホストデバイス２１０は、書き出し先となるスレーブデバイス２２０を指定するデバイスアドレスＡＤＲ１を送信し、続いて、書き込み動作（Ｗｒｉｔｅ）を示すビットを送信する。これに応答して、スレーブデバイス２３０からアクノリッジが返される。続いて、ホストデバイス２１０は、スレーブデバイス２２０内のレジスタ２２４のアクセス先を示すワードアドレスａｄｒ１を送信する。続いて、スレーブデバイス２２０からアクノリッジが返される。続いて、ホストデバイスからスレーブデバイス２２０にデータが転送され、そのデータが、レジスタ２３４のアドレスａｄｒ１に書き込まれる。

このように、図１（ａ）のシステムでは、２回の通信が発生するため、通信時間が長くかかるという問題がある。

図２（ａ）は、本発明者が検討した別の通信システム３０２を示すブロック図を、図２（ｂ）は、その動作を示すタイムチャートである。

図２（ａ）の通信システム３０２は、ホストデバイス（Integrated Circuit）３１０、第１スレーブデバイス３２０、第２スレーブデバイス３３０、第１バス３４０、第２バス３５０を備える。ホストデバイス３１０は、マスターＩ／Ｆ回路３１２を含む。第１スレーブデバイス３２０は、スレーブＩ／Ｆ回路３２２、レジスタ３２４に加えて、マスターＩ／Ｆ回路３２６を含む。第２スレーブデバイス３３０は、スレーブＩ／Ｆ回路３３２、レジスタ３３４に加えて、スレーブＩ／Ｆ回路３３６を含む。マスターＩ／Ｆ回路３２６とスレーブＩ／Ｆ回路３３６の間は、第２バス３５０を介して接続される。スレーブＩ／Ｆ回路３３６には、所定のデバイスアドレスＡＤＲ３が割り当てられている。

図２（ｂ）は、図２（ａ）の通信システム３０２において、第１スレーブデバイス３２０が、第２スレーブデバイス３３０のレジスタ３３４に格納されたデータにアクセスするときの動作を示す。
第１スレーブデバイス３２０のマスターＩ／Ｆ回路３２６は、第２スレーブデバイス３３０のスレーブＩ／Ｆ回路３３２に対して、デバイスアドレスＡＤＲ３を送信し、続いて、読み出し動作を示すビットを送信する。これに応答して、スレーブデバイス３３０からアクノリッジが返される。続いて、マスターＩ／Ｆ回路３２６は、スレーブデバイス３３０内のレジスタ３３４のアクセス先を示すワードアドレスａｄｒ２を送信する。これに応答して、スレーブデバイス２３０からアクノリッジが返される。続いて、スレーブデバイス３３０のスレーブＩ／Ｆ回路３３６から、スレーブデバイス３２０のマスターＩ／Ｆ回路３２６に対して、レジスタ３３４のアドレスａｄｒ２に格納されたデータが送信される。

このように、図２（ａ）の通信システム３０２によれば、１回のデータ通信によって、スレーブデバイス３３０のデータを、スレーブデバイス３２０へと送信できる。しかしながら、スレーブデバイス３２０、３３０にＩ／Ｆ回路３２６、３３６を追加する必要があり、加えてバス３５０を追加する必要があるため、回路面積が増大する。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、短い通信時間で、あるスレーブデバイスが別のスレーブデバイスの状態を取得可能なマスタースレーブ方式の通信システムの提供にある。

本発明のある態様の半導体デバイスは、（i）マスターインタフェース回路を有するホストデバイスと、（ii）バスを介してマスターインタフェース回路と接続された第１スレーブインタフェース回路と、データを格納するレジスタと、を有するスレーブデバイスと、ともに使用されて、マスタースレーブ方式の通信システムを構成する半導体デバイスに関する。半導体デバイスは、バスを介してマスターインタフェース回路と接続された第２スレーブインタフェース回路と、バスと接続され、バスを介して伝送されるデータストリームを監視することにより、スレーブデバイスのレジスタの所定のワードアドレスに格納されたデータを取得するデータアクセス部と、を備える。データアクセス部は、バスを介して伝送されるデータストリームが、スレーブデバイスのデバイスアドレスと、所定のワードアドレスを含むとき、そのデータストリームに続くデータを抽出可能に構成される。

この態様によると、データアクセス部によって、ホストデバイスとスレーブデバイス間のデータ通信を監視することにより、回路面積の増大を抑えつつ、半導体デバイスから、スレーブデバイスのレジスタの所定のアドレスに格納されたデータを取得することができる。

データアクセス部は、データストリームが読み出しを指示する制御命令を含むときに、そのデータストリームに続くデータを抽出してもよい。
この態様によれば、スレーブデバイスが自律的に、所定のワードアドレスに格納されるデータを更新する場合に、そのデータの値を、半導体デバイスが取得できる。

データアクセス部は、データストリームが書き込みを指示する制御命令を含むときに、データストリームに続くデータを抽出してもよい。
この態様によれば、スレーブデバイスの所定のワードアドレスに格納されるデータが、ホストデバイスによって更新される場合に、そのデータの値を、半導体デバイスが取得できる。

ある態様の半導体デバイスは、アドレス用レジスタをさらに備えてもよい。通信システムの起動直後に、ホストデバイスのマスターインタフェース回路は、半導体デバイスの第２スレーブインタフェース回路を介して、アドレス用レジスタに、スレーブデバイスのデバイスアドレスと、所定のワードアドレスを書き込んでもよい。

ある態様の半導体装置は、スレーブデバイスのデバイスアドレスと、所定のワードアドレスを格納する不揮発性メモリをさらに備えてもよい。

本発明の別の態様は通信システムに関する。通信システムは、（i）マスターインタフェース回路を有するホストデバイスと、（ii）バスを介してマスターインタフェース回路と接続された第１スレーブインタフェース回路と、データを格納するレジスタと、を有するスレーブデバイスと、（iii）上述のいずれかの半導体デバイスと、を備えてもよい。

本発明の別の態様は電子機器に関する。この電子機器は、上述の通信システムを備える。

本発明の別の態様は、手振れ補正機構付きの撮像装置に使用される手振れ補正コントローラ、あるいは、それを用いた撮像装置に関する。撮像装置は、手振れ補正用レンズを位置決めするアクチュエータを制御する手振れ補正コントローラと、ジャイロセンサと、撮像装置を統括的に制御するホストプロセッサと、ホストプロセッサをホストデバイスとして、手振れ補正コントローラおよびジャイロセンサをスレーブデバイスとして接続するバスと、を備える。ホストプロセッサは、バスと接続されたマスターインタフェース回路を有する。ジャイロセンサは、バスを介してマスターインタフェース回路と接続された第１スレーブインタフェース回路と、検出された角速度データを格納するレジスタと、を有する。手振れ補正コントローラは、バスを介してマスターインタフェース回路と接続された第２スレーブインタフェース回路と、バスと接続され、バスを介して伝送されるデータストリームを監視することにより、ジャイロセンサのレジスタに格納された角速度データを取得するデータアクセス部と、を備える。データアクセス部は、バスを介して伝送されるデータストリームが、ジャイロセンサのデバイスアドレスと、角速度データが格納されるアドレスを示すワードアドレスを含むとき、そのデータストリームに続くデータを抽出可能に構成される。

本発明の別の態様は電子機器に関する。この電子機器は、上述の撮像装置を備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係る通信システムによれば、短い通信時間で、ある半導体デバイスが、別のスレーブデバイスの状態を取得できる。

図１（ａ）は、本発明者が検討した通信システムの構成を示すブロック図を、図１（ｂ）は、その動作を示すタイムチャートである。図２（ａ）は、本発明者が検討した別の通信システムを示すブロック図を、図２（ｂ）は、その動作を示すタイムチャートである。実施の形態に係る通信システムの構成を示すブロック図である。図３の通信システムの動作を示すタイムチャートである。通信システムを利用した手振れ機構付き撮像装置のブロック図である。電子機器の一例を示すブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

図３は、実施の形態に係る通信システム２の構成を示すブロック図である。通信システム２は、ホストデバイス１０、半導体デバイス２０、スレーブデバイス３０を備える。
ホストデバイス１０は、マスターＩ／Ｆ回路１２を備える。ホストデバイス１０は、通信システム２全体を統括的に制御し、半導体デバイス２０あるいはスレーブデバイス３０内のレジスタにアクセスし、データの読み書きが可能に構成される。

スレーブデバイス３０は、バス４０を介してマスターＩ／Ｆ回路１２と接続されたスレーブＩ／Ｆ回路３２と、さまざまなデータを格納するレジスタ３４と、を有する。スレーブデバイス３０のデバイスアドレスをＡＤＲ２とする。また、レジスタ３４には、ワードアドレスａｄｒ２＿１、ａｄｒ２＿２、…が含まれる。

実施の形態に係る半導体デバイス２０は、ホストデバイス１０および半導体デバイス２０とともに使用され、マスタースレーブ方式の通信システム２を構成する。

半導体デバイス２０は、スレーブＩ／Ｆ回路２２、レジスタ２４、データアクセス部２６を備える。スレーブＩ／Ｆ回路２２は、ホストデバイス１０のマスターＩ／Ｆ回路１２と、バス４０を介して接続される。マスターＩ／Ｆ回路１２、スレーブＩ／Ｆ回路２２、スレーブＩ／Ｆ回路３２は、たとえばＩ^２Ｃバスのフォーマットに準拠してもよい。

データアクセス部２６は、バス４０と接続され、バス４０を介して、ホストデバイス１０とスレーブデバイス３０の間で伝送されるデータストリームを監視することにより、スレーブデバイス３０のレジスタ３４の所定のワードアドレス（ｉ番目のａｄｒ２＿ｉとする）に格納されたデータＤＡＴＡ＿Ｘを取得する。

データアクセス部２６は、バス４０を介して伝送されるデータストリームが、スレーブデバイス３０のデバイスアドレスＡＤＲ２と、所定のワードアドレスａｄｒ２＿ｉを含むとき、そのデータストリームに続くデータＤＡＴＡ＿Ｘを抽出可能に構成される。

たとえばデータアクセス部２６は、データ抽出部２８およびアドレス参照部２９を含む。レジスタ２４は、データ用レジスタ２４ａおよびアドレス用レジスタ２４ｂを含む。アドレス用レジスタ２４ｂには、スレーブデバイス３０のデバイスアドレスＡＤＲ２およびワードアドレスａｄｒ２＿ｉを示すデータが格納されている。

ホストデバイス１０は、半導体デバイス２０、スレーブデバイス３０それぞれのデバイスアドレスを知っている。また、半導体デバイス２０のレジスタ２４のワードアドレス、スレーブデバイス３０のレジスタ３４のワードアドレスも知っている。

そこで、通信システム２の起動直後に、ホストデバイス１０のマスターＩ／Ｆ回路１２は、スレーブＩ／Ｆ回路２２を介して、アドレス用レジスタ２４ｂに、スレーブデバイス３０のデバイスアドレスＡＤＲ２と、所定のワードアドレスａｄｒ２＿ｉを書き込んでもよい。

アドレス参照部２９は、バス４０を伝送するデータストリームに含まれるデバイスアドレスおよびワードアドレスを、アドレス用レジスタ２４ｂに格納されるデバイスアドレスおよびワードアドレスを比較し、一致・不一致を判定し、一致したときには、判定信号Ｓ１をアサート（たとえばハイレベル）する。
データ抽出部２８は、判定信号Ｓ１がアサートされると、言い換えればアドレス参照部２９によって一致判定がなされると、ワードアドレスに続くデータＤＡＴＡ＿Ｘを抽出し、データ用レジスタ２４ａに格納する。

データアクセス部２６は、バス４０を伝送するデータストリームが、読み出しを指示する制御命令（Ｒｅａｄ）を含むときに、そのデータストリームに続くデータＤＡＴＡ＿Ｘを抽出する。

以上が通信システム２の構成である。続いてその動作を示す。
図４は、図３の通信システム２の動作を示すタイムチャートである。
たとえば、半導体デバイス２０が、ある所定の周期で、スレーブデバイス３０のアドレスａｄｒ２＿ｉのデータＤＡＴＡ＿Ｘを取得したいとする。この場合、それと同じ周期で、ホストデバイス１０が、スレーブデバイス３０に対して、図４に示す第１データストリームＤＳ１を出力する。第１データストリームＤＳ１は、スレーブデバイス３０のデバイスアドレスＡＤＲ２およびリード命令Ｒｅａｄを含む。第１データストリームＤＳ１に応答して、スレーブデバイス３０はアクノリッジを返す。アクノリッジを受けたホストデバイス１０は、続いて、ワードアドレスａｄｒ２＿ｉを含む第２データストリームＤＳ２を出力する。これに応答してスレーブデバイス３０は、アクノリッジを返し、続いて、ワードアドレスａｄｒ２＿ｉに格納されたデータＤＡＴＡ＿Ｘを、ホストデバイス１０に送信する。

この間、データアクセス部２６のアドレス参照部２９は、第１データストリームＤＳ１に含まれるデバイスアドレスが、スレーブデバイス３０のデバイスアドレスＡＤＲ２と一致し、かつ制御命令がＲｅａｄであることを検出する。さらに、データアクセス部２６のアドレス参照部２９は、続く第２データストリームＤＳ２に含まれるワードアドレスが所定のワードアドレスａｄｒ２＿ｉと一致することを検出し、判定信号Ｓ１をアサートする。判定信号Ｓ１がアサートされると、データ抽出部２８は、第３データストリームＤＳ３に含まれるデータＤＡＴＡ＿Ｘを抽出し、データ用レジスタ２４ａに格納する。

以上が通信システム２の動作である。
この通信システム２によれば、ホストデバイス１０からスレーブデバイス３０に対する１回のデータアクセスによって、半導体デバイス２０がスレーブデバイス３０のデータを取得することができる。この通信システム２では、図１（ｂ）に示す２回のデータアクセスが１回に短縮されているため、通信時間を短縮できる。また、図２（ａ）に示すようなバス３５０が不要であるため、回路面積の増大を抑制できる。

以上の処理は、以下の２つのケースで使用しうる。
第１のケースは、ホストデバイス１０自身が、データＤＡＴＡ＿Ｘを必要とする場合である。この場合には、ホストデバイス１０によるデータアクセスは、半導体デバイス２０の動作と無関係であってもよい。

第２のケースは、ホストデバイス１０自身は、データＤＡＴＡ＿Ｘを必要としておらず、半導体デバイス２０のみがデータＤＡＴＡ＿Ｘを必要とする場合である。この場合、ホストデバイス１０は、半導体デバイス２０に、スレーブデバイス３０のデータＤＡＴＡ＿Ｘを取得させるために、図４のデータアクセスを行うことになる。

続いて、通信システム２の用途を説明する。通信システム２は、携帯電話端末、スマートホン、タブレットＰＣ、デジタルカメラ、オーディオプレイヤ、ＰＣ（Personal Computer）、テレビ、ハードディスクレコーダなど、マスタースレーブ方式のデータ通信システムを備えるさまざまな電子機器に利用することができる。

図５は、通信システムを利用した手振れ機構付き撮像装置のブロック図である。
撮像装置５００は、撮像ユニット５０１、手振れ補正用レンズ５０２、アクチュエータ５０４、ホストコントローラ５１０、手振れ補正コントローラ５２０、ジャイロセンサーユニット５３０、バス５４０、を備える。ホストコントローラ５１０、手振れ補正コントローラ５２０、ジャイロセンサーユニット５３０はそれぞれ、図３のホストデバイス１０、半導体デバイス２０、スレーブデバイス３０に対応する。

撮像ユニット５０１は、ＣＭＯＳセンサーあるいはＣＣＤであり、画像データを生成する。撮像ユニット５０１は、ホストコントローラ５１０と、バス５４０を介して接続され、ホストコントローラ５１０から制御可能となっている。

アクチュエータ５０４は、手振れ補正用レンズ５０２を位置決めする。ジャイロセンサーユニット５３０は、撮像装置５００の、少なくともひとつの軸まわりの角速度を検出する。手振れ補正コントローラ５２０は、ジャイロセンサーユニット５３０によって検出された角速度データにもとづいて、アクチュエータ５０４を制御する。

ジャイロセンサーユニット５３０は、スレーブＩ／Ｆ回路３２、レジスタ３４に加えて、ジャイロセンサ３６を備える。ジャイロセンサ３６は、所定の周期で、角速度を検出し、レジスタ３４のアドレスａｄｒ２＿１に格納される角速度データＤＡＴＡ＿Ｘを更新する。

手振れ補正コントローラ５２０は、スレーブＩ／Ｆ回路２２、レジスタ２４、データアクセス部２６に加えて、アクチュエータドライバ２１を含む。データアクセス部２６は、バス５４０を介して伝送されるデータストリームを監視し、ジャイロセンサーユニット５３０の内部のレジスタ３４のアドレスａｄｒ２＿１に格納された角速度データＤＡＴＡ＿Ｘを取得し、データ用レジスタ２４ａに書き込む。アクチュエータドライバ２１は、データ用レジスタ２４ａに格納された角速度データＤＡＴＡ＿Ｘにもとづいて、アクチュエータ５０４を制御する。

図６は、電子機器６００の一例を示すブロック図である。電子機器６００は、手振れ補正機構付きの撮像装置５００を備えるデジタルカメラである。電子機器６００は、筐体６０２、シャッターボタン６０４、グリップ６０６、レンズ６０８などを備える。筐体６０２の内部には、上述の手振れ補正付き撮像装置５００が内蔵される。

電子機器６００は、デジタルビデオカメラや撮像機能付きの携帯電話端末、スマートホンやタブレットＰＣ、オーディオプレイヤであってもよい。

図３の通信システム２を利用することにより、このような電子機器において、あるデバイスが、他のデバイスの状態を、短い通信時間で取得することができる。通信時間を短縮することにより、データを取得する回数を増やすことができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（変形例１）
実施の形態では、データアクセス部２６は、バス４０を伝送するデータストリームが、読み出しを指示する制御命令ＲＥＡＤを含む場合に、データＤＡＴＡ＿Ｘを取得する場合を説明したが本発明はこれには限定されない。
スレーブデバイス３０のレジスタ３４に格納されるデータＤＡＴＡ＿Ｘが、ホストコントローラ５１０からの書き込みによって更新されうる場合もあり得る。この場合、データアクセス部２６は、バス４０を伝送するデータストリームが、書き込みを指示する制御命令ＷＲＩＴＥを含む場合に、データＤＡＴＡ＿Ｘを取得してもよい。

（変形例２）
実施の形態では、通信システム２の起動時に、ホストデバイス１０から半導体デバイス２０に対して、スレーブデバイス３０のデバイスアドレスおよびワードアドレスを知らせる場合を説明したが、本発明はそれには限定されない。
たとえば半導体デバイス２０の設計者が、スレーブデバイス３０のデバイスアドレス、所定のワードアドレスａｄｒ２＿ｉをあらかじめ知っている場合には、半導体デバイス２０の内部の不揮発性メモリに、それらを格納しておいてもよい。あるいは、スレーブデバイス３０のデバイスアドレス、所定のワードアドレスは、スレーブＩ／Ｆ回路２２を介さずに、半導体デバイス２０の別の制御ピンから供給可能としてもよい。

（変形例３）
実施の形態では、Ｉ２Ｃバスを例に説明したが、本発明はそれには限定されず、ＳＰＩ（System Packet Interface）や、Ｉ^２Ｓ（Inter IC Sound）など、そのほかのシリアルデータ伝送システムに適用することができる。

（変形例４）
実施の形態では、半導体デバイス２０が、単一のスレーブデバイス３０のレジスタ３４の単一のワードアドレスのデータを取得する場合を説明したが本発明はそれには限定されない。たとえば半導体デバイス２０は、単一のスレーブデバイス３０のレジスタ３４の、複数のワードアドレスａｄｒ２＿ｉ、ａｄｒ２＿ｊ、…のデータＤＡＴＡ＿Ｘ、ＤＡＴＡ＿Ｙ、…を取得してもよい。この場合、半導体デバイス２０のアドレス用レジスタ２４ｂに、複数のワードアドレスａｄｒ２＿ｉ、ａｄｒ２＿ｊを格納しておけばよい。
あるいは、図５に示すように、ホストデバイス（ホストコントローラ５１０）に、複数のスレーブデバイス（５０１、５３０）が接続される場合、半導体デバイス（手振れ補正コントローラ５２０）は、第１のスレーブデバイス（５０１）のレジスタのデータと、第２のスレーブデバイス（５３０）のレジスタのデータを取得してもよい。この場合、半導体デバイス２０のアドレス用レジスタ２４ｂに、複数のデバイスアドレスを格納しておけばよい。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

２…通信システム、１０…ホストデバイス、１２…マスターＩ／Ｆ回路、２０…半導体デバイス、２２…スレーブＩ／Ｆ回路、２４…レジスタ、２４ａ…データ用レジスタ、２４ｂ…アドレス用レジスタ、２６…データアクセス部、２８…データ抽出部、２９…アドレス参照部、３０…スレーブデバイス、３２…スレーブＩ／Ｆ回路、３４…レジスタ、４０…バス、５００…電子機器、５１０…ホストコントローラ、５２０…手振れ補正コントローラ、５３０…ジャイロセンサーユニット。

Claims

（i）マスターインタフェース回路を有するホストデバイスと、（ii）バスを介して前記マスターインタフェース回路と接続された第１スレーブインタフェース回路と、データを格納するレジスタと、を有するスレーブデバイスと、ともに使用されて、マスタースレーブ方式の通信システムを構成する半導体デバイスであって、
前記半導体デバイスは、
前記バスを介して前記マスターインタフェース回路と接続された第２スレーブインタフェース回路と、
前記バスと接続され、前記バスを介して伝送されるデータストリームを監視することにより、前記スレーブデバイスの前記レジスタの所定のワードアドレスに格納されたデータを取得するデータアクセス部と、
を備え、
前記データアクセス部は、前記バスを介して伝送されるデータストリームが、前記スレーブデバイスのデバイスアドレスと、前記所定のワードアドレスを含むとき、そのデータストリームに続くデータを抽出可能に構成され、
前記データアクセス部は、前記データストリームが、書き込みを指示する制御命令を含むときに、前記データストリームに続くデータを抽出することを特徴とする半導体デバイス。
アドレス用レジスタをさらに備え、
前記通信システムの起動直後に、前記ホストデバイスの前記マスターインタフェース回路は、前記半導体デバイスの前記第２スレーブインタフェース回路を介して、前記アドレス用レジスタに、前記スレーブデバイスのデバイスアドレスと、前記所定のワードアドレスを書き込むことを特徴とする請求項１に記載の半導体デバイス。
前記スレーブデバイスのデバイスアドレスと、前記所定のワードアドレスを指示するデータを受信する制御ピンをさらに備えることを特徴とする請求項１に記載の半導体デバイス。
前記スレーブデバイスのデバイスアドレスと、前記所定のワードアドレスを格納する不揮発性メモリをさらに備えることを特徴とする請求項１に記載の半導体デバイス。
（i）マスターインタフェース回路を有するホストデバイスと、（ii）バスを介して前記マスターインタフェース回路と接続された第１スレーブインタフェース回路と、データを格納するレジスタと、を有するスレーブデバイスと、ともに使用されて、マスタースレーブ方式の通信システムを構成する半導体デバイスであって、
前記半導体デバイスは、
前記バスを介して前記マスターインタフェース回路と接続された第２スレーブインタフェース回路と、
前記バスと接続され、前記バスを介して伝送されるデータストリームを監視することにより、前記スレーブデバイスの前記レジスタの所定のワードアドレスに格納されたデータを取得するデータアクセス部と、
を備え、
前記データアクセス部は、前記バスを介して伝送されるデータストリームが、前記スレーブデバイスのデバイスアドレスと、前記所定のワードアドレスを含むとき、そのデータストリームに続くデータを抽出可能に構成され、
前記スレーブデバイスのデバイスアドレスと、前記所定のワードアドレスを指示するデータを受信する制御ピンをさらに備えることを特徴とする半導体デバイス。
前記データアクセス部は、前記データストリームが、読み出しを指示する制御命令を含むときに、前記データストリームに続くデータを抽出することを特徴とする請求項５に記載の半導体デバイス。
前記データアクセス部は、前記データストリームが、書き込みを指示する制御命令を含むときに、前記データストリームに続くデータを抽出することを特徴とする請求項５に記載の半導体デバイス。
マスターインタフェース回路を有するホストデバイスと、
バスを介して前記マスターインタフェース回路と接続された第１スレーブインタフェース回路と、データを格納するレジスタと、を有するスレーブデバイスと、
請求項１から７のいずれかに記載の半導体デバイスと、
を備えることを特徴とする通信システム。
請求項８に記載の通信システムを備えることを特徴とする電子機器。
手振れ補正機構付きの撮像装置に使用される、手振れ補正用レンズを位置決めするアクチュエータを制御する手振れ補正コントローラであって、
前記撮像装置は、前記手振れ補正コントローラに加えて、
ジャイロセンサと、
前記撮像装置を統括的に制御するホストプロセッサと、
前記ホストプロセッサをホストデバイスとして、前記手振れ補正コントローラおよび前記ジャイロセンサをスレーブデバイスとして接続するバスと、
を備え、
前記ホストプロセッサは、前記バスと接続されたマスターインタフェース回路を有し、
前記ジャイロセンサは、前記バスを介して前記マスターインタフェース回路と接続された第１スレーブインタフェース回路と、検出された角速度データを格納するレジスタと、を有し、
前記手振れ補正コントローラは、
前記バスを介して前記マスターインタフェース回路と接続された第２スレーブインタフェース回路と、
前記バスと接続され、前記バスを介して伝送されるデータストリームを監視することにより、前記ジャイロセンサの前記レジスタに格納された前記角速度データを取得するデータアクセス部と、
を備え、
前記データアクセス部は、前記バスを介して伝送されるデータストリームが、前記ジャイロセンサのデバイスアドレスと、前記角速度データが格納されるアドレスを示す所定のワードアドレスを含むとき、そのデータストリームに続くデータを抽出可能に構成されることを特徴とする手振れ補正コントローラ。
前記データアクセス部は、前記データストリームが、読み出しを指示する制御命令を含むときに、前記データストリームに続くデータを抽出することを特徴とする請求項１０に記載の手振れ補正コントローラ。
前記手振れ補正コントローラは、アドレス用レジスタをさらに備え、
前記ホストデバイスおよび前記スレーブデバイスを含む通信システムの起動直後に、前記ホストデバイスの前記マスターインタフェース回路は、前記手振れ補正コントローラの前記第２スレーブインタフェース回路を介して、前記アドレス用レジスタに、前記スレーブデバイスのデバイスアドレスと、前記所定のワードアドレスを書き込むことを特徴とする請求項１０または１１に記載の手振れ補正コントローラ。
手振れ補正機構付きの撮像装置であって、
手振れ補正用レンズを位置決めするアクチュエータを制御する手振れ補正コントローラと、
ジャイロセンサと、
前記撮像装置を統括的に制御するホストプロセッサと、
前記ホストプロセッサをホストデバイスとして、前記手振れ補正コントローラおよび前記ジャイロセンサをスレーブデバイスとして接続するバスと、
を備え、
前記ホストプロセッサは、前記バスと接続されたマスターインタフェース回路を有し、
前記ジャイロセンサは、前記バスを介して前記マスターインタフェース回路と接続された第１スレーブインタフェース回路と、検出された角速度データを格納するレジスタと、を有し、
前記手振れ補正コントローラは、
前記バスを介して前記マスターインタフェース回路と接続された第２スレーブインタフェース回路と、
前記バスと接続され、前記バスを介して伝送されるデータストリームを監視することにより、前記ジャイロセンサの前記レジスタに格納された前記角速度データを取得するデータアクセス部と、
を備え、
前記データアクセス部は、前記バスを介して伝送されるデータストリームが、前記ジャイロセンサのデバイスアドレスと、前記角速度データが格納されるアドレスを示す所定のワードアドレスを含むとき、そのデータストリームに続くデータを抽出可能に構成されることを特徴とする撮像装置。
前記データアクセス部は、前記データストリームが、読み出しを指示する制御命令を含むときに、前記データストリームに続くデータを抽出することを特徴とする請求項１３に記載の撮像装置。
前記手振れ補正コントローラは、アドレス用レジスタをさらに備え、
前記ホストデバイスおよび前記スレーブデバイスを含む通信システムの起動直後に、前記ホストデバイスの前記マスターインタフェース回路は、前記手振れ補正コントローラの前記第２スレーブインタフェース回路を介して、前記アドレス用レジスタに、前記スレーブデバイスのデバイスアドレスと、前記所定のワードアドレスを書き込むことを特徴とする請求項１３または１４に記載の撮像装置。
請求項１３から１５のいずれかに記載の撮像装置を備えることを特徴とする電子機器。