JP6163951B2 - Multilayer substrate and electronic device using the same - Google Patents

Multilayer substrate and electronic device using the same Download PDF

Info

Publication number
JP6163951B2
JP6163951B2 JP2013163419A JP2013163419A JP6163951B2 JP 6163951 B2 JP6163951 B2 JP 6163951B2 JP 2013163419 A JP2013163419 A JP 2013163419A JP 2013163419 A JP2013163419 A JP 2013163419A JP 6163951 B2 JP6163951 B2 JP 6163951B2
Authority
JP
Japan
Prior art keywords
layer
buildup layer
side buildup
glass
core layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013163419A
Other languages
Japanese (ja)
Other versions
JP2015032790A (en
Inventor
英二 藪田
英二 藪田
俊浩 中村
俊浩 中村
今田　真嗣
真嗣 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013163419A priority Critical patent/JP6163951B2/en
Publication of JP2015032790A publication Critical patent/JP2015032790A/en
Application granted granted Critical
Publication of JP6163951B2 publication Critical patent/JP6163951B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子部品が導電性接続材を介して搭載されるランドを有する多層基板およびこれを用いた電子装置に関するものである。   The present invention relates to a multilayer substrate having lands on which electronic components are mounted via conductive connecting materials, and an electronic device using the same.

従来より、この種の電子装置として、次のものが提案されている（例えば、特許文献１参照）。   Conventionally, the following has been proposed as this type of electronic device (see, for example, Patent Document 1).

具体的には、この電子装置は、コア層が表面側ビルドアップ層および裏面側ビルドアップ層に挟まれ、コア層と表面側ビルドアップ層との間に内層配線が形成されている多層基板を備えている。そして、表面側ビルドアップ層のうちコア層と反対側の一面には、表面側ビルドアップ層に形成されたビアを介して内層配線と電気的に接続されるランドが形成され、このランド上にはんだ等の導電性接続材を介してパワー素子等を備える電子部品が搭載されている。   Specifically, this electronic device includes a multilayer substrate in which a core layer is sandwiched between a front surface side buildup layer and a back surface side buildup layer, and an inner layer wiring is formed between the core layer and the front surface side buildup layer. I have. Then, on one surface of the surface side buildup layer opposite to the core layer, a land electrically connected to the inner layer wiring is formed on the land through a via formed in the surface side buildup layer. An electronic component including a power element or the like is mounted via a conductive connecting material such as solder.

なお、表面側ビルドアップ層と裏面側ビルドアップ層は、エポキシ樹脂等の樹脂によって構成され、同様の構成とされている。   The front-side buildup layer and the back-side buildup layer are made of a resin such as an epoxy resin and have the same configuration.

そして、このような電子装置は、使用環境によっては、耐環境（耐腐食）性を向上させるためのモールド樹脂によって電子部品を含む多層基板の一面側が覆われた構成とされる。また、電子部品の放熱性を向上させるため、裏面側ビルドアップ層のうちコア層側と反対側にヒートシンク等の放熱部材が備えられる。   Such an electronic device has a configuration in which one surface side of the multilayer substrate including the electronic component is covered with a mold resin for improving environment resistance (corrosion resistance) depending on the use environment. Moreover, in order to improve the heat dissipation of an electronic component, a heat radiating member such as a heat sink is provided on the side opposite to the core layer side in the back surface side buildup layer.

特開平７−２８３５１５号公報Japanese Patent Laid-Open No. 7-283515

しかしながら、図８に示されるように、モールド樹脂Ｊ１によって電子部品Ｊ２が覆われる上記電子装置では、モールド樹脂Ｊ１とはんだ等の導電性接続材Ｊ３との密着力が弱く、モールド樹脂Ｊ１が導電性接続材Ｊ３との界面から剥離し易い。このため、表面側ビルドアップ層Ｊ４にクラックＪ６が発生する。   However, as shown in FIG. 8, in the electronic device in which the electronic component J2 is covered with the mold resin J1, the adhesion between the mold resin J1 and the conductive connecting material J3 such as solder is weak, and the mold resin J1 is conductive. It is easy to peel off from the interface with the connecting material J3. For this reason, the crack J6 generate | occur | produces in the surface side buildup layer J4.

すなわち、モールド樹脂Ｊ１が導電性接続材Ｊ３から剥離することによって生じる応力が表面側ビルドアップ層Ｊ４に伝播して表面側ビルドアップ層Ｊ４にクラックＪ６が発生する。   That is, the stress generated when the mold resin J1 is peeled off from the conductive connecting material J3 propagates to the surface side buildup layer J4, and a crack J6 is generated in the surface side buildup layer J4.

また、モールド樹脂Ｊ１が剥離することにより、モールド樹脂Ｊ１にてランドＪ５の変位を抑制できなくなるため、使用環境に応じてランドＪ５の膨張および収縮が可能となる。そして、ランドＪ５と表面側ビルドアップ層Ｊ４とは線膨張係数が異なるため、表面側ビルドアップ層Ｊ４に熱応力が印加される。特に、低温使用環境では、ランドＪ５が収縮することにより、表面側ビルドアップ層Ｊ４のうちランドＪ５との界面の端部に多大な引張応力が印加され、表面側ビルドアップ層Ｊ４にクラックＪ６が発生する。   Further, since the mold resin J1 is peeled off, it is impossible to suppress the displacement of the land J5 by the mold resin J1, so that the land J5 can be expanded and contracted according to the use environment. And since the land J5 and the surface side buildup layer J4 differ in a linear expansion coefficient, a thermal stress is applied to the surface side buildup layer J4. In particular, in a low temperature use environment, the land J5 contracts, so that a large tensile stress is applied to the end of the interface with the land J5 in the surface side buildup layer J4, and cracks J6 are formed in the surface side buildup layer J4. Occur.

そして、表面側ビルドアップ層Ｊ４に発生したクラックＪ６が内層配線に到達すると、当該クラックＪ６に水等の異物が浸入した場合、ランドＪ５と内層配線とがショートするという問題が発生する。   And when the crack J6 which generate | occur | produced in the surface side buildup layer J4 reaches | attains an inner layer wiring, when foreign materials, such as water, permeate into the crack J6, the problem that the land J5 and an inner layer wiring short-circuit will generate | occur | produce.

本発明は上記点に鑑みて、表面側ビルドアップ層に発生したクラックが内層配線に達することを抑制できる多層基板およびこれを用いた電子装置を提供することを目的とする。   In view of the above points, an object of the present invention is to provide a multilayer substrate capable of suppressing cracks generated in the surface side buildup layer from reaching the inner layer wiring and an electronic device using the same.

上記目的を達成するため、本願発明者らは鋭意検討を行った。そして、表面側ビルドアップ層としてガラスクロスが樹脂で封止されたプレプレグを用い、表面側ビルドアップ層にクラックが発生した場合に当該クラックをガラスクロスに沿って伸展させることにより、クラックが内層配線に達することを抑制できることを見出した。しかしながら、ガラスクロスは、通常、表面側ビルドアップ層および裏面側ビルドアップ層を構成する樹脂よりも熱伝導率が低い。このため、表面側ビルドアップ層と裏面側ビルドアップ層を同様の構成とすると、裏面側ビルドアップ層の伝熱性が低下することによって多層基板の他面からの放熱性が低下してしまう。   In order to achieve the above object, the inventors of the present application have conducted intensive studies. Then, when a prepreg in which a glass cloth is sealed with a resin is used as a surface side buildup layer, and the crack is generated in the surface side buildup layer, the crack is extended along the glass cloth, so that the crack is an inner layer wiring. It has been found that it can be suppressed to reach. However, the glass cloth usually has a lower thermal conductivity than the resin constituting the front side buildup layer and the rear side buildup layer. For this reason, if the front side buildup layer and the back side buildup layer have the same configuration, the heat transfer property of the back side buildup layer is lowered, so that the heat dissipation from the other surface of the multilayer substrate is lowered.

このため、請求項１および３に記載の発明では、表面（２０ａ）および表面と反対側の裏面（２０ｂ）を有するコア層（２０）と、コア層の表面に配置され、コア層と反対側の一面（３０ａ）に導電性接続材（１３０）を介して電子部品（１２１〜１２３）が搭載されるランド（６１）が形成された表面側ビルドアップ層（３０）と、ランドとコア層との間に配置された内層配線（５１、５３）と、コア層の裏面に配置された裏面側ビルドアップ層（４０）とを備え、表面側ビルドアップ層は、裏面側ビルドアップ層より多い枚数のガラスクロス（１６０）が当該ガラスクロスより熱伝導率の高い樹脂（１７０）にて封止されたもので構成されていることを特徴としている。
また、請求項１に記載の発明では、ガラスクロスは、一方向に延び、一方向と垂直方向に配列された複数の第１ヤーン（１６１）と、垂直方向に延び、一方向に配列された複数の第２ヤーン（１６２）とが格子状に織り上げられたものであり、複数の第１ヤーンは、それぞれ一方向に延びる複数の第１ガラス繊維（１６１ａ）が１纏めにされて構成され、隣接する第１ヤーン同士の間隔が第１ヤーン内における第１ガラス繊維同士の間隔と等しくされており、複数の第２ヤーンは、それぞれ垂直方向に延びる複数の第２ガラス繊維（１６２ａ）が１纏めにされて構成され、隣接する第２ヤーン同士の間隔が第２ヤーン内における第２ガラス繊維同士の間隔より長くされており、表面側ビルドアップ層には、裏面側ビルドアップ層、コア層、表面側ビルドアップ層の積層方向において、ガラスクロスが複数枚配置されており、表面側ビルドアップ層において、積層方向に隣接するガラスクロスは、一方のガラスクロスにおける第１ヤーンが延びる方向と、他方のガラスクロスにおける第１ヤーンが延びる方向とが垂直とされていることを特徴としている。
請求項３に記載の発明では、表面側ビルドアップ層は、コア層側から順に積層された第１、第２ビルドアップ層（３１、３２）と、第１、第２ビルドアップ層の間に形成された内層配線（５３）と、を有し、第２ビルドアップ層は、第１ビルドアップ層より多い枚数のガラスクロスが樹脂に封止されたもので構成されていることを特徴としている。 For this reason, in invention of Claim 1 and 3 , the core layer (20) which has the surface (20a) and the back surface (20b) on the opposite side to the surface, and is arrange | positioned on the surface of a core layer, and is opposite to a core layer A surface-side buildup layer (30) on which a land (61) on which electronic components (121 to 123) are mounted via a conductive connecting material (130) on one surface (30a), a land and a core layer, The inner layer wiring (51, 53) disposed between and the back surface side buildup layer (40) disposed on the back surface of the core layer, the number of front surface side buildup layers being larger than the back surface side buildup layer The glass cloth (160) is made of a material sealed with a resin (170) having higher thermal conductivity than the glass cloth.
In the first aspect of the present invention, the glass cloth extends in one direction, and a plurality of first yarns (161) arranged in a direction perpendicular to the one direction, and extends in the vertical direction and arranged in one direction. The plurality of second yarns (162) are woven in a lattice shape, and the plurality of first yarns are configured by a plurality of first glass fibers (161a) extending in one direction, respectively. The interval between the adjacent first yarns is made equal to the interval between the first glass fibers in the first yarn, and each of the plurality of second yarns has a plurality of second glass fibers (162a) extending in the vertical direction. The interval between adjacent second yarns is made longer than the interval between the second glass fibers in the second yarn, and the front side buildup layer includes a back side buildup layer and a core layer. , table In the laminating direction of the side buildup layer, a plurality of glass cloths are arranged. In the surface side buildup layer, the glass cloth adjacent to the laminating direction is the direction in which the first yarn in one glass cloth extends, and the other The glass cloth is characterized in that the direction in which the first yarn extends is perpendicular.
In the invention according to claim 3, the surface side buildup layer is provided between the first and second buildup layers and the first and second buildup layers laminated in order from the core layer side. And the second buildup layer is formed of a glass cloth having a larger number of glass cloths sealed than the first buildup layer. .

これによれば、表面側ビルドアップ層に裏面側ビルドアップ層のガラスクロスと同じ枚数のガラスクロスが配置される場合と比較して、表面側ビルドアップ層に発生したクラックが内層配線に達することを抑制できる。また、裏面側ビルドアップ層に表面側ビルドアップ層のガラスクロスと同じ枚数のガラスクロスが配置されている場合と比較して、裏面側ビルドアップ層の伝熱性が低下することを抑制できる。つまり、請求項１に記載の発明によれば、表面側ビルドアップ層に発生したクラックが内層配線に達することを抑制しつつ、多層基板の他面からの放熱性が低下することを抑制できる。   According to this, compared with the case where the same number of glass cloth as the glass cloth of the back surface side buildup layer is arranged in the front surface side buildup layer, the crack generated in the front surface side buildup layer reaches the inner layer wiring. Can be suppressed. Moreover, compared with the case where the glass cloth of the same number as the glass cloth of the surface side buildup layer is arrange | positioned at the back surface side buildup layer, it can suppress that the heat conductivity of a back surface side buildup layer falls. That is, according to the first aspect of the present invention, it is possible to suppress a decrease in heat dissipation from the other surface of the multilayer substrate while suppressing a crack generated in the surface side buildup layer from reaching the inner layer wiring.

また、請求項４に記載の発明では、表面側ビルドアップ層を裏面側ビルドアップ層よりも厚くしている。 Moreover, in the invention of Claim 4 , the surface side buildup layer is made thicker than the back surface side buildup layer.

これによれば、ガラスクロスは樹脂より線膨張係数が小さいが、表面側ビルドアップ層の全体の線膨張係数を高くでき、裏面側ビルドアップ層の全体の線膨張係数に近づけることができる。このため、多層基板が反ることを抑制できる。   According to this, although the glass cloth has a smaller linear expansion coefficient than that of the resin, the overall linear expansion coefficient of the front surface side buildup layer can be increased, and the overall linear expansion coefficient of the rear surface side buildup layer can be brought close. For this reason, it can suppress that a multilayer substrate warps.

そして、請求項５に記載の発明では、請求項１ないし４のいずれか１つに記載の多層基板と、ランドに導電性接続材を介して搭載された電子部品と、電子部品およびランドを封止するモールド樹脂（１５０）とを備えることを特徴としている。   According to a fifth aspect of the invention, the multilayer substrate according to any one of the first to fourth aspects, the electronic component mounted on the land via the conductive connecting material, the electronic component and the land are sealed. And a mold resin (150) for stopping.

このように、多層基板にモールド樹脂を備える電子装置とした場合、請求項１に記載の発明と同様に、クラックが内層配線に達することを抑制しつつ、多層基板の他面からの放熱性が低下することを抑制できる。   Thus, when it is set as the electronic apparatus which equips a multilayer substrate with mold resin, like the invention of Claim 1, it has the heat dissipation from the other surface of a multilayer substrate, suppressing a crack reaching an inner layer wiring. It can suppress that it falls.

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第１実施形態における電子装置の断面図である。It is sectional drawing of the electronic device in 1st Embodiment of this invention. 図１中の領域Ａの拡大図である。It is an enlarged view of the area | region A in FIG. 図２に示すガラスクロスの平面図である。It is a top view of the glass cloth shown in FIG. 本発明の第２実施形態におけるガラスクロスのうち表面側ビルドアップ層におけるコア層側のガラスクロスの平面図である。It is a top view of the glass cloth by the side of the core layer in a surface side buildup layer among the glass cloth in 2nd Embodiment of this invention. 本発明の第２実施形態におけるガラスクロスのうち表面側ビルドアップ層におけるコア層側と反対側のガラスクロスの平面図である。It is a top view of the glass cloth on the opposite side to the core layer side in the surface side buildup layer among the glass cloth in 2nd Embodiment of this invention. 表面側ビルドアップ層におけるランド近傍の拡大断面図であり、表面側ビルドアップ層におけるコア層側のガラスクロスは図４Ａ中のV−V断面に相当しており、表面側ビルドアップ層におけるコア層側と反対側のガラスクロスは図４Ｂ中のV−V断面に相当している。It is an expanded sectional view near the land in the surface side buildup layer, and the glass cloth on the core layer side in the surface side buildup layer corresponds to the VV cross section in FIG. 4A, and the core layer in the surface side buildup layer The glass cloth on the opposite side corresponds to the VV cross section in FIG. 4B. 本発明の第３実施形態における電子装置の断面図である。It is sectional drawing of the electronic device in 3rd Embodiment of this invention. 本発明の他の実施形態における電子装置の断面図である。It is sectional drawing of the electronic device in other embodiment of this invention. 多層基板にクラックが発生した様子を示す電子装置の拡大図である。It is an enlarged view of the electronic apparatus which shows a mode that the crack generate | occur | produced in the multilayer substrate.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other will be described with the same reference numerals.

（第１実施形態）
本発明の第１実施形態について説明する。なお、本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。 (First embodiment)
A first embodiment of the present invention will be described. Note that the electronic device of the present embodiment is preferably mounted on a vehicle such as an automobile, for example, and applied to drive various electronic devices for the vehicle.

図１に示されるように、電子装置は、一面１０ａおよび他面１０ｂを有する多層基板１０と、多層基板１０の一面１０ａ上に搭載された電子部品１２１〜１２３と、を備えている。そして、多層基板１０の一面１０ａ側を電子部品１２１〜１２３と共にモールド樹脂１５０で封止することにより、電子装置が構成されている。   As shown in FIG. 1, the electronic device includes a multilayer substrate 10 having one surface 10 a and another surface 10 b, and electronic components 121 to 123 mounted on one surface 10 a of the multilayer substrate 10. And the electronic device is comprised by sealing the one surface 10a side of the multilayer substrate 10 with the mold resin 150 with the electronic components 121-123.

多層基板１０は、絶縁樹脂層としてのコア層２０と、コア層２０の表面２０ａに配置された表面側ビルドアップ層３０と、コア層２０の裏面２０ｂ側に配置された裏面側ビルドアップ層４０とを備える積層基板である。   The multilayer substrate 10 includes a core layer 20 as an insulating resin layer, a front surface side buildup layer 30 disposed on the front surface 20a of the core layer 20, and a back surface side buildup layer 40 disposed on the back surface 20b side of the core layer 20. A laminated substrate.

そして、コア層２０と表面側ビルドアップ層３０との界面には、パターニングされた表面側内層配線５１（以下では、単に内層配線５１という）が形成されている。同様に、コア層２０と裏面側ビルドアップ層４０との界面には、パターニングされた裏面側内層配線５２（以下では、単に内層配線５２という）が形成されている。なお、本実施形態では、内層配線５１が本発明の内層配線に相当している。   A patterned surface side inner layer wiring 51 (hereinafter simply referred to as inner layer wiring 51) is formed at the interface between the core layer 20 and the surface side buildup layer 30. Similarly, a patterned back side inner layer wiring 52 (hereinafter simply referred to as an inner layer wiring 52) is formed at the interface between the core layer 20 and the back side buildup layer 40. In the present embodiment, the inner layer wiring 51 corresponds to the inner layer wiring of the present invention.

また、表面側ビルドアップ層３０の表面３０ａには、パターニングされた表面側表層配線６１〜６３（以下では、単に表層配線６１〜６３という）が形成されている。本実施形態では、表層配線６１〜６３は、電子部品１２１〜１２３が搭載される搭載用のランド６１、電子部品１２１、１２２とボンディングワイヤ１４１、１４２を介して電気的に接続されるボンディング用のランド６２、外部回路と電気的に接続される表面パターン６３とされている。   Further, patterned surface-side surface wirings 61 to 63 (hereinafter simply referred to as surface layer wirings 61 to 63) are formed on the surface 30 a of the surface-side buildup layer 30. In the present embodiment, the surface layer wirings 61 to 63 are used for bonding electrically connected to the mounting lands 61 on which the electronic components 121 to 123 are mounted and the electronic components 121 and 122 via the bonding wires 141 and 142. The land 62 is a surface pattern 63 that is electrically connected to an external circuit.

同様に、裏面側ビルドアップ層４０の表面４０ａには、パターニングされた裏面側表層配線７１、７２（以下では、単に表層配線７１、７２という）が形成されている。本実施形態では、表層配線７１、７２は、後述するフィルドビアを介して内層配線５２と接続される裏面パターン７１、放熱用のヒートシンクが備えられるヒートシンク用パターン７２（以下では、単にＨＳ用パターン７２という）とされている。   Similarly, patterned back surface side wirings 71 and 72 (hereinafter simply referred to as surface wirings 71 and 72) are formed on the front surface 40a of the back surface side buildup layer 40. In the present embodiment, the surface layer wirings 71 and 72 are a back surface pattern 71 connected to the inner layer wiring 52 through a filled via described later, a heat sink pattern 72 provided with a heat sink for heat dissipation (hereinafter simply referred to as an HS pattern 72). ).

なお、表面側ビルドアップ層３０の表面３０ａとは、表面側ビルドアップ層３０のうちコア層２０と反対側の一面のことであり、多層基板１０の一面１０ａとなる面のことである。また、裏面側ビルドアップ層４０の表面４０ａとは、裏面側ビルドアップ層４０のうちコア層２０と反対側の一面のことであり、多層基板１０の他面１０ｂとなる面のことである。そして、内層配線５１、５２、表層配線６１〜６３、表層配線７１、７２は、銅等の金属箔や金属メッキが適宜積層されて構成されている。   The surface 30 a of the surface-side buildup layer 30 is one surface of the surface-side buildup layer 30 on the side opposite to the core layer 20 and is the surface that becomes the one surface 10 a of the multilayer substrate 10. The front surface 40 a of the back surface side buildup layer 40 is one surface of the back surface side buildup layer 40 on the side opposite to the core layer 20, and is the surface that becomes the other surface 10 b of the multilayer substrate 10. The inner layer wirings 51 and 52, the surface layer wirings 61 to 63, and the surface layer wirings 71 and 72 are configured by appropriately laminating metal foil such as copper or metal plating.

内層配線５１と内層配線５２とは、コア層２０を貫通して設けられた貫通ビア８１を介して電気的および熱的に接続されている。具体的には、貫通ビア８１は、コア層２０を厚さ方向に貫通する貫通孔８１ａの壁面に銅等の貫通電極８１ｂが形成され、貫通孔８１ａの内部に充填材８１ｃが充填されて構成されている。   The inner layer wiring 51 and the inner layer wiring 52 are electrically and thermally connected through a through via 81 provided through the core layer 20. Specifically, the through via 81 is configured such that a through electrode 81b such as copper is formed on the wall surface of the through hole 81a penetrating the core layer 20 in the thickness direction, and a filler 81c is filled in the through hole 81a. Has been.

また、内層配線５１と表層配線６１〜６３、および内層配線５２と表層配線７１とは、表面側ビルドアップ層３０および裏面側ビルドアップ層４０を適宜厚さ方向に貫通して設けられたフィルドビア９１、１０１を介して電気的および熱的に接続されている。具体的には、フィルドビア９１、１０１は、表面側ビルドアップ層３０および裏面側ビルドアップ層４０を厚さ方向に貫通する貫通孔９１ａ、１０１ａが銅等の貫通電極９１ｂ、１０１ｂにて充填された構成とされている。   The inner layer wiring 51 and the surface layer wirings 61 to 63, and the inner layer wiring 52 and the surface layer wiring 71 are filled vias 91 provided through the front surface side buildup layer 30 and the rear surface side buildup layer 40 as appropriate in the thickness direction. , 101 are electrically and thermally connected. Specifically, in the filled vias 91 and 101, through holes 91a and 101a penetrating the front side buildup layer 30 and the rear side buildup layer 40 in the thickness direction are filled with through electrodes 91b and 101b such as copper. It is configured.

なお、充填材８１ｃは、樹脂、セラミック、金属等が用いられるが、本実施形態では、エポキシ樹脂とされている。また、貫通電極８１ｂ、９１ｂ、１０１ｂは、銅等の金属メッキにて構成されている。   In addition, although resin, ceramic, metal, etc. are used for the filler 81c, in this embodiment, it is set as the epoxy resin. The through electrodes 81b, 91b, and 101b are made of metal plating such as copper.

そして、表面側ビルドアップ層３０および裏面側ビルドアップ層４０の各表面３０ａ、４０ａには、表面パターン６３および裏面パターン７１を覆うソルダーレジスト１１０が形成されている。なお、表面パターン６３を覆うソルダーレジスト１１０には、図１とは別断面において、表面パターン６３のうち外部回路と接続される部分を露出させる開口部が形成されている。   A solder resist 110 that covers the front surface pattern 63 and the back surface pattern 71 is formed on each surface 30 a and 40 a of the front surface side buildup layer 30 and the back surface side buildup layer 40. The solder resist 110 that covers the surface pattern 63 is formed with an opening that exposes a portion of the surface pattern 63 that is connected to an external circuit in a cross section different from that in FIG.

電子部品１２１〜１２３は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の発熱が大きいパワー素子１２１、マイコン等の制御素子１２２、チップコンデンサや抵抗等の受動素子１２３である。そして、各電子部品１２１〜１２３は、はんだ１３０を介してランド６１上に搭載されてランド６１と電気的、機械的に接続されている。また、パワー素子１２１および制御素子１２２は、周囲に形成されているランド６２ともアルミニウムや金等のボンディングワイヤ１４１、１４２を介して電気的に接続されている。   The electronic components 121 to 123 include a power element 121 such as an IGBT (Insulated Gate Bipolar Transistor) and a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), a control element 122 such as a microcomputer, and a passive such as a chip capacitor and a resistor. Element 123. Each electronic component 121 to 123 is mounted on the land 61 via the solder 130 and is electrically and mechanically connected to the land 61. The power element 121 and the control element 122 are also electrically connected to the land 62 formed in the periphery via bonding wires 141 and 142 such as aluminum and gold.

なお、ここでは、電子部品１２１〜１２３としてパワー素子１２１、制御素子１２２、受動素子１２３を例に挙げて説明したが、電子部品１２１〜１２３はこれらに限定されるものではない。また、本実施形態では、はんだ１３０が本発明の導電性接続材に相当しているが、導電性接続材として導電性接着剤等を用いてもよい。   In addition, although the power element 121, the control element 122, and the passive element 123 were mentioned as an example and demonstrated here as the electronic components 121-123, the electronic components 121-123 are not limited to these. In this embodiment, the solder 130 corresponds to the conductive connecting material of the present invention, but a conductive adhesive or the like may be used as the conductive connecting material.

モールド樹脂１５０は、ランド６１、６２および電子部品１２１〜１２３を封止するものであり、エポキシ樹脂等の一般的なモールド材料が金型を用いたトランスファーモールド法やコンプレッションモールド法等により形成されたものである。   The mold resin 150 seals the lands 61 and 62 and the electronic components 121 to 123, and a general mold material such as an epoxy resin is formed by a transfer molding method using a mold, a compression molding method, or the like. Is.

なお、本実施形態では、モールド樹脂１５０は、多層基板１０の一面１０ａのみに形成されている。つまり、本実施形態の電子装置は、いわゆるハーフモールド構造とされている。また、多層基板１０の他面１０ｂ側には、ＨＳ用パターン７２に放熱グリス７３等を介してヒートシンク等の放熱部材７４が備えられている。   In the present embodiment, the mold resin 150 is formed only on the one surface 10 a of the multilayer substrate 10. That is, the electronic device of this embodiment has a so-called half mold structure. On the other surface 10 b side of the multilayer substrate 10, a heat radiating member 74 such as a heat sink is provided on the HS pattern 72 via a heat radiating grease 73.

以上が本実施形態における電子装置の基本的な構成である。次に、本実施形態の特徴点である表面側ビルドアップ層３０および裏面側ビルドアップ層４０の構成について説明する。   The above is the basic configuration of the electronic device according to this embodiment. Next, the structure of the surface side buildup layer 30 and the back surface side buildup layer 40 which are the feature points of this embodiment is demonstrated.

図２に示されるように、コア層２０、表面側ビルドアップ層３０、裏面側ビルドアップ層４０は、それぞれガラスクロス１６０がエポキシ樹脂等の樹脂１７０によって封止されたプリプレグで構成されている。そして、表面側ビルドアップ層３０には、裏面側ビルドアップ層４０より多い枚数のガラスクロス１６０が配置されている。具体的には、本実施形態では、表面側ビルドアップ層３０には、裏面側ビルドアップ層４０、コア層２０、表面側ビルドアップ層３０の積層方向（以下では、単に積層方向という）に２枚のガラスクロス１６０が配置されている。これに対し、裏面側ビルドアップ層４０には、１枚のガラスクロス１６０のみが配置されている。   As shown in FIG. 2, the core layer 20, the front surface side buildup layer 30, and the back surface side buildup layer 40 are each composed of a prepreg in which a glass cloth 160 is sealed with a resin 170 such as an epoxy resin. The front side buildup layer 30 has a larger number of glass cloths 160 than the back side buildup layer 40. Specifically, in the present embodiment, the front-side buildup layer 30 has 2 in the stacking direction of the back-side buildup layer 40, the core layer 20, and the front-side buildup layer 30 (hereinafter simply referred to as the stacking direction). A sheet of glass cloth 160 is arranged. On the other hand, only one glass cloth 160 is disposed on the back side buildup layer 40.

なお、コア層２０には、積層方向に３枚のガラスクロス１６０が配置されている。また、特に限定されるものではないが、コア層２０、表面側ビルドアップ層３０、裏面側ビルドアップ層４０には、必要に応じて、アルミナやシリカ等の線膨張係数を制御するフィラーが混入されていてもよい。   In the core layer 20, three glass cloths 160 are arranged in the stacking direction. Although not particularly limited, the core layer 20, the front-side buildup layer 30, and the back-side buildup layer 40 are mixed with a filler for controlling the linear expansion coefficient such as alumina or silica, if necessary. May be.

本実施形態のガラスクロス１６０は、図３に示されるように、複数の第１、第２ヤーン１６１、１６２が格子状に編み込まれたものが用いられている。具体的には、所定の面方向における一方向を第１方向（図３中紙面左右方向）、第１方向と垂直方向を第２方向（図３中紙面上下方向）とすると、第１方向に延びる複数の第１ヤーン１６１と、第２方向に延びる複数の第２ヤーン１６２とが格子状に編み込まれている。本実施形態では、複数の第１ヤーン１６１は、それぞれ第１方向に延びる複数本の第１ガラス繊維１６１ａ（フィラメント）が１纏めとされて構成され、隣接する第１ヤーン１６１同士の間隔が第１ヤーン１６１内における第１ガラス繊維１６１ａ同士の間隔よりも長くされている。同様に、複数の第２ヤーン１６２は、それぞれ第２方向に延びる複数本の第２ガラス繊維１６２ａ（フィラメント）が１纏めとされて構成され、隣接する第２ヤーン１６２同士の間隔が第２ヤーン１６２内における第２ガラス繊維１６２ａ同士の間隔よりも長くされている。   As the glass cloth 160 of this embodiment, as shown in FIG. 3, a plurality of first and second yarns 161 and 162 knitted in a lattice shape is used. Specifically, if one direction in a predetermined plane direction is a first direction (left and right direction in FIG. 3), and a direction perpendicular to the first direction is a second direction (up and down direction in FIG. 3), the first direction is A plurality of first yarns 161 extending and a plurality of second yarns 162 extending in the second direction are knitted in a lattice shape. In the present embodiment, each of the plurality of first yarns 161 is configured by a plurality of first glass fibers 161a (filaments) extending in the first direction, and the interval between the adjacent first yarns 161 is the first. The distance between the first glass fibers 161a in one yarn 161 is set longer. Similarly, each of the plurality of second yarns 162 includes a plurality of second glass fibers 162a (filaments) extending in the second direction, and the interval between the adjacent second yarns 162 is the second yarn. The distance between the second glass fibers 162 a in 162 is longer.

また、表面側ビルドアップ層３０は、裏面側ビルドアップ層４０より厚くされている。具体的には、上記のように、表面側ビルドアップ層３０には、裏面側ビルドアップ層４０より多い枚数のガラスクロス１６０が配置されており、ガラスクロス１６０は、樹脂１７０よりも熱伝導率が小さい。このため、表面側ビルドアップ層３０は、全体の線膨張係数が裏面側ビルドアップ層４０の全体の線膨張係数に近づくように、厚くされている。つまり、表面側ビルドアップ層３０は、裏面側ビルドアップ層４０より樹脂１７０の量が多くされている。以上が本実施形態における電子装置の構成である。   The front side buildup layer 30 is thicker than the back side buildup layer 40. Specifically, as described above, a larger number of glass cloths 160 are disposed in the front side buildup layer 30 than in the rear side buildup layer 40, and the glass cloth 160 has a thermal conductivity higher than that of the resin 170. Is small. For this reason, the front surface side buildup layer 30 is thickened so that the overall linear expansion coefficient approaches the overall linear expansion coefficient of the back surface side buildup layer 40. That is, the front-side buildup layer 30 has a larger amount of resin 170 than the back-side buildup layer 40. The above is the configuration of the electronic device in this embodiment.

以上説明したように、本実施形態では、表面側ビルドアップ層３０には、ガラスクロス１６０が配置されている。このため、表面側ビルドアップ層３０に、図８に示されるようなクラックＪ６が発生した場合、クラックＪ６がガラスクロス１６０に沿って伸展するため、当該クラックＪ６が内層配線５１に達することを抑制できる。   As described above, in the present embodiment, the glass cloth 160 is disposed on the front-side buildup layer 30. For this reason, when the crack J6 as shown in FIG. 8 is generated in the surface side buildup layer 30, the crack J6 extends along the glass cloth 160, so that the crack J6 is prevented from reaching the inner layer wiring 51. it can.

また、表面側ビルドアップ層３０には、裏面側ビルドアップ層４０より多い枚数のガラスクロス１６０が配置されている。このため、表面側ビルドアップ層３０に裏面側ビルドアップ層４０のガラスクロス１６０と同じ枚数のガラスクロス１６０が配置されている場合と比較して、各ガラスクロス１６０によってクラックＪ６の伸展を抑制できる。さらに、裏面側ビルドアップ層４０に表面側ビルドアップ層３０と同じ枚数のガラスクロス１６０が配置されている場合と比較して、裏面側ビルドアップ層４０の全体の伝熱性が小さくなることを抑制できる。つまり、上記電子装置では、クラックＪ６が内層配線５１に達することを抑制しつつ、多層基板１０の他面１０ｂからの放熱性が低下することを抑制できる。   In addition, a larger number of glass cloths 160 than the back side buildup layer 40 are arranged on the front side buildup layer 30. For this reason, compared with the case where the same number of glass cloth 160 as the glass cloth 160 of the back surface side buildup layer 40 is arrange | positioned in the surface side buildup layer 30, extension of the crack J6 can be suppressed by each glass cloth 160. . Furthermore, compared with the case where the same number of glass cloths 160 as the front surface side buildup layer 30 are arranged on the back surface side buildup layer 40, it is possible to suppress the overall heat transfer property of the back surface side buildup layer 40 from being reduced. it can. That is, in the electronic device, it is possible to suppress the heat dissipation from the other surface 10b of the multilayer substrate 10 from being lowered while suppressing the crack J6 from reaching the inner layer wiring 51.

そして、表面側ビルドアップ層３０は、裏面側ビルドアップ層４０より厚くされている。このため、表面側ビルドアップ層３０の全体の線膨張係数が裏面側ビルドアップ層４０の全体の線膨張係数に近くなり、多層基板１０が反ることを抑制できる。   The front side buildup layer 30 is thicker than the back side buildup layer 40. For this reason, the overall linear expansion coefficient of the front surface side buildup layer 30 becomes close to the entire linear expansion coefficient of the back surface side buildup layer 40, and the multilayer substrate 10 can be prevented from warping.

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してガラスクロス１６０を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。 (Second Embodiment)
A second embodiment of the present invention will be described. In this embodiment, the glass cloth 160 is changed with respect to the first embodiment, and the other parts are the same as those in the first embodiment, and thus the description thereof is omitted here.

図４Ａおよび図４Ｂに示されるように、本実施形態では、第１ヤーン１６１は、隣接する第１ヤーン１６１同士の間隔が第１ヤーン１６１内における第１ガラス繊維１６１ａ同士の間隔と等しくされている。つまり、第１ガラス繊維１６１ａは、第１ガラス繊維１６１ａ同士の間隔が全て等しくされている。そして、このような第１ヤーン１６１に対して、第２ヤーン１６２が編み込まれることにより、ガラスクロス１６０が構成されている。   As shown in FIG. 4A and FIG. 4B, in this embodiment, the first yarn 161 has the interval between the adjacent first yarns 161 equal to the interval between the first glass fibers 161 a in the first yarn 161. Yes. That is, as for the 1st glass fiber 161a, all the space | intervals of 1st glass fiber 161a are made equal. And the glass cloth 160 is comprised by braiding the 2nd yarn 162 with respect to such a 1st yarn 161. As shown in FIG.

また、表面側ビルドアップ層３０では、図４Ａ、図４Ｂおよび図５に示されるように、コア層２０側のガラスクロス１６０における第１ヤーン１６１（第２ヤーン１６２）が延びる方向と、コア層２０と反対側のガラスクロス１６０における第１ヤーン１６１（第２ヤーン１６２）が延びる方向とが垂直とされている。つまり、コア層２０側のガラスクロス１６０と、コア層２０と反対側のガラスクロス１６０とが９０°回転した状態で配置されている。   Moreover, in the surface side buildup layer 30, as FIG. 4A, FIG. 4B, and FIG. 5 show, the direction where the 1st yarn 161 (2nd yarn 162) in the glass cloth 160 by the side of the core layer 20 is extended, and a core layer The direction in which the first yarn 161 (second yarn 162) extends in the glass cloth 160 on the opposite side to 20 is perpendicular. That is, the glass cloth 160 on the core layer 20 side and the glass cloth 160 on the opposite side to the core layer 20 are arranged in a state rotated by 90 °.

なお、本実施形態のガラスクロス１６０では、第１、第２ガラス繊維１６１ａ、１６２ａは第１、第２方向と垂直となる方向に２層ずつ配置されている。   In the glass cloth 160 of the present embodiment, the first and second glass fibers 161a and 162a are arranged in two layers in a direction perpendicular to the first and second directions.

これによれば、積層方向において、第１方向に延びる第１ガラス繊維１６１ａと第２方向に延びる第２ガラス繊維１６２ａとが垂直となる。このため、表面側ビルドアップ層３０に図８に示されるようなクラックＪ６が発生した際、クラックＪ６が第１方向と平行な方向に延びる面状のクラックＪ６の場合には、当該クラックＪ６と第２ガラス繊維１６２ａが垂直となる。同様に、クラックＪ６が第２方向と平行な方向に延びる面上のクラックＪ６の場合には、当該クラックＪ６と第１ガラス繊維１６１ａとが垂直となる。したがって、クラックＪ６は当該クラックＪ６と垂直となる第１ガラス繊維１６１ａまたは第２ガラス繊維１６２ａによって伸展が抑制されるため、さらにクラックＪ６が内層配線５１に達することを抑制できる。   According to this, in the laminating direction, the first glass fibers 161a extending in the first direction and the second glass fibers 162a extending in the second direction are perpendicular to each other. For this reason, when the crack J6 as shown in FIG. 8 is generated in the surface side buildup layer 30, when the crack J6 is a planar crack J6 extending in a direction parallel to the first direction, The second glass fiber 162a is vertical. Similarly, when the crack J6 is a crack J6 on a surface extending in a direction parallel to the second direction, the crack J6 and the first glass fiber 161a are perpendicular to each other. Therefore, the extension of the crack J6 is suppressed by the first glass fiber 161a or the second glass fiber 162a perpendicular to the crack J6, so that the crack J6 can be further prevented from reaching the inner layer wiring 51.

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して表面側ビルドアップ層３０および裏面側ビルドアップ層４０の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。 (Third embodiment)
A third embodiment of the present invention will be described. In the present embodiment, the configurations of the front-side buildup layer 30 and the back-side buildup layer 40 are changed with respect to the first embodiment, and the other aspects are the same as those in the first embodiment. Is omitted.

図６に示されるように、本実施形態では、表面側ビルドアップ層３０は、ガラスクロス１６０が樹脂１７０で封止された第１、第２ビルドアップ層３１、３２がコア層２０側から順に積層された構成とされている。そして、第１、第２ビルドアップ層３１、３２との間には、パターニングされた表面側内層配線５３（以下では、単に内層配線５３という）が形成されている。この内層配線５３は、ランド６１とフィルドビア９１を介して電気的および熱的に接続されていると共に、図６とは別断面において、内層配線５１とフィルドビアを介して適宜電気的および熱的に接続されている。   As shown in FIG. 6, in this embodiment, the front side buildup layer 30 includes first and second buildup layers 31 and 32 in which a glass cloth 160 is sealed with a resin 170 in order from the core layer 20 side. It is set as the laminated structure. Between the first and second buildup layers 31 and 32, a patterned surface side inner layer wiring 53 (hereinafter simply referred to as an inner layer wiring 53) is formed. The inner layer wiring 53 is electrically and thermally connected through the land 61 and the filled via 91, and is appropriately electrically and thermally connected through the inner layer wiring 51 and the filled via in a different cross section from FIG. Has been.

なお、本実施形態では、内層配線５３が本発明の内層配線に相当している。また、図６は、図１中の領域Ａの拡大図に相当している。   In the present embodiment, the inner layer wiring 53 corresponds to the inner layer wiring of the present invention. FIG. 6 corresponds to an enlarged view of region A in FIG.

同様に、裏面側ビルドアップ層４０は、ガラスクロス１６０が樹脂１７０で封止された第３、第４ビルドアップ層４１、４２がコア層２０側から順に積層された構成とされている。そして、第３、第４ビルドアップ層４１、４２との間に、パターニングされた裏面側内層配線５４（以下では、単に内層配線５４という）が形成されている。この内層配線５４は、図６とは別断面において、内層配線５２とフィルドビアを介して電気的および熱的に接続されていると共に、表層配線７１とフィルドビアを介して電気的および熱的に接続されている。   Similarly, the back-side buildup layer 40 has a configuration in which third and fourth buildup layers 41 and 42 in which a glass cloth 160 is sealed with a resin 170 are laminated in this order from the core layer 20 side. Then, a patterned back side inner layer wiring 54 (hereinafter simply referred to as an inner layer wiring 54) is formed between the third and fourth buildup layers 41, 42. The inner layer wiring 54 is electrically and thermally connected to the inner layer wiring 52 via a filled via, and electrically and thermally connected to the surface layer wiring 71 via a filled via, in a different cross section from FIG. ing.

そして、第２ビルドアップ層３２には、２枚のガラスクロス１６０が厚さ方向に積層して配置され、第１、第３、第４ビルドアップ層３１、４１、４２には、それぞれ１枚のガラスクロス１６０が配置されている。つまり、ランド６１が形成される（クラックＪ６が形成される）第２ビルドアップ層３２には、他のビルドアップ層３１、４１、４２よりも枚数の多いガラスクロス１６０が配置されている。   Two glass cloths 160 are stacked in the thickness direction on the second buildup layer 32, and one sheet is provided on each of the first, third, and fourth buildup layers 31, 41, and 42. The glass cloth 160 is disposed. That is, in the second buildup layer 32 where the lands 61 are formed (the crack J6 is formed), the glass cloth 160 having a larger number of sheets than the other buildup layers 31, 41, 42 is disposed.

以上説明したように、表面側ビルドアップ層３０および裏面側ビルドアップ層４０を複数のビルドアップ層で構成した多層基板１０に本発明を適用することもできる。そして、このような多層基板１０では、第２ビルドアップ層３２にクラックＪ６が形成されるが、第２ビルドアップ層３２には、第１、第３、第４ビルドアップ層３１、４１、４２よりも多い枚数のガラスクロス１６０が配置されているため、上記第１実施形態と同様の効果を得ることができる。   As described above, the present invention can also be applied to the multilayer substrate 10 in which the front-side buildup layer 30 and the back-side buildup layer 40 are configured by a plurality of buildup layers. In such a multilayer substrate 10, the crack J <b> 6 is formed in the second buildup layer 32, and the first, third, and fourth buildup layers 31, 41, and 42 are formed in the second buildup layer 32. Since a larger number of glass cloths 160 are arranged, the same effect as in the first embodiment can be obtained.

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。 (Other embodiments)
The present invention is not limited to the embodiment described above, and can be appropriately changed within the scope described in the claims.

例えば、上記各実施形態において、図７に示されるように、裏面側ビルドアップ層４０にガラスクロス１６０が配置されていなくてもよい。この場合、表面側ビルドアップ層３０のガラスクロス１６０は、一枚でもよい。また、表面側ビルドアップ層３０に裏面側ビルドアップ層４０より多い枚数のガラスクロス１６０が配置されるのであれば、枚数は何枚でもよい。   For example, in each of the above embodiments, as shown in FIG. 7, the glass cloth 160 may not be disposed on the back side buildup layer 40. In this case, the glass cloth 160 of the surface side buildup layer 30 may be one. Moreover, as long as the glass cloth 160 of the number more than the back surface side buildup layer 40 is arrange | positioned in the surface side buildup layer 30, the number of sheets may be sufficient.

上記各実施形態を組み合わせることもできる。例えば、上記第２実施形態と上記第３実施形態を組み合わせ、第２ビルドアップ層３２内のガラスクロス１６０を上記第２実施形態のガラスクロス１６０で構成し、各ガラスクロス１６０を９０°回転して配置してもよい。   The above embodiments can also be combined. For example, the second embodiment and the third embodiment are combined, the glass cloth 160 in the second buildup layer 32 is configured by the glass cloth 160 of the second embodiment, and each glass cloth 160 is rotated by 90 °. May be arranged.

１０ 多層基板
２０ コア層
２０ａ 表面
２０ｂ 裏面
３０ 表面側ビルドアップ層
３０ａ 一面
４０ 裏面側ビルドアップ層
５１、５３ 内層配線
１２１〜１２３ 電子部品
１３０ はんだ
DESCRIPTION OF SYMBOLS 10 Multilayer substrate 20 Core layer 20a Surface 20b Back surface 30 Front side buildup layer 30a One side 40 Back side buildup layer 51, 53 Inner layer wiring 121-123 Electronic component 130 Solder

Claims (5)

表面（２０ａ）および前記表面と反対側の裏面（２０ｂ）を有するコア層（２０）と、
前記コア層の表面に配置され、前記コア層と反対側の一面（３０ａ）に導電性接続材（１３０）を介して電子部品（１２１〜１２３）が搭載されるランド（６１）が形成された表面側ビルドアップ層（３０）と、
前記ランドと前記コア層との間に配置された内層配線（５１、５３）と、
前記コア層の裏面に配置された裏面側ビルドアップ層（４０）と、を備え、
前記表面側ビルドアップ層は、前記裏面側ビルドアップ層より多い枚数のガラスクロス（１６０）が前記ガラスクロスより熱伝導率の高い樹脂（１７０）にて封止されたもので構成されており、
前記ガラスクロスは、一方向に延び、前記一方向と垂直方向に配列された複数の第１ヤーン（１６１）と、前記垂直方向に延び、前記一方向に配列された複数の第２ヤーン（１６２）とが格子状に織り上げられたものであり、
前記複数の第１ヤーンは、それぞれ前記一方向に延びる複数の第１ガラス繊維（１６１ａ）が１纏めにされて構成され、隣接する前記第１ヤーン同士の間隔が前記第１ヤーン内における前記第１ガラス繊維同士の間隔と等しくされており、
前記複数の第２ヤーンは、それぞれ前記垂直方向に延びる複数の第２ガラス繊維（１６２ａ）が１纏めにされて構成され、隣接する前記第２ヤーン同士の間隔が前記第２ヤーン内における前記第２ガラス繊維同士の間隔より長くされており、
前記表面側ビルドアップ層には、前記裏面側ビルドアップ層、前記コア層、前記表面側ビルドアップ層の積層方向において、前記ガラスクロスが複数枚配置されており、
前記表面側ビルドアップ層において、前記積層方向に隣接する前記ガラスクロスは、一方の前記ガラスクロスにおける前記第１ヤーンが延びる方向と、他方の前記ガラスクロスにおける前記第１ヤーンが延びる方向とが垂直とされていることを特徴とする多層基板。 A core layer (20) having a surface (20a) and a back surface (20b) opposite to the surface;
A land (61) that is disposed on the surface of the core layer and on which the electronic components (121 to 123) are mounted via the conductive connection material (130) is formed on one surface (30a) opposite to the core layer. A surface side buildup layer (30);
Inner layer wiring (51, 53) disposed between the land and the core layer;
A back side buildup layer (40) disposed on the back side of the core layer,
The front-side buildup layer is configured by sealing a larger number of glass cloths (160) than the back-side buildup layer with a resin (170) having a higher thermal conductivity than the glass cloth ,
The glass cloth extends in one direction, a plurality of first yarns (161) arranged in a direction perpendicular to the one direction, and a plurality of second yarns (162) extended in the vertical direction and arranged in the one direction. ) And are woven in a grid,
Each of the plurality of first yarns is composed of a plurality of first glass fibers (161a) extending in the one direction, and an interval between the adjacent first yarns is the first in the first yarn. 1 is equal to the distance between glass fibers,
Each of the plurality of second yarns includes a plurality of second glass fibers (162a) extending in the vertical direction, and an interval between the adjacent second yarns is set in the second yarn. It is made longer than the interval between two glass fibers,
In the front side buildup layer, a plurality of the glass cloths are arranged in the stacking direction of the back side buildup layer, the core layer, and the front side buildup layer,
In the surface-side buildup layer, the glass cloth adjacent in the stacking direction is perpendicular to the direction in which the first yarn extends in one glass cloth and the direction in which the first yarn extends in the other glass cloth. multilayer substrate, characterized in that there is a. 前記表面側ビルドアップ層は、前記コア層側から順に積層された第１、第２ビルドアップ層（３１、３２）と、前記第１、第２ビルドアップ層の間に形成された前記内層配線（５３）と、を有し、
前記第２ビルドアップ層は、前記第１ビルドアップ層より多い枚数のガラスクロスが樹脂に封止されたもので構成されていることを特徴とする請求項１に記載の多層基板。 The surface-side buildup layer includes the first and second buildup layers (31, 32) stacked in order from the core layer side, and the inner layer wiring formed between the first and second buildup layers. (53)
2. The multilayer substrate according to claim 1, wherein the second buildup layer is configured by a glass cloth having a larger number of sheets than the first buildup layer sealed with resin. 表面（２０ａ）および前記表面と反対側の裏面（２０ｂ）を有するコア層（２０）と、
前記コア層の表面に配置され、前記コア層と反対側の一面（３０ａ）に導電性接続材（１３０）を介して電子部品（１２１〜１２３）が搭載されるランド（６１）が形成された表面側ビルドアップ層（３０）と、
前記ランドと前記コア層との間に配置された内層配線（５１、５３）と、
前記コア層の裏面に配置された裏面側ビルドアップ層（４０）と、を備え、
前記表面側ビルドアップ層は、前記裏面側ビルドアップ層より多い枚数のガラスクロス（１６０）が前記ガラスクロスより熱伝導率の高い樹脂（１７０）にて封止されたもので構成されており、前記コア層側から順に積層された第１、第２ビルドアップ層（３１、３２）と、前記第１、第２ビルドアップ層の間に形成された前記内層配線（５３）と、を有し、
前記第２ビルドアップ層は、前記第１ビルドアップ層より多い枚数のガラスクロスが樹脂に封止されたもので構成されていることを特徴とする多層基板。 A core layer (20) having a surface (20a) and a back surface (20b) opposite to the surface;
A land (61) that is disposed on the surface of the core layer and on which the electronic components (121 to 123) are mounted via the conductive connection material (130) is formed on one surface (30a) opposite to the core layer. A surface side buildup layer (30);
Inner layer wiring (51, 53) disposed between the land and the core layer;
A back side buildup layer (40) disposed on the back side of the core layer,
The front-side buildup layer is configured by sealing a larger number of glass cloths (160) than the back-side buildup layer with a resin (170) having a higher thermal conductivity than the glass cloth , The first and second buildup layers (31, 32) laminated in order from the core layer side, and the inner layer wiring (53) formed between the first and second buildup layers. ,
The second buildup layer is composed of a glass substrate in which a larger number of glass cloths than the first buildup layer are sealed with a resin . 前記表面側ビルドアップ層は、前記裏面側ビルドアップ層よりも厚くされていることを特徴とする請求項１ないし３のいずれか１つに記載の多層基板。 The multilayer substrate according to any one of claims 1 to 3 , wherein the front-side buildup layer is thicker than the back-side buildup layer. 請求項１ないし４のいずれか１つに記載の多層基板と、
前記ランドに前記導電性接続材を介して搭載された前記電子部品と、
前記電子部品および前記ランドを封止するモールド樹脂（１５０）と、を備えることを特徴とする電子装置。 A multilayer substrate according to any one of claims 1 to 4,
The electronic component mounted on the land via the conductive connecting material;
An electronic device comprising: a mold resin (150) for sealing the electronic component and the land.
JP2013163419A 2013-08-06 2013-08-06 Multilayer substrate and electronic device using the same Expired - Fee Related JP6163951B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013163419A JP6163951B2 (en) 2013-08-06 2013-08-06 Multilayer substrate and electronic device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013163419A JP6163951B2 (en) 2013-08-06 2013-08-06 Multilayer substrate and electronic device using the same

Publications (2)

Publication Number Publication Date
JP2015032790A JP2015032790A (en) 2015-02-16
JP6163951B2 true JP6163951B2 (en) 2017-07-19

Family

ID=52517841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013163419A Expired - Fee Related JP6163951B2 (en) 2013-08-06 2013-08-06 Multilayer substrate and electronic device using the same

Country Status (1)

Country Link
JP (1) JP6163951B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102609142B1 (en) * 2015-06-08 2023-12-05 삼성전기주식회사 Circuit substrate and electronic equipment comprising the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154662A (en) * 1997-08-01 1999-02-26 Nec Corp Flip-chip resin-sealed structure and resin-sealing method
JP2001207375A (en) * 1999-11-19 2001-08-03 Arisawa Mfg Co Ltd Method for producing textile fabric for printed wiring board, the resultant textile fabric for printed wiring board and prepreg for printed wiring board
JP2001217514A (en) * 2000-02-03 2001-08-10 Denso Corp Multi-layered wiring board
JP5132085B2 (en) * 2006-05-29 2013-01-30 京セラ株式会社 Wiring board and semiconductor device mounting structure using the same
JP2009212224A (en) * 2008-03-03 2009-09-17 Nec Corp Wiring substrate and manufacturing method thereof

Also Published As

Publication number Publication date
JP2015032790A (en) 2015-02-16

Similar Documents

Publication Publication Date Title
JP4450230B2 (en) Semiconductor device
TWI555174B (en) Power module
US20160105958A1 (en) Multi-layer substrate, electronic device using multi-layer substrate, manufacturing method for multilayer substrate, substrate, and electronic device using substrate
JP6249931B2 (en) Circuit board, circuit board heat dissipation structure, and circuit board manufacturing method
US8422241B2 (en) Sealed electronic control device and method of fabricating the same
JP6163951B2 (en) Multilayer substrate and electronic device using the same
JP6111832B2 (en) Multilayer substrate, electronic device using the same, and method for manufacturing electronic device
CN108353508A (en) The manufacturing method of substrate and substrate
JP6011472B2 (en) Substrate and electronic device using the same
JP5983523B2 (en) Multilayer substrate, electronic device using the same, and method for manufacturing electronic device
JP2015207620A (en) Electronic device
JP2014220429A (en) Multilayer substrate and electronic device using the same
JP6323011B2 (en) Multilayer board
JP4992302B2 (en) Power semiconductor module
JP2014216560A (en) Multilayer substrate and electronic equipment using the same
JP6127756B2 (en) Multilayer substrate and method for manufacturing multilayer substrate
CN208285624U (en) A kind of high heat dissipation multilayer printed wiring board
JP6044441B2 (en) Manufacturing method of electronic device and multilayer substrate used therefor
JP6111833B2 (en) Multilayer substrate manufacturing method
JP2014216559A (en) Multilayer substrate and electronic equipment using the same
JP2018137343A (en) Printed circuit board and inverter
JP6075187B2 (en) Multilayer substrate and electronic device using the same
JP2014216564A (en) Multilayer substrate and electronic equipment using the same
JP2015106682A (en) Mold package
JP2014216565A (en) Multilayer substrate and electronic equipment using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170605

R151 Written notification of patent or utility model registration

Ref document number: 6163951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees